JP2011215458A - Method of manufacturing electro-optical device - Google Patents

Method of manufacturing electro-optical device Download PDF

Info

Publication number
JP2011215458A
JP2011215458A JP2010084913A JP2010084913A JP2011215458A JP 2011215458 A JP2011215458 A JP 2011215458A JP 2010084913 A JP2010084913 A JP 2010084913A JP 2010084913 A JP2010084913 A JP 2010084913A JP 2011215458 A JP2011215458 A JP 2011215458A
Authority
JP
Japan
Prior art keywords
optical device
electro
metal layer
barrier layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010084913A
Other languages
Japanese (ja)
Inventor
Hideaki Iizuka
英明 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010084913A priority Critical patent/JP2011215458A/en
Publication of JP2011215458A publication Critical patent/JP2011215458A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing an electro-optical device in which the occurrence of hillock can be suppressed with simple constitution.SOLUTION: The method for manufacturing electro-optical device including a transistor, a fourth interlayer dielectric covering the transistor in a pixel region, and external circuit connecting terminals at the surroundings of a pixel region includes: steps S2 and S3 for laminating a metal layer including aluminum at the surrounding of the pixel region, and laminating a barrier layer on the metal layer; a step 4 for forming the fourth interlayer dielectric so as to cover the metal layer and the barrier layer; steps 6 and 7 for removing the metal layer and the fourth interlayer dielectric on the barrier layer and performing heat treatment; and a step S8 for, after performing the steps 6 and 7, removing the barrier layer and forming the external circuit connecting terminals.

Description

本発明は、電気光学装置の製造方法に関する。   The present invention relates to a method for manufacturing an electro-optical device.

従来、基板上に、マトリクス状に配列された画素電極および該電極の各々に接続された薄膜トランジスタ(Thin Film Transistor;以下適宜、「TFT」という。)、該TFTの各々に接続され、行および列方向それぞれに平行に設けられたデータ線および走査線等を備えることで、いわゆるアクティブマトリクス駆動が可能な電気光学装置が知られている。このような電気光学装置では、上記に加えて、前記基板に対向配置される対向基板を備えるとともに、該対向基板上に、画素電極に対向する対向電極等を備え、更には、画素電極および対向電極間に挟持される液晶層、画素電極および前記TFTに接続される蓄積容量等を備えることで、画像表示が可能となる。   Conventionally, pixel electrodes arranged in a matrix on a substrate, thin film transistors (hereinafter referred to as “TFTs” as appropriate) connected to each of the electrodes, connected to each of the TFTs, and rows and columns There is known an electro-optical device capable of so-called active matrix driving by including a data line, a scanning line, and the like provided in parallel in each direction. In addition to the above, the electro-optical device includes a counter substrate disposed to face the substrate, a counter electrode facing the pixel electrode on the counter substrate, and the pixel electrode and the counter electrode. By providing a liquid crystal layer sandwiched between the electrodes, a pixel electrode, a storage capacitor connected to the TFT, and the like, an image can be displayed.

このような電気光学装置における前記基板は、走査線、データ線、画素電極及び蓄積容量等が設けられる画像表示領域と、走査線駆動回路、データ線駆動回路、これら回路に所定信号を供給するための外部回路接続端子等が設けられる周辺領域とを有する。
上述の外部回路接続端子は、アルミニウムを含む金属層を備えて構成されている。
The substrate in such an electro-optical device supplies an image display region provided with scanning lines, data lines, pixel electrodes, storage capacitors, and the like, a scanning line driving circuit, a data line driving circuit, and predetermined signals to these circuits. And a peripheral region in which external circuit connection terminals and the like are provided.
The external circuit connection terminal described above includes a metal layer containing aluminum.

ところで、外部回路接続端子の製造工程では、金属層上に発生するヒロックが問題となる。ここで、ヒロックは、金属層上に加熱等により加えられる圧縮応力を駆動力に、金属層が局所的に塑性変形することで生じる。
製造工程においてヒロックが発生すると、配向膜にラビング処理を施す際にヒロックが金属層を削り取ってしまい、この削り取られた金属片が画像表示領域内に散布されてしまう。この散布された金属片は、画素間をショートさせたり、焼き付きを引き起こす要因となる。
そこで、ヒロックの発生を抑制する様々な検討が行われている(例えば、特許文献1参照)。
By the way, in the manufacturing process of the external circuit connection terminal, a hillock generated on the metal layer becomes a problem. Here, the hillock is generated by locally plastically deforming the metal layer using a compressive stress applied by heating or the like on the metal layer as a driving force.
When hillocks are generated in the manufacturing process, the hillocks scrape off the metal layer when the alignment film is rubbed, and the scraped metal pieces are scattered in the image display area. The dispersed metal pieces cause a short circuit between pixels or cause burn-in.
Therefore, various studies for suppressing the occurrence of hillocks have been made (see, for example, Patent Document 1).

この特許文献1には、以下の方法が開示されている。すなわち、基板上にアルミニウムの電極パッド部を形成し、この電極パッド部を覆うようにパッシベーション膜等の絶縁膜を形成する。そして、電極パッド部の中央部および周縁部に絶縁膜が残り、かつ、中央部および周縁部の間に絶縁膜が残らないように、開口部を形成する。このように、電極パッド部の中央部に絶縁膜を残すことにより、熱処理時のヒロックの発生を抑制している。   This patent document 1 discloses the following method. That is, an aluminum electrode pad portion is formed on the substrate, and an insulating film such as a passivation film is formed so as to cover the electrode pad portion. Then, an opening is formed so that the insulating film remains in the central portion and the peripheral portion of the electrode pad portion, and no insulating film remains between the central portion and the peripheral portion. In this way, the generation of hillocks during heat treatment is suppressed by leaving the insulating film at the center of the electrode pad portion.

特開平8−124932号公報JP-A-8-124932

しかしながら、特許文献1に記載のような方法を電気光学装置の製造工程に適用した場合、一般的な電気光学装置の製造工程において行われていない、開口部を形成する工程が必要となる。そして、電気光学装置の外部回路接続端子は、極めて小さいため、開口部を形成するためには高精度な制御が必要となる。このことから、簡単な構成でヒロックの発生を抑制できる構成が望まれている。   However, when the method described in Patent Document 1 is applied to the manufacturing process of the electro-optical device, a step of forming an opening that is not performed in the general manufacturing process of the electro-optical device is required. Since the external circuit connection terminal of the electro-optical device is extremely small, high-precision control is required to form the opening. Therefore, a configuration that can suppress the occurrence of hillocks with a simple configuration is desired.

本発明の目的は、簡単な構成でヒロックの発生を抑制できる電気光学装置の製造方法を提供することにある。   An object of the present invention is to provide a method of manufacturing an electro-optical device that can suppress generation of hillocks with a simple configuration.

前記目的を達成するために、本発明者が鋭意研究を重ねた結果、以下のことを見出し、本発明を完成させた。
すなわち、従来の電気光学装置の製造工程では、まず、基板上にアルミニウムを含む金属層および当該金属層上にバリア層を積層させる工程を行う。次に、金属層およびバリア層を覆うように層間絶縁膜を形成した後、バリア層および層間絶縁膜を除去することで、金属層が露出した接続端子を形成する。この後、プラズマダメージの回復やSi内の結晶欠陥の回復等のために熱処理を行っていた。しかしながら、このような方法では、金属層上に多数のヒロックが発生することが確認された。
そこで、層間絶縁膜のみを除去してバリア層が露出するようにしてから熱処理を行った後、バリア層を除去して接続端子を形成したところ、ヒロックの発生が抑制されることが確認された。
本発明は、このような知見に基づいて案出されたものである。
In order to achieve the above object, as a result of intensive studies by the present inventors, the following has been found and the present invention has been completed.
That is, in the conventional manufacturing process of the electro-optical device, first, a step of laminating a metal layer containing aluminum on a substrate and a barrier layer on the metal layer is performed. Next, after forming an interlayer insulating film so as to cover the metal layer and the barrier layer, the barrier layer and the interlayer insulating film are removed to form a connection terminal in which the metal layer is exposed. Thereafter, heat treatment was performed to recover plasma damage and crystal defects in Si. However, in such a method, it was confirmed that many hillocks were generated on the metal layer.
Therefore, after the heat treatment was performed after removing only the interlayer insulating film so that the barrier layer was exposed, and the connection layer was formed by removing the barrier layer, it was confirmed that the generation of hillocks was suppressed. .
The present invention has been devised based on such knowledge.

すなわち、本発明の電気光学装置の製造方法は、画素領域にトランジスタと、当該トランジスタを覆う層間絶縁膜と、画素領域の周辺に接続端子とを備えた電気光学装置の製造方法であって、前記画素領域の周辺に、アルミニウムを含む金属層および当該金属層上にバリア層を積層させる工程と、前記金属層および前記バリア層を覆うように前記層間絶縁膜を形成する工程と、前記金属層および前記バリア層上の層間絶縁膜を除去して熱処理を行った後に、バリア層を除去して接続端子を形成する工程と、を備えることを特徴とする。
本発明によれば、層間絶縁膜のみを除去してから熱処理を行った後、バリア層を除去して接続端子を形成するので、ヒロックの発生を抑制できる。このことにより、従来の電気光学装置の製造方法に対して、バリア層を除去するタイミングと熱処理を行うタイミングとを変更するだけでよい。したがって、新たな工程や高精度な制御が要求される工程を設ける必要がなく、簡単な構成でヒロックの発生を抑制できる。
That is, the electro-optical device manufacturing method of the present invention is a method for manufacturing an electro-optical device including a transistor in a pixel region, an interlayer insulating film covering the transistor, and a connection terminal around the pixel region, A step of laminating a metal layer containing aluminum and a barrier layer on the metal layer around the pixel region; a step of forming the interlayer insulating film so as to cover the metal layer and the barrier layer; Removing the interlayer insulating film on the barrier layer and performing heat treatment, and then removing the barrier layer to form connection terminals.
According to the present invention, since only the interlayer insulating film is removed and then the heat treatment is performed, the barrier layer is removed and the connection terminal is formed, so that generation of hillocks can be suppressed. Accordingly, the timing for removing the barrier layer and the timing for performing the heat treatment need only be changed with respect to the conventional method for manufacturing an electro-optical device. Therefore, it is not necessary to provide a new process or a process that requires high-precision control, and generation of hillocks can be suppressed with a simple configuration.

本発明の電気光学装置の製造方法では、前記層間絶縁膜を形成する工程と前記層間絶縁膜を除去する工程との間に、画素電極を形成する工程を備えることが好ましい。
本発明によれば、熱処理を行う前に画素電極を形成するので、接続端子の金属層上に画素電極を構成する薄膜が形成されることがなく、接続端子の高抵抗化を抑制できる。
In the method of manufacturing the electro-optical device according to the aspect of the invention, it is preferable that a step of forming a pixel electrode is provided between the step of forming the interlayer insulating film and the step of removing the interlayer insulating film.
According to the present invention, since the pixel electrode is formed before the heat treatment, a thin film constituting the pixel electrode is not formed on the metal layer of the connection terminal, and the increase in resistance of the connection terminal can be suppressed.

本発明の電気光学装置の製造方法では、前記接続端子を形成する工程の後に、前記接続端子を覆うように配向膜を形成する工程と、この配向膜にラビング処理を施す工程と、を備えることが好ましい。
本発明によれば、ヒロックが発生していない状態でラビング処理を施すことができるので、ラビング処理時に金属層を削り取ってしまうという不具合を解消でき、高品質の電気光学装置を提供できる。
In the method of manufacturing the electro-optical device according to the aspect of the invention, after the step of forming the connection terminal, a step of forming an alignment film so as to cover the connection terminal and a step of rubbing the alignment film are provided. Is preferred.
According to the present invention, since the rubbing process can be performed in a state where no hillock is generated, the problem of scraping off the metal layer during the rubbing process can be eliminated, and a high-quality electro-optical device can be provided.

本実施形態における素子基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図。FIG. 3 is a plan view of the electro-optical device when the element substrate according to the present embodiment is viewed from the side of the counter substrate together with each component formed thereon. 図1のII−II線に沿った断面図。Sectional drawing along the II-II line of FIG. 図2における要部の拡大図。The enlarged view of the principal part in FIG. 前記実施形態における投射型のプロジェクターの概略構成を表す断面図。FIG. 2 is a cross-sectional view illustrating a schematic configuration of a projection type projector according to the embodiment. 前記実施形態における電気光学装置の製造方法を表すフローチャート。6 is a flowchart showing a method for manufacturing the electro-optical device in the embodiment. 前記実施形態における素子基板の熱処理時の状態を示す断面図。Sectional drawing which shows the state at the time of the heat processing of the element substrate in the said embodiment.

以下において、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the electro-optical device of the invention is applied to a liquid crystal device.

〔電気光学装置の全体構成〕
まず、本発明の電気光学装置に係る実施形態の全体構成について、図1および図2を参照して説明する。ここに、図1は、素子基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図2は、図1のII−II線に沿った断面図であり、図3は、図2における要部の拡大図である。ここでは、電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。
[Overall configuration of electro-optical device]
First, an overall configuration of an embodiment according to an electro-optical device of the invention will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view of the electro-optical device when the element substrate is viewed from the side of the counter substrate together with each component formed thereon, and FIG. 2 is taken along the line II-II in FIG. FIG. 3 is an enlarged view of a main part in FIG. 2. Here, a TFT active matrix driving type liquid crystal device with a built-in driving circuit, which is an example of an electro-optical device, is taken as an example.

図1および図2において、本実施形態に係る電気光学装置100では、素子基板10と対向基板30とが対向配置されている。素子基板10と対向基板30との間に液晶層40が封入されており、素子基板10と対向基板30とは、画像表示領域50の周囲に位置するシール領域に設けられたシール材51により相互に接着されている。
シール材51は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいて素子基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材51中には、素子基板10と対向基板30との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。
1 and 2, in the electro-optical device 100 according to the present embodiment, the element substrate 10 and the counter substrate 30 are disposed to face each other. A liquid crystal layer 40 is sealed between the element substrate 10 and the counter substrate 30, and the element substrate 10 and the counter substrate 30 are mutually connected by a sealing material 51 provided in a seal region located around the image display region 50. It is glued to.
The sealing material 51 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and is applied on the element substrate 10 in the manufacturing process and then cured by ultraviolet irradiation, heating, or the like. is there. Further, in the sealing material 51, a gap material such as glass fiber or glass beads for dispersing the distance between the element substrate 10 and the counter substrate 30 (inter-substrate gap) to a predetermined value is dispersed.

シール材51が配置されたシール領域の内側に並行して、画像表示領域50の額縁領域を規定する遮光性の額縁遮光膜52が、対向基板30側に設けられている。本実施形態においては特に、素子基板10の中心から見て、この額縁遮光膜52より以遠が周辺領域として規定されている。
周辺領域のうち、シール材51が配置されたシール領域の外側に位置する領域には特に、データ線駆動回路53および外部回路接続端子54が素子基板10の一辺に沿って設けられている。また、走査線駆動回路55は、この一辺に隣接する2辺に沿い、かつ、前記額縁遮光膜52に覆われるようにして設けられている。さらに、このように画像表示領域50の両側に設けられた二つの走査線駆動回路55間をつなぐため、素子基板10の残る一辺に沿い、かつ、前記額縁遮光膜52に覆われるようにして複数の配線56が設けられている。このうちデータ線駆動回路53および走査線駆動回路55は、外部回路接続端子54と延設容量配線16を介して接続されている。なお、外部回路接続端子54と延設容量配線16の詳細な構成については、後述する。
A light-shielding frame light-shielding film 52 that defines the frame area of the image display region 50 is provided on the counter substrate 30 side in parallel with the inside of the seal region where the seal material 51 is disposed. Particularly in the present embodiment, when viewed from the center of the element substrate 10, the distance from the frame light shielding film 52 is defined as the peripheral region.
Of the peripheral region, a data line driving circuit 53 and an external circuit connection terminal 54 are provided along one side of the element substrate 10 particularly in a region located outside the sealing region where the sealing material 51 is disposed. The scanning line driving circuit 55 is provided along two sides adjacent to the one side so as to be covered with the frame light shielding film 52. Further, in order to connect the two scanning line driving circuits 55 provided on both sides of the image display region 50 in this way, a plurality of the plurality of the substrate substrates 10 are covered with the frame light-shielding film 52 along the remaining side of the element substrate 10. Wiring 56 is provided. Among these, the data line driving circuit 53 and the scanning line driving circuit 55 are connected to the external circuit connection terminal 54 via the extended capacitance wiring 16. The detailed configuration of the external circuit connection terminal 54 and the extended capacitor wiring 16 will be described later.

また、対向基板30の4つのコーナー部には、両基板間の上下導通端子として機能する上下導通材57が配置されている。他方、素子基板10にはこれらのコーナーに対向する領域において上下導通端子が設けられている。これらにより、素子基板10と対向基板30との間で電気的な導通をとることができる。   In addition, vertical conduction members 57 functioning as vertical conduction terminals between the two substrates are disposed at the four corners of the counter substrate 30. On the other hand, the element substrate 10 is provided with vertical conduction terminals in a region facing these corners. Thus, electrical conduction can be established between the element substrate 10 and the counter substrate 30.

図2において、素子基板10上には、画素電極17上に配向膜18が形成されている。他方、対向基板30上には、対向電極31の他、格子状またはストライプ状の遮光膜32、さらには最上層部分に配向膜33が形成されている。また、液晶層40は、例えば一種または数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。   In FIG. 2, an alignment film 18 is formed on the pixel electrode 17 on the element substrate 10. On the other hand, on the counter substrate 30, in addition to the counter electrode 31, a lattice-shaped or striped light-shielding film 32 and an alignment film 33 are formed in the uppermost layer portion. The liquid crystal layer 40 is made of, for example, a liquid crystal in which one kind or several kinds of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films.

次に、素子基板10の詳細な構成について説明する。図3において、素子基板10上には、各種の構成が積層構造をなして設けられている。この積層構造は、基板11上にそれぞれ形成された、走査線12を含む第1層、画素スイッチング用のTFT13等を含む第2層、図示しない蓄積容量等を含む第3層、データ線14等を含む第4層、容量配線15等を含む第5層、画素電極17および配向膜18等を含む第6層から構成されている。   Next, a detailed configuration of the element substrate 10 will be described. In FIG. 3, various configurations are provided in a stacked structure on the element substrate 10. This stacked structure includes a first layer including a scanning line 12, a second layer including a pixel switching TFT 13, a third layer including a storage capacitor (not shown), a data line 14, and the like, each formed on the substrate 11. The fourth layer includes a fifth layer including the capacitor wiring 15 and the like, and the sixth layer including the pixel electrode 17 and the alignment film 18 and the like.

また、第1層および第2層間には下地絶縁膜20が、第2層および第3層間には第1層間絶縁膜21が、第3層および第4層間には第2層間絶縁膜22が、第4層および第5層間には第3層間絶縁膜23が、第5層および第6層間には第4層間絶縁膜24が、それぞれ設けられており、前述の各要素間が短絡することを防止している。なお、第4層間絶縁膜24は、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはNSGから構成されており、TFT13を覆うように設けられている。
また、これら各種の絶縁膜20,21,22,23,24には、例えば、TFT13の高濃度ソース領域とデータ線14とを電気的に接続するコンタクトホール等もまた設けられている。
Also, a base insulating film 20 is provided between the first layer and the second layer, a first interlayer insulating film 21 is provided between the second layer and the third layer, and a second interlayer insulating film 22 is provided between the third layer and the fourth layer. A third interlayer insulating film 23 is provided between the fourth layer and the fifth layer, and a fourth interlayer insulating film 24 is provided between the fifth layer and the sixth layer, so that the above-described elements are short-circuited. Is preventing. The fourth interlayer insulating film 24 is composed of a silicate glass film such as NSG (non-silicate glass), PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG (boron phosphorus silicate glass), silicon nitride film or silicon oxide. It is made of a film or the like, or preferably NSG, and is provided so as to cover the TFT 13.
Further, in these various insulating films 20, 21, 22, 23, 24, for example, contact holes for electrically connecting the high concentration source region of the TFT 13 and the data line 14 are also provided.

また、本実施形態においては特に、周辺領域においても、図3に示すように、容量配線15が延設されている(以下、画像表示領域50上の容量配線と区別するために、この周辺領域上の容量配線を「延設容量配線16」と呼ぶことにする)。この延設容量配線16は、第3層間絶縁膜23上で容量配線15等と同一膜として形成されている。そして、延設容量配線16および容量配線15は、第3層間絶縁膜23上に形成された金属層161と、この金属層161上に形成されたバリア層162とを含んで構成されている。金属層161は、アルミニウムを含む材料により形成されている。また、バリア層162は、窒化チタンを含む材料により形成されている。
そして、第4層間絶縁膜24とバリア層162の一部には、エッチングによりコンタクトホール241が形成されている。このコンタクトホール241が設けられた部分は、外部回路接続端子54を構成する。
Further, in this embodiment, in particular, also in the peripheral region, as shown in FIG. 3, the capacitor wiring 15 is extended (hereinafter, in order to distinguish from the capacitor wiring on the image display region 50, this peripheral region The upper capacitor wiring is called “extended capacitor wiring 16”). The extended capacitor wiring 16 is formed on the third interlayer insulating film 23 as the same film as the capacitor wiring 15 and the like. The extended capacitor wiring 16 and the capacitor wiring 15 include a metal layer 161 formed on the third interlayer insulating film 23 and a barrier layer 162 formed on the metal layer 161. The metal layer 161 is formed of a material containing aluminum. The barrier layer 162 is formed of a material containing titanium nitride.
A contact hole 241 is formed in a part of the fourth interlayer insulating film 24 and the barrier layer 162 by etching. The portion provided with the contact hole 241 constitutes an external circuit connection terminal 54.

〔電子機器〕
次に、以上詳細に説明した電気光学装置100をライトバルブとして用いた電子機器の一例である投射型のプロジェクターの実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図4は、投射型のプロジェクターの概略構成を表す断面である。
〔Electronics〕
Next, an overall configuration, particularly an optical configuration, of an embodiment of a projection type projector that is an example of an electronic apparatus using the electro-optical device 100 described above in detail as a light valve will be described. FIG. 4 is a cross-sectional view showing a schematic configuration of a projection type projector.

図4において、本実施形態における投射型のプロジェクター1100は、駆動回路が素子基板上に搭載された液晶装置を含む液晶モジュールを3個用意し、それぞれRGB用のライトバルブ100R,100G,100Bとして用いたプロジェクターとして構成されている。プロジェクター1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106および2枚のダイクロイックミラー1108によって、RGBの三原色に対応する光成分R,G,Bに分けられ、各色に対応するライトバルブ100R,100G,100Bにそれぞれ導かれる。この際特に、B光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123および出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R,100G,100Bによりそれぞれ変調された三原色に対応する光成分は、ダイクロイックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として投射される。   In FIG. 4, a projection type projector 1100 according to the present embodiment prepares three liquid crystal modules including a liquid crystal device having a drive circuit mounted on an element substrate, which are used as RGB light valves 100R, 100G, and 100B, respectively. Configured as a projector. In the projector 1100, when projection light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, the light components R, G, and B corresponding to the three primary colors of RGB are generated by three mirrors 1106 and two dichroic mirrors 1108. Divided and guided to the light valves 100R, 100G, and 100B corresponding to the respective colors. At this time, in particular, the B light is guided through a relay lens system 1121 including an incident lens 1122, a relay lens 1123, and an exit lens 1124 in order to prevent light loss due to a long optical path. The light components corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B are synthesized again by the dichroic prism 1112 and then projected as a color image on the screen 1120 via the projection lens 1114.

〔電気光学装置の製造方法〕
次に、電気光学装置100の製造方法として、素子基板の製造方法について説明する。図5は、電気光学装置の製造方法を表すフローチャートである。図6は、素子基板の熱処理時の状態を示す断面図である。
[Method of manufacturing electro-optical device]
Next, a method for manufacturing an element substrate will be described as a method for manufacturing the electro-optical device 100. FIG. 5 is a flowchart showing a method for manufacturing the electro-optical device. FIG. 6 is a cross-sectional view showing a state during heat treatment of the element substrate.

電気光学装置100の素子基板10の製造では、図5に示すように、まず、基板11の上に、図3に示すような第3層間絶縁膜23までの各構成を形成する(ステップS1)。次に、第3層間絶縁膜23上に、容量配線15および延設容量配線16等を構成し、アルミニウムを含む金属層161を所定のパターンで形成する(ステップ2)。次に、この金属層161上に、容量配線15および延設容量配線16等を構成し、窒化チタンを含むバリア層162を形成する(ステップS3)。さらに、金属層161およびバリア層162を覆うように第4層間絶縁膜24を形成する(ステップS4)。この後、画素電極17を所定のパターンで形成する(ステップS5)。
なお、上述のステップS1〜S5の処理は、従来一般的に行われている処理である。
In the manufacture of the element substrate 10 of the electro-optical device 100, as shown in FIG. 5, first, the components up to the third interlayer insulating film 23 as shown in FIG. 3 are formed on the substrate 11 (step S1). . Next, the capacitor wiring 15 and the extended capacitor wiring 16 are formed on the third interlayer insulating film 23, and a metal layer 161 containing aluminum is formed in a predetermined pattern (step 2). Next, the capacitor wiring 15 and the extended capacitor wiring 16 are formed on the metal layer 161, and the barrier layer 162 containing titanium nitride is formed (step S3). Further, a fourth interlayer insulating film 24 is formed so as to cover the metal layer 161 and the barrier layer 162 (step S4). Thereafter, the pixel electrode 17 is formed in a predetermined pattern (step S5).
In addition, the process of the above-mentioned step S1-S5 is a process generally performed conventionally.

次に、外部回路接続端子54を形成するために、図6に示すように、第4層間絶縁膜24における周辺領域に位置する部分をエッチングして(ステップS6)、コンタクトホール241を形成する。このとき、第4層間絶縁膜24のみをエッチングして、バリア層162をエッチングしない。
そして、各種構成が形成された素子基板10に200℃〜350℃の熱Hを加える処理を行った後(ステップS7)、コンタクトホール241から露出しているバリア層162をエッチングする(ステップS8)。
以上の工程が実施されることにより、図3に示すような外部回路接続端子54が形成される。
この後、配向膜18を形成して(ステップS9)、ラビング処理を行い(ステップS10)、周辺領域の配向膜18を除去することで、素子基板10の製造が終了する。
なお、ステップS6,S8におけるエッチングは、ウェットエッチングが好ましいが、ドライエッチングとしても構わない。
Next, in order to form the external circuit connection terminal 54, as shown in FIG. 6, the portion located in the peripheral region in the fourth interlayer insulating film 24 is etched (step S6), and the contact hole 241 is formed. At this time, only the fourth interlayer insulating film 24 is etched, and the barrier layer 162 is not etched.
And after performing the process which adds the heat | fever H of 200 to 350 degreeC to the element substrate 10 in which various structures were formed (step S7), the barrier layer 162 exposed from the contact hole 241 is etched (step S8). .
By performing the above steps, an external circuit connection terminal 54 as shown in FIG. 3 is formed.
Thereafter, an alignment film 18 is formed (step S9), a rubbing process is performed (step S10), and the alignment film 18 in the peripheral region is removed, thereby completing the manufacture of the element substrate 10.
The etching in steps S6 and S8 is preferably wet etching, but may be dry etching.

〔電気光学装置の製造方法の作用効果〕
上述した本実施形態によれば、以下の効果がある。
本実施形態では、基板11上に、金属層161、バリア層162、第4層間絶縁膜24を形成してから第4層間絶縁膜24のみをエッチングする。そして、熱処理を行ってから、バリア層162をエッチングすることで外部回路接続端子54を形成する。このことにより、従来の電気光学装置の製造方法に対して、バリア層162を除去するタイミングと熱処理を行うタイミングとを変更するだけでよいので、新たな工程や高精度な制御が要求される工程を設ける必要がなく、簡単な構成でヒロックの発生を抑制できる。
[Effects of electro-optical device manufacturing method]
According to this embodiment described above, the following effects are obtained.
In this embodiment, after forming the metal layer 161, the barrier layer 162, and the fourth interlayer insulating film 24 on the substrate 11, only the fourth interlayer insulating film 24 is etched. Then, after the heat treatment, the external circuit connection terminal 54 is formed by etching the barrier layer 162. As a result, it is only necessary to change the timing of removing the barrier layer 162 and the timing of performing the heat treatment with respect to the conventional method of manufacturing an electro-optical device, so that a new process or a process requiring high-precision control is required. The generation of hillocks can be suppressed with a simple configuration.

また、熱処理を行う前に画素電極17を形成するので、外部回路接続端子54の高抵抗化を抑制できる。
そして、ヒロックの発生が抑制された素子基板10に対して、配向膜18を形成してラビング処理を施すので、ラビング処理時に金属層161を削り取ってしまうという不具合を解消でき、高品質な電気光学装置100を提供できる。
Further, since the pixel electrode 17 is formed before the heat treatment, it is possible to suppress an increase in resistance of the external circuit connection terminal 54.
Since the alignment film 18 is formed and the rubbing process is performed on the element substrate 10 in which the generation of hillocks is suppressed, the problem of scraping off the metal layer 161 during the rubbing process can be eliminated, and high-quality electro-optics can be obtained. An apparatus 100 can be provided.

〔変形例〕
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
すなわち、前記実施形態では、フロント投射型のプロジェクターに電気光学装置を用いた例のみを挙げたが、本発明の電気光学装置は、スクリーンを備え、該スクリーンの裏面側から投射を行うリアタイプのプロジェクターにも適用可能である。また、プロジェクター以外の電子機器にも適用可能である。
[Modification]
It should be noted that the present invention is not limited to the above-described embodiments, and modifications, improvements, and the like within the scope that can achieve the object of the present invention are included in the present invention.
That is, in the above-described embodiment, only an example in which the electro-optical device is used for the front projection type projector is described. However, the electro-optical device of the present invention includes a screen, and is a rear type that projects from the back side of the screen. It can also be applied to projectors. Moreover, it is applicable also to electronic devices other than a projector.

13…TFT(トランジスタ)、17…画素電極、18…配向膜、24…第4層間絶縁膜(層間絶縁膜)、54…外部回路接続端子、100…電気光学装置、161…金属層、162…バリア層。   DESCRIPTION OF SYMBOLS 13 ... TFT (transistor), 17 ... Pixel electrode, 18 ... Orientation film, 24 ... 4th interlayer insulation film (interlayer insulation film), 54 ... External circuit connection terminal, 100 ... Electro-optical device, 161 ... Metal layer, 162 ... Barrier layer.

Claims (3)

画素領域にトランジスタと、当該トランジスタを覆う層間絶縁膜と、画素領域の周辺に接続端子とを備えた電気光学装置の製造方法であって、
前記画素領域の周辺に、アルミニウムを含む金属層および当該金属層上にバリア層を積層させる工程と、
前記金属層および前記バリア層を覆うように前記層間絶縁膜を形成する工程と、
前記金属層および前記バリア層上の層間絶縁膜を除去して熱処理を行った後に、バリア層を除去して接続端子を形成する工程と、
を備えることを特徴とする電気光学装置の製造方法。
A method of manufacturing an electro-optical device comprising a transistor in a pixel region, an interlayer insulating film covering the transistor, and a connection terminal around the pixel region,
Laminating a metal layer containing aluminum and a barrier layer on the metal layer around the pixel region;
Forming the interlayer insulating film so as to cover the metal layer and the barrier layer;
Removing the interlayer insulating film on the metal layer and the barrier layer and performing a heat treatment, and then removing the barrier layer to form a connection terminal;
A method for manufacturing an electro-optical device.
請求項1に記載の電気光学装置の製造方法において、
前記層間絶縁膜を形成する工程と前記層間絶縁膜を除去する工程との間に、画素電極を形成する工程を備える
ことを特徴とする電気光学装置の製造方法。
The method of manufacturing the electro-optical device according to claim 1,
A method for manufacturing an electro-optical device, comprising: forming a pixel electrode between the step of forming the interlayer insulating film and the step of removing the interlayer insulating film.
請求項1または請求項2に記載の電気光学装置の製造方法において、
前記接続端子を形成する工程の後に、前記接続端子を覆うように配向膜を形成する工程と、この配向膜にラビング処理を施す工程と、
を備えることを特徴とする電気光学装置の製造方法。
In the manufacturing method of the electro-optical device according to claim 1 or 2,
After the step of forming the connection terminal, a step of forming an alignment film so as to cover the connection terminal, a step of rubbing the alignment film,
A method for manufacturing an electro-optical device.
JP2010084913A 2010-04-01 2010-04-01 Method of manufacturing electro-optical device Withdrawn JP2011215458A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010084913A JP2011215458A (en) 2010-04-01 2010-04-01 Method of manufacturing electro-optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010084913A JP2011215458A (en) 2010-04-01 2010-04-01 Method of manufacturing electro-optical device

Publications (1)

Publication Number Publication Date
JP2011215458A true JP2011215458A (en) 2011-10-27

Family

ID=44945219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010084913A Withdrawn JP2011215458A (en) 2010-04-01 2010-04-01 Method of manufacturing electro-optical device

Country Status (1)

Country Link
JP (1) JP2011215458A (en)

Similar Documents

Publication Publication Date Title
US8194217B2 (en) Electro-optical apparatus and electronic device having particular pixel configuration
US7570334B2 (en) Electro-optical device and electronic apparatus
US7298356B2 (en) Electro-optic device and electronic equipment
US10877341B2 (en) Liquid crystal display device and electronic apparatus
US20120126237A1 (en) Electro-optical device and electronic apparatus
US10847741B2 (en) Electro-optical device, manufacturing method for electro-optical device, and electronic apparatus
US20160320647A1 (en) Thin film transistor substrate
JP2008096616A (en) Electro-optical device and electronic device
JP2010054775A (en) Electrooptical apparatus and electronic device
US20200312890A1 (en) Electro-optical device and electronic apparatus
JP2006267158A (en) Microlens substrate, manufacturing method thereof, electro-optical device, manufacturing method thereof, and electronic apparatus
WO2016157399A1 (en) Liquid crystal panel and liquid crystal display device
JP5532944B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2011215458A (en) Method of manufacturing electro-optical device
JP2009053417A (en) Electrooptical device, its manufacturing method, and electronic apparatus
JP2009069247A (en) Electro-optical apparatus, manufacturing method thereof, electronic equipment, and wiring structure
JP4921143B2 (en) Liquid crystal display device and active matrix substrate
JP2020095077A (en) Electro-optical device and electronic apparatus
JP2010123909A (en) Electro-optical device and method of manufacturing the same
JP2007057846A (en) Method for manufacturing substrate for electrooptical device, electrooptical device, and electronic appliance
JP2010103141A (en) Thin-film transistor, electro-optic device, and electronic apparatus
JP4797453B2 (en) Electro-optical device manufacturing method, electro-optical device, electronic apparatus, and semiconductor substrate manufacturing method
JP2011158528A (en) Method for manufacturing electro-optic device, and electro-optic device and electronic equipment
JP5050891B2 (en) Electro-optical device and electronic apparatus
JP2008039956A (en) Liquid crystal device and method for manufacturing the same, and electronic apparatus

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130604