JP2011210894A - Method of manufacturing semiconductor device, and substrate - Google Patents
Method of manufacturing semiconductor device, and substrate Download PDFInfo
- Publication number
- JP2011210894A JP2011210894A JP2010076325A JP2010076325A JP2011210894A JP 2011210894 A JP2011210894 A JP 2011210894A JP 2010076325 A JP2010076325 A JP 2010076325A JP 2010076325 A JP2010076325 A JP 2010076325A JP 2011210894 A JP2011210894 A JP 2011210894A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- substrate
- edge
- main body
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
本発明は、封止工程を含む半導体装置の製造方法、及び半導体装置の製造に用いられる基板に関する。 The present invention relates to a method for manufacturing a semiconductor device including a sealing step, and a substrate used for manufacturing the semiconductor device.
半導体装置製造の分野では、インターポーザ等の基板に配設された半導体素子を樹脂で封止する技術が広く知られている。封止の際は、半導体素子が配設された基板を金型にセットし、熱をかけて流動性を持たせた樹脂を金型内に圧入し、樹脂を硬化させる。その後、成形品は金型から取り出される。 In the field of semiconductor device manufacturing, a technique for sealing a semiconductor element disposed on a substrate such as an interposer with a resin is widely known. At the time of sealing, a substrate on which a semiconductor element is disposed is set in a mold, and heat-applied resin is press-fitted into the mold to cure the resin. Thereafter, the molded product is removed from the mold.
また、半導体装置製造の分野では、１枚の基板上に配設された複数の半導体素子を一括封止した後、個々のパッケージに分割する、いわゆるＭＡＰ方式と呼ばれる技術も知られている。 Also, in the field of semiconductor device manufacturing, a so-called MAP method is known in which a plurality of semiconductor elements arranged on one substrate are collectively sealed and then divided into individual packages.
基板に実装した半導体素子を樹脂で封止した際、その封止後の成形品には、用いる金型の形状や樹脂の性質（粘度等）により、樹脂漏れ（樹脂バリ）が発生する場合がある。樹脂バリは、例えば、封止時に半導体素子部分へ樹脂を流入させる経路（ゲート、カル）が金型に存在するために、成形品の基板の縁に発生することがある。基板の縁に発生した樹脂バリがその後も残ってしまうと、その樹脂バリが、基板の縁をガイドするような構造を持った搬送レールやマガジンに引っ掛かり、封止後の工程で不具合が発生する場合がある。 When a semiconductor element mounted on a substrate is sealed with resin, resin leakage (resin burr) may occur in the molded product after sealing depending on the shape of the mold used and the properties (viscosity, etc.) of the resin. is there. The resin burr may occur at the edge of the substrate of the molded product because, for example, a path (gate, cull) for allowing the resin to flow into the semiconductor element portion during sealing exists in the mold. If the resin burrs generated on the edge of the substrate remain after that, the resin burrs will be caught by the transport rail or magazine that has a structure that guides the edge of the substrate, causing problems in the post-sealing process. There is a case.
本発明の一観点によれば、半導体素子が配設された基板上に、前記半導体素子を封止する第１樹脂部と、前記第１樹脂部に連結された第２樹脂部とを形成する工程と、前記第２樹脂部を、前記第１樹脂部から分離すると共に、前記第２樹脂部の形成領域を含む、前記基板の縁部を、前記基板の本体部から分離する工程と、を含む半導体装置の製造方法が提供される。 According to an aspect of the present invention, a first resin portion that seals the semiconductor element and a second resin portion that is coupled to the first resin portion are formed on a substrate on which the semiconductor element is disposed. Separating the second resin part from the first resin part and separating the edge of the substrate including the formation region of the second resin part from the main body part of the substrate. A method for manufacturing a semiconductor device is provided.
開示の半導体装置の製造方法によれば、封止後の基板に樹脂バリが残ることを抑制し、封止後の工程における、樹脂バリに起因した不具合の発生を抑制することが可能になる。 According to the disclosed method for manufacturing a semiconductor device, it is possible to suppress the resin burrs from remaining on the substrate after sealing, and to suppress occurrence of defects due to the resin burrs in the process after sealing.
図１は半導体装置の製造方法の一例を示す図である。図１には、半導体装置の製造における、封止工程で得られる半導体装置或いはその基本構造である成形品１ａの一形態の平面図を模式的に示している。
FIG. 1 is a diagram illustrating an example of a method for manufacturing a semiconductor device. FIG. 1 schematically shows a plan view of one embodiment of a semiconductor device obtained in a sealing process or a molded
図１（Ａ）に示すように、成形品１ａの基板１０ａ上には、半導体素子（チップ）２０ａが配設されている。ここでは、基板１０ａ上に１つのチップ２０ａが配設されている場合を例示している。
As shown in FIG. 1A, a semiconductor element (chip) 20a is disposed on the
チップ２０ａは、樹脂（第１樹脂部）３０ａによって封止されている。チップ２０ａを封止している第１樹脂部３０ａには、基板１０ａ上に形成された樹脂（第２樹脂部）４０ａが、連なって形成されている。第２樹脂部４０ａは、例えば、金型を用いてチップ２０ａを第１樹脂部３０ａによって封止する際、第１樹脂部３０ａの形成領域に流動性の樹脂を導入するための金型内の経路に、その樹脂が残り、硬化した部分（カル部）である。
The
このように封止時に形成される第２樹脂部４０ａは、第１樹脂部３０ａとの連結部（ゲート部）の位置で、第１樹脂部３０ａから分離可能になっている。また、第１樹脂部３０ａ及び第２樹脂部４０ａが形成される基板１０ａは、第２樹脂部４０ａが形成される領域を含む一部（縁部）１１ａが、他の主要な部分（本体部）１２ａから分離可能になっている。ここでは、第１樹脂部３０ａに連なって第２樹脂部４０ａが延在している側の一定幅の辺部が、縁部１１ａとして分離可能になっている。
Thus, the
封止工程により、このように基板１０ａ上のチップ２０ａを封止する第１樹脂部３０ａ、及びその第１樹脂部３０ａに連なる第２樹脂部４０ａが形成された成形品１ａが得られる。このような成形品１ａから、図１（Ｂ）に示すように、第２樹脂部４０ａを分離すると共に、基板１０ａの縁部１１ａを分離する。
Through the sealing process, a molded
第２樹脂部４０ａ及び縁部１１ａは、一緒に、或いは別々に、成形品１ａから分離することができる。例えば、基板１０ａ上に形成された第２樹脂部４０ａと、基板１０ａの縁部１１ａとを、双方が付着した状態のまま一体で、第１樹脂部３０ａ及び本体部１２ａから切り離すことにより、成形品１ａから分離する。或いは、第２樹脂部４０ａを第１樹脂部３０ａ及び基板１０ａから切り離した後、基板１０ａの縁部１１ａを本体部１２ａから切り離すことにより、第２樹脂部４０ａと縁部１１ａとを成形品１ａから分離する。
The
封止工程で得られる成形品１ａには、用いる金型の形状や樹脂の粘度等により、基板１０ａ上からその外側に向かって形成される第２樹脂部４０ａ付近の基板１０ａの縁に、樹脂バリが付着する場合がある。封止工程後、第２樹脂部４０ａを成形品１ａから分離するのみでは、基板１０ａの縁に付着した樹脂バリが残る可能性があり、その樹脂バリが、基板１０ａの縁をガイドする搬送レールやマガジンに引っ掛かる等の不具合が発生する可能性がある。
The
一方、ここでは、第２樹脂部４０ａを成形品１ａから分離すると共に、その第２樹脂部４０ａが形成される側の基板１０ａの縁部１１ａも成形品１ａから分離する。封止工程後、第２樹脂部４０ａ付近の基板１０ａの縁に樹脂バリが付着する場合にも、その樹脂バリを縁部１１ａと共に成形品１ａから除去することが可能になる。
On the other hand, here, the
第２樹脂部４０ａの第１樹脂部３０ａからの切り離しは、それらの連結部であるゲート部を切断する、ゲートブレイク工程で行うことができる。また、基板１０ａの縁部１１ａの本体部１２ａからの切り離しは、例えば、カッタやダイシングブレード等を用いて切断する方法を用いることができる。このほか、基板１０ａの縁部１１ａと本体部１２ａとの間に予め切り込みを設けておき、縁部１１ａの切り離しの段階で、その切り込み位置で基板１０ａを折り曲げ、縁部１１ａを切り離すようにすることもできる。
The separation of the
図２は第２樹脂部及び縁部の分離方法の説明図である。
基板１０ａには、図２（Ａ）に示すように、縁部１１ａと本体部１２ａの間に、その縁部１１ａに沿って予め切り込み部１３ａを設けておくことができる。このような基板１０ａを用いて、チップ２０ａの配設と、その後の樹脂封止を行うことで、図２（Ａ）に示したような成形品１ａを得る。
FIG. 2 is an explanatory diagram of a method for separating the second resin portion and the edge portion.
As shown in FIG. 2A, the
例えば、第２樹脂部４０ａと縁部１１ａとを、別々でなく、一体で、成形品１ａから分離する場合には、図２（Ｂ）に示すようにして分離することができる。即ち、第２樹脂部４０ａを第１樹脂部３０ａから分離すると共に、本体部１２ａ上の第２樹脂部４０ａを本体部１２ａから剥離し、第２樹脂部４０ａが付着したままの縁部１１ａを切り込み部１３ａの位置で本体部１２ａから分離する。
For example, in the case where the
この場合は、例えば、便宜上図２（Ｂ）の基板１０ａに点線で示したように、本体部１２ａの表面（チップ２０ａの配設面側）の、第２樹脂部４０ａが形成される領域には、第２樹脂部４０ａとの密着力が比較的弱い表面領域１４ａを設けておく。このような表面領域１４ａには、例えば、金（Ａｕ）等の金属材料を用いることができる。一方、縁部１１ａの表面（チップ２０ａの配設面側）の、第２樹脂部４０ａが形成される領域には、第２樹脂部４０ａとの密着力が比較的強い表面領域１５ａを設けておく。このような表面領域１５ａには、例えば、スクリーンインキ等のレジストをはじめとする有機材料を用いることができる。本体部１２ａ及び縁部１１ａに、このような表面領域１４ａ及び表面領域１５ａを設けておくことにより、第２樹脂部４０ａを、本体部１２ａからは剥離させ易く、縁部１１ａには強く密着させておくことが可能になる。それにより、第２樹脂部４０ａと縁部１１ａとを、図２（Ｂ）のように一体で成形品１ａから分離し易くなる。
In this case, for example, as indicated by a dotted line on the
また、第２樹脂部４０ａと縁部１１ａとを、一体でなく、別々に、成形品１ａから分離する場合には、図２（Ｃ）に示すようにして分離することができる。即ち、まず、第２樹脂部４０ａを第１樹脂部３０ａから分離すると共に、基板１０ａ（縁部１１ａ及び本体部１２ａ）から剥離する。その後、第２樹脂部４０ａが分離された縁部１１ａを切り込み部１３ａの位置で本体部１２ａから分離する。
Further, when the
この場合は、例えば、便宜上図２（Ｃ）の基板１０ａに点線で示したように、縁部１１ａ及び本体部１２ａの表面（チップ２０ａの配設面側）の、第２樹脂部４０ａが形成される領域に、第２樹脂部４０ａとの密着力が比較的弱い表面領域１６ａを設けておく。このような表面領域１６ａには、例えば、Ａｕ等の金属材料を用いることができる。縁部１１ａ及び本体部１２ａの双方に、このような表面領域１６ａを設けておくことにより、第２樹脂部４０ａを、縁部１１ａ及び本体部１２ａの双方から剥離させ易くなる。
In this case, for example, as shown by a dotted line on the
以下、上記のような手法を用いた半導体装置の製造方法について、より詳細に説明する。尚、ここでは、１枚の基板上に配設した複数のチップを一括封止する、ＭＡＰ方式を例に、半導体装置の製造方法を説明する。 Hereinafter, a method for manufacturing a semiconductor device using the above-described method will be described in more detail. Here, a method for manufacturing a semiconductor device will be described by taking a MAP method as an example of collectively sealing a plurality of chips arranged on one substrate.
まず、封止工程について説明する。
図３は封止工程の一例の説明図である。図３には、封止工程の一例の要部断面を模式的に図示している。
First, the sealing process will be described.
FIG. 3 is an explanatory diagram of an example of a sealing process. In FIG. 3, the principal part cross section of an example of a sealing process is typically shown.
基板１０には、複数のチップ２０が配設されている。各チップ２０は、例えば、ここでは図示を省略するが、接着剤を用いて基板１０上に固定される。各チップ２０は、ワイヤ２１によって、基板１０に電気的に接続されている。
A plurality of
基板１０は、インターポーザであり、ここでは図示を省略するが、内部に所定形状の配線が、所定層数分形成されており、表面（チップ２０の配設面側）及び裏面（チップ２０の配設面側と反対の面側）に設けられた電極に電気的に接続されている。上記のワイヤ２１は、表面側の電極に接続されている。尚、裏面側の電極には、例えば、後に半田ボール等の端子が接続される。基板１０の、異なる配線間や電極間は、絶縁材料、例えば、ガラスエポキシ等で絶縁されている。また、基板１０の表裏面には、各電極の少なくとも一部を表出させて、保護膜となるレジストが形成されている。
The
また、ここでは、基板１０の縁部１１と本体部１２の境界に切り込み部１３が形成されており、縁部１１の表面にはレジストが表出し、本体部１２には樹脂２が形成される領域に樹脂２の密着力が比較的弱い層、ここではＡｕ層１４が形成されている。Ａｕ層１４は、例えば、Ａｕめっき層である。レジストが表出する縁部１１には、配線や電極は形成されない。尚、基板１０の構成については、更に後述する。
Further, here, a
封止工程では、まず、複数のチップ２０が配設された基板１０が、金型５０内にセットされる。金型５０は、上金型５１及び下金型５２を含み、複数のチップ２０が配設された基板１０は、これら上金型５１と下金型５２の間に挟まれるようにしてセットされる。上金型５１と下金型５２の間には、例えば、複数のチップ２０が配設された基板１０が、複数枚、ここでは２枚セットされる。２枚の基板１０は、互いの分離可能な縁部１１が対向するように、金型５０内にセットされる。
In the sealing step, first, the
尚、図３に示したように、例えば下金型５２に位置決めピン５２ａを設けておき、基板１０にはその位置決めピン５２ａが貫通するような孔を設けておいて、この位置決めピン５２ａによって基板１０の金型５０内の位置を規定するようにしてもよい。
As shown in FIG. 3, for example, a
金型５０内には、基板１０に配設された所定数のチップ２０を一括封止する樹脂２が導入されるキャビティ５３と、そのキャビティ５３に樹脂２を導入する経路となるゲート５４及びカル５５が設けられている。また、金型５０には、樹脂２の導入に伴って内部のガスを排気するベント５６が設けられている。樹脂２は、プランジャ５７によって金型５０内部に導入されるようになっている。
In the
封止の際は、例えばタブレット状の樹脂２をプランジャ５７上にセットし、加熱により流動性を持たせた樹脂２を、プランジャ５７によって金型５０内部に圧入していく。樹脂２、カル５５、ゲート５４を経て、キャビティ５３内へと圧送され、その後、硬化される。樹脂２の硬化後、成形品１を金型５０から取り出す。
At the time of sealing, for example, the tablet-
尚、キャビティ５３、ゲート５４、カル５５、ベント５６及びプランジャ５７はいずれも、金型５０内にセットされる各基板１０につき、複数設けておくことができる。
図４は成形品の一例の要部平面模式図である。図５は成形品の一例の要部拡大模式図であって、（Ａ）は図４のＸ部の拡大平面模式図、（Ｂ）は（Ａ）のＹ−Ｙ断面模式図である。
A plurality of
FIG. 4 is a schematic plan view of an essential part of an example of a molded product. FIG. 5 is an enlarged schematic diagram of a main part of an example of a molded product, in which (A) is an enlarged schematic plan view of a portion X in FIG. 4, and (B) is a schematic YY cross section of (A).
図４に示すように、金型５０から取り出された成形品１の基板１０上には、金型５０のキャビティ５３に相当する部分に、所定数のチップ２０を一括封止する樹脂部（封止部）３０が形成される。更に、金型５０のゲート５４及びカル５５に相当する部分には、封止部３０に連なる樹脂部（カル部）４０が形成される。尚、カル部４０付近の基板１０の縁、即ち縁部１１の縁には、樹脂バリが発生し得る。
As shown in FIG. 4, on the
この図４の例では、各基板１０上に、封止部３０が２つずつ形成されている。２枚の基板１０上にそれぞれ形成された、対向する封止部３０同士は、３つのカル部４０によって連結されている。上記のように、２枚の基板１０の本体部１２及び縁部１１には、Ａｕ層１４及びレジストがそれぞれ形成されている。対向する封止部３０同士を連結するカル部４０は、図４及び図５（Ａ）に示したように、各基板１０の本体部１２及び縁部１１の上に形成されている。
In the example of FIG. 4, two sealing
ここで、基板１０について述べる。
基板１０には、例えば、その厚さＴが１００μｍ〜４００μｍ程度のものが用いられる。
Here, the
For example, the
基板１０は、封止工程でカル部４０が形成される側の幅Ｗ１の辺部が、本体部１２から分離可能な縁部１１となっている。縁部１１の幅Ｗ１は、例えば、２０００μｍ程度とすることができる。縁部１１の表面には、ここではレジストが表出しており、封止工程で形成されるカル部４０は、この縁部１１に比較的強く密着する。
In the
基板１０の本体部１２には、縁部１１に沿って、幅Ｗ２、厚さＴ２のＡｕ層１４が設けられている。Ａｕ層１４は、例えば、めっき法で形成され、その幅Ｗ２は、例えば、２０００μｍ程度とすることができ、厚さＴ２は、例えば、０．３μｍ程度とすることができる。封止工程で形成されるカル部４０は、このＡｕ層１４上では、縁部１１上に比べて、その密着力が弱い。
A
縁部１１と本体部１２の間には、幅Ｗ３、深さＤ３の切り込み部１３が設けられている。切り込み部１３の幅Ｗ３は、例えば、１００μｍ以内程度とすることができ、深さＤ３は、例えば、基板１０の厚さＴの１／４〜３／４程度の溝状とすることができる。
A
切り込み部１３は、１本の直線状の連続パターン、或いは一定長さのパターンを一定間隔で配置した不連続パターンとすることができる。尚、図４及び図５（Ａ）では、便宜上、切り込み部１３を点線で図示している。
The
また、切り込み部１３は、例えば、図５（Ｂ）に示したように、基板１０の裏面側に設けることができる。切り込み部１３は、このほか、次の図６に示すような位置に形成することもできる。
Moreover, the notch |
図６は切り込み部の別例の要部断面模式図である。
切り込み部１３は、上記の図５（Ｂ）に示したように、基板１０の裏面側に設けることができるほか、この図６（Ａ）に示したように、基板１０の表面側に設けたり、図６（Ｂ）に示したように、基板１０の表面側と裏面側の双方に設けたりすることもできる。
FIG. 6 is a schematic cross-sectional view of an essential part of another example of the cut portion.
The
また、切り込み部１３を、不連続パターンとする場合には、基板１０を貫通するような不連続パターンで切り込み部１３を形成することも可能である。
切り込み部１３は、封止工程以前に、カッタ、ダイシングブレード等を用いたり、レーザ照射、電子ビーム照射、エッチング、イオンミリング等の手法を用いたりして、縁部１１と本体部１２の間に、予め形成される。
Further, when the
The
尚、図６（Ａ），（Ｂ）等に示したように、基板１０の表面側に切り込み部１３が形成されている場合には、封止工程の際に、樹脂がその切り込み部１３の一部、例えばカル部４０が形成される領域にある部分に流入し、硬化する場合がある。この場合、後述のように縁部１１を本体部１２から分離する際、その流入、硬化した部分が接着材の役割を果たし、縁部１１の分離が行い難くなったり、切り離し後の本体部１２の縁に樹脂が残ったりする可能性がある。このような観点から、切り込み部１３は、基板１０の裏面側に設ける、或いは表面側に設ける場合にはカル部４０が形成される領域を避けて設けることが好ましい。
As shown in FIGS. 6A, 6B, etc., when the
続いて、ゲートブレイク工程について説明する。
上記のようにして封止を行い、成形品１を形成した後は、成形品１に残るカル部４０を封止部３０との間のゲート部で切断するゲートブレイクを行う。ここでは、このゲートブレイクの際、カル部４０を封止部３０から分離すると共に、基板１０の縁部１１を本体部１２から分離する。
Next, the gate break process will be described.
After sealing and forming the molded product 1 as described above, a gate break is performed in which the
図７から図９はゲートブレイク工程の一例の説明図であって、図７はゲートブレイク前の状態の一例の要部断面模式図、図８はゲートブレイク中の状態の一例の要部断面模式図、図９はゲートブレイク後の状態の一例の要部断面模式図である。 FIG. 7 to FIG. 9 are explanatory diagrams of an example of the gate break process, FIG. 7 is a schematic cross-sectional view of the main part of an example of the state before the gate break, and FIG. 8 is a schematic cross-sectional view of the main part of an example of the state during the gate break. FIG. 9 is a schematic cross-sectional view of an essential part of an example of the state after the gate break.
図７から図９に示すゲートブレイクに用いるゲートブレイク装置６０は、封止工程で得られる成形品１の基板１０の本体部１２を裏面側から支持する第１基板受け部６１、及び本体部１２を表面側から押さえる基板押さえ部６２を有している。更に、このゲートブレイク装置６０は、基板１０の縁部１１を裏面側から支持する第２基板受け部６３を有している。更に、このゲートブレイク装置６０は、２枚の基板１０の対向する封止部３０同士を連結しているカル部４０を上下方向から挟んで押さえる、上側カル押さえ部６４及び下側カル押さえ部６５を有している。
The
ゲートブレイク前には、図７に示したように、成形品１の基板１０の本体部１２が、第１基板受け部６１と基板押さえ部６２に挟持され、縁部１１が、第２基板受け部６３に支持される。成形品１のカル部４０は、上側カル押さえ部６４と下側カル押さえ部６５の間に挟持される。
Before the gate break, as shown in FIG. 7, the
ゲートブレイク中には、図８に示したように、基板１０の本体部１２を挟持する第１基板受け部６１と基板押さえ部６２が一緒に、基板押さえ部６２が上側カル押さえ部６４から離れるように、基板１０の裏面側へと回動する。即ち、縁部１１の裏面側が支持され、カル部４０が固定された状態で、基板１０が折り曲げられる。
During the gate break, as shown in FIG. 8, the first
このような基板１０の折り曲げにより、図８に示したように、カル部４０と封止部３０の分離と、本体部１２のＡｕ層１４上に形成されているカル部４０の剥離とが起こる。更に、このカル部４０の分離、剥離と共に、本体部１２と縁部１１の、切り込み部１３の位置での分離が起こる。
As shown in FIG. 8, the bending of the
ゲートブレイク後には、図９に示したように、カル部４０及び縁部１１が分離された、左右一対の構造体（成形品１Ａ）が得られる。
カル部４０の封止部３０との連結部であるゲート部は、他の部分に比べて薄く形成されているため、このゲートブレイク工程で比較的容易に切断される。更に、本体部１２には、上記のようにカル部４０が比較的弱く密着するＡｕ層１４を設けているため、Ａｕ層１４上に形成されたカル部４０は、このゲートブレイク工程で比較的容易に剥離する。
After the gate break, as shown in FIG. 9, a pair of left and right structures (molded
Since the gate part which is a connection part with the sealing
一方、縁部１１には、上記のようにカル部４０が比較的強く密着するレジストを表出させているため、このゲートブレイク工程において、縁部１１とカル部４０とは必ずしも容易には分離しない。更に、縁部１１と本体部１２の間には切り込み部１３を設けているため、上記のような折り曲げに対し、縁部１１と本体部１２とが比較的容易に切り離される。そのため、このゲートブレイク工程により、縁部１１とカル部４０は一体のままで、その一体の縁部１１とカル部４０から、本体部１２とその上に形成された封止部３０とを含む、左右一対の構造体が分離される。
On the other hand, the
このようにして、封止工程後の成形品１から、ゲートブレイク工程で、カル部４０及び縁部１１を分離する。封止工程では、縁部１１の縁に樹脂バリが発生し得る。しかし、たとえ縁部１１の縁に樹脂バリが発生していたとしても、ゲートブレイク工程で成形品１からカル部４０と共に縁部１１を分離するため、残る成形品１Ａに樹脂バリが残存するのを効果的に抑制することができる。
In this manner, the
尚、上記のゲートブレイク装置６０の構成は、一例であって、上記の構成に限定されるものではない。例えば、基板１０の表面側に、裏面側の第２基板受け部６３に対向して、基板１０の縁部１１を押さえる第２基板押さえ部を設け、それらで縁部１１を挟持したうえで、上記のような基板１０の折り曲げを行うようにしてもよい。上記のように本体部１２を挟持するだけでなく、それとは別に、このように縁部１１を挟持するようにすることで、切り込み部１３の位置で精度良く縁部１１を分離することが可能になる。例えば、基板１０が、ある程度の柔軟性を有しているような場合にも、所定の位置で精度良く縁部１１を分離することが可能になる。
The configuration of the
また、成形品１Ａを得るために、ここでは、ゲートブレイク工程において、縁部１１とカル部４０を一体で、本体部１１及び封止部３０から分離する場合を例にして説明した。このほか、ゲートブレイク工程では、例えば適当なゲートブレイク装置を使用して、カル部４０を封止部３０及び基板１０から分離し、その後、縁部１１を本体部１２から分離するようにしてもよい。この場合は、先にカル部４０を分離し易いように、カル部４０が形成される領域の縁部１１及び本体部１２にＡｕ層を形成した基板を用いてもよい。また、カル部４０の分離後、縁部１１を上記のような折り曲げによらず、カッタやダイシングブレード等を用いて切り離す場合には、当該基板には、必ずしも上記のような切り込み部１３を設けておくことを要しない。
Further, here, in order to obtain the molded
続いて、搬送工程及び収納工程について説明する。
ゲートブレイク工程を行った後に得られる成形品１Ａは、更に、捺印工程、ボールマウント工程、リフロー工程、個片化工程等、後続の工程に送られ、処理される。各工程間では、例えば、成形品１Ａの搬送や、マガジンへの収納が行われる。
Then, a conveyance process and a storage process are demonstrated.
The molded
図１０は搬送工程の一例の説明図であって、（Ａ）は搬送工程の一例の要部平面模式図、（Ｂ）は（Ａ）のＬ１−Ｌ１断面模式図である。また、図１１はマガジンへの収納工程の一例の説明図であって、（Ａ）は収納工程の一例の要部平面模式図、（Ｂ）は（Ａ）のＬ２−Ｌ２断面模式図である。 FIG. 10 is an explanatory diagram of an example of the transporting process, in which (A) is a schematic plan view of a main part of an example of the transporting process, and (B) is a schematic L1-L1 cross section of (A). FIG. 11 is an explanatory diagram of an example of the storing process in the magazine, where (A) is a schematic plan view of a main part of the example of the storing process, and (B) is a schematic L2-L2 cross-sectional view of (A). .
成形品１Ａの搬送は、例えば、図１０に示すような搬送装置７０を用いて行われる。図１０には、成形品１Ａを裏面側から支持し、その基板１０Ａ（本体部１２）の両側の縁をガイドする搬送レール７１を示している。搬送レール７１には、搬送用ベルト７２が設けられており、搬送用ベルト７２が回転することによって、その上に載せられた成形品１Ａが搬送レール７１上を搬送される。
The molded
また、成形品１Ａの収納には、例えば、図１１に示すようなマガジン８０が用いられる。マガジン８０には、複数の成形品１Ａが収納可能になっており、各成形品１Ａは、その基板１０Ａ（本体部１２）の縁がマガジン８０の内壁にガイドされ、端部裏面を支持されて収納される。
Further, for example, a
成形品１Ａは、搬送装置７０で次工程に搬送されたり、搬送装置７０で搬送されて一旦マガジン８０に収納された後、次工程に送られたりする。
尚、ＭＡＰ方式では、上記のような基板１０上の複数のチップ２０の一括封止を経て成形品１Ａの形成まで行った後に、個々の半導体装置（半導体パッケージ）に分割する個片化工程が行われる。個々の半導体パッケージへの個片化は、例えば、ダイシングにより行うことができる。
The molded
In the MAP method, there is an individualization step for dividing the semiconductor chip into individual semiconductor devices (semiconductor packages) after performing the collective sealing of the plurality of
図１２は半導体パッケージの一例の要部断面模式図である。
成形品１Ａの個片化後に得られる半導体パッケージ１Ｂには、基板１０Ｂ（本体部１２が個片化されたもの）、及びその基板１０Ｂ上に配設されたチップ２０が含まれる。チップ２０は、接着剤９１によって基板１０Ｂ上に固定されている。このチップ２０は、ワイヤ２１によって基板１０Ｂと電気的に接続されている。
FIG. 12 is a schematic cross-sectional view of an essential part of an example of a semiconductor package.
A
基板１０Ｂには、絶縁層９２内に形成された配線９３、及び配線９３に電気的に接続された電極９４が形成されている。ワイヤ２１は、基板１０Ｂの表面側の電極９４に接続されている。基板１０Ｂの裏面側の電極９４には、半田ボール９５が接続されている。基板１０Ｂの表面側及び裏面側には、保護膜９６が形成されている。
A
このような基板１０Ｂの、ワイヤボンディングされているチップ２０が、封止部３０Ｂ（封止部３０が個片化されたもの）によって封止されている。尚、封止部３０Ｂは、基板１０Ｂの表面側全体を覆うように配設されている。半導体パッケージ１Ｂの側面９７がダイシング面になる。
A
ところで、チップの縮小化等によってワイヤを長くする場合や、コストダウン等のためにワイヤを細くする場合、封止樹脂には、金型への圧入時にワイヤに与えるダメージを減らすため、流動性の良い、より低粘度のものを用いる場合がある。但し、このように封止樹脂を低粘度化すると、封止工程後に得られる成形品の、カル部付近の基板の縁に、より樹脂バリが発生し易くなる。 By the way, when lengthening the wire by reducing the size of the chip, or when thinning the wire for cost reduction, the sealing resin has a fluidity to reduce damage to the wire during press-fitting into the mold. A better, lower viscosity may be used. However, when the viscosity of the sealing resin is lowered in this way, resin burrs are more likely to occur at the edge of the substrate near the cull portion of the molded product obtained after the sealing step.
ここで、図１３は封止工程後の成形品の別例を示す図である。
図１３に示す成形品１００は、図３に示したような金型５０を用い、圧入時の流動性の良い低粘度の樹脂を用いて封止を行って得られるものの一例である。但し、この成形品１００には、上記のような分離可能な縁部を設けていない基板１１０を用いている。基板１１０の端部には、その縁までＡｕ層１１４を形成している。
Here, FIG. 13 is a figure which shows another example of the molded product after a sealing process.
A molded
この成形品１００には、上記の成形品１と同様、２枚の基板１１０が含まれている。封止後の各基板１１０上には、そこに配設されている複数のチップを封止する封止部１３０が形成され、対向する封止部１３０同士は、カル部１４０によって連結されている。
The molded
図１４はゲートブレイク工程の別例の説明図であって、（Ａ）はゲートブレイク前の状態の一例の要部断面模式図、（Ｂ）はゲートブレイク後の状態の一例の要部断面模式図である。 14A and 14B are explanatory diagrams of another example of the gate break process, in which FIG. 14A is a schematic cross-sectional view of the main part of an example of the state before the gate break, and FIG. FIG.
上記のような成形品１００の場合は、図１４（Ａ），（Ｂ）に示すように、そのカル部１４０を固定した状態で、その両側の基板１１０及び封止部１３０を含む構造体を、基板１１０の裏面側に折り曲げるようにしてゲートブレイクを行う。
In the case of the molded
この時、封止部１３０とカル部１４０の連結部であるゲート部が薄く、また、カル部１４０が基板１１０の端部に設けられたＡｕ層１１４上に形成されているため、カル部１４０は、比較的容易に封止部１３０から分離されると共に基板１１０から剥離する。
At this time, the gate portion, which is a connection portion between the sealing
図１５はゲートブレイク前後の状態の一例を示す図であって、（Ａ）はゲートブレイク前の状態の一例の要部平面模式図、（Ｂ）はゲートブレイク後の状態の一例の要部平面模式図である。尚、図１５（Ａ），（Ｂ）は、ここでは図１３のＺ部の拡大平面模式図である。 15A and 15B are diagrams illustrating an example of a state before and after a gate break, in which FIG. 15A is a schematic plan view of the main part of an example of the state before the gate break, and FIG. It is a schematic diagram. FIGS. 15A and 15B are enlarged schematic plan views of the Z portion in FIG.
封止工程で低粘度の樹脂を用いて成形品１００を形成すると、図１５（Ａ）に示すように、カル部１４０付近に樹脂バリ２００が発生し易くなる。そして、続くゲートブレイク工程で成形品１００からカル部１４０を分離した時には、図１５（Ｂ）に示すように、基板１１０の縁に樹脂バリ２００が残ってしまう場合がある。
When the molded
図１６は樹脂バリが及ぼす影響の説明図であって、（Ａ）は搬送時の影響の説明図、（Ｂ）は収納時の影響の説明図である。
ゲートブレイク後に基板１１０の縁に樹脂バリ２００が残っていると、図１６（Ａ）に示すように、樹脂バリ２００が、基板１１０の縁をガイドする搬送レール３００に引っ掛かり、搬送異常を招く場合がある。
FIGS. 16A and 16B are explanatory views of the influence of the resin burr. FIG. 16A is an explanatory view of the influence during conveyance, and FIG. 16B is an explanatory view of the influence during storage.
When the
また、このように基板１１０の縁に樹脂バリ２００が残っていると、図１６（Ｂ）に示すように、樹脂バリ２００が、基板１１０の縁をガイドするマガジン４００の内壁に引っ掛かり、収納異常を招く場合がある。
If the
これに対し、上記のように本体部１２から分離可能な縁部１１を設けた基板１０を用いた場合には、封止工程後に得られる成形品１から、カル部１４０と共に、縁部１１も分離することができる。
On the other hand, when the
従って、低粘度の樹脂を用いて封止を行い、基板１０（縁部１１）の縁に樹脂バリが発生するような場合であっても、その樹脂バリを縁部１１と共に成形品１から分離することができる。その結果、樹脂バリの残存が抑えられた成形品１Ａを得ることができ、その後の搬送工程や収納工程の際に、搬送異常や収納異常が発生するのを効果的に抑制することが可能になる。
Accordingly, sealing is performed using a low-viscosity resin, and even if a resin burr is generated at the edge of the substrate 10 (edge 11), the resin burr is separated from the molded product 1 together with the
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 半導体素子が配設された基板上に、前記半導体素子を封止する第１樹脂部と、前記第１樹脂部に連結された第２樹脂部とを形成する工程と、
前記第２樹脂部を、前記第１樹脂部から分離すると共に、前記第２樹脂部の形成領域を含む、前記基板の縁部を、前記基板の本体部から分離する工程と、
を含むことを特徴とする半導体装置の製造方法。
Regarding the embodiment described above, the following additional notes are further disclosed.
(Additional remark 1) The process of forming on the board | substrate with which the semiconductor element was arrange | positioned the 1st resin part which seals the said semiconductor element, and the 2nd resin part connected with the said 1st resin part,
Separating the second resin portion from the first resin portion and separating the edge of the substrate from the main body portion of the substrate, including the formation region of the second resin portion;
A method for manufacturing a semiconductor device, comprising:
（付記２） 前記第２樹脂部及び前記縁部を一体で、前記第１樹脂部及び前記本体部から分離することを特徴とする付記１に記載の半導体装置の製造方法。
（付記３） 前記本体部は、前記縁部の内側に、前記縁部表面よりも前記第２樹脂部の密着力が弱い表面領域を有し、
前記第１樹脂部及び前記第２樹脂部を形成する際には、前記第２樹脂部を、前記表面領域上及び前記縁部上に形成し、
前記第２樹脂部及び前記縁部を、前記第１樹脂部及び前記本体部から分離する際には、前記第２樹脂部を、前記表面領域から剥離し、前記第２樹脂部及び前記縁部を、前記第１樹脂部及び前記本体部から分離することを特徴とする付記１又は２に記載の半導体装置の製造方法。
(Additional remark 2) The manufacturing method of the semiconductor device of Additional remark 1 characterized by separating the said 2nd resin part and the said edge part from the said 1st resin part and the said main-body part integrally.
(Additional remark 3) The said main-body part has a surface area | region where the adhesive force of the said 2nd resin part is weaker than the said edge part surface inside the said edge part,
When forming the first resin portion and the second resin portion, the second resin portion is formed on the surface region and the edge portion,
When separating the second resin portion and the edge portion from the first resin portion and the main body portion, the second resin portion is peeled from the surface region, and the second resin portion and the edge portion are separated. Is separated from the first resin part and the main body part. 3. The method of manufacturing a semiconductor device according to
（付記４） 前記表面領域には金属材料が配設され、前記縁部表面には有機材料が配設されていることを特徴とする付記３に記載の半導体装置の製造方法。
（付記５） 前記基板は、前記本体部と前記縁部の間に、前記縁部に沿って形成された切り込み部を有し、
前記縁部を前記本体部から分離する際には、前記縁部を、前記切り込み部の位置で前記本体部から分離することを特徴とする付記１乃至４のいずれかに記載の半導体装置の製造方法。
(Additional remark 4) The metal material is arrange | positioned in the said surface area | region, and the organic material is arrange | positioned in the said edge part surface, The manufacturing method of the semiconductor device of Additional remark 3 characterized by the above-mentioned.
(Additional remark 5) The said board | substrate has the notch part formed along the said edge part between the said main-body part and the said edge part,
5. The manufacturing method of a semiconductor device according to claim 1, wherein when the edge portion is separated from the main body portion, the edge portion is separated from the main body portion at the position of the cut portion. Method.
（付記６） 半導体素子が配設される本体部と、
前記本体部の外側に、前記本体部から分離可能に設けられた縁部と、
を含むことを特徴とする基板。
(Appendix 6) A main body portion on which a semiconductor element is disposed;
An edge provided on the outer side of the main body so as to be separable from the main body;
A substrate characterized by comprising:
（付記７） 前記本体部は、前記縁部の内側に、前記縁部表面よりも樹脂の密着力が弱い表面領域を有していることを特徴とする付記６に記載の基板。
（付記８） 前記表面領域には金属材料が配設され、前記縁部表面には有機材料が配設されていることを特徴とする付記７に記載の基板。
(Additional remark 7) The said main-body part has the surface area | region where the adhesive force of resin is weaker than the said edge surface inside the said edge part, The board | substrate of
(Supplementary note 8) The substrate according to
（付記９） 前記本体部と前記縁部の間に、前記縁部に沿って形成された切り込み部を有していることを特徴とする付記６乃至８のいずれかに記載の基板。
(Supplementary note 9) The substrate according to any one of
１ａ，１，１Ａ，１００ 成形品
１Ｂ 半導体パッケージ
２ 樹脂
１０ａ，１０，１０Ａ，１０Ｂ，１１０ 基板
１１ａ，１１ 縁部
１２ａ，１２ 本体部
１３ａ，１３ 切り込み部
１４ａ，１５ａ，１６ａ 表面領域
１４，１１４ Ａｕ層
２０ａ，２０ チップ
２１ ワイヤ
３０ａ 第１樹脂部
３０，３０Ｂ，１３０ 封止部
４０ａ 第２樹脂部
４０，１４０ カル部
５０ 金型
５１ 上金型
５２ 下金型
５２ａ 位置決めピン
５３ キャビティ
５４ ゲート
５５ カル
５６ ベント
５７ プランジャ
６０ ゲートブレイク装置
６１ 第１基板受け部
６２ 基板押さえ部
６３ 第２基板受け部
６４ 上側カル押さえ部
６５ 下側カル押さえ部
７０ 搬送装置
７１ 搬送レール
７２ 搬送用ベルト
８０，４００ マガジン
９１ 接着剤
９２ 絶縁層
９３ 配線
９４ 電極
９５ 半田ボール
９６ 保護膜
９７ 側面
２００ 樹脂バリ
３００ 搬送レール
Ｗ１，Ｗ２，Ｗ３ 幅
Ｔ，Ｔ２ 厚さ
Ｄ３ 深さ
1a, 1, 1A, 100 Molded
Claims (6)
前記第２樹脂部を、前記第１樹脂部から分離すると共に、前記第２樹脂部の形成領域を含む、前記基板の縁部を、前記基板の本体部から分離する工程と、
を含むことを特徴とする半導体装置の製造方法。 Forming a first resin part for sealing the semiconductor element and a second resin part connected to the first resin part on a substrate on which the semiconductor element is disposed;
Separating the second resin portion from the first resin portion and separating the edge of the substrate from the main body portion of the substrate, including the formation region of the second resin portion;
A method for manufacturing a semiconductor device, comprising:
前記第１樹脂部及び前記第２樹脂部を形成する際には、前記第２樹脂部を、前記表面領域上及び前記縁部上に形成し、
前記第２樹脂部及び前記縁部を、前記第１樹脂部及び前記本体部から分離する際には、前記第２樹脂部を、前記表面領域から剥離し、前記第２樹脂部及び前記縁部を、前記第１樹脂部及び前記本体部から分離することを特徴とする請求項１又は２に記載の半導体装置の製造方法。 The main body has a surface region where the adhesion of the second resin part is weaker than the edge surface, on the inner side of the edge,
When forming the first resin portion and the second resin portion, the second resin portion is formed on the surface region and the edge portion,
When separating the second resin portion and the edge portion from the first resin portion and the main body portion, the second resin portion is peeled from the surface region, and the second resin portion and the edge portion are separated. The method for manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is separated from the first resin portion and the main body portion.
前記縁部を前記本体部から分離する際には、前記縁部を、前記切り込み部の位置で前記本体部から分離することを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。 The substrate has a notch formed along the edge between the main body and the edge,
4. The semiconductor device according to claim 1, wherein when the edge portion is separated from the main body portion, the edge portion is separated from the main body portion at a position of the cut portion. 5. Production method.
前記本体部の外側に、前記本体部から分離可能に設けられた縁部と、
を含むことを特徴とする基板。 A main body in which a semiconductor element is disposed;
An edge provided on the outer side of the main body so as to be separable from the main body;
A substrate characterized by comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010076325A JP2011210894A (en) | 2010-03-29 | 2010-03-29 | Method of manufacturing semiconductor device, and substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010076325A JP2011210894A (en) | 2010-03-29 | 2010-03-29 | Method of manufacturing semiconductor device, and substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011210894A true JP2011210894A (en) | 2011-10-20 |
Family
ID=44941649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010076325A Pending JP2011210894A (en) | 2010-03-29 | 2010-03-29 | Method of manufacturing semiconductor device, and substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011210894A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5985018B1 (en) * | 2015-07-09 | 2016-09-06 | 株式会社フジクラ | Gate cut method and gate cut device |
-
2010
- 2010-03-29 JP JP2010076325A patent/JP2011210894A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5985018B1 (en) * | 2015-07-09 | 2016-09-06 | 株式会社フジクラ | Gate cut method and gate cut device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100809818B1 (en) | A method of manufacturing a semiconductor device | |
| US9455159B2 (en) | Fabrication method of packaging substrate | |
| KR20020017986A (en) | Semiconductor Device and Manufacture Method of That | |
| JP2006269486A (en) | Method for manufacturing semiconductor apparatus | |
| US20040166605A1 (en) | Fabrication method of semiconductor integrated circuit device | |
| US11764075B2 (en) | Package assembly for plating with selective molding | |
| JP2001028420A (en) | Semiconductor device and manufacture thereof | |
| US11876003B2 (en) | Semiconductor package and packaging process for side-wall plating with a conductive film | |
| US6021563A (en) | Marking Bad printed circuit boards for semiconductor packages | |
| JP2006313802A (en) | Semiconductor device and its manufacturing method | |
| CN101425499A (en) | Printed circuit board having adhesive layer and semiconductor package using the same | |
| JP2011210894A (en) | Method of manufacturing semiconductor device, and substrate | |
| US10665475B2 (en) | Quad flat no lead package and method of making | |
| US8716845B2 (en) | Lead frame strip for reduced mold sticking during degating | |
| JP2011040640A (en) | Method for manufacturing semiconductor device | |
| JP4994148B2 (en) | Manufacturing method of semiconductor device | |
| JP2005277434A (en) | Semiconductor device | |
| JP2015018934A (en) | Printed circuit board and method of manufacturing the same | |
| US20070057379A1 (en) | Method of manufacturing a semiconductor device | |
| JP2007214413A (en) | Semiconductor device manufacturing method | |
| JP2006066701A (en) | Method of manufacturing semiconductor device | |
| JP5311505B2 (en) | Semiconductor device | |
| JP2012199465A (en) | Manufacturing method of semiconductor device and lead frame | |
| JPH10223805A (en) | Semiconductor device and manufacture thereof | |
| JP2010239159A (en) | Semiconductor device, and method for manufacturing the same |