JP2011210074A - メモリ情報採取システム、メモリ情報採取方法、メモリ情報採取プログラムおよびプログラム記憶媒体 - Google Patents
メモリ情報採取システム、メモリ情報採取方法、メモリ情報採取プログラムおよびプログラム記憶媒体 Download PDFInfo
- Publication number
- JP2011210074A JP2011210074A JP2010078249A JP2010078249A JP2011210074A JP 2011210074 A JP2011210074 A JP 2011210074A JP 2010078249 A JP2010078249 A JP 2010078249A JP 2010078249 A JP2010078249 A JP 2010078249A JP 2011210074 A JP2011210074 A JP 2011210074A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- central processing
- monitoring device
- processing systems
- memory information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Abstract
【課題】システムの動作を停止させることなく、任意の時点における任意のメモリ情報を確実に採取するメモリ情報採取システムを提供する。
【解決手段】二重化同期運転を行う2つの中央処理系300−1,300−2それぞれの動作状態を二重化監視装置400にて監視するシステムにおいて、2つの中央処理系300−1,300−2それぞれは、中央処理装置100−1,100−2のプログラムカウンタ101−1,101−2があらかじめ設定した所定カウンタ値102−1,102−2に一致した際に、第1の特別の割り込みを発生させるとともに、その旨を外部インタフェース装置150−1,150−2を介して二重化監視装置400に通知する。二重化監視装置400は、2つのうちいずれかの中央処理系の動作を停止させた後、外部メモリバス210−1,210−2を介して、メモリアクセスし、指定したメモリ200−1,200−2のメモリ情報を読み取る。
【選択図】 図2
【解決手段】二重化同期運転を行う2つの中央処理系300−1,300−2それぞれの動作状態を二重化監視装置400にて監視するシステムにおいて、2つの中央処理系300−1,300−2それぞれは、中央処理装置100−1,100−2のプログラムカウンタ101−1,101−2があらかじめ設定した所定カウンタ値102−1,102−2に一致した際に、第1の特別の割り込みを発生させるとともに、その旨を外部インタフェース装置150−1,150−2を介して二重化監視装置400に通知する。二重化監視装置400は、2つのうちいずれかの中央処理系の動作を停止させた後、外部メモリバス210−1,210−2を介して、メモリアクセスし、指定したメモリ200−1,200−2のメモリ情報を読み取る。
【選択図】 図2
Description
本発明は、メモリ情報採取システム、メモリ情報採取方法、メモリ情報採取プログラムおよびプログラム記憶媒体に関する。特に、二重化構成により冗長な資源を有し、メモリ情報の採取に当ってもシステムが停止しない高信頼性を要するシステムに好適に適用される。
耐故障性(フォルトトレラント)の冗長構成を有するシステムにおいては、障害情報を採取しようとする場面においても、システムの停止を回避することは重要である。特許文献1の特開2000−305815号公報「二重化情報処理装置、メモリダンプ方法、およびコンピュータ読み取り可能な記録媒体」においては、二重化構成で同期運転するシステムにおいて、障害発生時のOSやアプリケーションソフトの障害要因の調査のために、一方の中央処理系のメモリに記憶されているメモリ情報を、他方の中央処理系のメモリ内にダンプすることにより、システム全体を停止することなく、OSやアプリケーションソフトにおける障害発生原因を探索するためのメモリ情報を採取する仕組みを提案している。
つまり、該特許文献1におけるメモリ情報採取の仕組みは、二重化同期運転している2つのCPUサブシステム(中央処理系システム)において異常を検出すると、マスタ側の中央処理系には割り込み信号が発生するが、スレーブ系の中央処理系には、エラー割り込み信号を発生させる代わりに、プロセッサリセット信号が出力されて、プログラムの実行が停止し、メモリへの書き込み動作が抑止されるとともに、マスタ系の中央処理系から、スレーブ系のメモリに記憶されているメモリ情報を読み取り可能な状態に設定される。
したがって、エラー割り込みが発生したマスタ系の中央処理系のプロセッサは、通常使用しているバス部を利用して、スレーブ系のメモリにアクセスして、エラー発生状態でフリーズしているスレーブ系のメモリ情報を読み取って、マスタ系のメモリに転送させることができ、エラー発生時のメモリ情報を採取することができる。
しかしながら、前記特許文献1に示すメモリ情報採取時方法においては、中央処理系に異常があり、エラー割り込みが発生した時点においても、今までの動作で使用しているバス部を利用して、スレーブ系のメモリ情報をマスタ系のプロセッサが読み取って、マスタ系のメモリに格納していく仕組みを採用しており、かかる通常動作時の仕組みを用いたメモリ情報採取動作が正常に実行されるという保証はなく、而して、エラー発生時のメモリ情報を確実に採取することができる保証がないという問題があるし、また、エラーを検出することができずエラー割り込みが発生しないような異常時には、当該異常動作に関するメモリ情報を採取することができないという問題もある。
(本発明の目的)
本発明は、かかる事情に鑑みてなされたものであり、その目的とするところは、システムの動作を停止させることなく、任意の時点における任意のメモリ情報を確実に採取することが可能なメモリ情報採取システム、メモリ情報採取方法、メモリ情報採取プログラムおよびプログラム記憶媒体を提供することにある。
本発明は、かかる事情に鑑みてなされたものであり、その目的とするところは、システムの動作を停止させることなく、任意の時点における任意のメモリ情報を確実に採取することが可能なメモリ情報採取システム、メモリ情報採取方法、メモリ情報採取プログラムおよびプログラム記憶媒体を提供することにある。
前述の課題を解決するため、本発明によるメモリ情報採取システム、メモリ情報採取方法、メモリ情報採取プログラムおよびプログラム記憶媒体は、次のような特徴的な構成を採用している。
(1)同期運転を行う2つの中央処理系から構成され、かつ、2つの前記中央処理系の動作状態を監視する二重化監視装置を備えた二重化構成システムにおいて2つの前記中央処理系内のメモリに格納されたメモリ情報を前記二重化監視装置により採取するメモリ情報採取システムであって、2つの前記中央処理系それぞれは、それぞれを構成する中央処理装置のプログラムカウンタがあらかじめ設定した所定カウンタ値に一致した際に、第1の特別の割り込みを発生させる割り込み機構と該第1の特別の割り込みが発生した旨を第1の特別の割り込み通知として前記二重化監視装置に通知する外部インタフェース装置とを備え、さらに、それぞれを構成するメモリに対する前記二重化監視装置からのメモリアクセスと、該メモリアクセスにて指定された前記メモリのメモリ情報を要求元の前記二重化監視装置に転送する外部メモリバスを備えていることを特徴とする。
(2)同期運転を行う2つの中央処理系から構成され、かつ、2つの前記中央処理系の動作状態を監視する二重化監視装置を備えた二重化構成システムにおいて2つの前記中央処理系内のメモリに格納されたメモリ情報を前記二重化監視装置により採取するメモリ情報採取方法であって、2つの前記中央処理系それぞれを構成する中央処理装置のプログラムカウンタがあらかじめ設定した所定カウンタ値に一致した際に、第1の特別の割り込みを発生させるとともに、該第1の特別の割り込みが発生した旨を第1の特別の割り込み通知として外部インタフェース装置を介して前記二重化監視装置に通知し、さらに、前記二重化監視装置から外部メモリバスを介して2つの前記中央処理系内のメモリに対するメモリアクセスがあった際に、該メモリアクセスにて指定された前記メモリのメモリ情報を、前記外部メモリバスを介して要求元の前記二重化監視装置に転送することを特徴とする。
(3)同期運転を行う2つの中央処理系から構成され、かつ、2つの前記中央処理系の動作状態を監視する二重化監視装置を備えた二重化構成システムにおいてコンピュータによって実行可能なプログラムとして2つの前記中央処理系内のメモリに格納されたメモリ情報を採取する前記二重化監視装置におけるメモリ情報採取プログラムであって、2つの前記中央処理系それぞれを構成する中央処理装置のプログラムカウンタがあらかじめ設定した所定カウンタ値に一致したことを示す第1の特別の割り込みが発生した旨を第1の特別の割り込み通知として外部インタフェース装置を介して2つの前記中央処理系それぞれから前記二重化監視装置に通知されてきた場合、外部メモリバスを介して2つのうちいずれか一方の前記中央処理系内のメモリに対するメモリアクセスを行い、該メモリアクセスにて指定した前記メモリのメモリ情報を、前記外部メモリバスを介して読み取ることを特徴とする。
本発明のメモリ情報採取システム、メモリ情報採取方法、メモリ情報採取プログラムおよびプログラム記憶媒体によれば、以下のような効果を奏することができる。
本発明においては、システムとして二重化同期運転を行っている2つの中央処理系の動作状態を監視する二重化監視装置を備え、2つの中央処理系において、プログラムカウンタのカウンタ値が特定の所定カウンタ値になった旨を示す第1の特別の割り込みの通知、または、メモリアドレスレジスタのメモリアドレスが特定の所定メモリアドレスになった旨を示す第2の特別の割り込みの通知があった場合に、いずれか一方の中央処理系を切り離し・停止させ、停止させた中央処理系のメモリにフリーズ状態で記憶されているメモリ情報を、外部メモリバスを介して、読み取ることを可能としている。
而して、特定の所定カウンタ値や特定の所定メモリアドレスを任意の値に適宜設定することによって、障害発生時のみならず任意の時点における任意のメモリ情報を、システムの動作を停止させることなく、確実に採取することが可能である。
以下、本発明によるメモリ情報採取システム、メモリ情報採取方法、メモリ情報採取プログラムおよびプログラム記憶媒体の好適な実施形態について添付図を参照して説明する。なお、以下の説明においては、本発明によるメモリ情報採取システムおよびメモリ情報採取方法について説明するが、かかるメモリ情報採取方法をコンピュータにより実行可能なメモリ情報採取プログラムとして実施するようにしても良いし、あるいは、メモリ情報採取プログラムをコンピュータにより読み取り可能な記録媒体に記録するようにしても良いことは言うまでもない。
(本発明の特徴)
本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、プログラムカウンタがあらかじめ定めた所定カウンタ値になった時、あるいは、あらかじめ定めた特定メモリアドレスへのアクセスがあった時に、割り込みが発生する中央処理装置を備え、かつ、2つの中央処理装置が同期を取りながら作動する二重化構成を有するメモリ情報採取システムにおいて、プログラムカウンタが前記所定カウンタ値になるか、あるいは、前記特定メモリアドレスへのアクセスがあって、中央処理装置に割り込みが発生した際に、システム停止をさせることなく、冗長化されたメモリを利用して、割り込み発生時点のメモリ情報を自動的に退避し、該メモリ情報の採取を可能とする環境を提供することを、主要な特徴としている。
本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、プログラムカウンタがあらかじめ定めた所定カウンタ値になった時、あるいは、あらかじめ定めた特定メモリアドレスへのアクセスがあった時に、割り込みが発生する中央処理装置を備え、かつ、2つの中央処理装置が同期を取りながら作動する二重化構成を有するメモリ情報採取システムにおいて、プログラムカウンタが前記所定カウンタ値になるか、あるいは、前記特定メモリアドレスへのアクセスがあって、中央処理装置に割り込みが発生した際に、システム停止をさせることなく、冗長化されたメモリを利用して、割り込み発生時点のメモリ情報を自動的に退避し、該メモリ情報の採取を可能とする環境を提供することを、主要な特徴としている。
(実施形態の構成例)
次に、本発明によるメモリ情報採取システムの実施形態の一例について図1、図2を用いて説明する。図1は、本発明によるメモリ情報採取システムとして二重化システムを構成する中央処理系の一方の系構成の一例を示すブロック構成図であり、一方のつまり片系の中央処理系300は、中央処理装置(CPU)100とメモリ200と外部インタフェース装置150とを少なくとも含んで構成されている。
次に、本発明によるメモリ情報採取システムの実施形態の一例について図1、図2を用いて説明する。図1は、本発明によるメモリ情報採取システムとして二重化システムを構成する中央処理系の一方の系構成の一例を示すブロック構成図であり、一方のつまり片系の中央処理系300は、中央処理装置(CPU)100とメモリ200と外部インタフェース装置150とを少なくとも含んで構成されている。
ここで、中央処理装置100は、次に示す2種類の特別の割り込みを発生させる機構を備えている。第1の特別の割り込みは、中央処理装置100のプログラムカウンタ101が、任意にあらかじめ設定した所定カウンタ値102と一致するカウンタ値になった時であり、第2の特別の割り込みは、プログラム実行中においてメモリ200へアクセするために中央処理装置100内のメモリアドレスレジスタに設定されたメモリアドレス103が、任意にあらかじめ設定した所定メモリアドレス104と一致するアドレスになった時である。また、第1または第2の特別の割り込みが発生した際には、中央処理装置100は、外部インタフェース装置150を介して、外部に配置する監視装置に対して、特別の割り込みが発生した旨を通知するとともに、現在のプログラムカウンタ101のカウンタ値を一旦退避した後、あらかじめ設定されている特定の割り込み先アドレスへプログラムカウンタ101を自動的に設定して、特別の割り込み処理プログラムを起動する。
ここで、あらかじめ設定した所定カウンタ値102やあらかじめ設定した所定メモリアドレス104は、ユーザが任意の値に適宜設定することが可能であり、例えば、障害発生時において障害処理を行うために実行する障害処理プログラムの所在アドレスを設定したり、当該障害処理プログラムがアクセスするメモリアドレスを設定したりしても良いし、あるいは、任意に指定した特定の処理を実行するプログラムの所在アドレスや当該プログラムがアクセスするメモリアドレスを設定するようにしても良い。
次に、図2を用いて本発明によるメモリ情報採取システムの構成例について説明する。図2は、本発明によるメモリ情報採取システムとして二重化システムを構成する2つの中央処理系の系構成の一例を示すブロック構成図であり、図1に示した片系のつまり一重系の中央処理系300を用いて、1系中央処理系300−1と2系中央処理系300−2との二重化構成としている構成例を示している。
つまり、1系中央処理系300−1と2系中央処理系300−2とは、同一の構成からなっており、図1に示したように、それぞれ、1系中央処理装置100−1、1系メモリ200−1、1系外部インタフェース装置150−1と、2系中央処理装置100−2、2系メモリ200−2、2系外部インタフェース装置150−2と、を少なくとも含んで構成されており、かつ、それぞれの1系、2系中央処理装置100−1,100−2内には、1系プログラムカウンタ101−1、1系所定カウンタ値102−1、1系メモリアドレスレジスタに設定される1系メモリアドレス103−1、1系所定メモリアドレス104−1と、2系プログラムカウンタ101−2、2系所定カウンタ値102−2、2系メモリアドレスレジスタに設定される2系メモリアドレス103−2、2系所定メモリアドレス104−2と、が本実施形態における主要な構成要素として備えられている。
さらに、図2のメモリ情報採取システムは、1系中央処理系300−1と2系中央処理系300−2との動作状態を監視する二重化監視装置400を備えている。二重化監視装置400は、1系中央処理系300−1および2系中央処理系300−2それぞれの1系外部インタフェース装置150−1および2系外部インタフェース装置150−1と1系メモリ200−1および2系メモリ200−2とに接続され、1系中央処理系300−1と2系中央処理系300−2との動作状態を監視するとともに、前述した第1または第2の特別の割り込みが発生した際に、割り込み発生時のメモリ情報を採取する動作を行う。二重化監視装置400に対する第1または第2の特別の割り込みの発生通知(すなわち第1の特別の割り込み通知、第2の特別の割り込み通知)は、1系外部インタフェース装置150−1、2系外部インタフェース装置150−2を介して実施される。また、割り込み発生時のメモリ情報を二重化監視装置400が採取するための経路として、1系中央処理系300−1および2系中央処理系300−2それぞれの1系メモリ200−1および2系メモリ200−2と二重化監視装置400との間には、それぞれ、双方向に情報の転送動作が可能な1系外部メモリバス210−1および2系外部メモリバス210−2が配置されている。
なお、本実施形態においては、二重化構成となっている1系中央処理系300−1と2系中央処理系300−2とは、一方の系がマスタ系となり、他方の系がスレーブ系として、同期運転しており、正常動作時には、1系プログラムカウンタ101−1、2系プログラムカウンタ101−2同士は、全く同一のカウンタ値に更新されながら同一のプログラムを実行しており、1系メモリ200−1、2系メモリ200−2に記憶されている記憶内容も全く同一の情報になっている。二重化監視装置400は、1系中央処理系300−1と2系中央処理系300−2とが同期運転しているか否かを監視する仕組みを有している。
(実施形態の動作の説明)
次に、図2に示したメモリ情報採取システムの動作について、その一例を説明する。以下の説明においては、二重化構成の1系中央処理系300−1と2系中央処理系300−2とのうち、1系中央処理系300−1がマスタ系、2系中央処理系300−2がスレーブ系として同期運転している場合において、1系中央処理装置100−1の1系プログラムカウンタ101−1と2系中央処理装置100−2の2系プログラムカウンタ101−2とが、それぞれ、あらかじめ定めた1系所定カウンタ値102−1と2系所定カウンタ値102−2とに一致したカウンタ値になった場合(つまり第1の特別の割り込みが発生した場合)におけるメモリ情報の採取動作を例にとって説明する。
次に、図2に示したメモリ情報採取システムの動作について、その一例を説明する。以下の説明においては、二重化構成の1系中央処理系300−1と2系中央処理系300−2とのうち、1系中央処理系300−1がマスタ系、2系中央処理系300−2がスレーブ系として同期運転している場合において、1系中央処理装置100−1の1系プログラムカウンタ101−1と2系中央処理装置100−2の2系プログラムカウンタ101−2とが、それぞれ、あらかじめ定めた1系所定カウンタ値102−1と2系所定カウンタ値102−2とに一致したカウンタ値になった場合(つまり第1の特別の割り込みが発生した場合)におけるメモリ情報の採取動作を例にとって説明する。
なお、かかるメモリ情報の採取動作は、プログラムカウンタ値(1系プログラムカウンタ101−1、2系プログラムカウンタ101−2)が、あらかじめ定めた所定カウンタ値(1系所定カウンタ値102−1、2系所定カウンタ値102−2)に一致した場合(つまり第1の特別の割り込みが発生した場合)のみならず、それぞれの中央処理装置(1系中央処理装置100−1、2系中央処理装置100−2)内のメモリアドレスレジスタに設定されたメモリアドレス(1系メモリアドレス103−1、2系メモリアドレス103−2)が、あらかじめ定めた所定メモリアドレス(1系所定メモリアドレス104−1、2系所定メモリアドレス104−2)に一致した場合(つまり第2の特別の割り込みが発生した場合)におけるメモリ情報の採取動作についても、全く同様の動作を行う。また、1系中央処理系300−1がマスタ系、2系中央処理系300−2がスレーブ系の運転モードではなく、逆に、1系中央処理系300−1がスレーブ系、2系中央処理系300−2がマスタ系の運転モードの場合には、1系と2系とを読み替えるだけであり、全く同様の動作を行う。
まず、1系中央処理系300−1がマスタ系、2系中央処理系300−2がスレーブ系として同期運転している場合において、1系中央処理装置100−1の1系プログラムカウンタ101−1と2系中央処理装置100−2の2系プログラムカウンタ101−2とが、それぞれ、あらかじめ設定した1系所定カウンタ値102−1と2系所定カウンタ値102−2とに一致したカウンタ値になると、1系中央処理装置100−1、2系中央処理装置100−2は、それぞれ、第1の特別の割り込みが発生し、1系外部インタフェース装置150−1、2系外部インタフェース装置150−2を介して、二重化監視装置400に対して、第1の特別の割り込みが発生した旨を第1の特別の割り込み通知として通知する。
該第1の特別の割り込み通知を1系外部インタフェース装置150−1、2系外部インタフェース装置150−2それぞれを介して受け取った二重化監視装置400は、二重化構成の中央処理系のうち、スレーブ系の2系中央処理系300−2の切り離し・停止処理を実施して、2系メモリ200−2の書き替え動作を停止させて、記憶しているメモリ情報をフリーズさせる一方、マスタ系の1系中央処理系300−1のみからなる一重化構成によりシステムとしての動作を継続させる。
さらに、二重化監視装置400は、切り離し・停止処理を実施したスレーブ系の2系中央処理系300−2の2系メモリ200−2にフリーズ状態で記憶されているメモリ情報を、2系外部メモリバス210−2を介して読み取って、あらかじめ任意に設定されている所定の退避領域に保存する。さらには、場合によっては、二重化監視装置400は、スレーブ系の2系中央処理系300−2の2系メモリ200−2から読み取ったメモリ情報を、1系外部メモリバス210−1を介して、マスタ系の1系中央処理系300−2の1系メモリ200−1内にあらかじめ任意に設定されている所定の退避領域に格納するようにしても良い。
二重化監視装置400が、スレーブ系の2系中央処理系300−2の2系メモリ200−2に記憶されているメモリ情報の退避処理を終了した後においては、ユーザは、当該二重化監視装置400の退避領域またはマスタ系の1系中央処理系300−2の1系メモリ200−1の退避領域に格納されている退避情報を読み出すことによって、プログラムカウンタ値(1系プログラムカウンタ101−1、2系プログラムカウンタ101−2)があらかじめ設定した所定カウンタ値(1系所定カウンタ値102−1、2系所定カウンタ値102−2)になり、第1の特別の割り込みが発生した時点におけるメモリ情報を取得することができる。而して、第1の特別の割り込みが発生した時点におけるシステムの詳細な動作状態を把握することが可能になり、第1の特別の割り込みの発生要因を解析することができる。
しかる後、二重化監視装置400に対して、二重化構成の同期運転への復旧指示を行うと、二重化監視装置400は、停止状態にあったスレーブ系の2系中央処理系300−2を起動して、マスタ系の1系中央処理系300−1との同期化処理を実施するとともに、マスタ系の1系中央処理系300−1の1系メモリ200−1に記憶されているメモリ情報を2系中央処理系300−1の2系メモリ200−2にコピーするコピー処理を行う。
かかるコピー処理においては、二重化監視装置400は、マスタ系の1系中央処理系300−1の1系メモリ200−1に記憶されているメモリ情報を1系外部メモリバス210−1を介して読み取り、しかる後、直ちに、1系外部メモリバス210−1および2系外部メモリバス210−2を介して、1系中央処理系300−1の1系メモリ200−1および2系中央処理系300−1の2系メモリ200−2の同一アドレスに同時に書き込む動作を行う。
二重化監視装置400は、スレーブ系の2系中央処理系300−2の2系メモリ200−2に対するコピー処理が完了すると、マスタ系の1系中央処理系300−1、スレーブ系の2系中央処理系300−2とを完全な二重化構成の同期運転状態に復旧させる。
以上の説明においては、第1の特別の割り込みが発生した際に、スレーブ系の2系中央処理系300−2を切り離し・停止させ、停止した2系中央処理系300−2の2系メモリ200−2にフリーズ状態で記憶されているメモリ情報を退避させる場合について説明したが、本発明は、かかる場合に限るものではない。例えば、第1の特別の割り込みが発生した際には、スレーブ系の2系中央処理系300−2ではなく、マスタ系の1系中央処理系300−1を切り離し・停止させるとともに、スレーブ系の2系中央処理系300−2をマスタ系に切り替えて、そのまま、システムとしての動作を継続させ、今までマスタ系であって停止した1系中央処理系300−1の1系メモリ200−1にフリーズ状態で記憶されているメモリ情報を退避させるようにしても良い。
また、第1の特別の割り込みが発生した際に、1系中央処理系300−1、2系中央処理系300−2のいずれかの中央処理系例えば1系中央処理系300−1のみが動作する一重化構成のシングル運転の状態にあった場合には、動作中の中央処理系例えば1系中央処理系300−1の動作を一時停止させて、動作中の中央処理系のメモリ例えば1系中央処理系300−1の1系メモリ200−1のメモリ情報を、外部メモリバス例えば1系外部メモリバス210−1を介して、二重化監視装置400に読み取る動作を実施し、読み取り動作が完了した時点で、一時停止させていた中央処理系例えば1系中央処理系300−1の動作を再開させるようにしても良い。
以上のような第1の特別の割り込み発生時点におけるメモリ情報の採取動作については、前述したように、メモリアドレスレジスタに設定されたメモリアドレス(1系メモリアドレス103−1、2系メモリアドレス103−2)が、あらかじめ定めた所定メモリアドレス(1系所定メモリアドレス104−1、2系所定メモリアドレス104−2)に一致した場合(つまり第2の特別の割り込みが発生した場合)におけるメモリ情報の採取動作においても全く同様である。つまり、かくのごとく、所定メモリアドレス(1系所定メモリアドレス104−1、2系所定メモリアドレス104−2)に一致した場合(つまり第2の特別の割り込みが発生した場合)においては、二重化監視装置400に対して、前述した実施形態の第1の特別の割り込み通知を送信する代わりに、第2の特別の割り込み通知を送信する動作を行う点が異なるのみであり、二重化監視装置400によるメモリ情報の採取動作そのものについては、前述した通りである。
(本実施形態の効果の説明)
以上に詳細に説明したように、本実施形態においては、次のような効果が得られる。
以上に詳細に説明したように、本実施形態においては、次のような効果が得られる。
すなわち、システムとして二重化同期運転を行っている2つの中央処理系(1系中央処理系300−1、2系中央処理系300−2)の動作状態を監視する二重化監視装置400を備え、2つの中央処理系において、プログラムカウンタ(1系プログラムカウンタ101−1、2系プログラムカウンタ101−2)のカウンタ値が特定の所定カウンタ値(1系所定カウンタ値102−1、2系カウンタ値102−2)になった旨を示す第1の特別の割り込みの通知、または、メモリアドレスレジスタのメモリアドレス(1系メモリアドレス103−1、2系メモリアドレス103−2)が特定の所定メモリアドレス(1系所定メモリアドレス104−1、2系所定メモリアドレス104−2)になった旨を示す第2の特別の割り込みの通知があった場合に、いずれか一方の中央処理系を切り離し・停止させ、停止させた中央処理系のメモリ(1系メモリ200−1、2系メモリ200−2)にフリーズ状態で記憶されているメモリ情報を、外部メモリバス(1系外部メモリバス210−1、2系外部メモリバス210−2)を介して、読み取ることを可能としている。
而して、特定の所定カウンタ値や特定の所定メモリアドレスを任意の値に適宜設定することによって、障害発生時のみならず任意の時点における任意のメモリ情報を、システムの動作を停止させることなく、確実に採取することが可能である。
以上に、本発明に係る実施形態について、詳細に説明したことからも明らかなように、前述の実施形態の一部または全部は、以下の各付記のようにも記載することができるが、本発明はかかる場合に限るものではないことは言うまでもない。
(付記1)同期運転を行う2つの中央処理系から構成され、かつ、2つの前記中央処理系の動作状態を監視する二重化監視装置を備えた二重化構成システムにおいて2つの前記中央処理系内のメモリに格納されたメモリ情報を前記二重化監視装置により採取するメモリ情報採取システムであって、2つの前記中央処理系それぞれは、それぞれを構成する中央処理装置のプログラムカウンタがあらかじめ設定した所定カウンタ値に一致した際に、第1の特別の割り込みを発生させる割り込み機構と該第1の特別の割り込みが発生した旨を第1の特別の割り込み通知として前記二重化監視装置に通知する外部インタフェース装置とを備え、さらに、それぞれを構成するメモリに対する前記二重化監視装置からのメモリアクセスと、該メモリアクセスにて指定された前記メモリのメモリ情報を要求元の前記二重化監視装置に転送する外部メモリバスを備えているメモリ情報採取システム。
(付記2)2つの前記中央処理系それぞれは、それぞれを構成する前記中央処理装置のメモリアドレスレジスタに設定されたメモリアドレスがあらかじめ設定した所定メモリアドレスに一致した際に、第2の特別の割り込みを発生させる割り込み機構を備え、該第2の特別の割り込みが発生した旨を第2の特別の割り込み通知として前記外部インタフェース装置を介して前記二重化監視装置に通知する付記1に記載のメモリ情報採取システム。
(付記3)2つの前記中央処理系それぞれは、前記二重化監視装置から切り離し・停止指示を前記外部インタフェース装置を介して受け取った際に、それぞれを構成する前記中央処理装置の動作を停止し、当該中央処理系内のメモリのメモリ情報をフリーズさせる付記1または付記2に記載のメモリ情報採取システム。
(付記4)前記二重化監視装置は、前記第1または第2の特別の割り込み通知を受け取った際に、二重化同期運転している2つの前記中央処理系のうち、マスタ側の中央処理系はそのまま動作を継続させ、スレーブ側の中央処理系に対して前記切り離し・停止指示を送信し、しかる後、前記外部メモリバスを介して該スレーブ側の中央処理系内のメモリに格納されているメモリ情報を転送させるメモリアクセスを行う付記3に記載のメモリ情報採取システム。
(付記5)前記所定カウンタ値または前記所定メモリアドレスを、ユーザが任意に設定することができる付記1ないし付記4のいずれかに記載のメモリ情報採取システム。
(付記6)同期運転を行う2つの中央処理系から構成され、かつ、2つの前記中央処理系の動作状態を監視する二重化監視装置を備えた二重化構成システムにおいて2つの前記中央処理系内のメモリに格納されたメモリ情報を前記二重化監視装置により採取するメモリ情報採取方法であって、2つの前記中央処理系それぞれを構成する中央処理装置のプログラムカウンタがあらかじめ設定した所定カウンタ値に一致した際に、第1の特別の割り込みを発生させるとともに、該第1の特別の割り込みが発生した旨を第1の特別の割り込み通知として外部インタフェース装置を介して前記二重化監視装置に通知し、さらに、前記二重化監視装置から外部メモリバスを介して2つの前記中央処理系内のメモリに対するメモリアクセスがあった際に、該メモリアクセスにて指定された前記メモリのメモリ情報を、前記外部メモリバスを介して要求元の前記二重化監視装置に転送するメモリ情報採取方法。
(付記7)2つの前記中央処理系それぞれを構成する前記中央処理装置のメモリアドレスレジスタに設定されたメモリアドレスがあらかじめ設定した所定メモリアドレスに一致した際に、第2の特別の割り込みを発生させるとともに、該第2の特別の割り込みが発生した旨を第2の特別の割り込み通知として前記外部インタフェース装置を介して前記二重化監視装置に通知する付記6に記載のメモリ情報採取方法。
(付記8)2つの前記中央処理系それぞれは、前記二重化監視装置から切り離し・停止指示を前記外部インタフェース装置を介して受け取った際に、それぞれを構成する前記中央処理装置の動作を停止し、当該中央処理系内のメモリのメモリ情報をフリーズさせる付記6または付記7に記載のメモリ情報採取方法。
(付記9)前記二重化監視装置は、前記第1または第2の特別の割り込み通知を受け取った際に、二重化同期運転している2つの前記中央処理系のうち、マスタ側の中央処理系はそのまま動作を継続させ、スレーブ側の中央処理系に対して前記切り離し・停止指示を送信し、しかる後、前記外部メモリバスを介して該スレーブ側の中央処理系内のメモリに格納されているメモリ情報を転送させるメモリアクセスを行う付記8に記載のメモリ情報採取方法。
(付記10)前記所定カウンタ値または前記所定メモリアドレスを、ユーザが任意に設定することができる付記6ないし付記9のいずれかに記載のメモリ情報採取方法。
(付記11)同期運転を行う2つの中央処理系から構成され、かつ、2つの前記中央処理系の動作状態を監視する二重化監視装置を備えた二重化構成システムにおいてコンピュータによって実行可能なプログラムとして2つの前記中央処理系内のメモリに格納されたメモリ情報を採取する前記二重化監視装置におけるメモリ情報採取プログラムであって、2つの前記中央処理系それぞれを構成する中央処理装置のプログラムカウンタがあらかじめ設定した所定カウンタ値に一致したことを示す第1の特別の割り込みが発生した旨を第1の特別の割り込み通知として外部インタフェース装置を介して2つの前記中央処理系それぞれから前記二重化監視装置に通知されてきた場合、外部メモリバスを介して2つのうちいずれか一方の前記中央処理系内のメモリに対するメモリアクセスを行い、該メモリアクセスにて指定した前記メモリのメモリ情報を、前記外部メモリバスを介して読み取るメモリ情報採取プログラム。
(付記12)2つの前記中央処理系それぞれを構成する前記中央処理装置のメモリアドレスレジスタに設定されたメモリアドレスがあらかじめ設定した所定メモリアドレスに一致したことを示す第2の特別の割り込みが発生した旨を第2の特別の割り込み通知として前記外部インタフェース装置を介して2つの前記中央処理系それぞれから前記二重化監視装置に通知されてきた場合、前記外部メモリバスを介して2つのうちいずれか一方の前記中央処理系内のメモリに対するメモリアクセスを行い、該メモリアクセスにて指定した前記メモリのメモリ情報を、前記外部メモリバスを介して読み取る付記11に記載のメモリ情報採取プログラム。
(付記13)前記第1または第2の特別の割り込み通知を受け取った際に、二重化同期運転している2つの前記中央処理系のうち、マスタ側の中央処理系はそのまま動作を継続させ、スレーブ側の中央処理系に対して切り離し・停止指示を送信して、該スレーブ側の中央処理系を構成する中央処理装置の動作を停止させた後、前記外部メモリバスを介して該スレーブ側の中央処理系内のメモリに格納されているメモリ情報を読み取るためのメモリアクセスを行う付記11または12に記載のメモリ情報採取プログラム。
(付記14)付記11ないし付記13のいずれかに記載のメモリ情報採取プログラムを、コンピュータによって読み取り可能な記録媒体に記録しているプログラム記録媒体。
以上、本発明の好適実施例の構成を説明した。しかし、斯かる実施例は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であることが、当業者には容易に理解できよう。
100 中央処理装置
100−1 1系中央処理装置
100−2 2系中央処理装置
101 プログラムカウンタ
101−1 1系プログラムカウンタ
101−2 2系プログラムカウンタ
102 所定カウンタ値
102−1 1系所定カウンタ値
102−2 2系所定カウンタ値
103 メモリアドレス
103−1 1系メモリアドレス
103−2 2系メモリアドレス
104 所定メモリアドレス
104−1 1系所定メモリアドレス
104−2 2系所定メモリアドレス
150 外部インタフェース装置
150−1 1系外部インタフェース装置
150−2 2系外部インタフェース装置
200 メモリ
200−1 1系メモリ
200−2 2系メモリ
210−1 1系外部メモリバス
210−2 2系外部メモリバス
300 中央処理系
300−1 1系中央処理系
300−2 2系中央処理系
400 二重化監視装置
100−1 1系中央処理装置
100−2 2系中央処理装置
101 プログラムカウンタ
101−1 1系プログラムカウンタ
101−2 2系プログラムカウンタ
102 所定カウンタ値
102−1 1系所定カウンタ値
102−2 2系所定カウンタ値
103 メモリアドレス
103−1 1系メモリアドレス
103−2 2系メモリアドレス
104 所定メモリアドレス
104−1 1系所定メモリアドレス
104−2 2系所定メモリアドレス
150 外部インタフェース装置
150−1 1系外部インタフェース装置
150−2 2系外部インタフェース装置
200 メモリ
200−1 1系メモリ
200−2 2系メモリ
210−1 1系外部メモリバス
210−2 2系外部メモリバス
300 中央処理系
300−1 1系中央処理系
300−2 2系中央処理系
400 二重化監視装置
Claims (10)
- 同期運転を行う2つの中央処理系から構成され、かつ、2つの前記中央処理系の動作状態を監視する二重化監視装置を備えた二重化構成システムにおいて2つの前記中央処理系内のメモリに格納されたメモリ情報を前記二重化監視装置により採取するメモリ情報採取システムであって、2つの前記中央処理系それぞれは、それぞれを構成する中央処理装置のプログラムカウンタがあらかじめ設定した所定カウンタ値に一致した際に、第1の特別の割り込みを発生させる割り込み機構と該第1の特別の割り込みが発生した旨を第1の特別の割り込み通知として前記二重化監視装置に通知する外部インタフェース装置とを備え、さらに、それぞれを構成するメモリに対する前記二重化監視装置からのメモリアクセスと、該メモリアクセスにて指定された前記メモリのメモリ情報を要求元の前記二重化監視装置に転送する外部メモリバスを備えていることを特徴とするメモリ情報採取システム。
- 2つの前記中央処理系それぞれは、それぞれを構成する前記中央処理装置のメモリアドレスレジスタに設定されたメモリアドレスがあらかじめ設定した所定メモリアドレスに一致した際に、第2の特別の割り込みを発生させる割り込み機構を備え、該第2の特別の割り込みが発生した旨を第2の特別の割り込み通知として前記外部インタフェース装置を介して前記二重化監視装置に通知することを特徴とする請求項1に記載のメモリ情報採取システム。
- 2つの前記中央処理系それぞれは、前記二重化監視装置から切り離し・停止指示を前記外部インタフェース装置を介して受け取った際に、それぞれを構成する前記中央処理装置の動作を停止し、当該中央処理系内のメモリのメモリ情報をフリーズさせることを特徴とする請求項1または2に記載のメモリ情報採取システム。
- 前記二重化監視装置は、前記第1または第2の特別の割り込み通知を受け取った際に、二重化同期運転している2つの前記中央処理系のうち、マスタ側の中央処理系はそのまま動作を継続させ、スレーブ側の中央処理系に対して前記切り離し・停止指示を送信し、しかる後、前記外部メモリバスを介して該スレーブ側の中央処理系内のメモリに格納されているメモリ情報を転送させるメモリアクセスを行うことを特徴とする請求項3に記載のメモリ情報採取システム。
- 前記所定カウンタ値または前記所定メモリアドレスを、ユーザが任意に設定することができることを特徴とする請求項1ないし4のいずれかに記載のメモリ情報採取システム。
- 同期運転を行う2つの中央処理系から構成され、かつ、2つの前記中央処理系の動作状態を監視する二重化監視装置を備えた二重化構成システムにおいて2つの前記中央処理系内のメモリに格納されたメモリ情報を前記二重化監視装置により採取するメモリ情報採取方法であって、2つの前記中央処理系それぞれを構成する中央処理装置のプログラムカウンタがあらかじめ設定した所定カウンタ値に一致した際に、第1の特別の割り込みを発生させるとともに、該第1の特別の割り込みが発生した旨を第1の特別の割り込み通知として外部インタフェース装置を介して前記二重化監視装置に通知し、さらに、前記二重化監視装置から外部メモリバスを介して2つの前記中央処理系内のメモリに対するメモリアクセスがあった際に、該メモリアクセスにて指定された前記メモリのメモリ情報を、前記外部メモリバスを介して要求元の前記二重化監視装置に転送することを特徴とするメモリ情報採取方法。
- 2つの前記中央処理系それぞれを構成する前記中央処理装置のメモリアドレスレジスタに設定されたメモリアドレスがあらかじめ設定した所定メモリアドレスに一致した際に、第2の特別の割り込みを発生させるとともに、該第2の特別の割り込みが発生した旨を第2の特別の割り込み通知として前記外部インタフェース装置を介して前記二重化監視装置に通知することを特徴とする請求項6に記載のメモリ情報採取方法。
- 2つの前記中央処理系それぞれは、前記二重化監視装置から切り離し・停止指示を前記外部インタフェース装置を介して受け取った際に、それぞれを構成する前記中央処理装置の動作を停止し、当該中央処理系内のメモリのメモリ情報をフリーズさせることを特徴とする請求項6または7に記載のメモリ情報採取方法。
- 前記二重化監視装置は、前記第1または第2の特別の割り込み通知を受け取った際に、二重化同期運転している2つの前記中央処理系のうち、マスタ側の中央処理系はそのまま動作を継続させ、スレーブ側の中央処理系に対して前記切り離し・停止指示を送信し、しかる後、前記外部メモリバスを介して該スレーブ側の中央処理系内のメモリに格納されているメモリ情報を転送させるメモリアクセスを行うことを特徴とする請求項8に記載のメモリ情報採取方法。
- 同期運転を行う2つの中央処理系から構成され、かつ、2つの前記中央処理系の動作状態を監視する二重化監視装置を備えた二重化構成システムにおいてコンピュータによって実行可能なプログラムとして2つの前記中央処理系内のメモリに格納されたメモリ情報を採取する前記二重化監視装置におけるメモリ情報採取プログラムであって、2つの前記中央処理系それぞれを構成する中央処理装置のプログラムカウンタがあらかじめ設定した所定カウンタ値に一致したことを示す第1の特別の割り込みが発生した旨を第1の特別の割り込み通知として外部インタフェース装置を介して2つの前記中央処理系それぞれから前記二重化監視装置に通知されてきた場合、外部メモリバスを介して2つのうちいずれか一方の前記中央処理系内のメモリに対するメモリアクセスを行い、該メモリアクセスにて指定した前記メモリのメモリ情報を、前記外部メモリバスを介して読み取ることを特徴とするメモリ情報採取プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010078249A JP2011210074A (ja) | 2010-03-30 | 2010-03-30 | メモリ情報採取システム、メモリ情報採取方法、メモリ情報採取プログラムおよびプログラム記憶媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010078249A JP2011210074A (ja) | 2010-03-30 | 2010-03-30 | メモリ情報採取システム、メモリ情報採取方法、メモリ情報採取プログラムおよびプログラム記憶媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011210074A true JP2011210074A (ja) | 2011-10-20 |
Family
ID=44941044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010078249A Pending JP2011210074A (ja) | 2010-03-30 | 2010-03-30 | メモリ情報採取システム、メモリ情報採取方法、メモリ情報採取プログラムおよびプログラム記憶媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011210074A (ja) |
-
2010
- 2010-03-30 JP JP2010078249A patent/JP2011210074A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7793060B2 (en) | System method and circuit for differential mirroring of data | |
JP5392594B2 (ja) | 仮想計算機冗長化システム、コンピュータシステム、仮想計算機冗長化方法、及びプログラム | |
EP2175371B1 (en) | Synchronization control apparatuses, information processing apparatuses, and synchronization management methods | |
JP5094460B2 (ja) | 計算機システム、データ一致化方法およびデータ一致化処理プログラム | |
JP4572250B2 (ja) | 計算機切り替え方法、計算機切り替えプログラム及び計算機システム | |
US20060143497A1 (en) | System, method and circuit for mirroring data | |
US20120191908A1 (en) | Storage writes in a mirrored virtual machine system | |
EP2518627B1 (en) | Partial fault processing method in computer system | |
US10929234B2 (en) | Application fault tolerance via battery-backed replication of volatile state | |
US20160179641A1 (en) | Storage apparatus and failure location identifying method | |
US9342418B2 (en) | Storage system, storage control device and data transfer method | |
KR100566340B1 (ko) | 정보 처리 장치 | |
JP5287974B2 (ja) | 演算処理システム、再同期方法、およびファームプログラム | |
JP2010160660A (ja) | ネットワークインタフェース、計算機システム、それらの動作方法、及びプログラム | |
JP2006285336A (ja) | 記憶装置及びストレージシステム並びにその制御方法 | |
JP2009098988A (ja) | フォルトトレラントコンピュータシステム | |
JP6134720B2 (ja) | 接続方法 | |
US11210034B2 (en) | Method and apparatus for performing high availability management of all flash array server | |
JP2011210074A (ja) | メモリ情報採取システム、メモリ情報採取方法、メモリ情報採取プログラムおよびプログラム記憶媒体 | |
JP2007334668A (ja) | メモリダンプ方法、クラスタシステム、それを構成するノードおよびプログラム | |
JP5509272B2 (ja) | 計算機システム、データ一致化方法およびデータ一致化処理プログラム | |
JP2014102724A (ja) | フォールトトレラントシステム | |
JP5335150B2 (ja) | 計算機装置及びプログラム | |
JP5251690B2 (ja) | 遠隔コピーシステムおよび遠隔コピー方法 | |
JP6540309B2 (ja) | 共有メモリシステム、演算処理装置、及び方法 |