JP2011206553A - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP2011206553A JP2011206553A JP2011120792A JP2011120792A JP2011206553A JP 2011206553 A JP2011206553 A JP 2011206553A JP 2011120792 A JP2011120792 A JP 2011120792A JP 2011120792 A JP2011120792 A JP 2011120792A JP 2011206553 A JP2011206553 A JP 2011206553A
- Authority
- JP
- Japan
- Prior art keywords
- power
- storage
- interrupt
- main routine
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Abstract
Description
本発明は、遊技機における電源断発生時のメモリバックアップ技術に関する。 The present invention relates to a memory backup technology when a power failure occurs in a gaming machine.
従来においては、停電等によりパチンコ機等の遊技機に電源断が発生した場合、電源復帰時に遊技機を電源断時の状態に戻す技術が存在した。このような技術では、遊技機で電源断が検出された時、ノンマスカブル割込み(NMI)を発生させて電源断時のメモリ内容をバックアップするといった方式が一般的であった。
しかしながら、NMIはマスク不可能な割込みであるため、電源断が検出された時点でどのような処理が実行されていたとしても強制的にNMIが発生してしまう。このため、遊技制御処理やサブルーチン等の複雑な処理が実行されている最中にNMIが発生した場合には、CPUのレジスタやプログラムカウンタ等の処理中の内容を他のメモリにバックアップ(退避、保存)し、また、電源復帰時にはバックアップしたデータを元に戻して中断された処理を再開するといった制御を行う必要があった。このため、バックアップのためにメモリを大量に消費するとともに、電源断発生時の処理や電源復帰時の処理を行うプログラムが複雑になるという問題点があった。
Conventionally, there has been a technology for returning a gaming machine to a power-off state when power is restored when a power failure occurs in a gaming machine such as a pachinko machine due to a power failure or the like. In such a technique, when a power-off is detected in a gaming machine, a method of generating a non-maskable interrupt (NMI) and backing up the memory contents at the time of power-off is common.
However, since NMI is an interrupt that cannot be masked, NMI is forcibly generated no matter what processing is being performed at the time when power-off is detected. For this reason, if an NMI occurs while a complex process such as a game control process or a subroutine is being executed, the contents being processed such as the CPU register and program counter are backed up (saved, In addition, it is necessary to perform control such as restoring the backed up data and restarting the interrupted processing when the power is restored. For this reason, there is a problem that a large amount of memory is consumed for backup, and a program for performing processing when power is cut off or processing when power is restored becomes complicated.
特許文献1には、ポーリングにより電源遮断信号を検出する技術が記載されている。しかしながら、特許文献1においては、電源遮断信号を検出すると遊技処理中であっても即座に割込みを発生させ退避処理を実行している。また、遊技制御処理及び賞球払出処理は周期的なタイマ割込みにより行われている。このため、特許文献1ではポーリングを用いているものの、NMI方式と同様、電源断発生時にバックアップのためのメモリを大量に消費するということには変わりがない。 Patent Document 1 describes a technique for detecting a power cutoff signal by polling. However, in Patent Document 1, when a power cut-off signal is detected, an interruption is immediately generated and a save process is executed even during game processing. The game control process and the prize ball payout process are performed by periodic timer interruption. For this reason, although polling is used in Patent Document 1, as in the NMI method, there is no change in consuming a large amount of memory for backup when a power interruption occurs.
特許文献2には、遊技処理を実行するメインルーチンの最終段階で電断信号を検出した場合に、遊技処理中のデータをメモリにバックアップする技術が記載されている。特許文献2では、メインルーチンの最終段階で電源断信号の検出を行っているためメモリの消費量を削減することは可能である。しかしながら、特許文献2では、メインルーチンにおいて、入力処理、エラー処理、図柄制御処理、賞球制御処理、外部情報処理等の様々な遊技全般に関する処理を行っているため、電源断発生から電源断検出までに長時間を要する。また、メインルーチンの処理に長時間を要した場合、短い周期で発生するスイッチ入力信号を検出できない場合があり、正確な遊技制御を行うことができない。
さらに、特許文献1、2とも、電源断検出処理(電源断発生の判定処理、及び、電源断が発生した時のバックアップ等の電源断時処理)中に何らかの割込み処理が実行される可能性がある。電源断検出処理中に割込み処理が実行された場合には、電断発生の判定処理や電源断時処理が複雑となってしまい、電源断検出処理を正確に行うことができない。また、電源復帰時の処理が複雑になってしまう。
本発明は、上記問題点に鑑みてなされたものであり、電源断検出処理及び電源復帰時の処理が複雑になることを防止できる遊技機を提供することを目的とする。
Furthermore, in both
The present invention has been made in view of the above problems, and an object of the present invention is to provide a gaming machine that can prevent the power-off detection process and the process at the time of power recovery from becoming complicated.
上記課題を解決するために、請求項1に記載の発明は、電源の供給を受けて動作する遊技機において、電源投入時に起動されるメインルーチンと、該メインルーチンの実行中に発生するタイマ割込みにより起動される割込みルーチンと、の実行を制御する実行制御手段と、前記メインルーチンで実行される処理に係るデータを記憶する記憶手段と、を備え、前記実行制御手段は、前記メインルーチンにおいて、前記タイマ割込みの発生を禁止した後に、電源断が発生したか否かを判定する処理である判定処理と、該判定処理で電源断が発生したと判定された場合に前記記憶手段の記憶内容に異常がないか確認するための情報である確認情報を前記記憶手段に保持させる電源断時処理と、を含む電源断検出処理を実行する実行手段と、前記メインルーチンにおいて、前記電源投入がされた後で且つ前記タイマ割り込みが行われる前に、前記記憶手段に保持されている前記確認情報に基づいて前記記憶手段の記憶内容に異常がないか否かを判定する異常判定手段と、前記メインルーチンにおいて、前記異常判定手段で前記記憶手段の記憶内容に異常がないと判定された場合には、前記記憶手段の記憶内容に基づいて遊技機を電源断時の状態に戻し、前記異常判定手段で前記記憶手段の記憶内容に異常があると判定された場合には、前記記憶手段の記憶内容を初期化させる遊技状態復帰手段と、前記メインルーチンにおいて、前記制御手段で前記記憶手段の記憶内容に基づいて電源断時の状態に戻された場合、または前記制御手段で前記記憶手段の記憶内容が初期化された場合には、前記タイマ割り込みの実行を許諾する割込許諾手段と、を備え、前記記憶手段は、電源の供給が途絶えても記憶内容を保持することを特徴とする遊技機を提供する。 In order to solve the above-mentioned problems, the invention according to claim 1 is a game machine that operates by receiving power supply, and a main routine that is activated when the power is turned on, and a timer interrupt that is generated during execution of the main routine. An interrupt routine started by the control unit, and an execution control unit that controls execution of the interrupt routine, and a storage unit that stores data relating to processing executed in the main routine, wherein the execution control unit includes: After prohibiting the generation of the timer interrupt, a determination process that is a process for determining whether or not a power interruption has occurred, and when the determination process determines that a power interruption has occurred, An execution means for executing a power-off detection process including: a power-off process that causes the storage means to store confirmation information that is information for confirming whether there is an abnormality; In a routine, after the power is turned on and before the timer interrupt is performed, it is determined whether or not there is an abnormality in the storage contents of the storage unit based on the confirmation information held in the storage unit And when the abnormality determination unit determines that there is no abnormality in the storage content of the storage unit in the main routine, the gaming machine is turned off based on the storage content of the storage unit. In the main routine, the game state return means for initializing the storage contents of the storage means when the abnormality determination means determines that the storage contents of the storage means are abnormal. When the power is turned off based on the storage content of the storage means by the means, or when the storage content of the storage means is initialized by the control means, Includes interrupt permitting unit to grant the execution of timer interrupt, wherein the storage means provides a game machine, characterized in that even if interrupted supply of power to retain the stored contents.
この発明によれば、遊技機は、タイマ割込みの発生を禁止した後に電源断検出処理を実行するため、電源断検出処理中にタイマ割込みが発生することがなくなり、電源断時処理が複雑になることを防止できる。また、遊技機は、電源復帰時の処理においても、レジスタ、割込み状態、及び、スタックポインタ等の内容を元に戻す必要もないし、復帰させたプログラムカウンタに従ってプログラム中断点から処理を再開する必要もなく、復帰処理が複雑になることを防止できる。
請求項2に記載の発明は、請求項1に記載の遊技機において、前記実行制御手段は、前記メインルーチンにおいて、前記割り込みルーチンが所定回数実行される毎に実行される処理であるメインルーチン内遊技制御処理を行い、前記メインルーチン内遊技制御処理が終了する毎に、前記タイマ割込みの発生を禁止した後、前記電源断検出処理を実行することを特徴とする。
According to the present invention, since the gaming machine executes the power interruption detection process after prohibiting the generation of the timer interruption, the timer interruption does not occur during the power interruption detection process, and the power interruption processing is complicated. Can be prevented. In addition, the gaming machine does not need to restore the contents of the register, interrupt state, stack pointer, etc. in the process when the power is restored, and does not need to resume the process from the program interruption point according to the restored program counter. Therefore, it is possible to prevent the return process from becoming complicated.
According to a second aspect of the present invention, in the gaming machine according to the first aspect, the execution control means is a process executed in the main routine each time the interrupt routine is executed a predetermined number of times. A game control process is performed, and each time the intra-main routine game control process ends, the generation of the timer interrupt is prohibited, and then the power-off detection process is executed.
この発明によれば、メインルーチン内遊技制御処理の実行中や割込みルーチンの実行中に電源断検出処理が実行されることがなくなるため、割込み状態やプログラムカウンタやレジスタの内容をバックアップしておく必要がなくなる。従って、メモリの消費量を抑えつつ、電源断検出処理を正確に行うことができる。
請求項3に記載の発明は、請求項1又は2に記載の遊技機において、前記タイマ割り込みは、所定の周期で発生し、前記実行制御手段は、前記割込みルーチンにおいて、電源の供給が途絶えた場合に発生する電源断検出信号を検出する処理を実行することを特徴とする。
この発明によれば、遊技機は、所定の周期で起動される割込みルーチンにおいて、ポーリングにより電源断検出信号の検出を行うことができるため、規則正しく電源断検出信号の検出を正確に行うことができる。
According to the present invention, the power interruption detection process is not executed during the execution of the game control process in the main routine or during the execution of the interrupt routine. Therefore, it is necessary to back up the interrupt state, the contents of the program counter and the register. Disappears. Accordingly, it is possible to accurately perform the power-off detection process while suppressing the memory consumption.
According to a third aspect of the present invention, in the gaming machine according to the first or second aspect, the timer interrupt is generated at a predetermined cycle, and the execution control means has stopped supplying power in the interrupt routine. A process of detecting a power-off detection signal that occurs in some cases is performed.
According to the present invention, the gaming machine can detect the power-off detection signal by polling in the interrupt routine activated at a predetermined cycle, and therefore can detect the power-off detection signal regularly and accurately. .
請求項4に記載の発明は、請求項1から3の何れか1項に記載の遊技機において、前記実行制御手段は、前記メインルーチンにおいて、前記電源投入がされた後で且つ前記異常判定手段で前記記憶手段の記憶内容に異常がないか否かの判定が行われる前に、前記記憶手段の記憶内容を初期化させるための操作が行われているか否かを判定する初期化操作判定手段と、前記メインルーチンにおいて、前記初期化操作判定手段で前記記憶手段の記憶内容を初期化させるための操作が行われていると判定された場合には、前記記憶手段の記憶内容を初期化させる初期化手段と、を備えたことを特徴とする。 According to a fourth aspect of the present invention, in the gaming machine according to any one of the first to third aspects, the execution control means is the abnormality determining means after the power is turned on in the main routine. An initialization operation determination unit that determines whether or not an operation for initializing the storage content of the storage unit is performed before determining whether or not the storage content of the storage unit is normal. In the main routine, if it is determined by the initialization operation determination means that an operation for initializing the storage contents of the storage means is being performed, the storage contents of the storage means are initialized. Initializing means.
本発明によれば、遊技機は、タイマ割込みの発生を禁止した後に電源断検出処理を実行するため、電源断検出処理中にタイマ割込みが発生することがなくなり、電源断検出処理を正確に行うことができる。また、割込みルーチンの実行中に電源断検出処理が実行されることがなくなるため、割込み状態やプログラムカウンタやレジスタの内容をバックアップしておく必要がなくなる。従って、メモリの消費量を抑えつつ、電源断検出処理を正確に行うことができる。 According to the present invention, since the gaming machine executes the power-off detection process after prohibiting the generation of the timer interrupt, the timer interrupt is not generated during the power-off detection process, and the power-off detection process is accurately performed. be able to. Further, since the power-off detection process is not executed during the execution of the interrupt routine, it is not necessary to back up the interrupt status, the contents of the program counter and the register. Accordingly, it is possible to accurately perform the power-off detection process while suppressing the memory consumption.
以下、図面を参照して本発明の実施の形態について説明する。まず、遊技機の一例であるパチンコ機の全体の構成について説明する。図1は、パチンコ機1の正面図であり、特に説明に必要な部分を模式的に示した図である。
図1に示すように、パチンコ機1は、額縁状に形成されたガラス扉枠2を有する。ガラス扉枠2の下部表面には打球供給皿3が設けられている。打球供給皿3の下部には、遊技球を発射するハンドル5が設けられている。ガラス扉枠2の後方には、遊技盤6が着脱可能に取り付けられている。また、遊技盤6の前面には遊技領域7が設けられている。
遊技領域7の中央付近には、複数種類の図柄を可変表示するための特別図柄表示装置9が設けられている。特別図柄表示装置9には、例えば、「左」、「中」、「右」の3つの図柄表示エリアがある。特別図柄表示装置9の上部には、始動入賞口14に入った入賞球数を表示する4個のランプを有する始動記憶表示器18が設けられている。この例では、始動記憶表示器18は、始動入賞がある毎に4個を上限として点灯しているランプを1つずつ増やす。そして、特別図柄表示装置9の可変表示が開始される毎に点灯しているランプを1つ減らす。
Embodiments of the present invention will be described below with reference to the drawings. First, the overall configuration of a pachinko machine that is an example of a gaming machine will be described. FIG. 1 is a front view of the pachinko machine 1, and is a diagram schematically showing a part particularly necessary for explanation.
As shown in FIG. 1, the pachinko machine 1 has a
A special symbol display device 9 for variably displaying a plurality of types of symbols is provided near the center of the
特別図柄表示装置9の下部には始動入賞口14が設けられている。始動入賞口14は特別図柄始動口開閉装置141によって開閉される。始動入賞口14の側部には、普通図柄作動ゲート11が設けられている。遊技領域7の下部には、7セグメントLEDで構成された普通図柄表示装置10が設けられている。その他、遊技領域7には、複数の一般入賞口19,24が設けられている。始動入賞口14の下部には大入賞口20が設けられている。大入賞口開閉装置201は、特定遊技状態(大当り状態)において開状態とされる。
A
遊技領域7の最下部には、入賞しなかった遊技球を吸収するアウト口26が設けられている。遊技領域7の左右周辺には、遊技中に点滅表示される遊技盤表示灯25が設けられ、また、遊技領域7の外側の上部には、効果音を発するスピーカ27が設けられている。また、遊技領域7の外部には本体表示灯28が設けられている。
発射装置から打ち出された遊技球は、打球レールを通って遊技領域7に入り、その後、遊技領域7を下りてくる。遊技球が普通図柄作動ゲート11を通ると、普通図柄表示装置10の表示数字が連続的に変化する状態になる。また、遊技球が始動入賞口14に入ると、図柄の変動を開始できる状態であれば、特別図柄表示装置9内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を1増やす。
At the bottom of the
The game ball launched from the launching device enters the
特別図柄表示装置9内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、大入賞口開閉装置201が、一定時間経過するまで、または、所定個数(例えば10個)の遊技球が入賞するまで開放する。そして、大入賞口開閉装置20の開放中に遊技球が特定入賞領域に入賞すると継続権が発生し、大入賞口開閉装置201の開放が再度行われる。継続権の発生は、所定回数(例えば15ラウンド)許容される。
停止時の特別図柄表示装置9内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。さらに、高確率状態では、普通図柄表示装置10における停止図柄が当り図柄になる確率が高められる。
The rotation of the image in the special symbol display device 9 stops when a certain time has elapsed. If the combination of images at the time of the stop is a combination of jackpot symbols, the game shifts to a jackpot gaming state. That is, the special winning opening /
When the combination of images in the special symbol display device 9 at the time of stoppage is a combination of jackpot symbols with probability fluctuations, the probability of the next jackpot increases. That is, it becomes a more advantageous state for the player in a high probability state. Further, in the high probability state, the probability that the stopped symbol in the normal
次に、図2を参照して、パチンコ機1の電気的構成について説明する。
電源部40は、図示せぬ外部電源から24ボルトの交流電源の供給を受け、当該交流電源をパチンコ機1で使用する複数の定電圧の直流電源や粗整流の直流電源に変換する。そして、電源部40は、変換後の各種直流電源を主制御部31、払出制御部37、演出制御部32、及び、図柄制御部80に供給する。
また、電源部40には、電源回路やコンデンサ等のバックアップ電源41が搭載されている。電源部40は、外部電源からの電源の供給を監視し、電源の供給が途絶えた場合に、電源断検出信号を主制御部31及び払出制御部37に送信するとともに、バックアップ電源41を供給する。また、RAMクリアSW(ラムクリアスイッチ)42からの操作信号を受けて、ラムクリア信号を主制御部31及び払出制御部37に送信する。
Next, the electrical configuration of the pachinko machine 1 will be described with reference to FIG.
The
The
また、パチンコ機1には遊技球を検出するための各種スイッチが設けられている。
特別図柄始動SW(スイッチ)17は、遊技球が始動入賞口14に入賞するのを検出した場合に、検出信号を主制御部31に送信する。普通図柄始動SW(スイッチ)15は、遊技球が普通図柄作動ゲート11を通過するのを検出した場合に、検出信号を主制御部31に送信する。カウントSW(スイッチ)23は、遊技球が大入賞口20に入賞するのを検出した場合に、検出信号を主制御部31に送信する。一般SW(スイッチ)16は、遊技球が一般入賞口19,24に入賞するのを検出した場合に、検出信号を主制御部31に送信する。
払出計数SW(スイッチ)47は、賞球が払出装置97により払い出されるのを検出した場合に、検出信号を払出制御部37に送信する。払出通路玉切SW(スイッチ)187は、球貯留タンクから払出装置97間における払出通路内の遊技球の有無を検出し、遊技球がないことを検出した場合に検出信号を払出制御部37に送信する。皿満タンSW(スイッチ)48は、打球供給皿3に貯留されている遊技球が満タンになったことを検出した場合に、検出信号を払出制御部37に送信する。
The pachinko machine 1 is provided with various switches for detecting a game ball.
The special symbol start SW (switch) 17 transmits a detection signal to the
The payout count SW (switch) 47 transmits a detection signal to the
ハンドル5は、操作信号を発射制御部91に送信する。ラムクリアスイッチ42は、主制御部31及び払出制御部37に保存されている過去の遊技情報をクリアするためのスイッチであり、押しボタンタイプのスイッチで構成されている。
主制御部31は、パチンコ機1の裏側に設けられた図示せぬ主制御基板で構成される。主制御基板にはマイクロコンピュータが搭載されている。主制御部31は、各スイッチ17,15,23,16から入力される信号を解析し、解析結果に基づいて、制御コマンドを大入賞口開閉装置201、特別図柄始動口開閉装置141、及び、演出制御部32に送信する。また、主制御部31は、各種遊技状態を示す信号をホールコンピュータとの接続端子34に送信する。
The
The
図3には、主制御部31に搭載されているマイクロコンピュータの構成を示す。同図に示すように、マイクロコンピュータは、遊技制御用プログラムや各種パラメータが記憶されているROM54、ワークメモリとして使用されるRAM55、遊技制御用プログラムに従って処理を実行するCPU56、及び、I/Oポート57で構成されている。I/Oポート57は、各スイッチ17,15、23、16、演出制御部32、払出制御部37等の外部装置に接続され、信号の入出力を制御する。
図4には、CPU56の構成を示す。CPU56は、汎用レジスタ、フラグレジスタ、インデックスレジスタ、スタックポインタ、割込みレジスタ、リフレッシュレジスタ、プログラムカウンタ、命令レジスタ、命令レコーダ、演算装置、制御装置等を備えている。各レジスタは、演算結果、次に読み込む命令のアドレス、実行状態等を保持する。
FIG. 3 shows a configuration of a microcomputer mounted on the
FIG. 4 shows the configuration of the
図5には、RAM55の構成例を示す。同図に示すように、RAM55には、遊技関連制御用変数使用領域55aとスタック領域55bとが設けられている。パチンコ機1に使用されるRAM55の記憶容量は、一般的には256バイト又は512バイトである。
遊技関連制御用変数使用領域55aには、パチンコ機1に電源断が発生したか否かを示す電源断発生情報が記憶される「電源断発生情報フラグ」領域と、電源復帰後のRAM55に異常がないかを確認するためのチェックサムが記憶される「チェックサムバッファ」領域と、各種スイッチから入力された信号の状態が記憶される「入力状態フラグn(n=1、2、・・・)」領域と、割込みルーチンを実行した回数が記憶される「割込み回数カウンタ」領域と、割込みルーチンで検出される電源断検出信号が連続してオンであった(つまり、電源断の状態が検出された)回数(電源断検出回数)が記憶される「電源断信号オンカウンタ」と、確率変動時間短縮機能を実現するために用いられる「回数切りカウンタ」と、が設けられている。
FIG. 5 shows a configuration example of the
In the game-related control variable use area 55a, there is a “power-off occurrence information flag” area in which power-off occurrence information indicating whether or not a power-off has occurred in the pachinko machine 1, and an abnormality in the
スタック領域55bは、CPU56のワーキングエリアとして用いられ、割込み発生時や、サブルーチンや関数を呼び出す際に、処理中のデータや戻りアドレスなどを一時的に退避する。
CPU56がROM54に記憶されている遊技制御用プログラムに従って処理を実行することにより、主制御部31は実行制御手段及び電源断検出手段として機能する。
実行制御手段は、電源投入時に起動されるメインルーチンと、当該メインルーチンの実行中に所定の周期(本実施の形態では2ms)で発生するタイマ割込みにより起動される割込みルーチンと、の実行を制御する手段である。
The
When the
The execution control means controls the execution of a main routine that is started when the power is turned on and an interrupt routine that is started by a timer interrupt that occurs at a predetermined cycle (2 ms in the present embodiment) during execution of the main routine. It is means to do.
メインルーチンにおいては、処理時間の変動が大きい、または、比較的処理時間が長い処理や、2msという短い周期で実行する必要のない遊技制御処理(以下「メインルーチン内遊技制御処理」という)が実行される。また、割込みルーチンにおいては、比較的短い周期で正確に行う必要のある処理が実行される。具体的には、スイッチの入力処理、当りに関連する乱数の更新処理等の遊技制御処理(以下「割込みルーチン内遊技制御処理」という)、及び、電源断検出回数を計数する処理が行われる。これらのメインルーチン内遊技制御処理、及び、割込みルーチン内遊技制御処理の実行中に電源断が発生した場合には、CPU56のレジスタにおける処理途中のデータがバックアップ対象のデータとなる。
In the main routine, processing that has a large variation in processing time, or processing that has a relatively long processing time, or game control processing that does not need to be executed in a short cycle of 2 ms (hereinafter referred to as “game control processing in the main routine”) is executed. Is done. In the interrupt routine, processing that needs to be accurately performed in a relatively short cycle is executed. Specifically, a game control process (hereinafter referred to as “game control process in interrupt routine”) such as a switch input process, a random number update process related to winning, and a process of counting the number of times of power-off detection are performed. When a power interruption occurs during the execution of the game control process in the main routine and the game control process in the interrupt routine, the data being processed in the register of the
電源断検出手段は、電源断検出処理(電源断発生の判定処理、及び、データのバックアップ等の電源断発生時に実行すべき電源断時処理)を実行する手段である。この電源断検出処理は、メインルーチンにおいて実行される。電源断発生の判定処理においては、割込みルーチンでポーリングによる電源断検出信号に基づいて計数された電源断検出回数が2回以上である場合に電源断が発生したと判定される。実行制御手段は、メインルーチンの一周期におけるメインルーチン内遊技制御処理の終了後、タイマ割込みの発生を禁止した後に当該電源断検出手段により電源断処理を実行する。
また、パチンコ機1は、サブ基板として、演出制御部32、表示灯制御部35、音声制御部70、図柄制御部80、払出制御部37、及び、発射制御部91を備えている。
The power-off detection means is means for executing power-off detection processing (power-off occurrence determination processing and power-off processing to be executed when power-off occurs, such as data backup). This power-off detection process is executed in the main routine. In the process for determining the occurrence of power interruption, it is determined that a power interruption has occurred when the number of power interruption detections counted based on the power interruption detection signal by polling in the interrupt routine is two or more. The execution control means executes the power-off process by the power-off detection means after prohibiting the generation of the timer interrupt after the end of the game control process in the main routine in one cycle of the main routine.
In addition, the pachinko machine 1 includes an
演出制御部32は、主制御部31からの制御コマンドを受けて、表示灯制御部35、音声制御部70、及び、図柄制御部80を制御する。表示灯制御部35は、遊技盤6に設けられている始動記憶表示器18及び遊技盤表示灯25の表示制御を行うとともに、枠側に設けられている本体表示灯28の表示制御を行う。音声制御部70は、スピーカ70からの音声出力制御を行う。図柄制御部80は、特別図柄表示装置9及び普通図柄表示装置10の表示制御を行う。発射装置92は、発射制御部91によって制御される駆動モータで駆動され、遊技球を打撃して発射する。
払出制御部37は、パチンコ機1の裏側に設けられた図示せぬ払出制御基板で構成され、賞球の払出を制御する。払出制御部37は、主制御部31と同様、CPU、ROM、RAM、及び、I/Oポートを備えており、払出制御部37のCPUがROMに記憶されている払出制御用プログラムに従って処理を実行することにより、払出制御部37は実行制御手段及び電源断検出手段として機能する。
The
The
払出制御部37の実行制御手段は、電源投入時に起動されるメインルーチンと、当該メインルーチンの実行中に所定の周期で発生するタイマ割込みによって起動される割込みルーチンと、の実行を制御する手段である。
払出制御部37で実行される割込みルーチンにおいては、主制御部31からの払出制御コマンドを検出する処理と、電源部40からの電源断検出信号に基づいて電源断検出回数を計数する処理とが行われる。払出制御部37のタイマ割込みは、主制御部31と同様に2ms毎に発生する。
払出制御部37の電源断検出手段は、電源断検出処理を実行する手段である。ここで、払出制御部37の電源断検出手段が、実際の電源断発生時点から電源断が発生したと判断し電源断時処理を行うまでの時間は、主制御部31の電源断検出手段よりも長くなるように設計されている。本実施の形態においては、払出制御部37の電源断検出手段は、電源断信号オンカウンタが“4”(電源断検出回数が4回)であった場合に電源断が発生したと判断する。
The execution control means of the
In the interrupt routine executed by the
The power-off detection unit of the
払出制御部37は主制御部31から送信される払出制御コマンドにより払出制御を行っているため、主制御部31と同じタイミングかそれより早いタイミングで電源断時処理を行うと、払出制御部37は主制御部31からコマンドを受け取る前に電源断状態となってしまい、主制御部31との整合性が取れなくなってしまう。本実施の形態では、主制御部31、払出制御部37ともに2ms毎にタイマ割込みを発生させ、主制御部31は電源断検出回数が2回であった場合に(およそ4ms)電源断時処理を行うのに対して、払出制御部37ではタイマ割込み発生のタイミングのずれも勘案して、電源断検出回数が4回であった場合に(およそ8ms)電源断時処理を行う。
Since the
次に、パチンコ機1が備える主制御部31の動作について説明する。
[メインルーチン]
図6は、主制御部31のCPU56が実行するメインルーチンを示すフローチャートである。まず、パチンコ機1に対して電源が投入されると、CPU56は、ROM54に記憶された遊技制御プログラムに従い、RAM55をワークエリアとして用いてメインルーチンを実行する。メインルーチンにおいて、CPU56は、まず、必要な初期設定処理を行う。
具体的には、CPU56は、スタックポインタにスタックポインタ指定アドレスを設定する(ステップS101)。次に、割込みモードを“2”に設定する(ステップS102)。本実施の形態で用いられるCPU56には、マスク可能な割込み(INT)のモードとして、カウンタタイマを使用する割込みモード“2”が用意されている。なお、マスク可能な割込みが発生すると、CPU56は、他の割込みを禁止状態に設定するとともに、プログラムカウンタの内容をRAM55のスタック領域55bにセーブする。
Next, operation | movement of the
[Main routine]
FIG. 6 is a flowchart showing a main routine executed by the
Specifically, the
そして、RAM55をアクセス可能状態に設定する(ステップS103)。
次に、内蔵デバイスレジスタの設定を行う(ステップS104)。具体的には、内蔵周辺回路であるCTC(カウンタ/タイマ)及びPIO(パラレル入出力ポート)の初期化を行う。そして、電源投入時のウエイト処理を行う(ステップS105)。
次に、I/Oポート57からラムクリア信号の読み込みを行い、パチンコ機1に設けられているラムクリアスイッチ42が押されているか否かの判定を行う(ステップS106)。ラムクリア信号がオンである場合にはラムクリアスイッチが押されている(オンである)と判断し(ステップS106:Y)、RAM55の初期化処理を行う(ステップS111〜)。
Then, the
Next, the built-in device register is set (step S104). Specifically, initialization of CTC (counter / timer) and PIO (parallel input / output port), which are built-in peripheral circuits, is performed. Then, a wait process at power-on is performed (step S105).
Next, a ram clear signal is read from the I /
ラムクリア信号がオフである場合には(ステップS106:N)、電源断発生情報が有効であるか否かを判定する(ステップS107)。電源断発生情報が有効であるか否かは、RAM55の電源断発生情報フラグ領域に電源断発生情報フラグが設定されているか否かで判断する。電源断発生情報が有効でない場合は(ステップS107:N)、電源復帰時の処理を行う必要がないため、RAM55の初期化処理を行う(ステップS111〜)。
When the ram clear signal is OFF (step S106: N), it is determined whether or not the power interruption occurrence information is valid (step S107). Whether or not the power interruption occurrence information is valid is determined by whether or not the power interruption occurrence information flag is set in the power interruption occurrence information flag area of the
一方、電源断発生情報フラグが設定されており、電源断発生情報が有効であると判断した場合には(ステップS107:Y)、電源復帰時の処理を行う。まず、電源断発生時に保護したRAM55のデータ内容が正常であることを確認するためにチェックサムが正常であるか否かを判断する(ステップS108)。具体的には、RAM55のデータ内容(電源断発生情報フラグ領域、チェックサムバッファ領域、スタック領域55bは除く)についてチェックサムを計算し、当該計算した値とチェックサムバッファ領域に記憶しておいたチェックサムの値とを比較する。一致しない場合はチェックサムが正常でないと判断し(ステップS108:N)、RAM55の初期化処理を行う(ステップS111〜)。
On the other hand, when the power-off occurrence information flag is set and it is determined that the power-off occurrence information is valid (step S107: Y), processing at the time of power restoration is performed. First, it is determined whether or not the checksum is normal in order to confirm that the data content of the
一方、チェックサム同士が一致し、チェックサムが正常であったと判断した場合は(ステップS108:Y)、サブ基板へ復帰コマンドを送信する(ステップS109)。具体的には、表示灯(ランプ、LED)、音声出力、図柄表示を電源断時の状態に戻すため、演出制御部32へ複合サブ制御コマンドを送信する。また、払出装置97に賞球の払出開始の指示を行うために、払出制御部37に払出制御コマンドを送信する。次に、RAM55に記憶されている電源断発生情報フラグをクリアする等の、復帰時RAM初期設定処理を行う(ステップS110)。
ステップS111以降のRAM55の初期化処理では、CPU56は、まず、RAM55をクリアする処理を行う(ステップS111)。また、RAM55の遊技関連制御用変数使用領域55aに初期値を設定する初期値設定処理も行う(ステップS112)。
On the other hand, if it is determined that the checksums match and the checksum is normal (step S108: Y), a return command is transmitted to the sub-board (step S109). Specifically, a composite sub-control command is transmitted to the
In the initialization process of the
次に、CPU56は、サブ基板を初期化するために初期コマンドを送信する(ステップS113)。具体的には、払出装置97に賞球の払出開始の指示を行うために、払出制御部37に払出制御コマンドを送信する。さらに、表示灯制御部35、音声制御部70、図柄制御部80を初期状態とするため、演出制御部32へ複合サブ制御コマンドを送信する。そして、2ms毎に定期的にタイマ割込みがかかるように、CPU56はCTCのレジスタ設定を行う(ステップS114)。
次いで、CPU56は、割込み禁止状態に設定した後に(ステップS115)、電源断検出処理(ステップS116)、及び、初期値更新乱数を生成するためのカウンタのカウント値を更新する初期値更新乱数更新処理(ステップS117)を実行する。ここで、初期値更新乱数とは、所定周期毎に変更する大当り判定用乱数カウンタの初期値を決定するための乱数である。
Next, the
Next, after setting the interrupt disabled state (step S115), the
その後、割込み許可状態に設定し(ステップS118)、その他乱数更新処理を実行する(ステップS119)。その他乱数としては、リーチ抽選に用いる乱数、表示する図柄の種類を決定するための乱数等が存在する。ステップS115からステップS119までの処理は、割込み回数カウンタの値が2以上になるまで繰り返し実行される。
なお、ステップS115における割込み禁止状態の設定は、CPU56が割込み禁止命令を発行したり、割込み禁止用のレジスタを禁止に設定したり、マスクレジスタをセットすることによって実現され、ステップS118における割込み許可状態の設定は、割込み許可命令を発行したり、割込み禁止用のレジスタを許可に設定したり、マスクレジスタをリセットすることによって実現される。
Thereafter, the interrupt permission state is set (step S118), and other random number update processing is executed (step S119). Other random numbers include a random number used for reach lottery, a random number for determining the type of symbol to be displayed, and the like. The processing from step S115 to step S119 is repeatedly executed until the value of the interrupt number counter becomes 2 or more.
The setting of the interrupt disable state in step S115 is realized by the
以上のように、ステップS115において割込み禁止状態にした後に、ステップS116において電源断検出処理を実行するため、電源断検出処理が実行されているときに、タイマ割込みが発生することがなく、電源断検出処理を正確に行うことができる。
ステップS120において、CPU56は、RAM55に記憶されている割込み回数カウンタの値をチェックし、値が2以上である場合には(ステップS120:N)、割込み回数カウンタをクリアし(ステップS121)、ステップS122からステップS128において以下のメインルーチン内遊技制御処理を実行する。
As described above, since the power interruption detection process is executed in step S116 after the interruption disabled state in step S115, a timer interruption does not occur when the power interruption detection process is executed. The detection process can be performed accurately.
In step S120, the
まず、サブ基板に制御コマンドを送信するサブ基板コマンド送信処理を行う(ステップS122)。具体的には、例えば、特別図柄に関する表示制御コマンドをRAM55における遊技関連制御用変数使用領域55aの所定の領域に設定して表示制御コマンドを送出する処理を行う。また、普通図柄に関する表示制御コマンドを遊技関連制御用変数使用領域55aの所定の領域に設定して表示制御コマンドを送出する処理を行う。また、入賞検出に応じて払出制御コマンドを送出する処理を行う。次に、払い出した賞球数を管理する賞球払出管理処理を実行する(ステップS123)。次に、パチンコ機1で発生した特別遊技についての情報を管理する特別遊技管理処理を行い(ステップS124)、普通遊技についての情報を管理する普通遊技管理処理を行う(ステップS125)。次に、ホールコンピュータ等の外部装置に送信すべき大当り情報、始動情報、確率変動情報等を生成する外部情報処理を行う(ステップS126)。次に、パチンコ機1を検査するための遊技機試験信号を出力する遊技機試験信号出力処理を実行し(ステップS127)、外部装置に対する情報の出力管理処理を行う(ステップS128)。その後、ステップS115に戻り、メインルーチンにおける一周期の処理を繰り返す。従来においては、タイマ割込みを4ms毎に発生させていたので、初期値更新乱数更新処理やその他乱数更新処理を除く全ての遊技制御処理を割込みルーチン内で行っていたが、本実施の形態においてはタイマ割込みの周期を2ms毎にしたので、2msという短時間の間に割込みルーチン内で全ての遊技制御処理を行うことが不可能となった。このため、割込みルーチンを2回実行した後に、1回(つまり4ms毎)、メインルーチン内においてステップS122からステップS128までのメインルーチン内遊技制御処理を実行するようにしている。
First, a sub-board command transmission process for transmitting a control command to the sub-board is performed (step S122). Specifically, for example, the display control command for the special symbol is set in a predetermined area of the game-related control variable use area 55a in the
[割込みルーチン]
次に、図7に示すフローチャートを参照して、主制御部31のCPU56が実行する割込みルーチンについて説明する。
本実施の形態では、CPU56の内蔵CTCが2ms毎に繰り返しタイマ割込みを発生するように設定される。そして、タイマ割込みが発生すると、CPU56は割込みルーチンを起動し実行する。この割込みルーチンでは、CPU56はステップS201においてレジスタの退避処理を実行した後、ステップS202からステップS205において以下の割込みルーチン内遊技制御処理を行う。
[Interrupt routine]
Next, an interrupt routine executed by the
In the present embodiment, the built-in CTC of the
まず、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する当り抽選乱数更新処理を行い(ステップS202)、図6のステップS117での処理と同様の初期値更新乱数更新処理を行う(ステップS203)。次に、入力処理を行う(ステップS204)。具体的には、各スイッチ17,15,23,16等からの出力信号をI/Oポート57から入力し、それらの状態判定を行って、遊技領域7へ打ち込まれた遊技球の始動入賞口14や大入賞口20への入賞、普通図柄作動ゲート11の通過、更には賞球や貸球を検出する。各信号のスイッチレベルによりオン又はオフを示すデータを作成し、当該データを次の割込みルーチンが実行されるまで保持する。次に、スイッチ入力イベント処理を行う(ステップS205)。具体的には、ステップS204において、特別図柄始動スイッチ17や普通図柄始動スイッチ15等からの検出信号を受信した場合には乱数抽選を行い、抽選した乱数をRAM55の所定の領域に記憶する。
First, a lottery random number update process for updating each counter indicating each determination random number such as a big hit determination random number used for game control is performed (step S202), and an initial value similar to the process in step S117 of FIG. Update random number update processing is performed (step S203). Next, input processing is performed (step S204). Specifically, an output signal from each of the
次に、電源断検出信号チェック処理を行い(ステップS206)、その後、割込み回数カウンタに1加算する(ステップS207)。そして、レジスタの復帰処理を行い(ステップS208)、割込み許可状態に設定して(ステップS209)、メインルーチンに戻る。本実施の形態においては、スイッチの入力チェック及び当りに関連する乱数の更新を2ms毎に実行するために、タイマ割込みを2ms毎に発生させている。従来においては、スイッチの入力チェックは4ms毎に行われていたが、この場合、ゲージ構成やスイッチの位置によっては遊技球のスピードが早くなり、遊技球のスイッチ通過を示す時間間隔(つまり、スイッチ通過の検出信号が出力される時間間隔)が4ms未満になる場合もあり、スイッチ通過検出を取りこぼす可能性があった。これを回避するために、従来においてはゲージ構成を変更したり、スイッチの位置を遊技盤6上でなく遊技盤6の裏面の球のスピードが落ちる位置に配置していた。スイッチ検出の周期を2msという遊技球のスイッチ通過を示す時間間隔よりも短い周期で規則正しく行うことにより、スイッチ検出の取りこぼしがなくなり、正確にスイッチを検出することができる。また、当りに関連する乱数の更新は、定期的な割込みで1ずつ更新しなければならないため、スイッチ検出を2ms毎にした時点で自ずと2ms毎の更新となる。 Next, a power-off detection signal check process is performed (step S206), and then 1 is added to the interrupt counter (step S207). Then, a register restoration process is performed (step S208), the interrupt enabled state is set (step S209), and the process returns to the main routine. In the present embodiment, a timer interrupt is generated every 2 ms in order to execute a switch input check and a random number update related to hit every 2 ms. In the past, the switch input check was performed every 4 ms. In this case, depending on the gauge configuration and the switch position, the speed of the game ball increases, and the time interval indicating the game ball passing through the switch (that is, the switch In some cases, the time interval at which the passage detection signal is output is less than 4 ms, and there is a possibility that the switch passage detection may be missed. In order to avoid this, conventionally, the gauge configuration is changed, or the position of the switch is arranged not on the game board 6 but at a position where the speed of the ball on the back surface of the game board 6 decreases. By regularly performing the switch detection cycle with a cycle shorter than the time interval indicating the game ball passing through the switch of 2 ms, the switch detection is not missed and the switch can be detected accurately. In addition, since the random number related to the hit must be updated one by one by a periodic interrupt, it is automatically updated every 2 ms when the switch detection is performed every 2 ms.
(電源断検出信号チェック処理)
次に、図8を参照して、割込みルーチンにおける電源断検出信号チェック処理(図7のステップS206)について詳細に説明する。
まず、カウンタ値として“0”をセットする(ステップS301)。
次に、電源部40から出力される電源断検出信号をI/Oポート57からポーリングにより入力し、当該電源断検出信号がオン(high)かオフ(low)かを判定する(ステップS302)。電源断検出信号がオフであると判定された場合には(ステップS302:N)、電源断の状態が検出されなかったことになるため、電源断検出信号オンカウンタの値を“0”にリセットする(ステップS305)。
一方、電源断検出信号がオンであると判定された場合には(ステップS302:Y)、電源断の状態が検出されたことになるため、カウンタ値として、電源断検出信号オンカウンタのアドレスで示される領域のカウンタ値をRAM55からロードし(ステップS303)、そのカウンタ値に“1”を加算する(ステップS304)。そして、そのカウンタ値をRAM55の電源段検出信号オンカウンタにセーブする(ステップS305)。
(Power failure detection signal check processing)
Next, the power-off detection signal check process (step S206 in FIG. 7) in the interrupt routine will be described in detail with reference to FIG.
First, “0” is set as the counter value (step S301).
Next, the power-off detection signal output from the
On the other hand, if it is determined that the power-off detection signal is on (step S302: Y), the power-off state is detected, so that the counter value is the address of the power-off detection signal on counter. The counter value of the indicated area is loaded from the RAM 55 (step S303), and “1” is added to the counter value (step S304). Then, the counter value is saved in the power supply stage detection signal on counter of the RAM 55 (step S305).
(電源断検出処理)
次に、図9を参照して、メインルーチンにおける電源断検出処理(図6のステップS116)について説明する。
まず、CPU56は、電源断発生の判定処理を行うために、割込みルーチンにおいてセットされた電源断検出信号オンカウンタをRAM55からロードする(ステップS401)。電源断検出信号オンカウンタの値が2よりも小さい場合には(ステップS402:Y)、電源断が発生していないと判断し、処理を終了する。一方、電源断検出信号オンカウンタの値が2以上の場合には(ステップS402:N)、電源断が発生したと判断し、電源断検出信号オンカウンタをクリアした後(ステップS403)、以下の電源断時処理を実行する。
(Power-off detection processing)
Next, with reference to FIG. 9, the power-off detection process (step S116 in FIG. 6) in the main routine will be described.
First, the
まず、I/Oポート57のうち、電動役物及び普通図柄に関連する出力ポートをクリアし、出力を停止する(ステップS404)。そして、RAM55に記憶されているデータのチェックサム(電源断発生情報フラグ領域、チェックサムバッファ領域、及び、スタック領域55bを除く)を作成し、作成したチェックサムをチェックサムバッファに保存する(ステップS405)。次いで、電源断が発生したことを示す電源断発生情報をRAM55の電源断発生情報フラグ領域に保存する(ステップS406)。
そして、RAM55に記憶されたデータ内容を保護するために、RAM55へのアクセスを禁止し(ステップS407)、電源断をウエイトする(ステップS408)。
First, among the I /
Then, in order to protect the data contents stored in the
以上のような実行制御を行うことにより、割込みルーチンの実行中(特に割込みルーチン内遊技制御処理の実行中)、及び、メインルーチンにおけるメインルーチン内遊技制御処理の実行中において電源断検出処理が実行されることがない。このため、電源断時処理においてバックアップすべきデータとしては、RAM55に記憶されたデータのみであり、CPU56のレジスタ等の内容をスタック領域55bに退避する必要がない。このため、RAM55の消費量を抑えることができ、また、電源断時処理が複雑になるのを防ぐことができる。また、電源復帰時の処理においても、レジスタ、割込み状態、及び、スタックポインタ等の内容を元に戻す必要もないし、復帰させたプログラムカウンタに従ってプログラム中断点から処理を再開する必要もなく、復帰処理が複雑になるのを防ぐことができる。
By executing the execution control as described above, the power-off detection process is executed during execution of the interrupt routine (particularly during execution of the game control process in the interrupt routine) and during execution of the game control process in the main routine in the main routine. It will not be done. For this reason, the data to be backed up in the power-off process is only the data stored in the
図10は、各処理の処理タイミングの一例を示すタイミングチャートである。電源投入時の割込み回数カウンタは“0”である。電源が投入されると、まず、メインルーチンのうちステップS101〜S114の処理が行われ、その後、ステップS115〜S119における電源断検出処理及び初期値更新乱数更新処理(以下、「Aの処理」という)が繰り返し実行される。2ms経過後にタイマ割込みが発生すると、割込みルーチン(以下、「Bの処理」という)が実行される。Bの処理において割込み回数カウンタに1が加算される。Bの処理の実行が完了した後には、割込み回数カウンタの値が“1”(2未満)であるため、Aの処理が実行される。4ms経過した後に再びタイマ割込みが発生し、Bの処理が実行されて割込み回数カウンタに1が加算される。Bの処理が完了した時点で、割込み回数カウンタの値が“2”であるため、割込み回数カウンタの値が“0”に初期化された後、ステップS121〜S128におけるメインルーチン内遊技制御処理(以下「Cの処理」という)が行われる。Cの処理は、例えば、約500μs程度で終了し、その後Aの処理が繰り返される。6ms経過後に再びタイマ割込みが発生し、Bの処理が行われて割込み回数カウンタに1が加算される。Bの処理の実行が完了した時点で、割込み回数カウンタの値は“1”(2未満)であるため、Aの処理が実行される。以下、同様に処理が繰り返される。Bの処理は規則正しく2ms毎に繰り返され、Cの処理はほぼ4ms毎に繰り返されることとなる。ここで、電源断検出処理は、Aの処理内において割込み禁止状態に設定された上で行われるため、Bの処理及びCの処理と競合することはない。 FIG. 10 is a timing chart showing an example of processing timing of each process. The interrupt counter at power-on is “0”. When the power is turned on, first, the processes of steps S101 to S114 in the main routine are performed, and then the power-off detection process and the initial value update random number update process (hereinafter referred to as “process A”) in steps S115 to S119. ) Is repeatedly executed. When a timer interrupt occurs after 2 ms has elapsed, an interrupt routine (hereinafter referred to as “process B”) is executed. In the process B, 1 is added to the interrupt counter. After the execution of the process B is completed, since the value of the interrupt counter is “1” (less than 2), the process A is executed. After 4 ms, a timer interrupt is generated again, the process B is executed, and 1 is added to the interrupt counter. Since the value of the interrupt counter is “2” when the process B is completed, the game control process in the main routine in steps S121 to S128 (after the interrupt counter is initialized to “0”) ( Hereinafter, “processing of C” is performed. The process C is completed in about 500 μs, for example, and then the process A is repeated. After 6 ms, a timer interrupt occurs again, the process B is performed, and 1 is added to the interrupt counter. When the execution of the process B is completed, the value of the interrupt counter is “1” (less than 2), so the process A is executed. Thereafter, the process is repeated in the same manner. The process of B is regularly repeated every 2 ms, and the process of C is repeated approximately every 4 ms. Here, since the power-off detection process is performed after the interrupt disabled state is set in the process A, there is no conflict with the process B and the process C.
以上説明したように、本実施の形態では、メインルーチンにおいて電源断検出処理が繰り返し実行され、割込みルーチンにおいて電源断検出信号及び割込みルーチン内遊技制御処理が実行されるように構成され、電源断検出処理が行われているときにはタイマ割込みの発生が禁止される。従って、電源断検出処理において使用されていたメモリの内容がタイマ割込みの発生によって改変されてしまう可能性はない。従って、電源断検出処理は正確に行われる。 As described above, in this embodiment, the power interruption detection process is repeatedly executed in the main routine, and the power interruption detection signal and the game control process in the interruption routine are executed in the interruption routine. Generation of timer interrupts is prohibited when processing is being performed. Therefore, there is no possibility that the contents of the memory used in the power-off detection process will be altered by the occurrence of the timer interrupt. Therefore, the power-off detection process is accurately performed.
割込みルーチン内で電源断検出処理を行うことも可能であるが、そのようにした場合には、電源復帰時に中断した処理を復帰させるために、割込みルーチンのプログラムカウンタ及びメインルーチンのプログラムカウンタやレジスタをスタック領域55bに記憶しておく必要があるので、スタック領域55bを大量に消費する。この場合には、遊技制御用に使用可能なRAM55の領域が減少してしまい、また、電源復帰時に中断したプログラムの個所から処理を再開する必要があるため電源復帰時の処理が複雑となる。これを防ぐために、メインルーチン内で電源断検出処理を行うようにした。
このように、メモリの消費量を抑え処理が複雑となるのを防ぐとともに、電源断検出処理を正確に行うことができる。
It is also possible to perform power-off detection processing in the interrupt routine. In such a case, in order to recover the processing that was interrupted when the power was restored, the program counter of the interrupt routine and the program counter or register of the main routine are restored. Needs to be stored in the
As described above, it is possible to reduce the memory consumption and prevent the processing from becoming complicated, and to accurately perform the power-off detection processing.
また、本実施の形態においては、電源断検出をNMIでなくポーリング方式としたため、メインルーチン内遊技制御処理や割込みルーチンの実行途中で電源断処理が強制的に行われることがない。従って、同様に、バックアップのためのメモリの消費量を抑えることができ、処理が複雑となるのを防ぐことが可能となる。
また、電源断が発生したか否かの判定については、割込みルーチン内の電源断検出信号チェック処理で電源断検出信号が連続してオンであった回数(電源断検出回数)を計数し、メインルーチン内の電源断検出処理でその電源断検出回数が所定回数以上ならば電源断と判断し、電源断時処理を行う様にした。このように、定期的なタイマ割込みにより起動される割込みルーチンで電源断検出信号を複数回チェックすることにより、ノイズ等による誤作動や瞬断対策を行うことができる。
Further, in the present embodiment, since the power-off detection is not the NMI but the polling method, the power-off process is not forcibly performed during the execution of the game control process in the main routine or the interrupt routine. Accordingly, similarly, it is possible to reduce the amount of memory used for backup, and to prevent the processing from becoming complicated.
Whether or not a power failure has occurred is determined by counting the number of times that the power failure detection signal is continuously turned on in the power failure detection signal check process in the interrupt routine (power failure detection frequency). When the power-off detection process in the routine has detected the number of power-offs greater than or equal to a predetermined number, it is determined that the power has been turned off, and the power-off process is performed. Thus, by checking the power-off detection signal a plurality of times in an interrupt routine that is started by a periodic timer interrupt, it is possible to take measures against malfunction due to noise or the like and instantaneous interruption.
さらに、ポーリング方式を主制御部31及び払出制御部37共に採用し、主制御部31よりも払出制御部37において電源断発生から電源断時処理までの時間を長くしたことにより、電源断発生時もコマンドの送受信を正確に行うことが可能となる。
また、処理時間が変動する、或いは、処理時間が比較的長いメインルーチン内遊技制御処理を割込みルーチンで実行しないようにしたことにより、2msの周期で検出する必要のある信号(電源断検出信号、スイッチからの信号)を割込みルーチンで正確に検出することが可能となった。なお、メインルーチン内遊技制御処理の実行周期は4msに限定されることはなく、割込み回数が2回以上の周期であればよい。例えば、6ms(割込み回数3回)の周期であってもよい。
Further, the polling method is adopted for both the
In addition, since the processing time fluctuates or the game control process in the main routine having a relatively long processing time is not executed in the interrupt routine, a signal that needs to be detected at a cycle of 2 ms (power-off detection signal, The signal from the switch) can be accurately detected by the interrupt routine. Note that the execution cycle of the game control process in the main routine is not limited to 4 ms, and may be a cycle in which the number of interruptions is 2 or more. For example, the period may be 6 ms (number of
なお、上述した実施の形態においては、メインルーチンにおける電源断検出処理(ステップS116)の直後に実行される初期値更新乱数更新処理(ステップS117)は割込みルーチンのステップS203においても実行されるため、同時に初期値更新乱数更新処理が行われないように、メインルーチンにおいて初期値更新乱数更新処理を実行している間は割込み禁止にする必要がある。従って、このような、メインルーチンと割込みルーチンとの両方で初期値更新乱数更新処理を実行する処理方式の場合には、従来においてもメインルーチンで初期値更新乱数更新処理を行う前に割込み禁止にする必要があったため、電源断検出処理中を割込み禁止にしたことによって、制御処理に使用されるプログラムは従来よりも増加していない。なお、電源断検出処理(ステップS116)と初期値更新乱数更新処理(ステップS117)との処理の順番を入れ替えることも可能である。 In the above-described embodiment, the initial value update random number update process (step S117) executed immediately after the power-off detection process (step S116) in the main routine is also executed in step S203 of the interrupt routine. At the same time, it is necessary to disable interrupts while executing the initial value update random number update process in the main routine so that the initial value update random number update process is not performed. Therefore, in the case of such a processing method that executes the initial value update random number update process in both the main routine and the interrupt routine, the interrupt is prohibited before the initial value update random number update process is performed in the main routine. Therefore, the number of programs used for control processing has not increased compared to the prior art by disabling interrupts during power-off detection processing. Note that the order of the power-off detection process (step S116) and the initial value update random number update process (step S117) can be switched.
また、上述した実施の形態においては、タイマ割込みの周期を2msとしたが、これに限定されることはなく、割込みルーチンが実行される所定の周期は、打ち出された遊技球がスイッチを通過する時間間隔よりも短ければよい。
また、上述した実施形態では、電源断発生時にRAM55に記憶されているデータをバックアップ電源41によって保持しておくようにしたが、データのバックアップ方法はこれに限定されることはなく、例えば、バックアップ電源41の供給が不要なEEPROMやフラッシュメモリのような不揮発性メモリにRAM55のデータを退避してもよい。
In the above-described embodiment, the timer interruption period is 2 ms. However, the present invention is not limited to this, and a predetermined game ball is passed through the switch for a predetermined period when the interruption routine is executed. It should be shorter than the time interval.
In the above-described embodiment, the data stored in the
また、図1の正面図に示されたパチンコ機1は、始動入賞にもとづいて特別図柄表示装置9に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第1種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第2種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第3種パチンコ遊技機であっても、本発明を適用することができる。さらに、遊技媒体が遊技球であるパチンコ機に限られず、スロット機等においても本発明を適用することができる。 Further, the pachinko machine 1 shown in the front view of FIG. 1 has a predetermined game value when the stop symbol of the special symbol variably displayed on the special symbol display device 9 based on the start winning is a combination of the predetermined symbols. The first type pachinko gaming machine that can be given to a player, but if there is a winning in a predetermined area of an electric accessory that is released based on a start winning, a second gaming value can be given to the player When a winning is given to a predetermined electric game that is released when a stop symbol of a symbol variably displayed based on a seed pachinko gaming machine or a start winning combination becomes a predetermined symbol combination, a predetermined right is generated or continued. The present invention can also be applied to a seed pachinko gaming machine. Furthermore, the present invention is applicable not only to a pachinko machine whose game medium is a game ball but also to a slot machine or the like.
1パチンコ機、2ガラス扉枠、3打球供給皿、5ハンドル、6遊技盤、7遊技領域、9特別図柄表示装置、10普通図柄表示装置、11普通図柄作動ゲート、14始動入賞口、141特別図柄始動口開閉装置、18始動記憶表示器、19,24一般入賞口、20大入賞口、201大入賞口開閉装置
25遊技盤表示灯、26アウト口、27スピーカ、28本体表示灯
15普通図柄始動スイッチ、16一般スイッチ、17特別図柄始動スイッチ、23カウントスイッチ、42ラムクリアスイッチ、47払出計数スイッチ、187払出通路玉切スイッチ、48皿満タンスイッチ
31主制御部、37払出制御部、32演出制御部、35表示灯制御部、70音声制御部、91発射制御部、92発射装置、97払出装置、34ホールコンピュータとの接続端子、40電源部、41バックアップ電源
56CPU、54ROM、55RAM、55a遊技関連制御用変数使用領域、55bスタック領域、57I/Oポート
1 pachinko machine, 2 glass door frame, 3 striking ball supply tray, 5 handle, 6 game board, 7 game area, 9 special symbol display device, 10 normal symbol display device, 11 normal symbol operation gate, 14 start prize opening, 141 special Symbol start opening / closing device, 18 start memory display, 19, 24 general prize opening, 20 grand prize opening, 201 grand prize opening /
Claims (4)
電源投入時に起動されるメインルーチンと、該メインルーチンの実行中に発生するタイマ割込みにより起動される割込みルーチンと、の実行を制御する実行制御手段と、
前記メインルーチンで実行される処理に係るデータを記憶する記憶手段と、を備え、
前記実行制御手段は、
前記メインルーチンにおいて、前記タイマ割込みの発生を禁止した後に、電源断が発生したか否かを判定する処理である判定処理と、該判定処理で電源断が発生したと判定された場合に前記記憶手段の記憶内容に異常がないか確認するための情報である確認情報を前記記憶手段に保持させる電源断時処理と、を含む電源断検出処理を実行する実行手段と、
前記メインルーチンにおいて、前記電源投入がされた後で且つ前記タイマ割り込みが行われる前に、前記記憶手段に保持されている前記確認情報に基づいて前記記憶手段の記憶内容に異常がないか否かを判定する異常判定手段と、
前記メインルーチンにおいて、前記異常判定手段で前記記憶手段の記憶内容に異常がないと判定された場合には、前記記憶手段の記憶内容に基づいて遊技機を電源断時の状態に戻し、前記異常判定手段で前記記憶手段の記憶内容に異常があると判定された場合には、前記記憶手段の記憶内容を初期化させる遊技状態復帰手段と、
前記メインルーチンにおいて、前記制御手段で前記記憶手段の記憶内容に基づいて電源断時の状態に戻された場合、または前記制御手段で前記記憶手段の記憶内容が初期化された場合には、前記タイマ割り込みの実行を許諾する割込許諾手段と、を備え、
前記記憶手段は、電源の供給が途絶えても記憶内容を保持することを特徴とする遊技機。 In gaming machines that operate with power supply,
Execution control means for controlling the execution of a main routine that is activated when the power is turned on, and an interrupt routine that is activated by a timer interrupt that occurs during execution of the main routine;
Storage means for storing data relating to processing executed in the main routine,
The execution control means includes
In the main routine, after prohibiting the occurrence of the timer interrupt, a determination process that is a process for determining whether or not a power interruption has occurred, and the storage when the determination process determines that a power interruption has occurred. An execution means for executing a power-off detection process including: a power-off process that causes the storage means to retain confirmation information that is information for confirming whether there is an abnormality in the storage content of the means;
In the main routine, after the power is turned on and before the timer interrupt is performed, whether or not there is an abnormality in the storage contents of the storage unit based on the confirmation information held in the storage unit An abnormality determination means for determining
In the main routine, when it is determined by the abnormality determining means that there is no abnormality in the storage contents of the storage means, the gaming machine is returned to the state when the power is cut off based on the storage contents of the storage means, and the abnormality A game state return means for initializing the storage contents of the storage means when the determination means determines that the storage contents of the storage means are abnormal;
In the main routine, when the control unit returns to the power-off state based on the storage content of the storage unit, or when the storage content of the storage unit is initialized by the control unit, An interrupt permission means for permitting execution of a timer interrupt,
The gaming machine is characterized in that the storage means retains the stored contents even when the supply of power is interrupted.
前記メインルーチン内遊技制御処理が終了する毎に、前記タイマ割込みの発生を禁止した後、前記電源断検出処理を実行することを特徴とする請求項1に記載の遊技機。 The execution control means performs a game control process in the main routine, which is a process executed every time the interrupt routine is executed a predetermined number of times in the main routine,
2. The gaming machine according to claim 1, wherein each time the game control process in the main routine ends, the power interruption detection process is executed after the generation of the timer interrupt is prohibited.
前記実行制御手段は、前記割込みルーチンにおいて、電源の供給が途絶えた場合に発生する電源断検出信号を検出する処理を実行することを特徴とする請求項1又は2に記載の遊技機。 The timer interrupt occurs at a predetermined cycle,
3. The gaming machine according to claim 1, wherein the execution control unit executes a process of detecting a power-off detection signal generated when the supply of power is interrupted in the interrupt routine.
前記メインルーチンにおいて、前記電源投入がされた後で且つ前記異常判定手段で前記記憶手段の記憶内容に異常がないか否かの判定が行われる前に、前記記憶手段の記憶内容を初期化させるための操作が行われているか否かを判定する初期化操作判定手段と、
前記メインルーチンにおいて、前記初期化操作判定手段で前記記憶手段の記憶内容を初期化させるための操作が行われていると判定された場合には、前記記憶手段の記憶内容を初期化させる初期化手段と、を備えたことを特徴とする請求項1から3の何れか1項に記載の遊技機。 The execution control means includes
In the main routine, after the power is turned on and before the abnormality determination unit determines whether or not the storage content of the storage unit is normal, the storage content of the storage unit is initialized. Initialization operation determination means for determining whether or not an operation for
In the main routine, when it is determined by the initialization operation determination unit that an operation for initializing the storage content of the storage unit is being performed, initialization for initializing the storage content of the storage unit The game machine according to any one of claims 1 to 3, further comprising: means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011120792A JP5144788B2 (en) | 2011-05-30 | 2011-05-30 | Game machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011120792A JP5144788B2 (en) | 2011-05-30 | 2011-05-30 | Game machine |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005237473A Division JP4855735B2 (en) | 2005-08-18 | 2005-08-18 | Game machine |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012029878A Division JP5285165B2 (en) | 2012-02-14 | 2012-02-14 | Game machine |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011206553A true JP2011206553A (en) | 2011-10-20 |
JP2011206553A5 JP2011206553A5 (en) | 2012-03-29 |
JP5144788B2 JP5144788B2 (en) | 2013-02-13 |
Family
ID=44938283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011120792A Expired - Fee Related JP5144788B2 (en) | 2011-05-30 | 2011-05-30 | Game machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5144788B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001252402A (en) * | 2000-03-13 | 2001-09-18 | Heiwa Corp | Game control power system device |
JP2004337245A (en) * | 2003-05-13 | 2004-12-02 | Daiman:Kk | Game machine |
JP2005007050A (en) * | 2003-06-20 | 2005-01-13 | Sankyo Kk | Game machine |
JP2005087767A (en) * | 2004-12-17 | 2005-04-07 | Sanyo Product Co Ltd | Game machine |
-
2011
- 2011-05-30 JP JP2011120792A patent/JP5144788B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001252402A (en) * | 2000-03-13 | 2001-09-18 | Heiwa Corp | Game control power system device |
JP2004337245A (en) * | 2003-05-13 | 2004-12-02 | Daiman:Kk | Game machine |
JP2005007050A (en) * | 2003-06-20 | 2005-01-13 | Sankyo Kk | Game machine |
JP2005087767A (en) * | 2004-12-17 | 2005-04-07 | Sanyo Product Co Ltd | Game machine |
Also Published As
Publication number | Publication date |
---|---|
JP5144788B2 (en) | 2013-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4855735B2 (en) | Game machine | |
JP4793846B2 (en) | Game machine | |
JP2001170326A (en) | Game machine | |
JP2001112940A (en) | Game machine | |
JP5032420B2 (en) | Bullet ball machine | |
JP5500832B2 (en) | Game machine | |
JP2008194512A (en) | Game machine | |
JP5443580B2 (en) | Game machine | |
JP5285165B2 (en) | Game machine | |
JP5144788B2 (en) | Game machine | |
JP4724897B2 (en) | Game machine | |
JP4947744B2 (en) | Game machine | |
JP4947735B2 (en) | Game machine | |
JP4793845B2 (en) | Game machine | |
JP2008194511A (en) | Game machine | |
JP2006026441A (en) | Game machine | |
JP2001293149A (en) | Game machine | |
JP2014110902A (en) | Game machine | |
JP2001246123A (en) | Game machine | |
JP5994831B2 (en) | Game machine | |
JP6090483B2 (en) | Game machine | |
JP4756664B2 (en) | Game machine | |
JP4756662B2 (en) | Game machine | |
JP5832497B2 (en) | Game machine | |
JP4756656B2 (en) | Game machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5144788 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |