JP2011199973A - Switching regulator - Google Patents

Switching regulator Download PDF

Info

Publication number
JP2011199973A
JP2011199973A JP2010062226A JP2010062226A JP2011199973A JP 2011199973 A JP2011199973 A JP 2011199973A JP 2010062226 A JP2010062226 A JP 2010062226A JP 2010062226 A JP2010062226 A JP 2010062226A JP 2011199973 A JP2011199973 A JP 2011199973A
Authority
JP
Japan
Prior art keywords
voltage
switching regulator
output
feedback
resistance elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010062226A
Other languages
Japanese (ja)
Inventor
Makoto Ishida
誠 石田
Takashi Ryu
隆 龍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010062226A priority Critical patent/JP2011199973A/en
Publication of JP2011199973A publication Critical patent/JP2011199973A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a switching regulator of hysteretic control that prevents malfunction due to noise, without degrading response when a load is rapidly changed.SOLUTION: The switching regulator switch-controls a switch element (1) to step down an input voltage and generates an output voltage. The regulator includes a pseudo ripple generator (6) that generates a target voltage obtained by superimposing a voltage that makes a predetermined time change each time the switch element (1) is turned off on a given reference voltage, a feedback circuit (7) that cuts a high-frequency component contained in the output voltage to generate a feedback voltage, a comparator (8) that compares the feedback voltage with the target voltage, and a certain time trigger circuit (9) that, when the output of the comparator (8) makes a predetermined logical change, makes the output active for a certain time. The switch element (1) performs a switching operation according to the output of the certain time trigger circuit (9).

Description

本発明は各種電子機器に直流電圧を供給する電源回路に関し、特に降圧型のスイッチングレギュレータに関する。   The present invention relates to a power supply circuit that supplies a DC voltage to various electronic devices, and more particularly to a step-down switching regulator.

一般に、スイッチングレギュレータは、効率よく電力を変換することができるため多くの電子機器の電源回路として用いられる。特にバッテリーを入力電圧源とする携帯機器では、長時間の使用を可能とするため使用状況に応じて電子回路に供給する電力を適時変更するなどの制御が行われる。したがって、使用状況の変化に高速に応答するスイッチングレギュレータが求められている。   Generally, a switching regulator is used as a power supply circuit for many electronic devices because it can efficiently convert power. In particular, in a portable device using a battery as an input voltage source, control such as timely changing the power supplied to the electronic circuit according to the usage state is performed in order to enable long-term use. Therefore, there is a need for a switching regulator that responds quickly to changes in usage conditions.

高速応答可能なスイッチングレギュレータとして、図13のようなリップルレギュレータがある。図14は、当該レギュレータの動作波形を示す。スイッチ素子1がオンのとき、入力端に入力電圧Vinが印加されたインダクタ3を介して流れる出力キャパシタ4の充電電流が増加し、出力キャパシタ4の等価直列抵抗での電圧降下によって出力電圧Voutは上昇する。出力電圧Voutがヒステリシス比較器8に設定されている上限閾値に至ると、ヒステリシス比較器8の出力が反転し、スイッチ素子1はオフ、スイッチ素子2がオンする。スイッチ素子2がオンのとき、入力端を接地されたインダクタ3を介して流れる出力キャパシタ4の充電電流が減少し、出力キャパシタ4の等価直列抵抗での電圧降下によって出力電圧Voutは低下する。出力電圧Voutがヒステリシス比較器8に設定されている下限閾値に至ると、ヒステリシス比較器8の出力が反転し、スイッチ素子2はオフ、スイッチ素子1がオンする。以上の動作を繰り返すことにより、ヒステリシス比較器8を用いて出力電圧Voutが所定の範囲内を増減するようにスイッチ素子1,2を制御する。したがって、帰還系に誤差増幅器を用いた場合の位相補償を必要とせず、帰還系の応答速度はヒステリシス比較器8の応答速度で決まり、スイッチングレギュレータとしての応答性能は、帰還系ではなくインダクタ3や出力キャパシタ8で律束されるようになる。   As a switching regulator capable of high-speed response, there is a ripple regulator as shown in FIG. FIG. 14 shows operation waveforms of the regulator. When the switch element 1 is on, the charging current of the output capacitor 4 flowing through the inductor 3 having the input voltage Vin applied to the input terminal increases, and the output voltage Vout is reduced by the voltage drop at the equivalent series resistance of the output capacitor 4. To rise. When the output voltage Vout reaches the upper limit threshold set in the hysteresis comparator 8, the output of the hysteresis comparator 8 is inverted, the switch element 1 is turned off, and the switch element 2 is turned on. When the switch element 2 is on, the charging current of the output capacitor 4 flowing through the inductor 3 whose input terminal is grounded decreases, and the output voltage Vout decreases due to the voltage drop at the equivalent series resistance of the output capacitor 4. When the output voltage Vout reaches the lower limit threshold set in the hysteresis comparator 8, the output of the hysteresis comparator 8 is inverted, the switch element 2 is turned off, and the switch element 1 is turned on. By repeating the above operation, the switching elements 1 and 2 are controlled using the hysteresis comparator 8 so that the output voltage Vout increases and decreases within a predetermined range. Therefore, no phase compensation is required when an error amplifier is used in the feedback system, the response speed of the feedback system is determined by the response speed of the hysteresis comparator 8, and the response performance as a switching regulator is not the feedback system but the inductor 3 or The output capacitor 8 is bound.

このように帰還系にヒステリシス比較器を用いた制御方式は、ヒステリシス制御やヒステリティック制御と呼ばれ、動作原理上、高速に応答することができる。反面、スイッチングノイズのようなサージ電圧にヒステリシス比較器が応答してしまうことによる誤動作を防止するためには、ヒステリシス比較器のヒステリシス幅、すなわち出力電圧Voutの増減幅を大きくしなくてはならず、出力リップル電圧が増大するという問題がある。   Thus, the control method using the hysteresis comparator in the feedback system is called hysteresis control or hysteretic control, and can respond at high speed on the principle of operation. On the other hand, in order to prevent malfunction due to the hysteresis comparator responding to surge voltages such as switching noise, the hysteresis width of the hysteresis comparator, that is, the increase / decrease width of the output voltage Vout must be increased. There is a problem that the output ripple voltage increases.

そこで、図15に示したように、基準電圧Vrefに出力リップルと逆波形の電圧を重畳した疑似リップル電圧Vref1と出力電圧Voutとを比較器8で比較して、出力電圧Voutが疑似リップル電圧Vref1を下回るとスイッチ素子1を一定時間オン制御する方法が考案されている。当該スイッチングレギュレータは、擬似リップル電圧Vref1に十分な振幅を持たせることにより、実際の出力リップル電圧を増大することなく、安定な制御特性を達成している(例えば、特許文献1参照)。   Therefore, as shown in FIG. 15, the output voltage Vout is compared with the pseudo ripple voltage Vref1 by comparing the pseudo ripple voltage Vref1 obtained by superimposing the voltage having the reverse waveform with the output ripple on the reference voltage Vref with the output voltage Vout. A method of turning on the switch element 1 for a certain period of time has been devised. The switching regulator achieves stable control characteristics without increasing the actual output ripple voltage by giving the pseudo ripple voltage Vref1 sufficient amplitude (see, for example, Patent Document 1).

米国特許第7202642号明細書US Pat. No. 7,202,642

上記の従来の構成のスイッチングレギュレータでは、擬似リップル発生器6の擬似リップル波形電圧の振幅を出力電圧Voutのノイズよりも大きくすれば、比較器8がノイズに応答することによる誤動作を防止できる。しかしながら、擬似リップル波形電圧の振幅を大きくすると、負荷5が急激に変動した場合、出力電圧Voutがランプ電圧の振幅より大きく変動しないと応答しないので、応答が遅れるという問題点がある。当該問題に鑑み、本発明は、負荷が急変した場合の応答を劣化させることなく、ノイズによる誤動作を防止するヒステリティック制御のスイッチングレギュレータを提供することを目的とする。   In the switching regulator having the conventional configuration described above, if the amplitude of the pseudo ripple waveform voltage of the pseudo ripple generator 6 is made larger than the noise of the output voltage Vout, malfunction due to the comparator 8 responding to the noise can be prevented. However, when the amplitude of the pseudo ripple waveform voltage is increased, when the load 5 changes rapidly, the response is delayed because the output voltage Vout does not respond unless the output voltage Vout changes more than the amplitude of the lamp voltage. In view of the problem, an object of the present invention is to provide a hysteretic control switching regulator that prevents malfunction due to noise without deteriorating the response when the load suddenly changes.

上記課題を解決するために本発明によって次のような手段を講じた。すなわち、スイッチ素子をスイッチング制御して入力電圧を降圧して出力電圧を生成するスイッチングレギュレータであって、与えられた基準電圧に前記スイッチ素子がターンオフするごとに所定の時間変化をする電圧を重畳した目標電圧を発生させる疑似リップル発生器と、前記出力電圧に含まれる高周波成分をカットしてフィードバック電圧を生成するフィードバック回路と、前記目標電圧と前記フィードバック電圧とを比較する比較器と、前記比較器の出力が所定の論理変化をしたとき、出力を一定時間アクティブにする一定時間トリガ回路とを備え、前記スイッチ素子は、前記一定時間トリガ回路の出力に従ってスイッチング動作を行うものとする。   In order to solve the above problems, the present invention has taken the following measures. That is, a switching regulator that performs switching control of a switch element to step down an input voltage to generate an output voltage, and superimposes a voltage that changes for a predetermined time each time the switch element is turned off on a given reference voltage. A pseudo ripple generator for generating a target voltage, a feedback circuit for generating a feedback voltage by cutting a high-frequency component included in the output voltage, a comparator for comparing the target voltage and the feedback voltage, and the comparator And a constant time trigger circuit that activates the output for a predetermined time when the output of the output of the switch has a predetermined logic change, and the switching element performs a switching operation according to the output of the trigger circuit for the predetermined time.

本発明によると、負荷が急変した場合の応答を劣化させることなく、出力電圧のノイズによる誤動作を防止することができる。   According to the present invention, it is possible to prevent malfunction due to noise of the output voltage without deteriorating the response when the load suddenly changes.

図1は、第1の実施形態に係るスイッチングレギュレータの回路構成図である。FIG. 1 is a circuit configuration diagram of the switching regulator according to the first embodiment. 図2は、図1のレギュレータの動作波形図である。FIG. 2 is an operation waveform diagram of the regulator of FIG. 図3は、第2の実施形態に係るスイッチングレギュレータの回路構成図である。FIG. 3 is a circuit configuration diagram of the switching regulator according to the second embodiment. 図4は、図3のフィードバック回路のゲイン周波数特性を示すグラフである。FIG. 4 is a graph showing gain frequency characteristics of the feedback circuit of FIG. 図5は、補償回路付きスイッチングレギュレータの回路構成図である。FIG. 5 is a circuit configuration diagram of a switching regulator with a compensation circuit. 図6は、図5のフィードバック回路のゲイン周波数特性を示すグラフである。FIG. 6 is a graph showing gain frequency characteristics of the feedback circuit of FIG. 図7は、第3の実施形態に係るスイッチングレギュレータの回路構成図である。FIG. 7 is a circuit configuration diagram of a switching regulator according to the third embodiment. 図8は、図7のフィードバック回路のゲイン周波数特性を示すグラフである。FIG. 8 is a graph showing gain frequency characteristics of the feedback circuit of FIG. 図9は、第4の実施形態に係るスイッチングレギュレータの回路構成図である。FIG. 9 is a circuit configuration diagram of a switching regulator according to the fourth embodiment. 図10は、図9のフィードバック回路のゲイン周波数特性を示すグラフである。FIG. 10 is a graph showing gain frequency characteristics of the feedback circuit of FIG. 図11は、第5の実施形態に係るスイッチングレギュレータの回路構成図である。FIG. 11 is a circuit configuration diagram of a switching regulator according to the fifth embodiment. 図12は、図11のフィードバック回路のゲイン周波数特性を示すグラフである。FIG. 12 is a graph showing gain frequency characteristics of the feedback circuit of FIG. 図13は、従来のリップルレギュレータの回路構成図である。FIG. 13 is a circuit configuration diagram of a conventional ripple regulator. 図14は、図13のレギュレータの動作波形図である。FIG. 14 is an operation waveform diagram of the regulator of FIG. 図15は、疑似リップル電圧を用いた従来のスイッチングレギュレータの回路構成図である。FIG. 15 is a circuit configuration diagram of a conventional switching regulator using a pseudo ripple voltage.

(第1の実施形態)
図1は、第1の実施形態に係るスイッチングレギュレータの回路構成を示す。スイッチ素子1,2とインダクタ3でパワー段が構成される。スイッチ素子1,2には互いに逆論理の駆動信号に従って交互にスイッチングする。スイッチ素子1,2が交互にスイッチングすることにより、インダクタ3の入力端には入力直流電圧Vinを波高値とするパルス波形が印加される。パワー段の出力であるインダクタ3の出力端には出力キャパシタ4が接続され、インダクタ3に印加されたパルス波形が平均化されて、負荷5に直流の出力電圧Voutが供給される。
(First embodiment)
FIG. 1 shows a circuit configuration of a switching regulator according to the first embodiment. The switch elements 1 and 2 and the inductor 3 constitute a power stage. The switch elements 1 and 2 are alternately switched according to drive signals having opposite logics. By switching the switch elements 1 and 2 alternately, a pulse waveform having the peak value of the input DC voltage Vin is applied to the input terminal of the inductor 3. An output capacitor 4 is connected to the output terminal of the inductor 3 that is the output of the power stage, the pulse waveform applied to the inductor 3 is averaged, and the DC output voltage Vout is supplied to the load 5.

フィードバック回路7は、出力電圧Voutの検出およびノイズ成分の除去を行う。ここで、フィードバック回路7のフィルタ特性は、少なくともスイッチング周波数の成分を減衰したり位相を回したりしない1次LPF以上である必要がある。スイッチング周波数の成分の減衰や位相回りがあると、出力電圧Voutのリップルを正しく検出することができず、安定な制御特性を得ることができないからである。   The feedback circuit 7 detects the output voltage Vout and removes noise components. Here, the filter characteristic of the feedback circuit 7 needs to be at least a first-order LPF which does not attenuate the phase of the switching frequency or rotate the phase. This is because the ripple of the output voltage Vout cannot be detected correctly and stable control characteristics cannot be obtained if there is an attenuation or phase shift of the switching frequency component.

フィードバック回路7の出力は、フィードバック電圧Vfbとして比較器8の負入力端子に印加される。比較器8の正入力端子には、目標電圧Vref1が印加される。疑似リップル発生器6は、基準電圧Vrefにスイッチ素子1がターンオフするごとに所定の時間変化をする電圧(擬似リップル波形電圧)を重畳して目標電圧Vref1を発生させる。比較器8の出力は一定時間トリガ回路9のトリガ信号となる。一定時間トリガ回路9は、比較器8の出力がHレベルになったとき、出力を一定時間アクティブ(Hレベル)にする。一定時間トリガ回路9の出力はスイッチ素子1,2の駆動信号となる。   The output of the feedback circuit 7 is applied to the negative input terminal of the comparator 8 as a feedback voltage Vfb. A target voltage Vref <b> 1 is applied to the positive input terminal of the comparator 8. The pseudo ripple generator 6 generates a target voltage Vref1 by superimposing a voltage (pseudo ripple waveform voltage) that changes for a predetermined time every time the switch element 1 is turned off on the reference voltage Vref. The output of the comparator 8 becomes a trigger signal of the trigger circuit 9 for a predetermined time. The constant time trigger circuit 9 makes the output active (H level) for a fixed time when the output of the comparator 8 becomes H level. The output of the trigger circuit 9 for a certain time becomes a drive signal for the switch elements 1 and 2.

図2は、本実施形態に係るスイッチングレギュレータの動作波形を示す。スイッチ素子1がオンでスイッチ素子2がオフのとき、目標電圧Vref1は負の傾斜を有し、スイッチ素子1がオフでスイッチ素子2がオンのとき、目標電圧Vref1は正の傾斜を有する。フィードバック電圧Vfbが目標電圧Vref1よりも低くなると、比較器8は一定時間トリガ回路9へトリガ信号を出力する。一定時間トリガ回路9はスイッチ素子1を固定オン時間Tonだけオン状態とする駆動信号を出力する。   FIG. 2 shows operation waveforms of the switching regulator according to the present embodiment. When the switch element 1 is on and the switch element 2 is off, the target voltage Vref1 has a negative slope, and when the switch element 1 is off and the switch element 2 is on, the target voltage Vref1 has a positive slope. When the feedback voltage Vfb becomes lower than the target voltage Vref1, the comparator 8 outputs a trigger signal to the trigger circuit 9 for a predetermined time. The fixed time trigger circuit 9 outputs a drive signal for turning on the switch element 1 for a fixed on time Ton.

以上のような構成と動作によって本実施形態に係るスイッチングレギュレータはフィードバック回路7で、出力電圧Voutのノイズを除去することにより、出力電圧Voutのノイズによる誤動作を防止することができる。   With the configuration and operation as described above, the switching regulator according to the present embodiment can prevent the malfunction due to the noise of the output voltage Vout by removing the noise of the output voltage Vout by the feedback circuit 7.

なお、図13のリップルレギュレータについてもフィードバック回路7を設けることで上記と同様の効果が奏される。また、同期整流が不要の場合には、スイッチ素子2に代えてダイオードを用いてもよい。   Note that the ripple regulator of FIG. 13 provides the same effect as described above by providing the feedback circuit 7. When synchronous rectification is not required, a diode may be used instead of the switch element 2.

(第2の実施形態)
図3は、第2の実施形態に係るスイッチングレギュレータの回路構成を示す。本実施形態に係るスイッチングレギュレータの概略構成は第1の実施形態と同様である。フィードバック回路7は、出力電圧Voutとグランドとの間に直列接続された抵抗素子71,72、およびこれら抵抗素子の接続点とグランドとの間に接続されたコンデンサ77を備えている。フィードバック回路7は、抵抗素子71,72の抵抗分割により出力電圧Voutを検出するとともに、抵抗素子71,72およびコンデンサ77による1次LPFで出力電圧Voutの高周波ノイズを除去する。図4は、フィードバック回路7のゲイン周波数特性を示す。フィードバック回路7でスイッチング周波数の成分には影響しないように出力電圧Voutの高周波のノイズを除去して比較器8にフィードバックすることにより、当該スイッチングレギュレータの出力電圧Voutを安定制御し、かつ、出力電圧Voutの高周波ノイズによる誤動作を防止することができる。
(Second Embodiment)
FIG. 3 shows a circuit configuration of the switching regulator according to the second embodiment. The schematic configuration of the switching regulator according to this embodiment is the same as that of the first embodiment. The feedback circuit 7 includes resistance elements 71 and 72 connected in series between the output voltage Vout and the ground, and a capacitor 77 connected between the connection point of these resistance elements and the ground. The feedback circuit 7 detects the output voltage Vout by resistance division of the resistance elements 71 and 72 and removes high frequency noise of the output voltage Vout by a primary LPF by the resistance elements 71 and 72 and the capacitor 77. FIG. 4 shows the gain frequency characteristic of the feedback circuit 7. The feedback circuit 7 removes high-frequency noise from the output voltage Vout so as not to affect the switching frequency component, and feeds it back to the comparator 8, thereby stably controlling the output voltage Vout of the switching regulator and outputting the output voltage. It is possible to prevent malfunction due to high frequency noise of Vout.

(第3の実施形態)
第2の実施形態に係るスイッチングレギュレータの構成において、コンデンサ77を省略しても、実際には、フィードバック電圧Vfbと並列にある寄生コンデンサと抵抗素子71,72で寄生LPFが構成されている。さらに最近の低消費電力化要求のために抵抗素子71,72は高抵抗値に設定される傾向にある。このため寄生LPFのカットオフ周波数がスイッチング周波数より低くなると、出力電圧Voutのリップルを正しく検出することができず、安定な制御特性を得ることができなくなる。そこで、図5のように抵抗素子71に並列にコンデンサ75を接続することによって、スイッチング周波数領域のゲインを補償し、出力電圧Voutを安定制御することができる。なお、図中のコンデンサ77’は寄生コンデンサである。図6は、フィードバック回路7のゲイン周波数特性である。寄生コンデンサ77’によるカットオフ周波数よりも低周波領域にコンデンサ75によるゼロ点が設定され、スイッチング周波数でのゲインを稼ぐことができる。
(Third embodiment)
In the configuration of the switching regulator according to the second embodiment, even if the capacitor 77 is omitted, the parasitic LPF is actually configured by the parasitic capacitor and the resistance elements 71 and 72 in parallel with the feedback voltage Vfb. Furthermore, the resistance elements 71 and 72 tend to be set to a high resistance value due to the recent demand for low power consumption. For this reason, if the cutoff frequency of the parasitic LPF becomes lower than the switching frequency, the ripple of the output voltage Vout cannot be detected correctly, and stable control characteristics cannot be obtained. Therefore, by connecting the capacitor 75 in parallel to the resistance element 71 as shown in FIG. 5, the gain in the switching frequency region can be compensated and the output voltage Vout can be stably controlled. Note that the capacitor 77 'in the figure is a parasitic capacitor. FIG. 6 shows gain frequency characteristics of the feedback circuit 7. A zero point by the capacitor 75 is set in a lower frequency region than the cutoff frequency by the parasitic capacitor 77 ′, and a gain at the switching frequency can be obtained.

しかしながらこのような補償回路は、高周波ゲインを全体に増大してしまうので、高周波ノイズによる誤動作を誘発するという問題もある。第3の実施形態に係るスイッチングレギュレータはそのような問題を解消するためのものである。   However, since such a compensation circuit increases the overall high frequency gain, there is also a problem of inducing a malfunction due to high frequency noise. The switching regulator according to the third embodiment is for solving such a problem.

図7は、第3の実施形態に係るスイッチングレギュレータの回路構成を示す。本実施形態に係るスイッチングレギュレータの概略構成は第1の実施形態と同様である。フィードバック回路7は、出力電圧Voutとグランドとの間に直列接続された抵抗素子71,72,73、および抵抗素子72に並列接続されたコンデンサ75を備えている。コンデンサ75は、抵抗素子71に並列接続されていてもよい。フィードバック回路7は、抵抗素子71,72,73の抵抗分割により出力電圧Voutを検出する。抵抗素子72,73の接続点の電圧がフィードバック電圧Vfbとなる。フィードバック回路7のフィルタ特性は、寄生コンデンサ77’を考慮に入れると、図8に示すような2つの極と1つのゼロ点をもつ特性となる。すなわち、本実施形態によると、図6のフィルタ特性に極を1つ追加して2つの極と1つのゼロ点をもつフィルタ特性とすることで、前述したような補償回路が高周波ゲインを増大してしまう問題を解消し、高周波ノイズによる誤動作を防止することができる。   FIG. 7 shows a circuit configuration of a switching regulator according to the third embodiment. The schematic configuration of the switching regulator according to this embodiment is the same as that of the first embodiment. The feedback circuit 7 includes resistance elements 71, 72, 73 connected in series between the output voltage Vout and the ground, and a capacitor 75 connected in parallel to the resistance element 72. The capacitor 75 may be connected in parallel to the resistance element 71. The feedback circuit 7 detects the output voltage Vout by resistance division of the resistance elements 71, 72, and 73. The voltage at the connection point of the resistance elements 72 and 73 becomes the feedback voltage Vfb. The filter characteristic of the feedback circuit 7 has two poles and one zero point as shown in FIG. 8 when the parasitic capacitor 77 'is taken into consideration. That is, according to the present embodiment, by adding one pole to the filter characteristic of FIG. 6 to obtain a filter characteristic having two poles and one zero point, the compensation circuit as described above increases the high frequency gain. Can be eliminated, and malfunction due to high frequency noise can be prevented.

(第4の実施形態)
図9は、第4の実施形態に係るスイッチングレギュレータの回路構成を示す。本実施形態に係るスイッチングレギュレータの概略構成は第1の実施形態と同様である。フィードバック回路7は、出力電圧Voutとグランドとの間に直列接続された抵抗素子71,72,73,74、抵抗素子72に並列接続されたコンデンサ75、および抵抗素子73に並列接続されたコンデンサ76を備えている。コンデンサ75は、抵抗素子71に並列接続されていてもよい。また、コンデンサ76は、抵抗素子74に並列接続されていてもよい。フィードバック回路7は、抵抗素子71,72,73,74の抵抗分割により出力電圧Voutを検出する。抵抗素子72,73の接続点の電圧がフィードバック電圧Vfbとなる。ここで、抵抗素子71,72とコンデンサ75でできる1つの極と1つのゼロ点が、抵抗素子73,74とコンデンサ76でできる1つの極と1つのゼロ点で相殺されるように、各抵抗素子および各コンデンサの特性値を調整している。
(Fourth embodiment)
FIG. 9 shows a circuit configuration of a switching regulator according to the fourth embodiment. The schematic configuration of the switching regulator according to this embodiment is the same as that of the first embodiment. The feedback circuit 7 includes resistance elements 71, 72, 73, 74 connected in series between the output voltage Vout and the ground, a capacitor 75 connected in parallel to the resistance element 72, and a capacitor 76 connected in parallel to the resistance element 73. It has. The capacitor 75 may be connected in parallel to the resistance element 71. The capacitor 76 may be connected in parallel to the resistance element 74. The feedback circuit 7 detects the output voltage Vout by resistance division of the resistance elements 71, 72, 73, and 74. The voltage at the connection point of the resistance elements 72 and 73 becomes the feedback voltage Vfb. Here, each resistance is set such that one pole and one zero point formed by the resistance elements 71 and 72 and the capacitor 75 are offset by one pole and one zero point formed by the resistance elements 73 and 74 and the capacitor 76. The characteristic values of the element and each capacitor are adjusted.

図10は、フィードバック回路7のゲイン周波数特性を示す。抵抗素子71,72,73,74に流れる電流を小さくするためにこれら抵抗素子の抵抗値を大きくする場合、もしコンデンサ75,76がなければフィードバック回路7のインピーダンスが大きくなり、寄生コンデンサ77’とで構成される寄生LPFのカットオフ周波数がスイッチング周波数よりも低くなってスイッチングレギュレータの動作が不安定になるおそれがある。一方、コンデンサ75,76を設けることでフィードバック回路7のインピーダンスを十分が低くなり、寄生LPFのカットオフ周波数を高くすることができる。寄生LPFの特性をスイッチング周波数の成分に影響を及ぼさない程度に調整することで、出力電圧Voutを安定制御し、かつ、出力電圧Voutの高周波ノイズによる誤動作を防止することができる。   FIG. 10 shows the gain frequency characteristic of the feedback circuit 7. When the resistance values of these resistance elements are increased in order to reduce the current flowing through the resistance elements 71, 72, 73, 74, the impedance of the feedback circuit 7 will increase if the capacitors 75, 76 are not provided, and the parasitic capacitor 77 '. The cutoff frequency of the parasitic LPF constituted by the above may be lower than the switching frequency, and the operation of the switching regulator may become unstable. On the other hand, by providing the capacitors 75 and 76, the impedance of the feedback circuit 7 becomes sufficiently low, and the cutoff frequency of the parasitic LPF can be increased. By adjusting the characteristics of the parasitic LPF so as not to affect the component of the switching frequency, it is possible to stably control the output voltage Vout and prevent malfunction due to high frequency noise of the output voltage Vout.

(第5の実施形態)
図11は、第5の実施形態に係るスイッチングレギュレータの回路構成を示す。本実施形態に係るスイッチングレギュレータの概略構成は第1の実施形態と同様である。本実施形態に係るスイッチングレギュレータのフィードバック回路7は、第2の実施形態に係るスイッチングレギュレータのフィードバック回路7において出力電圧Voutと抵抗素子71との間にツインT型ノッチフィルタ78を追加したものである。ツインT型ノッチフィルタ78はBEFとして機能する。ここで、BEFのリジェクト中心周波数をスイッチングノイズの周波数近傍に調整している。なお、コンデンサ77を省略してもよい。
(Fifth embodiment)
FIG. 11 shows a circuit configuration of a switching regulator according to the fifth embodiment. The schematic configuration of the switching regulator according to this embodiment is the same as that of the first embodiment. The feedback circuit 7 of the switching regulator according to this embodiment is obtained by adding a twin T-type notch filter 78 between the output voltage Vout and the resistance element 71 in the feedback circuit 7 of the switching regulator according to the second embodiment. . The twin T-type notch filter 78 functions as a BEF. Here, the reject center frequency of the BEF is adjusted to be close to the frequency of the switching noise. The capacitor 77 may be omitted.

図12は、フィードバック回路7のゲイン周波数特性を示す。ツインT型ノッチフィルタ78によってスイッチングノイズが効果的に除去される。これにより、出力電圧Voutを安定制御し、かつ、出力電圧Voutの高周波ノイズによる誤動作を効果的に防止することができる。   FIG. 12 shows the gain frequency characteristic of the feedback circuit 7. Switching noise is effectively removed by the twin T-type notch filter 78. Thereby, it is possible to stably control the output voltage Vout and to effectively prevent malfunction due to high frequency noise of the output voltage Vout.

本発明に係るスイッチングレギュレータは、負荷が急変した場合の応答を劣化させることなく、出力電圧のノイズによる誤動作を防止することができるため、高速応答が要求され、各種電子機器に直流電圧を供給する降圧型の電源回路等に有用である。   The switching regulator according to the present invention can prevent malfunction due to noise in the output voltage without deteriorating the response when the load suddenly changes, and thus requires a high-speed response and supplies a DC voltage to various electronic devices. This is useful for a step-down power supply circuit.

1 スイッチ素子
2 スイッチ素子
6 疑似リップル発生器
7 フィードバック回路
71 抵抗素子(第1の抵抗素子)
72 抵抗素子(第2の抵抗素子)
73 抵抗素子(第3の抵抗素子)
74 抵抗素子(第4の抵抗素子)
75 コンデンサ
76 コンデンサ
77 コンデンサ
78 ツインT型ノッチフィルタ
8 比較器
9 一定時間トリガ回路
DESCRIPTION OF SYMBOLS 1 Switch element 2 Switch element 6 Pseudo ripple generator 7 Feedback circuit 71 Resistance element (1st resistance element)
72 resistance element (second resistance element)
73 resistance element (third resistance element)
74 resistance element (fourth resistance element)
75 Capacitor 76 Capacitor 77 Capacitor 78 Twin T-type Notch Filter 8 Comparator 9 Trigger Circuit for a Fixed Time

Claims (5)

スイッチ素子をスイッチング制御して入力電圧を降圧して出力電圧を生成するスイッチングレギュレータであって、
与えられた基準電圧に前記スイッチ素子がターンオフするごとに所定の時間変化をする電圧を重畳した目標電圧を発生させる疑似リップル発生器と、
前記出力電圧に含まれる高周波成分をカットしてフィードバック電圧を生成するフィードバック回路と、
前記目標電圧と前記フィードバック電圧とを比較する比較器と、
前記比較器の出力が所定の論理変化をしたとき、出力を一定時間アクティブにする一定時間トリガ回路とを備え、
前記スイッチ素子は、前記一定時間トリガ回路の出力に従ってスイッチング動作を行う
ことを特徴とするスイッチングレギュレータ。
A switching regulator that performs switching control of a switch element to step down an input voltage and generate an output voltage,
A pseudo ripple generator that generates a target voltage in which a voltage that changes for a predetermined time each time the switching element is turned off to a given reference voltage;
A feedback circuit that generates a feedback voltage by cutting a high-frequency component contained in the output voltage;
A comparator for comparing the target voltage and the feedback voltage;
A fixed time trigger circuit that activates the output for a fixed time when the output of the comparator has a predetermined logic change;
The switching regulator performs a switching operation according to an output of the trigger circuit for a predetermined time.
請求項1のスイッチングレギュレータにおいて、
前記フィードバック回路は、
前記出力電圧とグランドとの間に直列接続された第1および第2の抵抗素子と、
前記第1および第2の抵抗素子の接続点とグランドとの間に接続されたコンデンサとを有し、
前記第1および第2の抵抗素子の接続点から前記フィードバック電圧を出力する
ことを特徴とするスイッチングレギュレータ。
The switching regulator of claim 1,
The feedback circuit includes:
First and second resistance elements connected in series between the output voltage and ground;
A capacitor connected between a connection point of the first and second resistance elements and a ground;
A switching regulator that outputs the feedback voltage from a connection point of the first and second resistance elements.
請求項1のスイッチングレギュレータにおいて、
前記フィードバック回路は、
前記出力電圧が入力されるツインT型ノッチフィルタと、
前記ツインT型ノッチフィルタの出力とグランドとの間に直列接続された第1および第2の抵抗素子とを有し、
前記第1および第2の抵抗素子の接続点から前記フィードバック電圧を出力する
ことを特徴とするスイッチングレギュレータ。
The switching regulator of claim 1,
The feedback circuit includes:
A twin T-type notch filter to which the output voltage is input;
First and second resistance elements connected in series between the output of the twin T-type notch filter and the ground;
A switching regulator that outputs the feedback voltage from a connection point of the first and second resistance elements.
請求項1のスイッチングレギュレータにおいて、
前記フィードバック回路は、
前記出力電圧とグランドとの間に直列接続された第1、第2および第3の抵抗素子と、
前記第1および第2の抵抗素子のいずれか一方に並列接続されたコンデンサとを有し、
前記第2および第3の抵抗素子の接続点から前記フィードバック電圧を出力する
ことを特徴とするスイッチングレギュレータ。
The switching regulator of claim 1,
The feedback circuit includes:
First, second and third resistance elements connected in series between the output voltage and ground;
A capacitor connected in parallel to one of the first and second resistance elements,
A switching regulator that outputs the feedback voltage from a connection point of the second and third resistance elements.
請求項4のスイッチングレギュレータにおいて、
前記フィードバック回路は、
前記第3の抵抗素子とグランドとの間に接続された第4の抵抗素子と、
前記第3および第4の抵抗素子のいずれか一方に並列接続されたコンデンサとを有する
ことを特徴とするスイッチングレギュレータ。
The switching regulator of claim 4,
The feedback circuit includes:
A fourth resistance element connected between the third resistance element and the ground;
A switching regulator comprising: a capacitor connected in parallel to one of the third and fourth resistance elements.
JP2010062226A 2010-03-18 2010-03-18 Switching regulator Pending JP2011199973A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010062226A JP2011199973A (en) 2010-03-18 2010-03-18 Switching regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010062226A JP2011199973A (en) 2010-03-18 2010-03-18 Switching regulator

Publications (1)

Publication Number Publication Date
JP2011199973A true JP2011199973A (en) 2011-10-06

Family

ID=44877493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010062226A Pending JP2011199973A (en) 2010-03-18 2010-03-18 Switching regulator

Country Status (1)

Country Link
JP (1) JP2011199973A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928294B2 (en) 2012-03-15 2015-01-06 Fuji Electric Co., Ltd. Step-up switching power supply
KR20150045567A (en) * 2013-10-18 2015-04-29 매그나칩 반도체 유한회사 Dc-dc converter
US9172302B2 (en) 2012-12-05 2015-10-27 Sanken Electric Co., Ltd. Switching power supply device of the ripple control method
US10097175B2 (en) 2016-12-28 2018-10-09 Kabushiki Kaisha Toshiba Semiconductor device and DC-DC converter
JP2022095857A (en) * 2018-06-22 2022-06-28 ローム株式会社 Switching power supply and semiconductor integrated circuit device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928294B2 (en) 2012-03-15 2015-01-06 Fuji Electric Co., Ltd. Step-up switching power supply
US9172302B2 (en) 2012-12-05 2015-10-27 Sanken Electric Co., Ltd. Switching power supply device of the ripple control method
KR20150045567A (en) * 2013-10-18 2015-04-29 매그나칩 반도체 유한회사 Dc-dc converter
KR102068843B1 (en) 2013-10-18 2020-01-22 매그나칩 반도체 유한회사 Dc-dc converter
US10097175B2 (en) 2016-12-28 2018-10-09 Kabushiki Kaisha Toshiba Semiconductor device and DC-DC converter
JP2022095857A (en) * 2018-06-22 2022-06-28 ローム株式会社 Switching power supply and semiconductor integrated circuit device
US11664775B2 (en) 2018-06-22 2023-05-30 Rohm Co., Ltd. Switching power supply, semiconductor integrated circuit device, and differential input circuit
JP7307229B2 (en) 2018-06-22 2023-07-11 ローム株式会社 Switching power supply, semiconductor integrated circuit device

Similar Documents

Publication Publication Date Title
US9391511B2 (en) Fast response control circuit and control method thereof
US8441231B2 (en) Bidirectional hysteretic power converter
US8665612B2 (en) Constant current controller
KR20170120605A (en) Multi-level switching regulator circuits and methods with finite state machine control
TWI613883B (en) Constant on-time converter having fast transient response
KR20140075102A (en) Apparatus for converting energy
US9287779B2 (en) Systems and methods for 100 percent duty cycle in switching regulators
KR20100005486A (en) Switch control device and converter comprising the same
JP2005110369A (en) Ripple converter
US9966849B1 (en) Current mode voltage converter having fast transient response
JP6594797B2 (en) Switching regulator
TWI394356B (en) Control device for dc-dc converter and related dc-dc converter
JP2007116823A (en) Circuit and method for controlling dc-dc converter
KR20140041108A (en) Power supply circuit and hysteresis buck converter
JP2017506868A (en) Burst mode control
JP2010088218A (en) Dc/dc converter
US20140340059A1 (en) Timing generator and timing signal generation method for power converter
JP2011199973A (en) Switching regulator
US9467044B2 (en) Timing generator and timing signal generation method for power converter
JP5282067B2 (en) Power factor correction circuit and start-up operation control method thereof
JP2013074635A (en) Dc-dc converter
US10469073B1 (en) Signal reconstruction circuit
US10008926B2 (en) Switched capacitor DC-DC power converter circuit and voltage output method using the same
JP2007135287A (en) Dc-dc converter
US8476883B2 (en) Compensation circuits and control methods of switched mode power supply