JP2011199606A - Amplifier, and radio equipment - Google Patents

Amplifier, and radio equipment Download PDF

Info

Publication number
JP2011199606A
JP2011199606A JP2010064342A JP2010064342A JP2011199606A JP 2011199606 A JP2011199606 A JP 2011199606A JP 2010064342 A JP2010064342 A JP 2010064342A JP 2010064342 A JP2010064342 A JP 2010064342A JP 2011199606 A JP2011199606 A JP 2011199606A
Authority
JP
Japan
Prior art keywords
input
amplifier
voltage
output
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010064342A
Other languages
Japanese (ja)
Other versions
JP5471665B2 (en
Inventor
Nobuyoshi Kijima
信芳 来嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP2010064342A priority Critical patent/JP5471665B2/en
Publication of JP2011199606A publication Critical patent/JP2011199606A/en
Application granted granted Critical
Publication of JP5471665B2 publication Critical patent/JP5471665B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To prevent the deterioration of the linearity of the input/output characteristics of an amplifier.SOLUTION: The amplifier includes a feedback transformer L3 whose both ends on the primary side are connected between the respective output sides of a pair of FET elements Q1, Q2 and which outputs step-down signals for which signals outputted from the FET elements Q1, Q2 are stepped down from both ends on the secondary side, rectifying diodes D1, D2 which are connected in the direction of rectification toward the input side of the FET elements Q1, Q2 between the respective input sides of the FET elements Q1, Q2 and the respective secondary sides of the feedback transformer L3 for outputting the step-down signals having the same phase with that on the input side of the FET elements Q1, Q2, and a bias circuit for supplying a bias voltage or a bias current to the input side of the FET elements Q1, Q2 through the rectifying diodes D1, D2.

Description

本発明は、増幅器及び無線機器に関する。   The present invention relates to an amplifier and a wireless device.

近年、無線機器等に用いられる高周波増幅器(以下、増幅器)は、増幅する周波数が高くなるほど、出力電力(飽和出力)が低下し、入出力特性が悪化することが知られている。   2. Description of the Related Art In recent years, it is known that a high frequency amplifier (hereinafter referred to as an amplifier) used for a wireless device or the like decreases output power (saturated output) and deteriorates input / output characteristics as the frequency of amplification increases.

増幅器の入出力特性を改善する技術としては、実開昭63−40700号(実用新案文献1)の公知技術を応用して、ダイオードの整流作用(効果)により、増幅器の入出力特性を改善する技術がある。具体的には、実用新案文献1には、映像増幅器の入力側とグランドとの間に、ダイオードと高域通過フィルタとを直接に接続した構成において、映像信号の高輝度部分に対してはダイオードが遮断状態となる一方、映像信号の低輝度部分に対してはダイオードが導通状態となるバイアス電圧をダイオードに与える技術が記載されている。   As a technique for improving the input / output characteristics of the amplifier, the known technique of Japanese Utility Model Publication No. 63-40700 (Utility Model Reference 1) is applied to improve the input / output characteristics of the amplifier by the rectifying action (effect) of the diode. There is technology. Specifically, in the utility model document 1, in a configuration in which a diode and a high-pass filter are directly connected between the input side of the video amplifier and the ground, a diode is used for a high luminance portion of the video signal. Describes a technique for applying a bias voltage to the diode so that the diode becomes conductive with respect to a low-luminance portion of the video signal.

実開昭63−40700号公報Japanese Utility Model Publication No. 63-40700

一般的に、バイアス電圧を増やすと、ある程度まで増幅器のゲイン及び出力電力(飽和出力)は増加する。そのため、実用新案文献1の技術を用いて、入力電力の一部を整流し、その整流効果によって得られる電圧をバイアス電圧に付加することで、入力電力が大きくなるほどバイアス電圧がより多くかかる(印加される)ことになる。これにより、増幅器のゲイン及び飽和出力は増加する。   Generally, when the bias voltage is increased, the gain and output power (saturated output) of the amplifier are increased to some extent. Therefore, by using the technology of Utility Model Document 1, a part of the input power is rectified and a voltage obtained by the rectification effect is added to the bias voltage, so that the larger the input power, the more the bias voltage is applied (applied) Will be). This increases the gain and saturation output of the amplifier.

前記したように周波数が高い場合、増幅器のゲイン及び飽和出力が低い状態では、周波数の低い場合と比較して入力電力をより多く必要とする。このため、ダイオードの整流効果が発揮され、増幅器の入出力特性が改善される。   As described above, when the frequency is high, more input power is required when the gain and saturation output of the amplifier are low than when the frequency is low. For this reason, the rectification effect of the diode is exhibited, and the input / output characteristics of the amplifier are improved.

しかしながら、飽和出力が高く入出力特性が良好な低い周波数の場合であっても、ダイオードの整流効果は生じてしまう。このため、入出力特性の直線性が悪化しまうという問題があった。   However, even in the case of a low frequency with a high saturation output and good input / output characteristics, a diode rectification effect occurs. For this reason, there was a problem that the linearity of the input / output characteristics deteriorated.

本発明の課題は、増幅器の入出力特性の直線性が悪化することを防ぐことである。   An object of the present invention is to prevent deterioration in linearity of input / output characteristics of an amplifier.

上記課題を解決するため、本発明の増幅器は、
プッシュプル動作が行われるように接続された少なくとも一対の増幅素子と、
前記一対の増幅素子の出力側の各々の間に1次側の両端が接続され、2次側の両端より前記増幅素子から出力される信号を降圧した降圧信号を出力するトランスと、
前記増幅素子の入力側の各々と、前記増幅素子の入力側の位相と同相となる前記降圧信号を出力する前記トランスの2次側の各々との間に、前記増幅素子の入力側に向かって整流する方向に接続された整流素子と、
前記整流素子を介して前記増幅素子の入力側にバイアス電圧またはバイアス電流を供給するバイアス回路と、
を備えることを特徴とする。
In order to solve the above problems, an amplifier according to the present invention includes:
At least a pair of amplifying elements connected to perform a push-pull operation;
A transformer for outputting a step-down signal obtained by stepping down a signal output from the amplification element from both ends of the secondary side, with both ends on the primary side connected between the output sides of the pair of amplification elements;
Between each of the input sides of the amplification element and each of the secondary sides of the transformer that outputs the step-down signal in phase with the phase on the input side of the amplification element, toward the input side of the amplification element A rectifying element connected in the direction of rectification;
A bias circuit for supplying a bias voltage or a bias current to the input side of the amplifying element via the rectifying element;
It is characterized by providing.

さらに、本発明の増幅器は、
前記トランスの2次側と前記増幅素子の入力側とを接続する負帰還回路を備えることを特徴とする。
Furthermore, the amplifier of the present invention includes:
A negative feedback circuit for connecting a secondary side of the transformer and an input side of the amplifying element is provided.

また、本発明の無線機器は、
前記増幅器を備えることを特徴とする。
In addition, the wireless device of the present invention,
The amplifier is provided.

本発明によれば、増幅器の入出力特性の直線性が悪化するのを防ぐことができる。   According to the present invention, it is possible to prevent the linearity of the input / output characteristics of the amplifier from deteriorating.

本発明に係る実施の形態における増幅器の回路構成を示す図である。It is a figure which shows the circuit structure of the amplifier in embodiment which concerns on this invention. 高周波入力電圧と電圧VGSとの関係を示した図である。It is the figure which showed the relationship between a high frequency input voltage and the voltage VGS. 入出力特性が良好な場合と、補正により入出力特性が悪化した場合の関係を示した図である。It is the figure which showed the relationship when an input / output characteristic is favorable, and when an input / output characteristic deteriorates by correction | amendment. 増幅素子のゲインと電圧VGSとの関係を示した図である。It is the figure which showed the relationship between the gain of an amplification element, and the voltage VGS. 飽和出力が少ない場合の入出力特性と、補正により入出力特性が改善した場合を示した図である。It is the figure which showed the input / output characteristic when there are few saturation outputs, and the case where the input / output characteristic improved by correction | amendment. 本発明に係る実施の形態の変形例における増幅器の回路構成を示す図である。It is a figure which shows the circuit structure of the amplifier in the modification of embodiment which concerns on this invention.

以下、添付図面を参照して本発明に係る実施の形態を詳細に説明する。ただし、発明の範囲は、図示例に限定されない。   Embodiments according to the present invention will be described below in detail with reference to the accompanying drawings. However, the scope of the invention is not limited to the illustrated examples.

図1〜図5を参照して、本発明に係る実施の形態を説明する。先ず、図1を参照して、本発明に係る増幅器1の回路構成について説明する。増幅器1は、プッシュプル動作を行う増幅素子としてFETを使用したプッシュプル増幅器である。増幅器1は、無線機器等に適用される。以下、増幅器1は短波帯(1.8MHz〜50MHz)の周波数を増幅する増幅器として説明する。   Embodiments according to the present invention will be described with reference to FIGS. First, a circuit configuration of the amplifier 1 according to the present invention will be described with reference to FIG. The amplifier 1 is a push-pull amplifier that uses an FET as an amplification element that performs a push-pull operation. The amplifier 1 is applied to a wireless device or the like. Hereinafter, the amplifier 1 will be described as an amplifier that amplifies a frequency in a short wave band (1.8 MHz to 50 MHz).

具体的には、増幅器1は、入力端子INと、入力整合トランスL1と、入力信号を通過させ、バイアス電圧を独立して供給するために直流成分を除去(阻止)する直流阻止コンデンサC1,C2と、バイアス電圧を分圧するためのバイアス分圧用抵抗器R1,R2,R3,R4,R5,R6と、整流用ダイオードD1,D2と、高周波通過用コンデンサC3,C4と、第1、第2の増幅素子としての増幅素子FETQ1,Q2と、出力整合トランスL2と、出力端子OUTと、バイアス電圧を設定するためのバイアス設定用可変抵抗器VR1,VR2と、帰還用トランスL3と、高周波電位をグランドレベルに落とすためのバイパスコンデンサC5、C6,C7と、を備えて構成される。   Specifically, the amplifier 1 includes an input terminal IN, an input matching transformer L1, and DC blocking capacitors C1 and C2 that allow the input signal to pass through and remove (block) the DC component to supply the bias voltage independently. Bias voltage dividing resistors R1, R2, R3, R4, R5, R6 for dividing the bias voltage, rectifying diodes D1, D2, high frequency passing capacitors C3, C4, first and second resistors Amplifying elements FETQ1 and Q2 as an amplifying element, output matching transformer L2, output terminal OUT, bias setting variable resistors VR1 and VR2 for setting a bias voltage, feedback transformer L3, and high-frequency potential are grounded. Bypass capacitors C5, C6, C7 for dropping to a level are provided.

なお、図1の増幅器1の回路構成において、バイアス分圧用抵抗R1,R2,R3,R4、R5、R6、整流用ダイオードD1,D2、及びバイアス設定用可変抵抗器VR1,VR2は、バイアス回路に相当する。バイアス設定用可変抵抗器VR1,VR2は、増幅素子FETQ1,Q2に供給されるバイアス電圧又はバイアス電流を調整するための調整手段として機能する。   In the circuit configuration of the amplifier 1 of FIG. 1, bias voltage dividing resistors R1, R2, R3, R4, R5, R6, rectifying diodes D1, D2, and bias setting variable resistors VR1, VR2 are provided in the bias circuit. Equivalent to. The bias setting variable resistors VR1 and VR2 function as adjusting means for adjusting the bias voltage or the bias current supplied to the amplifying elements FETQ1 and Q2.

増幅素子FETQ1、Q2は、プッシュプル動作を行う一対の増幅素子である。具体的には、増幅素子FETQ1が動作する(増幅作用を行う)ときは、増幅素子FETQ2は動作せず、増幅素子FETQ2が動作するときは、増幅素子FETQ1は動作しない。ゲインを多くとるためには増幅素子FETQ1、Q2のソースを接地することが多く、ソース接地の場合は増幅素子の入力側と出力側とでは位相が反転する。   The amplifying elements FETQ1 and Q2 are a pair of amplifying elements that perform a push-pull operation. Specifically, when the amplification element FETQ1 operates (performs amplification), the amplification element FETQ2 does not operate, and when the amplification element FETQ2 operates, the amplification element FETQ1 does not operate. In order to increase the gain, the sources of the amplifier elements FETQ1 and Q2 are often grounded. In the case of grounded source, the phase is inverted between the input side and the output side of the amplifier element.

帰還用トランスL3は、一次側の両端が増幅素子FETQ1、Q2の出力側(ドレイン端子側)に接続されている。また、帰還用トランスL3の2次側は、2次側の巻線を所定の巻数比とされ、さらに中点タップを備える。当該中点タップはグランドレベルに接地されている。また、帰還用トランスL3は、増幅素子FETQ1、Q2の出力信号(例えば、後述する電圧波形A2等)を降圧し、降圧した降圧信号(例えば、後述する電圧波形A3等)を出力する。   Both ends of the primary side of the feedback transformer L3 are connected to the output side (drain terminal side) of the amplification elements FETQ1, Q2. On the secondary side of the feedback transformer L3, the secondary side winding has a predetermined turns ratio, and further includes a midpoint tap. The midpoint tap is grounded to the ground level. The feedback transformer L3 steps down the output signals (for example, a voltage waveform A2 described later) of the amplification elements FETQ1, Q2, and outputs a stepped down signal (for example, a voltage waveform A3 described later).

帰還用トランスL3の2次側は各々、高周波通過用コンデンサC3を介して整流用ダイオードD1のアノード側に、C4を介して整流用ダイオードD2のアノード側に接続される。そのため降圧信号と増幅素子FETQ1、Q2の入力信号との位相は同相となる。   The secondary side of the feedback transformer L3 is connected to the anode side of the rectifying diode D1 via the high-frequency passing capacitor C3 and to the anode side of the rectifying diode D2 via C4. Therefore, the step-down signal and the input signals of the amplification elements FETQ1 and Q2 are in phase.

また、高周波通過用コンデンサC3,C4は、降圧信号(例えば、後述する電圧波形A3)を通過させ、バイアス電圧が帰還用トランスL3の中点タップよりグランドレベルにならないように直流成分を除去する。   The high-frequency passing capacitors C3 and C4 pass a step-down signal (for example, a voltage waveform A3 described later), and remove a DC component so that the bias voltage does not become a ground level from the midpoint tap of the feedback transformer L3.

原理的には、2次側の中点タップとグランドレベル間は高周波電流が打ち消しあって流れることは無く、中点は接地させなくてもよい。
しかし、増幅素子FETQ1、Q2の特性がまったく同じであることはまれであり、直流的な電位を安定する意味からも接地しておくことが望ましい。
In principle, high-frequency currents cancel each other and do not flow between the midpoint tap on the secondary side and the ground level, and the midpoint does not have to be grounded.
However, it is rare that the characteristics of the amplifier elements FETQ1 and Q2 are exactly the same, and it is desirable to ground them from the viewpoint of stabilizing the DC potential.

以下、本実施の形態では、バイアス電圧(ゲート端子‐ソース端子間の電圧VGS)が増幅素子FETQ1,Q2に供給されるものとして説明する。   Hereinafter, in the present embodiment, it is assumed that a bias voltage (a voltage VGS between the gate terminal and the source terminal) is supplied to the amplification elements FETQ1 and Q2.

信号が入力端子INに入力されると、その入力信号(例えば、後述する電圧波形A1等)は、たとえばバイパスコンデンサC6,バイアス分圧用抵抗器R3,整流用ダイオードD1、バイアス分圧用抵抗器R1、直流阻止コンデンサC1の経路中の整流用ダイオードD1により整流される。
また入力信号を増幅素子FETQ2が増幅し、出力された信号を帰還用トランスL3によって降圧した降圧信号(例えば、後述する電圧波形A3等)は、バイアス分圧用抵抗器R5、R1、整流用ダイオードD1、高周波通過用コンデンサC3の経路の中の整流用ダイオードD1により整流される。
降圧信号によって生じる整流の作用(以降整流作用と記す)は、入力信号によって生じる整流作用に対して電流の向きが反対のため、入力信号による整流作用を制限する。
When a signal is input to the input terminal IN, the input signal (for example, a voltage waveform A1 to be described later) includes, for example, a bypass capacitor C6, a bias voltage dividing resistor R3, a rectifying diode D1, a bias voltage dividing resistor R1, Rectified by a rectifying diode D1 in the path of the DC blocking capacitor C1.
A step-down signal (for example, a voltage waveform A3 described later) obtained by amplifying the input signal by the amplifying element FETQ2 and stepping down the output signal by the feedback transformer L3 is used as bias voltage dividing resistors R5 and R1, and a rectifying diode D1. Then, it is rectified by the rectifying diode D1 in the path of the high-frequency passing capacitor C3.
The rectifying action caused by the step-down signal (hereinafter referred to as rectifying action) limits the rectifying action by the input signal because the direction of the current is opposite to the rectifying action caused by the input signal.

整流用ダイオードD1,D2は、降圧信号に基づいて、整流作用を制限又は整流作用を実行する。整流用ダイオードD1,D2により整流作用が制限又は実行されると、制限時又は実行時の整流出力に基づいて、バイアス電圧又はバイアス電流が調整される。整流出力とは、整流用ダイオードD1,D2に流れる電流により生じる電圧の変化量のことをいう。例えば、整流用ダイオードD1により整流作用が実行され、整流用ダイオードに高周波電流I1が流れた場合、高周波電流I1が流れることにより、A32−B32間には電位差が生じる。この電位差分の電圧が整流出力に該当する。一方、整流用ダイオードD1,D2に電流が流れない場合は、整流出力はゼロとなる。   The rectifying diodes D1 and D2 limit the rectifying action or execute the rectifying action based on the step-down signal. When the rectifying action is limited or executed by the rectifying diodes D1 and D2, the bias voltage or the bias current is adjusted based on the rectified output at the time of limitation or at the time of execution. The rectified output refers to the amount of voltage change caused by the current flowing through the rectifying diodes D1 and D2. For example, when the rectifying action is performed by the rectifying diode D1 and the high-frequency current I1 flows through the rectifying diode, the high-frequency current I1 flows, thereby causing a potential difference between A32 and B32. This potential difference voltage corresponds to the rectified output. On the other hand, when no current flows through the rectifying diodes D1 and D2, the rectified output is zero.

次に、図1に示す増幅器1の動作について説明する。以下、増幅器1において、増幅する周波数が高い場合(例えば、約50MHz)と低い場合(例えば、約1.8MHz)とにおける増幅器1の動作について説明する。先ず、増幅する周波数が低い場合における増幅器1の動作について説明する。   Next, the operation of the amplifier 1 shown in FIG. 1 will be described. Hereinafter, the operation of the amplifier 1 when the frequency to be amplified is high (for example, about 50 MHz) and when it is low (for example, about 1.8 MHz) will be described. First, the operation of the amplifier 1 when the frequency to be amplified is low will be described.

一般的に、増幅する周波数が低い場合、増幅する周波数が高い場合よりも入力電圧の振幅は小さな値となる。例えば、図1に示すように、増幅する周波数が低い場合の入力電圧の電圧波形A1は、増幅する周波数が高い場合の入力電圧の電圧波形A4と比較して振幅が小さな値となる。
以下、マイナス側の位相を示す入力電圧の電圧波形A1が入力された場合における増幅器1の動作について説明する。
Generally, when the frequency to be amplified is low, the amplitude of the input voltage is smaller than when the frequency to be amplified is high. For example, as shown in FIG. 1, the voltage waveform A1 of the input voltage when the frequency to be amplified is low has a smaller amplitude than the voltage waveform A4 of the input voltage when the frequency to be amplified is high.
Hereinafter, the operation of the amplifier 1 when the voltage waveform A1 of the input voltage indicating the negative phase is input will be described.

入力整合トランスL1の2次側に電圧波形A1が現われると、増幅素子FETQ1のゲート端子に電圧波形A1が印加され、ドレイン端子に電圧波形A1と逆位相の電圧波形A2が現われる。   When the voltage waveform A1 appears on the secondary side of the input matching transformer L1, the voltage waveform A1 is applied to the gate terminal of the amplification element FETQ1, and the voltage waveform A2 having the opposite phase to the voltage waveform A1 appears at the drain terminal.

そして、帰還用トランスL3の2次側の中点タップの下側には、電圧波形A2と位相が逆位相の電圧波形A3が現われる。すなわち、電圧波形A1とA3とは位相が同相となる。ここで、増幅器1の目的とする出力は周波数によるゲイン差に係わらず一定のため、同じ出力であれば電圧波形A3は周波数に係わらず一定である。   A voltage waveform A3 having a phase opposite to that of the voltage waveform A2 appears below the midpoint tap on the secondary side of the feedback transformer L3. That is, the voltage waveforms A1 and A3 are in phase. Here, since the target output of the amplifier 1 is constant regardless of the gain difference depending on the frequency, the voltage waveform A3 is constant regardless of the frequency if the output is the same.

この場合、電圧波形A1はマイナス側の位相を示す信号であるので、高周波電流I1が図1に示す向きに流れる。また、電圧波形A3もマイナス側の位相を示す信号であるので、高周波電流I2が図1に示す向きに流れる。そうすると、高周波電流I1とI2とは互いに打ち消しあう方向に流れる。この場合、電圧波形A1の振幅は電圧波形A4よりも小さな値であるため、周波数が高い場合よりも高周波電流I1の電流成分が減少する割合は大きくなり、整流用ダイオードD1は、整流作用を制限することとなる。すなわち、整流用ダイオードD1による整流作用が弱まる。このとき、高周波電流I1とI2との電流成分がほぼ同じであるとすると、高周波電流I1とI2とは打ち消しあうので、整流用ダイオードD1の整流出力はほとんど生じない(ほぼゼロとなる)。この場合、整流用ダイオードD1の整流出力はほとんど生じないので、整流用ダイオードD1を介して、電圧+Bが分圧された電圧Vが電圧VGSとして増幅素子FETQ1に印加(供給)される。これにより、電圧VGSの上昇(かさ上げ)を抑えることができる。   In this case, since the voltage waveform A1 is a signal indicating a negative phase, the high-frequency current I1 flows in the direction shown in FIG. Further, since the voltage waveform A3 is also a signal indicating a negative phase, the high-frequency current I2 flows in the direction shown in FIG. Then, the high-frequency currents I1 and I2 flow in directions that cancel each other. In this case, since the amplitude of the voltage waveform A1 is smaller than that of the voltage waveform A4, the rate of reduction of the current component of the high-frequency current I1 is larger than when the frequency is high, and the rectifying diode D1 limits the rectifying action. Will be. That is, the rectifying action by the rectifying diode D1 is weakened. At this time, if the current components of the high-frequency currents I1 and I2 are substantially the same, the high-frequency currents I1 and I2 cancel each other, so that the rectified output of the rectifying diode D1 hardly occurs (substantially becomes zero). In this case, since the rectified output of the rectifying diode D1 hardly occurs, the voltage V obtained by dividing the voltage + B is applied (supplied) to the amplifying element FETQ1 as the voltage VGS via the rectifying diode D1. Thereby, the rise (raising) of the voltage VGS can be suppressed.

ここで、図2及び図3を参照して、周波数が低いときに、電圧VGSの上昇が抑えられた場合(ダイオードによる整流作用が弱い場合)の効果について説明する。先ず、図2について説明する。図2は、高周波入力電圧に対する電圧VGSの特性を示した図である。図2の横軸は高周波入力電圧(高周波入力電力によって生じる電圧:電圧波形A1に相当)を示す。縦軸は電圧VGSを示す。図2に示すように、電圧VGSは、高周波入力電圧の閾値V1から上昇する特性を示す。   Here, with reference to FIG. 2 and FIG. 3, the effect when the increase in the voltage VGS is suppressed when the frequency is low (when the rectifying action by the diode is weak) will be described. First, FIG. 2 will be described. FIG. 2 is a diagram showing the characteristics of the voltage VGS with respect to the high frequency input voltage. The horizontal axis of FIG. 2 shows the high frequency input voltage (voltage generated by the high frequency input power: corresponding to the voltage waveform A1). The vertical axis represents the voltage VGS. As shown in FIG. 2, the voltage VGS exhibits a characteristic that increases from the threshold value V1 of the high-frequency input voltage.

ここで、電圧VGSの上昇を抑えることができれば、図2中の矢印分、高周波入力電圧の高い側へ電圧VGSが上昇する値を閾値V2へシフトさせることができる。電圧VGSが上昇する値を閾値V2へシフトさせることができれば、例えば、図2中のV21に示す値が高周波入力電圧である場合、電圧VGSは上昇せず一定の値となる。これにより、入出力特性(後述する図3参照)が非線形になることを防ぐことができる。   Here, if the increase in the voltage VGS can be suppressed, the value at which the voltage VGS increases toward the higher side of the high-frequency input voltage can be shifted to the threshold value V2 by the arrow in FIG. If the value at which the voltage VGS increases can be shifted to the threshold value V2, for example, when the value indicated by V21 in FIG. 2 is a high-frequency input voltage, the voltage VGS does not increase and becomes a constant value. Thereby, it is possible to prevent the input / output characteristics (see FIG. 3 described later) from becoming nonlinear.

図3は、入出力特性が良好な場合と、補正(かさ上げ)により入出力特性が悪化した場合の関係を示した図である。縦軸は増幅器の出力電力を示し、横軸は増幅器の入力電力を示す。A11は、電圧VGSの上昇を抑えた場合(ダイオードによる整流作用が弱い場合)の入出力特性を示す。A12は、ダイオードによる整流作用が強い場合の入出力特性を示す。なお、図中の破線は、理想的な入出力特性を示す。   FIG. 3 is a diagram showing the relationship between the case where the input / output characteristics are good and the case where the input / output characteristics deteriorate due to correction (raising). The vertical axis represents the output power of the amplifier, and the horizontal axis represents the input power of the amplifier. A11 shows the input / output characteristics when the increase in the voltage VGS is suppressed (when the rectifying action by the diode is weak). A12 shows the input / output characteristics when the rectifying action by the diode is strong. The broken lines in the figure indicate ideal input / output characteristics.

A11に示すように、ダイオードによる整流作用が弱い場合の入出力特性は線形の特性を示す。これに対し、A12に示すように、ダイオードによる整流作用が強い場合の入出力特性は非線形の特性を示す。例えば、目的とする出力電力が100Wである場合、A11の入出力特性であれば、入力電力3Wで出力電力100Wを得ることができる。しかし、A12の入出力特性となると、入力電力3Wでは目的とする出力電力100Wを超えてしまう。このため、周波数が低い場合にダイオードによる整流作用を強くすると、入力電力を最適化しにくいという問題があった。   As shown in A11, the input / output characteristic when the rectification action by the diode is weak shows a linear characteristic. On the other hand, as indicated by A12, the input / output characteristics when the rectifying action by the diode is strong shows nonlinear characteristics. For example, when the target output power is 100 W, the output power of 100 W can be obtained with the input power of 3 W if the input / output characteristics are A11. However, when the input / output characteristics are A12, the input power of 3 W exceeds the target output power of 100 W. For this reason, when the rectifying action by the diode is increased when the frequency is low, there is a problem that it is difficult to optimize the input power.

A12が非線形となるのは、電圧VGSの上昇により増幅素子のゲインが上昇し、出力電力が上昇するからである。ここで、図4を参照して、電圧VGSと増幅素子のゲインとの関係について説明する。図4に示すように電圧VGSが閾値Vthを超えると、増幅素子のゲインは上昇し、その後下降する特性を示す。例えば、電圧VGSが所定の領域内(増幅素子のゲインが上昇する領域内)で上昇すれば、増幅素子のゲインは上昇する。増幅素子のゲインが上昇すると、出力電力も上昇する。このため、周波数が低い場合に電圧VGSが上昇すると、出力電力が上昇し、図3のA12に示すような非線形の入出力特性となる。この場合、出力電力に歪が発生してしまう。   A12 becomes non-linear because the gain of the amplifying element increases and the output power increases as the voltage VGS increases. Here, the relationship between the voltage VGS and the gain of the amplifying element will be described with reference to FIG. As shown in FIG. 4, when the voltage VGS exceeds the threshold value Vth, the gain of the amplifying element increases and then decreases. For example, if the voltage VGS increases within a predetermined region (in a region where the gain of the amplifying element increases), the gain of the amplifying element increases. As the gain of the amplifying element increases, the output power also increases. For this reason, when the voltage VGS rises when the frequency is low, the output power rises, resulting in a nonlinear input / output characteristic as indicated by A12 in FIG. In this case, distortion occurs in the output power.

一方、電圧VGSの上昇を抑えることができれば、増幅素子のゲインも上昇しない。すなわち、増幅素子のゲインを一定にすることができるので、出力電力も上昇しない。   On the other hand, if the increase in voltage VGS can be suppressed, the gain of the amplifying element does not increase. That is, since the gain of the amplifying element can be made constant, the output power does not increase.

図1に示す増幅器1では、上述のように電圧VGSの上昇を抑えることができる。このため、入出力特性は図3のA11に示すような線形を保つことができ、出力電力の歪の発生を防ぐことが可能となる。   In the amplifier 1 shown in FIG. 1, the increase in the voltage VGS can be suppressed as described above. For this reason, the input / output characteristics can be kept linear as shown by A11 in FIG. 3, and distortion of the output power can be prevented.

図1に戻り、増幅する周波数が高い場合における増幅器1の動作を説明する。以下、マイナス側の位相を示す入力電圧の電圧波形A4が入力された場合における増幅器1の動作を説明する。   Returning to FIG. 1, the operation of the amplifier 1 when the frequency to be amplified is high will be described. Hereinafter, the operation of the amplifier 1 when the voltage waveform A4 of the input voltage indicating the negative phase is input will be described.

入力整合トランスL1の2次側に電圧波形A4が現われると、増幅素子FETQ1のゲート端子に電圧波形A4が印加され、ドレイン端子に電圧波形A4と逆位相の電圧波形A2(周波数が低い場合における電圧波形A2と同様)が現われる。   When the voltage waveform A4 appears on the secondary side of the input matching transformer L1, the voltage waveform A4 is applied to the gate terminal of the amplifying element FETQ1, and the voltage waveform A2 having a phase opposite to that of the voltage waveform A4 is applied to the drain terminal. (Similar to waveform A2) appears.

そして、周波数が低い場合と同様に、帰還用トランスL3の2次側の中点タップの下側には、電圧波形A2と位相が逆位相の電圧波形A3が現われる。すなわち、電圧波形A1とA3とは位相が同相となる。増幅器1の目的とする出力は周波数によるゲイン差に係わらず一定のため、同じ出力であれば電圧波形A3は周波数に係わらず一定である。   As in the case where the frequency is low, a voltage waveform A3 having a phase opposite to that of the voltage waveform A2 appears below the midpoint tap on the secondary side of the feedback transformer L3. That is, the voltage waveforms A1 and A3 are in phase. Since the target output of the amplifier 1 is constant regardless of the gain difference depending on the frequency, the voltage waveform A3 is constant regardless of the frequency if the output is the same.

この場合、周波数が低い場合と同様に、高周波電流I1とI2とは互いに打ち消し合う方向に流れる。しかし、電圧波形A4は、電圧波形A1よりも振幅が大きな値であるため、周波数が低い場合よりも高周波電流I1の電流成分が減少する割合は小さくなる。すなわち、周波数が低い場合と比較して整流用ダイオードD1による整流作用が強まる。具体的には、整流用ダイオードD1には高周波電流I1からI2を引いた分の電流が流れ、当該電流によりA2−B2間の電位差分の電圧が生じる。この場合、A2−B2間の電位差分の電圧が整流用ダイオードD1の整流出力となる。そして、当該A2−B2間の電位差分の電圧が電圧Vにプラス(かさ上げ)され、かさ上げされた電圧Vが電圧VGSとして、整流用ダイオードD1を介して、FET素子Q1に印加(供給)される(すなわち、かさ上げされた電圧VGSがFET素子Q1に供給される)。このとき、かさ上げされた電圧VGSが所定の領域内の値(図4参照)であれば、増幅素子のゲインも上昇し、出力電力も上昇する。   In this case, as in the case where the frequency is low, the high-frequency currents I1 and I2 flow in directions that cancel each other. However, since the voltage waveform A4 has a larger amplitude than the voltage waveform A1, the rate at which the current component of the high-frequency current I1 decreases is smaller than when the frequency is low. That is, the rectifying action by the rectifying diode D1 is stronger than when the frequency is low. Specifically, a current corresponding to a value obtained by subtracting I2 from the high-frequency current I1 flows through the rectifying diode D1, and a voltage corresponding to a potential difference between A2 and B2 is generated by the current. In this case, the voltage of the potential difference between A2 and B2 becomes the rectified output of the rectifying diode D1. The voltage of the potential difference between A2 and B2 is added (raised) to the voltage V, and the raised voltage V is applied (supplied) to the FET element Q1 through the rectifying diode D1 as the voltage VGS. (That is, the raised voltage VGS is supplied to the FET element Q1). At this time, if the raised voltage VGS is a value within a predetermined region (see FIG. 4), the gain of the amplifying element increases and the output power also increases.

次に、図5を参照して、周波数が高い場合に電圧VGSがかさ上げされた場合(ダイオードによる整流作用が強い場合)の効果について説明する。図5は、飽和出力が少ない場合の入出力特性と、補正(かさ上げ)により入出力特性が改善した場合を示した図である。A13は、ダイオードによる整流作用が弱い場合の入出力特性を示す。A14は、ダイオードの整流作用が強い場合の入出力特性を示す。   Next, with reference to FIG. 5, the effect when the voltage VGS is raised when the frequency is high (when the rectifying action by the diode is strong) will be described. FIG. 5 is a diagram showing the input / output characteristics when the saturation output is small and the case where the input / output characteristics are improved by correction (raising). A13 shows the input / output characteristics when the rectifying action by the diode is weak. A14 shows the input / output characteristics when the rectifying action of the diode is strong.

A13に示すように、ダイオードによる整流作用が弱い場合の入出力特性は非線形性の特性を示す。これに対し、A14に示すように、ダイオードによる整流作用が強い場合の入出力特性は線形の特性を示す。例えば、目的とする出力電力が100Wである場合、A14の入出力特性では入力電力は3Wで済むが、A13の入出力特性では入力電力は6Wを必要とする。このため、周波数が高い場合にダイオードによる整流作用を弱くすると、整流作用が強い場合と比較して大きな入力電力を必要とするという問題があった。   As shown in A13, the input / output characteristics when the rectification action by the diode is weak shows non-linear characteristics. On the other hand, as indicated by A14, the input / output characteristics when the rectifying action by the diode is strong shows linear characteristics. For example, when the target output power is 100 W, the input power of 3 A is sufficient for the input / output characteristics of A14, but the input power of 6 W is required for the input / output characteristics of A13. For this reason, when the rectifying action by the diode is weakened when the frequency is high, there is a problem that a large input power is required as compared with the case where the rectifying action is strong.

図4で説明したように、電圧VGSが所定の領域内で上昇すれば、増幅素子のゲインは上昇し、増幅素子のゲインの上昇に伴い出力電力も上昇する。図1に示す増幅器1では、上述のように、電圧VGSを上昇させる(かさ上げさせる)ことができる。このため、入出力特性は、図5のA14に示すような線形となり、出力電力の歪みの発生を防ぐことが可能となる。   As described with reference to FIG. 4, when the voltage VGS increases within a predetermined region, the gain of the amplifying element increases, and the output power also increases as the gain of the amplifying element increases. In the amplifier 1 shown in FIG. 1, the voltage VGS can be raised (raised) as described above. For this reason, the input / output characteristics are linear as shown by A14 in FIG. 5, and the occurrence of distortion of the output power can be prevented.

なお、本実施の形態では、マイナス側の位相を示す電圧波形A1,A4が現われた場合について説明したが、プラス側の位相を示す電圧波形A5,A8が現われた場合についても、上述と同様の動作が行われる。   In the present embodiment, the case where the voltage waveforms A1 and A4 indicating the negative phase appear has been described, but the case where the voltage waveforms A5 and A8 indicating the positive phase appear also is similar to the above. Operation is performed.

以上、本実施の形態によれば、周波数が高い場合又は低い場合において、増幅器の入出力特性を線形にすることができるので、増幅器の入出力特性が悪化することを防ぐことができる。例えば、周波数が低い場合は、電圧VGSを一定に保つことにより、増幅器の入出力特性を線形に保つことができる。また、周波数が高い場合は、電圧VGSをかさ上げすることにより、増幅器の入出力特性を線形にすることができる。このため、出力電力のひずみの発生を防ぐことが可能となる。   As described above, according to the present embodiment, when the frequency is high or low, the input / output characteristics of the amplifier can be made linear, so that the input / output characteristics of the amplifier can be prevented from deteriorating. For example, when the frequency is low, the input / output characteristics of the amplifier can be kept linear by keeping the voltage VGS constant. When the frequency is high, the input / output characteristics of the amplifier can be made linear by raising the voltage VGS. For this reason, generation | occurrence | production of distortion of output electric power can be prevented.

また、本実施の形態では、増幅器1の動作を周波数が低い場合と高い場合とで説明したが、増幅器1の特性によっては、周波数が低いときの方が増幅器1のゲインや飽和出力が低下する場合、一部の周波数区間で増幅器1のゲインや飽和出力が低下する場合、又は周囲温度により増幅器1のゲインや飽和出力が変動することもある。このような場合であっても、増幅器1は、出力信号(例えば、電圧波形A2等)と逆位相の降圧信号(例えば、電圧波形A3)に基づいて、電圧VGS(バイアス電圧)を調整する方式のため、入出力特性の直線性を改善し、歪みを低減すことが可能となる。   Further, in the present embodiment, the operation of the amplifier 1 has been described for the case where the frequency is low and the case where the frequency is high. However, depending on the characteristics of the amplifier 1, the gain and saturation output of the amplifier 1 are reduced when the frequency is low. In this case, the gain and saturation output of the amplifier 1 may decrease in some frequency intervals, or the gain and saturation output of the amplifier 1 may vary depending on the ambient temperature. Even in such a case, the amplifier 1 adjusts the voltage VGS (bias voltage) based on the step-down signal (for example, the voltage waveform A3) opposite in phase to the output signal (for example, the voltage waveform A2). Therefore, the linearity of the input / output characteristics can be improved and the distortion can be reduced.

(変形例)
図3を参照して、実施の形態の変形例について説明する。以下、実施の形態と同様な部分には同一の符号を付し、その詳細な説明を援用し、異なる部分について以下説明する。
(Modification)
A modification of the embodiment will be described with reference to FIG. Hereinafter, the same reference numerals are given to the same parts as those in the embodiment, and the detailed description thereof is used, and different parts will be described below.

図3に示すように、増幅器1Aは、帰還用トランスL3の2次側が分岐され、分岐された経路が帰還量調整抵抗R7を介して直流阻止コンデンサC1の一端に接続されている。また、帰還用トランスL3の2次側が分岐され、分岐された経路が帰還量調整抵抗R8を介して直流阻止コンデンサC2の一端に接続されている。すなわち、帰還用トランスL3の2次側を増幅素子FETQ1,Q2の入力側(ゲート端子側)に接続する負帰還回路を構成する。   As shown in FIG. 3, in the amplifier 1A, the secondary side of the feedback transformer L3 is branched, and the branched path is connected to one end of the DC blocking capacitor C1 via the feedback amount adjusting resistor R7. Further, the secondary side of the feedback transformer L3 is branched, and the branched path is connected to one end of the DC blocking capacitor C2 via the feedback amount adjusting resistor R8. That is, a negative feedback circuit that connects the secondary side of the feedback transformer L3 to the input side (gate terminal side) of the amplifying elements FETQ1, Q2 is configured.

ここで、例えば、端子A33にマイナス側の位相を示す電圧波形A1が現れたとする。この場合、図1と同様に、FET素子Q1のドレイン端子に電圧波形A1と逆位相の電圧波形A2が現われる。そして、帰還用トランスの2次側の中点タップの上側には電圧波形A21が現われる。この場合、電圧波形A1と、電圧波形A21とは逆位相の電圧となる。このため、電圧波形A21を帰還用トランスL3及び帰還量調整抵抗R7を介して帰還させることにより、電圧波形A21に含まれるひずみ成分をキャンセル(低減)させることができる。これにより、増幅器1Aの出力信号のひずみを低減させることができる。   Here, for example, it is assumed that a voltage waveform A1 indicating a negative phase appears at the terminal A33. In this case, as in FIG. 1, a voltage waveform A2 having a phase opposite to that of the voltage waveform A1 appears at the drain terminal of the FET element Q1. A voltage waveform A21 appears above the midpoint tap on the secondary side of the feedback transformer. In this case, the voltage waveform A1 and the voltage waveform A21 are voltages having opposite phases. Therefore, the distortion component included in the voltage waveform A21 can be canceled (reduced) by feeding back the voltage waveform A21 via the feedback transformer L3 and the feedback amount adjustment resistor R7. Thereby, distortion of the output signal of the amplifier 1A can be reduced.

また、端子A34にプラス側の位相を示す電圧波形A6が現われた場合についても、電圧波形A22に含まれるひずみ成分をキャンセルさせることができ、増幅器1Aの出力信号のひずみを低減させることができる。   Further, even when the voltage waveform A6 indicating the positive phase appears at the terminal A34, the distortion component included in the voltage waveform A22 can be canceled, and the distortion of the output signal of the amplifier 1A can be reduced.

以上、本変形例によれば、帰還用トランスL3の2次側を分岐し、分岐された経路を帰還量調整抵抗R7,R8を介して直流阻止コンデンサC1、C2の一端に接続することにより、増幅器1Aの出力信号のひずみを低減することができる。   As described above, according to the present modification, the secondary side of the feedback transformer L3 is branched, and the branched path is connected to one end of the DC blocking capacitors C1 and C2 via the feedback adjustment resistors R7 and R8. Distortion of the output signal of the amplifier 1A can be reduced.

また、図6に示す増幅器1Aの構成であれば、負帰還回路として帰還用トランスL3を他に準備する必要がないので、省スペース、低コスト化を図ることができる。   Further, with the configuration of the amplifier 1A shown in FIG. 6, it is not necessary to prepare another feedback transformer L3 as a negative feedback circuit, so that space saving and cost reduction can be achieved.

その他、本実施の形態における、増幅器1、1Aの細部構造及び詳細動作に関しても、本発明の趣旨を逸脱しない範囲で適宜変更可能である。   In addition, the detailed structure and detailed operation of the amplifiers 1 and 1A in the present embodiment can be changed as appropriate without departing from the spirit of the present invention.

1,1A 増幅器
C1,C2 直流阻止コンデンサ
C3,C4 高周波通過用コンデンサ
C5,C6,C7 バイパスコンデンサ
D1,D2 整流用ダイオード
Q1,Q2 増幅素子FET
IN 入力端子
L1 入力整合トランス
L2 出力整合トランス
L3 帰還用トランス
OUT 出力端子
R1,R2,R3,R4,R5,R6 バイアス分圧用抵抗器
VR1,VR2バイアス設定用可変抵抗器
VGS バイアス電圧
1, 1A Amplifier C1, C2 DC blocking capacitor C3, C4 High frequency passing capacitor C5, C6, C7 Bypass capacitor D1, D2 Rectifying diode Q1, Q2 Amplifying element FET
IN input terminal L1 Input matching transformer L2 Output matching transformer L3 Feedback transformer OUT Output terminals R1, R2, R3, R4, R5, R6 Bias voltage dividing resistor VR1, VR2 Bias setting variable resistor VGS Bias voltage

Claims (3)

プッシュプル動作が行われるように接続された少なくとも一対の増幅素子と、
前記一対の増幅素子の出力側の各々の間に1次側の両端が接続され、2次側の両端より前記増幅素子から出力される信号を降圧した降圧信号を出力するトランスと、
前記増幅素子の入力側の各々と、前記増幅素子の入力側の位相と同相となる前記降圧信号を出力する前記トランスの2次側の各々との間に、前記増幅素子の入力側に向かって整流する方向に接続された整流素子と、
前記整流素子を介して前記増幅素子の入力側にバイアス電圧またはバイアス電流を供給するバイアス回路と、
を備えることを特徴とする増幅器。
At least a pair of amplifying elements connected to perform a push-pull operation;
A transformer for outputting a step-down signal obtained by stepping down a signal output from the amplification element from both ends of the secondary side, with both ends on the primary side connected between the output sides of the pair of amplification elements;
Between each of the input sides of the amplification element and each of the secondary sides of the transformer that outputs the step-down signal in phase with the phase on the input side of the amplification element, toward the input side of the amplification element A rectifying element connected in the direction of rectification;
A bias circuit for supplying a bias voltage or a bias current to the input side of the amplifying element via the rectifying element;
An amplifier comprising:
前記トランスの2次側と前記増幅素子の入力側とを接続する負帰還回路を備えることを特徴とする請求項1に記載の増幅器。   The amplifier according to claim 1, further comprising a negative feedback circuit that connects a secondary side of the transformer and an input side of the amplifying element. 請求項1又は2に記載の増幅器を備えることを特徴とする無線機器。
A wireless device comprising the amplifier according to claim 1.
JP2010064342A 2010-03-19 2010-03-19 Amplifier and radio equipment Active JP5471665B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010064342A JP5471665B2 (en) 2010-03-19 2010-03-19 Amplifier and radio equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010064342A JP5471665B2 (en) 2010-03-19 2010-03-19 Amplifier and radio equipment

Publications (2)

Publication Number Publication Date
JP2011199606A true JP2011199606A (en) 2011-10-06
JP5471665B2 JP5471665B2 (en) 2014-04-16

Family

ID=44877247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010064342A Active JP5471665B2 (en) 2010-03-19 2010-03-19 Amplifier and radio equipment

Country Status (1)

Country Link
JP (1) JP5471665B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115864843A (en) * 2023-02-27 2023-03-28 深圳飞骧科技股份有限公司 Multi-power supply switching circuit structure and electronic equipment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4414002B1 (en) * 1966-03-25 1969-06-23
JPH0767334A (en) * 1993-08-27 1995-03-10 Hamamatsu Photonics Kk Push-pull resonance type switching power supply circuit
JP2003198275A (en) * 2001-12-25 2003-07-11 Sanyo Electric Co Ltd Wide-band amplifier
JP2008199282A (en) * 2007-02-13 2008-08-28 Japan Radio Co Ltd High frequency amplifier circuit, and receiving and distributing device using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4414002B1 (en) * 1966-03-25 1969-06-23
JPH0767334A (en) * 1993-08-27 1995-03-10 Hamamatsu Photonics Kk Push-pull resonance type switching power supply circuit
JP2003198275A (en) * 2001-12-25 2003-07-11 Sanyo Electric Co Ltd Wide-band amplifier
JP2008199282A (en) * 2007-02-13 2008-08-28 Japan Radio Co Ltd High frequency amplifier circuit, and receiving and distributing device using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115864843A (en) * 2023-02-27 2023-03-28 深圳飞骧科技股份有限公司 Multi-power supply switching circuit structure and electronic equipment
CN115864843B (en) * 2023-02-27 2023-05-02 深圳飞骧科技股份有限公司 Multi-power supply switching circuit structure and electronic equipment

Also Published As

Publication number Publication date
JP5471665B2 (en) 2014-04-16

Similar Documents

Publication Publication Date Title
JP5614273B2 (en) Amplifier
US9093960B2 (en) Transmitter and method with RF power amplifier having predistorted bias
US20110279180A1 (en) Power amplifier and power amplifying method
CN106026932B (en) Power amplifying module
US20160118941A1 (en) Amplication of a radio frequency signal
CN110708026B (en) Linear amplifier for envelope tracking modulator with improved efficiency
JP2005102146A (en) Amplifier, and high frequency power amplifier using the same
TW201535946A (en) Noise filter
WO2010044346A1 (en) Power amplifier
US8432228B1 (en) Power control circuit for radio frequency power amplifiers
KR20140097874A (en) Audio apparartus and control method thereof
JP2689011B2 (en) Linear transmitter
US7696822B2 (en) Amplifying circuit and associated linearity improving method
US20150326180A1 (en) Control of cross-over point
EP3223427A1 (en) Btl output self-oscillating class d amplifier
US20070241815A1 (en) Linearizer
JP5471665B2 (en) Amplifier and radio equipment
JPH03174810A (en) Linear transmitter
JP4536468B2 (en) Class E amplifier and EER modulation amplifier
JP2010283556A (en) High frequency amplifier, and high frequency module using the same
US20110187334A1 (en) Power supply circuit and electronic device
US9444415B2 (en) Power amplifier spurious cancellation
US11411537B2 (en) D-class amplifier circuit and audio amplifying method
EP3425796B1 (en) Amplifier
US20130141161A1 (en) Power amplifier

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111012

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

R150 Certificate of patent or registration of utility model

Ref document number: 5471665

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150