JP2011197811A - Device and method for designing guard ring, program, and recording medium - Google Patents
Device and method for designing guard ring, program, and recording medium Download PDFInfo
- Publication number
- JP2011197811A JP2011197811A JP2010061470A JP2010061470A JP2011197811A JP 2011197811 A JP2011197811 A JP 2011197811A JP 2010061470 A JP2010061470 A JP 2010061470A JP 2010061470 A JP2010061470 A JP 2010061470A JP 2011197811 A JP2011197811 A JP 2011197811A
- Authority
- JP
- Japan
- Prior art keywords
- guard ring
- setting
- layer
- width
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
本発明は、半導体集積回路の製造において、不要なキャリアを吸収するためのガードリングの配置を設計するためのガードリング設計装置、ガードリング設計方法、プログラム及び記録媒体に関するものである。 The present invention relates to a guard ring design device, a guard ring design method, a program, and a recording medium for designing an arrangement of a guard ring for absorbing unnecessary carriers in the manufacture of a semiconductor integrated circuit.
複数の回路ブロックを搭載した半導体集積回路では、各回路ブロックにおいて発生した不要なキャリアが他の回路ブロックへ影響を与えて誤動作等の不具合を起こすことを防止するために、ノイズによって誤動作等の不具合が発生しうる回路ブロックの周囲を囲うようにガードリングを配置することが従来から行なわれている(例えば、特許文献1参照。)。ガードリングは拡散層とその拡散層を電源電圧又はグランドに接続するためのメタル配線によって構成される。 In semiconductor integrated circuits equipped with multiple circuit blocks, malfunctions such as malfunctions due to noise are prevented in order to prevent unnecessary carriers generated in each circuit block from affecting other circuit blocks and causing malfunctions. Conventionally, a guard ring has been arranged so as to surround a circuit block that may generate a fault (see, for example, Patent Document 1). The guard ring includes a diffusion layer and metal wiring for connecting the diffusion layer to a power supply voltage or ground.
半導体集積回路の設計においては、CAD(Computer-Aided Design)システムを用いて行なわれることが一般的である。CADシステムにおいては、種々の回路に利用可能な電子回路構成要素をセルとして保持しており、それらのセルを選択して配置するとともにメタル配線を配することにより所望の電子回路を設計することができる。このようなCADシステムを用いてガードリングを必要とする回路ブロックを含む集積回路を設計する場合、初期段階からガードリングを考慮してガードリングが必要な回路ブロックの周囲にセルを配置しないように設計し、全てのセルを配置するとともに全てのメタル配線を配してから設計者が手作業で必要な位置にガードリングを作成していた。 In designing a semiconductor integrated circuit, a CAD (Computer-Aided Design) system is generally used. In a CAD system, electronic circuit components that can be used for various circuits are held as cells, and a desired electronic circuit can be designed by selecting and arranging these cells and arranging metal wiring. it can. When designing an integrated circuit including a circuit block that requires a guard ring using such a CAD system, in consideration of the guard ring from the initial stage, do not place cells around the circuit block that requires the guard ring. After designing, placing all the cells and arranging all the metal wiring, the designer manually created the guard ring at the required position.
しかし、ガードリングの作成においてガードリングを構成するメタル配線と他の配線とが交差しないようにするなどの制約があるため、セルや配線の配置が複雑になると手作業によるガードリングの作成作業も複雑になり、ガードリング作成に長時間を要したり配線ミスが発生したりするなどの問題があった。 However, because there are restrictions such as preventing the metal wiring that makes up the guard ring from crossing other wiring when creating the guard ring, if the arrangement of cells and wiring becomes complicated, manual creation of the guard ring is also required. There is a problem that it becomes complicated, and it takes a long time to create a guard ring or a wiring mistake occurs.
上記問題の解決を図ることを目的として、ガードリングが必要な回路ブロックの周囲に自動的にガードリングを作成するガードリング設計装置が提案されている(特許文献2参照。)。 In order to solve the above problem, a guard ring design device that automatically creates a guard ring around a circuit block that requires a guard ring has been proposed (see Patent Document 2).
特許文献2のガードリング設計装置について簡単に説明する。この設計装置は、セルリスト記憶部、レイアウトデータ記憶部、セル枠認識部、ガードリング枠生成部、外枠抽出部、成否判定部及びチップレイアウト出力部で構成されている。セルリスト記憶部はセルのリストを記憶しており、レイアウトデータ記憶部はそれらのセルのレイアウトを記憶している。セル枠認識部は、セルリスト記憶部及びレイアウトデータ記憶部のデータに基づいてガードリングを必要とする回路ブロックを構成する各セルの枠の位置座標を算出する。ガードリング枠生成部は、ガードリングとセル枠との間に必要な距離及びガードリング幅をセル枠認識部が算出した各セル枠の位置座標に加え、各セル枠を取り囲むガードリング枠の位置座標を算出する。外枠抽出部は、各ガードリング枠の位置座標に基づいてそれら全てを取り囲む外枠を抽出する。成否判定部は当該外枠と他のセルとの重複の有無を判定する。チップレイアウト出力部は、外枠抽出部が抽出した外枠と他のセルとの重複が無い場合に上記外枠に沿って、他の配線との交差点を除いた位置にガードリングのメタル配線を生成する。 The guard ring design apparatus of Patent Document 2 will be briefly described. This design apparatus includes a cell list storage unit, a layout data storage unit, a cell frame recognition unit, a guard ring frame generation unit, an outer frame extraction unit, a success / failure determination unit, and a chip layout output unit. The cell list storage unit stores a list of cells, and the layout data storage unit stores the layout of those cells. The cell frame recognition unit calculates the position coordinates of the frame of each cell constituting a circuit block that requires a guard ring, based on data in the cell list storage unit and the layout data storage unit. The guard ring frame generation unit adds the necessary distance and guard ring width between the guard ring and the cell frame to the position coordinates of each cell frame calculated by the cell frame recognition unit, and the position of the guard ring frame surrounding each cell frame. Calculate the coordinates. The outer frame extraction unit extracts an outer frame surrounding all of them based on the position coordinates of each guard ring frame. The success / failure determination unit determines whether or not there is an overlap between the outer frame and another cell. When there is no overlap between the outer frame extracted by the outer frame extraction unit and other cells, the chip layout output unit places the guard ring metal wiring along the outer frame at a position excluding the intersection with other wiring. Generate.
上記特許文献2のガードリング設計装置では、設計者がガードリングを必要とする回路ブロックを指定すると、その回路ブロックを含む領域の周囲の空き領域にガードリングを自動的に生成するものである。その設計装置では、ガードリングを配置したくない領域(禁止領域)を設定する機能がないため、指定した回路ブロックの周囲にガードリングを配置したくない領域が存在する場合にはその領域に仮想的に何らかのセルを配置してガードリングを配置できない領域として認識させる作業が必要であり、ガードリングの配置領域を設計者が自由に設計することは困難であった。 In the guard ring design apparatus of Patent Document 2, when a designer designates a circuit block that requires a guard ring, a guard ring is automatically generated in an empty area around the area including the circuit block. Since the design device does not have a function for setting an area (prohibited area) in which a guard ring is not desired to be arranged, if there is an area in which a guard ring is not desired to be arranged around a specified circuit block, a virtual area is not included in that area. In other words, it is necessary to arrange a certain cell so that it can be recognized as an area where the guard ring cannot be arranged, and it is difficult for the designer to freely design the arrangement area of the guard ring.
そこで本発明は、半導体集積回路の素子及び配線のレイアウトにおけるガードリングの設計の自由度を高めることを目的とするものである。 Therefore, an object of the present invention is to increase the degree of freedom in designing a guard ring in the layout of elements and wirings of a semiconductor integrated circuit.
本発明に係るガードリング設計装置は、レイアウトを構成する各レイヤーのデザインルールを記憶するデザインルール記憶部と、ガードリングを生成する前の状態での全レイヤーにより形成される全素子及び全配線のレイアウトを記憶するレイアウト記憶部と、ガードリングの幅として入力された値がデザインルールに適合するか否かを判定する機能を有し、デザインルールに適合した値を設定幅として設定するガードリング幅設定部と、レイアウト上にガードリングを形成すべき経路を指定経路として指定するための経路指定部と、指定経路に基づいてガードリング形成経路を認識経路として認識する経路認識部と、下地レイヤーに応じたガードリング形成用のレイヤーリストを記憶するガードリング形成用レイヤー記憶部と、認識経路の下地レイヤーを認識し、認識した下地レイヤーに応じたガードリング形成用のレイヤーをレイヤーリストから選択し設定レイヤーとして設定するガードリング形成用レイヤー設定部と、認識経路に設定幅で設定レイヤーを反映させてガードリングを生成するガードリング生成部と、を備えたものである。
ここで、「デザインルール」とは、レイアウトを構成する各レイヤーにおける配線の必要幅や必要な間隔などセルや配線のレイアウト設計において守るべきルールを意味する。
A guard ring design device according to the present invention includes a design rule storage unit that stores design rules of each layer constituting a layout, and all elements and all wirings formed by all layers in a state before the guard ring is generated. A layout storage unit that stores the layout, and a guard ring width that has a function that determines whether or not the value input as the guard ring width conforms to the design rule, and sets a value that conforms to the design rule as the setting width A setting unit, a route designating unit for designating a route on which a guard ring should be formed on the layout as a designated route, a route recognizing unit for recognizing a guard ring formation route as a recognition route based on the designated route, and a base layer A guard ring forming layer storage unit for storing a corresponding guard ring forming layer list, and a recognition path Recognize the ground layer, select the layer for guard ring formation according to the recognized ground layer from the layer list and set it as the setting layer, and reflect the setting layer with the setting width to the recognition path And a guard ring generation unit that generates a guard ring.
Here, the “design rule” means a rule that should be observed in the layout design of cells and wirings, such as a necessary wiring width and a necessary interval in each layer constituting the layout.
また、特許文献2のガードリング設計装置では、ガードリングが必要な回路ブロックを指定すると、指定した回路ブロックを含む領域の周囲に一律の幅のガードリングが生成され、ガードリングの幅を場所によって変更することは不可能であった。
そこで本発明に係るガードリング設計装置では、経路指定部は新たな指定経路を追加する機能を有し、経路認識部は新たな指定経路に基づいて新たな認識経路を認識する機能を有し、ガードリング幅設定部は新たな設定幅を設定する機能を有し、ガードリング生成部は新たな認識経路に新たな設定幅のガードリングを生成する機能を有することが好ましい。そうすれば、設計者は幅を変更しながらガードリングの設計を行なうことが可能になるので、ガードリング設計の自由度がさらに高まる。
Further, in the guard ring design device of Patent Document 2, when a circuit block that requires a guard ring is specified, a guard ring having a uniform width is generated around the area including the specified circuit block. It was impossible to change.
Therefore, in the guard ring design device according to the present invention, the route designation unit has a function of adding a new designated route, and the route recognition unit has a function of recognizing a new recognized route based on the new designated route, The guard ring width setting unit preferably has a function of setting a new setting width, and the guard ring generation unit preferably has a function of generating a guard ring having a new setting width in a new recognition path. Then, the designer can design the guard ring while changing the width, and the degree of freedom in designing the guard ring is further increased.
さらに、本発明に係るガードリング設計装置では、レイアウトを構成するセルの情報を記憶するセル情報記憶部と、ガードリング幅設定部により設定されたガードリング幅とセル情報記憶部に記憶されているセル情報とに基づいてガードリングに最低限必要なコンタクトセルの単位長さ当たりの個数を算出する演算部をさらに備え、ガードリング生成部は演算部により算出された個数以上のコンタクトセルを含むガードリングを生成する機能を有することが好ましい。そうすれば、必要なコンタクトセルの単位長さ当たりの個数が自動的に演算されるので、設計者はコンタクトセルを含めたガードリングの設計が容易になり、設計にかかる時間の短縮及び設計ミスの低減を図ることができる。 Furthermore, in the guard ring design device according to the present invention, the cell information storage unit that stores information on the cells constituting the layout, and the guard ring width and cell information storage unit that are set by the guard ring width setting unit are stored. And a calculation unit that calculates a minimum number of contact cells per unit length required for the guard ring based on the cell information, and the guard ring generation unit includes a guard cell that includes more contact cells than the number calculated by the calculation unit. It preferably has a function of generating a ring. As a result, the number of required contact cells per unit length is automatically calculated, which makes it easier for the designer to design the guard ring including the contact cells, shortening the time required for the design, and making design mistakes. Can be reduced.
本発明に係るガードリング設計方法は、ガードリングの幅として入力された値がレイアウトを構成する各レイヤーのデザインルールに適合するか否かを判定し、デザインルールに適合した値を設定幅として設定するガードリング幅設定ステップと、ガードリングを生成する前の状態での全レイヤーにより形成される全素子及び全配線のレイアウト上に指定された指定経路に基づいてガードリング形成経路を認識経路として認識する経路認識ステップと、認識経路の下地レイヤーを認識し、認識した下地レイヤーに応じたガードリング形成用のレイヤーを、下地レイヤーに応じたガードリング形成用レイヤーのリストとして予め設定されたレイヤーリストから選択し設定レイヤーとして設定するガードリング形成用レイヤー設定ステップと、認識経路に設定幅で設定レイヤーを反映させてガードリングを生成するガードリング生成ステップと、を備え、各ステップを実行してガードリングを設計するものである。 The guard ring design method according to the present invention determines whether or not the value input as the guard ring width conforms to the design rule of each layer constituting the layout, and sets the value conforming to the design rule as the setting width. The guard ring formation path is recognized as a recognition path based on the designated path specified on the layout of all the elements and all the wirings formed by all the layers in the state before the guard ring is generated and the guard ring generation state. Path recognition step, and recognizes the underlying layer of the recognition path, and creates a guard ring forming layer corresponding to the recognized underlying layer from a preset layer list as a list of guard ring forming layers corresponding to the underlying layer A guard ring forming layer setting step to select and set as a setting layer, and And a guard ring generation step of generating a guard ring to reflect the set layer in the setting range in the route, is to design the guard ring to execute the steps.
本発明に係るガードリング設計方法において、ガードリング幅設定ステップとは別に新たなガードリング幅を新設定幅として設定する新ガードリング幅設定ステップと、指定経路とは別に新たに指定された経路に基づいてガードリング形成経路を新認識経路として認識する新経路認識ステップと、新認識経路の下地レイヤーに応じたガードリング形成用のレイヤーをレイヤーリストから選択し新設定レイヤーとして設定する新ガードリング形成用レイヤー設定ステップと、新認識経路に新設定幅で新設定レイヤーを反映させてガードリングを生成する新ガードリング生成ステップと、をさらに備えていることが好ましい。そうすれば、設計者は幅を変更しながらガードリングの設計を行なうことが可能になるので、ガードリング設計の自由度がさらに高まる。 In the guard ring design method according to the present invention, a new guard ring width setting step for setting a new guard ring width as a new setting width separately from the guard ring width setting step, and a newly specified path separately from the specified path. Based on the new route recognition step that recognizes the guard ring formation route as a new recognition route, and a new guard ring formation that selects a layer for guard ring formation according to the underlying layer of the new recognition route from the layer list and sets it as a new setting layer And a new guard ring generation step of generating a guard ring by reflecting the new setting layer with a new setting width on the new recognition path. Then, the designer can design the guard ring while changing the width, and the degree of freedom in designing the guard ring is further increased.
本発明に係るガードリング設計方法において、ガードリング幅設定部により設定されたガードリング幅と予め記憶されているセル情報とに基づいてガードリングに必要なコンタクトセルの単位長さ当たりの個数を算出するコンタクトセル数演算ステップを、さらに備え、ガードリング生成ステップにおいてコンタクトセル数演算ステップにおいて算出された個数以上のコンタクトセルを含むガードリングを生成することが好ましい。そうすれば、必要なコンタクトセルの単位長さ当たりの個数が自動的に演算されるので、設計者はコンタクトセルを含めたガードリングの設計が容易になり、設計にかかる時間の短縮及び設計ミスの低減を図ることができる。 In the guard ring design method according to the present invention, the number of contact cells per unit length required for the guard ring is calculated based on the guard ring width set by the guard ring width setting unit and the cell information stored in advance. It is preferable to further include a contact cell number calculating step to generate a guard ring including the number of contact cells calculated in the contact cell number calculating step in the guard ring generating step. As a result, the number of required contact cells per unit length is automatically calculated, which makes it easier for the designer to design the guard ring including the contact cells, shortening the time required for the design, and making design mistakes. Can be reduced.
本発明に係るプログラムは、上記のガードリング設計方法に係る各ステップを実行することにより、コンピュータをガードリング設計装置として機能させるものである。 The program according to the present invention causes a computer to function as a guard ring design device by executing the steps according to the guard ring design method described above.
本発明に係る記録媒体は上記のプログラムを記録したコンピュータ読み取り可能なものである。 The recording medium according to the present invention is a computer-readable recording medium on which the above program is recorded.
本発明のガードリング設計装置及び設計方法によれば、ガードリングの幅を設定してその形成経路を指定することで、指定された経路に基づいてデザインルールに適合した経路を認識し、その認識経路の下地レイヤーからガードリングを形成するために必要なレイヤーが設定され、そのレイヤーを反映したガードリングが設定幅で認識経路に生成されるので、自由度の高いガードリングの設計を容易に行なうことが可能である。 According to the guard ring design device and the design method of the present invention, by setting the width of the guard ring and specifying the formation path, the path conforming to the design rule is recognized based on the specified path, and the recognition is performed. A layer necessary for forming a guard ring from the underlying layer of the route is set, and a guard ring reflecting the layer is generated in the recognition route with a set width, so it is easy to design a guard ring with a high degree of freedom. It is possible.
本発明のガードリング設計方法を実行する本発明のプログラムをコンピュータに組み込むことにより、そのコンピュータを本発明のガードリング設計装置として機能させることができる。 By incorporating the program of the present invention for executing the guard ring design method of the present invention into a computer, the computer can function as the guard ring design apparatus of the present invention.
本発明のプログラムを記録した記録媒体をコンピュータで読み取ることにより、本発明のプログラムをコンピュータに組み込むことができ、そのコンピュータを本発明のガードリング設計装置として機能させることができる。 By reading a recording medium recording the program of the present invention with a computer, the program of the present invention can be incorporated into the computer, and the computer can function as the guard ring designing apparatus of the present invention.
以下にガードリング設計装置の第1の実施例を図1及び図2を参照しながら説明する。
まず、図1に基づいて一実施例の構成を説明する。この実施例のガードリング設計装置はCADシステムに内包されており、記憶部1、処理部2及びインターフェイス部3を備えている。記憶部1、処理部2及びインターフェイス部3はそれぞれCADシステムを操作するPC(パーソナルコンピュータ)を構成する各要素により構成される。記憶部1はPCに内蔵された記憶装置の一部の領域により構成されている。処理部はPCのCPU(Central Processing Unit)及びプログラムにより構成されている。インターフェイス部3は設計者がこの設計装置に対して操作を行なうとともに設計装置からの情報を確認する手段であり、具体的にはPCに接続されたキーボード、マウス及びモニタにより実現される。
A first embodiment of the guard ring design apparatus will be described below with reference to FIGS.
First, the configuration of an embodiment will be described with reference to FIG. The guard ring design apparatus according to this embodiment is included in a CAD system and includes a storage unit 1, a processing unit 2, and an
記憶部1はデザインルール記憶部11、レイアウト記憶部12、ガードリング形成用レイヤー記憶部13及びガードリング生成後レイアウト記憶部14を備えている。デザインルール記憶部11にはレイアウトを構成する各レイヤーにおける配線の必要幅や必要な間隔などセルや配線のレイアウト設計におけるデザインルールが記憶されている。レイアウト記憶部12には、予め設計されたセルや配線の形成プロセスのレイヤーごとの配置がレイアウトデータとして記憶されている。ガードリング形成用レイヤー記憶部13には、ガードリングを形成する領域の下地のレイヤーに対応したガードリングを形成するためのウエル画定、イオン注入及びメタルのパターニングに必要なレイヤーのリストが記憶されている。ガードリング生成後レイアウト記憶部14は後述するガードリング生成部によりガードリングが生成された後のレイアウトデータを記憶する領域である。
The storage unit 1 includes a design
処理部2はガードリング幅設定部21、経路認識部22、ガードリング形成用レイヤー設定部23及びガードリング生成部24を備えている。インターフェイス部3は幅入力部31、経路指定部32及びレイアウト表示部33を備えており、幅入力部31はキーボードによって実現され、経路指定部32はマウスによって実現され、レイアウト表示部33はPCのモニタによって実現される。
The processing unit 2 includes a guard ring
ガードリング幅設定部21は幅設定部31を介して設計者により入力されたガードリング幅がデザインルール11に記憶されているデザインルールに適合しているか否かを判定し、適合している場合にその幅を形成するガードリングの幅として設定する。以下、ガードリング幅設定部21が設定した幅を「設定幅」と記す。
When the guard ring
経路認識部22はレイアウト表示部33にガードリング設計前のレイアウトを表示するとともに、そのレイアウト上で設計者により経路指定部32を介して指定されたガードリングの形成経路を認識する。以下、経路認識部22が認識した経路を「認識経路」と記す。
The
ガードリング形成用レイヤー設定部23は、経路認識部22が認識した経路の下地レイヤーを認識し、その下地レイヤーによって形成されるその領域にガードリングを形成するために必要なプロセスを実行するのに必要な全てのレイヤーをガードリング形成用レイヤー記憶部13のレイヤーリストから割り出し、ガードリング形成用レイヤーとして設定する。以下、ガードリング形成用レイヤー設定部23により設定されたレイヤーを「設定レイヤー」と記す。
The guard ring formation
ガードリング生成部24はレイアウト上の認識経路にガードリングを設定幅で生成する。ガードリングは設定レイヤーを反映した形で生成され、イオン注入用に画定された領域、拡散により形成されるウエル領域及びその上層に形成されるメタル配線がレイヤーごとに生成される。ガードリングが生成された後のレイアウトはレイアウト表示部33に表示されるとともに、そのデータがガードリング生成後レイアウト記憶部14に記憶される。
The guard
次に、図2に基づいてこの実施例のガードリング設計装置によるガードリングの設計手順の一例を図5から図7も参照しながら説明する。
まず、レイアウト表示部33に予め作成されたガードリング設計前のレイアウト画像が表示される(ステップS1、図5)。設計者は配置すべきガードリングのメタル配線の幅を幅入力部31より入力する(ステップS2)。ガードリング幅設定部21は入力された幅がデザインルールに規定されている配線の最低幅を満たしているか否かを判定し(ステップS3)、満たしていなければ設計者に幅の再入力を促し、最低幅を満たしているときにその幅をガードリング幅として設定する。
Next, an example of a guard ring design procedure by the guard ring design apparatus of this embodiment will be described with reference to FIGS.
First, a layout image before guard ring design created in advance is displayed on the layout display section 33 (step S1, FIG. 5). The designer inputs the width of the metal wiring of the guard ring to be arranged from the width input unit 31 (step S2). The guard ring
設計者は、レイアウト表示部33に表示されているレイアウト上において、ガードリングを配置したい経路を経路指定部32で指定する(ステップS5、図6)。経路認識部22は設計者の指定した経路をガードリング形成経路として認識する(ステップS6)。
The designer designates a route on which the guard ring is to be arranged on the layout displayed on the
ガードリング形成用レイヤー設定部23は、経路認識部22により認識された認識経路の下地となっているレイヤーを認識する(ステップS7)。さらに、ガードリング形成用レイヤー設定部23は、その下地レイヤーにより形成される領域にガードリングを形成するために必要なレイヤーをガードリング形成用レイヤー記憶部13のレイヤーリストから割り出して設定する(ステップS8)。ここでは、例えば認識経路がNウエル領域のレイヤー上にある場合、
ウエル画定用レイヤー:ウエル1用レイヤー
イオン注入用レイヤー:Nプラス注入用レイヤー
メタル配線用レイヤー:メタル1形成用レイヤー
などのように、ガードリングを形成するために必要なプロセスに用いるレイヤーの全てが設定される。
The guard ring formation
Well defining layer: Well 1 layer Ion implantation layer: N plus implantation layer Metal wiring layer: Metal 1 formation layer All layers used for the process necessary for forming the guard ring Is set.
ガードリング形成用レイヤーが設定されると、その設定レイヤー、認識経路及び設定幅に基づいてガードリング生成部24がレイアウト上にガードリングを生成する(ステップS9、図7)。そして、レイアウト表示部33にはガードリングを生成した後のレイアウト画面が表示され、そのデータがガードリング生成後レイアウト記憶部14に記憶される。レイアウト画面では、ガードリングが設定レイヤーを反映した形で生成され、レイヤーごとに色分け等の識別がなされた状態で表示される。
When the guard ring forming layer is set, the guard
この実施例では、配置するガードリングをさらに追加で設計することが可能である(ステップS10)。ガードリングを追加で設計する場合には、新たなガードリング幅を入力することも可能である(ステップS11)。ガードリング幅に変更がない場合はステップS5以後の手順を行ない、ガードリング幅に変更がある場合はステップS2に戻って設計者が新たなガードリング幅を入力し、ステップS3以後の手順を行なう。 In this embodiment, it is possible to further design a guard ring to be arranged (step S10). When an additional guard ring is designed, a new guard ring width can be input (step S11). If the guard ring width is not changed, the procedure after step S5 is performed. If the guard ring width is changed, the procedure returns to step S2, and the designer inputs a new guard ring width, and the procedure after step S3 is performed. .
このように、新たな幅のガードリングの追加機能を備えることにより、例えばガードリングを必要とする回路ブロックの周囲を囲う経路において、1回の経路指定でその経路を指定せず、その経路を異なる幅を設定しながら複数回に分けて指定すれば、場所によって幅の異なるガードリングで囲うような設計も可能となり、自由度の高いガードリング設計が可能である。 In this way, by providing a function for adding a guard ring having a new width, for example, in a route surrounding a circuit block that requires a guard ring, the route is not designated by a single route designation. If different widths are set and specified in a plurality of times, it is possible to design a guard ring with different widths depending on the location, and a guard ring design with a high degree of freedom is possible.
次に、ガードリング設計装置の第2の実施例を図3及び図4を参照しながら説明する。
この実施例のガードリング装置が第1の実施例のガードリング装置と異なる点は、設計するガードリングにコンタクトセルも含むようにした点である。すなわち、この実施例の設計装置の処理部2aは、第1の実施例のガードリング幅設定部21に代えて幅設定・演算部25を備えている。幅設定・演算部25は、ガードリング幅設定部21と同様のガードリング幅設定機能に加え、配置するガードリングに必要なコンタクトセルの単位長さ当たりの個数を演算する機能を備えている。なお、他の構成については第1の実施例と同じであるため、詳細な説明は割愛する。
Next, a second embodiment of the guard ring design apparatus will be described with reference to FIGS.
The guard ring device of this embodiment is different from the guard ring device of the first embodiment in that the guard ring to be designed includes a contact cell. That is, the
幅設定・演算部25について説明する。デザインルール記憶部11には、コンタクトスペース、オーバーラップ量、電源容量などが記憶されており、幅設定部・演算部25はガードリング幅を設定した後にそれらの情報を読み出し、ガードリングに必要な(最適な)コンタクトセルの単位長さ当たりの個数を演算する。デザインルール記憶部11はセル情報記憶部も構成する。
The width setting /
図4に基づいてこの実施例の設計装置によるガードリングの設計手順を説明する。なお、この設計手順のうち第1の実施例の設計手順と同じ部分についての詳細説明は省略する。
レイアウト表示部33にレイアウトが表示され(ステップS21)、設計者はガードリング幅を入力する(ステップS22)。幅設定・演算部25は、入力された幅に対するデザインルールの確認(ステップS23)をして幅を設定(ステップS24)した後、設定幅とデザインルール記憶部11から読み出したコンタクトスペース、オーバーラップ量、電源容量等の情報に基づいてコンタクトセルに必要な単位長さ当たりの個数を演算する(ステップS25)。
A guard ring design procedure by the design apparatus of this embodiment will be described with reference to FIG. A detailed description of the same part of the design procedure as that of the first embodiment is omitted.
The layout is displayed on the layout display unit 33 (step S21), and the designer inputs the guard ring width (step S22). The width setting /
その後、設計者による経路指定(ステップS26)の後、経路認識部22がその指定経路を認識し(ステップS27)、ガードリング形成用レイヤー設定部23がその認識経路の下地レイヤーに応じたガードリング形成用レイヤーを設定する(ステップS28,S29)。ガードリング生成部24はレイアウト上の認識経路に設定幅のガードリングを設定レイヤーを反映させて生成する(ステップS30)。ここで生成されるガードリングには、幅設定・演算部25が演算した単位長さ当たりの個数のコンタクトセルも含めて生成される。なお、コンタクトセルの配置位置や間隔はガードリング生成部24が自動的に設定して配置するようになっていてもよいし、設計者にその単位長さ当たりの個数以上の個数のコンタクトセルの配置位置を指定させるようになっていてもよい。
Thereafter, after the route designation by the designer (step S26), the
この実施例でも、配置するガードリングをさらに追加で設計することが可能である(ステップS31)。ガードリングを追加で設計する場合には、新たなガードリング幅を入力することも可能である(ステップS32)。 Also in this embodiment, it is possible to further design the guard ring to be arranged (step S31). When an additional guard ring is designed, a new guard ring width can be input (step S32).
1 記憶部
2 処理部
3 インターフェイス部
11 デザインルール記憶部
12 レイアウト記憶部
13 ガードリング形成用レイヤー記憶部
14 ガードリング生成後レイアウト記憶部
21 ガードリング幅設定部
22 経路認識部
23 ガードリング形成用レイヤー設定部
24 ガードリング生成部
31 幅入力部
32 経路指定部
33 レイアウト表示部
DESCRIPTION OF SYMBOLS 1 Memory | storage part 2
Claims (8)
ガードリングを生成する前の状態での全レイヤーにより形成される全素子及び全配線のレイアウトを記憶するレイアウト記憶部と、
ガードリングの幅として入力された値が前記デザインルールに適合するか否かを判定する機能を有し、前記デザインルールに適合した値を設定幅として設定するガードリング幅設定部と、
前記レイアウト上にガードリングを形成すべき経路を指定経路として指定するための経路指定部と、
前記指定経路に基づいてガードリング形成経路を認識経路として認識する経路認識部と、
下地レイヤーに応じたガードリング形成用のレイヤーリストを記憶するガードリング形成用レイヤー記憶部と、
前記認識経路の下地レイヤーを認識し、認識した下地レイヤーに応じたガードリング形成用のレイヤーを前記レイヤーリストから選択し設定レイヤーとして設定するガードリング形成用レイヤー設定部と、
前記認識経路に前記設定幅で前記設定レイヤーを反映させてガードリングを生成するガードリング生成部と、を備えたガードリング設計装置。 A design rule storage unit for storing design rules of each layer constituting the layout;
A layout storage unit for storing a layout of all elements and all wirings formed by all layers in a state before generating the guard ring;
A guard ring width setting unit that has a function of determining whether a value input as a guard ring width conforms to the design rule, and sets a value that conforms to the design rule as a setting width;
A route designating unit for designating a route for forming a guard ring on the layout as a designated route;
A route recognition unit that recognizes a guard ring formation route as a recognition route based on the designated route;
A guard ring forming layer storage unit for storing a guard ring forming layer list corresponding to the underlying layer;
A guard ring forming layer setting unit that recognizes a base layer of the recognition path, selects a layer for forming a guard ring corresponding to the recognized base layer from the layer list, and sets the layer as a setting layer;
A guard ring design device comprising: a guard ring generation unit that generates a guard ring by reflecting the setting layer with the setting width on the recognition path.
前記経路認識部は前記新たな指定経路に基づいて新たな認識経路を認識する機能を有し、
前記ガードリング幅設定部は新たな設定幅を設定する機能を有し、
前記ガードリング生成部は前記新たな認識経路に新たな設定幅のガードリングを生成する機能を有する請求項1に記載のガードリング設計装置。 The route specifying unit has a function of adding a new specified route,
The route recognition unit has a function of recognizing a new recognition route based on the new designated route,
The guard ring width setting unit has a function of setting a new setting width,
The guard ring design apparatus according to claim 1, wherein the guard ring generation unit has a function of generating a guard ring having a new set width in the new recognition path.
前記ガードリング幅設定部により設定されたガードリング幅と前記セル情報記憶部に記憶されているセル情報とに基づいてガードリングに必要なコンタクトセルの単位長さ当たりの個数を算出する演算部をさらに備え、
前記ガードリング生成部は前記演算部により算出された個数以上のコンタクトセルを含むガードリングを生成する機能を有する請求項1又は2に記載のガードリング設計装置。 A cell information storage unit for storing information of cells constituting the layout;
An arithmetic unit for calculating the number of contact cells per unit length necessary for the guard ring based on the guard ring width set by the guard ring width setting unit and the cell information stored in the cell information storage unit; In addition,
The guard ring design apparatus according to claim 1, wherein the guard ring generation unit has a function of generating a guard ring including a number of contact cells calculated by the calculation unit.
ガードリングを生成する前の状態での全レイヤーにより形成される全素子及び全配線のレイアウト上に指定された指定経路に基づいてガードリング形成経路を認識経路として認識する経路認識ステップと、
前記認識経路の下地レイヤーを認識し、認識した下地レイヤーに応じたガードリング形成用のレイヤーを、下地レイヤーに応じたガードリング形成用レイヤーのリストとして予め設定されたレイヤーリストから選択し設定レイヤーとして設定するガードリング形成用レイヤー設定ステップと、
前記認識経路に前記設定幅で前記設定レイヤーを反映させてガードリングを生成するガードリング生成ステップと、を備え、各ステップを実行してガードリングを設計するガードリング設計方法。 A guard ring width setting step of determining whether or not a value input as a width of the guard ring conforms to a design rule of each layer constituting the layout, and setting a value conforming to the design rule as a setting width;
A path recognition step for recognizing a guard ring formation path as a recognition path based on a designated path specified on a layout of all elements and all wirings formed by all layers in a state before generating the guard ring;
Recognize the underlying layer of the recognition path, and select a guard ring forming layer corresponding to the recognized underlying layer from a list of layers set in advance as a list of guard ring forming layers corresponding to the underlying layer as a setting layer. A guard ring forming layer setting step to be set;
A guard ring generation step of generating a guard ring by reflecting the setting layer with the setting width on the recognition path, and performing each step to design the guard ring.
前記指定経路とは別に新たに指定された経路に基づいてガードリング形成経路を新認識経路として認識する新経路認識ステップと、
前記新認識経路の下地レイヤーに応じたガードリング形成用のレイヤーを前記レイヤーリストから選択し新設定レイヤーとして設定する新ガードリング形成用レイヤー設定ステップと、
前記新認識経路に前記新設定幅で前記新設定レイヤーを反映させてガードリングを生成する新ガードリング生成ステップと、をさらに備えた請求項4に記載のガードリング設計方法。 A new guard ring width setting step for setting a new guard ring width as a new setting width separately from the guard ring width setting step,
A new route recognition step for recognizing a guard ring formation route as a new recognition route based on a newly designated route separately from the designated route;
A layer setting step for forming a new guard ring for selecting a layer for forming a guard ring corresponding to the base layer of the new recognition path from the layer list and setting it as a new setting layer;
The guard ring design method according to claim 4, further comprising: a new guard ring generation step of generating a guard ring by reflecting the new setting layer with the new setting width in the new recognition path.
前記ガードリング生成ステップにおいて前記コンタクトセル数演算ステップにおいて算出された個数以上のコンタクトセルを含むガードリングを生成する請求項5に記載のガードリング設計方法。 A contact cell number calculation step for calculating the number of contact cells per unit length required for the guard ring based on the guard ring width set by the guard ring width setting unit and the cell information stored in advance; ,
The guard ring design method according to claim 5, wherein a guard ring including at least the number of contact cells calculated in the contact cell number calculation step is generated in the guard ring generation step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010061470A JP2011197811A (en) | 2010-03-17 | 2010-03-17 | Device and method for designing guard ring, program, and recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010061470A JP2011197811A (en) | 2010-03-17 | 2010-03-17 | Device and method for designing guard ring, program, and recording medium |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011197811A true JP2011197811A (en) | 2011-10-06 |
Family
ID=44875970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010061470A Pending JP2011197811A (en) | 2010-03-17 | 2010-03-17 | Device and method for designing guard ring, program, and recording medium |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011197811A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014175585A (en) * | 2013-03-12 | 2014-09-22 | Renesas Electronics Corp | Semiconductor device and layout design system |
JP2017220133A (en) * | 2016-06-10 | 2017-12-14 | 新日本無線株式会社 | Error determination method |
-
2010
- 2010-03-17 JP JP2010061470A patent/JP2011197811A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014175585A (en) * | 2013-03-12 | 2014-09-22 | Renesas Electronics Corp | Semiconductor device and layout design system |
US9449929B2 (en) | 2013-03-12 | 2016-09-20 | Renesas Electronics Corporation | Semiconductor device and layout design system |
JP2017220133A (en) * | 2016-06-10 | 2017-12-14 | 新日本無線株式会社 | Error determination method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5211694B2 (en) | Arrangement method of shield line in semiconductor integrated circuit, semiconductor integrated circuit design apparatus, and semiconductor integrated circuit design program | |
JP2006196627A (en) | Semiconductor device and its design program | |
TWI468884B (en) | Apparatus for forming order programs | |
JP2008147217A (en) | Method and program for layout of semiconductor integrated circuit | |
JP4674164B2 (en) | Layout method, CAD apparatus, program, and storage medium | |
JP2006344176A (en) | Macro arrangement design device with consideration given to density, program, and design method | |
JP2011197811A (en) | Device and method for designing guard ring, program, and recording medium | |
JP2014044560A (en) | Method, program, and apparatus for designing semiconductor device | |
JP6040982B2 (en) | Power system tree design support system and power system tree design method | |
JP5515255B2 (en) | Automatic wiring device, automatic wiring method and automatic wiring program | |
KR20040076586A (en) | Semiconductor integrated circuit and method of designing semiconductor integrated circuit | |
JP7059157B2 (en) | Layout design device and layout design program | |
JP4668974B2 (en) | Semiconductor device design method, semiconductor device design system, and computer program | |
JP2010218162A (en) | Design verification apparatus for semiconductor device | |
US9117048B2 (en) | Semiconductor integrating circuit layout pattern generating apparatus and method | |
US20100122226A1 (en) | Layout density verification system and layout density verification method | |
JP2008186061A (en) | Semiconductor design method and semiconductor design device | |
US9773087B2 (en) | Method and system for creating a device layout | |
JP2008187010A (en) | Method for checking current density limitation, and apparatus for checking current density limitation | |
JP2011145971A (en) | Method of designing semiconductor integrated circuit | |
JP2009245215A (en) | Cad system and cad program | |
JP2009266213A (en) | Layout verification method, design device and program | |
JP2009283657A (en) | Layout generating apparatus and layout designing method of semiconductor integrated circuit | |
JP2002151594A (en) | Design method for semiconductor integrated circuit and design support apparatus for semiconductor integrated circuit | |
JP2008270439A (en) | Electrode arrangement method for semiconductor device |