JP2011187906A - Solar cell element and method of manufacturing the same - Google Patents

Solar cell element and method of manufacturing the same Download PDF

Info

Publication number
JP2011187906A
JP2011187906A JP2010072709A JP2010072709A JP2011187906A JP 2011187906 A JP2011187906 A JP 2011187906A JP 2010072709 A JP2010072709 A JP 2010072709A JP 2010072709 A JP2010072709 A JP 2010072709A JP 2011187906 A JP2011187906 A JP 2011187906A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor substrate
solar cell
silver
cell element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010072709A
Other languages
Japanese (ja)
Other versions
JP2011187906A5 (en
Inventor
Yoshio Miura
好雄 三浦
Shinichi Suzuki
晋一 鈴木
Daisuke Ota
大助 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010072709A priority Critical patent/JP2011187906A/en
Publication of JP2011187906A publication Critical patent/JP2011187906A/en
Publication of JP2011187906A5 publication Critical patent/JP2011187906A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441Electrode arrangements specially adapted for back-contact solar cells
    • H01L31/02245Electrode arrangements specially adapted for back-contact solar cells for metallisation wrap-through [MWT] type solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

<P>PROBLEM TO BE SOLVED: To provide a solar cell element which improves reliability and makes photoelectric conversion efficiency excellent by enhancing the joining of a semiconductor substrate side and an electrode for taking out generated power and the extraction of a carrier, and a method of manufacturing the same. <P>SOLUTION: The invention relates to a solar cell element 1 which has a semiconductor substrate 2 including a semiconductor layer of one conductivity type and a semiconductor layer of a reverse conductivity type and in which at least one principal surface of the semiconductor substrate 2 is the semiconductor layer of the reverse conductivity type and electrodes 3-6 for taking out generated power are formed on the other principal surface opposed to the one principal surface of the semiconductor substrate and on the semiconductor layer of the reverse conductivity type where the electrodes 3 and 4 formed on the semiconductor layer of the reverse conductive type contain at least silver and copper. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は太陽電池素子とその製造方法に関する。   The present invention relates to a solar cell element and a manufacturing method thereof.

半導体基板を使用した太陽電池素子において、受光面側およびその裏面側に、銀を主成分とする導電ペーストを、スクリーン印刷法を用いて所定のパターン形状に塗布することにより、銀を主成分とする電極を形成することがある。   In a solar cell element using a semiconductor substrate, a conductive paste mainly composed of silver is applied to a light receiving surface side and a back surface side thereof in a predetermined pattern shape by using a screen printing method, so that silver is a main component. Electrode may be formed.

例えば、シリコンの基板の裏面上に、アルミニウムを主成分とする導電ペーストを、スクリーン印刷法を用いて塗布し、これを焼成して集電電極を形成する。その後、この集電電極上に銀を主成分とする導電ペーストを塗布後、これを焼成して取出電極を形成する(下記の特許文献1〜3等を参照)。   For example, a conductive paste mainly composed of aluminum is applied on the back surface of a silicon substrate using a screen printing method, and this is baked to form a collecting electrode. Thereafter, a conductive paste containing silver as a main component is applied onto the current collecting electrode and then fired to form an extraction electrode (see Patent Documents 1 to 3 below).

特開平11−312813号公報JP 11-312813 A 特開2008−109016号公報JP 2008-109016 A 特開2007−266649号公報JP 2007-266649 A

しかしながら、シリコンの基板と銀を主成分とする電極とはオーミックコンタクト性が悪い。このため、この部分でのキャリアの取り出しができないので、太陽電池素子の光電変換効率低下の一因となっていた。   However, the ohmic contact property between the silicon substrate and the silver-based electrode is poor. For this reason, since the carrier cannot be taken out at this portion, it has been a cause of a decrease in photoelectric conversion efficiency of the solar cell element.

本発明は、このような問題に鑑みなされたものであり、その目的は基板側と発電電力を取り出すための電極との接合およびキャリアの取り出しの改善を図ることにより、信頼性が高く光電変換効率の優れた太陽電池素子およびその製造方法を提供することにある。   The present invention has been made in view of such problems, and the object thereof is to improve the reliability and photoelectric conversion efficiency by improving the bonding between the substrate side and the electrode for taking out the generated power and the taking out of the carrier. It is providing the solar cell element excellent in, and its manufacturing method.

本発明の一形態に係る太陽電池素子は、一導電型の半導体層と逆導電型の半導体層とを有する半導体基板を備え、該半導体基板の少なくとも一方主面が逆導電型の半導体層であり、前記半導体基板の一方主面に対向する他方主面および前記逆導電型の半導体層のそれぞれの上に、発電電力を取り出すための電極が形成された太陽電池素子であって、前記逆導電型の半導体層の上に形成された電極が少なくとも銀と銅を含有していることを特徴とする。   A solar cell element according to an embodiment of the present invention includes a semiconductor substrate having a one-conductivity-type semiconductor layer and a reverse-conductivity-type semiconductor layer, and at least one main surface of the semiconductor substrate is a reverse-conductivity-type semiconductor layer. A solar cell element in which an electrode for taking out generated power is formed on each of the other main surface opposite to the one main surface of the semiconductor substrate and the reverse conductivity type semiconductor layer, wherein the reverse conductivity type The electrode formed on the semiconductor layer contains at least silver and copper.

また、本発明の一形態に係る太陽電池素子の製造方法は、前記逆導電型の半導体層の上に形成した電極は、銀を表面にコーティングした銅フィラーを多数含有する導電ペーストを塗布して、焼成することにより形成したことを特徴とする。   Further, in the method for manufacturing a solar cell element according to one aspect of the present invention, the electrode formed on the reverse conductivity type semiconductor layer is formed by applying a conductive paste containing a large number of copper fillers coated with silver on the surface. It is characterized by being formed by firing.

さらに、本発明の一形態に係る太陽電池素子の製造方法は、前記逆導電型の半導体層の上に形成した電極は、銀フィラーおよび銅フィラーを多数含有する導電ペーストを塗布して、焼成することにより形成したことを特徴とする。   Furthermore, in the method for manufacturing a solar cell element according to one embodiment of the present invention, the electrode formed on the reverse conductivity type semiconductor layer is applied with a conductive paste containing a large number of silver fillers and copper fillers and fired. It was formed by this.

本発明の一形態に係る太陽電池素子およびその製造方法によれば、電極と半導体基板側との接合強度を向上させることができ、信頼性が高く光電変換効率の優れた太陽電池素子
を提供できる。
According to the solar cell element and the manufacturing method thereof according to one embodiment of the present invention, it is possible to improve the bonding strength between the electrode and the semiconductor substrate side, and it is possible to provide a solar cell element with high reliability and excellent photoelectric conversion efficiency. .

本発明の一形態に係る両面電極型太陽電池素子の一例を模式的に示す図であり、(a)は太陽電池素子の受光面側外観の一例を示す平面図、(b)は太陽電池素子の裏面側外観の一例を示す平面図である。It is a figure which shows typically an example of the double-sided electrode type solar cell element which concerns on one form of this invention, (a) is a top view which shows an example of the light-receiving surface side external appearance of a solar cell element, (b) is a solar cell element It is a top view which shows an example of the back side external appearance. (a)〜(e)のそれぞれは、本発明の一形態に係る両面電極型太陽電池素子の製造工程を模式的に示す断面図である。(A)-(e) is sectional drawing which shows typically the manufacturing process of the double-sided electrode type solar cell element which concerns on one form of this invention. 銀を表面にコーティングした銅フィラーの断面を模式的に示した断面図である。It is sectional drawing which showed typically the cross section of the copper filler which coated silver on the surface. (a),(b)はそれぞれ、導電ペーストの銀と銅の質量比と、導電ペーストの焼成後における接合強度との関係を示すグラフである。(A), (b) is a graph which shows the relationship between the mass ratio of silver and copper of an electrically conductive paste, and the joint strength after baking of an electrically conductive paste, respectively. (a)はテストピースの平面図であり、(b)は導電ペーストの銀と銅の質量比と、導電ペーストの焼成後における抵抗値との関係を示すグラフである。(A) is a top view of a test piece, (b) is a graph which shows the relationship between the mass ratio of silver and copper of an electrically conductive paste, and the resistance value after baking of an electrically conductive paste. 本発明の一形態に係るバックコンタクト型太陽電池素子の一例を模式的に示す図であり、(a)は太陽電池素子の受光面側外観の一例を示す平面図、(b)は太陽電池素子の裏面側外観の一例を示す平面図である。It is a figure which shows typically an example of the back contact type solar cell element which concerns on one form of this invention, (a) is a top view which shows an example of the light-receiving surface side external appearance of a solar cell element, (b) is a solar cell element It is a top view which shows an example of the back side external appearance. 本発明の一形態に係るバックコンタクト型太陽電池素子の一例を模式的に示す図であり、(a)は図4(a)のX−X方向断面図、(b)は図4(a)のY−Y方向断面図である。It is a figure which shows typically an example of the back contact type solar cell element which concerns on one form of this invention, (a) is XX direction sectional drawing of Fig.4 (a), (b) is FIG.4 (a). It is a YY direction sectional drawing.

以下、本発明の一形態に係る太陽電池素子の例について、図面を参照しながら説明する。   Hereinafter, an example of a solar cell element according to one embodiment of the present invention will be described with reference to the drawings.

<<太陽電池素子の基本的な構成およびその製造方法>>
本実施形態の太陽電池素子の基本構成(以下、タイプ1)は、一導電型の半導体層と逆導電型の半導体層とを有する半導体基板を備え、この半導体基板の少なくとも一方主面が逆導電型の半導体層であり、この半導体基板の少なくとも一方主面に逆導電型の半導体層が形成され、半導体基板の一方主面(以下、第1面という)に対向する他方主面(以下、第2面という)および逆導電型の半導体層のそれぞれの上に、発電電力を取り出すための電極が形成されたものとする。そして、例えば、半導体基板の第2面および逆導電型の半導体層の少なくとも一方の上に形成された電極が銀と銅を含有している。
<< Basic configuration of solar cell element and manufacturing method thereof >>
The basic configuration (hereinafter referred to as type 1) of the solar cell element of this embodiment includes a semiconductor substrate having a one-conductivity-type semiconductor layer and a reverse-conductivity-type semiconductor layer, and at least one main surface of the semiconductor substrate is reverse-conductivity. A reverse-conductivity type semiconductor layer is formed on at least one main surface of the semiconductor substrate, and the other main surface (hereinafter referred to as the first surface) facing the one main surface (hereinafter referred to as the first surface) of the semiconductor substrate. It is assumed that an electrode for taking out the generated power is formed on each of the semiconductor layers of the second surface and the reverse conductivity type. For example, the electrode formed on at least one of the second surface of the semiconductor substrate and the semiconductor layer of the reverse conductivity type contains silver and copper.

なお、上記タイプ1に含まれる以下の構成(以下、タイプ2)を採用してもよい。例えば、一導電型の半導体基板と、この半導体基板の少なくとも第1面に形成した逆導電型の半導体層等とを備えた場合、つまり、全体としてタイプ1の半導体基板とみなし、一導電型の半導体層と逆導電型の半導体層とを有する半導体基板(一導電型の半導体基板+逆導電型の半導体層等)を備えた場合でもよく、この場合でも上記と同様な作用・効果を期待できる。   In addition, you may employ | adopt the following structures (henceforth, type 2) included in the said type 1. FIG. For example, when a semiconductor substrate of one conductivity type and a reverse conductivity type semiconductor layer formed on at least the first surface of the semiconductor substrate are provided, that is, the semiconductor substrate is regarded as a type 1 semiconductor substrate as a whole. A semiconductor substrate having a semiconductor layer and a reverse conductivity type semiconductor layer (one conductivity type semiconductor substrate + reverse conductivity type semiconductor layer or the like) may be provided. In this case, the same operation and effect as described above can be expected. .

ここで、特に、半導体基板の第2面の上に形成された電極のみが銀と銅を含有していてもよい。また、逆導電型の半導体層の上に形成された電極は、半導体基板の第1面側にのみ形成されていてもよい。また、逆導電型の半導体層の上に形成された電極は、半導体基板の第2面側にも形成されていてもよく、この場合、半導体基板の両主面を貫通する貫通孔を多数有し、逆導電型の半導体層は貫通孔にも形成されており、貫通孔内には導体が設けられ、かつ半導体層の上に形成された電極は、導体を介して、半導体基板の第2面側にも導出されて形成されていてもよい。そして、この場合に、特に貫通孔内に設けた導体が少なくとも銀と銅を含有していてもよい。   Here, in particular, only the electrode formed on the second surface of the semiconductor substrate may contain silver and copper. The electrode formed on the reverse conductivity type semiconductor layer may be formed only on the first surface side of the semiconductor substrate. In addition, the electrode formed on the reverse conductivity type semiconductor layer may also be formed on the second surface side of the semiconductor substrate. In this case, there are many through holes penetrating both main surfaces of the semiconductor substrate. The reverse conductivity type semiconductor layer is also formed in the through hole, a conductor is provided in the through hole, and the electrode formed on the semiconductor layer is connected to the second of the semiconductor substrate via the conductor. It may be led out and formed also on the surface side. In this case, the conductor provided in the through hole may contain at least silver and copper.

また、上記構成の太陽電池素子を製造するために、逆導電型の半導体層の上に形成した
電極は、例えば銀を表面にコーティングした銅フィラーを多数含有する導電ペーストを塗布して、焼成することにより形成する。あるいは、例えば銀フィラー、銅フィラーおよび有機ビヒクル等を混練して、所定の粘度に調整した導電ペーストを塗布して、焼成することにより形成してもよい。
Moreover, in order to manufacture the solar cell element having the above-described configuration, the electrode formed on the reverse conductivity type semiconductor layer is applied with a conductive paste containing a large number of copper fillers coated on the surface of silver, for example, and fired. To form. Or you may form, for example by knead | mixing a silver filler, a copper filler, an organic vehicle, etc., apply | coating the electrically conductive paste adjusted to the predetermined viscosity, and baking.

以下に、太陽電池素子を、半導体基板の受光面である第1面とこれと対向する裏面である第2面に異なる極性の電極を設けた両面電極型太陽電池素子と、裏面側に異なる両極性の電極を設けたバックコンタクト型太陽電池素子とに分けて説明する。   Below, a solar cell element is a double-sided electrode type solar cell element in which electrodes having different polarities are provided on a first surface which is a light-receiving surface of a semiconductor substrate and a second surface which is a back surface opposite to the first surface. A back contact solar cell element provided with a conductive electrode will be described separately.

なお、太陽電池素子の発電部分に使用する材料は、その発電部分からの電力を取り出すための電極の材料を焼結する温度(500℃以上)でも作製が可能なものであれば限定されないが、簡単のため本実施形態ではシリコン系太陽電池素子のタイプ1について説明する。   The material used for the power generation part of the solar cell element is not limited as long as it can be produced even at a temperature (500 ° C. or higher) at which the electrode material for extracting power from the power generation part is sintered, For the sake of simplicity, this embodiment will describe type 1 of a silicon-based solar cell element.

<<両面電極型太陽電池素子>>
図1(a),(b)に示すように、両面電極型の太陽電池素子1は、光が入射する受光面である第1面2aとこれに対向する裏面である第2面2bとを有する半導体基板2と、この半導体基板2の第1面2a上に設けられたバスバー電極3およびフィンガー電極4と、第2面2b上に設けられた集電電極5と、出力取出電極6と、を有する。
<< Double-sided electrode type solar cell element >>
As shown in FIGS. 1A and 1B, a double-sided electrode type solar cell element 1 includes a first surface 2a that is a light receiving surface on which light is incident and a second surface 2b that is a back surface opposite to the first surface 2a. A semiconductor substrate 2, a bus bar electrode 3 and a finger electrode 4 provided on the first surface 2a of the semiconductor substrate 2, a current collecting electrode 5 provided on the second surface 2b, an output extraction electrode 6, Have

半導体基板2は、例えば単結晶シリコンまたは多結晶シリコンなどから成るシリコンウエハなどから構成され、例えば1辺が150〜160mm程度の矩形の平板状をなす。また、半導体基板2は一導電型の半導体層と逆導電型の半導体層とを有する。すなわち、このシリコンウエハの内部には、p型シリコンの層とn型シリコンの層とがあり、これらの接合(pn接合)部が形成されている。このシリコンウエハは後で説明するように、例えば、一導電型のバルク層と逆導電型の表面層とでpn接合部が形成される。このように、太陽電池素子1は、主に一導電型の半導体基板2を備え、この半導体基板2の少なくとも一方主面に逆導電型の半導体層が形成されている。   The semiconductor substrate 2 is made of, for example, a silicon wafer made of, for example, single crystal silicon or polycrystalline silicon, and has a rectangular flat plate shape with a side of about 150 to 160 mm, for example. The semiconductor substrate 2 has a one-conductivity-type semiconductor layer and a reverse-conductivity-type semiconductor layer. That is, inside the silicon wafer, there are a p-type silicon layer and an n-type silicon layer, and a junction (pn junction) portion is formed. In this silicon wafer, as will be described later, for example, a pn junction is formed by a bulk layer of one conductivity type and a surface layer of reverse conductivity type. As described above, the solar cell element 1 mainly includes the one-conductivity-type semiconductor substrate 2, and the reverse-conductivity-type semiconductor layer is formed on at least one main surface of the semiconductor substrate 2.

第1面2a上に形成される電極は、幅1mm〜3mm程度の幅の広いバスバー電極3と、バスバー電極3に対して略垂直に交わるように設けられており、幅50〜200μm程度の細いフィンガー電極4とから成る。このようなバスバー電極3およびフィンガー電極4の厚みは、10〜20μm程度である。また、第1面2aの全面には、予め反射防止膜8を形成しておくことが望ましい。   The electrodes formed on the first surface 2a are provided so as to intersect the bus bar electrode 3 having a width of about 1 mm to 3 mm and the bus bar electrode 3 so as to be substantially perpendicular to the bus bar electrode 3, and have a width of about 50 to 200 μm. It consists of finger electrodes 4. The thickness of the bus bar electrode 3 and the finger electrode 4 is about 10 to 20 μm. Further, it is desirable to form an antireflection film 8 in advance on the entire surface of the first surface 2a.

第2面2b上に形成される電極は、集電電極5および出力取出電極6である。この出力取出電極6の厚みは10μm〜20μm程度であり、幅は3.5mm〜7mm程度である。また、集電電極5の厚みは15μm〜50μm程度である。   The electrodes formed on the second surface 2 b are the collector electrode 5 and the output extraction electrode 6. The thickness of the output extraction electrode 6 is about 10 μm to 20 μm, and the width is about 3.5 mm to 7 mm. Moreover, the thickness of the current collection electrode 5 is about 15 micrometers-50 micrometers.

このようなフィンガー電極4および集電電極5は、発生したキャリアを集電する役割を有し、バスバー電極3および出力取出電極6は、フィンガー電極4および集電電極5で集めたキャリア(電力)を集め、外部に出力する役割を有している。   The finger electrode 4 and the current collecting electrode 5 have a role of collecting generated carriers, and the bus bar electrode 3 and the output extraction electrode 6 are carriers (electric power) collected by the finger electrode 4 and the current collecting electrode 5. Has a role to collect and output to the outside.

次に、太陽電池素子1の作用について説明する。太陽電池素子1の第1面2a側から光が入射すると、この光は半導体基板2で吸収・光電変換(電子−正孔対(電子キャリアおよび正孔キャリア)が生成される)。この光励起起源の電子キャリアおよび正孔キャリア(光生成キャリア)が上述のpn接合の働きにより、太陽電池素子1の第1面2aおよび第2面2bのそれぞれに設けられた電極に集められ、両電極間に電位差が生ずる。   Next, the operation of the solar cell element 1 will be described. When light enters from the first surface 2 a side of the solar cell element 1, this light is absorbed and photoelectrically converted (electron-hole pairs (electron carriers and hole carriers) are generated) in the semiconductor substrate 2. The electron carriers and hole carriers (photogenerated carriers) originating from the photoexcitation are collected on the electrodes provided on the first surface 2a and the second surface 2b of the solar cell element 1 by the above-described action of the pn junction, A potential difference occurs between the electrodes.

<<太陽電池素子の製造方法>>
次に、このタイプの太陽電池素子1の製造方法の一例について説明する。
<< Method for Manufacturing Solar Cell Element >>
Next, an example of a method for manufacturing this type of solar cell element 1 will be described.

まず、図2(a)に示すように、一導電型の単結晶または多結晶のシリコンから成る半導体基板2を準備する。この半導体基板2は、例えばボロン(B)などのp型の導電型を呈する比抵抗0.2〜2.0Ω・cm程度のp型基板が好適に用いられる。なお、場合によっては一導電型としてn型を呈する基板を用いてもよいが、以下、p型基板を例にとり説明する。   First, as shown in FIG. 2A, a semiconductor substrate 2 made of single conductivity type single crystal or polycrystalline silicon is prepared. The semiconductor substrate 2 is preferably a p-type substrate having a p-type conductivity such as boron (B) and having a specific resistance of about 0.2 to 2.0 Ω · cm. In some cases, an n-type substrate may be used as one conductivity type. Hereinafter, a p-type substrate will be described as an example.

半導体基板2が単結晶シリコンウエハの場合は、チョクラルスキー法などの引き上げ法などによって作製される。半導体基板2が多結晶シリコンウエハの場合は鋳造法などによって作製される。   When the semiconductor substrate 2 is a single crystal silicon wafer, it is manufactured by a pulling method such as the Czochralski method. When the semiconductor substrate 2 is a polycrystalline silicon wafer, it is manufactured by a casting method or the like.

多結晶シリコンウエハは大量生産が可能であり、製造コスト面で単結晶シリコンウエハよりも有利であるので、以下、半導体基板2として多結晶シリコンを用いた例を説明する。   Since a polycrystalline silicon wafer can be mass-produced and is more advantageous than a single crystal silicon wafer in terms of manufacturing cost, an example in which polycrystalline silicon is used as the semiconductor substrate 2 will be described below.

多結晶シリコンのインゴットは、例えばワイヤーソーなどを用いて350μm以下、より好ましくは200μm以下の厚みにスライスして半導体基板2とする。なお、半導体基板2の表面に付着したスライス時の汚染層を清浄化するために、表面をNaOH、KOH、またはフッ酸とフッ硝酸の混合溶液などを用いて、ごく微量エッチングすることが望ましい。   The polycrystalline silicon ingot is sliced to a thickness of 350 μm or less, more preferably 200 μm or less, using a wire saw, for example, to form the semiconductor substrate 2. In order to clean the contaminated layer at the time of slicing attached to the surface of the semiconductor substrate 2, it is desirable that the surface be etched by a very small amount using NaOH, KOH, a mixed solution of hydrofluoric acid and hydrofluoric acid, or the like.

次に、半導体基板2の第1面2a側に、ドライエッチング方法またはウェットエッチング方法などを用いて、RIE(リアクティブイオンエッチング)装置などを用いて光反射率低減機能を有する凹凸(粗面化)構造を形成するのが好ましい。   Next, on the first surface 2a side of the semiconductor substrate 2, using a dry etching method or a wet etching method, an unevenness (roughened surface) having a light reflectance reduction function using an RIE (reactive ion etching) apparatus or the like. It is preferable to form a structure.

その後、図2(b)に示すように、半導体基板2の表面全体にn型層9を形成する。n型化ドーピング元素としてはP(リン)を用いることが好ましく、シート抵抗が30〜300Ω/□程度のn型とする。これによって、n型層9とp型バルク領域10との間にpn接合部が形成される。   Thereafter, as shown in FIG. 2B, an n-type layer 9 is formed on the entire surface of the semiconductor substrate 2. P (phosphorus) is preferably used as the n-type doping element, and the n-type having a sheet resistance of about 30 to 300 Ω / □ is used. As a result, a pn junction is formed between the n-type layer 9 and the p-type bulk region 10.

n型層9の形成は、例えば、半導体基板2を700〜900℃程度に昇温して、この温度に維持しながら、拡散源22として用いるガス状態にしたPOCl(オキシ塩化リン)雰囲気中で、気相熱拡散法などによって20〜40分程度処理することにより行う。これにより、n型層9は0.2〜0.7μm程度の厚みに形成される。この際に、半導体基板2の表面全体にリンガラスが形成される。そこで、このリンガラスを除去するために、この半導体基板2をフッ酸に浸漬し、洗浄乾燥することが必要になる。 The n-type layer 9 is formed, for example, in a POCl 3 (phosphorus oxychloride) atmosphere in which the semiconductor substrate 2 is heated to about 700 to 900 ° C. and kept in this temperature and in a gas state used as the diffusion source 22. Then, it is performed by treating for about 20 to 40 minutes by vapor phase thermal diffusion method or the like. Thereby, the n-type layer 9 is formed to a thickness of about 0.2 to 0.7 μm. At this time, phosphorous glass is formed on the entire surface of the semiconductor substrate 2. Therefore, in order to remove the phosphorous glass, it is necessary to immerse the semiconductor substrate 2 in hydrofluoric acid and to wash and dry it.

その後、図2(c)に示すように、半導体基板2の第2面2bの端面外周部に形成されているn型層9の部分を除去して、この除去部7によりpn分離を行う。このn型層9の部分の除去は、アルミナまたは酸化シリコンの粒子を高圧でシリコンウエハの第2面2bの端面外周部に吹きつけるサンドブラスト法、またはYAG(イットリウム・アルミニウム・ガーネット)レーザーなどにより、pn接合部に達する分離溝を形成することで行う。これにより、pn分離を行うことができる。   After that, as shown in FIG. 2C, the portion of the n-type layer 9 formed on the outer peripheral portion of the end surface of the second surface 2b of the semiconductor substrate 2 is removed, and pn separation is performed by the removing portion 7. The removal of the n-type layer 9 is performed by a sandblasting method in which alumina or silicon oxide particles are sprayed onto the outer peripheral portion of the second surface 2b of the silicon wafer at a high pressure, or a YAG (yttrium, aluminum, garnet) laser, etc. This is done by forming a separation groove reaching the pn junction. Thereby, pn separation can be performed.

さらに、このpn分離後に、図2(c)に示すように、第1面2aに反射防止膜8を形成する。反射防止膜8の材料としては、SiNx膜(ただし、組成比「x」はSiストイキオメトリを中心にして幅がある。)、TiO膜、SiO膜、MgO膜、ITO膜、SnO膜またはZnO膜などを用いることができる。反射防止膜8の厚さは、材料によって適宜選択されて、適当な入射光に対して無反射条件を実現できるようにする。例えば半導体基板2の場合、屈折率は1.8〜2.3程度、厚み500〜1200Å程度にすればよい。反射防止膜8の製法としては、PECVD法、蒸着法またはスパッタ法な
どを用いることができる。
Further, after this pn separation, an antireflection film 8 is formed on the first surface 2a as shown in FIG. Examples of the material of the antireflection film 8 include a SiNx film (wherein the composition ratio “x” has a width centered on Si 3 N 4 stoichiometry), a TiO 2 film, a SiO 2 film, a MgO film, and an ITO film. A SnO 2 film, a ZnO film, or the like can be used. The thickness of the antireflection film 8 is appropriately selected depending on the material so that an antireflection condition can be realized with respect to appropriate incident light. For example, in the case of the semiconductor substrate 2, the refractive index may be about 1.8 to 2.3 and the thickness may be about 500 to 1200 mm. As a manufacturing method of the antireflection film 8, a PECVD method, a vapor deposition method, a sputtering method, or the like can be used.

次に図2(d)に示すように、半導体基板2の第2面2b側に集電電極5を形成する。集電電極5は、アルミニウムを主成分とするペーストを第2面2bの外周辺部1〜5mm程度を除いて、第2面2bの略全面に塗布することで形成する。この塗布法としては、スクリーン印刷法などを用いることができる。この集電電極5の形成に用いるペーストは、アルミニウム粉末と有機ビヒクルなどからなるものであり、これを塗布した後、温度700〜850℃程度で熱処理(焼成)してアルミニウムを半導体基板2に焼き付ける。このアルミニウムペーストを印刷し、焼成する。これにより、p型不純物であるアルミニウムを半導体基板2の塗布部分に高濃度に拡散させることができ、裏面側にも形成されているn型層をp型とすることができる。 Next, as shown in FIG. 2D, the collector electrode 5 is formed on the second surface 2 b side of the semiconductor substrate 2. The current collecting electrode 5 is formed by applying a paste mainly composed of aluminum to substantially the entire second surface 2b except for the outer peripheral portion of about 1 to 5 mm on the second surface 2b. As the coating method, a screen printing method or the like can be used. The paste used to form the current collecting electrode 5 is made of aluminum powder and an organic vehicle. After applying this paste, heat treatment (firing) is performed at a temperature of about 700 to 850 ° C. to bake aluminum onto the semiconductor substrate 2. . This aluminum paste is printed and fired. As a result, aluminum, which is a p-type impurity, can be diffused at a high concentration in the coated portion of the semiconductor substrate 2, and the n-type layer formed also on the back surface side can be made p + -type.

次に図2(e)に示すように、第1面2aの電極(バスバー電極3およびフィンガー電極4)と第2面2bの出力取出電極6を形成する。   Next, as shown in FIG. 2E, electrodes (bus bar electrodes 3 and finger electrodes 4) on the first surface 2a and output extraction electrodes 6 on the second surface 2b are formed.

このようにして、第2面2bの出力取出電極6は、導電ペーストを塗布することにより形成することができる。   Thus, the output extraction electrode 6 on the second surface 2b can be formed by applying the conductive paste.

以下に、上記導電ペーストとして、コーティングフィラーを用いる場合および混合フィラーを用いる場合のそれぞれについて説明する。   Hereinafter, the case where a coating filler is used and the case where a mixed filler is used as the conductive paste will be described.

<コーティングフィラーを用いた例>
銀を表面にコーティングした銅フィラーを用いる例について説明する。図3に示すように、銅フィラー13は、銀層15を銅本体14の表面にコーティングしている。ここで、銅フィラー13は、例えば直径0.1〜10μm程度の球状であるが、この形状に限定されるものではなく、例えば断面が楕円となるラグビーボール状、または角部を持つ多面体形状でもよい。なお、銅本体14の表面には微細な凹凸が形成されていてもよい。この銅フィラー14の材料としては、純度99.9質量%以上の銅とすると好適である。特に、太陽電池素子1の直列抵抗成分を低下させるために、抵抗の低い無酸素銅をより好適に用いることができる。
<Example using coating filler>
The example using the copper filler which coated silver on the surface is demonstrated. As shown in FIG. 3, the copper filler 13 coats the surface of the copper body 14 with the silver layer 15. Here, the copper filler 13 is, for example, a spherical shape having a diameter of about 0.1 to 10 μm, but is not limited to this shape. For example, the copper filler 13 may have a rugby ball shape having an elliptical cross section or a polyhedral shape having corners. Good. Note that fine irregularities may be formed on the surface of the copper body 14. The material of the copper filler 14 is preferably copper having a purity of 99.9% by mass or more. In particular, in order to reduce the series resistance component of the solar cell element 1, oxygen-free copper having a low resistance can be more suitably used.

銅本体14の表面には、銀層15を0.005μm〜0.1μm程度の厚みでコーティングする。このコーティングは、均一の厚みでコーティングできるため、置換法で行うことが望ましい。このコーティングする銀層15は、99.9質量%以上の純度を持ったものが望ましい。   The surface of the copper body 14 is coated with a silver layer 15 with a thickness of about 0.005 μm to 0.1 μm. Since this coating can be performed with a uniform thickness, it is desirable to carry out the replacement method. The silver layer 15 to be coated preferably has a purity of 99.9% by mass or more.

第2面2bの出力取出電極6を形成する導電ペーストは、銀層15を表面にコーティングした銅フィラー13の多数と有機ビヒクルとガラスフリットとを、銀層15を表面にコーティングした銅フィラー13の多数からなる100質量部に対して、有機ビヒクルを10〜20質量部とし、ガラスフリットを5〜15質量部としたものを添加したものである。さらに、テレピネオールなどの溶剤を用いて、50〜200Pa・sの程度の粘度に調節したものを用いることができる。   The conductive paste forming the output extraction electrode 6 on the second surface 2b is composed of a large number of copper fillers 13 coated with a silver layer 15 on the surface, an organic vehicle and glass frit, and a copper filler 13 coated with a silver layer 15 on the surface. What added 10-20 mass parts of organic vehicles and 5-15 mass parts of glass frit with respect to 100 mass parts which consist of many is added. Furthermore, what adjusted the viscosity of the grade of 50-200 Pa * s using solvents, such as a terpineol, can be used.

塗布法としては、スクリーン印刷法などを用いることができ、塗布後所定の温度で溶剤を蒸散させて乾燥させることが好ましい。   As the coating method, a screen printing method or the like can be used, and it is preferable that the solvent is evaporated and dried at a predetermined temperature after coating.

集電電極5上に銀層15を表面にコーティングした銅フィラー13を含有する導電ペーストを塗布後、焼成炉内にて最高温度が500〜650℃で数十秒〜数十分程度焼成することにより裏面電極(集電電極5、出力取出電極6)を形成する。銀層15を表面にコーティングした銅フィラー13を含有する導電ペーストの焼成においては、銅フィラー13
の酸化を抑制するため、炉内のピーク温度付近の位置の酸素濃度が100ppm〜500ppmになるように、窒素ガスなど不活性ガスを炉内部に導入することが望ましい。
After applying a conductive paste containing a copper filler 13 coated with a silver layer 15 on the surface of the collecting electrode 5, firing is performed at a maximum temperature of 500 to 650 ° C. for several tens of seconds to several tens of minutes in a firing furnace. Thus, back electrodes (collecting electrode 5, output extraction electrode 6) are formed. In firing the conductive paste containing the copper filler 13 having the silver layer 15 coated on the surface, the copper filler 13
In order to suppress the oxidation, it is desirable to introduce an inert gas such as nitrogen gas into the furnace so that the oxygen concentration near the peak temperature in the furnace becomes 100 ppm to 500 ppm.

通常、太陽電池素子1の出力取出電極6の形成において、銀を主成分とする導電ペーストを用いた場合、アルミニウムを主成分とする集電電極5と出力取出電極6の接合強度が弱い。なぜなら、アルミニウムを主成分とする集電電極5のアルミニウムの表面酸化により充分な接着力が得られないからである。   Usually, in the formation of the output extraction electrode 6 of the solar cell element 1, when a conductive paste mainly composed of silver is used, the bonding strength between the current collection electrode 5 mainly composed of aluminum and the output extraction electrode 6 is weak. This is because sufficient adhesive force cannot be obtained due to the surface oxidation of aluminum in the collecting electrode 5 mainly composed of aluminum.

このため、太陽電池素子1の完成後の太陽電池モジュール製造工程において、太陽電池素子同士を繋ぐための接続タブの出力取出電極6へのハンダ付けなどで、出力取出電極6の剥離が発生する心配があった。そこで、この対策として、集電電極5を形成するためのアルミニウムを主成分とするペーストを第2面2bに塗布する際、出力取出電極6が配置される箇所に、部分的にアルミニウムを主成分とするペーストが塗布されない部分を故意に作製していた。これにより、半導体基板2と出力取出電極6が直接接する部分を作製し、この部分の強固な接合強度を利用して、後工程での出力取出電極6の剥離を抑制していた。   For this reason, in the solar cell module manufacturing process after the completion of the solar cell element 1, the output extraction electrode 6 may be peeled off due to soldering of the connection tab for connecting the solar cell elements to the output extraction electrode 6 or the like. was there. Therefore, as a countermeasure against this, when a paste mainly composed of aluminum for forming the collecting electrode 5 is applied to the second surface 2b, a part of the aluminum is mainly disposed at a position where the output extraction electrode 6 is disposed. The part to which the paste to be applied is not intentionally produced. As a result, a portion where the semiconductor substrate 2 and the output extraction electrode 6 are in direct contact with each other was produced, and the peeling of the output extraction electrode 6 in the subsequent process was suppressed by utilizing the strong bonding strength of this portion.

しかしながら、このような構造にすると、p型シリコンと銀電極はオーミックコンタクト性が悪いため、この部分での光発生キャリアの取り出しができないので、ロスが発生し太陽電池素子の光電変換効率低下の一因となっていた。   However, with such a structure, the p-type silicon and the silver electrode have poor ohmic contact properties, so that the photogenerated carriers cannot be taken out at this portion, so that loss occurs and the photoelectric conversion efficiency of the solar cell element decreases. It was a cause.

これに対して、本実施形態の太陽電池素子においては、第2面2bの出力取出電極6は、銀層15を表面にコーティングした銅フィラー13を含有する導電ペーストを塗布することにより形成する。このため、集電電極5の主成分であるアルミニウムと銅の接合強度を、上述の太陽電池モジュール工程においても、出力取出電極6の剥離の心配が無いほど十分強固にすることが可能になる。これにより、信頼性を向上させることができる。また、集電電極5を形成するときに、部分的にアルミニウムを主成分とするペーストが塗布されない部分を設ける必要が無い。これにより、半導体基板2と出力取出電極6が直接接する部分を無くすことができ、太陽電池素子の光電変換効率を向上させることが可能となる。さらに、導電ペーストにおける高価な銀の使用量を減らせる。   On the other hand, in the solar cell element of the present embodiment, the output extraction electrode 6 on the second surface 2b is formed by applying a conductive paste containing a copper filler 13 having a silver layer 15 coated on the surface. For this reason, it is possible to sufficiently strengthen the bonding strength between aluminum and copper, which are the main components of the current collecting electrode 5, so that there is no fear of peeling of the output extraction electrode 6 even in the above-described solar cell module process. Thereby, reliability can be improved. Moreover, when forming the current collection electrode 5, it is not necessary to provide the part in which the paste which mainly has aluminum as a main component is not apply | coated. Thereby, the part which the semiconductor substrate 2 and the output extraction electrode 6 contact | connect directly can be eliminated, and it becomes possible to improve the photoelectric conversion efficiency of a solar cell element. Furthermore, the amount of expensive silver used in the conductive paste can be reduced.

また、第2面2b側の電極形成の工程は、上述のようにアルミニウムペーストを塗布・焼成して集電電極5を形成し、その後、銀を表面にコーティングした銅フィラーを多数含有する導電ペーストを塗布・焼成し出力取出電極6を形成して、焼成工程を別々にしてもよい。あるいは、アルミニウムペーストを塗布・乾燥した後、銀を表面にコーティングした銅フィラーを多数含有する導電ペーストを塗布し、両者を同時に焼成してもよい。   In addition, the electrode forming step on the second surface 2b side is a conductive paste containing a large number of copper fillers coated with silver on the surface after applying and baking aluminum paste as described above to form the current collecting electrode 5 May be applied and baked to form the output extraction electrode 6, and the baking process may be made separate. Or after apply | coating and drying an aluminum paste, the electrically conductive paste containing many copper fillers which coated silver on the surface may be apply | coated, and both may be baked simultaneously.

次に、半導体基板2の第1面2aの電極(バスバー電極3とフィンガー電極4)の形成は、同様にして銀層15を表面にコーティングした銅フィラー13を含有する導電ペーストを用いることで可能である。すなわち、反射防止膜8の上にバスバー電極3とフィンガー電極4を、銀層15を表面にコーティングした銅フィラー13を含有する導電ペーストで直接塗布し焼き付けて形成する。この結果、第1面2aの電極の焼成時に電極中のガラス成分が反射防止膜8を突き破ることになり、この電極の直下はn型層9になる。これにより、第1面2aのバスバー電極3およびフィンガー電極4と、n型層9とを電気的に接触させることができる。第1面2aの電極にも、銀層15を表面にコーティングした銅フィラー13を含有する導電ペーストを用いると製造コストの面でよい。   Next, the electrodes (bus bar electrode 3 and finger electrode 4) on the first surface 2a of the semiconductor substrate 2 can be formed by using a conductive paste containing a copper filler 13 coated with a silver layer 15 in the same manner. It is. That is, the bus bar electrode 3 and the finger electrode 4 are formed on the antireflection film 8 by directly applying and baking the conductive paste containing the copper filler 13 having the silver layer 15 coated on the surface. As a result, the glass component in the electrode breaks through the antireflection film 8 when the electrode on the first surface 2a is baked, and the n-type layer 9 is directly below the electrode. Thereby, the bus-bar electrode 3 and the finger electrode 4 of the 1st surface 2a, and the n-type layer 9 can be made to contact electrically. If the conductive paste containing the copper filler 13 having the surface coated with the silver layer 15 is used for the electrode of the first surface 2a, the manufacturing cost may be improved.

また、第1面2aの電極を通常の銀を主成分とした導電ペーストで形成することも可能である。銀を主成分とした導電ペーストは、銀からなる金属粉末銀100質量部に対して、有機ビヒクルを5〜30質量部、およびガラスフリットを0.1〜10質量部、それぞ
れを添加して、ペースト状にした銀ペーストを所定の電極形状に塗布し、最高温度が600〜850℃で数十秒〜数十分程度焼成することにより形成可能である。塗布法としては、スクリーン印刷法などの周知の方法を用いることができる。
Moreover, it is also possible to form the electrode of the 1st surface 2a with the electrically conductive paste which has normal silver as a main component. The conductive paste containing silver as a main component is obtained by adding 5 to 30 parts by mass of an organic vehicle and 0.1 to 10 parts by mass of glass frit with respect to 100 parts by mass of metal powder silver composed of silver, It can be formed by applying a paste-like silver paste in a predetermined electrode shape and firing it at a maximum temperature of 600 to 850 ° C. for several tens of seconds to several tens of minutes. As the coating method, a known method such as a screen printing method can be used.

<混合フィラーを用いた電極形成>
出力取出電極6を形成するための導電ペーストは、例えば、多数の銀フィラーと多数の銅フィラーと有機ビヒクルとガラスフリットを銀と銅の合計100質量部に対してそれぞれ5〜30質量部、0.1〜15質量部配合、混練し、溶剤を用いて、50〜200Pa・sの程度の粘度に調節したものを用いてもよい。
<Electrode formation using mixed filler>
The conductive paste for forming the output extraction electrode 6 includes, for example, a large number of silver fillers, a large number of copper fillers, an organic vehicle, and a glass frit with respect to a total of 100 parts by mass of silver and copper, respectively. .1-15 parts by mass, kneaded, and adjusted to a viscosity of about 50-200 Pa · s using a solvent may be used.

この混練は、多数の銀フィラーと有機ビヒクルとガラスフリットを上記の割合で混練しペースト状にする。この作業と並行して多数の銅フィラーと有機ビヒクルとガラスフリットを上記の割合で混練しペースト状にする。そして、これら2つのペーストを予め用意しておき、これらペーストを所定の割合で混練し、その後溶剤を用いて所定の粘度の調整する。これにより、銀と銅のフィラーがより均一に混ざり合うため好ましい。   In this kneading, a large number of silver fillers, an organic vehicle, and glass frit are kneaded in the above ratio to form a paste. In parallel with this operation, a large number of copper fillers, organic vehicle, and glass frit are kneaded at the above ratios to form a paste. Then, these two pastes are prepared in advance, these pastes are kneaded at a predetermined ratio, and then a predetermined viscosity is adjusted using a solvent. Thereby, since the filler of silver and copper mixes more uniformly, it is preferable.

塗布法としては、スクリーン印刷法などを用いることができ、塗布後所定の温度で溶剤を蒸散させて乾燥させることが好ましい。   As the coating method, a screen printing method or the like can be used, and it is preferable that the solvent is evaporated and dried at a predetermined temperature after coating.

集電電極5上に銀と銅を含有する導電ペーストを塗布、乾燥後、焼成炉内にて最高温度が500〜650℃で数十秒〜数十分程度焼成することにより出力取出電極6を形成する。この銀と銅を含有する導電ペーストの焼成においては、含有している銅フィラーの酸化を防止するため、炉内のピーク温度付近の位置の酸素濃度が500ppm未満になるように、窒素ガスなど不活性ガスを炉内部に導入することが望ましい。   After applying and drying a conductive paste containing silver and copper on the collecting electrode 5, the output extraction electrode 6 is baked for several tens of seconds to several tens of minutes at a maximum temperature of 500 to 650 ° C. in a baking furnace. Form. In firing the conductive paste containing silver and copper, in order to prevent oxidation of the contained copper filler, nitrogen gas or the like is not used so that the oxygen concentration near the peak temperature in the furnace is less than 500 ppm. It is desirable to introduce the active gas into the furnace.

通常、太陽電池素子の出力取出電極6形成において、銀のみを主成分とする導電ペーストを用いた場合、アルミニウムを主成分とする集電電極5と出力取出電極6の接合強度が弱くなる。このため該太陽電池素子の完成後の太陽電池モジュール製造工程において、太陽電池素子同士を繋ぐための接続タブの出力取出電極6へのハンダ付けなどで、出力取出電極6の剥離が発生する心配があった。このための対策として、集電電極5を形成するためのアルミニウムを主成分とするペーストを第2面2bに塗布するときに、出力取出電極6が配置されるところに、部分的にアルミニウムを主成分とするペーストが塗布されない部分を故意に造っていた。これにより半導体基板2と出力取出電極6が直接接する部分を作製し、この部分の強固な接合強度を利用して、後工程での出力取出電極6の剥離を防止していた。   Usually, in the formation of the output extraction electrode 6 of the solar cell element, when a conductive paste mainly composed of silver is used, the bonding strength between the current collection electrode 5 mainly composed of aluminum and the output extraction electrode 6 is weakened. For this reason, in the solar cell module manufacturing process after the completion of the solar cell element, there is a concern that peeling of the output extraction electrode 6 may occur due to soldering of the connection tab for connecting the solar cell elements to the output extraction electrode 6. there were. As a countermeasure for this, when a paste mainly composed of aluminum for forming the collecting electrode 5 is applied to the second surface 2b, aluminum is partially used where the output extraction electrode 6 is disposed. The part where the paste as a component was not applied was intentionally made. As a result, a portion where the semiconductor substrate 2 and the output extraction electrode 6 are in direct contact with each other is manufactured, and peeling of the output extraction electrode 6 in a later process is prevented by utilizing the strong bonding strength of this portion.

しかしながらこのような構造にすると、p型シリコンと銀電極はオーミックコンタクト性が悪いため、この部分での光発生キャリアの取り出しができないので、ロスが発生し太陽電池素子の光電変換効率低下の一因となっていた。   However, with such a structure, the p-type silicon and the silver electrode have poor ohmic contact properties, so that the photogenerated carriers cannot be taken out at this portion, causing a loss and a factor in reducing the photoelectric conversion efficiency of the solar cell element. It was.

これに対し本発明に係る太陽電池素子においては、第2面2bの出力取出電極6は、銀と銅を含有する導電ペーストを塗布することにより形成するため、集電電極5の主成分であるアルミニウムと銅の接合強度を、上述の太陽電池モジュール工程においても出力取出電極6の剥離の心配が無いほど十分強固にすることが可能となり、その信頼性を向上させることができる。   On the other hand, in the solar cell element according to the present invention, the output extraction electrode 6 on the second surface 2b is formed by applying a conductive paste containing silver and copper, and thus is the main component of the current collecting electrode 5. The bonding strength between aluminum and copper can be sufficiently strengthened so that the output extraction electrode 6 does not have to be peeled off even in the above-described solar cell module process, and the reliability can be improved.

また、集電電極5を形成するときに、部分的にアルミニウムを主成分とするペーストが塗布されない部分を故意に造る必要が無く、半導体基板2と出力取出電極6が直接接する部分を無くすことができ、太陽電池素子の光電変換効率を向上させることが可能となる。さらに導電ペーストにおける銀の使用量を減らせるため、製造コストの面でよい。   Further, when forming the current collecting electrode 5, it is not necessary to intentionally make a part where a paste mainly composed of aluminum is not applied, and a part where the semiconductor substrate 2 and the output extraction electrode 6 are in direct contact may be eliminated. It is possible to improve the photoelectric conversion efficiency of the solar cell element. Furthermore, since the amount of silver used in the conductive paste can be reduced, the manufacturing cost is sufficient.

さらに、発明者らが繰り返し行ったテストの結果では、この導電ペーストに含有される銀と銅の質量比は、銀:銅=2:8〜7:3の範囲であることが望ましい。   Furthermore, as a result of tests repeatedly conducted by the inventors, it is desirable that the mass ratio of silver and copper contained in the conductive paste is in the range of silver: copper = 2: 8 to 7: 3.

図4(a)は、半導体基板2上に上記のようにアルミニウムを主成分とするペーストを、スクリーン印刷法を用いて第2面2bの略全面に塗布、焼成することで形成した集電電極5上に、銀と銅の質量比を変えた導電ペーストをスクリーン印刷法を用いて所定の電極パターンに塗布し、最高温度約600℃程度で焼成することで形成した出力取出電極6の集電電極5との接合強度を測定した結果である。   FIG. 4A shows a collector electrode formed by applying and baking a paste mainly composed of aluminum as described above on the semiconductor substrate 2 over substantially the entire second surface 2b using a screen printing method. The current collector of the output extraction electrode 6 formed by applying a conductive paste in which the mass ratio of silver and copper is changed onto a predetermined electrode pattern using a screen printing method and baking at a maximum temperature of about 600 ° C. It is the result of measuring the bonding strength with the electrode 5.

図4(a)に示すように、第2面2bの集電極5上の出力取出電極6においては、銀と銅の質量比である銀:銅が、10:0から8:2の範囲では接合強度は銅とアルミニウムの合金の生成が不充分のため弱く、銀:銅が10:0から7:3までは、銅とアルミニウムの合金の生成が増加するために急激な上昇がみられるものと考えられる。さらに銀:銅=2:8から0:10の範囲では、酸化した銅の割合が大きくなるため、銀:銅=2:8から0:10まで急激に低下するものと思われる。   As shown in FIG. 4A, in the output extraction electrode 6 on the collector electrode 5 on the second surface 2b, the silver: copper mass ratio of silver and copper is in the range of 10: 0 to 8: 2. Bonding strength is weak due to insufficient copper / aluminum alloy formation, and silver: copper increases from 10: 0 to 7: 3 due to an increase in copper / aluminum alloy formation, which shows a sharp rise. it is conceivable that. Furthermore, in the range of silver: copper = 2: 8 to 0:10, the ratio of oxidized copper increases, so it seems that the ratio rapidly decreases from silver: copper = 2: 8 to 0:10.

またこの第2面2b側の電極形成の工程は、上述のようにアルミニウムペーストを塗布・焼成して集電電極5を形成し、その後銀と銅を含有する導電ペーストを塗布・焼成して出力取出電極6を形成して焼成工程を別々にしても良いし、アルミニウムペーストを塗布・乾燥した後、銀を表面にコーティングした銅フィラーを含有する導電ペーストを塗布し、両者を同時に焼成してもよい。   Further, in the electrode forming step on the second surface 2b side, as described above, the aluminum paste is applied and baked to form the collecting electrode 5, and then the conductive paste containing silver and copper is applied and baked for output. The extraction electrode 6 may be formed to separate the firing process, or after applying and drying an aluminum paste, applying a conductive paste containing a copper filler coated with silver on the surface, and firing both at the same time Good.

次に半導体基板2の第1面2aの電極(バスバー電極3とフィンガー電極4)を形成する。このバスバー電極3とフィンガー電極4の形成においても、本発明に係る銀と銅を含有する導電ペーストを塗布することにより形成することが望ましい。   Next, electrodes (bus bar electrodes 3 and finger electrodes 4) on the first surface 2a of the semiconductor substrate 2 are formed. The bus bar electrode 3 and the finger electrode 4 are also preferably formed by applying a conductive paste containing silver and copper according to the present invention.

バスバー電極3とフィンガー電極4を形成するための導電ペーストは、例えば銀のフィラーと銅のフィラーと有機ビヒクルとガラスフリットを銀と銅の合計100質量部に対してそれぞれ5〜30質量部、0.1〜15質量部配合、混練し、溶剤を用いて、50〜200Pa・sの程度の粘度に調節したものである。   The conductive paste for forming the bus bar electrode 3 and the finger electrode 4 is, for example, 5 to 30 parts by mass of silver filler, copper filler, organic vehicle and glass frit with respect to 100 parts by mass of silver and copper, respectively. 0.1 to 15 parts by mass, kneaded and adjusted to a viscosity of about 50 to 200 Pa · s using a solvent.

塗布法としては、スクリーン印刷法などを用いることができ、塗布後所定の温度で溶剤を蒸散させて乾燥させることが好ましい。   As the coating method, a screen printing method or the like can be used, and it is preferable that the solvent is evaporated and dried at a predetermined temperature after coating.

バスバー電極3とフィンガー電極4を形成するための導電ペーストを塗布、乾燥後、焼成炉内にて最高温度が500〜650℃で数十秒〜数十分程度焼成することによりバスバー電極3とフィンガー電極4を形成する。この銀と銅を含有する導電ペーストの焼成においては、含有している銅フィラーの酸化を防止するため、炉内のピーク温度付近の位置の酸素濃度が500ppm未満になるように、窒素ガスなど不活性ガスを炉内部に導入することが望ましい。   After applying and drying a conductive paste for forming the bus bar electrode 3 and the finger electrode 4, the bus bar electrode 3 and the finger are fired at a maximum temperature of 500 to 650 ° C. for several tens of seconds to several tens of minutes after drying. The electrode 4 is formed. In firing the conductive paste containing silver and copper, in order to prevent oxidation of the contained copper filler, nitrogen gas or the like is not used so that the oxygen concentration near the peak temperature in the furnace is less than 500 ppm. It is desirable to introduce the active gas into the furnace.

また、バスバー電極3とフィンガー電極4を形成するための導電ペーストの焼成は、上述の出力取出電極6を形成するための導電ペーストの焼成と同時に行うことが、別々に焼成するよりもバスバー電極3、フィンガー電極4と出力取出電極6とも焼成が1回になり、銅の酸化を抑制できるため望ましい。   In addition, the baking of the conductive paste for forming the bus bar electrode 3 and the finger electrode 4 is performed simultaneously with the baking of the conductive paste for forming the output extraction electrode 6, rather than the baking of the bus bar electrode 3 separately. Both the finger electrode 4 and the output extraction electrode 6 are desirable because firing is performed once and copper oxidation can be suppressed.

このように反射防止膜8の上にバスバー電極3とフィンガー電極4の所定形状に銀と銅を含有する導電ペーストを直接塗布し、焼成することによって第1面のバスバー電極3、フィンガー電極4とn型層9を電気的に接触させる。   In this way, the conductive paste containing silver and copper is directly applied to the predetermined shape of the bus bar electrode 3 and the finger electrode 4 on the antireflection film 8 and fired to thereby form the bus bar electrode 3 and the finger electrode 4 on the first surface. The n-type layer 9 is brought into electrical contact.

これにより銀と銅の両方の粒子がn型層9と接触することにより、オーミックコンタクト性が改善され、完成した太陽電池素子の光電変換効率を向上させることが可能となる。さらに銀と銅を含有する導電ペーストを用いることにより、製造コストの面で望ましい。   As a result, both silver and copper particles come into contact with the n-type layer 9, so that the ohmic contact property is improved and the photoelectric conversion efficiency of the completed solar cell element can be improved. Furthermore, it is desirable in terms of manufacturing cost to use a conductive paste containing silver and copper.

また、銀と銅を含有する導電ペーストを、バスバー電極3とフィンガー電極4の形成に用いる場合、発明者らが繰り返し行ったテストの結果では、図4(b)に示すように、導電ペーストに含有される銀と銅の質量比は、銀:銅=9:1〜3:7の範囲であることが望ましい。   In addition, when a conductive paste containing silver and copper is used for forming the bus bar electrode 3 and the finger electrode 4, as shown in FIG. The mass ratio of silver and copper contained is preferably in the range of silver: copper = 9: 1 to 3: 7.

図4(b)は、半導体基板2上に反射防止膜として厚さ700〜900Å程度の窒化シリコン膜をプラズマCVD装置を用いて成膜し、この反射防止膜上に銀と銅の質量比を変えた導電ペーストをスクリーン印刷法を用いて所定の電極パターンに塗布し、最高温度約600℃程度で焼成することで形成した出力取出電極6の集電電極5との接合強度を測定した結果である。   In FIG. 4B, a silicon nitride film having a thickness of about 700 to 900 mm is formed as an antireflection film on the semiconductor substrate 2 using a plasma CVD apparatus, and the mass ratio of silver and copper is set on the antireflection film. As a result of measuring the bonding strength of the output extraction electrode 6 formed by applying the changed conductive paste to a predetermined electrode pattern using a screen printing method and baking it at a maximum temperature of about 600 ° C. is there.

図4(b)に示すように、第1面2aのバスバー電極3とフィンガー電極4においては、銀と銅の質量比である銀:銅が、10:0では接合強度はガラスフリットのシリコンへの浸透が不充分のため弱く、銀:銅が10:0から9:1の範囲では銅によりガラスフリットのシリコンへの浸透が促進されるために急激な上昇がみられるものと考えられる。さらに銀:銅=3:7から0:10の範囲では、酸化した銅の割合が大きくなるため、銀:銅=3:7から0:10まで急激に低下するものと思われる。   As shown in FIG. 4B, in the bus bar electrode 3 and the finger electrode 4 on the first surface 2a, silver: copper, which is the mass ratio of silver to copper, is 10: 0, the bonding strength is to glass frit silicon. It is considered that a sharp rise is observed because the penetration of glass frit into silicon is promoted by copper in the range of silver: copper from 10: 0 to 9: 1. Furthermore, in the range of silver: copper = 3: 7 to 0:10, the ratio of oxidized copper increases, so it seems that the ratio rapidly decreases from silver: copper = 3: 7 to 0:10.

図5(a)は、この電極とn型層9との接合部の抵抗を測定するために作製したテストピースの平面図である。これは、約150mm角のp型多結晶シリコン基板2の表面に、リンをシート抵抗が50〜100Ω/□程度になるように拡散させてn型層9とし、そのほぼ中央部に約50mmの間隔Dを開けて、長さ約130mm、幅約2mmで銀と銅の質量比を変えた導電ペーストをスクリーン印刷し、その後焼成して、電極12a,12bを形成したものである。焼成後、電極12a,12bのそれぞれの厚みは、約13μmであった。その後に、電極12a,12b間の抵抗を測定した。   FIG. 5A is a plan view of a test piece prepared for measuring the resistance of the junction between this electrode and the n-type layer 9. This is because an n-type layer 9 is formed by diffusing phosphorus on the surface of a p-type polycrystalline silicon substrate 2 of about 150 mm square so that the sheet resistance is about 50 to 100 Ω / □, and about 50 mm in the central part thereof. Electrodes 12a and 12b are formed by screen-printing a conductive paste with a gap D, a length of about 130 mm and a width of about 2 mm, and changing the mass ratio of silver and copper, followed by firing. After firing, the thickness of each of the electrodes 12a and 12b was about 13 μm. Thereafter, the resistance between the electrodes 12a and 12b was measured.

図5(b)は、使用した導電ペーストに含有される銀と銅の質量比と、導電ペーストの焼成後の抵抗値との関係を示すグラフである。   FIG.5 (b) is a graph which shows the relationship between the mass ratio of silver and copper contained in the used electrically conductive paste, and the resistance value after baking of an electrically conductive paste.

これより明確なように、銀と銅の質量比が、9:1〜3:7の範囲では、抵抗値は100mΩ未満の小さい値であり、オーミックコンタクト性は良好であるが、この範囲外では急激に上昇していることがわかる。   As is clear from this, when the mass ratio of silver and copper is in the range of 9: 1 to 3: 7, the resistance value is a small value of less than 100 mΩ and the ohmic contact property is good, but outside this range, It turns out that it is rising rapidly.

その理由は、銀と銅の質量比が0:10〜2:8の範囲では酸化した銅の割合が大きくなるための影響と考えられ、また、銀と銅の質量比10:0では銅によるオーミックコンタクト性の改善の効果が見られないためと考えられる。   The reason for this is thought to be the effect of increasing the proportion of oxidized copper when the mass ratio of silver to copper is in the range of 0:10 to 2: 8, and also due to copper at the mass ratio of silver to copper of 10: 0. This is probably because the effect of improving the ohmic contact property is not seen.

<<バックコンタクト型太陽電池素子>>
次に、バックコンタクト型の太陽電池素子について説明する。
<< Back contact solar cell element >>
Next, a back contact type solar cell element will be described.

図6,7に示すように、本実施形態の太陽電池素子21は、太陽光の受光面となる第1面21aと、その裏面となる第2面21bとを含み、第1面21aと第2面21bとを貫通する複数の貫通孔28を有する半導体基板25から成る。   As shown in FIGS. 6 and 7, the solar cell element 21 of the present embodiment includes a first surface 21 a serving as a sunlight receiving surface and a second surface 21 b serving as the back surface thereof. It consists of a semiconductor substrate 25 having a plurality of through holes 28 penetrating the two surfaces 21b.

また、この貫通孔28の内部には導体である導電性充填材Gが充填され、貫通孔電極2
2bが形成されている。
Further, the inside of the through hole 28 is filled with a conductive filler G which is a conductor, and the through hole electrode 2
2b is formed.

太陽電池素子21の第1面21a上に形成された受光面電極22aは、図6(a)に示すように、複数本の直線細線状の電極がほぼ等間隔に設けられ、さらに各々1本の受光面電極22aには貫通孔電極22bをほぼ同じ位置にそれぞれ1〜5個程度接続されている。このように、一本の受光面電極22aに一つ以上の貫通孔電極22bを備えることになり、一つの貫通孔電極22bにおける光電流の密度を小さくすることができ、太陽電池素子の抵抗成分を下げることができる。   As shown in FIG. 6 (a), the light receiving surface electrode 22a formed on the first surface 21a of the solar cell element 21 is provided with a plurality of linear thin line-like electrodes provided at substantially equal intervals, and further each one. About 1 to 5 through-hole electrodes 22b are connected to the light receiving surface electrode 22a at substantially the same position. Thus, one light-receiving surface electrode 22a is provided with one or more through-hole electrodes 22b, the density of photocurrent in one through-hole electrode 22b can be reduced, and the resistance component of the solar cell element Can be lowered.

この第1面21aの電極に対応する第2面21bに形成された電極の形状は、図6(b)に示すように、まず貫通孔電極22bの直下に、これと電気的に接続された矩形状の第1電極22cが複数個、一直線上にほぼ一定間隔で配置される。この第1電極22cの一つには、貫通孔電極22bが一つまたは複数個、接続されている。   The shape of the electrode formed on the second surface 21b corresponding to the electrode of the first surface 21a was first electrically connected to this directly below the through-hole electrode 22b, as shown in FIG. 6B. A plurality of rectangular first electrodes 22c are arranged on a straight line at substantially constant intervals. One or a plurality of through-hole electrodes 22b are connected to one of the first electrodes 22c.

さらに、第2面21bには、第1電極22cとは異なる極性を持った第2電極23が設けられる。この第2電極23は集電電極23aと出力取出電極23bから成る。   Further, the second surface 21b is provided with a second electrode 23 having a polarity different from that of the first electrode 22c. The second electrode 23 includes a collecting electrode 23a and an output extraction electrode 23b.

すなわち、上記の直線状に配置された第1電極22cとその周辺部以外の部分に、集電電極23aが配置され、この集電電極23a上に出力取出電極23bが形成される。   That is, the current collecting electrode 23a is disposed in a portion other than the linearly arranged first electrode 22c and its peripheral portion, and the output extraction electrode 23b is formed on the current collecting electrode 23a.

出力取出電極23bは、各々集電電極23a上の対向する位置に設けられる。この対向する出力取出電極23bの2つの領域は、第3電極24で電気的に接続されている。   The output extraction electrodes 23b are provided at opposing positions on the current collecting electrodes 23a. The two regions of the output output electrode 23 b facing each other are electrically connected by the third electrode 24.

半導体基板25は一導電型を有し、この半導体基板25の第1面21aおよび裏面1bには、図7(a),(b)に示すように、半導体基板25の導電型と異なる逆導電型半導体層26(第1逆導電型層26a、第3逆導電型層26c)を有する。また半導体基板25の電極用貫通孔28の内面には、第2逆導電型層26bが設けられている。   The semiconductor substrate 25 has one conductivity type, and a reverse conductivity different from the conductivity type of the semiconductor substrate 25 is formed on the first surface 21a and the back surface 1b of the semiconductor substrate 25 as shown in FIGS. Type semiconductor layer 26 (first reverse conductivity type layer 26a, third reverse conductivity type layer 26c). A second reverse conductivity type layer 26 b is provided on the inner surface of the electrode through hole 28 of the semiconductor substrate 25.

一導電型を示す半導体基板25としてp型のシリコン基板を使用する場合、このような逆導電型層26はn型となり、例えばリンなどのn型不純物を半導体基板25表面と電極用貫通孔28の内面に拡散することで形成される。   When a p-type silicon substrate is used as the semiconductor substrate 25 exhibiting one conductivity type, such a reverse conductivity type layer 26 becomes n-type. For example, an n-type impurity such as phosphorus is introduced on the surface of the semiconductor substrate 25 and the electrode through hole 28. It is formed by diffusing on the inner surface.

また図7(a),(b)において、集電電極23aの電極材料として主としてアルミニウムが用いられた場合、これを塗布、焼成して集電電極23aを形成する際に、高濃度ドープ層30を同時に形成することができる。すなわち集電電極23aは、高濃度ドープ層30上に形成されることになる。これにより、半導体基板25中で生成されたキャリアが効率よく集電される。ここで、高濃度とは半導体基板25における一導電型不純物の濃度よりも不純物濃度が大きいことを意味する。   7A and 7B, when aluminum is mainly used as the electrode material of the current collecting electrode 23a, the heavily doped layer 30 is formed when the current collecting electrode 23a is formed by applying and baking it. Can be formed simultaneously. That is, the current collecting electrode 23 a is formed on the high concentration doped layer 30. Thereby, carriers generated in the semiconductor substrate 25 are efficiently collected. Here, the high concentration means that the impurity concentration is higher than the concentration of one conductivity type impurity in the semiconductor substrate 25.

このように、本実施形態の太陽電池素子21では、その第1面21aおよび貫通孔28内部には、受光面電極22aと貫通孔電極22bが設けられ、その第2面21b上においては、逆導電型半導体層26上に第1電極22cが設けられ、また逆導電型半導体層26の非形成部には、第2電極23として集電電極23aと出力取出電極23bが設けられる。   As described above, in the solar cell element 21 of the present embodiment, the light receiving surface electrode 22a and the through hole electrode 22b are provided in the first surface 21a and the through hole 28, and on the second surface 21b, the reverse is provided. A first electrode 22 c is provided on the conductive semiconductor layer 26, and a current collecting electrode 23 a and an output extraction electrode 23 b are provided as the second electrode 23 in a portion where the reverse conductive semiconductor layer 26 is not formed.

また、半導体基板25の一導電型(例えばp型)と逆導電型層(例えばn型)を電気的に分離(pn分離)するため、図4(a)に示すように、第1電極22cを取り囲むように、その周辺部に分離溝29aが設けられ、さらに半導体基板25の裏面21bの外周端部に分離溝29bが設けられる。   Further, in order to electrically isolate (pn-separate) one conductivity type (for example, p-type) and reverse conductivity type layer (for example, n-type) of the semiconductor substrate 25, as shown in FIG. In the periphery of the semiconductor substrate 25, a separation groove 29 a is provided, and a separation groove 29 b is provided at the outer peripheral end of the back surface 21 b of the semiconductor substrate 25.

本実施形態の集電電極23a上の出力取出電極23bは、銀を表面にコーティングした銅フィラーを多数含有する導電ペーストをプリント印刷法などにより塗布し、焼成することで形成される。これにより、集電電極2と出力取出電極23bの接合強度を向上することができ、より信頼性の高い太陽電池素子21を提供することが可能となる。   The output extraction electrode 23b on the current collecting electrode 23a of this embodiment is formed by applying and baking a conductive paste containing a large number of copper fillers coated with silver on the surface by a printing method or the like. Thereby, the joining strength of the current collection electrode 2 and the output extraction electrode 23b can be improved, and it becomes possible to provide the solar cell element 21 with higher reliability.

<<バックコンタクト型太陽電池素子の製造方法>>
次に、本実施形態の太陽電池素子21の製造方法について説明する。
<< Method for Manufacturing Back-Contact Solar Cell Element >>
Next, the manufacturing method of the solar cell element 21 of this embodiment is demonstrated.

<半導体基板の準備工程>
まず、一導電型を示す半導体基板25として、例えばボロンなどがドープされたp型のシリコン基板を準備する。このシリコン基板は、シリコンインゴットから切り出された単結晶シリコン基板や多結晶シリコン基板からなるシリコン基板を用いればよく、シリコン基板の大きさは例えば一辺140〜180mm程度の正方形または矩形で、その厚みは150μm〜300μm程度にすればよい。
<Preparation process of semiconductor substrate>
First, as a semiconductor substrate 25 having one conductivity type, for example, a p-type silicon substrate doped with boron or the like is prepared. As the silicon substrate, a silicon substrate made of a single crystal silicon substrate or a polycrystalline silicon substrate cut out from a silicon ingot may be used, and the size of the silicon substrate is, for example, a square or a rectangle having a side of about 140 to 180 mm, and its thickness is What is necessary is just to be about 150 micrometers-300 micrometers.

<貫通孔の形成工程>
次に、半導体基板25の第1面21aと裏面21bとの間に貫通孔28を形成する。この貫通孔28は、機械的ドリル、ウォータージェットあるいはレーザー装置等を用いて、例えば半導体基板25の第2面21b側から第1面21a側に向けて形成される。特に、貫通孔28の形成時またはその形成後のマイクロクラックの発生抑制のために、レーザーなどが好適に用いられる。このようなレーザーとしては、例えばエキシマレーザー、YAG(イットリウム・アルミニウム・ガーネット)レーザーまたはYVO(イットリウム・バナデイト)レーザー等を使用することができる。なお形成される貫通孔28の直径は20〜50μm程度が好ましい。
<Through-hole formation process>
Next, a through hole 28 is formed between the first surface 21 a and the back surface 21 b of the semiconductor substrate 25. The through hole 28 is formed from the second surface 21b side of the semiconductor substrate 25 toward the first surface 21a side, for example, using a mechanical drill, a water jet, a laser device, or the like. In particular, a laser or the like is preferably used in order to suppress the occurrence of microcracks during or after the formation of the through hole 28. As such a laser, for example, an excimer laser, a YAG (yttrium, aluminum, garnet) laser, a YVO 4 (yttrium vanadate) laser, or the like can be used. The diameter of the through hole 28 to be formed is preferably about 20 to 50 μm.

<表面エッチング>
貫通孔28を設けた半導体基板25を、水酸化ナトリウムが10〜30質量%程度で、60〜90℃の水酸化ナトリウム水溶液で5〜20μm程度エッチングする。これにより、貫通孔28内部の側面もエッチングされ、その表面が粗面化される。この粗面化により導電性充填材Gとの接触面積を増加させることができ、両者の接着強度を向上せせることが可能となる。また、このエッチングにより、上述のシリコンインゴットから切り出し時に生じたダメージ層をも除去することができる。さらに、第1面21aも粗面化でき、太陽電池素子21に入射した光の反射を抑えることができ、その光電変換効率をより向上させることができる。
<Surface etching>
The semiconductor substrate 25 provided with the through-holes 28 is etched by about 5 to 20 μm with an aqueous sodium hydroxide solution of 60 to 90 ° C. with sodium hydroxide of about 10 to 30% by mass. Thereby, the side surface inside the through hole 28 is also etched, and the surface thereof is roughened. By this roughening, the contact area with the conductive filler G can be increased, and the adhesive strength between them can be improved. In addition, this etching can also remove the damage layer generated when the silicon ingot is cut out. Furthermore, the 1st surface 21a can also be roughened, the reflection of the light which injected into the solar cell element 21 can be suppressed, and the photoelectric conversion efficiency can be improved more.

<逆導電型層の形成工程>
次に、半導体基板25の表面に逆導電型層26を形成する。逆導電型層26を形成するためのn型化ドーピング元素としてはリン(P)を用い、シート抵抗が60〜300Ω/□程度のn型とする。これにより、逆導電型層26とp型バルク領域との間にpn接合部が形成される。
<Reverse conductivity type layer formation process>
Next, the reverse conductivity type layer 26 is formed on the surface of the semiconductor substrate 25. As an n-type doping element for forming the reverse conductivity type layer 26, phosphorus (P) is used, and an n + type having a sheet resistance of about 60 to 300Ω / □ is used. As a result, a pn junction is formed between the reverse conductivity type layer 26 and the p-type bulk region.

さらに、この逆導電型層26に例えば気相拡散法が用いられた場合、半導体基板25の両面および貫通孔28内壁に、同時に逆導電型層26を形成することができる。この貫通孔28の内壁に逆導電型層26bが形成されたことにより、この部分のリーク電流を抑えることが可能になる。   Furthermore, for example, when the vapor phase diffusion method is used for the reverse conductivity type layer 26, the reverse conductivity type layer 26 can be simultaneously formed on both surfaces of the semiconductor substrate 25 and the inner wall of the through hole 28. By forming the reverse conductivity type layer 26b on the inner wall of the through hole 28, it becomes possible to suppress the leakage current of this portion.

<反射防止膜の形成工程>
次に、第1逆導電型層26aの上に、反射防止膜27を形成することが好ましい。この反射防止膜27の材料としては、窒化珪素膜または酸化チタン膜などを用いることができる。反射防止膜27の形成方法としては、PECVD法、蒸着法またはスパッタ法などを
用いることができる。
<Antireflection film formation process>
Next, it is preferable to form the antireflection film 27 on the first reverse conductivity type layer 26a. As the material of the antireflection film 27, a silicon nitride film or a titanium oxide film can be used. As a method of forming the antireflection film 27, PECVD, vapor deposition, sputtering, or the like can be used.

<受光面電極と貫通孔電極の形成工程>
次に、半導体基板25に、受光面電極22aと貫通孔電極22bを形成する。これらの電極は、半導体基板5の第1面1cにスクリーン印刷法などの塗布法を用いて銀を表面にコーティングした銅フィラーを多数含有する導電ペーストを塗布し、焼成することにより形成される。
<Step of forming light-receiving surface electrode and through-hole electrode>
Next, the light receiving surface electrode 22 a and the through hole electrode 22 b are formed on the semiconductor substrate 25. These electrodes are formed by applying a conductive paste containing a large number of copper fillers coated on the surface of the first surface 1c of the semiconductor substrate 5 using a coating method such as a screen printing method, and baking it.

また、通常の銀を主成分とする導電ペーストを用いて、これを塗布、焼成することで受光面電極22aと貫通孔電極22bを形成してもよい。   Moreover, you may form the light-receiving surface electrode 22a and the through-hole electrode 22b by apply | coating and baking this using the electrically conductive paste which has normal silver as a main component.

<集電電極の形成工程>
次に、半導体基板25の裏面21b上に、集電電極23aを形成する。これは、スクリーン印刷法を用いて、半導体基板25の裏面21b上にアルミニウムを主成分とする導電性ペーストを所定の電極形状に塗布し、その後、上述のように焼成することにより集電電極23aを形成する。また、これにより一導電型半導体不純物が高濃度に拡散された高濃度ドープ層30を形成することも可能となる。
<Formation process of current collecting electrode>
Next, the collector electrode 23 a is formed on the back surface 21 b of the semiconductor substrate 25. This is done by applying a conductive paste mainly composed of aluminum to a predetermined electrode shape on the back surface 21b of the semiconductor substrate 25 using a screen printing method, and then baking it as described above to collect the collecting electrode 23a. Form. This also makes it possible to form a heavily doped layer 30 in which one conductivity type semiconductor impurity is diffused at a high concentration.

<第1電極と出力取出電極と第3電極の形成工程>
次に、半導体基板25の第2面21b上に第1電極22cと出力取出電極23bと第3電極24とを形成する。本実施形態の太陽電池素子21においては、第1電極22cと出力取出電極23bと第3電極24を、両面電極型太陽電池素子で説明したように、銀層を表面にコーティングした銅フィラーを多数含有する導電ペーストを用いて行う。
<Formation process of 1st electrode, output extraction electrode, and 3rd electrode>
Next, the first electrode 22 c, the output extraction electrode 23 b, and the third electrode 24 are formed on the second surface 21 b of the semiconductor substrate 25. In the solar cell element 21 of this embodiment, the first electrode 22c, the output extraction electrode 23b, and the third electrode 24 are made of a large number of copper fillers coated with a silver layer on the surface as described in the double-sided electrode type solar cell element. The conductive paste contained is used.

すなわちスクリーン印刷法を用いて、半導体基板25の裏面21bに、例えば、図1(a)に示されたような第1電極22cと出力取出電極23bと第3電極24の形状に、図3に示すように、銀層15を表面にコーティングした銅フィラー13を多数含有する導電ペーストを塗布し、その後上述のように焼成することで第1電極2cと出力取出電極3bと第3電極4とを形成する。   That is, by using the screen printing method, the shape of the first electrode 22c, the output extraction electrode 23b, and the third electrode 24 as shown in FIG. As shown, a conductive paste containing a large number of copper fillers 13 coated with a silver layer 15 is applied, and then fired as described above, whereby the first electrode 2c, the output extraction electrode 3b, and the third electrode 4 are formed. Form.

<pn分離工程>
例えば、上述の気相拡散法を用いて逆導電型層の形成を行った場合、半導体基板25の両面および貫通孔28内壁に、同時に逆導電型層26が形成される。このため、半導体基板25の第1面21aと裏面21bの逆導電型層を分離(pn分離)する。このpn分離は、裏面21bの周辺部のみに酸化珪素やアルミナなどの粉末を高圧で吹きつけ裏面21bの周辺部の逆導電型層を削り取るブラスト加工法や裏面21bの周辺端部に分離溝29bを形成するレーザー加工法で可能である。
<Pn separation step>
For example, when the reverse conductivity type layer is formed using the above-mentioned vapor phase diffusion method, the reverse conductivity type layer 26 is simultaneously formed on both surfaces of the semiconductor substrate 25 and the inner wall of the through hole 28. For this reason, the reverse conductivity type layers of the first surface 21a and the back surface 21b of the semiconductor substrate 25 are separated (pn-separated). This pn separation may be performed by blasting a powder such as silicon oxide or alumina at a high pressure only on the periphery of the back surface 21b to scrape away the reverse conductivity type layer on the periphery of the back surface 21b, or on the peripheral edge of the back surface 21b. It is possible by a laser processing method to form

次に、第1電極22c周囲部分のpn分離を行う。第1電極22cの周辺部、すなわち第1電極22cと集電電極23a、第3電極24の間にできた半導体基板25の部分にYAGレーザー(波長1064nm)などを用いてレーザー光を照射し、矩形状に分離溝29aを形成することで行う。   Next, pn separation is performed around the first electrode 22c. The periphery of the first electrode 22c, that is, the portion of the semiconductor substrate 25 formed between the first electrode 22c and the current collecting electrode 23a and the third electrode 24 is irradiated with laser light using a YAG laser (wavelength 1064 nm) or the like, The separation groove 29a is formed in a rectangular shape.

以上により、両面電極型太陽電池素子と同様な効果を奏することができるバックコンタクト型太陽電池素子が完成する。なお、バックコンタクト型太陽電池素子は上述の太陽電池素子に限定されるものではなく、貫通孔を形成しないIBC(Interdigitated Back Contact)構造のバックコンタクト型太陽電池素子においても応用可能である。   As described above, a back contact type solar cell element capable of producing the same effect as the double-sided electrode type solar cell element is completed. The back contact solar cell element is not limited to the solar cell element described above, and can be applied to a back contact solar cell element having an IBC (Interdigitated Back Contact) structure in which no through hole is formed.

<<タイプ2について>>
タイプ2の場合については詳しく述べなかったが、例えば、n型のシリコン基板の一方
主面上に、i型およびp型のアモルファスシリコン層をこの順で製膜し、他方主面上に例えばi型およびn型のアモルファスシリコン層をこの順で製膜して、全体として1つの半導体基板を構成するような場合、いわゆるヘテロ構造を有する太陽電池素子に対しても、本実施形態を適用することは可能であり、タイプ1と同様な作用・効果を期待することができる。
<< About Type 2 >>
Although the case of type 2 was not described in detail, for example, i-type and p-type amorphous silicon layers are formed in this order on one main surface of an n-type silicon substrate, and i-type and p-type amorphous silicon layers are formed on the other main surface. When forming a single semiconductor substrate as a whole by depositing n-type and n-type amorphous silicon layers in this order, this embodiment is also applied to a solar cell element having a so-called heterostructure. It is possible to expect the same actions and effects as Type 1.

以下に、両面電極型太陽電池素子の実施例について説明する。   Below, the Example of a double-sided electrode type solar cell element is described.

<実施品1の作製>
まず、鋳造法で作製した多結晶シリコンからなる半導体基板2を準備した。この半導体基板2は、p型不純物であるボロン(B)を1×1016〜1018atoms/cm程度含有したものであり、その大きさは約150mm角、厚さは約0.2mm程度のものである。
<Preparation of Example 1>
First, a semiconductor substrate 2 made of polycrystalline silicon prepared by a casting method was prepared. This semiconductor substrate 2 contains boron (B), which is a p-type impurity, at about 1 × 10 16 to 10 18 atoms / cm 3 , and has a size of about 150 mm square and a thickness of about 0.2 mm. belongs to.

この半導体基板2の表面を清浄化するために、その表面を濃度が20%程度の水酸化ナトリウム水溶液でごく微量エッチングし洗浄した。   In order to clean the surface of the semiconductor substrate 2, the surface was etched by a very small amount with an aqueous sodium hydroxide solution having a concentration of about 20% and washed.

次に、光入射面となる半導体基板2の第1面2a側に、RIE(リアクティブイオンエッチング)装置を用いて、光反射率低減機能を有する微細な凹凸(粗面化)構造を形成した。   Next, a fine unevenness (roughening) structure having a light reflectance reduction function was formed on the first surface 2a side of the semiconductor substrate 2 serving as a light incident surface by using an RIE (reactive ion etching) apparatus. .

その後、半導体基板2の表面全体にn型層9を形成した。n型化ドーピング元素としてはリン(P)を用い、シート抵抗が50〜100Ω/□程度のn型とした。これによって、上述のn型層9とp型バルク領域との間にpn接合部が形成された。   Thereafter, the n-type layer 9 was formed on the entire surface of the semiconductor substrate 2. As the n-type doping element, phosphorus (P) was used, and the n-type having a sheet resistance of about 50 to 100Ω / □ was used. As a result, a pn junction was formed between the n-type layer 9 and the p-type bulk region.

このn型層9の形成は、次のようにして行った。半導体基板2を700〜900℃程度に昇温して維持しながら、拡散源としてガス状態にしたオキシ塩化リン(POCl)雰囲気中で20〜40分程度処理する気相熱拡散法によって、n型層9が0.3〜0.6μm程度の深さに形成した。この場合、半導体基板2の表面全体にリンガラスが形成されるので、このリンガラスを除去するために、この半導体基板2をフッ酸に10秒程度浸漬し、洗浄乾燥した。 The n-type layer 9 was formed as follows. While the semiconductor substrate 2 is heated to about 700 to 900 ° C. and maintained, the gas phase thermal diffusion method is performed for about 20 to 40 minutes in a phosphorus oxychloride (POCl 3 ) atmosphere in a gas state as a diffusion source. The mold layer 9 was formed to a depth of about 0.3 to 0.6 μm. In this case, since phosphorous glass is formed on the entire surface of the semiconductor substrate 2, in order to remove the phosphorous glass, the semiconductor substrate 2 was immersed in hydrofluoric acid for about 10 seconds, washed and dried.

次に、反射防止膜5を形成した。すなわち第1面2a側の表面に反射防止膜8として、窒化シリコン(SiNx)膜をPECVD装置で、約450℃程度の温度でモノシランガスまたはアンモニアガスを用いて成膜した。この窒化シリコン(SiNx)膜は、反射防止効果を発現させるために、屈折率は2.0程度、膜厚は80nm程度とした。   Next, an antireflection film 5 was formed. That is, a silicon nitride (SiNx) film was formed as a reflection preventing film 8 on the first surface 2a side with a PECVD apparatus using monosilane gas or ammonia gas at a temperature of about 450 ° C. This silicon nitride (SiNx) film has a refractive index of about 2.0 and a film thickness of about 80 nm in order to exhibit an antireflection effect.

その後、pn分離を行うため、半導体基板2の第2面2b側の外周端部にレーザービームを照射し、pn接合部に達する深さ以上に分離溝を形成した。このレーザー装置はYAGレーザー装置で行った。 その後、半導体基板2の第2面2b側に集電電極5を形成した。この集電電極5は、アルミニウムを主成分とするペーストを第2面2bの外周辺部1〜3mm程度を除いて、第2面2bの略全面にスクリーン印刷法を用い塗布することで形成した。   Thereafter, in order to perform pn separation, the outer peripheral end of the semiconductor substrate 2 on the second surface 2b side was irradiated with a laser beam, and a separation groove was formed beyond the depth reaching the pn junction. This laser apparatus was a YAG laser apparatus. Thereafter, the collector electrode 5 was formed on the second surface 2 b side of the semiconductor substrate 2. The current collecting electrode 5 was formed by applying a paste containing aluminum as a main component to a substantially entire surface of the second surface 2b using a screen printing method except for an outer peripheral portion of about 1 to 3 mm on the second surface 2b. .

この集電電極5の形成に用いるペーストは、アルミニウム粉末と有機ビヒクルからなるものであり、これを塗布した後、温度800〜850℃程度で焼成してアルミニウムを半導体基板(シリコンウエハ)2に焼き付けた。焼成後の集電電極5の厚みは約30〜50μmであった。   The paste used for forming the current collecting electrode 5 is made of an aluminum powder and an organic vehicle. After applying the paste, the aluminum is baked at a temperature of about 800 to 850 ° C. and the aluminum is baked on the semiconductor substrate (silicon wafer) 2. It was. The thickness of the collector electrode 5 after firing was about 30-50 μm.

次に、反射防止膜8の上に、導電ペーストをスクリーン印刷法を用いて、所定のパターンに直接塗布し、焼成することによって受光面側バスバー電極3と受光面側フィンガー電極4を形成した。   Next, the light receiving surface side bus bar electrode 3 and the light receiving surface side finger electrode 4 were formed on the antireflection film 8 by directly applying a conductive paste in a predetermined pattern using a screen printing method and baking it.

これに使用する導電ペーストは、銀粉末と有機ビヒクルとガラスフリットを銀100質量部に対してそれぞれ5〜30質量部、0.1〜10質量部を添加したものである。焼成は、導電ペーストを塗布・乾燥させた後、焼成炉内にて最高温度が700〜850℃で数秒程度焼成することにより行った。このような焼成後の受光面側バスバー電極3および受光面側フィンガー電極4の厚みは、10〜20μm程度であった。   The conductive paste used for this is obtained by adding 5 to 30 parts by mass and 0.1 to 10 parts by mass of silver powder, organic vehicle and glass frit, respectively, with respect to 100 parts by mass of silver. Firing was carried out by applying and drying the conductive paste, followed by firing for several seconds at a maximum temperature of 700 to 850 ° C. in a firing furnace. The thickness of the light-receiving surface side bus bar electrode 3 and the light-receiving surface side finger electrode 4 after baking was about 10 to 20 μm.

次に、第2面2b側の集電電極5上に、銀層を表面にコーティングした銅フィラーを多数含有する導電ペーストを所定のパターンに塗布し、焼成することによって、出力取出電極6を形成した。   Next, an output extraction electrode 6 is formed by applying a conductive pattern containing a large number of copper fillers coated with a silver layer on the surface of the current collecting electrode 5 on the second surface 2b side and baking it. did.

この導電ペーストは、上述の通り銀層を表面にコーティングした銅フィラーと有機ビヒクルとガラスフリットを、銀を表面にコーティングした銅フィラー13を100質量部に対して、有機ビヒクル15質量部、ガラスフリット12質量部を添加したものである。さらにテルピネオールを用いて、150Pa・s程度の粘度に調節したものを用いた。   As described above, this conductive paste has a copper filler coated with a silver layer, an organic vehicle, and a glass frit, and 100 parts by mass of copper filler 13 coated with silver on the surface, 15 parts by mass of an organic vehicle, glass frit, 12 parts by mass is added. Furthermore, what adjusted the viscosity to about 150 Pa.s using terpineol was used.

塗布法としては、スクリーン印刷法を用い、塗布後乾燥炉で80〜120℃程度で10〜20分程度、溶剤を蒸散させて乾燥させた。   As a coating method, a screen printing method was used. After coating, the solvent was evaporated and dried in a drying furnace at about 80 to 120 ° C. for about 10 to 20 minutes.

集電電極5上に銀層を表面にコーティングした銅フィラーを多数含有する導電ペーストを塗布後、焼成炉内にて最高温度が500〜600℃で数十秒〜数十分程度焼成した。この銀を表面にコーティングした銅フィラーを多数含有する導電ペーストの焼成においては、銅フィラーの酸化を抑制するため、炉内のピーク温度付近の位置の酸素濃度が180ppm〜370ppmになるように、窒素ガスを炉内部に導入した。焼成後の出力取出電極6の厚みは約10〜20μmであった。   After applying a conductive paste containing a large number of copper fillers coated on the surface with a silver layer on the current collecting electrode 5, it was fired in a baking furnace at a maximum temperature of 500 to 600 ° C. for several tens of seconds to several tens of minutes. In firing the conductive paste containing a large number of copper fillers coated on the surface of silver, in order to suppress oxidation of the copper filler, nitrogen concentration is set so that the oxygen concentration near the peak temperature in the furnace becomes 180 ppm to 370 ppm. Gas was introduced into the furnace. The thickness of the output extraction electrode 6 after firing was about 10 to 20 μm.

<実施品2の作製>
半導体基板2の準備から集電電極5の形成までは、実施品1と同一の工程で行った。集電電極5の形成後、反射防止膜5を形成した。すなわち第1面2a側表面に反射防止膜8として、窒化シリコン(SiNx)膜をPECVD装置で、約450℃程度の温度でモノシランガスやアンモニアガスを用いて成膜した。この窒化シリコン(SiNx)膜は、反射防止効果を発現させるために、屈折率は2.0程度、膜厚は80nm程度とした。
<Preparation of product 2>
The process from the preparation of the semiconductor substrate 2 to the formation of the collecting electrode 5 was performed in the same process as that of the product 1. After forming the current collecting electrode 5, an antireflection film 5 was formed. That is, a silicon nitride (SiNx) film was formed as a reflection preventing film 8 on the first surface 2a side surface with a PECVD apparatus at a temperature of about 450 ° C. using monosilane gas or ammonia gas. This silicon nitride (SiNx) film has a refractive index of about 2.0 and a film thickness of about 80 nm in order to exhibit an antireflection effect.

その後、pn分離を行うため、半導体基板2の第2面2b側外周端部にレーザービームを照射し、PN接合部に達する深さ以上に分離溝を形成する。このレーザー装置はYAGレーザー装置で行った。   Thereafter, in order to perform pn separation, a laser beam is irradiated to the outer peripheral end of the semiconductor substrate 2 on the second surface 2b side, and a separation groove is formed beyond the depth reaching the PN junction. This laser apparatus was a YAG laser apparatus.

その後、半導体基板2の第2面2b側に集電電極5を形成した。この集電電極5は、アルミニウムを主成分とするペーストを第2面2bの外周辺部1mm程度を除いて、第2面2bの略全面にスクリーン印刷法を用い塗布することで形成した。   Thereafter, the collector electrode 5 was formed on the second surface 2 b side of the semiconductor substrate 2. The current collecting electrode 5 was formed by applying a paste containing aluminum as a main component to the substantially entire surface of the second surface 2b using a screen printing method except for about 1 mm of the outer peripheral portion of the second surface 2b.

この集電電極5の形成に用いるペーストは、アルミニウム粉末と有機ビヒクルからなるもので、これを塗布した後、最高温度800〜850℃程度で焼成してアルミニウムを半導体基板(シリコンウエハ)2に焼き付けた。焼成後の集電電極5の厚みは約30〜50μmであった。   The paste used for forming the current collecting electrode 5 is made of an aluminum powder and an organic vehicle. After applying the paste, the paste is baked at a maximum temperature of about 800 to 850 ° C. to bake aluminum onto the semiconductor substrate (silicon wafer) 2. It was. The thickness of the collector electrode 5 after firing was about 30-50 μm.

次に、反射防止膜8の上に、導電ペーストを所定のパターンに直接塗布し、焼成することによって受光面側バスバー電極3と受光面側フィンガー電極4を形成した。   Next, the light receiving surface side bus bar electrode 3 and the light receiving surface side finger electrode 4 were formed on the antireflection film 8 by directly applying a conductive paste in a predetermined pattern and baking it.

これに使用する導電ペーストは、銀と銅の質量比が6:4であり、銀と銅の合計量100質量部に対して、有機ビヒクル15質量部、ガラスフリット12質量部を添加したものである。さらにテレピネオールを用いて、150Pa・sの程度の粘度に調節したものを用いた。塗布法としては、スクリーン印刷法を用い、塗布後乾燥炉で約80〜90℃程度で20分程度、溶剤を蒸散させて乾燥させた。   The conductive paste used for this has a mass ratio of silver and copper of 6: 4, with 15 parts by mass of organic vehicle and 12 parts by mass of glass frit added to 100 parts by mass of the total amount of silver and copper. is there. Furthermore, what adjusted the viscosity of about 150 Pa.s using terpineol was used. As a coating method, a screen printing method was used. After coating, the solvent was evaporated and dried in a drying furnace at about 80 to 90 ° C. for about 20 minutes.

次に、第2面2b側の集電電極5上に、導電ペーストを所定のパターンに塗布し、焼成することによって、出力取出電極6を形成した。   Next, an output extraction electrode 6 was formed by applying a conductive paste in a predetermined pattern on the current collecting electrode 5 on the second surface 2b side and baking it.

これに使用する導電ペーストは、銀と銅の質量比が5:5であり、銀と銅の合計量100質量部に対して、有機ビヒクル15質量部、ガラスフリット12質量部を添加したものである。さらにテレピネオールを用いて、150Pa・sの程度の粘度に調節したものを用いた。塗布法としては、スクリーン印刷法を用い、塗布後乾燥炉で約80〜90℃程度で20分程度、溶剤を蒸散させて乾燥させた。   The conductive paste used for this has a mass ratio of silver and copper of 5: 5, with 15 parts by mass of organic vehicle and 12 parts by mass of glass frit added to 100 parts by mass of the total amount of silver and copper. is there. Furthermore, what adjusted the viscosity of about 150 Pa.s using terpineol was used. As a coating method, a screen printing method was used. After coating, the solvent was evaporated and dried in a drying furnace at about 80 to 90 ° C. for about 20 minutes.

その後反射防止膜8上に塗布した導電ペーストと集電電極5上に塗布した導電ペーストを焼成した。この焼成は、導電ペーストを塗布・乾燥させた後、焼成炉内にて最高温度が500〜600℃で数分程度、炉内のピーク温度付近の位置の酸素濃度が180ppm〜370ppmの雰囲気で焼成することにより行った。この焼成後の受光面側バスバー電極3および受光面側フィンガー電極4、出力取出電極6の厚みは、10〜20μm程度であった。   Thereafter, the conductive paste applied on the antireflection film 8 and the conductive paste applied on the collector electrode 5 were baked. In this baking, after applying and drying the conductive paste, baking is performed in an atmosphere where the maximum temperature is 500 to 600 ° C. for several minutes in the baking furnace, and the oxygen concentration near the peak temperature in the furnace is 180 ppm to 370 ppm. It was done by doing. The thickness of the light-receiving surface side bus bar electrode 3, the light-receiving surface side finger electrode 4, and the output extraction electrode 6 after firing was about 10 to 20 μm.

<実施品3の作製>
半導体基板2の準備から集電電極5の形成までは、実施品1と同一の工程で行った。集電電極5の形成後、反射防止膜8の上に、導電ペーストをスクリーン印刷法を用いて、所定のパターンに直接塗布し、焼成することによって受光面側バスバー電極3と受光面側フィンガー電極4を形成した。
<Preparation of Implementation Product 3>
The process from the preparation of the semiconductor substrate 2 to the formation of the collecting electrode 5 was performed in the same process as that of the product 1. After the current collecting electrode 5 is formed, the light receiving surface side bus bar electrode 3 and the light receiving surface side finger electrode are formed by directly applying a conductive paste on the antireflection film 8 in a predetermined pattern using a screen printing method and baking it. 4 was formed.

これに使用する導電ペーストは、銀粉末と有機ビヒクルとガラスフリットを銀100質量部に対してそれぞれ15質量部、12質量部を添加したものであり、さらにテレピネオールを用いて、150Pa・sの程度の粘度に調節したものを用いた。塗布後乾燥炉で約80〜90℃程度で20分程度、溶剤を蒸散させて乾燥させた。   The conductive paste used for this is obtained by adding 15 parts by mass and 12 parts by mass of silver powder, an organic vehicle and glass frit to 100 parts by mass of silver, respectively, and further using terpineol to a degree of 150 Pa · s. What was adjusted to the viscosity of was used. After coating, the solvent was evaporated and dried in a drying oven at about 80 to 90 ° C. for about 20 minutes.

次に、第2面2b側の集電電極5上に、導電ペーストを所定のパターンに塗布し、焼成することによって、出力取出電極6を形成した。   Next, an output extraction electrode 6 was formed by applying a conductive paste in a predetermined pattern on the current collecting electrode 5 on the second surface 2b side and baking it.

これに使用する導電ペーストは、銀と銅の質量比が5:5であり、銀と銅の合計量100質量部に対して、有機ビヒクル15質量部、ガラスフリット12質量部を添加したものである。さらにテレピネオールを用いて、150Pa・sの程度の粘度に調節したものを用いた。塗布法としては、スクリーン印刷法を用い、塗布後乾燥炉で約80〜90℃程度で20分程度、溶剤を蒸散させて乾燥させた。   The conductive paste used for this has a mass ratio of silver and copper of 5: 5, with 15 parts by mass of organic vehicle and 12 parts by mass of glass frit added to 100 parts by mass of the total amount of silver and copper. is there. Furthermore, what adjusted the viscosity of about 150 Pa.s using terpineol was used. As a coating method, a screen printing method was used. After coating, the solvent was evaporated and dried in a drying furnace at about 80 to 90 ° C. for about 20 minutes.

その後、反射防止膜8上に塗布した導電ペーストと集電電極5上に塗布した導電ペーストを焼成した。この焼成は、導電ペーストを塗布・乾燥させた後、焼成炉内にて最高温度が500〜600℃で数分程度、炉内のピーク温度付近の位置の酸素濃度が180ppm〜370ppmの雰囲気で焼成することにより行った。この焼成後の受光面側バスバー電極3および受光面側フィンガー電極4、出力取出電極6の厚みは、10〜20μm程度であった。   Thereafter, the conductive paste applied on the antireflection film 8 and the conductive paste applied on the collector electrode 5 were baked. In this baking, after applying and drying the conductive paste, baking is performed in an atmosphere where the maximum temperature is 500 to 600 ° C. for several minutes in the baking furnace, and the oxygen concentration near the peak temperature in the furnace is 180 ppm to 370 ppm. It was done by doing. The thickness of the light-receiving surface side bus bar electrode 3, the light-receiving surface side finger electrode 4, and the output extraction electrode 6 after firing was about 10 to 20 μm.

すなわち実施品2と実施品3の差異は、第1面2a側に配置される受光面側バスバー電極3と受光面側フィンガー電極4が、実施品2では銀と銅を含有する導電ペーストにより形成されるのに対し、実施品3では銀のみを含有する導電ペーストにより形成されることである。   That is, the difference between the implementation product 2 and the implementation product 3 is that the light-receiving surface-side bus bar electrode 3 and the light-receiving surface-side finger electrode 4 arranged on the first surface 2a side are formed of the conductive paste containing silver and copper in the implementation product 2. In contrast, the product 3 is formed of a conductive paste containing only silver.

<比較品の作製>
半導体基板2の準備からpn分離まで、上述した実施品1の場合と同一の工程で行った。
<Production of comparison product>
The steps from the preparation of the semiconductor substrate 2 to the pn separation were performed in the same process as that in the case of the implementation product 1 described above.

集電電極5は、テスト品2,3と同様のアルミニウムを主成分とするペーストを用い、第2面2bの外周辺部1〜3mm程度と、出力取出電極6の剥離防止のためにシリコンウエ2と出力取出電極6が直接接する部分を作る為の部分を除いて、第2面2bの略全面にスクリーン印刷法を用い塗布、焼成することで形成した。この半導体基板2と出力取出電極6が直接接する部分の面積は半導体基板2の第2面2b側の全面積の7〜8%程度である。   The current collecting electrode 5 is made of the same paste as that of the test products 2 and 3, which is made of aluminum. The outer peripheral portion of the second surface 2 b is about 1 to 3 mm, and the silicon electrode is used to prevent the output extraction electrode 6 from peeling. Except for the part for making the part which 2 and the output extraction electrode 6 contact | connect directly, it formed by apply | coating and baking to the substantially whole surface of the 2nd surface 2b using the screen printing method. The area of the portion where the semiconductor substrate 2 and the output extraction electrode 6 are in direct contact is about 7 to 8% of the total area of the semiconductor substrate 2 on the second surface 2b side.

次に反射防止膜8の上に、銀を主成分とする導電ペーストをスクリーン印刷法を用いて、所定のパターンに直接塗布し、焼成することによって受光面側バスバー電極3と受光面側フィンガー電極4を形成した。   Next, a conductive paste containing silver as a main component is directly applied to a predetermined pattern on the antireflection film 8 by using a screen printing method and baked to thereby receive the light receiving surface side bus bar electrode 3 and the light receiving surface side finger electrode. 4 was formed.

次に集電電極5上に、銀を主成分とする導電ペーストを所定のパターンに塗布し、焼成することによって、出力取出電極6を形成した。   Next, an output extraction electrode 6 was formed on the current collecting electrode 5 by applying a conductive paste mainly composed of silver in a predetermined pattern and baking it.

これらの導電ペーストは、銀粉末と有機ビヒクルとガラスフリットを銀100質量部に対してそれぞれ15質量部、8質量部を添加したものである。焼成は、導電ペーストを塗布・乾燥させた後、焼成炉内にて最高温度が500〜600℃で数分程度焼成することにより行った。このような焼成後の受光面側バスバー電極3および受光面側フィンガー電極4の厚みは、10〜20μm程度であった。   These conductive pastes are obtained by adding 15 parts by mass and 8 parts by mass of silver powder, an organic vehicle, and glass frit to 100 parts by mass of silver, respectively. Firing was performed by baking the conductive paste at a maximum temperature of 500 to 600 ° C. for several minutes after applying and drying the conductive paste. The thickness of the light-receiving surface side bus bar electrode 3 and the light-receiving surface side finger electrode 4 after baking was about 10 to 20 μm.

<実施品と比較品の評価>
このようにして作製した実施品1、実施品2、実施品3および比較品の4種の太陽電池素子の出力特性を、25℃の素子温度、AM1.5、100mW/cmの擬似太陽光で測定したところ、表1の通りであった。なお、表1においては、短絡電流(Isc)、開放電圧(Voc)、曲線因子(FF)、光電変換効率(η)について、テスト品を100としたときの指数として表したものである。
<Evaluation of implemented products and comparative products>
The output characteristics of the four types of solar cell elements of Example Product 1, Example Product 2, Example Product 3 and Comparative Product produced in this way are expressed as pseudo-sunlight with an element temperature of 25 ° C., AM 1.5, and 100 mW / cm 2 . It was as shown in Table 1 when measured by. In Table 1, the short circuit current (Isc), the open circuit voltage (Voc), the fill factor (FF), and the photoelectric conversion efficiency (η) are expressed as indices when the test product is 100.

Figure 2011187906
Figure 2011187906

表1に示すように、実施品1〜3の太陽電池素子では、比較品に比べ短絡電流、開放電圧、曲線因子で向上が観られ、これにより光電変換効が向上し、その効果が確認された。   As shown in Table 1, in the solar cell elements of Examples 1 to 3, improvements were observed in the short-circuit current, the open-circuit voltage, and the fill factor compared to the comparative products, thereby improving the photoelectric conversion effect and confirming the effect. It was.

また、実施品1のように、集電電極5上に、銀を表面にコーティングした銅フィラーを
多数含有する導電ペーストにより形成した出力取出電極6では剥離は一切無く、十分な接合強度を有していることを確認した。
In addition, the output extraction electrode 6 formed of a conductive paste containing a large number of copper fillers coated with silver on the surface of the collecting electrode 5 as in the case of the product 1 does not peel at all and has sufficient bonding strength. Confirmed that.

また、実施品2と実施品3の比較において、実施品2が、特に曲線因子で向上が観られ、第1面2a側に配置されるバスバー電極3とフィンガー電極4を銀と銅を含有する導電ペーストにより形成することによるオーミックコンタクト性の改善の効果が確認された。   Moreover, in the comparison of the implementation product 2 and the implementation product 3, the improvement of the implementation product 2 is seen especially by a fill factor, and the bus bar electrode 3 and the finger electrode 4 arranged on the first surface 2a side contain silver and copper. The effect of improving the ohmic contact property by forming with the conductive paste was confirmed.

実施品3の太陽電池素子では、比較品に比べ特に曲線因子の向上が観られ、これにより光電変換効率が向上し、その効果が確認された。   In the solar cell element of Example 3, the improvement of the fill factor was particularly observed as compared with the comparative product, thereby improving the photoelectric conversion efficiency and confirming the effect.

また、実施品2および実施品3のように、集電電極5上に、銀フィラーと銅フィラーを多数含有する導電ペーストにより形成した出力取出電極6でも、剥離は一切無く、十分な接合強度を有してことを確認した。   In addition, the output extraction electrode 6 formed of a conductive paste containing a large number of silver fillers and copper fillers on the current collecting electrode 5 as in the case of the product 2 and the product 3 does not peel at all and has sufficient bonding strength. I confirmed that I had it.

1、21:太陽電池素子
2、25:半導体基板
2a、21a:第1面
2b、21b:第2面
3:バスバー電極
4,22a:フィンガー電極
5、23a:集電電極
6、23b:出力取出電極
7:除去部
8、27:反射防止膜
9、26:逆導電型層(半導体層)
10:p型バルク領域
13:銅フィラー
14:銅本体
15:銀層
22b:貫通孔電極
22c:第1電極
23:第2電極
24:第3電極
26a:第1逆導電型層
26b:第2逆導電型層
26c:第3逆導電型層
28:電極用貫通孔
29a、29b:分離溝
30:高濃度ドープ層
DESCRIPTION OF SYMBOLS 1, 2: 1: Solar cell element 2, 25: Semiconductor substrate 2a, 21a: 1st surface 2b, 21b: 2nd surface 3: Bus-bar electrode 4, 22a: Finger electrode 5, 23a: Current collection electrode 6, 23b: Output extraction Electrode 7: removal part 8, 27: antireflection film 9, 26: reverse conductivity type layer (semiconductor layer)
10: p-type bulk region 13: copper filler 14: copper body 15: silver layer 22b: through-hole electrode 22c: first electrode 23: second electrode 24: third electrode 26a: first reverse conductivity type layer 26b: second Reverse conductivity type layer 26c: third reverse conductivity type layer 28: electrode through holes 29a, 29b: separation groove 30: highly doped layer

Claims (8)

一導電型の半導体層と逆導電型の半導体層とを有する半導体基板を備え、該半導体基板の少なくとも一方主面が逆導電型の半導体層であり、前記半導体基板の一方主面に対向する他方主面および前記逆導電型の半導体層のそれぞれの上に、発電電力を取り出すための電極が形成された太陽電池素子であって、前記半導体基板の他方主面および前記逆導電型の半導体層の少なくとも一方の上に形成された電極が銀と銅を含有していることを特徴とする太陽電池素子。   A semiconductor substrate having a semiconductor layer of one conductivity type and a semiconductor layer of reverse conductivity type, wherein at least one main surface of the semiconductor substrate is a semiconductor layer of reverse conductivity type, and the other facing the one main surface of the semiconductor substrate A solar cell element in which an electrode for taking out generated power is formed on each of a main surface and the reverse conductivity type semiconductor layer, wherein the other main surface of the semiconductor substrate and the reverse conductivity type semiconductor layer The electrode formed on at least one contains silver and copper, The solar cell element characterized by the above-mentioned. 前記半導体基板の他方主面の上に形成された電極のみが銀と銅を含有していることを特徴とする請求項1に記載の太陽電池素子。   2. The solar cell element according to claim 1, wherein only an electrode formed on the other main surface of the semiconductor substrate contains silver and copper. 前記逆導電型の半導体層の上に形成された電極は、前記半導体基板の一方主面側にのみ形成されていることを特徴とする請求項1に記載の太陽電池素子。   2. The solar cell element according to claim 1, wherein the electrode formed on the reverse conductivity type semiconductor layer is formed only on one main surface side of the semiconductor substrate. 前記逆導電型の半導体層の上に形成された電極は、前記半導体基板の他方主面側にも形成されていることを特徴とする請求項1に記載の太陽電池素子。   The solar cell element according to claim 1, wherein the electrode formed on the reverse conductivity type semiconductor layer is also formed on the other main surface side of the semiconductor substrate. 前記半導体基板の両主面を貫通する貫通孔を多数有し、前記逆導電型の半導体層は前記貫通孔にも形成されており、前記貫通孔内には導体が設けられ、かつ前記逆導電型の半導体層の上に形成された電極は、前記導体を介して、前記半導体基板の他方主面側にも導出されて形成されていることを特徴とする請求項4に記載の太陽電池素子。   A plurality of through holes penetrating both main surfaces of the semiconductor substrate, the reverse conductivity type semiconductor layer is also formed in the through hole, a conductor is provided in the through hole, and the reverse conductivity 5. The solar cell element according to claim 4, wherein the electrode formed on the semiconductor layer of the mold is led out to the other main surface side of the semiconductor substrate via the conductor. . 前記貫通孔内に設けた導体が少なくとも銀と銅を含有することを特徴とする請求項5に記載の太陽電池素子。   The solar cell element according to claim 5, wherein the conductor provided in the through hole contains at least silver and copper. 請求項1に記載の太陽電池素子の製造方法であって、前記逆導電型の半導体層の上に形成した電極は、銀を表面にコーティングした銅フィラーを多数含有する導電ペーストを塗布して、焼成することにより形成したことを特徴とする太陽電池素子の製造方法。   The method for manufacturing a solar cell element according to claim 1, wherein the electrode formed on the reverse conductivity type semiconductor layer is applied with a conductive paste containing a large number of copper fillers coated with silver on the surface, A method for producing a solar cell element, characterized by being formed by firing. 請求項1に記載の太陽電池素子の製造方法であって、前記逆導電型の半導体層の上に形成した電極は、銀フィラーおよび銅フィラーを多数含有する導電ペーストを塗布して、焼成することにより形成したことを特徴とする太陽電池素子の製造方法。   2. The method for manufacturing a solar cell element according to claim 1, wherein the electrode formed on the reverse conductivity type semiconductor layer is applied with a conductive paste containing a large number of silver fillers and copper fillers and fired. The manufacturing method of the solar cell element characterized by the above-mentioned.
JP2010072709A 2010-02-15 2010-03-26 Solar cell element and method of manufacturing the same Pending JP2011187906A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010072709A JP2011187906A (en) 2010-02-15 2010-03-26 Solar cell element and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010030002 2010-02-15
JP2010030002 2010-02-15
JP2010072709A JP2011187906A (en) 2010-02-15 2010-03-26 Solar cell element and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2011187906A true JP2011187906A (en) 2011-09-22
JP2011187906A5 JP2011187906A5 (en) 2012-08-30

Family

ID=44793784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010072709A Pending JP2011187906A (en) 2010-02-15 2010-03-26 Solar cell element and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2011187906A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016048807A (en) * 2015-12-25 2016-04-07 デクセリアルズ株式会社 Conductive adhesive and solar cell module using the same, and manufacturing method thereof
EP2682990B1 (en) 2012-07-02 2021-03-24 Meyer Burger (Germany) GmbH Hetero-junction solar cells with edge isolation and methods of manufacturing same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008078374A1 (en) * 2006-12-25 2008-07-03 Namics Corporation Conductive paste for solar cell
WO2009123149A1 (en) * 2008-03-31 2009-10-08 京セラ株式会社 Solar cell element and solar cell module
JP2010021424A (en) * 2008-07-11 2010-01-28 Mitsubishi Electric Corp Method of manufacturing diffusion layer for solar cell, and method of manufacturing solar cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008078374A1 (en) * 2006-12-25 2008-07-03 Namics Corporation Conductive paste for solar cell
WO2009123149A1 (en) * 2008-03-31 2009-10-08 京セラ株式会社 Solar cell element and solar cell module
JP2010021424A (en) * 2008-07-11 2010-01-28 Mitsubishi Electric Corp Method of manufacturing diffusion layer for solar cell, and method of manufacturing solar cell

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2682990B1 (en) 2012-07-02 2021-03-24 Meyer Burger (Germany) GmbH Hetero-junction solar cells with edge isolation and methods of manufacturing same
JP2016048807A (en) * 2015-12-25 2016-04-07 デクセリアルズ株式会社 Conductive adhesive and solar cell module using the same, and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP5172480B2 (en) Photoelectric conversion device and manufacturing method thereof
JP5091161B2 (en) Solar cell element and method for manufacturing solar cell element
JP6189971B2 (en) Solar cell and solar cell module
CN105247686B (en) Solar battery cell and its manufacture method, solar module
JP5460860B2 (en) Solar cell element and manufacturing method thereof
JPWO2005109524A1 (en) Solar cell and manufacturing method thereof
JP2007266262A (en) Solar cell with interconnector, solar cell module, and method for manufacturing solar cell module
WO2015190024A1 (en) Solar cell and method for manufacturing solar cell
US9691918B2 (en) Solar battery cell and manufacturing method for the solar battery cell
JP2007134387A (en) Photoelectric conversion element and its method for forming electrode
JP2009158575A (en) Photoelectric conversion device and method for manufacturing photoelectric conversion device
JPWO2015030199A1 (en) Solar cell element and manufacturing method thereof
JP6644884B2 (en) Solar cell, solar cell manufacturing system, and solar cell manufacturing method
JP2013048126A (en) Photovoltaic device and manufacturing method thereof
JP6141342B2 (en) Back junction solar cell
WO2013031751A1 (en) Conductive paste, electrode for semiconductor devices, semiconductor device, and method for manufacturing semiconductor device
JP2005353851A (en) Solar cell module
JP2011187906A (en) Solar cell element and method of manufacturing the same
JP5806395B2 (en) Solar cell element and manufacturing method thereof
JP2011146678A (en) Method of manufacturing solar cell device
JP2014146553A (en) Conductive paste for electrode of solar battery and method of producing the same
JP6336139B2 (en) Solar cell element and manufacturing method thereof
JP4144241B2 (en) Solar cell
JP5920130B2 (en) Manufacturing method of solar cell
JP2011018748A (en) Method of manufacturing solar battery cell

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140415