JP2011181774A - 発光素子および発光装置 - Google Patents

発光素子および発光装置 Download PDF

Info

Publication number
JP2011181774A
JP2011181774A JP2010045830A JP2010045830A JP2011181774A JP 2011181774 A JP2011181774 A JP 2011181774A JP 2010045830 A JP2010045830 A JP 2010045830A JP 2010045830 A JP2010045830 A JP 2010045830A JP 2011181774 A JP2011181774 A JP 2011181774A
Authority
JP
Japan
Prior art keywords
light emitting
current blocking
electrode
emitting element
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2010045830A
Other languages
English (en)
Inventor
Masaaki Ogawa
雅章 小川
Yasuhisa Omuro
泰久 大室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010045830A priority Critical patent/JP2011181774A/ja
Priority to US12/976,730 priority patent/US20110215356A1/en
Publication of JP2011181774A publication Critical patent/JP2011181774A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00012Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】発光素子の発光強度をより向上させる。
【解決手段】第1の主面と第2の主面とを有する発光層と、前記発光層の前記第1の主面側に設けられた第1の電極と、前記発光層の前記第2の主面側に設けられ、基本外形を有する第2の電極と、前記第1の電極と前記発光層との間または前記第2の電極と前記発光層との間に設けられ、前記第2の電極の前記基本外形と相似形をなす仮想外形に対して、凹凸が形成された外形を有する電流阻止部と、を備えたことを特徴とする発光素子が提供される。
【選択図】図1

Description

本発明は、発光素子および発光装置に関する。
LED(Light Emitting Diode)に代表される発光素子は、フルカラーディスプレイ、交通・信号機器、車載用途などに幅広く用いられている。このため、発光素子においては、発光強度のより高いものが要求されている。このような発光素子においては、例えば、発光層がクラッド層で挟まれ、N側電極から発光層に電子、P側電極から発光層に正孔が注入され、発光層内に形成されたPN接合界面での電子と正孔との再結合により発光が生じる。
発光層に電子や正孔を注入する電極構造としては、N側電極とP側電極をともに発光層の同じ面側に形成したものや、発光層の上下に形成させた上下電極構造がある。最近、上下電極構造の発光素子においては、高輝度化のために、上下電極の間に電流阻止層を設け、上下電極間に流れる電流経路が上部電極よりも外側になるようにして発光させる構造が提案されている(例えば、特許文献1参照)。
しかしながら、上下電極の間に電流阻止層を設けると、上部電極の外周の近傍、または電流阻止層の外周の近傍で、発光が集中してしまう。すなわち、上部電極の外周付近、あるいは電流阻止層の外周付近という発光層の局部部分からの発光しか得られず、発光強度が向上しないという問題があった。
特開2004−356137号公報
本発明の課題は、発光強度をより向上させることのできる発光素子および発光装置を提供することにある。
本発明の一態様によれば、第1の主面と第2の主面とを有する発光層と、前記発光層の前記第1の主面側に設けられた第1の電極と、前記発光層の前記第2の主面側に設けられ、基本外形を有する第2の電極と、前記第1の電極と前記発光層との間または前記第2の電極と前記発光層との間に設けられ、前記第2の電極の前記基本外形と相似形をなす仮想外形に対して、凹凸が形成された外形を有する電流阻止部と、を備えたことを特徴とする発光素子が提供される。
また、本発明の一態様によれば、筐体と、前記筐体内に設けられた、上記発光素子と、前記発光素子を覆うように設けられた樹脂層と、前記発光素子の第1の電極に電気的に接続された第1のリードフレームと、前記発光素子の第2の電極に電気的に接続された第2のリードフレームと、を備えたことを特徴とする発光装置が提供される。
本発明によれば、発光強度をより向上させることのできる発光素子および発光装置が実現する。
本発明の第1の実施の形態に係る発光素子の要部模式図であり、(a)は、要部平面模式図、(b)は、要部断面模式図である。 比較例に係る発光素子の要部模式図および光強度分布図であり、(a)は、要部平面模式図、(b)は、要部断面模式図(c)は、光強度分布を説明する図である。 電流阻止部のパターンを説明する図であり、(a)は、第1のパターンの図、(b)は、第2のパターンの図、(c)は、第3のパターンの図である。 第3のパターンの形成過程を説明する図であり、(a)は、第1段階のパターン形成過程の図、(b)は、第2段階のパターン形成過程の図である。 発光強度および順方向電圧を説明する図であり、(a)は、第1〜第3のパターンと発光強度との関係を説明する図、(b)は、第1〜第3のパターンと順方向電圧との関係を説明する図である。 本発明の第1の実施の形態に係る電流阻止部の変形例を示す図であり、(a)は、第1の変形例の電流阻止部の平面図、(b)は、第2の変形例の電流阻止部32の平面図、(c)は、第3の変形例の電流阻止部の平面図である。 本発明の第1の実施の形態に係る電流阻止部のさらに別の変形例を示す図であり、(a)は、第4の変形例の電流阻止部の平面図、(b)は、第5の変形例の電流阻止部35の平面図である。 本発明の第2の実施の形態に係る発光素子の要部模式図であり、(a)は、要部平面模式図、(b)は、要部断面模式図である。 本発明の第3の実施の形態に係る発光素子の要部模式図であり、(a)は、要部平面模式図、(b)は、要部断面模式図である。 本発明の第4の実施の形態に係る発光素子の要部模式図であり、(a)は、要部平面模式図、(b)は、要部断面模式図である。 本発明の第5の実施の形態に係る発光素子の要部模式図であり、(a)は、要部平面模式図、(b)は、要部断面模式図である。 本発明の第6の実施の形態に係る発光素子の要部模式図であり、(a)は、要部平面模式図、(b)は、要部断面模式図である。 本発明の第7の実施の形態に係る発光装置の要部断面模式図である。
以下、図面を参照しつつ、本発明の実施の形態について説明する。
図1は、本発明の第1の実施の形態に係る発光素子の要部模式図であり、(a)は、要部平面模式図、(b)は、要部断面模式図である。図1(b)には、図1(a)のX−X’断面が示されている。
第1の実施に係る発光素子1は、半導体層の積層体を有し、例えば、半導体層10と、半導体層10の上に設けられた第1のクラッド層21と、第1のクラッド層21の上に設けられた発光層22と、発光層22の上に設けられた第2のクラッド層23と、第2のクラッド層23の上に設けられた電流拡散層24と、を備える。半導体層10と発光層22との間には、電流阻止部30が設けられている。
また、発光素子1は、上下電極構造をしている。例えば、半導体層10の下側には、第1の電極である下部電極41が設けられ、電流拡散層24の上には、第2の電極である上部電極40が設けられている。電流拡散層24は、上部電極40の直下に設けられている。
本具体例の発光素子1においては、例えば、シリコン基板である半導体層10の上側に、反射膜11が設けられている。そして、電流阻止部30は、例えば、反射膜11内に設けることができる。電流阻止部30は、絶縁層でもよく、空間でもよい。反射膜11の上には、P型のGaAsバッファ層20、P型のクラッド層21、発光層22、N型のクラッド層23、N型の電流拡散層24が順に積層されている。電流拡散層24の上には、N側の上部電極40が設けられている。上部電極40の平面形状は、例えば円状である。発光素子1の一辺(図1(a)における一辺)の長さを例えば300μmとしたとき、上部電極40の径は、例えば、100μmである。上部電極40の面積は、電流拡散層24の面積よりも小さく構成されている。また、半導体層10の下側には、P側の下部電極41が設けられている。
このように、発光素子1は、発光層22を上部電極40と下部電極41とにより挟むことにより、上下電極構造を有している。換言すれば、発光層22の下面を第1の主面とし、発光層22の上面を第2の主面とした場合、発光層22の第1の主面側(下面側)には、第1の電極である下部電極41と、発光層22の第2の主面側(上面側)には、第2の電極である上部電極40が設けられている。
電流阻止部30においては、半導体層10の主面に対して垂直な方向からみて、電流阻止部30の周縁が電流阻止部30の中心部から外側に向かう複数の凸部30aと、外側から内側に向かう複数の凹部30bとを含む形状をなしている。例えば、上部電極40よりも面積が大きい相似形42を基準にした場合、この基準から、外側に向かう(突き出る)凸部30aと、この外周から内側に向かう(窪む)凹部30bと、が設けられている。すなわち、上部電極40の外形を基本外形とした場合、電流阻止部30においては、上部電極40の基本外形の相似形42である仮想外形に対して凹凸が形成されている。上部電極40の基本外形には凹凸が形成されず、その周縁は円状である。また、発光層11の第2の主面(上面側)に対し垂直な方向からみて、電流阻止部30の周縁は、上部電極40の周縁よりも外側に突出している。
次に、発光素子1の作用効果を説明する。
まず、発光素子1の作用効果を説明する前に、比較例に係る発光素子100の作用効果について説明する。
図2は、比較例に係る発光素子の要部模式図および光強度分布を示し、(a)は、要部平面模式図、(b)は、要部断面模式図(c)は、光強度分布を説明する図である。なお、図2(b)には、図2(a)のX−X’断面が示されている。
比較例に係る発光素子100の電流阻止部300においては、上述した凸部12aと、凹部12bとが設けられていない。すなわち、発光素子100の電流阻止部300の平面構造は、上部電極40と相似形の円状である。これ以外の構造については、発光素子1と同じである。なお、電流阻止部300の径は、180μmである。
発光素子100においては、下部電極41に正電位、上部電極40に負電位またはグランド電位の順方向電圧を印加すると、発光層22内のPN接合部分で生じる電子−正孔の再結合によって発光層22が発光する。発光層22から発光素子100の下側に発せられた光は、反射膜11によって反射し、発光素子100の上側に向かう。
電流拡散層24は、発光素子100内に流れる電流を水平面内において均一に拡散させて、発光層22のより広い面積にわたって電流注入を可能とするための部材である。しかし、実際には、下部電極41と上部電極40との間に電圧を印加すると、上部電極40の周縁に電界が集中するので、上部電極40の外周の下に主な電流のパスが形成される。この主な電流パスは、電流阻止部300によって、その流れが阻止される。その電流の流れを図中の矢印Aで表示している。また、電流阻止部300は、金属である反射膜11内に設けられているので、電流阻止部300の両端にも電界が集中する。従って、矢印Bで表示される別の主な電流パスも形成される。
従って、発光素子100の発光分布は、図2(c)に示すように、上部電極40の外周付近、および電流阻止部300の外周付近において強くなる。特に、電流阻止部300の外周付近の発光強度のピークは、上部電極40の外周付近の発光強度のピークよりも強くなる。
本実施の形態に係る発光素子1では、比較例で説明した上部電極40の外周付近、または電流阻止部300の外周付近において発光強度が強くなることに着目し、例えば、発光素子1の電流阻止部30の周縁に凸部30aと凹部30bとを設け、電流阻止部30の周縁の長さ(ペリメーター)をより長くして、発光強度をさらに増加させている。
この電流阻止部30の周縁の長さをより長くすると、発光強度が増加する現象は、例えば、以下のシミュレーションにより確認されている。
図3は、電流阻止部のパターンを説明する図であり、(a)は、第1のパターンの図、(b)は、第2のパターンの図、(c)は、第3のパターンの図である。第1のパターンは、比較例に係る発光素子100の平面パターンに対応している。
まず、図3(a)に示す第1のパターンの電流阻止部300の径は、180μmである。図3(b)に示す第2のパターンの電流阻止部301の径は、電流阻止部300の径よりも大きく、220μmである。図3(c)に示す第3のパターンの電流阻止部302では、凸部302aと、凹部302bが設けられている。図3(c)中に描かれた相似形42の径は、第2のパターンの電流阻止部301の径と同じである。なお、第3のパターンでは、上部電極40から電流阻止部302までの電気抵抗をより均一にするために、上部電極40に凸部40tが設けられている。換言すれば、第3のパターンの上部電極40においては、上部電極の基本外形の相似形42’に対して凸部40tと凹部40uが形成されている。そして、第3のパターンにおいては、電流阻止部302が発光層22の第2の主面に対して垂直な方向からみて、上部電極の基本外形の相似形42’に対して凹凸が形成された上部電極40の周縁から一定の距離外側に離れた外形を有している。
第3のパターンの形成過程を詳細に説明すると、例えば、以下のように形成される。
図4は、第3のパターンを形成する過程を説明する図であり、(a)は、第1段階のパターン形成図、(b)は、第2段階のパターン形成図である。
例えば、図4(a)に示すように、上部電極の基本外形の相似形42’に対して、上述した凸部40tと凹部40uが形成された上部電極40の周縁の任意の箇所から一定の距離Aだけ外側に離れた線を描く。線は、図示するように、線(1)と線(2)とにより構成される。
次に、図4(b)に示すように、線(1)と線(2)とにより構成される図形の外延を描く。この外延を線(3)とし、この線(3)を電流阻止部302の外形とする。このような第3のパターンについても本実施の形態に含まれる。
すなわち、第1のパターンの電流阻止部300から第3のパターンの電流阻止部302に移行するほど、電流阻止部の外周の長さが長くなる。
なお、第3のパターンについては、図3(c)の形状に限られない。例えば、基本外形を有する上部電極40に、凸部40tが含まれている場合には、その基本外形と相似形をなす仮想外形が電流阻止部302の外形であってもよい。
図5は、発光強度および順方向電圧を説明する図であり、(a)は、第1〜第3のパターンと発光強度との関係を説明する図、(b)は、第1〜第3のパターンと順方向電圧との関係を説明する図である。
図5(a)に示すように、第2のパターンの発光強度は、第1のパターンの発光強度よりも高い。さらに、第3のパターンの発光強度は、第2のパターンの発光強度よりも高い。また、図5(b)に示すように、第2のパターンの順方向電圧は、第1のパターンの順方向電圧よりも高くなるものの、さらに、第3のパターンの順方向電圧は、第1および第2のパターンの順方向電圧よりも低い。すなわち、電流阻止部30の周縁の長さをより長くすることにより、発光強度が増加する。
発光強度が増加する理由は、電流阻止部30の周縁の長さをより長くすることにより、上述した矢印Bで示される発光層を通過する電流パス領域がより拡大(増加)するためである。但し、電流阻止部30の周縁の長さをより長くすると、矢印Bで示す通電経路がより長くなる箇所が増え、順方向電圧は増大する傾向にある。この場合、上部電極40に凸部40tを設け、電流パスを均一化することにより、順方向電圧を低減させることができる。
発光素子1では、電流阻止部30の周縁の長さをより長くすることにより発光強度を、発光素子100よりも増加させている。つまり、図1(a)に示すごとく、電流阻止部30において、電流阻止部30の中心部から外側に突き出る凸部30aと、外側から、内側に窪む凹部30bとを設けている。これにより、発光素子1の電流阻止部30の周縁の長さは増大し、発光素子1の発光強度は比較例に係る発光素子100の発光強度よりも増大する。
なお、図1(a)に示す電流阻止部30の周縁は、コッホ曲線で描かれたフラクタル図形の一例であり、以下に示す電流阻止部の形状も第1の実施の形態に含まれる。
図6は、本発明の第1の実施の形態に係る電流阻止部の変形例を示す図であり、(a)は、第1の変形例の電流阻止部の平面図、(b)は、第2の変形例の電流阻止部の平面図、(c)は、第3の変形例の電流阻止部の平面図である。
図6(a)に示す第1の変形例の電流阻止部31においては、図1(a)に示す電流阻止部30の外周の1辺分を3等分し、この1辺分の中央の線分を1辺とする正三角形を描いたものである。この操作を、さらに、電流阻止部31の外周に施したのが、図6(b)に示す第2の変形例の電流阻止部32である、さらに、この操作を、電流阻止部32の外周に施したのが、図6(c)に示す第3の変形例の電流阻止部33である。このように、発光層22の第2の主面(上面側)に対し垂直な方向からみて、電流阻止部31、32、33の周縁は、コッホ曲線を含む形態をしている。また、図6(a)から図6(c)に移行するほど、電流阻止部の周囲の長さが長くなり、発光強度はより増大する。なお、コッホ曲線の一辺の下限は、例えば、発光素子1から発せられる光波長を下限とする。
また、図7は、本発明の第1の実施の形態に係る電流阻止部のさらに別の変形例を示す図であり、(a)は、第4の変形例の電流阻止部の平面図、(b)は、第5の変形例の電流阻止部の平面図である。
図7(a)に示す第4の変形例の電流阻止部34においては、発光層22の第2の主面(上面側)に対し垂直な方向からみて、電流阻止部34の周縁が波状になっている。例えば、上部電極40の相似形42を基準にした場合、この基準から、外側に突き出る凸部34aと、この外周から、内側に窪む凹部34bが設けられている。 また、図7(b)に示す第5の変形例の電流阻止部35においては、上部電極40の凸部35aと凹部35bとに、凸部35cが設けられている。
このような形状によっても、電流阻止部の周囲の長さが長くなり、発光強度はより増大する。
図8は、本発明の第2の実施の形態に係る発光素子の要部模式図であり、(a)は、要部平面模式図、(b)は、要部断面模式図である。図8(b)には、図8(a)のX−X’断面が示されている。
第2の実施の形態に係る発光素子2を、発光層22の第2の主面(上面側)に対し垂直な方向からみて、上部電極43の周縁は、上部電極43の中心部から外側に向かう複数の凸部43aと、外側から中心部に向かう複数の凹部43bとを含む形状をしている。すなわち、上述した上部電極40の基本外形の相似形42を基準にした場合、上部電極43自体の周縁は、相似形42に対し、凸凹状になっている。電流阻止部36は、円状である。
このような構造によれば、上述した矢印Aで示される発光層を通過する電流パス領域がより長くなり、発光素子100よりも発光強度が増加する。
上部電極43の周縁は、コッホ曲線で描かれたフラクタル図形の一例であり、上記図6に示す形状であってもよい。また、上部電極43の周縁は、上記図6に示す形状であってもよい。これにより、発光強度は、さらに増大する。
図9は、本発明の第3の実施の形態に係る発光素子の要部模式図であり、(a)は、要部平面模式図、(b)は、要部断面模式図である。図9(b)には、図9(a)のX−X’断面が示されている。
第3の実施の形態に係る発光素子3においては、発光層22の第2の主面(上面側)に対し垂直な方向からみた場合、電流阻止部30と、この電流阻止部30と相似形の上部電極43が設けられている。すなわち、上部電極43は、上部電極40の基本外形に対して凹凸が形成された外形を有し、電流阻止部30とは、相似形である。このように、上部電極43および電流阻止部30の周縁は、ともに凸凹状になっている。
このような構造によれば、上述した矢印Aおよび矢印Bで示される発光層を通過する電流パス領域がより長くなり、発光素子1、2よりも発光強度が増加する。
なお、発光素子3の上部電極43および電流阻止部30の周縁については、上記図6に示す形状であってもよく、上記図7に示す形状であってもよい。これにより、発光強度は、さらに増大する。特に、発光素子3においては、上部電極43および電流阻止部30の形状が相似形であるので、上述した矢印Bで表される電流パスがより均一になり、順方向電圧を減少させることができる。これにより、発光素子3の発光効率がより向上する。
図10は、本発明の第4の実施の形態に係る発光素子の要部模式図であり、(a)は、発光素子の要部平面模式図、(b)は、要部断面模式図である。
第4の実施の形態に係る発光素子4を上側からみた場合、発光素子4には、電流阻止部30が設けられている。また、上部電極44は、電流拡散層24の外周に設けられ、リング状になっている。このような構造によれば、上述した矢印Aで示される発光層を通過する電流パス領域がより長くなり、発光強度が増加する。
図11は、本発明の第5の実施の形態に係る発光素子の要部模式図であり、(a)は、要部平面模式図、(b)は、要部断面模式図である。
第5の実施の形態に係る発光素子5においては、発光層22の第2の主面(上面側)に対し垂直な方向からみた場合、電流阻止部30と、この電流阻止部30と相似形の上部電極45が設けられている。すなわち、上部電極45および電流阻止部30の周縁は、ともに凸凹状になっている。上部電極45の面積と、電流阻止部30の面積は略同じである。また、発光素子5では、半導体層10の主面に対して垂直な方向からみた場合、電流阻止部30の凸部と、上部電極45の凸部が重ならないように、電流阻止部30と、上部電極45とがずらして配置されている。
このような構造によれば、上部電極45の面積と、電流阻止部30の面積が略同じであっても、発光素子5を上側からみた場合、電流阻止部30の凸部と、上部電極45の凸部が互いに重ならないので、効率よく、発光層22から発せられる光を取り出すことができる。
図12は、本発明の第6の実施の形態に係る発光素子の要部模式図であり、(a)は、要部平面模式図、(b)は、要部断面模式図である。図11(b)には、図11(a)のX−X’断面が示されている。
第6の実施に係る発光素子6は、上部電極46と発光層22との間に、電流阻止部30が設けられている。上部電極46の面積は、電流阻止部30の面積よりも大きい。
電流阻止部30においては、発光層22の第2の主面(上面側)に対し垂直な方向からみて、電流阻止部30の周縁が電流阻止部30の中心部から外側に向かう複数の凸部30aと、外側から中心部に向かう複数の凹部30bとを含む形状をなしている。例えば、上部電極40よりも面積が大きい相似形42を基準にした場合、この基準から、外側に突き出る凸部30aと、この外周から、内側に窪む凹部30bが設けられている。
このような構造でも、電流阻止部30の周縁の長さが長くなり、発光強度が増加する。
図13は、本発明の第7の実施の形態に係る発光装置の要部断面模式図である。
発光装置50は、パッケージ部材である筐体51と、筐体内に設けられた発光素子1と、発光素子1を覆うように、筐体51内に設けられた樹脂層52を備える。また、発光装置50は、第1のリードフレーム53と、第2のリードフレーム54とを備える。リードフレーム53とリードフレーム53とは互いに対向し、それぞれの一部が筐体51に封止されている。筐体51の底面51aからは、リードフレーム53の一部およびリードフレーム54の一部が露出している。また、リードフレーム53の上に発光素子1が搭載されている。リードフレーム53の上側に搭載する発光素子については、発光素子1のほか、発光素子2〜6のいずれかであってもよい。
発光素子1の下部電極41は、リードフレーム53に電気的に接続されている。発光素子1の上部電極40は、ボンディングワイヤ55によりリードフレーム54に電気的に接続されている。
また、リードフレーム53、54の外端は、筐体51から突出している。リードフレーム53、54の突出した部分に電圧を印加することにより、発光素子1の上部電極40および下部電極41に電圧を印加することができる。これにより、発光素子1の発光層22から光が放射される。樹脂層52は、例えば、シリコーン樹脂を主成分としている。この樹脂層52においては、発光層22から発せられる光を受光して、緑色や赤色を発する蛍光体を含有させてもよい。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、第1から第6の実施の形態は、技術的に可能な限りにおいて、少なくとも2つの実施の形態を複合させることができ、複合させた形態も本発明の実施の形態に包含される。
1、2、3、4、5、100 発光素子
12a、30a、34a、35a、35c 凸部
12b、30b、34b、35b、 凹部
22 発光層
30、31、32、33、34、35、36、300、301、302 電流阻止部
40、43、44、45 上部電極(第2の主電極)
41 下部電極(第1の主電極)
42 相似形
50 発光装置
51 筐体
52 樹脂層
53、54 リードフレーム

Claims (7)

  1. 第1の主面と第2の主面とを有する発光層と、
    前記発光層の前記第1の主面側に設けられた第1の電極と、
    前記発光層の前記第2の主面側に設けられ、基本外形を有する第2の電極と、
    前記第1の電極と前記発光層との間または前記第2の電極と前記発光層との間に設けられ前記第2の電極の前記基本外形と相似形をなす仮想外形に対して、凹凸が形成された外形を有する電流阻止部と、
    を備えたことを特徴とする発光素子。
  2. 前記凹凸が形成された外形は、前記発光層の前記第2の主面に対して垂直な方向からみて、コッホ曲線を含むことを特徴とする請求項1記載の発光素子。
  3. 前記凹凸が形成された外形は、前記発光層の前記第2の主面に対して垂直な方向からみて波状であることを特徴とする請求項1記載の発光素子。
  4. 前記第2の電極の前記基本外形に凸部が含まれている場合には、前記基本外形と相似形をなす仮想外形が前記電流阻止部の外形であることを特徴とする請求項1〜3のいずれか1つに記載の発光素子。
  5. 前記第2の電極は、前記基本外形に対して凹凸が形成された外形を有し、
    前記第2の電極と前記電流阻止部とは、相似形であることを特徴とする請求項1〜4のいずれか1つに記載の発光素子。
  6. 前記発光層の前記第2の主面に対して垂直な方向からみて、前記電流阻止部の周縁は、前記第2の電極の周縁よりも外側に突出した部分を有することを特徴とする請求項1〜5のいずれか1つに記載の発光素子。
  7. 筐体と、
    前記筐体内に設けられた、請求項1〜6のいずれか1つに記載の発光素子と、
    前記発光素子を覆うように設けられた樹脂層と、
    前記発光素子の第1の電極に電気的に接続された第1のリードフレームと、
    前記発光素子の第2の電極に電気的に接続された第2のリードフレームと、
    を備えたことを特徴とする発光装置。
JP2010045830A 2010-03-02 2010-03-02 発光素子および発光装置 Abandoned JP2011181774A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010045830A JP2011181774A (ja) 2010-03-02 2010-03-02 発光素子および発光装置
US12/976,730 US20110215356A1 (en) 2010-03-02 2010-12-22 Light emitting element, light emitting device, and method for manufacturing light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010045830A JP2011181774A (ja) 2010-03-02 2010-03-02 発光素子および発光装置

Publications (1)

Publication Number Publication Date
JP2011181774A true JP2011181774A (ja) 2011-09-15

Family

ID=44530539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010045830A Abandoned JP2011181774A (ja) 2010-03-02 2010-03-02 発光素子および発光装置

Country Status (2)

Country Link
US (1) US20110215356A1 (ja)
JP (1) JP2011181774A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013027861A1 (en) 2011-08-23 2013-02-28 Yazaki Corporation Connector

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI451307B (zh) * 2011-12-05 2014-09-01 Innolux Corp 影像顯示系統
KR101969307B1 (ko) * 2012-09-07 2019-04-17 삼성전자주식회사 반도체 발광소자

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI292631B (en) * 2005-02-05 2008-01-11 Epistar Corp Light emitting diode and method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013027861A1 (en) 2011-08-23 2013-02-28 Yazaki Corporation Connector

Also Published As

Publication number Publication date
US20110215356A1 (en) 2011-09-08

Similar Documents

Publication Publication Date Title
JP3197983U (ja) 1チップ2光源の発光素子
KR101007140B1 (ko) 발광 소자
JP6628739B2 (ja) 発光装置
US10172190B2 (en) Light emitting diode having improved current spreading efficiency, improved mechanical reliability, or some combination thereof
JP3893735B2 (ja) 発光装置
JP6343923B2 (ja) 発光装置
JP5814968B2 (ja) 窒化物半導体発光装置
JP2011181774A (ja) 発光素子および発光装置
TW201222876A (en) Photoelectric device
JP6684541B2 (ja) 発光素子
KR102131853B1 (ko) 발광다이오드 어레이
US20150076540A1 (en) Nitride semiconductor light emitting device
JP2015159203A (ja) 半導体発光装置
JP2013026416A (ja) 素子搭載基板及びこれを備えた発光装置
KR101056422B1 (ko) 고효율 발광 다이오드
KR20110056704A (ko) 발광 소자 패키지
JP2019145819A (ja) 発光素子および発光素子パッケージ
KR20140122970A (ko) 전류 스프레딩이 향상된 발광다이오드
TWI511332B (zh) 發光二極體結構
JP6029912B2 (ja) 半導体発光素子
TWI393280B (zh) 磁性發光裝置
JP6441999B2 (ja) 半導体発光素子
JP2015050256A (ja) 窒化物半導体発光装置
JP5607202B2 (ja) 半導体発光素子
JP2021182642A (ja) パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120307

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20120405