JP2011176351A - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2011176351A JP2011176351A JP2011102338A JP2011102338A JP2011176351A JP 2011176351 A JP2011176351 A JP 2011176351A JP 2011102338 A JP2011102338 A JP 2011102338A JP 2011102338 A JP2011102338 A JP 2011102338A JP 2011176351 A JP2011176351 A JP 2011176351A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- forming
- metal layer
- interlayer insulating
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、複数の回路素子を形成した半導体ウェハを個片に分割して形成するWCSP(Wafer level Chip Size Package)型等の小型の半導体装置およびその製造方法に関する。 The present invention relates to a small semiconductor device such as a WCSP (Wafer Level Chip Size Package) type in which a semiconductor wafer on which a plurality of circuit elements are formed is divided into individual pieces, and a method for manufacturing the same.
近年、半導体素子を複数集積した半導体装置に対する小型化や薄型化の要求が高まってきており、特に薄型化を要求される半導体装置においては、半導体装置の装置おもて面に球状のバンプ電極を格子状に配置したWCSP型の半導体装置が主流であり、その厚さを0.3mm程度とした半導体装置が開発されている。
このようなWCSP型の従来の半導体装置は、半導体基板のおもて面に回路素子を形成し、この回路形成面上に形成された絶縁層上に回路素子に電気的に内部接続する電極パッドを設け、その上に電極パッドに到るスルーホールを有する層間絶縁膜と下地金属層とを順に積層し、この下地金属層上に電極パッド上からポストを形成するポスト形成領域上に到る再配線を形成し、レジストによりポスト形成孔を形成してそこに100μm程度の高さのポストを形成した後に、半導体装置のおもて面側の全面に液状の封止樹脂を注入して封止樹脂層を形成し、そのおもて面を研磨してポストのポスト端面を露出させ、このポスト端面に半球状のバンプ電極を形成した半導体ウェハを個片に分割して製造している(例えば、特許文献1参照。)。
In recent years, there is an increasing demand for downsizing and thinning of a semiconductor device in which a plurality of semiconductor elements are integrated. In particular, in a semiconductor device requiring thinning, a spherical bump electrode is provided on the front surface of the semiconductor device. WCSP type semiconductor devices arranged in a lattice form are the mainstream, and semiconductor devices having a thickness of about 0.3 mm have been developed.
Such a conventional WCSP type semiconductor device has a circuit element formed on the front surface of a semiconductor substrate, and an electrode pad electrically connected to the circuit element on an insulating layer formed on the circuit forming surface. An interlayer insulating film having a through-hole reaching the electrode pad and a base metal layer are sequentially stacked thereon, and the post metal layer is formed on the base metal layer from the electrode pad to the post formation region. After wiring is formed, a post-forming hole is formed with a resist and a post having a height of about 100 μm is formed therein, and then a liquid sealing resin is injected over the entire front surface side of the semiconductor device and sealed. A resin layer is formed, its front surface is polished to expose the post end face of the post, and a semiconductor wafer having a hemispherical bump electrode formed on the post end face is divided into individual pieces (for example, , See Patent Document 1).
また、ポストを形成せずにバンプ電極を形成したWCSP型の半導体装置もある(例えば、特許文献2、特許文献3参照。)。
There is also a WCSP type semiconductor device in which bump electrodes are formed without forming posts (see, for example,
しかしながら、上述した従来の特許文献1の技術においては、100μm程度のポストを形成し、これを封止樹脂層で封止して研磨により露出させたポスト端面に電極としてのバンプ電極を形成しているため、研磨後の封止樹脂層の厚さが90μm程度となり、半導体装置の厚さに占める封止樹脂層の厚さ(約30%)が大きく、半導体装置の薄型化が困難になるという問題がある。
However, in the technique of the
本発明は、上記の問題点を解決するためになされたもので、電極を有するWCSP型の半導体装置の厚さを薄くする手段を提供することを目的とする。 The present invention has been made to solve the above problems, and an object of the present invention is to provide means for reducing the thickness of a WCSP type semiconductor device having electrodes.
本発明は、上記課題を解決するために、半導体基板と、前記半導体基板のおもて面に形成された回路素子と電気的に接続する電極パッドと、前記電極パッドに到るスルーホールを有する層間絶縁膜と、前記電極パッド上と前記スルーホールとを含む前記層間絶縁膜上に形成された下地金属層と、前記電極パッド上から電極形成領域に到る前記下地金属層上に形成された配線層と、前記半導体基板のおもて面側を封止する感光性封止膜とを備えた半導体装置において、前記配線層の電極形成領域を前記感光性封止膜から突出させるように、前記層間絶縁膜の前記下地金属層側を突出させて形成した層間絶縁膜突起と、前記層間絶縁膜突起により前記感光性封止膜から突出させた前記配線層の突出部を覆うように形成された電極とを備えたことを特徴とする。 In order to solve the above problems, the present invention includes a semiconductor substrate, an electrode pad electrically connected to a circuit element formed on the front surface of the semiconductor substrate, and a through hole reaching the electrode pad. An interlayer insulating film, a base metal layer formed on the interlayer insulating film including the electrode pad and the through hole, and a base metal layer formed on the electrode pad and reaching the electrode formation region. In a semiconductor device comprising a wiring layer and a photosensitive sealing film that seals the front surface side of the semiconductor substrate, so that an electrode formation region of the wiring layer protrudes from the photosensitive sealing film, An interlayer insulating film protrusion formed by protruding the base metal layer side of the interlayer insulating film and a protruding portion of the wiring layer protruding from the photosensitive sealing film by the interlayer insulating film protrusion are formed. Equipped with the electrode And butterflies.
これにより、本発明は、感光性封止膜の感光性を利用して配線層を突出させた状態で装置おもて面側を覆う薄い感光性封止膜を容易に形成することができ、電極を有するWCSP型の半導体装置の厚さを薄くすることができると共に、突出部を覆う電極により突出部との接合を強固なものとすることができ、接続信頼性等の半導体装置の信頼性を向上させることができるという効果が得られる。 Thereby, the present invention can easily form a thin photosensitive sealing film that covers the front side of the device in a state where the wiring layer is projected by utilizing the photosensitivity of the photosensitive sealing film, The thickness of the WCSP type semiconductor device having an electrode can be reduced, and the electrode covering the projecting portion can be used to strengthen the bonding with the projecting portion. The effect that can be improved is obtained.
以下に、図面を参照して本発明による半導体装置およびその製造方法の実施例について説明する。 Embodiments of a semiconductor device and a manufacturing method thereof according to the present invention will be described below with reference to the drawings.
図1、図2は実施例1の半導体装置の製造工程を示す説明図である。
図1、図2に示す各図は、半導体ウェハに形成される電極パッドとこれに再配線等を介して接続するバンプ電極との近傍を示す部分断面図である(他の図において同じ。)。
図1、図2において、1は半導体ウェハであり、WCSP型の半導体装置を複数同時に製造するための半導体ウェハである。
1 and 2 are explanatory views showing the manufacturing process of the semiconductor device of the first embodiment.
1 and 2 are partial sectional views showing the vicinity of an electrode pad formed on a semiconductor wafer and a bump electrode connected to the electrode pad through rewiring or the like (the same applies to other drawings). .
1 and 2,
2は半導体ウェハ1のシリコンからなる半導体基板であり、おもて面(第1の面)と裏面(第2の面)とを有しており、そのおもて面には図示しない半導体素子を配線で接続した複数の回路素子が形成されている(この回路素子が形成される半導体基板2のおもて面(第1の面)を回路形成面3という。)。
4は2酸化珪素等で形成された絶縁層であり、半導体基板2の回路形成面3上に形成され、半導体基板2に形成された各回路素子の上部には図示しないコンタクトホールが形成される。またこのコンタクトホールの内部には図示しない導電層が形成されている。
A
5は絶縁層4上にアルミニウム等で形成された電極パッドであり、コンタクトホールの内部に形成された導電層を介して対応する回路素子に電気的に接続されている。
6は窒化シリコン等で形成された表面保護膜であり、絶縁層4の上部および電極パッド5の縁部を覆う保護膜である。
7はポリイミド等で表面保護膜6上に形成された層間絶縁膜であり、その電極パッド5の上部には電極パッド5に到るスルーホール8が形成されており、半導体基板2に加えられる応力を緩和する機能を有している。
An
7 is an interlayer insulating film formed of polyimide or the like on the surface
9は第1の金属層としての下地金属層であり、半導体ウェハ1のおもて面側の全面にスパッタ法等により複数の層に分けて形成され、層間絶縁膜7上とスルーホール8の内面と電極パッド5上を覆っている。
10は配線層としての再配線であり、後述するレジストマスク17で下地金属層9の電極パッド5上からその電極パッド5に接続する電極としてのバンプ電極15(後述)を形成する領域(電極形成領域11という。)上に到る部位を除く領域をマスキングして露出している下地金属層9上に下地金属層9を一方の共通電極として銅を電気メッキ法により電着させて形成される配線パターンであって、電極パッド5と下地金属層9を介して電気的に接続する。
A
12は保護層としての感光性封止膜であり、エポキシ系やポリイミド系等の紫外線等の光の照射により変質して現像液に不溶または溶解する特性を有するネガ型またはポジ型の感光性を有する感光性封止樹脂を硬化させて形成した電気絶縁性を有する膜であって、半導体基板2のおもて面側を封止する。本実施例ではポリベンゾオキサゾールを用いた紫外線が照射された部位が硬化して現像液に不溶になるネガ型の感光性を有する感光性封止樹脂を硬化させて形成される。
13は開口部としての電極形成孔であり、感光性封止膜12の感光性を利用して電極形成領域11に形成された感光性封止膜12を貫通して再配線10に到る再配線10の一部を露出させる孔であって、その底には再配線10の電極形成領域11が露出しており、この再配線10上に半田ボールを溶融させてバンプ電極15が直接形成される。
17はレジストマスクであり、フォトリソグラフィにより半導体ウェハ1のおもて面に塗布されたポジ型またはネガ型のレジストを露光し、その後に現像処理して形成されるマスク部材である。
以下に、図1、図2にPで示す工程に従って、本実施例の半導体装置の製造方法について説明する。
P1(図1)、円柱状のシリコンをスライスして形成された円形の半導体基板2の回路形成面3に、図示しない複数の回路素子を形成し、各回路素子の上部に図示しないコンタクトホールを設けた絶縁層4を形成し、この絶縁層4上にスパッタリング法によってアルミニウム膜を堆積し、これを所定の形状にエッチングして回路素子の所定の部位とコンタクトホールに形成された図示しない導電層を介して電気的に接続する電極パッド5を形成する。
A method for manufacturing the semiconductor device of this example will be described below in accordance with the process indicated by P in FIGS.
P1 (FIG. 1), a plurality of circuit elements (not shown) are formed on the
電極パッド5の形成後に、電極パッド5と絶縁層4上にCVD(Chemical Vapor Deposition)法によってシリコン窒化膜からなる表面保護膜6を形成して電極パッド5の部位をエッチングにより除去し、表面保護膜6および電極パッド5上にポリイミドからなる層間絶縁膜7を形成して電極パッド5の部位をエッチングにより除去して電極パッド5に到るスルーホール8を形成する。
After the formation of the
P2(図1)、半導体ウェハ1のおもて面側にスパッタリング法により層間絶縁膜7上および電極パッド5上を覆う複数層からなる下地金属層9を形成する。
P3(図1)、リソグラフィによりポジ型またはネガ型のレジストを用いて下地金属層9の電極パッド5上から電極形成領域11上に到る再配線10を形成する部位を除く領域にレジストマスク17を形成し、露出している下地金属層9上に下地金属層9を一方の共通電極として銅を電気メッキ法により電着させ、電極パッド5上から電極形成領域11上に到る再配線10を形成する。
P2 (FIG. 1), a
P3 (FIG. 1), a resist
P4(図1)、アセトン等の除去溶剤を用いて工程P3で形成したレジストマスク17を除去する。
P5(図2)、そして、再配線10を除く領域の下地金属層9を酸素ガス雰囲気中でのプラズマエッチングにより除去する。
P6(図2)、半導体ウェハ1のおもて面側の全面にスピンコートによりポリベンゾオキサゾールを用いた感光性封止樹脂を塗布し、電極形成領域11の部位を遮光したフォトマスクを用いて塗布された感光性封止樹脂に紫外線を照射し、電極形成領域11を除く領域を露光して硬化させ、現像処理により未感光の感光性封止樹脂を除去して約5μmの感光性封止膜12を形成すると共に、感光性封止膜12の電極形成領域11に感光性封止膜12を貫通して再配線10に到る直径約200μmの電極形成孔13を形成する。
The resist
P5 (FIG. 2) and the
P6 (FIG. 2), using a photomask in which a photosensitive sealing resin using polybenzoxazole is applied to the entire front surface side of the
P7(図2)、半導体ウェハ1のおもて面側に形成されている感光性封止膜12の各電極形成孔13の底に露出する再配線10にフラックスを塗布し、各電極形成領域11に半田ボールの直径より僅かに大きな直径を有する案内孔を穿孔した半導体ウェハ1と略同等の直径を有する図示しない半田ボール搭載治具を装着し、案内孔に半田ボールを投入して感光性封止膜12の電極形成孔13に半田ボールを載置し、半田ボール搭載治具を取り除いた後に熱処理により半田ボールを溶融させ、電極形成孔13の底に露出している再配線10の電極形成領域11上に直接接合し感光性封止膜12のおもて面から半球形状に突出するバンプ電極15を形成する。
P7 (FIG. 2), flux is applied to the
以上の工程により、個片に分割される前の複数の半導体装置が形成された半導体ウェハ1が形成され、この半導体ウェハ1を縦横に切断して個片に分割することにより本実施例の半導体装置が製造される。
このようにして形成された本実施例の半導体装置は、その感光性封止膜12のおもて面、つまり半導体装置のおもて面(装置おもて面という。)に再配線10に直接接合されたバンプ電極15が複数突出して配列されたWCSP型の半導体装置となり、ポストを封止する厚い封止樹脂層を形成しないので、厚さの薄い(例えば0.22mm程度)半導体装置とすることができる。
Through the above steps, a
The thus formed semiconductor device of the present embodiment has the rewiring 10 on the front surface of the
また、感光性封止膜12により装置おもて面側を封止するようにしたことによって、感光性封止膜12の感光性を利用してバンプ電極15を形成するための電極形成孔13の形成を容易とすることができる。
更に、電極形成孔13にフラックスを塗布した後にそこに載置した半田ボールを溶融させているので、接合部への空気等の混入を防止して再配線10とバンプ電極15との接合を良好なものとすることができる。
In addition, since the front surface side of the apparatus is sealed with the
Further, since the solder balls placed on the
更に、ポストを形成するためのレジストを形成する工程、ポストを形成する工程、レジストを除去する工程、封止樹脂層のおもて面を研磨する工程等が不要になり、工程数を削減して半導体装置の製造時間を短縮することができ、WCSP型の半導体装置の製造効率を向上させることができる。
以上説明したように、本実施例では、装置おもて面側を覆う感光性封止膜の電極形成領域を貫通して再配線に到る電極形成孔を形成し、その底に露出する再配線上に直接バンプ電極を接合するようにしたことによって、感光性封止膜の感光性を利用してバンプ電極を形成するための電極形成孔を容易に形成することができると共に、再配線上にバンプ電極を直接接合して薄い感光性封止膜で装置おもて面側を覆うことができ、バンプ電極を有するWCSP型の半導体装置の厚さを薄くすることができる。
Furthermore, the process of forming a resist for forming a post, the process of forming a post, the process of removing the resist, and the process of polishing the front surface of the sealing resin layer are no longer necessary, reducing the number of processes. Thus, the manufacturing time of the semiconductor device can be shortened, and the manufacturing efficiency of the WCSP type semiconductor device can be improved.
As described above, in this embodiment, an electrode formation hole that reaches the rewiring through the electrode formation region of the photosensitive sealing film covering the front side of the device is formed, and is exposed to the bottom thereof. By directly bonding the bump electrode on the wiring, it is possible to easily form an electrode formation hole for forming the bump electrode by utilizing the photosensitivity of the photosensitive sealing film, and on the rewiring. The bump electrodes can be directly bonded to each other to cover the front side of the device with a thin photosensitive sealing film, and the thickness of the WCSP type semiconductor device having the bump electrodes can be reduced.
図3、図4は実施例2の半導体装置の製造工程を示す説明図である。
なお、上記実施例1と同様の部分は、同一の符号を付してその説明を省略する。
図4において、21は配線層突起としての再配線突起であり、再配線10と同一の材料で再配線10の電極形成領域11に形成された円柱状突起である。
以下に、図3、図4にPAで示す工程に従って、本実施例の半導体装置の製造方法について説明する。
3 and 4 are explanatory views showing the manufacturing steps of the semiconductor device of the second embodiment.
In addition, the same part as the said Example 1 attaches | subjects the same code | symbol, and abbreviate | omits the description.
In FIG. 4,
A method for manufacturing the semiconductor device of this example will be described below in accordance with the process indicated by PA in FIGS.
本実施例の図3に示す工程PA1〜工程PA4は、上記実施例1の図1に示す工程P1〜P4と同様であるのでその説明を省略する。
PA5(図4)、リソグラフィによりポジ型またはネガ型のレジストを用いて再配線10の電極形成領域11を除く領域の下地金属層9および再配線10上にレジストマスク17を形成し、露出している再配線10上に下地金属層9を一方の共通電極として銅を電気メッキ法により電着させ、再配線突起21を形成する。
Step PA1 to step PA4 shown in FIG. 3 of the present embodiment are the same as steps P1 to P4 shown in FIG.
A resist
PA6(図4)、除去溶剤を用いて工程PA5で形成したレジストマスク17を除去し、再配線10および再配線突起21を除く領域の下地金属層9を実施例1の工程P5と同様にして除去する。
PA7(図4)、半導体ウェハ1のおもて面側の全面にスピンコートにより感光性封止樹脂を塗布し、塗布された感光性封止樹脂に紫外線を照射し、再配線突起21を除く領域を露光して硬化させ、現像処理により未感光の感光性封止樹脂を除去して再配線突起21が感光性封止膜12から突出した状態で、約5μmの感光性封止膜12を形成する。
The resist
PA7 (FIG. 4), a photosensitive sealing resin is applied to the entire front surface of the
PA8(図4)、半導体ウェハ1おもて面に突出している各再配線突起21にフラックスを塗布し、実施例1の工程P7と同様にして半田ボール搭載治具により再配線突起21の先端に半田ボールを載置し、熱処理により半田ボールを溶融させて再配線突起21の感光性封止膜12からの突出部を覆うように半球形状のバンプ電極15を形成する。
以上の工程により、個片に分割される前の複数の半導体装置が形成された半導体ウェハ1が形成され、この半導体ウェハ1を縦横に切断して個片に分割することにより本実施例の半導体装置が製造される。
PA8 (FIG. 4), a flux is applied to each rewiring
Through the above steps, a
このようにして形成された本実施例の半導体装置は、装置おもて面に再配線突起21を介して再配線10と電気的に接続するバンプ電極15が複数突出して配列されたWCSP型の半導体装置となり、装置おもて面を薄い感光性封止膜で封止するので、厚さの薄い半導体装置とすることができる。
また、感光性封止膜12により装置おもて面側を封止するようにしたことによって、感光性封止膜12の感光性を利用して装置おもて面側を覆う薄い感光性封止膜の形成を再配線突起21を突出させた状態で容易に行うことができると共に、封止樹脂層のおもて面を研磨する工程が不要になり、工程数を削減して半導体装置の製造時間を短縮することができ、WCSP型の半導体装置の製造効率を向上させることができる。
The semiconductor device of this embodiment formed in this way is of a WCSP type in which a plurality of
Further, since the front surface side of the device is sealed with the
更に、感光性封止膜12から突出した再配線突起21の突出部を覆うように半球形状のバンプ電極15を形成するので、バンプ電極15と再配線突起21との接合を強固なものとすることができ、マザー基板等に実装した後の外部からの応力を再配線突起21で緩和して接続信頼性等の半導体装置の信頼性を向上させることができる。
以上説明したように、本実施例では、装置おもて面側を覆う感光性封止膜から突出するように再配線上の電極形成領域に再配線突起を形成し、再配線突起の突出部を覆うようにバンプ電極を形成するようにしたことによって、感光性封止膜の感光性を利用して再配線突起を突出させた状態で装置おもて面側を覆う薄い感光性封止膜を容易に形成することができ、バンプ電極を有するWCSP型の半導体装置の厚さを薄くすることができると共に、突出部を覆うバンプ電極により再配線突起との接合を強固なものとすることができ、接続信頼性等の半導体装置の信頼性を向上させることができる。
Further, since the
As described above, in this embodiment, the rewiring protrusion is formed in the electrode formation region on the rewiring so as to protrude from the photosensitive sealing film covering the front side of the device, and the protruding portion of the rewiring protrusion By forming the bump electrode so as to cover the thin film, the thin photosensitive sealing film that covers the front side of the device with the rewiring projection protruding using the photosensitivity of the photosensitive sealing film Can be easily formed, the thickness of the WCSP type semiconductor device having the bump electrode can be reduced, and the bonding with the rewiring protrusion can be strengthened by the bump electrode covering the protruding portion. In addition, the reliability of the semiconductor device such as connection reliability can be improved.
図5、図6、図7は実施例3の半導体装置の製造工程を示す説明図である。
なお、上記実施例1と同様の部分は、同一の符号を付してその説明を省略する。
図6において、23は第2の金属層としての第2の下地金属層であり、実施例1の下地金属層9(本実施例では第2の下地金属層23との区別のために第1の下地金属層9という。)と同様にして感光性封止膜12上の全面に形成され、感光性封止膜12上の電極形成孔13の開口の縁部と電極形成孔13の底に露出する再配線10上と電極形成孔13の内周面とを覆うようにエッチングされる。
5, FIG. 6 and FIG. 7 are explanatory views showing the manufacturing process of the semiconductor device of the third embodiment.
In addition, the same part as the said Example 1 attaches | subjects the same code | symbol, and abbreviate | omits the description.
In FIG. 6,
24は再配線突起であり、再配線10と同一の材料で再配線10上の第2の下地金属層23の電極形成領域11に形成された大径部と小径部を有する段付形状の円柱状突起である。
以下に、図5、図6、図7にPBで示す工程に従って、本実施例の半導体装置の製造方法について説明する。
A method for manufacturing the semiconductor device of this example will be described below in accordance with the process indicated by PB in FIG. 5, FIG. 6, and FIG.
本実施例の図5および図6に示す工程PB1〜工程PB6は、上記実施例1の図1および図2に示す工程P1〜P6と同様であるのでその説明を省略する。この場合に工程PB2においては半導体基板2のおもて面側の全面に第1の下地金属層9が形成される。
PB7(図6)、装置おもて面側の全面にスパッタリング法により複数層からなる第2の下地金属層23を形成して感光性封止膜12上および電極形成孔13の底に露出する再配線10上と電極形成孔13の内周面を第2の下地金属層23で覆う。
Steps PB1 to PB6 shown in FIG. 5 and FIG. 6 of the present embodiment are the same as steps P1 to P6 shown in FIG. 1 and FIG. In this case, the first
PB7 (FIG. 6), a second
PB8(図6)、リソグラフィによりポジ型またはネガ型のレジストを用いて電極形成領孔13およびその開口の縁部を除く領域の第2の下地金属層23上にレジストマスク17を形成し、露出している第2の下地金属層23上に第2の下地金属層23を一方の共通電極として銅を電気メッキ法により電着させ、再配線突起24を形成する。これにより再配線突起24の大径部が感光性封止膜12から突出する突出部となる。
PB8 (FIG. 6), a resist
PB9(図7)、除去溶剤を用いて工程PB8で形成したレジストマスク17を除去し、再配線突起24を除く領域の第2の下地金属層23を実施例1の工程P5と同様にして除去する。
PB10(図7)、半導体ウェハ1のおもて面に突出している各再配線突起24にフラックスを塗布し、実施例1の工程P7と同様にして半田ボール搭載治具により再配線突起24の先端に半田ボールを載置し、熱処理により半田ボールを溶融させて再配線突起24の感光性封止膜12からの突出部(大径部)を覆うように半球形状のバンプ電極15を形成する。
The resist
Flux is applied to each rewiring
以上の工程により、個片に分割される前の複数の半導体装置が形成された半導体ウェハ1が形成され、この半導体ウェハ1を縦横に切断して個片に分割することにより本実施例の半導体装置が製造される。
このようにして形成された本実施例の半導体装置は、装置おもて面に再配線突起24と第2の下地金属層23を介して再配線10と電気的に接続するバンプ電極15が複数突出して配列されたWCSP型の半導体装置となり、装置おもて面が薄い感光性封止膜で封止されているので、厚さの薄い半導体装置とすることができる。
Through the above steps, a
The semiconductor device of this embodiment formed in this way has a plurality of
また、感光性封止膜12により装置おもて面側を封止するようにしたことによって、実施例1と同様に電極形成孔13の形成を容易とすることができる。
更に、再配線突起24を第2の下地金属層23を介して電極形成孔13の底に露出する再配線10上と感光性封止膜12上の電極形成孔13の開口の縁部と電極形成孔13の内周面とに接合し、感光性封止膜12から突出した再配線突起24の突出部を覆うように半球形状のバンプ電極15を形成するので、実施例2と同様にバンプ電極15と再配線突起24との接合を強固なものとすると共に、再配線突起24の半導体装置1への設置強度を高めることができ、接続信頼性等の半導体装置の信頼性を更に向上させることができる。
Further, since the front surface side of the device is sealed with the
Further, the
以上説明したように、本実施例では、装置おもて面側を覆う感光性封止膜の電極形成領域を貫通して再配線に到る電極形成孔を形成し、その底に露出する再配線上と電極形成孔の内周面と感光性封止膜上の電極形成孔の開口の縁部とに第2の下地金属層を形成し、その第2の下地金属層上に感光性封止膜から突出するように再配線突起を形成してその突出部を覆うようにバンプ電極を形成するようにしたことによって、感光性封止膜の感光性を利用してバンプ電極を形成するための電極形成孔を容易に形成することができる他、突出部を覆うバンプ電極により再配線突起との接合を強固なものとすると共に、再配線突起の半導体装置への設置強度を高めることができ、接続信頼性等の半導体装置の信頼性を更に向上させることができる。 As described above, in this embodiment, an electrode formation hole that reaches the rewiring through the electrode formation region of the photosensitive sealing film covering the front side of the device is formed, and is exposed to the bottom thereof. A second base metal layer is formed on the wiring, the inner peripheral surface of the electrode formation hole, and the edge of the opening of the electrode formation hole on the photosensitive sealing film, and the photosensitive seal is formed on the second base metal layer. In order to form the bump electrode by utilizing the photosensitivity of the photosensitive sealing film by forming the rewiring protrusion so as to protrude from the stop film and forming the bump electrode so as to cover the protruding portion. The electrode formation hole can be easily formed, and the bump electrode covering the protruding portion can be used to strengthen the bonding with the rewiring protrusion, and the installation strength of the rewiring protrusion to the semiconductor device can be increased. Further, the reliability of the semiconductor device such as connection reliability can be further improved.
図8、図9は実施例4の半導体装置の製造工程を示す説明図である。
なお、上記実施例1と同様の部分は、同一の符号を付してその説明を省略する。
図8において、26は層間絶縁膜突起であり、層間絶縁膜7と共にポリイミド等のネガ型の感光性樹脂により層間絶縁膜7の電極形成領域11に形成された円柱状突起である。
以下に、図8、図9にPCで示す工程に従って、本実施例の半導体装置の製造方法について説明する。
8 and 9 are explanatory views showing the manufacturing steps of the semiconductor device of the fourth embodiment.
In addition, the same part as the said Example 1 attaches | subjects the same code | symbol, and abbreviate | omits the description.
In FIG. 8,
A method for manufacturing the semiconductor device of this example will be described below in accordance with the steps indicated by PC in FIGS.
PC1(図8)、実施例1の工程P1と同様にして半導体基板2の回路形成面3の複数の回路素子と絶縁層4、電極パッド5および電極パッド5の部位を除去した表面保護膜6を形成する。
そして、スピンコートにより表面保護膜6および電極パッド5上にポリイミドからなるネガ型の感光性樹脂を比較的厚く塗布し、スルーホール8の部位を遮光したフォトマスクを用いて塗布された感光性樹脂に紫外線を照射し、層間絶縁膜7の厚さに相当する感光性樹脂を露光して硬化させ、その後に電極形成領域11の層間絶縁膜突起26を除く領域を遮光したフォトマスクを用いて層間絶縁膜突起26の部位の感光性樹脂を更に露光して後述する工程PC3で形成する層間絶縁膜突起26上の再配線10が感光性封止膜12のおもて面から突出する厚さに硬化させ、現像処理により未感光の感光性樹脂を除去して電極パッド5に到るスルーホール8および層間絶縁膜7と層間絶縁膜突起26を形成する。
PC1 (FIG. 8), surface
Then, a negative photosensitive resin made of polyimide is applied to the surface
PC2(図8)、実施例1の工程P2と同様にして層間絶縁膜突起26および層間絶縁膜7上と電極パッド5上を覆う下地金属層9を形成する。
PC3(図8)、リソグラフィによりポジ型またはネガ型のレジストを用いて電極パッド5上から層間絶縁膜突起26上の電極形成領域11に到る再配線10を形成する部位を除く領域の下地金属層9上にレジストマスク17を形成し、実施例1の工程P3と同様にして電極パッド5上から層間絶縁膜突起26上の電極形成領域11に到る再配線10を形成する。
PC2 (FIG. 8) and the
PC3 (FIG. 8), a base metal in a region excluding a portion where the
PC4(図8)、除去溶剤を用いて工程PC3で形成したレジストマスク17を除去する。
PC5(図9)、そして、再配線10を除く領域の下地金属層9を実施例1の工程P5と同様にして除去する。
PC6(図9)、半導体ウェハ1のおもて面側の全面にスピンコートにより感光性封止樹脂を塗布し、塗布された感光性封止樹脂に紫外線を照射し、再配線10の層間絶縁膜突起26により突出した電極形成領域11を除く領域を露光して硬化させ、現像処理により未感光の感光性封止樹脂を除去して再配線10の電極形成領域11が感光性封止膜12から突出した状態で、約5μmの感光性封止膜12を形成する。
The resist
PC 5 (FIG. 9) and the
PC 6 (FIG. 9), a photosensitive sealing resin is applied to the entire front surface side of the
PC7(図9)、半導体ウェハ1のおもて面に突出している各再配線10の電極形成領域11にフラックスを塗布し、実施例1の工程P7と同様にして半田ボール搭載治具により再配線10の電極形成領域11の先端に半田ボールを載置し、熱処理により半田ボールを溶融させて再配線10の感光性封止膜12からの突出部を覆うように半球形状のバンプ電極15を形成する。
Flux is applied to the
以上の工程により、個片に分割される前の複数の半導体装置が形成された半導体ウェハ1が形成され、この半導体ウェハ1を縦横に切断して個片に分割することにより本実施例の半導体装置が製造される。
このようにして形成された本実施例の半導体装置は、装置おもて面に感光性封止膜12からの再配線10の突出部を覆うバンプ電極15が複数突出して配列されたWCSP型の半導体装置となり、装置おもて面を薄い感光性封止膜で封止するので、厚さの薄い半導体装置とすることができる。
Through the above steps, a
The semiconductor device of this embodiment formed in this way is of the WCSP type in which a plurality of
また、感光性封止膜12により装置おもて面側を封止するようにしたことによって、感光性封止膜12の感光性を利用して装置おもて面側を覆う薄い感光性封止膜の形成を再配線10を突出させた状態で容易に行うことができる。
更に、工程PC1において、ネガ型の感光性樹脂を比較的厚く塗布し、遮光領域の異なるフォトマスクを用いて2度に分けて紫外線を照射して層間絶縁膜7と層間絶縁膜突起26とを一つの工程で形成するようにしたことによって、ポストを形成するためのレジストを形成する工程、ポストを形成する工程、レジストを除去する工程、封止樹脂層のおもて面を研磨する工程等が不要になり、工程数を削減して半導体装置の製造時間を短縮することができ、WCSPC型の半導体装置の製造効率を向上させることができる。
Further, since the front surface side of the device is sealed with the
Further, in process PC1, a negative photosensitive resin is applied relatively thickly, and ultraviolet rays are irradiated twice using a photomask having a different light-shielding region to form the
更に、層間絶縁膜突起26により感光性封止膜12から突出させた再配線10の突出部を覆うように半球形状のバンプ電極15を形成するので、バンプ電極15と再配線10との接合を強固なものとすることができ、マザー基板等に実装した後の外部からの応力を再配線10で緩和して接続信頼性等の半導体装置の信頼性を向上させることができる。
以上説明したように、本実施例では、層間絶縁膜突起を設け、これにより装置おもて面側を覆う感光性封止膜から突出するように再配線を形成し、再配線の突出部を覆うようにバンプ電極を形成するようにしたことによって、感光性封止膜の感光性を利用して再配線を突出させた状態で装置おもて面側を覆う薄い感光性封止膜を容易に形成することができ、バンプ電極を有するWCSP型の半導体装置の厚さを薄くすることができると共に、突出部を覆うバンプ電極により再配線との接合を強固なものとすることができ、接続信頼性等の半導体装置の信頼性を向上させることができる。
Further, since the
As described above, in this embodiment, the interlayer insulating film protrusion is provided, thereby forming the rewiring so as to protrude from the photosensitive sealing film covering the front surface of the device, and the protruding portion of the rewiring is formed. By forming the bump electrode so as to cover it, it is easy to make a thin photosensitive sealing film that covers the front side of the device with the rewiring protruding using the photosensitivity of the photosensitive sealing film The thickness of the WCSP type semiconductor device having the bump electrode can be reduced, and the bump electrode covering the protruding portion can strengthen the bonding with the rewiring, and the connection Reliability of the semiconductor device such as reliability can be improved.
図10、図11は実施例5の半導体装置の製造工程を示す説明図である。
なお、上記実施例1と同様の部分は、同一の符号を付してその説明を省略する。
図10において、30は突起コマであり、再配線10を感光性封止膜12から突出させるために再配線10と同一の材料で下地金属層9の電極形成領域11に形成された円柱状突起である。
10 and 11 are explanatory views showing the manufacturing process of the semiconductor device of the fifth embodiment.
In addition, the same part as the said Example 1 attaches | subjects the same code | symbol, and abbreviate | omits the description.
In FIG. 10,
以下に、図10、図11にPDで示す工程に従って、本実施例の半導体装置の製造方法について説明する。
本実施例の図10に示す工程PD1、工程PD2は、上記実施例1の図1に示す工程P1、P2と同様であるのでその説明を省略する。
PD3(図10)、リソグラフィによりポジ型またはネガ型のレジストを用いて下地金属層9の電極形成領域11の突起コマ30を形成する部位を除く領域の下地金属層9上にレジストマスク17を形成し、露出している下地金属層9上に下地金属層9を一方の共通電極として再配線10と同一の金属を電気メッキ法により後述する工程PD5で形成する突起コマ30上の再配線10が感光性封止膜12のおもて面から突出する厚さに電着させ、下地金属層9上に突起コマ30を形成する。
A method for manufacturing the semiconductor device of this example will be described below in accordance with the steps indicated by PD in FIGS.
Step PD1 and step PD2 shown in FIG. 10 of the present embodiment are the same as steps P1 and P2 shown in FIG.
PD3 (FIG. 10), a resist
PD4(図10)、除去溶剤を用いて工程PD3で形成したレジストマスク17を除去する。
PD5(図11)、リソグラフィによりポジ型またはネガ型のレジストを用いて電極パッド5上から突起コマ30を含む電極形成領域11上に到る再配線10を形成する部位を除く領域の下地金属層9上にレジストマスク17を形成し、実施例1の工程P3と同様にして電極パッド5上から突起コマ30を含む電極形成領域11上に到る再配線10を形成する。
The resist
PD5 (FIG. 11), a base metal layer in a region excluding a portion where the
PD6(図11)、除去溶剤を用いて工程PD5で形成したレジストマスク17を除去し、再配線10を除く領域の下地金属層9を実施例1の工程P5と同様にして除去する。
PD7(図11)、実施例4の工程PC6と同様にして突起コマ30により突出させた再配線10の電極形成領域11が感光性封止膜12から突出した状態で、約5μmの感光性封止膜12を形成する。
The resist
PD7 (FIG. 11), in the same manner as in step PC6 of Example 4, with the
PD8(図11)、実施例4の工程PC7と同様にして半導体ウェハ1のおもて面に突出している各再配線10の感光性封止膜12からの突出部を覆うように半球形状のバンプ電極15を形成する。
以上の工程により、個片に分割される前の複数の半導体装置が形成された半導体ウェハ1が形成され、この半導体ウェハ1を縦横に切断して個片に分割することにより本実施例の半導体装置が製造される。
In the same manner as PD 8 (FIG. 11) and
Through the above steps, a
このようにして形成された本実施例の半導体装置は、装置おもて面に感光性封止膜12からの再配線10の突出部を覆うバンプ電極15が複数突出して配列されたWCSP型の半導体装置となり、装置おもて面を薄い感光性封止膜で封止するので、厚さの薄い半導体装置とすることができる。
また、感光性封止膜12により装置おもて面側を封止するようにしたことによって、感光性封止膜12の感光性を利用して装置おもて面側を覆う薄い感光性封止膜の形成を再配線10を突出させた状態で容易に行うことができると共に、封止樹脂層のおもて面を研磨する工程が不要になり、工程数を削減して半導体装置の製造時間を短縮することができ、WCSP型の半導体装置の製造効率を向上させることができる。
The semiconductor device of this embodiment formed in this way is of the WCSP type in which a plurality of
Further, since the front surface side of the device is sealed with the
更に、突起コマ30により感光性封止膜12から突出させた再配線10の突出部を覆うように半球形状のバンプ電極15を形成するので、バンプ電極15と再配線10との接合を強固なものとすることができ、マザー基板等に実装した後の外部からの応力を再配線10で緩和して接続信頼性等の半導体装置の信頼性を向上させることができる。
以上説明したように、本実施例では、下地金属層上に突起コマを設け、これにより装置おもて面側を覆う感光性封止膜から突出するように再配線を形成し、再配線の突出部を覆うようにバンプ電極を形成するようにしたことによって、感光性封止膜の感光性を利用して再配線を突出させた状態で装置おもて面側を覆う薄い感光性封止膜を容易に形成することができ、バンプ電極を有するWCSP型の半導体装置の厚さを薄くすることができると共に、突出部を覆うバンプ電極により再配線との接合を強固なものとすることができ、接続信頼性等の半導体装置の信頼性を向上させることができる。
Further, since the
As described above, in this embodiment, a protruding piece is provided on the base metal layer, thereby forming a rewiring so as to protrude from the photosensitive sealing film covering the front side of the device. By forming the bump electrode so as to cover the protruding part, a thin photosensitive sealing that covers the front side of the device with the rewiring protruding using the photosensitivity of the photosensitive sealing film The film can be easily formed, the thickness of the WCSP type semiconductor device having the bump electrode can be reduced, and the bonding with the rewiring can be strengthened by the bump electrode covering the protruding portion. In addition, the reliability of the semiconductor device such as connection reliability can be improved.
図12、図13は実施例6の半導体装置の製造工程を示す説明図である。
なお、上記実施例1および実施例5と同様の部分は、同一の符号を付してその説明を省略する。
図12において、32はレジストマスクであり、ポジ型のレジストにより形成したレジストマスクである。
12 and 13 are explanatory views showing the manufacturing process of the semiconductor device of the sixth embodiment.
In addition, the same part as the said Example 1 and Example 5 attaches | subjects the same code | symbol, and abbreviate | omits the description.
In FIG. 12, 32 is a resist mask, which is a resist mask formed of a positive resist.
以下に、図12、図13にPEで示す工程に従って、本実施例の半導体装置の製造方法について説明する。
本実施例の図12に示す工程PE1、工程PE2は、上記実施例1の図1に示す工程P1、P2と同様であるのでその説明を省略する。
PE3(図12)、ポジ型のレジストをスピンコートにより下地金属層9上に塗布し、これを乾燥させた後に下地金属層9の電極形成領域11の突起コマ30の部位を除く領域を遮光したフォトマスクを用いて乾燥させたレジストに紫外線を照射して露光し、現像処理により感光したレジストを除去して突起コマ30を形成する部位の下地金属層9を露出させ、これにより形成された突起コマ30を形成する部位を除く領域を覆うレジストマスク32をマスクとして実施例5の工程PD3と同様にして下地金属層9上に突起コマ30を形成する。
A method for manufacturing the semiconductor device of this example will be described below in accordance with the steps indicated by PE in FIGS.
Step PE1 and step PE2 shown in FIG. 12 of the present embodiment are the same as steps P1 and P2 shown in FIG.
PE3 (FIG. 12), a positive resist was applied onto the
PE4(図12)、突起コマ30を形成するために工程PE3で形成したレジストマスク32の、電極パッド5上から突起コマ30を含む電極形成領域11に到る再配線10を形成する部位を除く領域を遮光したフォトマスクを用いて再露光(第1の露光)し、現像処理により感光したレジストマスク32を除去して再配線10を形成する部位の下地金属層9を露出させ、その他の領域を覆うレジストマスク32を形成する。
PE4 (FIG. 12), except for the portion of the resist
PE5(図13)、実施例5の工程PD5と同様にして電極パッド5上から突起コマ30を含む電極形成領域11に到る再配線10を形成する。
その後の図13に示す工程PE6〜PE8は、実施例5の工程PD6〜PD8と同様であるのでその説明を省略する。
以上の工程により、個片に分割される前の複数の半導体装置が形成された半導体ウェハ1が形成され、この半導体ウェハ1を縦横に切断して個片に分割することにより実施例5と同様の本実施例の半導体装置が製造される。
In the same manner as PE5 (FIG. 13) and step PD5 of the fifth embodiment, a
The subsequent steps PE6 to PE8 shown in FIG. 13 are the same as the steps PD6 to PD8 of the fifth embodiment, and thus description thereof is omitted.
Through the above steps, the
以上説明したように、本実施例では、上記実施例5と同様の効果に加えて、レジストをポジ型にして突起コマを形成するためのレジストマスクを除去せずに再配線を形成する工程で再露光により使い回すようにしたことによって、レジストの形成工程を1回に削減することができ、WCSP型の半導体装置の製造効率を向上させることができると共に間接材料費の削減を図ることができる。
As described above, in this embodiment, in addition to the same effects as those of the above-described
図14、図15、図16は実施例7の半導体装置の製造工程を示す説明図である。
なお、上記実施例1および実施例5と同様の部分は、同一の符号を付してその説明を省略する。
図15において、34はバリアメタル層であり、ニッケル、パラジウム、金等からなるバリアメタルの金属膜であって、再配線10等の下地金属層9との接合面を除く全表面を覆って感光性封止膜12や層間絶縁膜7の吸湿による再配線10間の電流リークを防止する機能を有している。
14, FIG. 15 and FIG. 16 are explanatory views showing the manufacturing process of the semiconductor device of the seventh embodiment.
In addition, the same part as the said Example 1 and Example 5 attaches | subjects the same code | symbol, and abbreviate | omits the description.
In FIG. 15,
以下に、図14、図15、図16にPFで示す工程に従って、本実施例の半導体装置の製造方法について説明する。
本実施例の図14、図15に示す工程PF1〜工程PF5は、上記実施例5の図10、図11に示す工程PD1〜PD5と同様であるのでその説明を省略する。
PF6(図15)、除去溶剤を用いて工程PF5で形成したレジストマスク17を除去する。
A method for manufacturing the semiconductor device according to the present embodiment will be described below in accordance with the steps indicated by PF in FIGS.
Steps PF1 to PF5 shown in FIGS. 14 and 15 of the present embodiment are the same as steps PD1 to PD5 shown in FIGS.
The resist
PF7(図15)、リソグラフィによりポジ型またはネガ型のレジストを用いて再配線10およびその周囲のバリアメタル層34を形成する部位を除く領域の下地金属層9上にレジストマスク17を形成する。
PF8(図15)、露出している下地金属層9上および再配線10上に下地金属層9を一方の共通電極としてバリアメタルを電気メッキ法により電着させ、再配線10の下地金属層9との接合面を除く全表面を覆うバリアメタル層34を形成する。
A resist
A barrier metal is electrodeposited by electroplating using the
PF9(図16)、除去溶剤を用いて工程PF7で形成したレジストマスク17を除去し、再配線10を除く領域の下地金属層9を実施例1の工程P5と同様にして除去する。
PF10(図16)、実施例4の工程PC6と同様にして突起コマ30により電極形成領域11を突出させたバリアメタル層34で覆われた再配線10が感光性封止膜12から突出した状態で、約5μmの感光性封止膜12を形成する。
The resist
The PF 10 (FIG. 16), a state in which the
PF11(図16)、実施例4の工程PC7と同様にして半導体ウェハ1のおもて面に突出している各バリアメタル層34で覆われた再配線10の感光性封止膜12からの突出部を覆うように半球形状のバンプ電極15を形成する。
以上の工程により、個片に分割される前の複数の半導体装置が形成された半導体ウェハ1が形成され、この半導体ウェハ1を縦横に切断して個片に分割することにより本実施例の半導体装置が製造される。
Protrusion from the
Through the above steps, a
このようにして形成された本実施例の半導体装置は、装置おもて面に感光性封止膜12からのバリアメタル層34で覆われた再配線10の突出部を覆うバンプ電極15が複数突出して配列されたWCSP型の半導体装置となり、装置おもて面を薄い感光性封止膜で封止するので、厚さの薄い半導体装置とすることができる。
また、感光性封止膜12により装置おもて面側を封止するようにしたことによって、感光性封止膜12の感光性を利用して装置おもて面側を覆う薄い感光性封止膜の形成をバリアメタル層34で覆われた再配線10を突出させた状態で容易に行うことができる。
The semiconductor device of this embodiment formed in this way has a plurality of
Further, since the front surface side of the device is sealed with the
更に、突起コマ30により感光性封止膜12から突出させたバリアメタル層34で覆われた再配線10の突出部を覆うように半球形状のバンプ電極15を形成するので、バンプ電極15とバリアメタル層34で覆われた再配線10との接合を強固なものとすることができ、マザー基板等に実装した後の外部からの応力を再配線10で緩和して接続信頼性等の半導体装置の信頼性を向上させることができる。
Further, since the
更に、再配線10の下地金属層9との接合面を除く全表面を覆うバリアメタル層34を形成するようにしたことによって、感光性封止膜12や層間絶縁膜7で吸湿した水分と再配線10の材料である銅との反応を抑制して吸湿に伴う再配線10間の電流リークを抑制することが可能になり、半導体装置の耐湿信頼性を向上させることができる。
以上説明したように、本実施例では、上記実施例5と同様の効果に加えて、再配線の下地金属層との接合面を除く全表面を覆うバリアメタル層を形成するようにしたことによって、感光性封止膜や層間絶縁膜で吸湿した水分と再配線の材料との反応を抑制して吸湿に伴う再配線間の電流リークを抑制することが可能になり、半導体装置の耐湿信頼性を向上させることができる。
Furthermore, by forming a
As described above, in this embodiment, in addition to the same effect as that of the fifth embodiment, the barrier metal layer covering the entire surface except the bonding surface with the base metal layer of the rewiring is formed. It is possible to suppress the current leakage between rewiring due to moisture absorption by suppressing the reaction between the moisture absorbed by the photosensitive sealing film and interlayer insulating film and the material of the rewiring, and the moisture resistance reliability of the semiconductor device Can be improved.
図17、図18、図19は実施例8の半導体装置の製造工程を示す説明図である。
なお、上記実施例1および実施例5から実施例7と同様の部分は、同一の符号を付してその説明を省略する。
以下に、図17、図18、図19にPGで示す工程に従って、本実施例の半導体装置の製造方法について説明する。
17, FIG. 18 and FIG. 19 are explanatory views showing the manufacturing steps of the semiconductor device of the eighth embodiment.
In addition, the same part as the said Example 1 and Example 5 to Example 7 attaches | subjects the same code | symbol, and abbreviate | omits the description.
A method for manufacturing the semiconductor device of this example will be described below in accordance with the steps indicated by PG in FIGS.
本実施例の図17、図18に示す工程PG1〜工程PG5は、上記実施例6の図12、図13に示す工程PE1〜PE5と同様であるのでその説明を省略する。
PG6(図18)、突起コマ30を形成するために工程PG3で形成したレジストマスク32に工程PG5で再露光(第1の露光)して再配線10を形成したレジストマスク32を再配線10およびその周囲のバリアメタル層34を形成する部位を除く領域を遮光したフォトマスクを用いて再露光(第2の露光)し、現像処理により感光したレジストマスク32を除去してバリアメタル層34を形成する部位の下地金属層9を露出させ、再配線10およびその周囲のバリアメタル層34を形成する部位を除く領域を覆うレジストマスク32を形成する。
Steps PG1 to PG5 shown in FIGS. 17 and 18 of the present embodiment are the same as steps PE1 to PE5 shown in FIGS.
PG6 (FIG. 18), the resist
その後の図18、図19に示す工程PG7〜PG10は、実施例7の工程PF8〜PF11と同様であるのでその説明を省略する。
以上の工程により、個片に分割される前の複数の半導体装置が形成された半導体ウェハ1が形成され、この半導体ウェハ1を縦横に切断して個片に分割することにより実施例7と同様の本実施例の半導体装置が製造される。
The subsequent steps PG7 to PG10 shown in FIG. 18 and FIG.
Through the above steps, the
以上説明したように、本実施例では、上記実施例7と同様の効果に加えて、レジストをポジ型にして突起コマを形成するためのレジストマスクを除去せずに再配線およびバリアメタル層を形成する工程で再露光により使い回すようにしたことによって、レジストの形成工程を1回に削減することができ、WCSP型の半導体装置の製造効率を向上させることができると共に間接材料費の削減を図ることができる。
As described above, in this embodiment, in addition to the same effects as those of the
図20、図21は実施例9の半導体装置の製造工程を示す説明図である。
なお、上記実施例1および実施例6と同様の部分は、同一の符号を付してその説明を省略する。
図21において、35は第2の配線層としての第2の再配線であり、実施例1の再配線10(本実施例では第2の再配線35との区別のために第1の再配線10という。)と同様にして第1の再配線10上とその電極形成領域11の側の端面10aを覆い、端面10aを伸長させた下地金属層9上の伸長部36を有する再配線である。
20 and 21 are explanatory views showing a manufacturing process of the semiconductor device of the ninth embodiment.
In addition, the same part as the said Example 1 and Example 6 attaches | subjects the same code | symbol, and abbreviate | omits the description.
In FIG. 21,
以下に、図20、図21にPHで示す工程に従って、本実施例の半導体装置の製造方法について説明する。
本実施例の図20に示す工程PH1、PH2は、上記実施例1の図1に示す工程P1、P2と同様であるのでその説明を省略する。
PH3(図20)、ポジ型のレジストをスピンコートにより下地金属層9上に塗布し、これを乾燥させた後に下地金属層9の電極パッド5上から電極形成領域11に到る第1の再配線10を形成する部位を除く領域を遮光したフォトマスクを用いて乾燥させたレジストに紫外線を照射し、現像処理により感光したレジストマスク32を除去して第1の再配線10を形成する部位の下地金属層9を露出させ、その他の領域を覆うレジストマスク32をマスクとして、実施例1の工程P3と同様にして下地金属層9上に第1の再配線10を形成する。
A method for manufacturing the semiconductor device of this example will be described below in accordance with the steps indicated by PH in FIGS.
Steps PH1 and PH2 shown in FIG. 20 of the present embodiment are the same as steps P1 and P2 shown in FIG.
PH3 (FIG. 20), a positive resist is applied on the
PH4(図20)、第1の再配線10を形成するために工程PH3で形成したレジストマスク32を第1の再配線10の電極形成領域11の側の端面10aを伸長させて伸長部36を形成する部位を除く領域を遮光したフォトマスクを用いて再露光し、現像処理により感光したレジストマスク32を除去して伸長部36を形成する部位の下地金属層9を露出させ、第1の再配線10上とその端面10a側の伸長部36を形成する部位を除く領域を覆うレジストマスク32を形成する。
PH4 (FIG. 20), the resist
PH5(図21)、実施例1の工程P3と同様にして第1の再配線10上と伸長部36を形成する部位に露出した下地金属層9上に第2の再配線35を形成する。
PH6(図21)、除去溶剤を用いて工程PH3で形成したレジストマスク32を除去し、第2の再配線35を除く領域の下地金属層9を実施例1の工程P5と同様にして除去する。
The
The resist
PH7(図21)、実施例1の工程P6と同様にして半導体ウェハ1のおもて面側の全面に塗布した感光性封止樹脂に電極形成領域11の部位を遮光したフォトマスクを用いて紫外線を照射し、現像処理により未感光の感光性封止樹脂を除去して約5μmの感光性封止膜12を形成すると共に、感光性封止膜12の伸長部36を含む電極形成領域11に感光性封止膜12を貫通して第2の再配線35に到る電極形成孔13を形成する。
PH7 (FIG. 21), in the same manner as in Step P6 of Example 1, using a photomask in which a portion of the
PH8(図21)、半導体ウェハ1のおもて面側に形成されている感光性封止膜12の各電極形成孔13の底に露出する第2の再配線35およびその端面35aにフラックスを塗布し、実施例1の工程P7と同様にして半田ボール搭載治具により電極形成孔13に半田ボールを載置し、熱処理により半田ボールを溶融させて電極形成孔13の底に露出している第2の再配線35と端面35aを覆うように直接接合して感光性封止膜12のおもて面から半球形状に突出するバンプ電極15を形成する。
PH8 (FIG. 21), flux is applied to the
以上の工程により、個片に分割される前の複数の半導体装置が形成された半導体ウェハ1が形成され、この半導体ウェハ1を縦横に切断して個片に分割することにより本実施例の半導体装置が製造される。
このようにして形成された本実施例の半導体装置は、その感光性封止膜12の装置おもて面に第2の再配線35に直接接合されたバンプ電極15が複数突出して配列されたWCSP型の半導体装置となり、装置おもて面を薄い感光性封止膜で封止するので、厚さの薄い半導体装置とすることができる。
Through the above steps, a
In the semiconductor device of this embodiment formed in this way, a plurality of
また、感光性封止膜12により装置おもて面側を封止するようにしたことによって、感光性封止膜12の感光性を利用してバンプ電極15を形成するための電極形成孔13の形成を容易とすることができる。
更に、感光性封止膜12に伸長部36を含む電極形成孔13を形成し、その底に露出した第2の再配線35の端面35aを覆うように半球形状のバンプ電極15を形成するので、バンプ電極15と第2の再配線35との接合を強固なものとすることができ、マザー基板等に実装した後の外部からの応力を第2の再配線35で緩和して接続信頼性等の半導体装置の信頼性を向上させることができる。
In addition, since the front surface side of the apparatus is sealed with the
Furthermore, the
更に、第1の再配線10に第2の再配線35を積層して再配線の厚さを2倍にしたので、厚い再配線による電気的な特性を向上させた付加価値の高いWCSP型の半導体装置を得ることができる。
更に、レジストをポジ型にして第1の再配線10を形成するためのレジストマスク32を除去せずに第2の再配線35を形成する工程で再露光により使い回すようにしたことによって、レジストの形成工程を1回にして付加価値の高いWCSP型の半導体装置の製造効率を向上させることができると共に間接材料費の削減を図ることができる。
Further, since the
Further, by using the resist as a positive type and re-exposure in the step of forming the
以上説明したように、本実施例では、第1の再配線に第2の再配線を積層し、装置おもて面側を覆う感光性封止膜の電極形成領域を貫通して第2の再配線に到る伸長部を含む電極形成孔を形成し、その底に露出する第2の再配線状とその端面を覆うように直接バンプ電極を形成するようにしたことによって、感光性封止膜の感光性を利用してバンプ電極を形成するための電極形成孔を容易に形成することができると共に、薄い感光性封止膜で装置おもて面側を覆うことができ、バンプ電極を有するWCSP型の半導体装置の厚さを薄くすることができる他、再配線の厚さを2倍にすることができ、厚い再配線による電気的な特性を向上させた付加価値の高いWCSP型の半導体装置を得ることができる。 As described above, in this embodiment, the second rewiring is stacked on the first rewiring, and penetrates through the electrode formation region of the photosensitive sealing film that covers the front side of the device. By forming an electrode formation hole including an extended portion leading to rewiring, and forming a bump electrode directly so as to cover the second rewiring shape exposed at the bottom and its end face, photosensitive sealing Electrode formation holes for forming bump electrodes can be easily formed by utilizing the photosensitivity of the film, and the front surface side of the apparatus can be covered with a thin photosensitive sealing film. In addition to being able to reduce the thickness of the WCSP type semiconductor device, the thickness of the rewiring can be doubled, and the electrical characteristics of the thick rewiring are improved. A semiconductor device can be obtained.
1 半導体ウェハ
2 半導体基板
3 回路形成面
4 絶縁層
5 電極パッド
6 表面保護膜
7 層間絶縁膜
8 スルーホール
9 下地金属層(第1の下地金属層)
10 再配線(第1の再配線)
10a 端面
11 電極形成領域
12 感光性封止膜
13 電極形成孔
15 バンプ電極
17、32 レジストマスク
21、24 再配線突起
23 第2の下地金属層
26 層間絶縁膜突起
30 突起コマ
34 バリアメタル層
35 第2の再配線
35a 端面
36 伸長部
DESCRIPTION OF
10 Rewiring (first rewiring)
Claims (6)
前記半導体基板のおもて面に形成された回路素子と電気的に接続する電極パッドと、
前記電極パッドに到るスルーホールを有する層間絶縁膜と、
前記電極パッド上と前記スルーホールとを含む前記層間絶縁膜上に形成された下地金属層と、
前記電極パッド上から電極形成領域に到る前記下地金属層上に形成された配線層と、
前記半導体基板のおもて面側を封止する感光性封止膜とを備えた半導体装置において、
前記配線層の電極形成領域を前記感光性封止膜から突出させるように、前記層間絶縁膜の前記下地金属層側を突出させて形成した層間絶縁膜突起と、
前記層間絶縁膜突起により前記感光性封止膜から突出させた前記配線層の突出部を覆うように形成された電極とを備えたことを特徴とする半導体装置。 A semiconductor substrate;
An electrode pad electrically connected to a circuit element formed on the front surface of the semiconductor substrate;
An interlayer insulating film having a through hole reaching the electrode pad;
A base metal layer formed on the interlayer insulating film including the electrode pad and the through hole;
A wiring layer formed on the base metal layer from the electrode pad to the electrode formation region;
In a semiconductor device comprising a photosensitive sealing film for sealing the front surface side of the semiconductor substrate,
An interlayer insulating film protrusion formed by protruding the base metal layer side of the interlayer insulating film so as to protrude the electrode forming region of the wiring layer from the photosensitive sealing film;
A semiconductor device comprising: an electrode formed to cover the protruding portion of the wiring layer protruding from the photosensitive sealing film by the interlayer insulating film protrusion.
前記半導体基板のおもて面に形成された回路素子と電気的に接続する電極パッドと、
前記電極パッドに到るスルーホールを有する層間絶縁膜と、
前記電極パッド上と前記スルーホールとを含む前記層間絶縁膜上に形成された下地金属層と、
前記電極パッド上から電極形成領域に到る前記下地金属層上に形成された配線層と、
前記半導体基板のおもて面側を封止する感光性封止膜とを備えた半導体装置において、
前記感光性封止膜から突出するように前記配線層の電極形成領域に形成された配線層突起と、
前記配線層突起の前記感光性封止膜からの突出部を覆うように形成された電極とを備えたことを特徴とする半導体装置。 A semiconductor substrate;
An electrode pad electrically connected to a circuit element formed on the front surface of the semiconductor substrate;
An interlayer insulating film having a through hole reaching the electrode pad;
A base metal layer formed on the interlayer insulating film including the electrode pad and the through hole;
A wiring layer formed on the base metal layer from the electrode pad to the electrode formation region;
In a semiconductor device comprising a photosensitive sealing film for sealing the front surface side of the semiconductor substrate,
A wiring layer protrusion formed in an electrode formation region of the wiring layer so as to protrude from the photosensitive sealing film;
A semiconductor device comprising: an electrode formed to cover a protruding portion of the wiring layer protrusion from the photosensitive sealing film.
前記半導体基板のおもて面に形成された回路素子と電気的に接続する電極パッドと、
前記電極パッドに到るスルーホールを有する層間絶縁膜と、
前記電極パッド上と前記スルーホールとを含む前記層間絶縁膜上に形成された第1の下地金属層と、
前記電極パッド上から電極形成領域に到る前記第1の下地金属層上に形成された配線層と、
前記半導体基板のおもて面側を封止する感光性封止膜とを備えた半導体装置において、
前記感光性封止膜に形成され、前記配線層の前記電極形成領域を露出させた開口部と、
前記露出した前記配線層の電極形成領域と、前記開口部の内周面と、前記感光性封止膜上の前記開口部の開口の縁部とに形成された第2の下地金属層と、
前記第2の下地金属層上に形成され、前記感光性封止膜から突出する突出部を有する配線層突起と、
前記配線層突起の前記突出部を覆うように形成された電極とを備えたことを特徴とする半導体装置。 A semiconductor substrate;
An electrode pad electrically connected to a circuit element formed on the front surface of the semiconductor substrate;
An interlayer insulating film having a through hole reaching the electrode pad;
A first base metal layer formed on the interlayer insulating film including the electrode pad and the through hole;
A wiring layer formed on the first base metal layer from the electrode pad to the electrode formation region;
In a semiconductor device comprising a photosensitive sealing film for sealing the front surface side of the semiconductor substrate,
An opening formed in the photosensitive sealing film and exposing the electrode formation region of the wiring layer;
A second base metal layer formed on the exposed electrode formation region of the wiring layer, the inner peripheral surface of the opening, and the edge of the opening of the opening on the photosensitive sealing film;
A wiring layer protrusion formed on the second base metal layer and having a protrusion protruding from the photosensitive sealing film;
A semiconductor device comprising: an electrode formed to cover the protruding portion of the wiring layer protrusion.
前記半導体ウェハの半導体基板のおもて面に形成された回路素子に電気的に接続する電極パッドを形成する工程と、
前記電極パッドに到るスルーホールを有する層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、配線層の電極形成領域を感光性封止膜から突出させる層間絶縁膜突起を形成する工程と、
前記電極パッド上と前記スルーホールと前記層間絶縁膜突起とを含む前記層間絶縁膜上に下地金属層を形成する工程と、
前記電極パッド上から前記層間絶縁膜突起を含む電極形成領域に到る前記下地金属層上に配線層を形成する工程と、
前記層間絶縁膜突起により突出させた配線層を除く前記半導体基板のおもて面側を封止する感光性封止膜を形成する工程と、
前記感光性封止膜から突出させた前記配線層の突出部を覆うように電極を形成する工程とを備えることを特徴とする半導体装置の製造方法。 In a method for manufacturing a semiconductor device, which is formed by dividing a semiconductor wafer into pieces,
Forming an electrode pad electrically connected to a circuit element formed on the front surface of the semiconductor substrate of the semiconductor wafer;
Forming an interlayer insulating film having a through hole reaching the electrode pad;
Forming an interlayer insulating film protrusion on the interlayer insulating film for projecting the electrode forming region of the wiring layer from the photosensitive sealing film;
Forming a base metal layer on the electrode pad and on the interlayer insulating film including the through hole and the interlayer insulating film protrusion;
Forming a wiring layer on the underlying metal layer from the electrode pad to the electrode formation region including the interlayer insulating film protrusion;
Forming a photosensitive sealing film for sealing the front surface side of the semiconductor substrate excluding the wiring layer projected by the interlayer insulating film projection;
And a step of forming an electrode so as to cover the protruding portion of the wiring layer that protrudes from the photosensitive sealing film.
前記半導体ウェハの半導体基板のおもて面に形成された回路素子に電気的に接続する電極パッドを形成する工程と、
前記電極パッドに到るスルーホールを有する層間絶縁膜を形成する工程と、
前記電極パッド上と前記スルーホールとを含む前記層間絶縁膜上に下地金属層を形成する工程と、
前記電極パッド上から電極形成領域に到る前記下地金属層上に配線層を形成する工程と、
前記配線層上の電極形成領域に感光性封止膜から突出するように配線層突起を形成する工程と、
前記配線層突起を除く前記半導体基板のおもて面側を封止する前記感光性封止膜を形成する工程と、
前記配線層突起の前記感光性封止膜からの突出部を覆うように電極を形成する工程とを備えることを特徴とする半導体装置の製造方法。 In a method for manufacturing a semiconductor device, which is formed by dividing a semiconductor wafer into pieces,
Forming an electrode pad electrically connected to a circuit element formed on the front surface of the semiconductor substrate of the semiconductor wafer;
Forming an interlayer insulating film having a through hole reaching the electrode pad;
Forming a base metal layer on the interlayer insulating film including the electrode pad and the through hole;
Forming a wiring layer on the underlying metal layer from the electrode pad to the electrode formation region;
Forming a wiring layer protrusion so as to protrude from the photosensitive sealing film in an electrode formation region on the wiring layer;
Forming the photosensitive sealing film that seals the front side of the semiconductor substrate excluding the wiring layer protrusions;
And a step of forming an electrode so as to cover the protruding portion of the wiring layer protrusion from the photosensitive sealing film.
前記半導体ウェハの半導体基板のおもて面に形成された回路素子に電気的に接続する電極パッドを形成する工程と、
前記電極パッドに到るスルーホールを有する層間絶縁膜を形成する工程と、
前記電極パッド上と前記スルーホールとを含む前記層間絶縁膜上に第1の下地金属層を形成する工程と、
前記電極パッド上から電極形成領域に到る前記第1の下地金属層上に配線層を形成する工程と、
前記半導体基板のおもて面側を封止すると共に、前記配線層の前記電極形成領域を露出させた開口部を有する感光性封止膜を形成する工程と、
前記露出させた前記配線層の電極形成領域と、前記開口部の内周面と、前記感光性封止膜上の前記開口部の開口の縁部とに第2の下地金属層を形成する工程と、
前記第2の下地金属層上に前記感光性封止膜から突出する突出部を有する配線層突起を形成する工程と、
前記配線層突起の前記突出部を覆うように電極を形成する工程とを備えることを特徴とする半導体装置の製造方法。 In a method for manufacturing a semiconductor device, which is formed by dividing a semiconductor wafer into pieces,
Forming an electrode pad electrically connected to a circuit element formed on the front surface of the semiconductor substrate of the semiconductor wafer;
Forming an interlayer insulating film having a through hole reaching the electrode pad;
Forming a first base metal layer on the interlayer insulating film including the electrode pad and the through hole;
Forming a wiring layer on the first base metal layer from the electrode pad to the electrode formation region;
Sealing the front side of the semiconductor substrate and forming a photosensitive sealing film having an opening exposing the electrode formation region of the wiring layer;
Forming a second base metal layer on the exposed electrode formation region of the wiring layer, the inner peripheral surface of the opening, and the edge of the opening of the opening on the photosensitive sealing film; When,
Forming a wiring layer protrusion having a protrusion protruding from the photosensitive sealing film on the second base metal layer;
Forming an electrode so as to cover the protruding portion of the wiring layer protrusion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011102338A JP5503590B2 (en) | 2011-04-28 | 2011-04-28 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011102338A JP5503590B2 (en) | 2011-04-28 | 2011-04-28 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004372615A Division JP4777644B2 (en) | 2004-12-24 | 2004-12-24 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011176351A true JP2011176351A (en) | 2011-09-08 |
JP5503590B2 JP5503590B2 (en) | 2014-05-28 |
Family
ID=44688855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011102338A Expired - Fee Related JP5503590B2 (en) | 2011-04-28 | 2011-04-28 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5503590B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150146399A (en) * | 2014-06-19 | 2015-12-31 | 가부시키가이샤 제이디바이스 | Semiconductor package and method of manufacturing the same |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000183214A (en) * | 1998-12-10 | 2000-06-30 | Sanyo Electric Co Ltd | Chip-sized package and manufacture thereof |
JP2000195890A (en) * | 1998-12-24 | 2000-07-14 | Casio Comput Co Ltd | Manufacture of semiconductor device |
WO2000077844A1 (en) * | 1999-06-15 | 2000-12-21 | Fujikura Ltd. | Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package |
JP2002280487A (en) * | 2001-03-19 | 2002-09-27 | Fujikura Ltd | Semiconductor package |
JP2003188313A (en) * | 2001-12-20 | 2003-07-04 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP2004022898A (en) * | 2002-06-18 | 2004-01-22 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP2004207268A (en) * | 2002-12-20 | 2004-07-22 | Sharp Corp | Semiconductor device and manufacturing method therefor |
JP2004349610A (en) * | 2003-05-26 | 2004-12-09 | Casio Comput Co Ltd | Semiconductor device and its manufacturing method |
JP2005327816A (en) * | 2004-05-12 | 2005-11-24 | Fujitsu Ltd | Semiconductor device and its manufacturing method |
-
2011
- 2011-04-28 JP JP2011102338A patent/JP5503590B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000183214A (en) * | 1998-12-10 | 2000-06-30 | Sanyo Electric Co Ltd | Chip-sized package and manufacture thereof |
JP2000195890A (en) * | 1998-12-24 | 2000-07-14 | Casio Comput Co Ltd | Manufacture of semiconductor device |
WO2000077844A1 (en) * | 1999-06-15 | 2000-12-21 | Fujikura Ltd. | Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package |
JP2002280487A (en) * | 2001-03-19 | 2002-09-27 | Fujikura Ltd | Semiconductor package |
JP2003188313A (en) * | 2001-12-20 | 2003-07-04 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP2004022898A (en) * | 2002-06-18 | 2004-01-22 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP2004207268A (en) * | 2002-12-20 | 2004-07-22 | Sharp Corp | Semiconductor device and manufacturing method therefor |
JP2004349610A (en) * | 2003-05-26 | 2004-12-09 | Casio Comput Co Ltd | Semiconductor device and its manufacturing method |
JP2005327816A (en) * | 2004-05-12 | 2005-11-24 | Fujitsu Ltd | Semiconductor device and its manufacturing method |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150146399A (en) * | 2014-06-19 | 2015-12-31 | 가부시키가이샤 제이디바이스 | Semiconductor package and method of manufacturing the same |
JP2016004977A (en) * | 2014-06-19 | 2016-01-12 | 株式会社ジェイデバイス | Semiconductor package and manufacturing method of the same |
KR102352342B1 (en) * | 2014-06-19 | 2022-01-17 | 가부시키가이샤 앰코테크놀로지재팬 | Semiconductor package and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP5503590B2 (en) | 2014-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4777644B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4755486B2 (en) | Semiconductor device and manufacturing method thereof | |
US9129869B2 (en) | Pillar on pad interconnect structures, semiconductor devices including same and related methods | |
JP5102726B2 (en) | Manufacturing method of semiconductor device | |
US20100140760A1 (en) | Alpha shielding techniques and configurations | |
KR101547273B1 (en) | Solder mask with anchor structures | |
TW201742216A (en) | Method of manufacturing semiconductor device, method of manufacturing flip-chip semiconductor device, semiconductor device and flip-chip semiconductor device | |
TW200536063A (en) | Plating method | |
JP2004214501A (en) | Wafer level chip size package and its manufacturing method | |
TWI239608B (en) | Semiconductor device and the manufacturing method thereof, and semiconductor wafer | |
US7741705B2 (en) | Semiconductor device and method of producing the same | |
JP5503590B2 (en) | Semiconductor device | |
TWI419257B (en) | Semiconductor process, semiconductor element and package having semiconductor element | |
JP5247998B2 (en) | Manufacturing method of semiconductor device | |
KR100812085B1 (en) | Method for singulating a semiconductor device | |
JP2005012065A (en) | Semiconductor device and its manufacturing method | |
JP2004349611A (en) | Semiconductor substrate, method for manufacturing the semiconductor substrate and method for manufacturing semiconductor device | |
JP4971960B2 (en) | Manufacturing method of semiconductor device | |
JP2004063729A (en) | Electrode structure and its forming method | |
TW201737363A (en) | A method for manufacturing semiconductor package, and semiconductor package | |
JP2006202882A (en) | Semiconductor device and its manufacturing method | |
US20240310733A1 (en) | Redistribution Lines and The Method Forming the Same Through Stitching | |
JP2007214318A (en) | Method of forming wiring | |
JP2007123426A (en) | Semiconductor device and manufacturing method thereof | |
JP2008084919A (en) | Method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130325 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130708 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20130711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5503590 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |