JP2011175645A - Calibration method and calibration device - Google Patents

Calibration method and calibration device Download PDF

Info

Publication number
JP2011175645A
JP2011175645A JP2011038647A JP2011038647A JP2011175645A JP 2011175645 A JP2011175645 A JP 2011175645A JP 2011038647 A JP2011038647 A JP 2011038647A JP 2011038647 A JP2011038647 A JP 2011038647A JP 2011175645 A JP2011175645 A JP 2011175645A
Authority
JP
Japan
Prior art keywords
calibration
signal
clock signal
period
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011038647A
Other languages
Japanese (ja)
Other versions
JP5659855B2 (en
Inventor
Jens Wagner
ワグナー イェンズ
Armin Dietrich
ディートリッヒ アーミン
Juergen Rohn
ローン ユルゲン
Mathias Sedner
ゼドナー マティアス
Kai Dieffenbach
ディーフェンバッハ カイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JP2011175645A publication Critical patent/JP2011175645A/en
Application granted granted Critical
Publication of JP5659855B2 publication Critical patent/JP5659855B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14Time supervision arrangements, e.g. real time clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Electric Clocks (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of calibrating a module which is operated based on a module clock signal. <P>SOLUTION: The method of calibrating the module whose operation is dependent on the module clock signal includes: a step of obtaining over each calibration period of a plurality of such periods, a measure of the frequency of an observed signal, the observed signal being the module clock signal or a clock signal generated based upon the module clock signal; a step of influencing operation of the module in dependence upon the obtained measures to calibrate the module; and a step of taking account of for each calibration period, a position for the end of that calibration period relative to a particular feature of the observed signal and delaying the start of the following calibration period relative to a subsequent particular feature of the observed signal in dependence upon that position. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、例えば、動作がモジュールクロック信号に基づいているモジュールの較正などの較正を実行する方法及び回路に関する。このような較正は、例えば、モジュールを使用している際の進行中の(例えば、オンザフライ)較正であってよい。モジュールは、例えば、リアルタイムクロック(RTC)ユニットであってよい。   The present invention relates to a method and circuit for performing a calibration, for example, a calibration of a module whose operation is based on a module clock signal. Such calibration may be, for example, an ongoing (eg, on-the-fly) calibration when using the module. The module may be, for example, a real time clock (RTC) unit.

RTCユニットは、例えば、集積回路の形態において実装されると共に、一般には、マイクロコントローラなどの相対的に大規模な回路又はシステムにおいて使用されるある種の「コンピュータ」クロックであると理解することができよう。このようなコンピュータクロックは、一般に、現在時刻を追跡するべく利用され、且つ、例えば、時刻及び日付を追跡可能である。従って、RTCユニットは、「正確な」時刻の維持を必要とするほとんどすべての電子装置(これは、自動車又は産業用ロボットなどの相対的に大きなものの一部分であってよい)において利用可能である。   An RTC unit is understood to be a kind of “computer” clock, for example implemented in the form of an integrated circuit and generally used in relatively large circuits or systems such as microcontrollers. I can do it. Such computer clocks are typically used to track the current time and can track, for example, time and date. Thus, RTC units are available in almost all electronic devices that need to maintain “accurate” time (which may be part of a relatively large one such as an automobile or industrial robot).

多くの電子装置には、低電力消費に対する強い要求が存在している。このような要求は、高速で正確な基準クロック信号がスイッチオフされる低電力動作モードによって充足させることができる。このような低電力モードにおいては、組み込まれているRTCユニット又は別の類似のモジュールは、第2の相対的に低速であり且つ通常は相対的に精度が低いクロック信号(「モジュールクロック信号」)によってクロック処理される状態において動作を維持可能である。相対的に低速のクロック信号の使用は、相対的に高速のクロック信号の使用と比べて、相対的に低い電力消費をもたらすことができる。このようなモジュールクロック信号用の、且つ、一般には、基準クロック信号のものよりも精度が低いクロック供給源は、大きな温度ドリフト、天候、及び経年変化の影響を受け易いであろう。これらの要因は、RTCユニットの精度に対して悪影響を与える可能性がある。   Many electronic devices have a strong demand for low power consumption. Such a requirement can be met by a low power operating mode in which a fast and accurate reference clock signal is switched off. In such a low power mode, the embedded RTC unit or another similar module is a second relatively slow and usually relatively inaccurate clock signal ("module clock signal"). The operation can be maintained in a clocked state. The use of a relatively slow clock signal can result in a relatively low power consumption compared to the use of a relatively fast clock signal. A clock source for such a module clock signal, and generally less accurate than that of the reference clock signal, will be susceptible to large temperature drifts, weather, and aging. These factors can adversely affect the accuracy of the RTC unit.

RTCユニットを較正する方法については、既に検討されている。一般に、そのような既に検討済みの方法は、2つのカテゴリに分類可能であるが、これらのカテゴリには、多少のオーバーラップが存在するであろう。   A method for calibrating the RTC unit has already been studied. In general, such already discussed methods can be classified into two categories, but there will be some overlap in these categories.

第1のカテゴリにおいては、RTCユニットの時間値自体を補正可能である。このカテゴリの方法は、一般に、例えば、固定されたインターバルにおいて、或いは、温度変化に応じて、RTCユニットのクロック信号(モジュールクロック信号)の周波数誤差を計測している。   In the first category, the time value itself of the RTC unit can be corrected. This category of methods generally measures the frequency error of the RTC unit clock signal (module clock signal), for example, at fixed intervals or in response to temperature changes.

このような計測値は、モジュールクロック信号よりも正確な基準クロック信号との関係において採取される傾向を有する。   Such measured values tend to be collected in relation to a reference clock signal that is more accurate than the module clock signal.

計測した誤差と、最後の補正サイクルからの経過時間と、に基づいて、RTCユニットの時間値の逸脱時間量を算出する。逸脱は、正(これは、モジュールクロック信号が遅過ぎることを示している)又は負(これは、モジュールクロック信号が速過ぎることを示している)であってよい。この後に、RTCユニット自体の時間値(これは、アプリケーションに応じて、適宜、時間、分、秒、ミリ秒である)を補正可能であり、或いは、RTCユニットの時間値を正しい値に戻すべく、RTCユニットのモジュールクロック信号を更に高速の又は更に低速のクロック信号によって一時的に置換することも可能である。   Based on the measured error and the elapsed time from the last correction cycle, the deviation time amount of the time value of the RTC unit is calculated. The deviation may be positive (which indicates that the module clock signal is too slow) or negative (which indicates that the module clock signal is too fast). After this, the time value of the RTC unit itself (which may be hours, minutes, seconds, milliseconds as appropriate) can be corrected, or the time value of the RTC unit can be returned to the correct value. It is also possible to temporarily replace the module clock signal of the RTC unit with a faster or slower clock signal.

第1カテゴリの方法の欠点は、前述の補正動作によって生じるRTCユニットの時間値における(例えば、時間値の「ジャンプ」などの)不連続性又は突然の速度変化であろう。   A disadvantage of the first category of methods would be a discontinuity or sudden speed change in the time value of the RTC unit (eg, a “jump” of the time value) caused by the correction operation described above.

このカテゴリの開示には、特許文献1、特許文献2、及び特許文献3が含まれる。   The disclosure of this category includes Patent Document 1, Patent Document 2, and Patent Document 3.

第2のカテゴリにおいては、補正を実行するべく、RTCユニット自体の動作(又は、モジュールクロック信号)に対して影響を付与可能である。   In the second category, it is possible to influence the operation (or module clock signal) of the RTC unit itself to perform correction.

第1のカテゴリにおけると同様に、一般には、例えば、その周波数を見出すべく、RTCユニットのモジュールクロック信号をなんらかの方法で計測可能である。前述のように、更に正確な基準クロック信号を使用可能である。較正は、計測した温度変化に基づいて固定された時間インターバルにおいて、或いは、関係する装置の製造の際に一回のみ、トリガ可能である。そして、計測した周波数値をハードウェア又はソフトウェアにおいて処理し、RTCユニットに必要な較正を決定可能である。   As in the first category, in general, the module clock signal of the RTC unit can be measured in some way, for example to find its frequency. As described above, a more accurate reference clock signal can be used. Calibration can be triggered only once in a fixed time interval based on the measured temperature change or once during the manufacture of the relevant device. The measured frequency value can then be processed in hardware or software to determine the calibration required for the RTC unit.

このカテゴリの方法においては、いくつかの異なる遅延ライン(特殊な集積回路)を使用し、RTCユニットのクロック発振器を直接トリミング可能であり、且つ、従って、RTCクロックを直接的に補正可能である。これらの方法によれば、高精度が得られるが、遅延ラインの製造品質と、時間及び温度に跨るその安定性と、に対して厳しい要件が課せられることになろう。   In this category of methods, several different delay lines (special integrated circuits) can be used to directly trim the clock oscillator of the RTC unit, and thus the RTC clock can be corrected directly. These methods provide high accuracy, but will impose strict requirements on the manufacturing quality of the delay line and its stability over time and temperature.

又、既知の温度プロファイルから導出された補正値による温度依存性発振器トリミングも実行可能である。(通常の場合における)低速の温度変化と、適切な周期的較正インターバルと、に起因し、このような方法は、RTCユニットの時間値における大きな不連続性を示さないであろう。しかしながら、このような方法は、較正値(例えば、発振器トリミング値)の固定された刻みの幅に応じて実現可能な精度が限定されるという問題を有しており、この結果、通常、時間の経過に伴って蓄積する最小残存誤差が生成される。このような場合には、誤差の蓄積を低減するべく、例えば、ソフトウェアにおいて、更なる平均化の実装が必要になると考えられる。   It is also possible to perform temperature dependent oscillator trimming with correction values derived from known temperature profiles. Due to the slow temperature change (in the normal case) and the appropriate periodic calibration interval, such a method will not show a large discontinuity in the time value of the RTC unit. However, such a method has the problem that the achievable accuracy is limited depending on the fixed step size of the calibration value (eg oscillator trimming value), which usually results in time A minimum residual error that accumulates over time is generated. In such a case, it may be necessary to implement further averaging in software, for example, in order to reduce error accumulation.

このカテゴリの開示には、特許文献4、特許文献5、及び特許文献6が含まれる。   The disclosure of this category includes Patent Document 4, Patent Document 5, and Patent Document 6.

米国特許出願第2008/0082279号(US−A1−2008/0082279)明細書US Patent Application No. 2008/0082279 (US-A1-2008 / 0082279) Specification 中国特許出願第1622045号(CN−A−1622045)明細書Chinese Patent Application No. 1622045 (CN-A-1622045) Specification 米国特許第6304517号(US−B1−6304517)明細書US Pat. No. 6,304,517 (US-B1-6304517) specification 国際特許出願公開第2005/088424号(WO−A2−2005/088424)パンフレットInternational Patent Application Publication No. 2005/088424 (WO-A2-2005 / 088424) Pamphlet 国際特許出願第97/04366号(WO−A1−97/04366)パンフレットInternational Patent Application No. 97/04366 (WO-A1-97 / 04366) Pamphlet 米国特許出願第2008/0222440号(US−A1−2008/0222440)明細書US Patent Application No. 2008/0222440 (US-A1-2008 / 0222440) Specification

既存のモジュール(例えば、RTCユニット)の較正方法を改善することが望ましい。例えば、RTCユニットが、低精度のRTCユニットのクロック供給源を利用しつつ、長い動作期間にわたって高精度を具備することが望ましい。又、RTCユニットが、追加のセンサハードウェアを必要とすることなしに、ユニットクロックの周波数の変化に応答して自動的に較正されることが望ましい。尚、RTCユニットは、本発明を適用可能なモジュールの一例に過ぎないことを理解されたい。   It would be desirable to improve the calibration method of existing modules (eg, RTC units). For example, it is desirable for the RTC unit to have high accuracy over a long operating period while utilizing the clock source of the low accuracy RTC unit. It is also desirable for the RTC unit to be automatically calibrated in response to changes in unit clock frequency without requiring additional sensor hardware. It should be understood that the RTC unit is only an example of a module to which the present invention can be applied.

本発明の第1の態様によれば、動作がモジュールクロック信号に基づいているモジュールを較正する方法が提供され、この方法は、複数の較正期間の中のそれぞれの較正期間において、観察対象信号の周波数の計測値を取得するステップであって、観察対象信号は、モジュールクロック信号又はモジュールクロック信号に基づいて(任意選択により、モジュールによって)生成されたクロック信号である、ステップと、モジュールを較正するべく、取得した計測値に基づいてモジュールの動作に影響を付与するステップと、それぞれの前述の較正期間について、観察対象信号の特定の特徴との関係において較正期間の終点の時間的な位置を考慮すると共に、その位置に基づいて後続の観察対象信号の前述の特定の特徴との関係において後続の(後の)較正期間の開始点を遅延させるステップと、を有する。   According to a first aspect of the present invention, a method is provided for calibrating a module whose operation is based on a module clock signal, the method comprising: observing a signal to be observed in each calibration period of the plurality of calibration periods. Obtaining a frequency measurement, wherein the signal to be observed is a module clock signal or a clock signal generated (optionally by the module) based on the module clock signal, and calibrating the module Therefore, considering the time position of the end point of the calibration period in relation to the specific characteristics of the observation target signal for each of the aforementioned calibration periods and the step of affecting the operation of the module based on the acquired measurement values And the subsequent signal in relation to the specific feature of the subsequent observation signal based on its position. After) having, delaying the starting point of the calibration period.

このようなモジュールは、例えば、リアルタイムクロックユニットであってよく、これは、マイクロコンピュータなどの更に大規模な装置の一部分であってよい。   Such a module may be, for example, a real-time clock unit, which may be part of a larger device such as a microcomputer.

較正期間は、好ましくは、互いに同一の持続時間を具備するが、(複雑な計算を実行するべく構成可能な)いくつかの実施例においては、較正期間ごとに異なる持続時間を具備可能である。   The calibration periods preferably have the same duration as each other, but in some embodiments (configurable to perform complex calculations), the calibration periods can have different durations.

較正期間の間のインターバルは、好ましくは、互いに実質的に同一の持続時間を具備するが、(複雑な計算を実行するべく構成可能な)いくつかの実施例においては、較正期間の間のインターバルごとに異なる持続時間を具備可能である。   The intervals between calibration periods preferably have substantially the same duration as each other, but in some embodiments (configurable to perform complex calculations), the intervals between calibration periods Each can have a different duration.

モジュールの動作に対しては、好ましくは、次の較正期間までは、1つの較正期間から得られた計測値によって影響が付与され、次の較正期間においては、その時点で新しく得られた計測値が利用される。任意選択により、得られた計測値の組合せ(例えば、平均化などの数学的操作が適用されたもの)を利用し、モジュールの動作に対して影響を付与可能である。任意選択により、任意の得られた計測値を利用し、モジュールの動作に対して影響を付与可能である。   The operation of the module is preferably influenced by the measurement values obtained from one calibration period until the next calibration period, during which the newly obtained measurement value is obtained at that time. Is used. Optionally, a combination of measured values obtained (for example, a mathematical operation such as averaging applied) can be used to influence the operation of the module. Optionally, any obtained measurement can be used to influence the operation of the module.

本方法は、それぞれの前述の較正期間について、較正期間の開始点が観察対象信号の前述の特定の特徴との関係において遅延されるように、前述の較正期間を時間的に配置するステップを有することが可能であり、遅延は、先行する較正期間の終点とその終点に先行する観察対象信号の前述の特定の特徴の間の期間に等しい。   The method comprises, for each such calibration period, arranging the calibration period in time such that the starting point of the calibration period is delayed in relation to the specific characteristic of the observation signal. It is possible that the delay is equal to the period between the end point of the preceding calibration period and the particular characteristic of the observed signal preceding that end point.

本方法は、時間の各部分を連結して較正期間の間の観察対象信号のその又はそれぞれのフルクロックサイクルを排除した場合に、連続した前述の較正期間が時間的に連続するように、前述の較正期間を時間的に配置するステップを有することが可能である。   The method is such that, if the portions of time are concatenated to eliminate that or each full clock cycle of the signal under observation during the calibration period, the successive calibration periods are continuous in time. It is possible to have a step of arranging the calibration periods in time.

それぞれの較正期間の持続時間は、観察対象信号よりも精度が高い時間信号との関係において決定可能である。このような時間信号は、例えば、基準クロック信号であってよい。基準クロック信号は、モジュールクロック信号又は観察対象信号のものよりも高い(例えば、格段に高い)クロック周波数を具備可能である。   The duration of each calibration period can be determined in relation to a time signal that is more accurate than the signal to be observed. Such a time signal may be, for example, a reference clock signal. The reference clock signal can have a clock frequency that is higher (eg, significantly higher) than that of the module clock signal or the signal to be observed.

それぞれの較正期間の持続時間は、基準クロック信号の既定数の特徴をカウントすることにより、決定可能である。例えば、基準クロック信号の立ち上がり及び/又は立ち下がりエッジをカウント可能である。   The duration of each calibration period can be determined by counting a predetermined number of features of the reference clock signal. For example, the rising and / or falling edges of the reference clock signal can be counted.

本方法は、このような連続した較正期間の間において、回路が基準クロック信号を利用しない低電力モードにおいて回路を動作させるステップを有することができる。例えば、回路は、連続した較正サイクルの間において、このような低電力モードにおいて動作させることができる。回路は、較正期間及びそれらの期間に適用された遅延(遅延期間)以外の期間において、このような低電力モードにおいて動作させることができる。本方法は、回路が低電力モードにある際に基準クロック信号が有効にならないように基準クロック信号を無効化するステップを有することができる。   The method may comprise operating the circuit in a low power mode where the circuit does not utilize a reference clock signal during such successive calibration periods. For example, the circuit can be operated in such a low power mode during successive calibration cycles. The circuit can be operated in such a low power mode in periods other than the calibration periods and the delays (delay periods) applied during those periods. The method can include disabling the reference clock signal so that the reference clock signal is not valid when the circuit is in a low power mode.

較正期間(又は、それらの較正期間を具備する較正サイクル)は、定期的に実装可能である。この規則性は、前述の較正の恩恵を受ける(時間信号などの)モジュールの信号との関係において決定可能である。   Calibration periods (or calibration cycles with those calibration periods) can be implemented periodically. This regularity can be determined in relation to the signal of the module (such as a time signal) that benefits from the calibration described above.

本方法は、1つの較正期間の終点と先行する観察対象信号の前述の特定の特徴の間の遅延期間を計測すると共に、その開始点が後続の観察対象信号の前述の特定の特徴との関係において遅延されるように、次の較正期間を開始することにより、較正期間を時間的に配置するステップを有することが可能であり、遅延は、計測された遅延期間に等しい。それぞれの遅延期間は、基準クロック信号の特徴をカウントすることによって計測可能である。   The method measures the delay period between the end point of one calibration period and the aforementioned particular feature of the preceding observation signal, and the start point is related to the aforementioned particular feature of the subsequent observation signal. It is possible to have the step of arranging the calibration period in time by starting the next calibration period so as to be delayed in, the delay being equal to the measured delay period. Each delay period can be measured by counting the characteristics of the reference clock signal.

較正期間は、互いに同一の持続時間を具備可能である。   The calibration periods can have the same duration as each other.

本方法は、それぞれの較正期間について、観察対象信号の特徴をカウントすることにより、観察対象信号の周波数の前述の計測値を取得するステップを有することができる。   The method can comprise obtaining the aforementioned measured value of the frequency of the observation target signal by counting the characteristics of the observation target signal for each calibration period.

影響を付与するステップは、モジュールによって利用される時間基準を設定するステップを有することができる。影響を付与するステップは、それぞれの較正期間に続いて、その較正期間に関して得られた計測値に基づいてモジュールの動作に対して影響を付与するステップを有することができる。即ち、次の計測値が得られる時点まで、それぞれの得られた計測値をこのような影響を付与するステップにおいて利用することが可能であり、以下、同様である。それぞれの得られた計測値は、モジュール内において設定される時間基準値として直接的に利用可能である。   The step of imparting influence may comprise setting a time reference utilized by the module. The step of influencing may comprise the step of influencing the operation of the module based on the measured values obtained for each calibration period following each calibration period. That is, until the next measurement value is obtained, each obtained measurement value can be used in the step of giving such an effect, and so on. Each obtained measurement value can be directly used as a time reference value set in the module.

カウント又は監視される対象である様々な信号の特徴は、立ち上がり及び/又は立ち下がりエッジであってよい。   The characteristics of the various signals that are being counted or monitored may be rising and / or falling edges.

本方法は、例えば、カウンタを利用してこのようなカウントステップを実行することにより、ハードウェアにおいて実行可能である。モジュールは、リアルタイムクロックユニットであってよい。   The method can be performed in hardware, for example, by performing such a counting step using a counter. The module may be a real time clock unit.

本明細書には、その動作がモジュールクロック信号に基づいているモジュールを較正する方法が開示されており、この方法は、観察対象信号を時間信号と比較するステップであって、観察対象信号は、モジュールクロック信号又はモジュールクロック信号に基づいてモジュールによって生成されたクロック信号であり、且つ、時間信号は、観察対象信号よりも正確である、ステップと、このような比較の結果に基づいて、モジュールによって利用される時間基準を調節するステップと、を有する。   Disclosed herein is a method of calibrating a module whose operation is based on a module clock signal, the method comprising comparing an observed signal with a time signal, wherein the observed signal is: Module clock signal or a clock signal generated by the module based on the module clock signal, and the time signal is more accurate than the signal under observation, and the module based on the result of such comparison Adjusting the time base utilized.

本明細書には、その動作がモジュールクロック信号に基づいているモジュールを較正する方法が開示されており、この方法は、複数の較正期間の中のそれぞれの較正期間において、観察対象信号の特徴をカウントするステップであって、観察対象信号は、モジュールクロック信号又はモジュールクロック信号に基づいてモジュールによって生成されたクロック信号である、ステップと、それぞれの較正期間に続いて、関係するカウントステップの結果に基づいて、モジュールの動作を構成するステップと、を有する。   Disclosed herein is a method for calibrating a module whose operation is based on a module clock signal, wherein the method characterizes an observed signal in each calibration period of the plurality of calibration periods. And the observation signal is a module clock signal or a clock signal generated by the module based on the module clock signal, and following each calibration period, the result of the related counting step On the basis of configuring the operation of the module.

本発明の第2の態様によれば、例えば、本発明の前述の第1の態様に従って、前述の方法を実行するべく構成されたマイクロコントローラが提供される。   According to a second aspect of the present invention there is provided a microcontroller configured to perform the aforementioned method, for example according to the aforementioned first aspect of the present invention.

本発明の第3の態様によれば、例えば、本発明の前述の第1の態様に従って、前述の方法を実行するべく構成された回路が提供される。このような回路は、前述のモジュールを有することができる。   According to a third aspect of the present invention, there is provided a circuit configured to perform the aforementioned method, for example, according to the aforementioned first aspect of the present invention. Such a circuit can have the aforementioned modules.

本発明の実施例は、例えば、モバイル端末、基地局、及び中継局などのモバイル通信装置内の、自動車内の、又は産業用ロボット内のマイクロコントローラの形態において利用可能である。   Embodiments of the present invention can be used in the form of microcontrollers in mobile communication devices such as mobile terminals, base stations, and relay stations, in automobiles, or in industrial robots, for example.

以下、一例としてのみ、「図面の簡単な説明」の節に記述されている添付図面を参照することとする。   Reference will now be made, by way of example only, to the accompanying drawings described in the section "Brief description of the drawings".

本発明を利用する回路の回路図である。1 is a circuit diagram of a circuit using the present invention. 本発明を利用する方法のフローチャートである。2 is a flowchart of a method utilizing the present invention. 本発明を利用するシステムの回路図である。1 is a circuit diagram of a system using the present invention. 図3の実施例によって利用されている原理を理解するのに有用なタイミング図である。FIG. 4 is a timing diagram useful for understanding the principles utilized by the embodiment of FIG. 図4に似た、但し、連続した較正期間の間のブレーク又はギャップを示すタイミング図であり、ギャップは、低電力動作の期間を表している。FIG. 5 is a timing diagram similar to FIG. 4 but showing breaks or gaps between successive calibration periods, where the gaps represent periods of low power operation. 図3の自動較正ユニットの例示用の実装の回路図である。FIG. 4 is a circuit diagram of an exemplary implementation of the automatic calibration unit of FIG. 3. 本発明を利用する方法のフローチャートである。2 is a flowchart of a method utilizing the present invention.

図1は、本発明を実施する回路1の回路図である。回路1は、モジュール2と、較正手段4と、を有する。   FIG. 1 is a circuit diagram of a circuit 1 embodying the present invention. The circuit 1 has a module 2 and calibration means 4.

モジュール2は、入力されたモジュールクロック信号(MCS)に基づいて動作するべく構成されている。例示用の回路1においては、モジュール2は、入力されたMCSに基づいてモジュール出力信号(MOS)を出力するべく構成されている。従って、MOSは、MCSから生成されるか又はMCSに基づいて生成されるものと見なすことが可能であり、且つ、例えば、MCSを2で除算したバージョンであってよい。又、モジュール2は、後述するように較正によって影響が付与される(即ち、較正される)別の信号(図示されてはいない)をも出力可能である。   The module 2 is configured to operate based on the input module clock signal (MCS). In the exemplary circuit 1, the module 2 is configured to output a module output signal (MOS) based on the input MCS. Accordingly, the MOS can be considered to be generated from the MCS or generated based on the MCS, and may be a version obtained by dividing MCS by 2, for example. Module 2 can also output another signal (not shown) that is affected (ie, calibrated) by calibration as described below.

較正手段4は、複数の較正期間の中のそれぞれの較正期間において、MCSの、又はMOSなどのMCSから生成された信号の、周波数の計測値を取得するべく構成されている。較正手段4に対するMCS及びMOSの入力は、いくつかの実施例においては1つのみを利用可能であることを示すべく、図1には、破線によって表されている。一実施例においては、MCSの周波数の計測値は、MCS又はMOS(観察対象信号(OS))の特徴をカウントした結果であってよい。   The calibration means 4 is configured to obtain a measurement value of the frequency of a signal generated from an MCS or an MCS such as a MOS in each of the calibration periods. The MCS and MOS inputs to the calibration means 4 are represented by dashed lines in FIG. 1 to show that in some embodiments only one is available. In one embodiment, the measured value of the frequency of MCS may be a result of counting features of MCS or MOS (observation target signal (OS)).

較正手段4は、内部で生成された正確な時間信号に基づいて、或いは、例えば、基準クロック信号(RCS)などの図1に示されている外部から供給された正確な時間信号に基づいて、それぞれの較正期間の持続時間を制御するべく構成可能である。図1におけるRCSの入力は、この場合にも、それが(内部で生成された正確な時間信号を利用可能であるという意味において)任意選択であってよいことを示すべく、破線によって表されている。   The calibration means 4 is based on an accurate time signal generated internally, or based on an accurate time signal supplied from the outside shown in FIG. 1 such as a reference clock signal (RCS), for example. It can be configured to control the duration of each calibration period. The input of the RCS in FIG. 1 is again represented by a dashed line to indicate that it may be optional (in the sense that an internally generated accurate time signal is available). Yes.

較正手段4によって利用されるRCS又はその他の時間信号は、それがMCSよりも正確であるという意味において「正確である」と見なすことができる。一実施例においては、較正手段4によって利用されるRCS又はその他の時間信号は、それが完全であるという意味において「正確である」と見なすことができる。   An RCS or other time signal utilized by the calibration means 4 can be considered “accurate” in the sense that it is more accurate than MCS. In one embodiment, the RCS or other time signal utilized by the calibration means 4 can be considered “accurate” in the sense that it is complete.

較正手段4は、MCS又はMOS又はRCS又は別の信号に基づいて、或いは、このような信号の組合せに基づいて、較正期間(又は、較正期間と、その較正期間に適用された遅延と、を有する較正サイクル)を実行する時期を決定可能である。モジュール2も、利用可能なこれらの信号に基づいて較正期間(又は、較正サイクル)を実行する時期を決定可能である。実際には、例えば、このような信号を使用することにより、外部ハードウェア又はソフトウェアを利用して較正期間(又は、較正サイクル)を実行する時期を決定可能である。   The calibration means 4 can determine the calibration period (or calibration period and the delay applied to the calibration period) based on MCS or MOS or RCS or another signal or based on a combination of such signals. It is possible to determine when to perform a calibration cycle). Module 2 can also determine when to perform a calibration period (or calibration cycle) based on these available signals. In practice, for example, by using such signals, it is possible to determine when to perform a calibration period (or calibration cycle) utilizing external hardware or software.

較正手段4は、一実施例においては、OSの特徴として、例えば、立ち上がり又は立ち下がりエッジ又は期間の長さをカウント可能である。一般に、任意の信号の特徴をカウント可能であることを理解されたい。   In one embodiment, the calibration means 4 can count, for example, the rising or falling edge or the length of the period as a feature of the OS. In general, it should be understood that features of any signal can be counted.

それぞれの較正期間(又は、較正サイクル)に続いて、較正手段4は、較正信号CSをモジュール2に出力してモジュール2の動作に影響を付与するか又はこれを構成し、これにより、モジュールの動作を較正するべく、動作可能である。較正手段4は、例えば、先行する較正期間において取得した関係する計測値に基づいて、或いは、複数の先行する較正期間を考慮することにより、CSを生成する。取得する計測値は、前述のようにカウントステップの結果であってよい。明らかになるように、このような影響の付与又は較正ステップは、基準クロック信号との関係において観察対象信号の不正確さを補償するべく機能する。   Following each calibration period (or calibration cycle), the calibration means 4 outputs a calibration signal CS to the module 2 to influence or configure the operation of the module 2, so that the module It is operable to calibrate the operation. The calibration means 4 generates CS based on, for example, related measurement values acquired in the preceding calibration period or by considering a plurality of preceding calibration periods. The acquired measurement value may be the result of the counting step as described above. As will become apparent, such an influencing or calibration step functions to compensate for inaccuracies in the observed signal in relation to the reference clock signal.

影響を付与するステップは、モジュール2によって利用される時間基準を調節又は設定するステップ、例えば、モジュールによって利用されるコンデンサのキャパシタンスを設定又は調節するステップ、或いは、モジュールによって利用される遅延ラインを制御するステップを伴うものであってよい。好適な実施例においては、影響を付与するステップは、時間基準を調節又は設定するステップを伴う。   The step of influencing may include adjusting or setting a time reference utilized by module 2, eg, setting or adjusting the capacitance of a capacitor utilized by the module, or controlling a delay line utilized by the module. It may involve a step to perform. In a preferred embodiment, the step of influencing involves adjusting or setting a time reference.

較正手段4は、連続した較正期間の間の時間インターバルの長さが、それぞれ、実質的に、OSの整数個のクロックサイクル(即ち、1つ又は複数の全体クロックサイクル)になるように、OSとの関係において較正期間を時間的に配置するべく構成されている。このような時間インターバルは、OSの立ち上がり又は立ち下がりエッジと共に開始又は終了する必要がないことを理解されたい。   The calibration means 4 determines that the length of the time interval between successive calibration periods is substantially an integer number of clock cycles of the OS (ie one or more total clock cycles). The calibration period is arranged in terms of time in relation to It should be understood that such time intervals need not start or end with the rising or falling edge of the OS.

換言すれば、較正手段4は、連続した較正期間がOSの少なくとも1つ又は複数の中間フルクロックサイクルによって時間的に分離されるように、且つ、時間の各部分を連結してその又はそれぞれの前述の中間フルクロックサイクルを排除した場合に(これらのサイクルは、必ずしも、立ち上がり又は立ち下がりエッジと共に開始又は終了する必要はない)、連続した前述の較正期間が互いに同一の時間的な関係を具備するように、OSとの関係において較正期間を時間的に配置するべく構成されている。このような時間的関係は、連続した較正期間が、連結の後に、実質的に隣り合うか、連続するか、又は接するというものであってよい。   In other words, the calibration means 4 connects the respective parts of time so that successive calibration periods are separated in time by at least one or more intermediate full clock cycles of the OS, and each or each When the above intermediate full clock cycles are eliminated (these cycles do not necessarily have to start or end with a rising or falling edge), the aforementioned consecutive calibration periods have the same temporal relationship with each other. As described above, the calibration period is arranged in terms of time in relation to the OS. Such a temporal relationship may be such that successive calibration periods are substantially adjacent, continuous, or touching after connection.

較正手段4は、RCS及びOS(MCS、又はMOS、又はMCSに基づいた別の信号)を利用し、較正期間を時間的に配置可能である。例えば、較正手段4は、OSを利用し、連続した較正期間がOSの少なくとも1つ又は複数の中間フルクロックサイクルによって時間的に分離されるようにすることができる。例えば、較正手段4は、OSのフルクロックサイクルをカウント可能である。較正手段4は、例えば、RCSを使用して1つの較正期間内のOSの最後の特徴(例えば、立ち上がりエッジ)とその較正期間の終点の間の期間を計測し、次いで、その期間を次の較正期間を開始する前に後続のOSの特徴(例えば、立ち上がりエッジ)との関係における遅延として(RCSを使用して)適用することにより、RCS及びOSを利用し、このような時間的な構成が存在するようにすることができる。   The calibration means 4 can use RCS and OS (MCS, or MOS, or another signal based on MCS) to arrange the calibration period in time. For example, the calibration means 4 may utilize an OS such that successive calibration periods are separated in time by at least one or more intermediate full clock cycles of the OS. For example, the calibration means 4 can count the full clock cycle of the OS. The calibration means 4 uses, for example, RCS to measure the period between the last feature of the OS in one calibration period (eg rising edge) and the end of the calibration period, and then the period is By applying RCS and OS (such as using RCS) as a delay in relation to subsequent OS features (eg, rising edge) before starting the calibration period, such temporal composition Can exist.

適用された遅延と、後続の較正期間と、の組合せを較正サイクルと呼称可能である。   The combination of applied delay and subsequent calibration period can be referred to as a calibration cycle.

較正サイクルは、例えば、複数のMCS(図示されてはいない)が供給され、且つ、MCSの間におけるスイッチングが望ましい場合には、外部的にトリガ可能であることを理解されたい。例えば、較正サイクルは、手動により、或いは、外部のソフトウェア又はハードウェアにより、トリガ可能である。   It should be understood that the calibration cycle can be triggered externally if, for example, multiple MCSs (not shown) are provided and switching between the MCSs is desired. For example, the calibration cycle can be triggered manually or by external software or hardware.

図2は、本発明を実施する方法6を規定するフローチャートである。方法6は、ステップ8、ステップ10、ステップ12、ステップ14、及びステップ16を有する。   FIG. 2 is a flowchart defining a method 6 for implementing the present invention. Method 6 has step 8, step 10, step 12, step 14, and step 16.

ステップ8において、新しい較正期間を開始するかどうかを決定している。従って、方法6は、新しい較正期間を開始する時点まで事実上待機する(ステップ8の「いいえ」)。新しい較正期間を開始する場合には(ステップ8の「はい」)、本方法は、ステップ10に進む。   In step 8, it is determined whether to start a new calibration period. Therefore, method 6 effectively waits until the start of a new calibration period (“No” in step 8). If a new calibration period is to be started (“Yes” in step 8), the method proceeds to step 10.

新しい較正期間が実際に始まる前に、先行する較正期間の終点の位置に基づいて遅延が適用されることを理解されたい。前述のように、適用された遅延と、後続の較正期間と、を総称し、較正サイクルと呼称可能である。   It should be understood that the delay is applied based on the location of the end point of the previous calibration period before the new calibration period actually begins. As mentioned above, the applied delay and the subsequent calibration period can be collectively referred to as a calibration cycle.

関係する較正期間が実際に始まったと考えられるステップ10において、OSの周波数の計測値を得るための技法の一例として、OSの特徴をカウントする。ステップ12において、現在の較正期間が終了したかどうかを決定している。従って、方法6は、このようなステップ10におけるカウントステップを継続することにより、較正期間が終了する時点まで事実上待機する(ステップ12の「いいえ」)。較正期間が終了した場合には(ステップ12の「はい」)、本方法は、ステップ14に進む。次の較正期間に対して適用する遅延を決定するべく、較正期間の終点の位置を記録する。   In step 10 where the relevant calibration period is believed to have actually begun, OS features are counted as an example of a technique for obtaining a measurement of the frequency of the OS. In step 12, it is determined whether the current calibration period has expired. Therefore, Method 6 effectively waits until the end of the calibration period by continuing such a counting step in Step 10 (“No” in Step 12). If the calibration period has expired (“Yes” in step 12), the method proceeds to step 14. Record the position of the end point of the calibration period to determine the delay to apply for the next calibration period.

ステップ14において、取得した計測値に基づいて、モジュール2の動作に対して影響を付与するか又は構成しており、この取得した計測値は、この例においては、ステップ10におけるカウントステップの結果である。次いで、本方法は、ステップ16に進む。   In step 14, an influence is given to or configured on the operation of the module 2 based on the acquired measurement value. In this example, the acquired measurement value is a result of the count step in step 10. is there. The method then proceeds to step 16.

ステップ16において、更なる較正期間(又は、更なる構成サイクル)を待つかどうか、即ち、更なる較正期間が存在するかどうかを決定している。更なる較正期間が存在しない場合、例えば、なんからの理由から更なる較正期間が不要であると決定された場合には、本方法は、終了する(ステップ16の「いいえ」)。さもなければ、本方法は、ステップ8に戻り(ステップ16の「はい」)、次の較正サイクルを開始するための正しい時期を待つことになる。   In step 16, it is determined whether to wait for a further calibration period (or further configuration cycle), i.e. whether there is a further calibration period. If there is no further calibration period, for example if it is determined that no further calibration period is required for any reason, the method ends (“No” in step 16). Otherwise, the method returns to step 8 (“Yes” in step 16) and waits for the correct time to start the next calibration cycle.

明らかになるように、本明細書に開示される後続の実施例は、RTCユニットに関係するものであるが、本発明は、例えば、正確な時間の追跡の維持を必要とする任意のユニット、或いは、例えば、1つのクロック信号と同期して動作することを要するが、そのクロック信号を常に利用しているわけではない任意の装置などの、その動作がモジュールクロック信号に基づいているその他のユニット(モジュール)の較正にも適用される。   As will become apparent, the subsequent examples disclosed herein relate to RTC units, but the present invention may be any unit that requires maintenance of accurate time tracking, for example, Or, for example, any other unit whose operation is based on a module clock signal, such as any device that needs to operate in synchronization with one clock signal but does not always use that clock signal. It also applies to (module) calibration.

以下、RTCユニットの自動較正用の実施例の概要について説明する。この実施例においては、RTCユニットの時間値が可能な限り厳密に正しい時間値を追随するように、(RTCユニットクロック信号又はMCSに基づいて動作する)RTCユニットの時間基準カウンタのリロード値を、周期的に、或いは、時々、調節している。相対的に高精度の基準クロック信号(RCS)を使用し、相対的に低精度のRTCユニットのクロック信号(MCS)を計測する。更に詳しく後述するように、特定の期間(計測ウィンドウ又は「較正期間」)について、2つのカウンタにより、(MCSの立ち上がりエッジとの関係において)MCSのフルサイクルと、(計測ウィンドウの終点におけるMCSの立ち上がりエッジとの関係において)MCSの期間残存値と、を、それぞれ、計測している。   Hereinafter, an outline of an embodiment for automatic calibration of the RTC unit will be described. In this embodiment, the reload value of the time base counter of the RTC unit (operating on the basis of the RTC unit clock signal or MCS) is set so that the time value of the RTC unit follows the correct time value as closely as possible. It is adjusted periodically or sometimes. A relatively high accuracy reference clock signal (RCS) is used, and a relatively low accuracy RTC unit clock signal (MCS) is measured. As will be described in more detail below, for a specific period (measurement window or “calibration period”), two counters (in relation to the rising edge of MCS) and the MCS full cycle (at the end of the measurement window) by two counters The MCS period residual value (in relation to the rising edge) is measured respectively.

開示された実施例においては、RTCユニットの時間基準カウンタ用のリロード値として、フルサイクル値(これは、カウントされた立ち上がりエッジの数であってよい)を直接的に使用しているが、これは、例えば、別の値との関係において間接的に利用することも可能である。例えば、数値演算の一部として使用可能である(例えば、望ましい時間基準に対して適合させるべく係数によって乗算する)。このような時間基準カウンタは、一般に、クロックサイクルを、例えば、秒、分、及び時間などの有用な時間の単位に変換するべく利用される。例えば、時間基準カウンタのリロード値が大きいほど、例えば、一秒の時間を計測するべくカウントを要するクロックサイクルの数も大きくなる。   In the disclosed embodiment, the full cycle value (which may be the number of rising edges counted) is directly used as the reload value for the time base counter of the RTC unit. Can be used indirectly in relation to another value, for example. For example, it can be used as part of a numerical operation (eg, multiplying by a factor to match a desired time reference). Such time base counters are typically utilized to convert clock cycles into useful units of time such as seconds, minutes, and hours. For example, the greater the reload value of the time reference counter, the greater the number of clock cycles that need to be counted, for example, to measure the time of one second.

以下の実施例においては、計測ウィンドウ(較正期間)の終点における期間残存値を使用し、MCSの立ち上がりエッジとの関係において次の計測ウィンドウ(較正期間)の開始点を遅延させている。この結果、明らかになるように、リロード値を最適な値に厳密に追随させるリロード値の変調が実現される(この値は、モジュールクロック信号の不正確性を補償するべく時間と共に変化する)。以下に開示される実施例(回路、方法など)を電子回路内において利用することにより、RCSを較正サイクル(それぞれのサイクルは、較正期間の開始点に対して適用された遅延と、その較正期間と、を有する)の間においてスイッチオフできるようにし、低電力動作を可能にしつつ、高精度と、(例えば、温度ドリフトに起因した)MCSの不正確性に応答したRTCユニットの自動再較正を実現可能である。   In the following embodiments, the period remaining value at the end point of the measurement window (calibration period) is used, and the start point of the next measurement window (calibration period) is delayed in relation to the rising edge of MCS. As a result, as will become apparent, a modulation of the reload value is achieved that causes the reload value to closely follow the optimum value (this value varies with time to compensate for inaccuracies in the module clock signal). By utilizing the embodiments (circuits, methods, etc.) disclosed below in an electronic circuit, the RCS calibration cycle (each cycle is the delay applied to the start of the calibration period and its calibration period) High accuracy and automatic recalibration of the RTC unit in response to MCS inaccuracies (e.g. due to temperature drift) while enabling low power operation It is feasible.

以下に開示される実施例は、好適には、(電子装置の一例としての)マイクロコントローラの実行コードによる更なるやり取りを伴うことなしに動作するべく、構成されている。即ち、この実施例は、別のエンティティとのやり取り(例えば、そのようなマイクロコントローラによる計算)の必要性を伴うことなしに、較正の自律的な実行を提供する。この実施例は、当然のことながら、組み込まれたユニット(RTCユニットなど)及びデュアルクロック動作能力を有する電子装置に対して全般的に適用可能であり、マイクロコントローラがその1つの例示用のタイプである。   The embodiments disclosed below are preferably configured to operate without further interaction with the execution code of a microcontroller (as an example of an electronic device). That is, this embodiment provides for autonomous execution of calibration without the need for interaction with another entity (eg, computation by such a microcontroller). This embodiment is, of course, generally applicable to embedded units (such as RTC units) and electronic devices with dual-clock operating capability, where the microcontroller is one example type. is there.

前述のように、RTCユニットは、RTCモジュールクロック信号によってクロック処理されるリロードカウンタにより、その時間基準(例えば、1秒の持続時間)を生成可能である。リロード値が時間基準の長さを決定する。このリロード値を調節することにより、RTCの時間基準を較正可能である。フルクロックサイクルの刻みにおいてのみリロード値を調節する(端数の値が破棄される)ことに起因し、システムの精度が限定されることになる。RTCクロック周波数及び時間基準の長さに応じて、残存誤差が迅速に蓄積し、月当たりに数分の逸脱になる可能性がある。しかしながら、本発明の実施例(例えば、後続の実施例)は、この潜在的な問題に対処しており、且つ、(明らかになるように)リロード値の変調を生成している。この結果、結果的に得られるリロード値は、概ね、理想的な値に厳格に追随する傾向を有することができる。   As described above, the RTC unit can generate its time reference (eg, 1 second duration) with a reload counter that is clocked by the RTC module clock signal. The reload value determines the length of the time base. By adjusting this reload value, the RTC time base can be calibrated. Due to adjusting the reload value only in increments of full clock cycles (fractional values are discarded), the accuracy of the system will be limited. Depending on the RTC clock frequency and the length of the time reference, residual errors can quickly accumulate and deviate by a few minutes per month. However, embodiments of the present invention (e.g., subsequent embodiments) address this potential problem and produce a reload value modulation (as will become apparent). As a result, the resulting reload value can generally have a tendency to closely follow the ideal value.

RTC較正システムにおける更なるの課題は、外部の影響(例えば、温度、湿度など)によって生じるRTCクロックの周波数ドリフトを検出及び再較正するというものである。例えば、後続の実施例などの本発明の実施例は、(相対的に低速で発生する)温度ドリフトなどの外部の影響を自動的に補正する。温度ドリフトとの関係において実現可能なRTC時間基準の精度は、基準クロック信号の品質と、較正インターバルと、によってのみ、実質的に左右されることになる。例えば、更なる温度センサに対するニーズは存在しない。   A further challenge in the RTC calibration system is to detect and recalibrate the frequency drift of the RTC clock caused by external influences (eg, temperature, humidity, etc.). For example, embodiments of the present invention, such as subsequent embodiments, automatically correct for external influences such as temperature drift (which occurs at a relatively slow rate). The accuracy of the RTC time reference that can be achieved in relation to temperature drift will depend substantially only on the quality of the reference clock signal and the calibration interval. For example, there is no need for additional temperature sensors.

明らかになるように、後続の実施例は、実現可能であるその高精度、周波数ドリフトを補償するための自動較正、更なるセンサ(温度センサなど)を必要としないこと、及び低実装負荷(例えば、追加の数学的処理が不要である)に起因し、有利であると考えられる。   As will become apparent, the subsequent embodiments show that high accuracy that is feasible, automatic calibration to compensate for frequency drift, no need for additional sensors (such as temperature sensors), and low mounting loads (eg, Is considered advantageous because no additional mathematical processing is required).

図3は、本発明を実施するシステム100の回路図である。システム100は、RTCユニット120と、システム発振ユニット(SOU)140と、自動較正ユニット(ACU)150と、を有する。システム100は、RTCクロック信号(MCS)110と、システムクロック信号(RCS)130と、を受信するべく動作可能である。   FIG. 3 is a circuit diagram of a system 100 that implements the present invention. The system 100 includes an RTC unit 120, a system oscillation unit (SOU) 140, and an automatic calibration unit (ACU) 150. System 100 is operable to receive an RTC clock signal (MCS) 110 and a system clock signal (RCS) 130.

図3に示されているように、ACU150は、システム100に内蔵されている。RTCクロック信号110(A)がクロック供給源としてRTCユニット120に対して入力されている。RTCユニット120は、RTCクロック信号110(A)の制御下においてカウントするべく構成されたリロードタイマ(図示されてはいない)により、その時間基準を生成/制御するべく構成されている。従って、リロードタイマのリロード値がRTC時間基準の持続時間を設定する。図3に示されているように、このリロード値は、ACU150によって供給される信号(F)によって設定又は制御可能である。   As shown in FIG. 3, the ACU 150 is built into the system 100. The RTC clock signal 110 (A) is input to the RTC unit 120 as a clock supply source. The RTC unit 120 is configured to generate / control its time reference by a reload timer (not shown) configured to count under the control of the RTC clock signal 110 (A). Therefore, the reload value of the reload timer sets the RTC time base duration. As shown in FIG. 3, this reload value can be set or controlled by a signal (F) supplied by the ACU 150.

システムクロック信号130(B)は、SOU140に供給されており、このクロック信号は、この実施例においては、RTCクロック信号110(A)よりも高速及び高精度である。SOU140は、システムクロック信号130(B)に基づいて、導出された基準クロック信号(E)をACU150に対して供給するべく構成されている。従って、基準クロック信号(E)は、システムクロック信号130と同一であるか又はこれに依存すると見なすことができる。SOU140は、システムクロック信号(B)及び/又はその導出された基準クロック(E)をスイッチオン/オフするべく動作可能である。   System clock signal 130 (B) is provided to SOU 140, which in this embodiment is faster and more accurate than RTC clock signal 110 (A). The SOU 140 is configured to supply the derived reference clock signal (E) to the ACU 150 based on the system clock signal 130 (B). Accordingly, the reference clock signal (E) can be considered to be the same as or dependent on the system clock signal 130. The SOU 140 is operable to switch on / off the system clock signal (B) and / or its derived reference clock (E).

ACU150は、供給された基準クロック信号(E)によってクロック処理されるべく構成されている。又、明らかになるように、較正の実行及び/又はウェークアップ/スリープ信号(D)の生成の際に使用されるべく、RTCクロック信号(A)も、ACU150に入力されている。   The ACU 150 is configured to be clocked by the supplied reference clock signal (E). Also, as will become apparent, an RTC clock signal (A) is also input to the ACU 150 for use in performing calibration and / or generating a wake-up / sleep signal (D).

較正サイクル(適用された遅延に較正期間を加えたもの)の後に、時間基準リロード値信号(F)がRTCユニット120に対して入力され、且つ、基準クロック信号(E)の発振をスイッチオフするべく、スリープ信号(D)がシステム発振ユニット140に対して出力される。時間基準リロード値信号(F)は、現在の時間基準リロード値を維持又は変更することができることを理解されたい。   After a calibration cycle (applied delay plus calibration period), a time reference reload value signal (F) is input to the RTC unit 120 and switches off the oscillation of the reference clock signal (E). Therefore, the sleep signal (D) is output to the system oscillation unit 140. It should be understood that the time base reload value signal (F) can maintain or change the current time base reload value.

RTCユニット120は、連続した較正サイクルの間のインターバルの持続時間を決定する際に使用されるように、即ち、較正インターバルの生成のために、ACU150に対してティック信号(tick signal)(C)を供給するべく構成されている。ティック信号(C)は、一例として、RTCユニット120の(較正された)時間基準によって変調されたRTCクロック信号(A)の受信された立ち上がりエッジに基づいたものであってよい。較正インターバルが経過したら、これは、新しい較正サイクルが始まることを通知するものであり、メイン発振ユニット(SOU140)が、システムクロック信号(B)及び基準クロック信号(E)の発振をスイッチオンするべく、ウェークアップされ(D)、且つ、新しい較正サイクルが開始される。SOU140は、ウェークアップ/スリープ信号(D)の制御下において、基準クロック信号(E)及びシステムクロック信号(B)を同時にターンオン及びオフさせ、例えば、その両方がオフの際に電力を節約するべく、動作可能であってよいことを理解されたい。   The RTC unit 120 is used in determining the duration of the interval between successive calibration cycles, i.e., for generating a calibration interval, the tick signal (C) to the ACU 150. Is configured to supply. The tick signal (C) may be based on the received rising edge of the RTC clock signal (A) modulated by the (calibrated) time reference of the RTC unit 120, as an example. When the calibration interval elapses, this signals that a new calibration cycle will begin, so that the main oscillating unit (SOU 140) will switch on the oscillation of the system clock signal (B) and the reference clock signal (E). Wake up (D) and a new calibration cycle is started. The SOU 140 turns on and off the reference clock signal (E) and the system clock signal (B) simultaneously under the control of the wakeup / sleep signal (D), for example, to save power when both are off, It should be understood that it may be operable.

本システム100について更に詳細に説明する前に、まず、その動作の理論について説明することとする。   Before describing the system 100 in more detail, first the theory of operation will be described.

本システム100は、それぞれの較正期間に基づいて、RTCユニット120の時間基準カウンタの(リロード)値を自動的に決定するべく構成されている。この時間基準カウンタは、RTCクロック信号110(A)のサイクルをカウントするべく構成されており、この信号は、周波数fRTCを具備するものと見なすことができる。カウンタが再起動されるまでのサイクルの数は、時間基準(time_base)、即ち、モジュールがその最小時間単位の持続時間(例えば、1秒)であると見なすものを定義している。 The system 100 is configured to automatically determine the (reload) value of the time reference counter of the RTC unit 120 based on the respective calibration period. This time reference counter is configured to count the cycles of the RTC clock signal 110 (A), which can be considered as having a frequency f RTC . The number of cycles before the counter is restarted defines the time base (time_base), ie, what the module considers to be its minimum time unit duration (eg, 1 second).

最適な時間基準リロード値(reload_valueopt)は、次のように表現可能である。 The optimum time base reload value (reload_value opt ) can be expressed as follows.

reload_valueopt=fRTC・time_base reload_value opt = f RTC · time_base

結果的に得られる最適なリロード値は、通常、整数と小数値を有する浮動小数点数であってよい。しかしながら、実際には、時間基準カウンタは、フルクロックサイクルのみをカウント可能であり、即ち、RTCクロックサイクルの小数部分は考慮されない。   The resulting optimal reload value may typically be a floating point number with an integer and a decimal value. In practice, however, the time base counter can only count full clock cycles, i.e. the fractional part of the RTC clock cycle is not taken into account.

時間基準をRTCクロック期間によって除算された商に応じて、小数値の値は、0〜1の範囲となろう。時間基準カウンタがそうであるように、この小数値を無視した際には、RTCユニットのそれぞれのタイマティックは、小さな誤差を伴うことになり、そのような誤差は、時間と共に蓄積し、時間信号の逸脱を増大させる。例えば、RTCユニットが過剰な高速で稼働していると見えることになろう。   Depending on the quotient divided by the RTC clock period in the time base, the fractional value will be in the range of 0-1. As with time reference counters, when this decimal value is ignored, each timer tick of the RTC unit will be accompanied by a small error, such error accumulates with time, and the time signal Increase the deviation. For example, it may appear that the RTC unit is operating at an excessively high speed.

本実施例においては、時間基準カウンタのリロード値を変調することにより、このような逸脱を防止又は補償可能である。このような変調は、本実施例においては、以下の原理に従って稼働するべく構成されたACU150によって自動的に提供される。この原理を理解するために有用なタイミング図である図4を参照されたい。   In this embodiment, such deviation can be prevented or compensated by modulating the reload value of the time reference counter. Such modulation is automatically provided in this embodiment by an ACU 150 configured to operate according to the following principles. Please refer to FIG. 4, which is a timing diagram useful for understanding this principle.

図4のタイミング図は、較正期間が互いに同一の持続時間を具備することを示す等しい幅の一連の矩形として示されたそれぞれの個別の較正期間(計測ウィンドウ)を有する連続した較正サイクルを示している。RTCクロック信号(A)も、較正期間に並んで示されており、それぞれの信号の立ち上がりエッジが下方を指す矢印によって表されている。   The timing diagram of FIG. 4 shows a continuous calibration cycle with each individual calibration period (measurement window) shown as a series of equal width rectangles indicating that the calibration periods have the same duration as each other. Yes. The RTC clock signal (A) is also shown side by side in the calibration period, and the rising edge of each signal is represented by an arrow pointing downward.

図4の場合には、(後述する図5とは対照的に)、連続した較正期間の間にギャップ又はブレークが存在していない。   In the case of FIG. 4 (as opposed to FIG. 5 described below), there are no gaps or breaks between successive calibration periods.

較正期間内においては、立ち上がりエッジとの関係におけるフルRTCクロックサイクル、即ち、立ち上がりエッジイベント、がカウントされる。図4に、一例として示されているように、第1較正期間においては、4つのエッジが、第2較正期間においては、3つのエッジが、そして、第3較正期間においては、4つのエッジがカウントされており、以下同様である。   Within the calibration period, full RTC clock cycles in relation to the rising edge, ie rising edge events, are counted. As shown by way of example in FIG. 4, there are four edges in the first calibration period, three edges in the second calibration period, and four edges in the third calibration period. The same applies hereinafter.

これらの較正期間は、基準クロック信号(E)に基づいて生成されており、且つ、従って、RTCクロック信号(A)よりも正確であるが、これに対して非同期状態にある。理論的には、図4に示されているように、1つの較正期間がギャップを伴うことなしにその前のものに後続している場合には、較正期間の連続した開始点は、RTCクロック信号(A)との関係においてシフトする。RTCクロック信号(A)との関係における較正期間の開始点のこの変化する相対位置に応じて、適宜、1つのエッジイベントがそれなりにカウントされる。このカウントされた値の変動は、RTC時間基準カウンタの(時間基準リロード値信号(F)によって制御される)リロード値の必要な変調を直接的に表している。時間基準リロード値信号(F)は、カウントステップの結果自体を、或いは、例えば、アップ/ダウン増分信号を、保持可能であることを理解されたい。   These calibration periods are generated based on the reference clock signal (E) and are therefore more accurate than the RTC clock signal (A), but are out of sync with it. In theory, as shown in FIG. 4, if one calibration period follows the previous one without a gap, the continuous starting point of the calibration period is the RTC clock. Shift in relation to signal (A). Depending on this changing relative position of the starting point of the calibration period in relation to the RTC clock signal (A), one edge event is counted accordingly. This variation in the counted value directly represents the required modulation of the reload value (controlled by the time reference reload value signal (F)) of the RTC time reference counter. It should be understood that the time reference reload value signal (F) can hold the result of the counting step itself or, for example, an up / down increment signal.

安定したRTCクロック信号(A)の場合には、(リロード値として直接的に使用可能である)カウント結果のシーケンスは、反復較正パターンと呼称可能な周期的な振る舞いを呈する。この較正パターンは、図4においては、4、4、3の反復パターンである。1つの期間内における値の平均(図4の例においては、3.667)は、最適な時間基準値(reload_valueopt)に非常に接近することになる。従って、実現可能な精度は、いまや、基準クロック信号(E)の精度及び分解能にのみ限定される。 In the case of a stable RTC clock signal (A), the sequence of count results (which can be used directly as a reload value) exhibits a periodic behavior that can be referred to as a repetitive calibration pattern. This calibration pattern is a repeating pattern of 4, 4, 3 in FIG. The average of the values within one period (3.667 in the example of FIG. 4) will be very close to the optimal time reference value (reload_value opt ). Therefore, the realizable accuracy is now limited only to the accuracy and resolution of the reference clock signal (E).

電力を節約するべく時々システムクロック信号(B)をスイッチオフすることができるように、連続した較正サイクルの間にギャップを具備することが望ましい。この観点において、図4のものに似たタイミング図ではあるが、連続した較正サイクルの間に(RTCクロック信号の多数のサイクルに対応するものであってよい)ブレーク又はギャップを示す図5を参照されたい。一例として、一実施例においては、(較正サイクルの)較正期間は、250msの持続時間を具備可能であり、且つ、連続した較正サイクルの間のインターバルは、1分、或いは、場合によっては、10分の持続時間を具備可能である。   It is desirable to have a gap between successive calibration cycles so that the system clock signal (B) can be switched off from time to time to save power. In this regard, see a timing diagram similar to that of FIG. 4, but showing a break or gap between successive calibration cycles (which may correspond to multiple cycles of the RTC clock signal). I want to be. As an example, in one embodiment, the calibration period (of the calibration cycle) can have a duration of 250 ms, and the interval between successive calibration cycles is 1 minute, or in some cases 10 It can have a duration of minutes.

連続した新しい較正期間の開始点をシフトさせる図4の振る舞いを維持するべく、本実施例においては、ACU150により、較正期間内のRTCクロック信号(A)の最後の立ち上がりエッジと較正期間の終点の間の残っている時間(残存期間)を計測している。この「残存期間」は、次の較正サイクルにおいて適用するべき、即ち、RTCクロック信号の後続の立ち上がりエッジとの関係において次の較正期間の開始点を遅延させるための、望ましい遅延を表している(図5を参照されたい)。この手順を利用することにより、図4に示されているものと実質的に同一の振る舞いを維持しつつ、較正サイクルの間にシステムクロック信号(B)及び/又は基準クロック信号(E)がスイッチオフされる時間ギャップ(較正インターバル)を挿入可能である。   In order to maintain the behavior of FIG. 4 which shifts the starting point of successive new calibration periods, in this embodiment, the ACU 150 causes the last rising edge of the RTC clock signal (A) within the calibration period and the end of the calibration period to be The remaining time (remaining period) is measured. This “remaining period” represents the desired delay to be applied in the next calibration cycle, ie to delay the start of the next calibration period in relation to the subsequent rising edge of the RTC clock signal ( See FIG. 5). By utilizing this procedure, the system clock signal (B) and / or the reference clock signal (E) are switched during the calibration cycle while maintaining substantially the same behavior as shown in FIG. It is possible to insert a time gap (calibration interval) that is turned off.

図6は、ACU150の例示用の実装を示す回路図である。ACU150は、較正インターバル生成器210と、エッジ検出器220と、計測ウィンドウ生成器230と、CNTRTCカウンタ240と、CNTDRCカウンタ250と、を有する。   FIG. 6 is a circuit diagram illustrating an exemplary implementation of ACU 150. The ACU 150 includes a calibration interval generator 210, an edge detector 220, a measurement window generator 230, a CNRTTC counter 240, and a CNTDRC counter 250.

ACU150は、基準クロック信号(E)、RTCクロック信号(A)、及びティック信号(C)に基づいて動作するべく構成されているが、わかりやすくするべく、図6には、様々な要素に対する基準クロック信号(E)の入力は示されていない。   The ACU 150 is configured to operate based on the reference clock signal (E), the RTC clock signal (A), and the tick signal (C), but for the sake of clarity, FIG. The input of the clock signal (E) is not shown.

較正サイクルの開始は、較正インターバル生成器210によって起動され、この較正インターバル生成器は、RTCユニット120から供給されるティック信号(C)に基づいてRTCタイマティックをカウントするべく構成されている。このカウンタが満了した場合に、システムクロック信号(B)と、従って、基準クロック信号(E)と、をスイッチオンするべく、ウェークアップ信号(D)がSOU140に対して出力される。この結果、新しい較正サイクルが開始されることになる。   The start of the calibration cycle is triggered by the calibration interval generator 210, which is configured to count RTC timer ticks based on the tick signal (C) supplied from the RTC unit 120. When this counter expires, a wake-up signal (D) is output to the SOU 140 to switch on the system clock signal (B) and thus the reference clock signal (E). This will start a new calibration cycle.

較正サイクルの開始は、RTCクロック信号(A)と同期している。このために、エッジ検出器220がRTCクロックの次の立ち上がりエッジにおいて開始信号(H)を供給する。この開始信号(H)は、計測ウィンドウ生成器230を起動する。計測ウィンドウ生成器230は、遅延カウンタ値(I)のカウントダウンを開始し、この遅延カウンタ値は、以前の較正サイクルに基づいてCNTDRCカウンタ250から供給される。遅延値が0に到達するのに伴って、RTCクロックサイクルカウンタ(CNTRTCカウンタ240)が(図6に示されてはいないリセット信号に基づいて)0に設定され、且つ、現在の較正サイクルの較正期間が開始される。   The start of the calibration cycle is synchronized with the RTC clock signal (A). For this purpose, the edge detector 220 supplies a start signal (H) at the next rising edge of the RTC clock. This start signal (H) activates the measurement window generator 230. The measurement window generator 230 starts counting down the delay counter value (I), which is supplied from the CNTDRC counter 250 based on the previous calibration cycle. As the delay value reaches 0, the RTC clock cycle counter (CNTRTC counter 240) is set to 0 (based on a reset signal not shown in FIG. 6) and the calibration of the current calibration cycle The period starts.

較正期間(計測ウィンドウ)が有効である限り、イネーブル信号(J)も有効である。イネーブル信号(J)が有効である限り、RTCクロックサイクルカウンタ(CNTRTCカウンタ240)は、エッジ検出器220によって供給されるそれぞれの新しいエッジストローブ信号(K)に伴ってカウントアップする。同時に、イネーブル信号(J)が有効である限り、期間残存CNTDRCカウンタ250が、それぞれの基準クロック信号(F)サイクルに伴ってカウントアップする。RTCクロック信号(A)のそれぞれの立ち上がりエッジにおいて、エッジ検出器220は、リセット信号(L)を出力し、「残存期間」カウンタCNTDRC250をクリアする。   As long as the calibration period (measurement window) is valid, the enable signal (J) is also valid. As long as the enable signal (J) is valid, the RTC clock cycle counter (CNTRTC counter 240) counts up with each new edge strobe signal (K) supplied by the edge detector 220. At the same time, as long as the enable signal (J) is valid, the remaining period CNTDRC counter 250 counts up with each reference clock signal (F) cycle. At each rising edge of the RTC clock signal (A), the edge detector 220 outputs a reset signal (L) and clears the “remaining period” counter CNTDRC 250.

基準クロック信号(E)を参照して計測ウィンドウ生成器230によって計測される較正期間時間の満了の際に、イネーブル信号(J)がディスエーブルされ、この結果、カウンタCNTRTC240及びCNTDRC250は、動作を停止し、且つ、それぞれの値を保持する。リセット信号(L)は、この時点においては、「残存期間」カウンタCNTDRC250をクリアしない。   At the expiration of the calibration period time measured by the measurement window generator 230 with reference to the reference clock signal (E), the enable signal (J) is disabled, so that the counters CNRTTC 240 and CNTDRC 250 stop operating. And each value is held. The reset signal (L) does not clear the “remaining period” counter CNTDRC 250 at this time.

その較正サイクルの較正期間(計測ウィンドウ)におけるRTCクロック信号の立ち上がりエッジなどのエッジを基本的にカウントしたCNTRTC240のカウンタ値は、RTCユニット120の時間基準リロード値として、且つ、この実施例においては、直接的に時間基準リロード値信号(F)として、直接的に使用される。期間残存カウンタCNTDRC250が、その値を保持し、この値は、次の較正サイクルの遅延値(I)として使用される。   The counter value of CNTRTC 240 that basically counted edges such as the rising edge of the RTC clock signal in the calibration period (measurement window) of the calibration cycle is the time reference reload value of the RTC unit 120, and in this embodiment, Directly used as a time reference reload value signal (F). The period remaining counter CNTDRC 250 holds the value, which is used as the delay value (I) for the next calibration cycle.

次いで、計測ウィンドウ生成器230が終了信号(M)を較正インターバル生成器210に対して出力し、この結果、スリープ信号(D)がSOU140対して出力される。相応して、システムクロック信号(B)及び基準クロック信号(E)がスイッチオフされる。インターバルが経過し、且つ、新しい較正サイクルが開始される時点まで、RTCユニットのタイマティック(C)をカウントするべく、較正インターバル生成器210が再起動される。   The measurement window generator 230 then outputs an end signal (M) to the calibration interval generator 210, resulting in a sleep signal (D) being output to the SOU 140. Correspondingly, the system clock signal (B) and the reference clock signal (E) are switched off. The calibration interval generator 210 is restarted to count the timer ticks (C) of the RTC unit until the interval expires and a new calibration cycle is initiated.

図7は、本発明を実施する方法300のフローチャートである。方法300は、ステップ302〜ステップ328を有する。   FIG. 7 is a flowchart of a method 300 for implementing the present invention. The method 300 includes steps 302 to 328.

方法300は、先行する較正サイクルの終点に続いて、ステップ302において開始される。ステップ302において、較正サイクル間において電力を節約するべく、システムクロック信号(B)及び基準クロック信号(E)をスイッチオフしている。次いで、ステップ304において、較正サイクルの間のインターバルを決定可能なように、較正インターバル生成器210のカウンタに読み込んでいる。   Method 300 begins at step 302 following the end of a previous calibration cycle. In step 302, the system clock signal (B) and the reference clock signal (E) are switched off to save power between calibration cycles. Then, in step 304, the counter of the calibration interval generator 210 is read so that the interval between calibration cycles can be determined.

ステップ306において、ティック信号(C)がRTCユニット120から受信された際に、この較正インターバル生成器201のカウンタに読み込まれた値を減分しており、この時点で、本方法は、ステップ308に進む。ステップ308において、較正インターバルが経過したかどうか、即ち、較正インターバル生成器210のカウンタに読み込まれた値がゼロに減分されたかどうかを決定している。   In step 306, when the tick signal (C) is received from the RTC unit 120, the value read into the counter of the calibration interval generator 201 is decremented, at which point the method proceeds to step 308. Proceed to In step 308, it is determined whether the calibration interval has elapsed, that is, whether the value read into the counter of the calibration interval generator 210 has been decremented to zero.

方法300は、ステップ306に戻り、且つ、読み込まれた値を次のティック信号(C)において減分することにより、較正インターバル生成器210のカウンタに読み込まれた値がゼロに減分される時点で、事実上待機する(ステップ308の「いいえ」)。値がゼロに減分されたら(ステップ308の「はい」)、本方法は、新しい較正サイクルが開始されるのに伴って、ステップ310に進む。   Method 300 returns to step 306 and when the value read into the counter of calibration interval generator 210 is decremented to zero by decrementing the read value in the next tick signal (C). In effect, the system waits (“NO” in step 308). If the value is decremented to zero (“Yes” in step 308), the method proceeds to step 310 as a new calibration cycle is initiated.

ステップ310において、システムクロック信号(B)及び基準クロック信号(E)をスイッチオンしている。次いで、本方法は、ステップ312に進み、(例示用のクロック信号の特徴としての)RTCクロック信号(A)の立ち上がりエッジを待つ(ステップ312の「いいえ」)。このような立ち上がりエッジが検出されたら(ステップ312の「はい」)、本方法は、ステップ314に進む。   In step 310, the system clock signal (B) and the reference clock signal (E) are switched on. The method then proceeds to step 312 and waits for the rising edge of the RTC clock signal (A) (as an example clock signal feature) (“No” in step 312). If such a rising edge is detected (“Yes” in step 312), the method proceeds to step 314.

ステップ314において、カウンタ値CNTDRCが0に等しいかどうかを判断し、且つ、等しくない場合には(ステップ314の「いいえ」)、連続的にステップ316を通過することにより、0に等しくなる時点まで(ステップ314の「はい」)、基準クロック信号(E)のサイクルごとに、値を減分する。この結果、較正サイクルの較正期間(計測ウィンドウ)の開始点が、先行する較正サイクルから保持されたカウンタ値CNTDRCに従って、RTCクロック信号(A)の立ち上がりエッジとの関係において遅延される。   In step 314, it is determined whether the counter value CNTDRC is equal to 0, and if not equal (“No” in step 314), by continuously passing through step 316, until the time when it becomes equal to 0 (“Yes” in step 314), the value is decremented every cycle of the reference clock signal (E). As a result, the starting point of the calibration period (measurement window) of the calibration cycle is delayed in relation to the rising edge of the RTC clock signal (A) according to the counter value CNTDRC held from the preceding calibration cycle.

カウンタ値CNTDRCが0に到達したら(ステップ314の「はい」)、本方法は、較正サイクルの較正期間の開始を象徴するステップ318に進む。ステップ318においては、カウンタ値CNTRTCを0に設定する。   If the counter value CNTDRC reaches 0 (“Yes” in step 314), the method proceeds to step 318, which symbolizes the start of the calibration period of the calibration cycle. In step 318, the counter value CNRTTC is set to zero.

次いで、本方法は、較正期間(計測ウィンドウ又は計測時間)が満了していないという仮定の下に(ステップ322及びステップ324の「いいえ」)、RTCクロック信号(A)の次の立ち上がりエッジが検出される時点まで、ステップ320、ステップ322、及びステップ324を通じたループを循環する。このそれぞれのループにおいて、カウンタ値CNTDRCは、ステップ320において、基準クロック信号(E)のサイクルごとに1だけ増分される。   The method then detects the next rising edge of the RTC clock signal (A) under the assumption that the calibration period (measurement window or measurement time) has not expired (“No” in steps 322 and 324). The loop through step 320, step 322, and step 324 is cycled to the point in time. In each of these loops, the counter value CNTDRC is incremented by 1 at step 320 for each cycle of the reference clock signal (E).

RTCクロック信号(A)の立ち上がりエッジが検出されたら(ステップ322の「はい」)、本方法は、ステップ326を介してステップ322及び324の間を通過するが、このステップにおいては、カウンタ値CNTRTCを増分してその立ち上がりエッジを正式にカウントすると共に、記録された遅延(残存期間)値を正式にゼロにするべく、カウンタ値CNTDRCを0にリセットする。   If a rising edge of the RTC clock signal (A) is detected (“Yes” in step 322), the method passes between steps 322 and 324 via step 326, in which the counter value CNRTTC And the counter value CNTDRC is reset to 0 so that the recorded delay (remaining period) value is formally zero.

相応して、計測時間(較正期間)が経過したと判明した際には(ステップ324の「はい」)、カウンタ値CNTRTCは、較正期間において検出されたRTCクロック信号(A)の立ち上がりエッジの数を表しており、且つ、カウンタ値CNTDRCは、RTCクロック信号(A)の最後の立ち上がりエッジと較正期間の終点の間の時間である基準クロック信号(E)のクロックサイクル内の「残存期間」時間を表している。   Accordingly, when it is determined that the measurement time (calibration period) has elapsed (“Yes” in step 324), the counter value CNRTTC is the number of rising edges of the RTC clock signal (A) detected during the calibration period. And the counter value CNTDRC represents the “remaining period” time in the clock cycle of the reference clock signal (E), which is the time between the last rising edge of the RTC clock signal (A) and the end of the calibration period. Represents.

次いで、カウンタ値CNTRTCを使用し、RTCユニット120によって使用される時間基準を設定する。次いで、本方法は、ステップ302に戻り、システムを低電力動作モードに投入するべく、システムクロック信号(B)及び/又は基準クロック信号(E)がスイッチオフされる。カウンタ値CNTDRCは、(ステップ314及び316において)次の較正期間をRTCクロック信号(A)の立ち上がりエッジとの関係において遅延させるための遅延として使用されるべく保持される。   The counter value CNRTTC is then used to set the time reference used by the RTC unit 120. The method then returns to step 302 where the system clock signal (B) and / or the reference clock signal (E) are switched off to put the system into a low power mode of operation. The counter value CNTDRC is held (in steps 314 and 316) to be used as a delay to delay the next calibration period relative to the rising edge of the RTC clock signal (A).

付記1:本明細書には、RTCクロック(A)に基づいて動作し、時刻及び日付をカウントするRTCユニット(120)又は任意の類似したユニットと、RTCクロックを較正するべく、第2クロック(基準クロック、E)に基づいて動作する自動較正ユニット(150)と、を有する電子装置用のリアルタイムクロック自動較正システムが開示されている。   Appendix 1: This specification includes an RTC unit (120) that operates based on the RTC clock (A) and counts time and date, or any similar unit, and a second clock ( A real-time clock auto-calibration system for an electronic device is disclosed having an auto-calibration unit (150) operating on the basis of a reference clock, E).

付記2:本明細書には、RTCクロックの信号入力(A)、基準クロックのクロック入力(E)、RTCユニットからの時間ティック信号の信号入力(C)、RTCユニットの時間基準用のリロード値を提供する値出力(時間基準リロード値、F)、及びシステムクロックをスイッチオン/オフして電力節約モードを提供するべくシステム発振ユニットを制御するウェークアップ及びスリープの信号出力(D)という入力及び出力を有する前述のシステム(付記1を参照されたい)において動作する自動較正ユニットが開示されている。   Appendix 2: This specification includes RTC clock signal input (A), reference clock clock input (E), time tick signal signal input from RTC unit (C), and RTC unit time reference reload value Input and output of value output (time reference reload value, F) and wake-up and sleep signal output (D) to control system oscillation unit to switch system clock on and off to provide power saving mode An automatic calibration unit is disclosed that operates in the aforementioned system (see Appendix 1) having

付記3:前述の自動較正ユニット(付記2を参照されたい)は、較正インターバル及び制御信号生成用のユニット(210)、RTCクロックエッジ検出及び制御信号生成用のユニット(220)、計測ウィンドウ及び制御信号を生成するユニット(230)、RTCクロックサイクルをカウントするユニット(CNTRTC、240)、及び基準クロックサイクルをカウントするユニット(CNTDRC、250)を有することができる。   APPENDIX 3: The automatic calibration unit described above (see Appendix 2) includes a calibration interval and control signal generation unit (210), an RTC clock edge detection and control signal generation unit (220), a measurement window and control. A unit (230) that generates a signal, a unit (CNTRTC, 240) that counts RTC clock cycles, and a unit (CNTDRC, 250) that counts reference clock cycles can be included.

付記4:本明細書には、RTC時間ティックイベントをカウントして較正インターバルを生成するステップと、較正インターバルが経過した際にウェークアップ信号を生成するステップと、終了信号(M)の入力の際に較正インターバルを再開すると共にスリープ信号を出力するステップと、を有する前述のシステム(付記3を参照されたい)によって実行されるRTC自動較正を周期的に開始するための時間インターバルを生成する方法が開示されている。   Appendix 4: This specification includes the steps of counting RTC time tick events to generate a calibration interval, generating a wake-up signal when the calibration interval has passed, and upon entering an end signal (M) Resuming the calibration interval and outputting a sleep signal, and a method for generating a time interval for periodically initiating RTC autocalibration performed by the aforementioned system (see Appendix 3) having Has been.

付記5:本明細書には、RTCクロックの立ち上がりエッジを検出するステップと、CNTDRCの以前のカウンタ値によって付与される遅延時間のカウントを開始するステップと、遅延時間の満了時にCNTRTCのカウンタ値をリセットするステップと、計測ウィンドウ時間が稼働している際に計測ウィンドウ時間のカウントを開始するステップと、カウンタCNTDRCによってRTCクロックサイクルをカウントするステップと、カウンタCNTDRCによってシステムクロックサイクルをカウントするステップと、RTCクロックのそれぞれの立ち上がりエッジの際にCNTDRC値を0にリセットするステップと、計測ウィンドウ時間の満了の際にカウンタCNTRTC及びCNTDRCを停止及び保持するステップと、CNTRTCのカウンタ値を出力するステップと、終了信号を出力するステップと、RTC時間基準リロード値としてCNTRTCのカウンタ値を使用するステップと、を有する前述のシステム(付記3を参照されたい)上において動作するRTC自動較正方法が開示されている。   Supplementary Note 5: In this specification, the step of detecting the rising edge of the RTC clock, the step of starting the counting of the delay time given by the previous counter value of CNTDRC, and the counter value of CNTRTC when the delay time expires are described. Resetting; starting counting the measurement window time when the measurement window time is running; counting the RTC clock cycle by the counter CNTDRC; counting the system clock cycle by the counter CNTDRC; Resetting the CNTDRC value to 0 at each rising edge of the RTC clock, stopping and holding the counters CNRTTC and CNTDRC when the measurement window time expires, CNT Operating on the aforementioned system (see Appendix 3) having the steps of outputting a TC counter value, outputting an end signal, and using the CNTRTC counter value as the RTC time base reload value An RTC automatic calibration method is disclosed.

付記6:本明細書には、前述の較正インターバルの満了の際に(付記4を参照されたい)、前述のRTC自動較正ランを開始するステップ(付記5を参照されたい)と、前述の終了信号の出力の際に(付記5を参照されたい)、前出の較正インターバルランを開始するステップ(付記4を参照されたい)と、を有する前述のシステム(付記3を参照されたい)上において動作するRTC自動較正ルーチンを実行する方法が開示されている。   Appendix 6: This specification includes the steps of initiating the RTC autocalibration run described above (see Appendix 5) upon expiration of the calibration interval described above (see Appendix 5) and the termination described above. On output of a signal (see Appendix 5), on the aforementioned system (see Appendix 3), the step of starting the above calibration interval run (see Appendix 4). A method for performing an operating RTC autocalibration routine is disclosed.

付記7:本明細書には、前述の付記6の方法を周期的に反復するステップと、等距離の較正インターバルを使用し、且つ、これにより、時間の経過に伴ってRTC時間基準値の振る舞いの平均化を実現するステップと、を有する前述のシステム(付記3を参照されたい)上において動作するRTC自動ルーチンサイクルを実行する方法が開示されている。   Appendix 7: This specification uses the steps of periodically repeating the method of Appendix 6 above, and using equidistant calibration intervals, so that the behavior of the RTC time reference value over time A method for performing an RTC automatic routine cycle operating on the aforementioned system (see Appendix 3) having the steps of:

これらのシステム/方法は、ハードウェア又はソフトウェアにおいて実装可能である。これらのシステム及び方法をハードウェアにおいて実装することが望ましい。   These systems / methods can be implemented in hardware or software. It is desirable to implement these systems and methods in hardware.

前述の態様のいずれのものにおいても、様々な特徴は、ハードウェアにおいて、或いは、1つ又は複数のプロセッサ上において稼動するソフトウェアモジュールとして実装可能である。1つの態様の特徴は、その他の態様の中の任意のものに対して適用可能である。   In any of the foregoing aspects, the various features can be implemented in hardware or as software modules running on one or more processors. The features of one aspect are applicable to any of the other aspects.

又、本発明は、本明細書に記述されている方法の中の任意のものを実行するコンピュータプログラム又はコンピュータプログラムプロダクトと、本明細書に記述されている方法の中のいずれかのものを実行するプログラムがその上部に保存されているコンピュータ可読媒体と、をも提供する。   The present invention also provides a computer program or computer program product that performs any of the methods described herein and any one of the methods described herein. And a computer readable medium having a program stored thereon stored thereon.

本発明を実施するコンピュータプログラムは、コンピュータ可読媒体上に保存可能であり、或いは、例えば、インターネットのウェブサイトから提供されるダウンロード可能なデータ信号などの信号の形態を有することも可能であり、或いは、その他の形態を有することも可能であろう。   A computer program that implements the present invention can be stored on a computer-readable medium, or can be in the form of a signal, such as a downloadable data signal provided from an Internet website, or It would be possible to have other forms.

100 システム
110 RTCクロック信号
120 RTCユニット
130 システムクロック信号
140 システム発振ユニット
150 自動較正ユニット
100 system 110 RTC clock signal 120 RTC unit 130 system clock signal 140 system oscillation unit 150 automatic calibration unit

Claims (14)

動作がモジュールクロック信号に基づいているモジュールを較正する方法であって、
複数の較正期間の中のそれぞれの較正期間において、観察対象信号の周波数の計測値を取得するステップであって、前記観察対象信号は、前記モジュールクロック信号又は前記モジュールクロック信号に基づいて生成されたクロック信号である、ステップと、
前記モジュールを較正するべく、取得した前記計測値に基づいて前記モジュールの動作に影響を付与するステップと、
それぞれの前記較正期間について、前記観察対象信号の特定の特徴との関係においてその較正期間の終点の時間的な位置を考慮すると共に、その位置に基づいて後続の前記観察対象信号の前記特定の特徴との関係において後続の較正期間の開始点を遅延させるステップと、
を有する方法。
A method of calibrating a module whose operation is based on a module clock signal,
Obtaining a measurement value of the frequency of the observation target signal in each of the calibration periods of the plurality of calibration periods, wherein the observation target signal is generated based on the module clock signal or the module clock signal A step that is a clock signal;
Influencing the operation of the module based on the acquired measurements to calibrate the module;
For each calibration period, the temporal position of the end of the calibration period is considered in relation to the specific characteristic of the observation target signal, and the specific characteristic of the subsequent observation target signal is based on the position. Delaying the starting point of the subsequent calibration period in relation to
Having a method.
それぞれの前記較正期間について、その較正期間の前記開始点が、前記観察対象信号の前記特定の特徴との関係において遅延されるように、前記較正期間を時間的に配置するステップを有し、前記遅延は、先行する較正期間の終点とその終点よりも先行する前記観察対象信号の前記特定の特徴との間の期間に等しい、請求項1に記載の方法。   For each said calibration period, arranging said calibration period in time so that said starting point of said calibration period is delayed in relation to said particular characteristic of said observation target signal, The method of claim 1, wherein the delay is equal to a period between an end point of a preceding calibration period and the particular feature of the observed signal preceding the end point. それぞれの較正期間の持続時間が前記観察対象信号よりも高精度の時間信号との関係において決定される請求項1又は2に記載の方法。   The method according to claim 1 or 2, wherein the duration of each calibration period is determined in relation to a time signal that is more accurate than the signal to be observed. 前記時間信号は、基準クロック信号である請求項3に記載の方法。   The method of claim 3, wherein the time signal is a reference clock signal. 前記基準クロック信号は、前記モジュールクロック信号又は前記観察対象信号のものよりも高いクロック周波数を具備する請求項4に記載の方法。   5. The method of claim 4, wherein the reference clock signal comprises a higher clock frequency than that of the module clock signal or the signal to be observed. それぞれの較正期間の前記持続時間は、前記基準クロック信号の所定数の特徴をカウントすることによって決定される請求項4又は5に記載の方法。   6. A method according to claim 4 or 5, wherein the duration of each calibration period is determined by counting a predetermined number of features of the reference clock signal. 連続した前記較正期間の間において、回路が前記基準クロック信号を利用しない低電力モードにおいて前記回路を動作させるステップを有する請求項4〜6の何れか一項に記載の方法。   7. A method according to any one of claims 4 to 6, comprising operating the circuit in a low power mode in which the circuit does not utilize the reference clock signal during the continuous calibration period. 前記較正期間を定期的に実装するステップを有する請求項1〜7の何れか一項に記載の方法。   The method according to claim 1, further comprising the step of periodically implementing the calibration period. 1つの前記較正期間の終点と、前記終点に先行する前記観察対象信号の前記特定の特徴との間の遅延期間を計測するステップと、
その開始点が後続の前記観察対象信号の前記特定の特徴との関係において遅延されるように、次の較正期間を開始するステップであって、前記遅延は、前記計測された遅延期間に等しい、ステップと、
によって前記較正期間を時間的に配置するステップを有する請求項1〜8の何れか一項に記載の方法。
Measuring a delay period between one end point of the calibration period and the particular characteristic of the observation target signal preceding the end point;
Starting a next calibration period such that its starting point is delayed in relation to the particular characteristic of the subsequent observation signal, the delay being equal to the measured delay period; Steps,
The method according to claim 1, further comprising the step of arranging the calibration period in time.
前記時間信号は、基準クロック信号であり、
1つの前記較正期間の終点と、前記終点に先行する前記観察対象信号の前記特定の特徴との間の遅延期間を計測するステップと、
その開始点が後続の前記観察対象信号の前記特定の特徴との関係において遅延されるように、次の較正期間を開始するステップであって、前記遅延は、前記計測された遅延期間に等しい、ステップと、
によって前記較正期間を時間的に配置するステップと、
前記基準クロック信号の特徴をカウントすることにより、それぞれの遅延期間を計測するステップと、を有する請求項3に記載の方法。
The time signal is a reference clock signal;
Measuring a delay period between one end point of the calibration period and the particular characteristic of the observation target signal preceding the end point;
Starting a next calibration period such that its starting point is delayed in relation to the particular characteristic of the subsequent observation signal, the delay being equal to the measured delay period; Steps,
Arranging the calibration period in time by:
4. The method of claim 3, comprising measuring each delay period by counting characteristics of the reference clock signal.
それぞれの較正期間について、前記観察対象信号の特徴をカウントすることにより、前記観察対象信号の周波数の計測値を取得するステップを有する請求項1〜10の何れか一項に記載の方法。   The method according to claim 1, further comprising: obtaining a measured value of the frequency of the observation target signal by counting the characteristics of the observation target signal for each calibration period. 前記影響を付与するステップは、前記モジュールによって利用される時間基準を設定するステップを有する請求項1〜11の何れか一項に記載の方法。   12. A method according to any one of the preceding claims, wherein the step of imparting an influence comprises setting a time reference utilized by the module. 前記モジュールは、リアルタイムクロックユニットである請求項1〜12の何れか一項に記載の方法。   The method according to claim 1, wherein the module is a real time clock unit. 請求項1〜13の何れか一項に記載の方法を実行するべく構成された回路。   A circuit configured to carry out the method according to claim 1.
JP2011038647A 2010-02-24 2011-02-24 Calibration method and calibration apparatus Expired - Fee Related JP5659855B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP10154544.0A EP2369438B1 (en) 2010-02-24 2010-02-24 Calibration method of a real time clock signal
EP10154544.0 2010-02-24

Publications (2)

Publication Number Publication Date
JP2011175645A true JP2011175645A (en) 2011-09-08
JP5659855B2 JP5659855B2 (en) 2015-01-28

Family

ID=42244193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011038647A Expired - Fee Related JP5659855B2 (en) 2010-02-24 2011-02-24 Calibration method and calibration apparatus

Country Status (3)

Country Link
US (1) US8713346B2 (en)
EP (1) EP2369438B1 (en)
JP (1) JP5659855B2 (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013018218A1 (en) * 2011-08-03 2013-02-07 富士通株式会社 Synchronization control device, computational processing device, parallel computer system and control method for synchronization control device
KR101970516B1 (en) * 2012-12-24 2019-08-13 에스케이하이닉스 주식회사 Circuit for Generating Clock
CN103424731A (en) * 2013-01-10 2013-12-04 万高(杭州)科技有限公司 Electric energy meter real-time clock correction device and correction method
CN103913211B (en) * 2014-04-14 2017-02-15 姜跃炜 Time coefficient calibration method of ultrasonic water meter
TWI601384B (en) * 2014-07-29 2017-10-01 Clock correction circuit and clock correction method and detection method
CN105759674B (en) * 2014-12-18 2018-07-27 展讯通信(上海)有限公司 Calibration method, alignment unit, clock circuit and the mobile communication terminal of slow clock
EP3059865B1 (en) * 2015-02-20 2018-10-31 STMicroelectronics Srl Method and device for clock calibration, corresponding apparatus
CN104850170B (en) * 2015-06-04 2017-12-19 杭州万高科技股份有限公司 It is a kind of to measure SoC chip and its clock acquirement method without crystal
US10353424B2 (en) * 2016-07-01 2019-07-16 Imagination Technologies Limited Clock synchronisation
EP3462276A4 (en) * 2017-08-04 2019-08-21 Shenzhen Goodix Technology Co., Ltd. Timing method, clock device and terminal device
CN110324211A (en) * 2019-08-08 2019-10-11 宜人恒业科技发展(北京)有限公司 A kind of data capture method and device
US11567530B2 (en) * 2020-06-18 2023-01-31 Honeywell International Inc. Enhanced time resolution for real-time clocks
CN114138056B (en) * 2021-11-04 2024-05-17 珠海格力节能环保制冷技术研究中心有限公司 Display terminal clock calibration method and device and display terminal
CN114089258B (en) * 2021-11-10 2023-12-26 河南源网荷储电气研究院有限公司 Clock acceleration simulation operation method and system for intelligent electric energy meter
CN114296511A (en) * 2021-11-17 2022-04-08 北京智芯微电子科技有限公司 Real-time clock calibration circuit, method and chip structure

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029A (en) * 1852-06-15 Saddle
US4162443A (en) * 1976-11-09 1979-07-24 Girling Limited Speed measuring systems
JPH07303277A (en) * 1992-09-04 1995-11-14 Nokia Mobile Phones Ltd Pulse formation device and method
JPH07301685A (en) * 1994-05-09 1995-11-14 Fujitsu Ltd Clock circuit
JPH10170667A (en) * 1996-12-09 1998-06-26 Sharp Corp Automatic time correcting device
JP2000517075A (en) * 1996-08-08 2000-12-19 タンデム コンピューターズ インコーポレイテッド How to keep accurate time in computer systems
JP2002277574A (en) * 2001-03-16 2002-09-25 Matsushita Electric Ind Co Ltd Time correction method and timer device
EP1304603A2 (en) * 2001-10-19 2003-04-23 Lg Electronics Inc. Time error compensating apparatus and method in a terminal
JP2006053008A (en) * 2004-08-11 2006-02-23 Seiko Epson Corp Timepiece and timepiece error adjustment method
JP2010506523A (en) * 2006-10-12 2010-02-25 テレフオンアクチーボラゲット エル エム エリクソン(パブル) Efficient clock calibration of electronics

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323437A (en) * 1992-09-16 1994-06-21 Honeywell Inc. Full and partial cycle counting apparatus and method
US5522866A (en) * 1994-11-01 1996-06-04 Intermedics, Inc. Method and apparatus for improving the resolution of pulse position modulated communications between an implantable medical device and an external medical device
AU6549496A (en) 1995-07-21 1997-02-18 Honeywell Inc. A method for calibrating a real-time clock
JPH09113654A (en) * 1995-10-16 1997-05-02 Nec Ic Microcomput Syst Ltd Intermittent receiver controller
US6304517B1 (en) 1999-06-18 2001-10-16 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for real time clock frequency error correction
US6639957B2 (en) * 2002-02-14 2003-10-28 Itron, Inc. Method and system for calibrating an oscillator circuit using a network based time reference
CN1622045A (en) 2003-11-24 2005-06-01 顺德市顺达电脑厂有限公司 Method for calibrating real time timer
WO2005088424A2 (en) 2004-03-10 2005-09-22 Koninklijke Philips Electronics N.V. Calibration of clock generators in system-on-chip integrated circuits
TWI273367B (en) * 2004-10-01 2007-02-11 Fortune Semiconductor Corp Method and device for calibrating monitor clocks
US7797118B2 (en) * 2006-10-03 2010-09-14 Analog Devices, Inc. Real-time clock calibration method and system
CN101170349B (en) 2006-10-23 2011-11-30 联芯科技有限公司 Real time clock calibration circuit
US20080222440A1 (en) 2007-03-07 2008-09-11 Stephen Jones Real time clock calibration system

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029A (en) * 1852-06-15 Saddle
US4162443A (en) * 1976-11-09 1979-07-24 Girling Limited Speed measuring systems
JPH07303277A (en) * 1992-09-04 1995-11-14 Nokia Mobile Phones Ltd Pulse formation device and method
JPH07301685A (en) * 1994-05-09 1995-11-14 Fujitsu Ltd Clock circuit
JP2000517075A (en) * 1996-08-08 2000-12-19 タンデム コンピューターズ インコーポレイテッド How to keep accurate time in computer systems
JPH10170667A (en) * 1996-12-09 1998-06-26 Sharp Corp Automatic time correcting device
JP2002277574A (en) * 2001-03-16 2002-09-25 Matsushita Electric Ind Co Ltd Time correction method and timer device
EP1304603A2 (en) * 2001-10-19 2003-04-23 Lg Electronics Inc. Time error compensating apparatus and method in a terminal
JP2006053008A (en) * 2004-08-11 2006-02-23 Seiko Epson Corp Timepiece and timepiece error adjustment method
JP2010506523A (en) * 2006-10-12 2010-02-25 テレフオンアクチーボラゲット エル エム エリクソン(パブル) Efficient clock calibration of electronics

Also Published As

Publication number Publication date
US20110204945A1 (en) 2011-08-25
EP2369438A1 (en) 2011-09-28
US8713346B2 (en) 2014-04-29
JP5659855B2 (en) 2015-01-28
EP2369438B1 (en) 2014-02-26

Similar Documents

Publication Publication Date Title
JP5659855B2 (en) Calibration method and calibration apparatus
US10754370B2 (en) Fine-grained clock resolution using low and high frequency clock sources in a low-power system
KR101651263B1 (en) Automatic synchronization of an internal oscillator to an external frequency reference
US9134752B2 (en) Time measurement device, micro-controller and method of measuring time
RU2579716C2 (en) Correction of low-accuracy clock generator
US9035705B2 (en) Low-power oscillator
TWI661678B (en) Improved low-power oscillator
JP6282723B2 (en) High-precision timekeeping method for quartz electronic watches
US10082824B2 (en) Method and device for clock calibration and corresponding apparatus
JP5968561B2 (en) Microcomputer and its clock correction method
US11422585B2 (en) Clock calibration
CN107769774B (en) Oscillator device with improved accuracy and related method
TWI638517B (en) Mitigation of long wake-up delay of a crystal oscillator
JP2012047705A (en) Time correction device and control method
JP2001013179A (en) Measurement method for ring oscillator clock frequency, measurement circuit for ring oscillator clock frequency, and microcomputer
JP2011197910A (en) Clock control circuit and microcomputer
JP5266168B2 (en) Microcomputer
JP2017020852A (en) Embedded device
JP2006229607A (en) Semiconductor device and method of correcting oscillation frequency
JP2011232915A (en) Timer
JP2001217708A (en) Frequency oscillator
JP2006053008A (en) Timepiece and timepiece error adjustment method
JP4826433B2 (en) Timer start circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141117

R150 Certificate of patent or registration of utility model

Ref document number: 5659855

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees