JP2011169914A - Withstand voltage test device - Google Patents

Withstand voltage test device Download PDF

Info

Publication number
JP2011169914A
JP2011169914A JP2011100955A JP2011100955A JP2011169914A JP 2011169914 A JP2011169914 A JP 2011169914A JP 2011100955 A JP2011100955 A JP 2011100955A JP 2011100955 A JP2011100955 A JP 2011100955A JP 2011169914 A JP2011169914 A JP 2011169914A
Authority
JP
Japan
Prior art keywords
test
time
withstand voltage
voltage
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011100955A
Other languages
Japanese (ja)
Other versions
JP5145440B2 (en
Inventor
Masao Higuchi
昌男 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2011100955A priority Critical patent/JP5145440B2/en
Publication of JP2011169914A publication Critical patent/JP2011169914A/en
Application granted granted Critical
Publication of JP5145440B2 publication Critical patent/JP5145440B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Relating To Insulation (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To carry out a withstand voltage test that produces a result of determination even when the test is forcibly terminated from outside in the middle of test time set by a timer. <P>SOLUTION: A withstand voltage test device which, in carrying out a withstand voltage test by applying a test voltage to an object to be tested for the duration of test time, operates in a basic operation mode of, when a test current flowing through the object to be tested is larger than a predetermined current threshold, giving a rejection at that point of time and terminating the test, or when the test current is smaller than the current threshold, continuing the test until the test time elapses, giving an acceptance after the test time elapses, and terminating the test includes, as a specific control mode, a forcible stop mode of, upon receiving a termination signal to terminate the test from external instruction means before the test time elapses, giving an acceptance at that point of time and terminating the test without waiting for the test time to elapse. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は耐電圧試験装置に関し、さらに詳しく言えば、試験中に外部から強制終了の指示が出された場合に実行される強制ストップモードに関するものである。   The present invention relates to a withstand voltage test apparatus, and more particularly, to a forced stop mode that is executed when a forced termination instruction is issued from the outside during a test.

電気・電子機器の安全性および信頼性を評価するパラメータとしては、第1に電気絶縁性があげられる。絶縁は事故防止のための重要な要素であり、そのため、IEC規格,UL規格,電気用品取締法などの各種安全規格により、その試験方法が規定されている。   As a parameter for evaluating the safety and reliability of an electric / electronic device, firstly, electrical insulation can be mentioned. Insulation is an important element for preventing accidents. Therefore, the test method is defined by various safety standards such as IEC standard, UL standard, and Electrical Appliance and Material Control Law.

試験電圧や試験時間は製品ごとに決められているが、基本的には、電圧発生部より製品(被試験体)の電極端子間に所定の試験電圧(一般的には交流電圧)を印加し、そのとき被試験体に流れる試験電流(漏れ電流)Iaを測定して、あらかじめ設定されている電流閾値Ibと比較し、Ia<Ib(もしくはIa≦Ib)であればPASS(合格)判定とし、Ia≧Ib(もしくはIa>Ib)であればFAIL(不合格)判定とする。   The test voltage and test time are determined for each product. Basically, a predetermined test voltage (generally an AC voltage) is applied between the electrode terminals of the product (device under test) from the voltage generator. Then, the test current (leakage current) Ia flowing through the DUT is measured and compared with a preset current threshold value Ib. If Ia <Ib (or Ia ≦ Ib), a PASS (pass) determination is made. If Ia ≧ Ib (or Ia> Ib), it is determined as FAIL (failure).

図5に、従来一般的に行われている耐電圧試験のフローチャートを示す。まず、ユーザーによって被試験体に印加する「試験電圧」,合否判定基準となる「電流閾値」および「試験時間」が制御部に設定されたのち、試験が開始される。なお、試験時間は制御部の内蔵タイマにより計時される。この試験中、測定部にて被試験体に流れる試験電流Iaが測定され、制御部にて試験電流Iaと電流閾値Ibとの大小関係が判断される。   FIG. 5 shows a flowchart of a withstand voltage test that has been generally performed. First, after the “test voltage” to be applied to the device under test by the user, “current threshold value” and “test time” that are acceptance criteria are set in the control unit, the test is started. The test time is counted by a built-in timer of the control unit. During this test, a test current Ia flowing through the device under test is measured by the measurement unit, and a magnitude relationship between the test current Ia and the current threshold value Ib is determined by the control unit.

その結果、Ia<Ibであれば、試験時間が経過するまで試験を継続し、試験時間経過後にPASS判定を出す。これに対して、Ia≧Ibであれば、試験時間の経過を待つことなくその時点で試験を停止してFAIL判定を出す。   As a result, if Ia <Ib, the test is continued until the test time elapses, and a PASS determination is issued after the test time elapses. On the other hand, if Ia ≧ Ib, the test is stopped at that point without waiting for the elapse of the test time and a FAIL judgment is issued.

このように、Ia<IbでPASS判定の場合、試験時間が経過するまで試験を継続するのは、耐電圧試験では被試験体によって試験時間が異なるものの、その試験時間が経過しないと試験が未成立と見なされるからである。   Thus, in the case of PASS determination with Ia <Ib, the test is continued until the test time elapses. In the withstand voltage test, although the test time varies depending on the test object, the test is not performed unless the test time elapses. This is because it is considered to be established.

換言すれば、Ia<Ibであっても、タイムアップ前に試験が止められた場合にはPASS判定は出されない。なお、従来の耐電圧試験装置の制御部は、通常、その内蔵タイマからのタイムアップ信号に基づいて試験時間が経過したと判断するようにプログラムされている。一方、Ia≧IbでFAIL判定の場合には、被試験体が絶縁破壊に至るおそれがあるため、即座に試験を終了する。   In other words, even if Ia <Ib, if the test is stopped before the time is up, the PASS determination is not issued. Note that the control unit of the conventional withstand voltage test apparatus is usually programmed to determine that the test time has elapsed based on the time-up signal from the built-in timer. On the other hand, in the case of FAIL determination with Ia ≧ Ib, the test object is immediately terminated because the device under test may be subject to dielectric breakdown.

従来の一般的な耐電圧試験装置は上記のような動作モードを備えるが、例えば製品の連続組立ラインに組み込まれて、そのラインの主制御手段の管理下でシーケンス制御されるような場合、ラインの他の機器やタクトタイムとの関係で、耐電圧試験の試験時間がラインの主制御手段によって設定されることがある。   The conventional general withstand voltage test apparatus has the operation mode as described above. For example, when it is incorporated in a continuous assembly line of a product and is sequence-controlled under the control of the main control means of the line, The test time of the withstand voltage test may be set by the main control means of the line in relation to other equipment and tact time.

このような場合、ラインの主制御手段が備える試験時間設定用のタイマが優先され、しかも主制御手段により設定される試験時間は、生産性などの観点から、一般的に耐電圧試験装置のタイマで設定可能な時間よりも短くされることになる。   In such a case, the test time setting timer provided in the main control means of the line has priority, and the test time set by the main control means is generally a timer of a withstand voltage test apparatus from the viewpoint of productivity. It will be shorter than the time that can be set with.

そうすると、耐電圧試験装置側では、ラインの主制御手段から出される試験終了信号を試験を途中で終了させる強制終了信号と見なし、図5のフローチャートに示すように、試験は終了するが、Ia<IbであってもPASS判定を出さない。   Then, the withstand voltage test apparatus side regards the test end signal output from the main control means of the line as a forced end signal for terminating the test halfway, and the test ends as shown in the flowchart of FIG. 5, but Ia < Even if it is Ib, the PASS judgment is not issued.

そのため、ラインの主制御手段側ではPASS判定が出されないことから、被試験体を次工程にすすめることができない、という問題が生ずる。これとは別に、ユーザーが試験途中で強制終了をかけたときにも、PASS判定が出されないため、合格品であっても再度試験をやり直さなければならない、という問題もある。   Therefore, since the PASS judgment is not issued on the main control means side of the line, there arises a problem that the device under test cannot be advanced to the next process. Apart from this, there is also a problem that even when the user forcibly terminates the test, the PASS judgment is not issued, so that the test must be performed again even if it is a pass product.

したがって、本発明の課題は、被試験体に試験電圧を所定の試験時間印加して行う耐電圧試験において、タイマに設定されている試験時間の途中で、外部から強制終了がかけられた場合でも、判定結果が出されるようにすることにある。   Therefore, the subject of the present invention is that even in the withstand voltage test performed by applying a test voltage to the device under test for a predetermined test time, even when forced termination is applied from the outside during the test time set in the timer. The determination result is to be output.

上記課題を解決するため、本発明は、請求項1に記載されているように、被試験体に所定の試験電圧を印加する電圧発生部と、上記試験電圧の印加により上記被試験体に流れる試験電流を測定する測定部と、少なくとも上記試験電流の合否判定用の電流閾値と試験時間とが設定されるとともに、上記試験時間を計時するタイマを有する制御部とを含み、上記制御部は、試験開始に伴って上記タイマをスタートさせて上記電圧発生部から上記被試験体に上記試験電圧を印加するとともに、上記測定部にて測定される上記試験電流を監視し、上記試験電流が上記電流閾値よりも大きい場合には、その時点で不合格判定を行って試験を終了し、上記試験電流が上記電流閾値よりも小さい場合には、上記タイマが上記試験時間を計時するまで試験を継続し、上記試験時間の経過後に合格判定を行って試験を終了する耐電圧試験装置において、
上記制御部は、特定制御モードとして、上記試験時間の経過前に外部指令手段から試験を終了させる強制終了信号を受けたときには、その時点で合否判定を行って上記試験時間の経過を待つことなく試験を終了する強制ストップモードを備えていることを特徴としている。
In order to solve the above-described problems, the present invention provides a voltage generator for applying a predetermined test voltage to a device under test as described in claim 1, and flows to the device under test by applying the test voltage. A measurement unit that measures the test current, and a control unit that has at least a current threshold for determining whether the test current is acceptable and a test time, and a timer that counts the test time, and the control unit includes: When the test is started, the timer is started to apply the test voltage to the device under test from the voltage generator, and the test current measured by the measurement unit is monitored. If the test current is smaller than the threshold, the test is terminated at that time and the test is terminated. If the test current is smaller than the current threshold, the test is continued until the timer times the test time. And, in a withstand voltage test device for terminating test performed acceptance after a lapse of the test time,
In the specific control mode, when the control unit receives a forced end signal for ending the test from the external command means before the test time elapses, it makes a pass / fail judgment at that time and waits for the test time to elapse. It features a forced stop mode that ends the test.

本発明において、請求項2に記載されているように、上記外部指令手段は、当該耐電圧試験装置を他の試験装置と関連して制御する主制御手段であることが好ましい。   In the present invention, as described in claim 2, the external command means is preferably main control means for controlling the withstand voltage test apparatus in association with another test apparatus.

また、請求項3に記載されているように、当該耐電圧試験装置に上記外部指令手段が接続された際、上記制御部は自己の上記タイマを無効とすることが好ましい。   Further, as described in claim 3, when the external command means is connected to the withstand voltage test device, the control unit preferably invalidates the timer.

また、請求項4に記載されているように、上記外部指令手段は、当該耐電圧試験装置の入力部に設けられている強制終了スイッチであってよい。   According to a fourth aspect of the present invention, the external command means may be a forced termination switch provided at the input section of the withstand voltage test device.

請求項1に記載の発明によれば、制御部は、特定制御モードとして、試験時間の経過前に外部指令手段から試験を終了させる強制終了信号を受けたときには、その時点で合否判定を行って試験時間の経過を待つことなく試験を終了する強制ストップモードを備えていることにより、試験途中で強制終了信号が出された場合でも、合格判定が出される。   According to the first aspect of the present invention, when the control unit receives a forced end signal for ending the test from the external command means before the test time elapses as the specific control mode, the control unit performs a pass / fail determination at that time. By providing a forced stop mode that terminates the test without waiting for the test time to elapse, a pass determination is issued even when a forced termination signal is issued during the test.

したがって、請求項2に記載のように、例えば製品の連続組立ラインに組み込まれて、そのラインの主制御手段の管理下でシーケンス制御されるような場合でも、支障なくラインを稼働することができる。また、請求項4に記載の強制終了スイッチが押された場合でも、合格判定が出されることになる。   Therefore, as described in claim 2, for example, even if it is incorporated in a continuous assembly line of a product and sequence-controlled under the control of the main control means of the line, the line can be operated without any trouble. . Further, even when the forced end switch according to claim 4 is pressed, a pass determination is issued.

また、請求項3に記載のように、当該耐電圧試験装置に外部指令手段が接続された際には、制御部は自己のタイマを無効とすることにより、タイムアップかどうかの判断ステップを省略することができる。   Further, as described in claim 3, when an external command means is connected to the withstand voltage test apparatus, the control unit invalidates its own timer, thereby omitting the step of determining whether the time is up or not. can do.

本発明による耐電圧試験装置の一例を示す概略的なブロック図。The schematic block diagram which shows an example of the withstand voltage test apparatus by this invention. 本発明の基本的な動作制御モードを示すフローチャート。The flowchart which shows the basic operation control mode of this invention. 本発明の第1強制ストップモードを示すフローチャート。The flowchart which shows the 1st forced stop mode of this invention. 本発明の第2強制ストップモードを示すフローチャート。The flowchart which shows the 2nd forced stop mode of this invention. 従来の耐電圧試験装置の動作を示すフローチャート。The flowchart which shows operation | movement of the conventional withstand voltage test apparatus.

次に、図1ないし図4により本発明の実施形態について説明する。図1は本発明による耐電圧試験装置の一例を示す概略的なブロック図,図2は本発明の基本的な動作制御モードを示すフローチャート,図3は本発明の参考実施形態としての第1強制ストップモードを示すフローチャート,図4は本発明の請求項1に対応する第2強制ストップモードを示すフローチャートである。   Next, an embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a schematic block diagram showing an example of a withstand voltage test apparatus according to the present invention, FIG. 2 is a flowchart showing a basic operation control mode of the present invention, and FIG. 3 is a first compulsory embodiment as a reference embodiment of the present invention. FIG. 4 is a flowchart showing a second forced stop mode corresponding to claim 1 of the present invention.

図1に示すように、この耐電圧試験装置は、被試験体EUTに対して所定の試験電圧を印加する電圧発生部11と、その試験電圧の印加により被試験体EUTに流れる試験電流Iaを測定する測定部12と、制御部13と、制御部13に試験条件を与える入力部14と、試験結果を表示する表示部15と、図示しない外部制御手段(外部指令手段)が接続される接続端子部16とを備える。   As shown in FIG. 1, the withstand voltage test apparatus includes a voltage generator 11 that applies a predetermined test voltage to the device under test EUT, and a test current Ia that flows through the device under test EUT when the test voltage is applied. A connection to which a measuring unit 12, a control unit 13, an input unit 14 for giving test conditions to the control unit 13, a display unit 15 for displaying test results, and an external control means (external command means) not shown are connected. Terminal portion 16.

被試験体EUTは、電気・電子機器,電子部品,電子材料などであってよく、図示しない一対の電極端子間に電圧発生部11より試験電圧が印加される。耐電圧試験装置では、電圧発生部11に交流電源が用いられるのが一般的であるが、場合によっては、直流電源が用いられてもよい。試験電圧は、被試験体EUTごとに決められる。   The device under test EUT may be an electric / electronic device, an electronic component, an electronic material, or the like, and a test voltage is applied from the voltage generator 11 between a pair of electrode terminals (not shown). In the withstand voltage test apparatus, an AC power supply is generally used for the voltage generator 11, but a DC power supply may be used in some cases. The test voltage is determined for each EUT.

測定部12は、被試験体EUTの試験電流Iaが流される電流検出抵抗と、電流検出抵抗に生ずる電圧降下を測定する電圧計(ともに図示しない)とにより構成することができる。制御部13には、CPU(中央演算処理ユニット)やマイクロコンピュータなどが用いられてよい。   The measurement unit 12 can be configured by a current detection resistor through which the test current Ia of the EUT to be tested flows and a voltmeter (both not shown) that measures a voltage drop generated in the current detection resistor. For the control unit 13, a CPU (Central Processing Unit), a microcomputer, or the like may be used.

制御部13には、入力部14より各種の試験条件として試験電圧,試験時間,合否判定基準の電流閾値Ibなどが設定され、その試験電圧に基づいて電圧発生部11の出力が制御される。試験時間は、制御部13に内蔵されているタイマにより計時される。   The control unit 13 is set with various test conditions such as a test voltage, a test time, and a pass / fail criterion current threshold value Ib, and the output of the voltage generator 11 is controlled based on the test voltage. The test time is measured by a timer built in the control unit 13.

入力部14には、キーボードなどの操作盤が用いられてよいが、その中には強制終了スイッチが含まれる。表示部15には、液晶表示パネルやプラズマディスプレイが好ましく採用されるが、プリンタが用いられてもよい。   An operation panel such as a keyboard may be used for the input unit 14, and includes a forced termination switch. The display unit 15 is preferably a liquid crystal display panel or a plasma display, but a printer may be used.

接続端子部16には外部制御手段が接続されるが、当該耐電圧試験装置が、例えば製品の連続組立ラインに組み込まれて、その組立ラインの主制御手段の管理下でシーケンス制御されるような場合、接続端子部16には、その組立ラインの主制御手段(パソコンなど)が接続される。   An external control means is connected to the connection terminal portion 16, and the withstand voltage test apparatus is incorporated in a continuous assembly line of a product, for example, and is sequence-controlled under the control of the main control means of the assembly line. In this case, the connection terminal portion 16 is connected to main control means (such as a personal computer) of the assembly line.

このような場合、当該耐電圧試験装置の試験時間は、外部制御手段である上記主制御手段により設定される。すなわち、上記主制御手段が備える試験時間設定用のタイマが優先され、そのタイマには、組立ラインの生産性などの観点から、当該耐電圧試験装置のタイマで設定可能な時間よりも短い試験時間が設定される。   In such a case, the test time of the withstand voltage test apparatus is set by the main control means which is an external control means. That is, the test time setting timer provided in the main control unit has priority, and from the viewpoint of assembly line productivity, the timer has a test time shorter than the time settable by the timer of the withstand voltage test device. Is set.

次に、本発明の動作について説明するが、まず、図2のフローチャートを参照して、試験中に強制ストップがかからないときの基本的な動作制御モードについて説明する。   Next, the operation of the present invention will be described. First, a basic operation control mode when a forced stop is not applied during the test will be described with reference to the flowchart of FIG.

試験が開始されるのと同時に、電圧発生部11より被試験体EUTに所定の試験電圧が印加され、また、制御部13の図示しない内蔵タイマがスタートするとともに、測定部12にて被試験体EUTに流れる試験電流Iaが測定される(ステップST1)。   At the same time as the test is started, a predetermined test voltage is applied from the voltage generator 11 to the device under test EUT, and a built-in timer (not shown) of the control unit 13 is started. A test current Ia flowing through the EUT is measured (step ST1).

次に、制御部13は、試験電流Iaと電流閾値Ibとの大小関係を判定する(ステップST2)。その結果、Ia<Ib(もしくはIa≦Ib)であれば、試験時間が経過しているかを判断する(ステップST3)。   Next, the control unit 13 determines the magnitude relationship between the test current Ia and the current threshold Ib (step ST2). As a result, if Ia <Ib (or Ia ≦ Ib), it is determined whether the test time has elapsed (step ST3).

試験時間が経過していなければ、ステップST1に戻り、試験時間が経過するまでステップST1,ST2を繰り返す。そして、試験時間が経過した時点(内蔵タイマのタイムアップ時点)で、PASS判定を表示部15に表示して(ステップST4)、試験を終了する。   If the test time has not elapsed, the process returns to step ST1, and steps ST1 and ST2 are repeated until the test time elapses. Then, when the test time has elapsed (when the built-in timer expires), the PASS determination is displayed on the display unit 15 (step ST4), and the test is terminated.

上記ステップST2で、Ia≧Ib(もしくはIa>Ib)であれば、FAIL判定を表示部15に表示し(ステップST5)、その時点で電圧発生部11を出力を止めて試験を停止する。   If Ia ≧ Ib (or Ia> Ib) in step ST2, the FAIL determination is displayed on the display unit 15 (step ST5), and at that time, the output of the voltage generator 11 is stopped and the test is stopped.

本発明は、上記基本的な動作制御モードのほかに、特定制御モードとして、第1強制ストップモードおよび/または第2強制ストップモードを備える。   In addition to the basic operation control mode, the present invention includes a first forced stop mode and / or a second forced stop mode as the specific control mode.

この特定制御モードは、接続端子部16に外部制御手段(例えば、上記組立ラインの主制御手段)が接続され、試験の途中で、その外部制御手段から試験終了信号が出された場合、もしくは入力部14のむ強制終了スイッチが押された場合に動作する。   In this specific control mode, an external control means (for example, the main control means of the assembly line) is connected to the connection terminal portion 16 and a test end signal is output from the external control means during the test, or input It operates when the forced termination switch on the part 14 is pressed.

図3は、第1強制ストップモードのフローチャートで、このモードでは、Ia<Ib(もしくはIa≦Ib)であるが、上記ステップST3で試験時間がまだ経過していないと判断されて、上記ステップST1に戻るときに強制終了かを判断するステップST3aが付加される。   FIG. 3 is a flowchart of the first forced stop mode. In this mode, Ia <Ib (or Ia ≦ Ib), but it is determined in step ST3 that the test time has not yet passed, and step ST1. Step ST3a for determining whether to forcibly terminate when returning to step ST is added.

すなわち、試験の途中で、外部制御手段から試験終了信号が出されるか、もしくは強制終了スイッチが押されると、即座に上記ステップST4を実行し、PASS判定としたのち、試験を終了する。なお、FAIL判定の場合には、上記基本的な動作制御モードと同じく、その時点で上記ステップST5を実行し、FAIL判定としたのち、試験を終了する。   That is, when a test end signal is output from the external control means or the forced end switch is pressed during the test, step ST4 is immediately executed to determine PASS, and then the test ends. In the case of FAIL determination, as in the basic operation control mode, step ST5 is executed at that time, and after the FAIL determination is made, the test is terminated.

次に、第2強制ストップモードについて説明する。このモードでは、上記ステップST3での試験時間経過待ちのときに、外部制御手段から試験終了信号が出されるか、もしくは強制終了スイッチが押されると、図4に示す割り込み処理が実行され、Ia<Ib(もしくはIa≦Ib)であれば、試験時間の経過を待つことなくPASS判定とし、Ia≧Ib(もしくはIa>Ib)であれば、FAIL判定として試験を終了する。   Next, the second forced stop mode will be described. In this mode, when a test end signal is issued from the external control means or when the forced end switch is pressed while waiting for the test time to elapse in step ST3, the interrupt process shown in FIG. 4 is executed, and Ia < If Ib (or Ia ≦ Ib), the PASS determination is made without waiting for the test time to elapse, and if Ia ≧ Ib (or Ia> Ib), the test is ended as FAIL determination.

以上説明したように、本発明によれば、耐電圧試験の途中で強制終了した場合でも、PASS判定,FAIL判定がなされるため、例えば製品の連続組立ラインや自動試験システムに適用される場合には、その外部制御手段とのマッチングがとられ円滑に試験を進めることができる。また、手動で強制終了させた場合でも、Ia<Ib(もしくはIa≦Ib)であればPASS判定が出されるため、試験途中であっても良品であることを知ることができる。   As described above, according to the present invention, even when the withstand voltage test is forcibly terminated in the middle of the withstand voltage test, the PASS determination and the FAIL determination are performed. For example, when applied to a product continuous assembly line or an automatic test system. Can be matched with the external control means and the test can proceed smoothly. Further, even when the operation is forcibly terminated manually, if Ia <Ib (or Ia ≦ Ib), a PASS determination is issued, so that it is possible to know that the product is non-defective even during the test.

なお、外部制御手段に接続し、その外部制御手段により試験時間が設定されるような場合には、当該耐電圧試験装置側の内蔵タイマを無効とすることにより、タイムアップかどうかの判断ステップを省略することができ、制御部の負担を軽減することができる。   If the test time is set by the external control means connected to the external control means, the internal timer on the withstand voltage test device side is invalidated to determine whether the time is up or not. This can be omitted, and the burden on the control unit can be reduced.

また、本発明の耐電圧試験装置は単機能の機器として製品化されてもよいし、他の測定機能を有する電気測定器の一つの機能として組み込まれてもよい。   In addition, the withstand voltage test device of the present invention may be commercialized as a single-function device, or may be incorporated as one function of an electric measuring instrument having other measurement functions.

11 電圧発生部
12 測定部
13 制御部
14 入力部
15 表示部
16 外部制御機器の接続端子部
DESCRIPTION OF SYMBOLS 11 Voltage generation part 12 Measurement part 13 Control part 14 Input part 15 Display part 16 Connection terminal part of external control equipment

Claims (4)

被試験体に所定の試験電圧を印加する電圧発生部と、上記試験電圧の印加により上記被試験体に流れる試験電流を測定する測定部と、少なくとも上記試験電流の合否判定用の電流閾値と試験時間とが設定されるとともに、上記試験時間を計時するタイマを有する制御部とを含み、
上記制御部は、試験開始に伴って上記タイマをスタートさせて上記電圧発生部から上記被試験体に上記試験電圧を印加するとともに、上記測定部にて測定される上記試験電流を監視し、上記試験電流が上記電流閾値よりも大きい場合には、その時点で不合格判定を行って試験を終了し、上記試験電流が上記電流閾値よりも小さい場合には、上記タイマが上記試験時間を計時するまで試験を継続し、上記試験時間の経過後に合格判定を行って試験を終了する耐電圧試験装置において、
上記制御部は、特定制御モードとして、上記試験時間の経過前に外部指令手段から試験を終了させる強制終了信号を受けたときには、その時点で合否判定を行って上記試験時間の経過を待つことなく試験を終了する強制ストップモードを備えていることを特徴とする耐電圧試験装置。
A voltage generator for applying a predetermined test voltage to the device under test; a measurement unit for measuring a test current flowing through the device under test by applying the test voltage; and a current threshold value and test for determining whether or not the test current is acceptable And a control unit having a timer for measuring the test time,
The control unit starts the timer with the start of a test, applies the test voltage from the voltage generation unit to the device under test, monitors the test current measured by the measurement unit, and If the test current is larger than the current threshold, the test is terminated at that time and the test is terminated. If the test current is smaller than the current threshold, the timer counts the test time. In the withstand voltage test device that continues the test until the test time is over and the test is completed after the passage of the test time,
In the specific control mode, when the control unit receives a forced end signal for ending the test from the external command means before the test time elapses, it makes a pass / fail judgment at that time and waits for the test time to elapse. A withstand voltage test apparatus comprising a forced stop mode for terminating the test.
上記外部指令手段が、当該耐電圧試験装置を他の試験装置と関連して制御する主制御手段であることを特徴とする請求項1に記載の耐電圧試験装置。   2. The withstand voltage test apparatus according to claim 1, wherein the external command means is main control means for controlling the withstand voltage test apparatus in association with another test apparatus. 当該耐電圧試験装置に上記外部指令手段が接続された際、上記制御部は自己の上記タイマを無効とすることを特徴とする請求項1または2に記載の耐電圧試験装置。   The withstand voltage test apparatus according to claim 1 or 2, wherein when the external command means is connected to the withstand voltage test apparatus, the control unit invalidates the timer. 上記外部指令手段が、当該耐電圧試験装置の入力部に設けられている強制終了スイッチであることを特徴とする請求項1に記載の耐電圧試験装置。   2. The withstand voltage test apparatus according to claim 1, wherein the external command means is a forced termination switch provided in an input section of the withstand voltage test apparatus.
JP2011100955A 2011-04-28 2011-04-28 Withstand voltage test equipment Expired - Fee Related JP5145440B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011100955A JP5145440B2 (en) 2011-04-28 2011-04-28 Withstand voltage test equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011100955A JP5145440B2 (en) 2011-04-28 2011-04-28 Withstand voltage test equipment

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005287373A Division JP4764694B2 (en) 2005-09-30 2005-09-30 Withstand voltage test equipment

Publications (2)

Publication Number Publication Date
JP2011169914A true JP2011169914A (en) 2011-09-01
JP5145440B2 JP5145440B2 (en) 2013-02-20

Family

ID=44684151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011100955A Expired - Fee Related JP5145440B2 (en) 2011-04-28 2011-04-28 Withstand voltage test equipment

Country Status (1)

Country Link
JP (1) JP5145440B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013088392A (en) * 2011-10-21 2013-05-13 Hioki Ee Corp Measuring apparatus
CN104375046A (en) * 2014-12-01 2015-02-25 福建联迪商用设备有限公司 POS (point of sale) terminal testing method and device
CN106198084A (en) * 2016-08-18 2016-12-07 上海盛付通电子支付服务有限公司 The intelligent detecting method of a kind of POS and system
CN116699346A (en) * 2023-08-08 2023-09-05 西安高压电器研究院股份有限公司 Power frequency withstand voltage test loop and power frequency withstand voltage test method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107153141B (en) * 2017-05-19 2019-08-13 顺特电气设备有限公司 Intelligent electric unit exception detection method based on virtual window

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58186473U (en) * 1982-06-04 1983-12-10 三菱電機株式会社 Electrical voltage test equipment
JPH07151820A (en) * 1993-11-29 1995-06-16 Hodaka Denshi Gijutsu Kenkyusho:Kk Testing apparatus for withstand voltage

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58186473U (en) * 1982-06-04 1983-12-10 三菱電機株式会社 Electrical voltage test equipment
JPH07151820A (en) * 1993-11-29 1995-06-16 Hodaka Denshi Gijutsu Kenkyusho:Kk Testing apparatus for withstand voltage

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013088392A (en) * 2011-10-21 2013-05-13 Hioki Ee Corp Measuring apparatus
CN104375046A (en) * 2014-12-01 2015-02-25 福建联迪商用设备有限公司 POS (point of sale) terminal testing method and device
CN106198084A (en) * 2016-08-18 2016-12-07 上海盛付通电子支付服务有限公司 The intelligent detecting method of a kind of POS and system
CN116699346A (en) * 2023-08-08 2023-09-05 西安高压电器研究院股份有限公司 Power frequency withstand voltage test loop and power frequency withstand voltage test method

Also Published As

Publication number Publication date
JP5145440B2 (en) 2013-02-20

Similar Documents

Publication Publication Date Title
JP5145440B2 (en) Withstand voltage test equipment
CN107466419B (en) The control unit and plasma electrical source of method, plasma electrical source that the electric arc occurred during the power supply of plasma process is detected
US9620981B2 (en) Method and system for controlling charging of an energy storage device
JP4764694B2 (en) Withstand voltage test equipment
JP2016039742A (en) Charging apparatus
JP6021518B2 (en) Resistance measuring device and resistance measuring method
CN103592552B (en) A kind of overvoltage protection device characteristic tester and method of testing
JP2008032683A (en) Internal resistance measuring device of battery
JP2015055596A (en) Inspection device and inspection method
CN105445627B (en) Instrument is checked and accepted in straight-flow system insulation
JP2000326070A (en) Delay time measuring instrument for ac arc welding machine with automatic voltage reducing device
JP2008128837A (en) Test method of electrical leak detecting circuit and electrical leak detector
CN110857953A (en) Tester and method for measuring resistance of conductor connection point in power-on circuit
JP4875891B2 (en) Withstand voltage test equipment
KR102126836B1 (en) Insulation inspection method and insulation inspection apparatus
JP5369818B2 (en) Inverter device failure detection method
JPH0947883A (en) Controller for inverter type resistance welding
TWI264536B (en) Apparatus and method for testing rotation speed of direct current brushless PWM cooling fans
CN101907667A (en) Performance test-bed of high-voltage equipment box
JP6400347B2 (en) Inspection device
JP4265703B2 (en) Test equipment
JP5823549B2 (en) measuring device
JP3712551B2 (en) Insulation resistance tester
CN219871549U (en) Protective coupling impedance test device
JP5386231B2 (en) Insulation monitoring device testing apparatus and insulation monitoring device testing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121024

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5145440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees