JP2011164393A - Display device and driving method thereof, and electronic apparatus - Google Patents

Display device and driving method thereof, and electronic apparatus Download PDF

Info

Publication number
JP2011164393A
JP2011164393A JP2010027699A JP2010027699A JP2011164393A JP 2011164393 A JP2011164393 A JP 2011164393A JP 2010027699 A JP2010027699 A JP 2010027699A JP 2010027699 A JP2010027699 A JP 2010027699A JP 2011164393 A JP2011164393 A JP 2011164393A
Authority
JP
Japan
Prior art keywords
voltage
unit
transistor
pixel
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010027699A
Other languages
Japanese (ja)
Inventor
Tetsuo Mitsunami
徹雄 三並
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010027699A priority Critical patent/JP2011164393A/en
Publication of JP2011164393A publication Critical patent/JP2011164393A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device capable of preventing the occurrence of a stripe pattern in unit scanning, a driving method thereof, and an electronic apparatus. <P>SOLUTION: A plurality of pixel rows are taken as one unit U, and one power supply line PSL is provided for each unit U. In each unit, a voltage of the power supply line PSL is V<SB>cc2</SB>in the first half period Ta from the first repetition to the k-th (X<k<N) repetition of threshold correction and threshold correction pausing, and the voltage of the power supply line PSL is V<SB>cc1</SB>(<V<SB>cc2</SB>) in the latter half period Tb from the (k+1)th repetition to the N-th repetition. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、画素ごとに配置した発光素子で画像を表示する表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。   The present invention relates to a display device that displays an image with a light emitting element arranged for each pixel and a driving method thereof. Moreover, this invention relates to the electronic device provided with the said display apparatus.

近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL(Electro Luminescence)素子を用いた表示装置が開発され、商品化が進められている。有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、光源(バックライト)が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。   2. Description of the Related Art In recent years, in the field of display devices that perform image display, display devices that use current-driven optical elements, such as organic EL (Electro Luminescence) elements, whose light emission luminance changes according to the value of a flowing current are used as light emitting elements of pixels. Developed and commercialized. Unlike a liquid crystal element or the like, the organic EL element is a self-luminous element. Therefore, a display device (organic EL display device) using an organic EL element does not require a light source (backlight), and thus has higher image visibility and lower power consumption than a liquid crystal display device that requires a light source. And the response speed of the element is fast.

有機EL表示装置では、液晶表示装置と同様、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を駆動トランジスタによって制御するものである。   In the organic EL display device, similarly to the liquid crystal display device, there are a simple (passive) matrix method and an active matrix method as its driving method. Although the former has a simple structure, there is a problem that it is difficult to realize a large-sized and high-definition display device. For this reason, active matrix systems are currently being actively developed. In this method, a current flowing through a light emitting element arranged for each pixel is controlled by a driving transistor.

一般に、駆動トランジスタの閾値電圧Vthや移動度μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Vthや移動度μが画素ごとに異なったりする場合がある。閾値電圧Vthや移動度μが画素ごとに異なる場合には、駆動トランジスタに流れる電流値が画素ごとにばらつくので、駆動トランジスタのゲートに同じ電圧を印加しても、有機EL素子の発光輝度がばらつき、画面の一様性(ユニフォーミティ)が損なわれる。そこで、閾値電圧Vthや移動度μの変動に対する補正機能を組み込んだ表示装置が開発されている(例えば、特許文献1参照)。 In general, the threshold voltage V th and the mobility μ of the driving transistor may change with time, or the threshold voltage V th and the mobility μ may vary from pixel to pixel due to manufacturing process variations. When the threshold voltage V th and the mobility μ are different for each pixel, the current value flowing through the driving transistor varies from pixel to pixel. Variation and uniformity of the screen are lost. In view of this, a display device incorporating a correction function for variations in threshold voltage V th and mobility μ has been developed (see, for example, Patent Document 1).

ところで、アクティブマトリクス方式の表示装置では、信号線を駆動する水平駆動回路や、各画素を順次選択する書き込み走査回路、各画素に電力を供給する電源走査回路は、いずれも基本的にシフトレジスタ(図示せず)で構成されており、画素の各列または各行に対応して、1段ごとに信号出力部(図示せず)を備えている。そのため、画素の列および行の数が増えると、それに従って信号線やゲート線の本数が増え、シフトレジスタの出力段数もその分増加するので、表示装置の周辺回路の大型化を招いていた。   By the way, in an active matrix display device, a horizontal drive circuit that drives signal lines, a write scanning circuit that sequentially selects each pixel, and a power supply scanning circuit that supplies power to each pixel are all basically shift registers ( The signal output unit (not shown) is provided for each stage corresponding to each column or each row of pixels. For this reason, as the number of pixel columns and rows increases, the number of signal lines and gate lines increases accordingly, and the number of output stages of the shift register also increases accordingly, leading to an increase in the size of peripheral circuits of the display device.

そこで、シフトレジスタの出力段を共用し、周辺回路の大型化を低減する方策が従来から行われている。例えば特許文献2では、信号線を複数の画素で共用化する方式が提案されている。この様にすれば、水平駆動回路内のシフトレジスタの出力段を複数の画素列で共用化でき、その分回路規模の縮小化、回路面積の縮小化、回路コストの低減化が可能になる。   Thus, measures have been conventionally taken to reduce the size of peripheral circuits by sharing the output stage of the shift register. For example, Patent Document 2 proposes a method in which a signal line is shared by a plurality of pixels. In this way, the output stage of the shift register in the horizontal drive circuit can be shared by a plurality of pixel columns, and accordingly, the circuit scale can be reduced, the circuit area can be reduced, and the circuit cost can be reduced.

特開2008−083272号公報JP 2008-083272 A 特開2006−251322号公報JP 2006-251322 A

特許文献2には、水平駆動回路内のシフトレジスタの出力段を複数の画素列で共用化することが記載されていたが、書き込み走査回路や電源走査回路においてもシフトレジスタの出力段の共用化を図ることは表示装置のコストパフォーマンスを高める上で重要である。特に、電源走査回路については、電流供給能力の安定化のため、信号出力部のサイズを大きくとる必要があるので、電源走査回路内のシフトレジスタの出力段を複数の画素行で共用化し、信号出力部の数を少なくすることにより、表示装置の低コスト化および小型化を効果的に実現することができる。   Patent Document 2 describes that the output stage of the shift register in the horizontal drive circuit is shared by a plurality of pixel columns. However, the output stage of the shift register is also shared in the write scanning circuit and the power supply scanning circuit. It is important to increase the cost performance of the display device. In particular, for the power supply scanning circuit, it is necessary to increase the size of the signal output unit in order to stabilize the current supply capability. Therefore, the output stage of the shift register in the power supply scanning circuit is shared by a plurality of pixel rows, By reducing the number of output units, the cost and size of the display device can be effectively reduced.

図12は、電源走査回路内の信号出力部が複数の画素行で共用化された表示装置の概略構成を表したものである。図12に記載の表示装置100では、電源線駆動回路140内の個々の信号出力部に電源線PSL(PSL1,PSL2,……)が一つずつ接続されており、個々の電源線PSL(PSL1,PSL2,……)に複数の画素行(図12では3行)に属する画素111が接続されている。一方、信号線駆動回路120内の個々の信号出力部に信号線DTL(DTL1,DTL2,……)が一つずつ接続されており、個々の信号線(DTL1,DTL2,……)に各行の画素111が一つずつ接続されている。また、書込線駆動回路130内の個々の信号出力部に書込線WSL(WSL1,WSL2,……)が一つずつ接続されており、個々の書込線WSL(WSL1,WSL2,……)に各列の画素111が一つずつ接続されている。   FIG. 12 illustrates a schematic configuration of a display device in which a signal output unit in the power supply scanning circuit is shared by a plurality of pixel rows. In the display device 100 shown in FIG. 12, one power supply line PSL (PSL1, PSL2,...) Is connected to each signal output unit in the power supply line driving circuit 140, and each power supply line PSL (PSL1) is connected. , PSL2,..., Pixels 111 belonging to a plurality of pixel rows (three rows in FIG. 12) are connected. On the other hand, one signal line DTL (DTL1, DTL2,...) Is connected to each signal output unit in the signal line driving circuit 120, and each row is connected to each signal line (DTL1, DTL2,...). Pixels 111 are connected one by one. In addition, one write line WSL (WSL1, WSL2,...) Is connected to each signal output unit in the write line driving circuit 130, and each write line WSL (WSL1, WSL2,. ) Is connected to one pixel 111 in each column.

図13は、図12に記載の表示装置100における各種波形の一例を表したものである。図13には、電源線PSLに2種類の電圧(Vcc、Vss(<Vcc))が、書込線WSL1〜WSL6に2種類の電圧(Von、Voff(<Von))が印加されている様子が示されている。図13からわかるように、表示装置100では、複数の画素行(図13では3行)を一つのユニットとして、電源線PSL(DSL1,DSL2,……)から各画素111にユニットごとに共通のタイミングでVccとVssを印加するユニットスキャンが行われている。 FIG. 13 shows an example of various waveforms in the display device 100 shown in FIG. In FIG. 13, two kinds of voltages (V cc , V ss (<V cc )) are applied to the power supply line PSL, and two kinds of voltages (V on , V off (<V on )) are applied to the write lines WSL1 to WSL6. A state in which is applied is shown. As can be seen from FIG. 13, in the display device 100, a plurality of pixel rows (three rows in FIG. 13) are used as one unit, and are common to each pixel 111 from the power supply line PSL (DSL1, DSL2,. A unit scan for applying V cc and V ss at timing is performed.

図13に示したように、同一ユニット内において、電源線PSLの電圧がVssからVccに上がった時(T1)から閾値補正を開始する時(T2)までの時間(待ち時間)がラインによって異なっている。例えば、同一ユニット内に30ライン含まれている場合に、1ライン目の待ち時間と30ライン目の待ち時間との差が29Hとなる。この待ち時間の間、画素回路内において電流リークが生じているので、駆動トランジスタのソース電圧は、待ち時間が長ければ長いほど、上昇してしまう。そのため、同一のユニット内において、最後のラインの画素111のゲート−ソース間電圧は最初のラインの画素111のゲート−ソース間電圧よりも小さくなる。その結果、同一のユニットに含まれるライン数が多すぎると、時刻T1〜T2の間、最後のラインの輝度は最初のラインの輝度よりも暗くなってしまい、隣接するユニット間にスジ状の模様が発生してしまう。 As shown in FIG. 13, in the same unit, the time (waiting time) from when the voltage of the power supply line PSL rises from V ss to V cc (T 1 ) to when threshold correction starts (T 2 ) Varies by line. For example, when 30 lines are included in the same unit, the difference between the waiting time for the first line and the waiting time for the 30th line is 29H. Since current leakage occurs in the pixel circuit during this waiting time, the source voltage of the driving transistor increases as the waiting time increases. Therefore, in the same unit, the gate-source voltage of the pixel 111 of the last line is smaller than the gate-source voltage of the pixel 111 of the first line. As a result, if the number of lines included in the same unit is too large, the luminance of the last line becomes darker than the luminance of the first line between times T 1 and T 2 , resulting in a streak between adjacent units. Will occur.

また、図13に示したように、同一ユニット内において、消光を開始した時(T3)から電源線PSLの電圧がVccからVssに下がった時(T4)までの時間(待ち時間)もラインによって異なっている。例えば、同一ユニット内に30ライン含まれている場合に、1ライン目の待ち時間と30ライン目の待ち時間との差が29Hとなる。この待ち時間の間、ソース電圧が徐々に低下していくが、有機EL素子111R等の容量などに起因してゆっくり低下するので、時刻T3〜T4の間、画素回路(図示せず)内には微弱な電流が流れている。その結果、同一のユニットに含まれるライン数が多すぎると、時刻T3〜T4の間、最初のラインの輝度が最後のラインの輝度よりも明るくなってしまい、隣接するユニット間にスジ状の模様が発生してしまう。 Further, as shown in FIG. 13, in the same unit, the time (waiting time) from the time when quenching is started (T 3 ) to the time when the voltage of the power supply line PSL is lowered from V cc to V ss (T 4 ). ) Also varies from line to line. For example, when 30 lines are included in the same unit, the difference between the waiting time for the first line and the waiting time for the 30th line is 29H. During this waiting time, but decreases the source voltage gradually, since decreases slowly due like the capacity of such organic EL devices 111R, between times T 3 through T 4, (not shown) pixel circuits A weak current flows inside. As a result, if the number of lines included in the same unit is too large, the luminance of the first line becomes brighter than the luminance of the last line between times T 3 and T 4 , resulting in a streak between adjacent units. Will occur.

このように、従来では、ラインごとの待ち時間の違いによって、隣接するユニット間にスジ状の模様が発生してしまうという問題があった。   As described above, conventionally, there is a problem that a streak-like pattern occurs between adjacent units due to a difference in waiting time for each line.

本発明はかかる問題点に鑑みてなされたものであり、その目的は、ユニットスキャンにおいてスジ状の模様が発生するのを防止することの可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。   The present invention has been made in view of such problems, and an object of the present invention is to provide a display device capable of preventing the occurrence of streak-like patterns in unit scanning, a driving method thereof, and an electronic apparatus. It is in.

本発明の表示装置は、行状に配置された複数の走査線および複数の電源線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部を備えたものである。この表示装置は、さらに、映像信号に基づいて各画素を駆動する駆動部を備えている。各画素は、発光素子および画素回路を有している。画素回路は、発光素子に流れる電流を制御する第1トランジスタと、信号線の電圧を前記第1トランジスタに書き込む第2トランジスタとを有している。複数の電源線は、複数の画素行を1つのユニットとして、ユニットごとに1つずつ設けられている。駆動部は、所定の信号を各信号線に印加している時に、第2トランジスタをオンする複数の第1パルス信号を、複数の走査線のうち同一のユニットに含まれる各第1走査線に印加すると共に当該複数の第1走査線に順番に印加して当該ユニットに含まれる各第1トランジスタの閾値電圧を補正する際に、以下の動作を実行するようになっている。すなわち、駆動部は、第1走査線を含むユニットに対応する電源線に、当該補正の前半期間に第1電圧を印加し続け、当該補正の前半期間に続く後半期間に第1電圧よりも低い電圧の第2電圧を印加し続けるようになっている。   A display device according to the present invention includes a display unit including a plurality of scanning lines and a plurality of power supply lines arranged in rows, a plurality of signal lines arranged in columns, and a plurality of pixels arranged in a matrix. It is provided. The display device further includes a drive unit that drives each pixel based on the video signal. Each pixel has a light emitting element and a pixel circuit. The pixel circuit includes a first transistor that controls a current flowing through the light emitting element, and a second transistor that writes a voltage of a signal line to the first transistor. The plurality of power supply lines are provided for each unit, with a plurality of pixel rows as one unit. The driving unit applies a plurality of first pulse signals for turning on the second transistor to each first scanning line included in the same unit among the plurality of scanning lines when a predetermined signal is applied to each signal line. The following operations are performed when the threshold voltages of the first transistors included in the unit are corrected by applying the voltages to the first scanning lines in order and applying the voltages to the first scanning lines. That is, the driving unit continuously applies the first voltage to the power supply line corresponding to the unit including the first scanning line in the first half period of the correction, and is lower than the first voltage in the second half period following the first half period of the correction. The second voltage is continuously applied.

本発明の電子機器は、上記表示装置を備えたものである。   An electronic apparatus according to the present invention includes the display device.

本発明の表示装置の駆動方法は、以下の構成を備えた表示装置において、所定の信号を各信号線に印加している時に、第2トランジスタをオンする複数の第1パルス信号を、複数の走査線のうち同一のユニットに含まれる各第1走査線に印加すると共に当該複数の第1走査線に順番に印加して当該ユニットに含まれる各第1トランジスタの閾値電圧を補正する際に、以下のステップを実行するものである。
(1)第1走査線を含むユニットに対応する電源線に、当該補正の前半期間に第1電圧を印加し続け、当該補正の前半期間に続く後半期間に第1電圧よりも低い電圧の第2電圧を印加し続けるステップ
According to the display device driving method of the present invention, in a display device having the following configuration, when a predetermined signal is applied to each signal line, a plurality of first pulse signals for turning on the second transistor are provided. When applying to each first scanning line included in the same unit among the scanning lines and sequentially applying to the plurality of first scanning lines to correct the threshold voltage of each first transistor included in the unit, The following steps are executed.
(1) The first voltage is continuously applied to the power supply line corresponding to the unit including the first scanning line in the first half period of the correction, and the first voltage lower than the first voltage is applied in the second half period following the first half period of the correction. Step to continue applying two voltages

上記駆動方法が用いられる表示装置は、行状に配置された複数の走査線および複数の電源線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部を備えたものである。この表示装置は、さらに、映像信号に基づいて各画素を駆動する駆動部を備えている。各画素は、発光素子および画素回路を有している。画素回路は、発光素子に流れる電流を制御する第1トランジスタと、信号線の電圧を前記第1トランジスタに書き込む第2トランジスタとを有している。複数の電源線は、複数の画素行を1つのユニットとして、ユニットごとに1つずつ設けられている。   A display device using the above driving method includes a plurality of scanning lines and a plurality of power supply lines arranged in rows, a plurality of signal lines arranged in columns, and a plurality of pixels arranged in a matrix. A display unit is provided. The display device further includes a drive unit that drives each pixel based on the video signal. Each pixel has a light emitting element and a pixel circuit. The pixel circuit includes a first transistor that controls a current flowing through the light emitting element, and a second transistor that writes a voltage of a signal line to the first transistor. The plurality of power supply lines are provided for each unit, with a plurality of pixel rows as one unit.

本発明の表示装置およびその駆動方法ならびに電子機器では、複数の第1パルス信号を、同一のユニットに含まれる各第1走査線に印加すると共に当該複数の第1走査線に順番に印加して当該ユニットに含まれる各第1トランジスタの閾値電圧を補正する際に、当該補正の前半期間に第1電圧が印加され、後半期間に第1電圧よりも低い電圧の第2電圧が印加される。これにより、前半期間に、当該ユニットに含まれる第1トランジスタに第1電流が流れ、後半期間に、当該ユニットに含まれる第1トランジスタに第1電流よりも小さな第2電流が流れる。これは、前半期間の方が後半期間よりも、閾値補正が強くかかっていることを意味しており、当該ユニットの初段から最終段に向かうにつれて、閾値補正が強くかかる回数が徐々に少なくなり、その逆に、当該ユニットの初段から最終段に向かうにつれて、閾値補正が弱くかかる回数が徐々に多くなることを意味している。従って、当該ユニットの初段から最終段に向かうにつれて、閾値補正後の第1トランジスタのゲート−ソース間電圧が大きくなり、輝度が小さくなる。   In the display device, the driving method thereof, and the electronic apparatus of the present invention, a plurality of first pulse signals are applied to each first scanning line included in the same unit and sequentially applied to the plurality of first scanning lines. When correcting the threshold voltage of each first transistor included in the unit, the first voltage is applied in the first half period of the correction, and the second voltage lower than the first voltage is applied in the second half period. Thereby, in the first half period, the first current flows through the first transistor included in the unit, and in the second half period, the second current smaller than the first current flows through the first transistor included in the unit. This means that the threshold correction is more strongly applied in the first half period than in the second half period, and the number of times the threshold correction is strongly applied gradually decreases from the first stage to the last stage of the unit, Conversely, this means that the number of times that the threshold correction is weakly increased gradually from the first stage to the last stage of the unit. Therefore, as the unit moves from the first stage to the last stage, the gate-source voltage of the first transistor after the threshold correction increases, and the luminance decreases.

本発明の表示装置およびその駆動方法ならびに電子機器によれば、当該ユニットの初段から最終段に向かうにつれて、閾値補正後の第1トランジスタのゲート−ソース間電圧が大きくなり、輝度が小さくなるようにした。これにより、閾値補正により生じる列方向の輝度分布の明暗が、ラインごとの待ち時間の違いに起因して発生する列方向の輝度分布の明暗と逆になるので、前者の明暗が後者の明暗を相殺することができる。その結果、ユニットスキャンにおいてスジ状の模様が発生するのを防止することができる。   According to the display device, the driving method thereof, and the electronic device of the present invention, the voltage between the gate and the source of the first transistor after the threshold correction is increased and the luminance is decreased as the unit moves from the first stage to the last stage. did. As a result, the brightness of the brightness distribution in the column direction caused by the threshold correction is opposite to the brightness of the brightness distribution in the column direction caused by the difference in waiting time for each line. Can be offset. As a result, it is possible to prevent streak-like patterns from occurring during unit scanning.

本発明の一実施の形態に係る表示装置の一例を表す構成図である。It is a block diagram showing an example of the display apparatus which concerns on one embodiment of this invention. 図1の画素の内部構成の一例を表す構成図である。It is a block diagram showing an example of the internal structure of the pixel of FIG. 図1の表示装置のユニットスキャンについて説明するための概念図である。It is a conceptual diagram for demonstrating the unit scan of the display apparatus of FIG. 図1の表示装置の動作の一例について説明するための波形図である。It is a wave form diagram for demonstrating an example of operation | movement of the display apparatus of FIG. 一の画素における動作の一例について説明するための波形図である。It is a wave form chart for explaining an example of operation in one pixel. 上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。It is a top view showing schematic structure of the module containing the display apparatus of the said embodiment. 上記実施の形態の表示装置の適用例1の外観を表す斜視図である。It is a perspective view showing the external appearance of the application example 1 of the display apparatus of the said embodiment. (A)は適用例2の表側から見た外観を表す斜視図であり、(B)は裏側から見た外観を表す斜視図である。(A) is a perspective view showing the external appearance seen from the front side of the application example 2, (B) is a perspective view showing the external appearance seen from the back side. 適用例3の外観を表す斜視図である。12 is a perspective view illustrating an appearance of application example 3. FIG. 適用例4の外観を表す斜視図である。14 is a perspective view illustrating an appearance of application example 4. FIG. (A)は適用例5の開いた状態の正面図、(B)はその側面図、(C)は閉じた状態の正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。(A) is a front view of the application example 5 in an open state, (B) is a side view thereof, (C) is a front view in a closed state, (D) is a left side view, and (E) is a right side view, (F) is a top view and (G) is a bottom view. 従来の表示装置の一例を表す構成図である。It is a block diagram showing an example of the conventional display apparatus. 図12の表示装置の動作の一例について説明するための波形図である。FIG. 13 is a waveform diagram for explaining an example of the operation of the display device of FIG. 12. 図12の表示装置における電流リークについて説明するための回路図である。FIG. 13 is a circuit diagram for explaining current leakage in the display device of FIG. 12.

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

1.実施の形態(図1〜図5)
2.モジュールおよび適用例(図6〜図11)
3.従来例(図12〜図14)
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the invention will be described in detail with reference to the drawings. The description will be given in the following order.

1. Embodiment (FIGS. 1 to 5)
2. Module and application examples (FIGS. 6 to 11)
3. Conventional example (FIGS. 12 to 14)

<実施の形態>
図1は、本発明の一実施の形態に係る表示装置1の全体構成の一例を表したものである。この表示装置1は、例えば、表示パネル10(表示部)と、駆動回路20(駆動部)とを備えている。
<Embodiment>
FIG. 1 shows an example of the entire configuration of a display device 1 according to an embodiment of the present invention. The display device 1 includes, for example, a display panel 10 (display unit) and a drive circuit 20 (drive unit).

(表示パネル10)
表示パネル10は、発光色の互いに異なる3種類の有機EL素子11R,11G,11B(発光素子)が2次元配置された表示領域10Aを有している。表示領域10Aとは、有機EL素子11R,11G,11Bから発せられる光を利用して映像を表示する領域である。有機EL素子11Rは赤色光を発する有機EL素子であり、有機EL素子11Gは緑色光を発する有機EL素子であり、有機EL素子11Bは青色光を発する有機EL素子である。なお、以下では、有機EL素子11R,11G,11Bの総称として有機EL素子11を適宜、用いるものとする。
(Display panel 10)
The display panel 10 has a display area 10A in which three types of organic EL elements 11R, 11G, and 11B (light emitting elements) having different emission colors are two-dimensionally arranged. The display area 10A is an area for displaying an image using light emitted from the organic EL elements 11R, 11G, and 11B. The organic EL element 11R is an organic EL element that emits red light, the organic EL element 11G is an organic EL element that emits green light, and the organic EL element 11B is an organic EL element that emits blue light. Hereinafter, the organic EL element 11 is appropriately used as a general term for the organic EL elements 11R, 11G, and 11B.

(表示領域10A)
図2は、表示領域10A内の回路構成の一例を表したものである。表示領域10A内には、複数の画素回路12が個々の有機EL素子11と対となって2次元配置されている。なお、本実施の形態では、一対の有機EL素子11および画素回路12が1つの画素13を構成している。より詳細には、図1に示したように、一対の有機EL素子11Rおよび画素回路12が1つの画素13R(赤色用の画素)を構成し、一対の有機EL素子11Gおよび画素回路12が1つの画素13G(緑色用の画素)を構成し、一対の有機EL素子11Bおよび画素回路12が1つの画素13B(青色用の画素)を構成している。さらに、互いに隣り合う3つの画素13R,13G,13Bが1つの表示画素14を構成している。
(Display area 10A)
FIG. 2 shows an example of a circuit configuration in the display area 10A. In the display area 10 </ b> A, a plurality of pixel circuits 12 are two-dimensionally arranged in pairs with the individual organic EL elements 11. In the present embodiment, the pair of organic EL elements 11 and the pixel circuit 12 constitute one pixel 13. More specifically, as shown in FIG. 1, the pair of organic EL elements 11R and the pixel circuit 12 constitute one pixel 13R (red pixel), and the pair of organic EL elements 11G and the pixel circuit 12 are one. One pixel 13G (green pixel) is configured, and the pair of organic EL elements 11B and the pixel circuit 12 configure one pixel 13B (blue pixel). Further, the three pixels 13R, 13G, and 13B adjacent to each other constitute one display pixel 14.

各画素回路12は、例えば、有機EL素子11に流れる電流を制御する駆動トランジスタTr1(第1トランジスタ)と、信号線DTLの電圧を駆動トランジスタTr1に書き込む書き込みトランジスタTr2(第2トランジスタ)と、保持容量Csとによって構成されたものであり、2Tr1Cの回路構成となっている。駆動トランジスタTr1および書き込みトランジスタTr2は、例えば、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている。駆動トランジスタTr1または書き込みトランジスタTr2は、例えば、pチャネルMOS型のTFTであってもよい。 Each pixel circuit 12 includes, for example, a drive transistor Tr 1 (first transistor) that controls a current flowing through the organic EL element 11 and a write transistor Tr 2 (second transistor) that writes the voltage of the signal line DTL into the drive transistor Tr 1. And a storage capacitor C s, and has a 2Tr1C circuit configuration. The drive transistor Tr 1 and the write transistor Tr 2 are formed by, for example, n-channel MOS type thin film transistors (TFTs). The drive transistor Tr 1 or the write transistor Tr 2 may be, for example, a p-channel MOS type TFT.

表示領域10Aにおいて、複数の書込線WSL(走査線)が行状に配置され、複数の信号線DTLが列状に配置されている。表示領域10Aには、さらに、複数の電源線PSL(電源電圧の供給される部材)が書込線WSLに沿って行状に配置されている。各信号線DTLと各走査線WSLとの交差点近傍には、有機EL素子11が1つずつ設けられている。各信号線DTLは、後述の信号線駆動回路23の出力端(図示せず)と、書き込みトランジスタTr2のドレイン電極およびソース電極のいずれか一方(図示せず)に接続されている。各走査線WSLは、後述の書込線駆動回路24の出力端(図示せず)と、書き込みトランジスタTr2のゲート電極(図示せず)に接続されている。各電源線PSLは、後述の電源線駆動回路25の出力端(図示せず)と、駆動トランジスタTr1のドレイン電極およびソース電極のいずれか一方(図示せず)に接続されている。書き込みトランジスタTr2のドレイン電極およびソース電極のうち信号線DTLに非接続の方(図示せず)は、駆動トランジスタTr1のゲート電極(図示せず)と、保持容量Csの一端に接続されている。駆動トランジスタTr1のドレイン電極およびソース電極のうち電源線PSLに非接続の方(図示せず)と保持容量Csの他端とが、有機EL素子11のアノード電極(図示せず)に接続されている。有機EL素子11のカソード電極(図示せず)は、例えば、グラウンド線GNDに接続されている。 In the display area 10A, a plurality of write lines WSL (scanning lines) are arranged in rows, and a plurality of signal lines DTL are arranged in columns. In the display region 10A, a plurality of power supply lines PSL (members to which power supply voltage is supplied) are further arranged in a row along the write lines WSL. One organic EL element 11 is provided near the intersection of each signal line DTL and each scanning line WSL. Each signal line DTL is the output end of the later of the signal line drive circuit 23 (not shown) is connected to either the drain electrode and source electrode of the writing transistor Tr 2 (not shown). Each scanning line WSL is the output end of the write line drive circuit 24 will be described later (not shown) is connected to the gate electrode of the writing transistor Tr 2 (not shown). Each power supply line PSL is connected to an output end (not shown) of a power supply line drive circuit 25 described later and either one of a drain electrode and a source electrode (not shown) of the drive transistor Tr1. Of the drain electrode and the source electrode of the write transistor Tr 2 , the one not connected to the signal line DTL (not shown) is connected to the gate electrode (not shown) of the drive transistor Tr 1 and one end of the storage capacitor C s. ing. Of the drain electrode and the source electrode of the driving transistor Tr 1 , the one not connected to the power supply line PSL (not shown) and the other end of the storage capacitor C s are connected to the anode electrode (not shown) of the organic EL element 11. Has been. A cathode electrode (not shown) of the organic EL element 11 is connected to the ground line GND, for example.

電源線PSLは、図1、図3に示したように、複数の画素行を一つのユニットUとして、ユニットUごとに一つずつ設けられている。なお、図3には、ユニットUが5つ設けられている場合が例示されているが、ユニット数はそれに限られるものではない。また、図3では、5つのユニットUに対して、電源線駆動回路25の走査方向に向かうにつれて、1つずつ増えるサフィックスを付与している。従って、ユニットU1は走査方向の初回ユニットに相当し、ユニットU5は走査方向の最終ユニットに相当する。   As shown in FIGS. 1 and 3, one power supply line PSL is provided for each unit U with a plurality of pixel rows as one unit U. FIG. 3 illustrates the case where five units U are provided, but the number of units is not limited thereto. Further, in FIG. 3, suffixes that are increased by one are given to the five units U in the scanning direction of the power supply line driving circuit 25. Accordingly, the unit U1 corresponds to the initial unit in the scanning direction, and the unit U5 corresponds to the final unit in the scanning direction.

(駆動回路20)
次に、駆動回路20内の各回路について、図1を参照して説明する。駆動回路20は、タイミング生成回路21、映像信号処理回路22、信号線駆動回路23、書込線駆動回路24、および電源線駆動回路25を有している。
(Drive circuit 20)
Next, each circuit in the drive circuit 20 will be described with reference to FIG. The drive circuit 20 includes a timing generation circuit 21, a video signal processing circuit 22, a signal line drive circuit 23, a write line drive circuit 24, and a power supply line drive circuit 25.

タイミング生成回路21は、映像信号処理回路22、信号線駆動回路23、書込線駆動回路24、および電源線駆動回路25が連動して動作するように制御するものである。タイミング生成回路21は、例えば、外部から入力された同期信号20Bに応じて(同期して)、上述した各回路に対して制御信号21Aを出力するようになっている。   The timing generation circuit 21 controls the video signal processing circuit 22, the signal line drive circuit 23, the write line drive circuit 24, and the power supply line drive circuit 25 to operate in conjunction with each other. The timing generation circuit 21 outputs a control signal 21A to each circuit described above, for example, in response to (in synchronization with) the synchronization signal 20B input from the outside.

映像信号処理回路22は、外部から入力された映像信号20Aに対して所定の補正を行うと共に、補正した後の映像信号22Aを信号線駆動回路23に出力するようになっている。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。   The video signal processing circuit 22 performs predetermined correction on the video signal 20 </ b> A input from the outside, and outputs the corrected video signal 22 </ b> A to the signal line driving circuit 23. Examples of the predetermined correction include gamma correction and overdrive correction.

信号線駆動回路23は、制御信号21Aの入力に応じて(同期して)、映像信号処理回路22から入力された映像信号22A(信号電圧Vsig)を各信号線DTLに印加して、選択対象の画素13に書き込むものである。なお、書き込みとは、駆動トランジスタTr1のゲートに所定の電圧を印加することを指している。 The signal line driving circuit 23 applies the video signal 22A (signal voltage V sig ) input from the video signal processing circuit 22 to each signal line DTL in response to (in synchronization with) the input of the control signal 21A. This is to be written to the target pixel 13. Note that writing refers to applying a predetermined voltage to the gate of the driving transistor Tr 1 .

信号線駆動回路23は、例えばシフトレジスタ(図示せず)によって構成されており、画素13の各列に対応して、1段ごとに信号出力部(図示せず)を備えている。この信号線駆動回路23は、制御信号21Aの入力に応じて(同期して)、各信号線DTLに対して、3種類の電圧(Vsig、Vofs、Vers)を出力可能となっている。具体的には、信号線駆動回路23は、各画素13に接続された信号線DTLを介して、書込線駆動回路24により選択された画素13へ3種類の電圧(Vsig、Vofs、Vers)を順番に供給するようになっている。 The signal line driving circuit 23 is configured by, for example, a shift register (not shown), and includes a signal output unit (not shown) for each stage corresponding to each column of the pixels 13. The signal line drive circuit 23 can output three types of voltages (V sig , V ofs , V ers ) to each signal line DTL in response to (in synchronization with) the input of the control signal 21A. Yes. Specifically, the signal line drive circuit 23 supplies three types of voltages (V sig , V ofs , V) to the pixel 13 selected by the write line drive circuit 24 via the signal line DTL connected to each pixel 13. V ers ) are supplied in order.

ここで、Vsigは、映像信号22Aに対応する電圧値となっている。Vsigの最小電圧はVofsよりも低い電圧値となっており、Vsigの最大電圧はVofsよりも高い電圧値となっている。また、Vofsは、映像信号22Aとは無関係な非階調信号であり、Versよりも低い電圧値(固定値)となっている。Versは、有機EL素子11の閾値電圧Velよりも低い電圧値(固定値)となっている。 Here, V sig is a voltage value corresponding to the video signal 22A. The minimum voltage of V sig is a voltage value lower than V ofs, and the maximum voltage of V sig is a voltage value higher than V ofs . Also, V ofs is irrelevant non-gradation signal to the video signal 22A, and has a voltage value lower than V ers (fixed value). V ers has a voltage value (fixed value) lower than the threshold voltage V el of the organic EL element 11.

書込線駆動回路24は、例えばシフトレジスタ(図示せず)によって構成されており、画素13の各行に対応して、1段ごとに信号出力部(図示せず)を備えている。この書込線駆動回路24は、制御信号21Aの入力に応じて(同期して)、各書込線WSLに対して、3種類の電圧(Von、Voff1、Voff2)を出力可能となっている。具体的には、書込線駆動回路24は、各画素13に接続された書込線WSLを介して、駆動対象の画素13へ3種類の電圧(Von、Voff1、Voff2)を供給し、書き込みトランジスタTr2を制御するようになっている。 The write line driving circuit 24 is configured by, for example, a shift register (not shown), and includes a signal output unit (not shown) for each stage corresponding to each row of the pixels 13. The write line drive circuit 24, control signals 21A inputs corresponding to (in synchronization with) the of, with respect to Kakushokomisen WSL, 3 kinds of voltages (V on, V off1, V off2) and can be output It has become. Specifically, the write line drive circuit 24, via the write line WSL connected to each pixel 13, the drive target pixel 13 3 kinds of voltages (V on, V off1, V off2) supply The write transistor Tr 2 is controlled.

ここで、電圧Vonは、書き込みトランジスタTr2のオン電圧以上の値となっている。Vonは、後述の消光時や閾値補正時に、書込線駆動回路24から出力される電圧値である。Voff1、Voff2は、書き込みトランジスタTr2のオン電圧よりも低い値となっている。Voff2は、Voff1よりも低い電圧値となっている。 Here, the voltage V on is a value equal to or higher than the on-voltage of the write transistor Tr 2 . V on is a voltage value output from the write line driving circuit 24 at the time of extinction or threshold correction described later. V off1, V off2 has a value lower than the ON voltage of the writing transistor Tr 2. V off2 has a voltage value lower than V off1.

電源線駆動回路25は、例えばシフトレジスタ(図示せず)によって構成されており、各ユニット(U1〜U5)に対応して、各ユニット(U1〜U5)に含まれる行数と等しい数の段ごとに信号出力部(図示せず)を備えている。つまり、本実施の形態では、電源線駆動回路25内のシフトレジスタの出力段がユニット(U1〜U5)ごとに共用化されており、ユニットスキャン方式が採られている。そのため、各画素列に対応して1段ごとに信号出力部を設けた場合と比べて、電源線駆動回路25内の信号出力部の数が少ない。   The power supply line driving circuit 25 is configured by, for example, a shift register (not shown), and corresponds to each unit (U1 to U5) and has a number of stages equal to the number of rows included in each unit (U1 to U5). Each is provided with a signal output unit (not shown). That is, in this embodiment, the output stage of the shift register in the power supply line driving circuit 25 is shared for each unit (U1 to U5), and the unit scan method is adopted. Therefore, the number of signal output units in the power supply line driving circuit 25 is small as compared with the case where the signal output unit is provided for each stage corresponding to each pixel column.

この電源線駆動回路25は、制御信号21Aの入力に応じて(同期して)、3種類の電圧(Vss、Vcc1、Vcc2)を出力可能となっている。具体的には、電源線駆動回路25は、各画素13に接続された電源線PSLを介して、駆動対象の画素13へ3種類の電圧(Vss、Vcc1、Vcc2)を供給し、有機EL素子11の発光および消光を制御するようになっている。 The power supply line drive circuit 25, control signals 21A in response to an input (in synchronization with), and can output three kinds of voltages (V ss, V cc1, V cc2). Specifically, the power supply line drive circuit 25 via a power line PSL connected to each pixel 13, the drive target pixel 13 3 kinds of voltages (V ss, V cc1, V cc2) supplies, The light emission and quenching of the organic EL element 11 are controlled.

ここで、Vssは、有機EL素子11の閾値電圧Velと、有機EL素子11のカソードの電圧Vcaとを足し合わせた電圧(Vel+Vca)よりも低い電圧値である。また、Vcc1、Vcc2は、電圧(Vel+Vca)以上の電圧値である。Vcc2は、Vcc1よりも大きな値となっている。 Here, V ss is a voltage value lower than a voltage (V el + V ca ) obtained by adding the threshold voltage V el of the organic EL element 11 and the voltage V ca of the cathode of the organic EL element 11. Also, V cc1, V cc2 is the voltage value of the above voltage (V el + V ca). V cc2 has a value greater than V cc1.

次に、本実施の形態の表示装置1の動作(消光から発光までの動作)の一例について説明する。本実施の形態では、駆動トランジスタTr1の閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子11の発光輝度を一定に保つようにするために、閾値電圧Vthや移動度μの変動に対する補正動作が組み込まれている。 Next, an example of the operation (operation from extinction to light emission) of the display device 1 of the present embodiment will be described. In the present embodiment, even if the threshold voltage V th and the mobility μ of the driving transistor Tr 1 change with time, the light emission luminance of the organic EL element 11 is kept constant without being affected by them. For this reason, a correction operation for variations in the threshold voltage V th and the mobility μ is incorporated.

図4は、表示装置1における各種波形の一例を表したものである。図4には、電源線PSLに3種類の電圧(Vss、Vcc1、Vcc2)が、書込線WSL1〜WSL6に3種類の電圧(Von、Voff1、Voff2)が印加されている様子が示されている。図1、図4からわかるように、表示装置1では、電源線PSL(PSL1,PSL2,……)から各画素13に、ユニット(U1〜U5)ごとに共通のタイミングでVss、Vcc1、Vcc2が印加される。 FIG. 4 shows an example of various waveforms in the display device 1. 4 shows, three types of voltages to the power supply line PSL (V ss, V cc1, V cc2) is write lines WSL1~WSL6 three kinds of voltages (V on, V off1, V off2) is applied The situation is shown. As can be seen from FIGS. 1 and 4, in the display device 1, V ss , V cc1 , V ss , V cc1 , and the like are shared from the power line PSL (PSL 1, PSL 2,...) To each pixel 13. V cc2 is applied.

図5は、表示装置1の一の画素13に印加される電圧波形の一例を表したものである。具体的には、電源線PSLに3種類の電圧(Vss、Vcc1、Vcc2)が、信号線DTLに3種類の電圧(Vsig、Vers、Vofs))が、書込線WSLに3種類の電圧(Von、Voff1、Voff2)が印加されている様子が示されている。さらに、図5には、電源線PSL、信号線DTLおよび書込線WSLへの電圧印加に応じて、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。なお、上記したVelは、有機EL素子11の閾値電圧である。 FIG. 5 shows an example of a voltage waveform applied to one pixel 13 of the display device 1. Specifically, three kinds of voltages to the power supply line PSL (V ss, V cc1, V cc2) is, the signal line DTL to 3 kinds of voltages (V sig, V ers, V ofs)) is, the write line WSL 3 kinds of voltages (V on, V off1, V off2) how the is applied is shown in. Further, FIG. 5 shows that the gate voltage V g and the source voltage V s of the drive transistor Tr 1 change from time to time in response to voltage application to the power supply line PSL, signal line DTL, and write line WSL. It is shown. Note that V el described above is a threshold voltage of the organic EL element 11.

(消光期間)
まず、有機EL素子11の消光を行う。具体的には、電源線PSLの電圧がVcc1となっており、かつ信号線DTLの電圧がVersとなっている時に、書込線駆動回路24が書込線WSLの電圧をVoff1からVonに上げ(T1)、駆動トランジスタTr1のゲートを信号線DTLに接続する。すると、駆動トランジスタTr1のゲート電圧Vgが下がり始め、保持容量Csを介したカップリングにより駆動トランジスタTr1のソース電圧Vsも下がり始める。その後、ゲート電圧VgがVersとなり、ソース電圧VsがVel+Vca(Vcaは有機EL素子11のカソード電圧)となり、有機EL素子11が消光したときに書込線駆動回路24が書込線WSLの電圧をVonからVoff1に下げ、駆動トランジスタTr1のゲートをフローティングにする(T2)。
(Extinction period)
First, the organic EL element 11 is quenched. Specifically, when the voltage of the power supply line PSL is V cc1 and the voltage of the signal line DTL is V ers , the write line drive circuit 24 changes the voltage of the write line WSL from V off1. The voltage is raised to V on (T 1 ), and the gate of the drive transistor Tr 1 is connected to the signal line DTL. Then, the driving gate voltage V g of the transistor Tr 1 started is lowered, due to coupling via the retention capacitor C s begins to decrease also the source voltage V s of the drive transistor Tr 1. Thereafter, the gate voltage V g becomes V ers , the source voltage V s becomes V el + V ca (V ca is the cathode voltage of the organic EL element 11), and the write line drive circuit 24 is activated when the organic EL element 11 is extinguished. The voltage of the write line WSL is lowered from V on to V off1, and the gate of the drive transistor Tr 1 is floated (T 2 ).

(閾値補正準備期間)
次に、閾値補正の準備を行う。具体的には、書込線WSLの電圧がVoff2となっている時に、電源線駆動回路25が電源線PSLの電圧をVcc1からVssに下げる(T3)。すると、駆動トランジスタTr1の電源線PSL側がソースとなって駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ゲート電圧VgがVss+Vthとなったところで、電流Idが止まる。このとき、ソース電圧VsがVel+Vca−(Vers−(Vss+Vth)となっており、電位差VgsがVthよりも小さくなっている。
(Threshold correction preparation period)
Next, preparation for threshold correction is performed. More specifically, when the voltage of the write line WSL is in the V off2, power line drive circuit 25 lowers the voltage of the power line PSL to V ss from V cc1 (T 3). Then, the current I d flows between the drain and source of the drive transistor Tr 1 with the power supply line PSL side of the drive transistor Tr 1 as a source, and the current I d stops when the gate voltage V g becomes V ss + V th. . At this time, the source voltage V s is V el + V ca − (V ers − (V ss + V th ), and the potential difference V gs is smaller than V th .

続いて、電源線駆動回路25が電源線PSLの電圧をVssからVcc2に上げる(T4)。すると、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ゲート電圧Vgおよびソース電圧Vsが、駆動トランジスタTr1のゲート−ドレイン間の寄生容量と、保持容量Csとの容量結合によって上昇する。このとき、電位差Vgsは依然としてVthよりも小さくなっている。 Subsequently, the power supply line driving circuit 25 increases the voltage of the power supply line PSL from V ss to V cc2 (T 4 ). Then, the current I d flows between the drain and source of the driving transistor Tr 1 , and the gate voltage V g and the source voltage V s are the capacitance between the parasitic capacitance between the gate and drain of the driving transistor Tr 1 and the holding capacitance C s. Ascends by bonding. At this time, the potential difference V gs is still smaller than V th .

(最初の閾値補正期間)
次に、閾値補正を行う。具体的には、電源線PSLの電圧がVcc2となっており、かつ信号線DTLの電圧がVofs(波高値の固定された閾値補正信号)となっている時に、書込線駆動回路24が書込線WSLの電圧をVoff2からVonに上げて、書込線WSLに選択パルス(第1パルス信号)を印加する(T5)。すると、駆動トランジスタTr1のドレイン−ソース間に電流Id(第1電流)が流れ、ゲート電圧Vgおよびソース電圧Vsが、駆動トランジスタTr1のゲート−ドレイン間の寄生容量と、保持容量Csとの容量結合によって上昇する。ここで、保持容量Csが有機EL素子11の素子容量よりも極めて小さく、ソース電圧Vsの上昇量がゲート電圧Vgの上昇量よりも十分に小さいので、電位差Vgsが大きくなる。そして、電位差VgsがVthよりも大きくなった段階で、書込線駆動回路24が書込線WSLの電圧をVonからVoff1に下げる(T6)。すると、駆動トランジスタTr1のゲートがフローティングとなり、閾値補正が一旦停止する。
(First threshold correction period)
Next, threshold correction is performed. Specifically, when the voltage of the power supply line PSL is V cc2 and the voltage of the signal line DTL is V ofs (threshold correction signal with a fixed peak value), the write line driving circuit 24 There are raised to V on the voltage of the write line WSL from V off2, applying a selection pulse (first pulse signal) to the write line WSL (T 5). Then, a current I d (first current) flows between the drain and source of the drive transistor Tr 1 , and the gate voltage V g and the source voltage V s are the parasitic capacitance between the gate and drain of the drive transistor Tr 1 , and the holding capacitance. Increased by capacitive coupling with C s . Here, since the holding capacity C s is extremely smaller than the element capacity of the organic EL element 11 and the increase amount of the source voltage V s is sufficiently smaller than the increase amount of the gate voltage V g , the potential difference V gs becomes large. Then, when the potential difference V gs becomes larger than V th , the write line driving circuit 24 lowers the voltage of the write line WSL from V on to V off1 (T 6 ). Then, the gate of the drive transistor Tr 1 becomes floating, and the threshold correction is temporarily stopped.

(最初の閾値補正休止期間)
閾値補正が休止している期間中は、例えば、先の閾値補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。なお、このとき、先の閾値補正を行った行(画素)において、ソース電圧VsがVofs−Vthよりも低いので、閾値補正休止期間中にも、先の閾値補正を行った行(画素)において、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。
(First threshold correction suspension period)
During the period when the threshold correction is paused, for example, the voltage of the signal line DTL is sampled in another row (pixel) different from the row (pixel) on which the threshold correction has been performed. At this time, since the source voltage V s is lower than V ofs −V th in the row (pixel) in which the previous threshold correction has been performed, the row in which the previous threshold correction has been performed even during the threshold correction pause period ( In the pixel), the current I d flows between the drain and source of the driving transistor Tr 1 , the source voltage V s rises, and the gate voltage V g also rises due to coupling via the storage capacitor C s .

(2回目の閾値補正期間)
閾値補正休止期間が終了した後、閾値補正を再び行う。具体的には、信号線DTLの電圧がVofsとなっており、閾値補正が可能となっている時に、書込線駆動回路24が書込線WSLの電圧をVoff1からVonに上げ(T5)、駆動トランジスタTr1のゲートを信号線DTLに接続する。このとき、ソース電圧VsがVofs−Vthよりも低い場合(閾値補正がまだ完了していない場合)には、駆動トランジスタTr1がカットオフするまで(電位差VgsがVthになるまで)、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路24が書込線WSLの電圧をVonからVoff1に下げる(T6)。すると、駆動トランジスタTr1のゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらず一定に維持することができる。
(Second threshold correction period)
After the threshold correction suspension period ends, threshold correction is performed again. Specifically, when the voltage of the signal line DTL is V ofs and threshold correction is possible, the write line drive circuit 24 increases the voltage of the write line WSL from V off1 to V on ( T 5 ), the gate of the driving transistor Tr 1 is connected to the signal line DTL. At this time, when the source voltage V s is lower than V ofs −V th (when threshold correction is not yet completed), until the drive transistor Tr 1 is cut off (until the potential difference V gs becomes V th). ), the drain of the drive transistor Tr 1 - current I d flows between the source. Thereafter, before the signal line drive circuit 23 switches the voltage of the signal line DTL from V ofs to V sig , the write line drive circuit 24 lowers the voltage of the write line WSL from V on to V off1 (T 6 ). Then, since the gate of the drive transistor Tr 1 is in a floating state, the potential difference V gs can be maintained constant regardless of the voltage level of the signal line DTL.

なお、この閾値補正期間において、保持容量CsがVthに充電され、電位差VgsがVthとなった場合には、閾値補正を終了するが、電位差VgsがVthにまで到達しなかった場合には、電位差VgsがVthに到達するまで、閾値補正と、閾値補正休止とを繰り返し実行する。本実施の形態では、N回、閾値補正と、閾値補正休止とを繰り返し実行する。なお、Nは、ユニット数をX(本実施の形態では5)とすると、少なくとも、X+(X−1)以上の正数である。 Incidentally, in the threshold correction period, the holding capacitor C s is charged to V th, when the potential difference V gs becomes V th is to end the threshold value correction, not reached the potential difference V gs until the V th In this case, the threshold correction and the threshold correction pause are repeatedly executed until the potential difference V gs reaches V th . In this embodiment, the threshold correction and the threshold correction pause are repeatedly executed N times. Note that N is a positive number that is at least X + (X−1) or more when the number of units is X (5 in the present embodiment).

さらに、本実施の形態では、例えば、図4に示したように、閾値補正と、閾値補正休止との繰り返し回数が、1回目からk回目(X<k<N)までの前半期間Taにおいて、電源線PSLの電圧がVcc2となっており、k+1回目からN回目までの後半期間Tbにおいて、電源線PSLの電圧がVcc1となっている。具体的には、1回目の閾値補正を実行するにあたって、電源線駆動回路25は電源線PSLの電圧をVssからVcc2にあらかじめ上げておき、k回目の閾値補正休止が終了するまで、電源線PSLにVcc2を印加し続ける。すると、1回目からk回目までの閾値補正時には、電源線PSLの電圧Vcc2の大きさに応じた電流Id(第1電流)が駆動トランジスタTr1のドレイン−ソース間に流れ、閾値補正が強くかかる(電位差Vgsが大きく変位する)。続いて、k+1回目の閾値補正を実行するにあたって、電源線駆動回路25は電源線PSLの電圧をVcc2からVcc1にあらかじめ下げておき、N回目の閾値補正休止が終了し、さらに消光するまでの間、電源線PSLにVcc1を印加し続ける。すると、k+1回目からN回目までの閾値補正時には、電源線PSLの電圧Vcc1の大きさに応じた電流Id(第2電流)が駆動トランジスタTr1のドレイン−ソース間に流れ、閾値補正が弱くかかる(電位差Vgsが相対的に小さく変位する)。 Furthermore, in the present embodiment, for example, as illustrated in FIG. 4, the number of repetitions of threshold correction and threshold correction pause is in the first half period Ta from the first to the k-th (X <k <N). the voltage of the power supply line PSL has become a V cc2, in the latter half of the period Tb from the k + 1-th to N-th, the voltage of the power supply line PSL is V cc1. Specifically, when executing the first threshold correction, the power supply line driving circuit 25 raises the voltage of the power supply line PSL from V ss to V cc2 in advance, and the power supply is maintained until the kth threshold correction suspension is completed. Continue to apply V cc2 to line PSL. Then, during threshold correction from the first time to the k-th time, a current I d (first current) corresponding to the magnitude of the voltage V cc2 of the power supply line PSL flows between the drain and source of the drive transistor Tr 1 , and the threshold correction is performed. Strongly applied (the potential difference V gs is greatly displaced). Subsequently, in performing the k + 1 th threshold correction until the power line drive circuit 25 is the way down in advance the voltage of the power supply line PSL to V cc1 from V cc2, the threshold correction suspension of N-th is completed, the further quenching During this time, V cc1 is continuously applied to the power supply line PSL. Then, at the time of threshold correction from the (k + 1) th time to the Nth time, a current I d (second current) corresponding to the magnitude of the voltage V cc1 of the power supply line PSL flows between the drain and source of the drive transistor Tr 1 , and the threshold correction is performed. It is weak (the potential difference V gs is displaced relatively small).

(書き込み・μ補正期間)
閾値補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっている間に、書込線駆動回路24が書込線WSLの電圧をVoff1からVonに上げ(T7)、駆動トランジスタTr1のゲートを信号線DTLに接続する。すると、駆動トランジスタTr1のゲートの電圧がVsigとなる。このとき、有機EL素子11のアノードの電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idは有機EL素子11の素子容量に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがて電位差VgsがVsig+Vth−ΔVとなる。このようにして、書き込みと同時にμ補正が行われる。
(Writing / μ correction period)
After the threshold correction pause period ends, writing and μ correction are performed. Specifically, while the voltage of the signal line DTL is V sig , the write line drive circuit 24 raises the voltage of the write line WSL from V off1 to V on (T 7 ), and the drive transistor Tr 1 Are connected to the signal line DTL. Then, the gate voltage of the drive transistor Tr 1 becomes V sig . At this time, the anode voltage of the organic EL element 11 is still lower than the threshold voltage V el of the organic EL element 11 at this stage, and the organic EL element 11 is cut off. Therefore, the current I d flows into the element capacitance of the organic EL element 11 and the element capacitance is charged. Therefore, the source voltage V s increases by ΔV, and the potential difference V gs eventually becomes V sig + V th −ΔV. In this way, μ correction is performed simultaneously with writing.

(発光)
最後に、書込線駆動回路24が書込線WSLの電圧をVonからVoff1に下げる(T8)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子11が所望の輝度で発光する。
(Light emission)
Finally, the write line drive circuit 24 lowers the voltage of the write line WSL from V on to V off1 (T 8 ). Then, the gate of the drive transistor Tr 1 becomes floating, the current I d flows between the drain and source of the drive transistor Tr 1 , and the source voltage V s increases. As a result, the organic EL element 11 emits light with a desired luminance.

本実施の形態の表示装置1では、上記のようにして、各画素13において画素回路12がオンオフ制御され、各画素13の有機EL素子11に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル10の表示領域10Aにおいて画像が表示される。   In the display device 1 according to the present embodiment, as described above, the pixel circuit 12 is controlled to be turned on / off in each pixel 13, and a driving current is injected into the organic EL element 11 of each pixel 13, thereby generating holes and electrons. Recombine with each other to emit light, and the light is extracted outside. As a result, an image is displayed in the display area 10 </ b> A of the display panel 10.

ところで、例えば、図12に示したような従来の表示装置100におけるユニットスキャン方式では、例えば、図13に示したように、同一ユニット内において、電源線PSLの電圧がVssからVccに上がった時(T1)から閾値補正を開始する時(T2)までの時間(待ち時間)がラインによって異なっている。例えば、同一ユニット内に30ライン含まれている場合に、1ライン目の待ち時間と30ライン目の待ち時間との差が29Hとなる。この待ち時間の間、例えば、図14に示したように、駆動トランジスタTr1のリーク電流IDrと、有機EL素子111のリーク電流IELとが生じているので、駆動トランジスタTr1のソース電圧Vsは、待ち時間が長ければ長いほど、上昇してしまう。そのため、同一のユニット内において、最後のラインの画素111のゲート−ソース間電圧(電位差Vgs)は最初のラインの画素111のゲート−ソース間電圧(電位差Vgs)よりも小さくなる。その結果、同一のユニットに含まれるライン数が多すぎると、時刻T1〜T2の間、最後のラインの輝度は最初のラインの輝度よりも暗くなってしまい、隣接するユニット間にスジ状の模様が発生してしまう。 Incidentally, for example, in the unit scan method in the conventional display device 100 as shown in FIG. 12, for example, as shown in FIG. 13, the voltage of the power supply line PSL rises from V ss to V cc in the same unit. The time (waiting time) from the time (T 1 ) to the time (T 2 ) when threshold correction starts is different for each line. For example, when 30 lines are included in the same unit, the difference between the waiting time for the first line and the waiting time for the 30th line is 29H. During this waiting time, for example, as shown in FIG. 14, the leakage current I Dr of the driving transistor Tr 1, since the leakage current I EL of the organic EL device 111 occurs, the source voltage of the drive transistor Tr 1 V s increases as the waiting time increases. Therefore, in the same unit, the gate-source voltage (potential difference V gs ) of the pixel 111 in the last line is smaller than the gate-source voltage (potential difference V gs ) of the pixel 111 in the first line. As a result, if the number of lines included in the same unit is too large, the luminance of the last line becomes darker than the luminance of the first line between times T 1 and T 2 , resulting in a streak between adjacent units. Will occur.

また、図13に示したように、同一ユニット内において、消光を開始した時(T3)から電源線PSLの電圧がVccからVssに下がった時(T4)までの時間(待ち時間)もラインによって異なっている。例えば、同一ユニット内に30ライン含まれている場合に、1ライン目の待ち時間と30ライン目の待ち時間との差が29Hとなる。この待ち時間の間、ソース電圧Vsが徐々に低下していくが、有機EL素子111の容量などに起因してゆっくり低下するので、時刻T3〜T4の間、画素回路(図示せず)内には微弱な電流が流れている。その結果、同一のユニットに含まれるライン数が多すぎると、時刻T3〜T4の間、最初のラインの輝度が最後のラインの輝度よりも明るくなってしまい、隣接するユニット間にスジ状の模様が発生してしまう。 Further, as shown in FIG. 13, in the same unit, the time (waiting time) from the time when quenching is started (T 3 ) to the time when the voltage of the power supply line PSL is lowered from V cc to V ss (T 4 ). ) Also varies from line to line. For example, when 30 lines are included in the same unit, the difference between the waiting time for the first line and the waiting time for the 30th line is 29H. During this waiting time, the source voltage V s gradually decreases, but slowly decreases due to the capacitance of the organic EL element 111 and the like, so that the pixel circuit (not shown) is between time T 3 and T 4. A weak current flows in). As a result, if the number of lines included in the same unit is too large, the luminance of the first line becomes brighter than the luminance of the last line between times T 3 and T 4 , resulting in a streak between adjacent units. Will occur.

このように、従来の方式では、ラインごとの待ち時間の違いによって、隣接するユニット間にスジ状の模様が発生してしまうという問題があった。   As described above, the conventional method has a problem that a streak-like pattern occurs between adjacent units due to a difference in waiting time for each line.

一方、本実施の形態の表示装置1では、閾値補正と、閾値補正休止との繰り返し回数が、1回目からk回目(X<k<N)までの前半期間Taにおいて、電源線PSLの電圧がVcc2となっており、k+1回目からN回目までの後半期間Tbにおいて、電源線PSLの電圧がVcc1となっている。これにより、1回目からk回目までの閾値補正時には、電源線PSLの電圧Vcc2の大きさに応じた電流Id(第1電流)が駆動トランジスタTr1のドレイン−ソース間に流れ、閾値補正が強くかかる(電位差Vgsが大きく変位する)。一方、k+1回目からN回目までの閾値補正時には、電源線PSLの電圧Vcc1の大きさに応じた電流Ids(第2電流)が駆動トランジスタTr1のドレイン−ソース間に流れ、閾値補正が弱くかかる(電位差Vgsが相対的に小さく変位する)。これは、前半期間Taの方が後半期間Tbよりも、閾値補正が強くかかっていることを意味しており、ユニットの初段から最終段に向かうにつれて、閾値補正が強くかかる回数が徐々に少なくなり、その逆に、ユニットの初段から最終段に向かうにつれて、閾値補正が弱くかかる回数が徐々に多くなることを意味している。従って、ユニットの初段から最終段に向かうにつれて、閾値補正後の駆動トランジスタTr1のゲート−ソース間電圧が大きくなり、輝度が小さくなる。これにより、閾値補正により生じる列方向の輝度分布の明暗が、ラインごとの待ち時間の違いに起因して発生する列方向の輝度分布の明暗と逆になるので、前者の明暗が後者の明暗を相殺することができる。その結果、ユニットスキャンにおいてスジ状の模様が発生するのを防止することができる。 On the other hand, in the display device 1 according to the present embodiment, the voltage of the power supply line PSL is changed in the first half period Ta from the first time to the kth time (X <k <N). has become a V cc2, in the latter half of the period Tb from the k + 1-th to N-th, the voltage of the power supply line PSL is V cc1. As a result, during threshold correction from the first time to the k-th time, a current I d (first current) corresponding to the magnitude of the voltage V cc2 of the power supply line PSL flows between the drain and source of the drive transistor Tr 1 , and threshold correction is performed. Is strongly applied (the potential difference V gs is greatly displaced). On the other hand, at the time of threshold correction from the (k + 1) th time to the Nth time, a current I ds (second current) corresponding to the magnitude of the voltage V cc1 of the power supply line PSL flows between the drain and source of the drive transistor Tr 1 , and threshold correction is performed. It is weak (the potential difference V gs is displaced relatively small). This means that the threshold correction is more strongly applied in the first half period Ta than in the second half period Tb, and the number of times the threshold correction is strongly applied gradually decreases from the first stage to the last stage of the unit. On the contrary, as the unit moves from the first stage to the last stage, it means that the number of times that the threshold correction is weakly increased gradually. Therefore, as the unit moves from the first stage to the last stage, the gate-source voltage of the drive transistor Tr 1 after threshold correction increases, and the luminance decreases. As a result, the brightness of the brightness distribution in the column direction caused by the threshold correction is opposite to the brightness of the brightness distribution in the column direction caused by the difference in waiting time for each line. Can be offset. As a result, it is possible to prevent streak-like patterns from occurring during unit scanning.

<モジュールおよび適用例>
以下、上記実施の形態で説明した表示装置1の適用例について説明する。上記実施の形態の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
<Modules and application examples>
Hereinafter, application examples of the display device 1 described in the above embodiment will be described. The display device 1 according to the above embodiment is a television device, a digital camera, a notebook personal computer, a mobile terminal device such as a mobile phone, or a video camera, such as an externally input video signal or an internally generated video signal. The present invention can be applied to display devices for electronic devices in various fields that display images or videos.

(モジュール)
上記実施の形態の表示装置1は、例えば、図6に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板31の一辺に、表示領域10Aを封止する封止用基板32から露出した領域210を設け、この露出した領域210に駆動回路20の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
(module)
The display device 1 according to the above-described embodiment is incorporated into various electronic devices such as application examples 1 to 5 described later, for example, as a module as illustrated in FIG. In this module, for example, a region 210 exposed from the sealing substrate 32 that seals the display region 10A is provided on one side of the substrate 31, and the wiring of the drive circuit 20 is extended to the exposed region 210 to provide an external connection terminal. (Not shown) is formed. The external connection terminal may be provided with a flexible printed circuit (FPC) 220 for signal input / output.

(適用例1)
図7は、上記実施の形態の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態に係る表示装置1により構成されている。
(Application example 1)
FIG. 7 illustrates an appearance of a television device to which the display device 1 of the above embodiment is applied. The television apparatus has, for example, a video display screen unit 300 including a front panel 310 and a filter glass 320, and the video display screen unit 300 is configured by the display device 1 according to the above embodiment. .

(適用例2)
図8は、上記実施の形態の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態に係る表示装置1により構成されている。
(Application example 2)
FIG. 8 shows the appearance of a digital camera to which the display device 1 of the above embodiment is applied. The digital camera includes, for example, a flash light emitting unit 410, a display unit 420, a menu switch 430, and a shutter button 440. The display unit 420 is configured by the display device 1 according to the above embodiment. Yes.

(適用例3)
図9は、上記実施の形態の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記実施の形態に係る表示装置1により構成されている。
(Application example 3)
FIG. 9 shows an appearance of a notebook personal computer to which the display device 1 of the above embodiment is applied. The notebook personal computer has, for example, a main body 510, a keyboard 520 for inputting characters and the like, and a display unit 530 for displaying an image. The display unit 530 is a display device according to the above embodiment. 1.

(適用例4)
図10は、上記実施の形態の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記実施の形態に係る表示装置1により構成されている。
(Application example 4)
FIG. 10 shows the appearance of a video camera to which the display device 1 of the above embodiment is applied. This video camera has, for example, a main body 610, a subject photographing lens 620 provided on the front side surface of the main body 610, a start / stop switch 630 at the time of photographing, and a display 640. Reference numeral 640 denotes the display device 1 according to the above embodiment.

(適用例5)
図11は、上記実施の形態の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態に係る表示装置1により構成されている。
(Application example 5)
FIG. 11 shows the appearance of a mobile phone to which the display device 1 of the above embodiment is applied. For example, the mobile phone is obtained by connecting an upper housing 710 and a lower housing 720 with a connecting portion (hinge portion) 730, and includes a display 740, a sub-display 750, a picture light 760, and a camera 770. Yes. The display 740 or the sub-display 750 is configured by the display device 1 according to the above embodiment.

以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。   While the present invention has been described with the embodiment and application examples, the present invention is not limited to the above-described embodiment and the like, and various modifications can be made.

例えば、上記実施の形態等では、表示装置1がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路12の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路12に追加してもよい。その場合、画素回路12の変更に応じて、上述した信号線駆動回路23、書込線駆動回路24、電源線駆動回路25のほかに、必要な駆動回路を追加してもよい。   For example, in the above-described embodiment, the case where the display device 1 is an active matrix type has been described. However, the configuration of the pixel circuit 12 for driving the active matrix is not limited to that described in the above-described embodiment, and is necessary. Depending on the case, a capacitor or a transistor may be added to the pixel circuit 12. In that case, a necessary drive circuit may be added in addition to the signal line drive circuit 23, the write line drive circuit 24, and the power supply line drive circuit 25 described above in accordance with the change of the pixel circuit 12.

また、上記実施の形態等では、信号線駆動回路23、書込線駆動回路24、電源線駆動回路25の駆動をタイミング制御回路21が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路23、書込線駆動回路24、電源線駆動回路25の制御は、ハードウェア(回路)で行われていてもよいし、ソフトウェア(プログラム)で行われていてもよい。   In the above embodiment and the like, the timing control circuit 21 controls the drive of the signal line drive circuit 23, the write line drive circuit 24, and the power supply line drive circuit 25, but other circuits control these drives. You may make it do. The control of the signal line drive circuit 23, the write line drive circuit 24, and the power supply line drive circuit 25 may be performed by hardware (circuit) or software (program).

また、上記実施の形態等では、画素回路12が、2Tr1Cの回路構成となっていたが、デュアルゲート型のトランジスタが有機EL素子11に直列に接続された回路構成を含んでいるものであれば、2Tr1Cの回路構成以外の回路構成となっていてもよい。   In the above-described embodiment and the like, the pixel circuit 12 has a 2Tr1C circuit configuration. However, as long as the pixel circuit 12 includes a circuit configuration in which a dual-gate transistor is connected to the organic EL element 11 in series. The circuit configuration may be other than the 2Tr1C circuit configuration.

また、上記実施の形態等では、駆動トランジスタTr1,書き込みトランジスタTr2は、nチャネルMOS型の薄膜トランジスタ(TFT)により形成されている場合が例示されていたが、pチャネルトランジスタ(例えばpチャネルMOS型のTFT)により形成されていてもよい。ただし、その場合には、トランジスタTr2のソースおよびドレインのうち電源線PSLと未接続の方と保持容量Csの他端とを有機EL素子11のカソードに接続し、有機EL素子11のアノードをGNDなどに接続することが好ましい。 In the above-described embodiment and the like, the case where the drive transistor Tr 1 and the write transistor Tr 2 are formed of n-channel MOS thin film transistors (TFTs) has been exemplified, but a p-channel transistor (for example, a p-channel MOS) is exemplified. Type TFT). However, in this case, the source and drain of the transistor Tr 2 that are not connected to the power supply line PSL and the other end of the storage capacitor C s are connected to the cathode of the organic EL element 11 and the anode of the organic EL element 11 is connected. Is preferably connected to GND or the like.

1,100…表示装置、10,110…表示パネル、10A…表示領域、11,11R,11G,11B,111R,111G,111B…有機EL素子、12…画素回路、13,13R,13G,13B,111…画素、14…表示画素、20…駆動回路、20A,22A…映像信号、20B…同期信号、21…タイミング生成回路、21A…制御信号、22…映像信号処理回路、23,120…信号線駆動回路、24,130…書込線駆動回路、25,140…電源線駆動回路、31…基板、32…封止用基板、210…領域、220…FPC、300…映像表示画面部、310…フロントパネル、320…フィルターガラス、410…発光部、420,530,640…表示部、430…メニュースイッチ、440…シャッターボタン、510…本体、520…キーボード、610…本体部、620…レンズ、630…スタート/ストップスイッチ、710…上側筐体、720…下側筐体、730…連結部、740…ディスプレイ、750…サブディスプレイ、760…ピクチャーライト、770…カメラ、Cs…保持容量、DTL(DTL1,DTL2,……)…信号線、Id…電流、IDr,IEL…リーク電流、GND…グラウンド線、k,N…繰り返し回数、PSL(PSL1,PSL2,……)…電源線、Tr1…駆動トランジスタ、Tr2…書き込みトランジスタ、Vg…ゲート電圧、Vgs…電位差、Vs…ソース電圧、Vsig…信号電圧、Vcc1,Vcc2,Voff,Vofs,Von,Vss,ΔV…電圧、Vth,Vel…閾値電圧、WSL(WSL1,WSL2,……)…書込線、X…ユニット数、μ…移動度。 DESCRIPTION OF SYMBOLS 1,100 ... Display apparatus, 10, 110 ... Display panel, 10A ... Display area, 11, 11R, 11G, 11B, 111R, 111G, 111B ... Organic EL element, 12 ... Pixel circuit, 13, 13R, 13G, 13B, DESCRIPTION OF SYMBOLS 111 ... Pixel, 14 ... Display pixel, 20 ... Drive circuit, 20A, 22A ... Video signal, 20B ... Synchronization signal, 21 ... Timing generation circuit, 21A ... Control signal, 22 ... Video signal processing circuit, 23, 120 ... Signal line Drive circuit, 24, 130 ... Write line drive circuit, 25, 140 ... Power supply line drive circuit, 31 ... Substrate, 32 ... Substrate for sealing, 210 ... Area, 220 ... FPC, 300 ... Video display screen section, 310 ... Front panel 320 ... Filter glass 410 ... Light emitting part 420, 530, 640 ... Display part 430 ... Menu switch 440 ... Shutter button 510 ... Main body, 520 ... Keyboard, 610 ... Main body, 620 ... Lens, 630 ... Start / stop switch, 710 ... Upper housing, 720 ... Lower housing, 730 ... Connecting portion, 740 ... Display, 750 ... Sub display , 760 ... picture light, 770 ... camera, C s ... holding capacity, DTL (DTL1, DTL2, ...... ) ... signal line, I d ... current, I Dr, I EL ... leakage current, GND ... ground line, k, N: number of repetitions, PSL (PSL1, PSL2,...) ... power supply line, Tr 1 ... drive transistor, Tr 2 ... write transistor, V g ... gate voltage, V gs ... potential difference, V s ... source voltage, V sig ... signal voltage, V cc1, V cc2, V off, V ofs, V on, V ss, ΔV ... voltage, V th, V el ... threshold voltage, WSL (WSL1, WSL2, ...... ) Write lines, X ... the number of units, μ ... mobility.

Claims (5)

行状に配置された複数の走査線および複数の電源線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部と、
映像信号に基づいて各画素を駆動する駆動部と
を備え、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第1トランジスタと、前記信号線の電圧を前記第1トランジスタに書き込む第2トランジスタとを有し、
前記複数の電源線は、複数の画素行を1つのユニットとして、前記ユニットごとに1つずつ設けられ、
前記駆動部は、所定の信号を各信号線に印加している時に、前記第2トランジスタをオンする複数の第1パルス信号を、前記複数の走査線のうち同一のユニットに含まれる各第1走査線に印加すると共に当該複数の第1走査線に順番に印加して当該ユニットに含まれる各第1トランジスタの閾値電圧を補正する際に、当該ユニットに対応する電源線に、当該補正の前半期間に第1電圧を印加し続け、当該補正の前半期間に続く後半期間に前記第1電圧よりも低い電圧の第2電圧を印加し続ける
表示装置。
A display unit including a plurality of scanning lines and a plurality of power lines arranged in a row, a plurality of signal lines arranged in a column, and a plurality of pixels arranged in a matrix;
A drive unit for driving each pixel based on the video signal,
Each pixel has a light emitting element and a pixel circuit,
The pixel circuit includes a first transistor that controls a current flowing through the light emitting element, and a second transistor that writes a voltage of the signal line to the first transistor,
The plurality of power supply lines are provided for each unit, with a plurality of pixel rows as one unit,
The driving unit applies a plurality of first pulse signals for turning on the second transistor when a predetermined signal is applied to each signal line, to each first included in the same unit among the plurality of scanning lines. When correcting the threshold voltage of each first transistor included in the unit by applying to the scanning lines and sequentially applying to the plurality of first scanning lines, the first half of the correction is applied to the power supply line corresponding to the unit. A display device that continues to apply a first voltage during a period and continues to apply a second voltage that is lower than the first voltage in a second half period following the first half period of the correction.
前記駆動部は、当該ユニットに対応する電源線に、当該補正の前半期間に第1電圧を印加し続けることにより当該ユニットに含まれる第1トランジスタに第1電流を流し、当該補正の後半期間に前記第2電圧を印加し続けることにより当該ユニットに含まれる第1トランジスタに前記第1電流よりも小さな第2電流を流す
請求項1に記載の表示装置。
The drive unit applies a first voltage to the power supply line corresponding to the unit during the first half period of the correction, thereby causing the first current to flow through the first transistor included in the unit, and during the second half period of the correction. The display device according to claim 1, wherein a second current smaller than the first current is caused to flow through a first transistor included in the unit by continuing to apply the second voltage.
前記所定の信号は、波高値の固定された閾値補正信号である
請求項1または請求項2に記載の表示装置。
The display device according to claim 1, wherein the predetermined signal is a threshold correction signal having a fixed peak value.
行状に配置された複数の走査線および複数の電源線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部と、
映像信号に基づいて各画素を駆動する駆動部と
を備え、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第1トランジスタと、前記信号線の電圧を前記第1トランジスタに書き込む第2トランジスタとを有し、
前記複数の電源線は、複数の画素行を1つのユニットとして、前記ユニットごとに1つずつ設けられた表示装置において、所定の信号を各信号線に印加している時に、前記第2トランジスタをオンする複数の第1パルス信号を、前記複数の走査線のうち同一のユニットに含まれる各第1走査線に印加すると共に当該複数の第1走査線に順番に印加して当該ユニットに含まれる各第1トランジスタの閾値電圧を補正する際に、当該ユニットに対応する電源線に、当該補正の前半期間に第1電圧を印加し続け、当該補正の前半期間に続く後半期間に前記第1電圧よりも低い電圧の第2電圧を印加し続ける
表示装置の駆動方法。
A display unit including a plurality of scanning lines and a plurality of power lines arranged in a row, a plurality of signal lines arranged in a column, and a plurality of pixels arranged in a matrix;
A drive unit for driving each pixel based on the video signal,
Each pixel has a light emitting element and a pixel circuit,
The pixel circuit includes a first transistor that controls a current flowing through the light emitting element, and a second transistor that writes a voltage of the signal line to the first transistor,
In the display device in which the plurality of power supply lines are provided with one unit for each of the plurality of pixel rows, and when a predetermined signal is applied to each signal line, the second transistor is A plurality of first pulse signals that are turned on are applied to each first scanning line included in the same unit among the plurality of scanning lines and are sequentially applied to the plurality of first scanning lines and included in the unit. When correcting the threshold voltage of each first transistor, the first voltage is continuously applied to the power supply line corresponding to the unit in the first half period of the correction, and the first voltage is applied in the second half period following the first half period of the correction. A method for driving a display device, wherein a second voltage having a lower voltage is continuously applied.
表示装置を備え、
前記表示装置は、
行状に配置された複数の走査線および複数の電源線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部と、
映像信号に基づいて各画素を駆動する駆動部と
を有し、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第1トランジスタと、前記信号線の電圧を前記第1トランジスタに書き込む第2トランジスタとを有し、
前記複数の電源線は、複数の画素行を1つのユニットとして、前記ユニットごとに1つずつ設けられ、
前記駆動部は、所定の信号を各信号線に印加している時に、前記第2トランジスタをオンする複数の第1パルス信号を、前記複数の走査線のうち同一のユニットに含まれる各第1走査線に印加すると共に当該複数の第1走査線に順番に印加して当該ユニットに含まれる各第1トランジスタの閾値電圧を補正する際に、当該ユニットに対応する電源線に、当該補正の前半期間に第1電圧を印加し続け、当該補正の前半期間に続く後半期間に前記第1電圧よりも低い電圧の第2電圧を印加し続ける
電子機器。
A display device,
The display device
A display unit including a plurality of scanning lines and a plurality of power lines arranged in a row, a plurality of signal lines arranged in a column, and a plurality of pixels arranged in a matrix;
A drive unit for driving each pixel based on the video signal,
Each pixel has a light emitting element and a pixel circuit,
The pixel circuit includes a first transistor that controls a current flowing through the light emitting element, and a second transistor that writes a voltage of the signal line to the first transistor,
The plurality of power supply lines are provided for each unit, with a plurality of pixel rows as one unit,
The driving unit applies a plurality of first pulse signals for turning on the second transistor when a predetermined signal is applied to each signal line, to each first included in the same unit among the plurality of scanning lines. When correcting the threshold voltage of each first transistor included in the unit by applying to the scanning lines and sequentially applying to the plurality of first scanning lines, the first half of the correction is applied to the power supply line corresponding to the unit. An electronic apparatus that continuously applies a first voltage during a period and continues to apply a second voltage that is lower than the first voltage in a second half period following the first half period of the correction.
JP2010027699A 2010-02-10 2010-02-10 Display device and driving method thereof, and electronic apparatus Pending JP2011164393A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010027699A JP2011164393A (en) 2010-02-10 2010-02-10 Display device and driving method thereof, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010027699A JP2011164393A (en) 2010-02-10 2010-02-10 Display device and driving method thereof, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2011164393A true JP2011164393A (en) 2011-08-25

Family

ID=44595131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010027699A Pending JP2011164393A (en) 2010-02-10 2010-02-10 Display device and driving method thereof, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2011164393A (en)

Similar Documents

Publication Publication Date Title
JP2011112723A (en) Display device, method of driving the same and electronic equipment
TWI464725B (en) Pixel circuit, display device, method of driving the display device, and electronic unit
CN108986735B (en) Control device for display panel, display device, and driving method for display panel
JP2011112724A (en) Display device, method of driving the same and electronic equipment
JP2011112722A (en) Display device, method of driving the same and electronic equipment
TWI409755B (en) Display device and its driving method and electronic machine
JP2010243938A (en) Display and method of driving the same
TWI514350B (en) A driving circuit, a driving method, a display device and an electronic device
JP5577719B2 (en) Display device, driving method thereof, and electronic apparatus
JP2011022462A (en) Display device, driving method therefor, and electronics device
JP2011128442A (en) Display panel, display device and electronic equipment
JP5321304B2 (en) Display device, driving method thereof, and electronic apparatus
JP2010014749A (en) Display device, method of driving the same, and electronic apparatus
JP2013097050A (en) Display panel, display unit, and electronic unit
JP2011145531A (en) Display device, method for driving the same, and electronic equipment
JP5282970B2 (en) Display device, driving method thereof, and electronic apparatus
JP2013029613A (en) Display device, electronic apparatus, light emission control program and light emission control method
JP2011150079A (en) Display device, method for driving the same, and electronic equipment
JP2011022239A (en) Display device, method of driving the same, and electronic device
JP2010014748A (en) Display device and electronic apparatus
JP2011145394A (en) Display device, method for driving the same, and electronic equipment
JP2011164393A (en) Display device and driving method thereof, and electronic apparatus
JP2011107187A (en) Display device, method of driving the same and electronic equipment
JP2011154200A (en) Display device, method for driving the same, and electronic equipment
JP2011145532A (en) Display device, method for driving the same, and electronic equipment