JP2011159787A - Module and method of manufacturing the same - Google Patents

Module and method of manufacturing the same Download PDF

Info

Publication number
JP2011159787A
JP2011159787A JP2010020044A JP2010020044A JP2011159787A JP 2011159787 A JP2011159787 A JP 2011159787A JP 2010020044 A JP2010020044 A JP 2010020044A JP 2010020044 A JP2010020044 A JP 2010020044A JP 2011159787 A JP2011159787 A JP 2011159787A
Authority
JP
Japan
Prior art keywords
inner layer
wiring
layer wiring
module
sag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010020044A
Other languages
Japanese (ja)
Inventor
Takafumi Kashiwagi
隆文 柏木
Yukio Sakai
幸雄 堺
Nobuhiro Tada
信広 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010020044A priority Critical patent/JP2011159787A/en
Priority to PCT/JP2010/005888 priority patent/WO2011040030A1/en
Priority to CN201080043769.1A priority patent/CN102550140B/en
Priority to US13/496,907 priority patent/US8946563B2/en
Priority to EP10820151.8A priority patent/EP2451259A4/en
Publication of JP2011159787A publication Critical patent/JP2011159787A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that a conventional circuit module comprising a circuit board, an electronic component mounted on a wiring pattern provided to a surface layer of the circuit board, an insulating resin for sealing them, a conductive resin layer provided on the insulating resin and made of metal paste and the like can not have necessary shielding properties. <P>SOLUTION: A module 101 includes a substrate portion 103, an electronic component 104, a mold portion 102 sealing them, and a shield portion 112 covering upward inner layer wiring 107 exposed in a section thereof while having a first corner slope portion 110, downward inner layer wiring 109 exposed while having a second corner slope portion 111, and a surface of the mold portion 102 and composed of a metal film formed by sputtering, and the second corner slope portion 111 is made larger in size, area, etc., than the first corner slop portion 110 to enhance shielding characteristics on a back-electrode-108 side of the substrate portion 103 where the shield portion 112 is likely to be less in thickness. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、携帯電話やパソコンの無線LAN等に使われるモールド成型されたモジュールとその製造方法に関するものである。   The present invention relates to a molded module used for a wireless LAN of a mobile phone or a personal computer, and a manufacturing method thereof.

以下、従来のモジュールについて、図7を用いて説明する。   Hereinafter, a conventional module will be described with reference to FIG.

図7は、従来のモジュールの断面図を示す。図7において、従来の回路モジュール1は、回路基板5と、この回路基板5の表層に設けられた配線パターン4に実装された、半導体チップや積層セラミックコンデンサ、角チップ抵抗器等の電子部品6と、これら電子部品6等を封止する絶縁性樹脂2と、絶縁性樹脂2の上に設けられた金属ペースト等からなる導電性樹脂層3等から形成されている。   FIG. 7 shows a cross-sectional view of a conventional module. In FIG. 7, a conventional circuit module 1 includes a circuit board 5 and electronic components 6 such as a semiconductor chip, a multilayer ceramic capacitor, and a square chip resistor, which are mounted on a wiring pattern 4 provided on the surface layer of the circuit board 5. And an insulating resin 2 for sealing the electronic component 6 and the like, and a conductive resin layer 3 made of a metal paste or the like provided on the insulating resin 2.

そして、回路基板5に内蔵されたグランド層7と一部が、導電性樹脂層3に電気的に接続され、導電性樹脂層3を、シールドとしている。   And the ground layer 7 and a part built in the circuit board 5 are electrically connected to the conductive resin layer 3, and the conductive resin layer 3 serves as a shield.

なおこうしたモジュールとしては、以下の特許文献1が知られている。   The following Patent Document 1 is known as such a module.

特開2006−286915号公報JP 2006-286915 A

しかし、従来の回路モジュール1において、充分なシールド効果が得られない場合があった。   However, in the conventional circuit module 1, a sufficient shielding effect may not be obtained.

特に、導電性樹脂層3は、導電粉を、絶縁性樹脂に分散させてなる導電性ペーストからなるため、回路基板5の側面に露出したグランド層7(例えば、グランド層7は、銅箔等からなる)の端面に塗布することになるため、導電性樹脂層3とグランド層7との接触抵抗(あるいは接続抵抗)が高く、更にグランド層7の露出面の酸化等の影響を受けやすい。   In particular, since the conductive resin layer 3 is made of a conductive paste in which conductive powder is dispersed in an insulating resin, the ground layer 7 exposed on the side surface of the circuit board 5 (for example, the ground layer 7 is a copper foil or the like). Therefore, the contact resistance (or connection resistance) between the conductive resin layer 3 and the ground layer 7 is high, and the exposed surface of the ground layer 7 is easily affected by oxidation or the like.

また回路基板5の薄層化、ファインパターン化に伴い、内蔵されるグランド層7の厚みが低下するため、回路基板5の側面に露出するグランド層7の露出面積が低下するため、導電性樹脂層3とグランド層7との接触抵抗(あるいは接続抵抗)が増加してしまう。   Further, since the thickness of the built-in ground layer 7 decreases as the circuit board 5 becomes thinner and finer, the exposed area of the ground layer 7 exposed on the side surface of the circuit board 5 decreases. The contact resistance (or connection resistance) between the layer 3 and the ground layer 7 increases.

本発明は、回路基板の切断面において、グランド配線となる内部配線を露出させた場合でも、グランド層と、シールドを構成する金属膜との間の電気的接続の低抵抗化や、安定化に対応するモジュールを提供することを目的とする。   The present invention reduces or stabilizes the electrical connection between the ground layer and the metal film constituting the shield even when the internal wiring serving as the ground wiring is exposed on the cut surface of the circuit board. The purpose is to provide a corresponding module.

上記目的を達成するために、本発明のモジュールは、芯材にエポキシ樹脂を含浸した絶縁層と、銅箔の光沢面が上向きの上向内層配線と、光沢面が下向きの下向内層配線と、上面配線と、裏面配線と、を有する回路基板と、
前記上面配線に実装された電子部品と、この電子部品を前記基板部上でモールド封止するモールド部と、この断面に第1のダレ部を伴って露出した前記上向内層配線と、第2のダレ部を伴って露出した前記下向内層配線と、前記封止部の表面と、を覆うスパッタによる金属膜と、を有するモジュールであって、前記第1のダレ部より、第2のダレ部を大きくしたモジュールとする。
In order to achieve the above object, the module of the present invention includes an insulating layer in which an epoxy resin is impregnated in a core material, an upward inner layer wiring having a glossy surface facing upward, and a downward inner layer wiring having a glossy surface facing downward. A circuit board having a top surface wiring and a back surface wiring;
An electronic component mounted on the upper surface wiring, a mold portion for mold-sealing the electronic component on the substrate portion, the upward inner layer wiring exposed with a first sag portion in the cross section, a second portion And a metal film formed by sputtering covering the downward inner layer wiring exposed along with the sagging portion and the surface of the sealing portion, and a second sagging portion from the first sagging portion. A module with a larger part.

上記構成により本発明のモジュールは、特にスパッタによる金属膜からなるシールド部の厚みが薄くなり、シールド性が低下しやすい基板部の下側(即ち、マザー基板側、あるいは裏面配線側)において、特に第1のダレ部を、第2のダレ部の大きさ(幅、あるいは厚み、あるいは面積のいずれか1つ以上)を大きくすることで、グランドとなる内部配線と、シールド部となる金属膜との間の接続抵抗を小さくすることができ、モジュールの電気的な接続信頼性やシールド性を向上させることができる。   With the above configuration, the module of the present invention is particularly thin on the lower side of the substrate portion (that is, the mother substrate side or the backside wiring side) where the shielding portion made of a metal film by sputtering is thin and the shielding performance is likely to deteriorate. By increasing the size of the second sagging portion (one or more of width, thickness, or area) of the first sagging portion, an internal wiring serving as a ground and a metal film serving as a shield portion The connection resistance between the two can be reduced, and the electrical connection reliability and shielding performance of the module can be improved.

(A)(B)は、共に本発明の実施例1におけるモジュールの断面図(A) (B) is sectional drawing of the module in Example 1 of this invention both (A)〜(E)は、共にモジュールの製造方法の一例を説明する断面図(A)-(E) is sectional drawing explaining an example of the manufacturing method of a module together (A)(B)は、共に電子部品が実装された基板部を、ダイシング装置を用いて分割する様子を部分拡大して説明する断面図(A) (B) is sectional drawing which partially enlarges and demonstrates a mode that the board | substrate part in which the electronic component was mounted is divided | segmented using a dicing apparatus. 発明者らが作成したモジュールのSEMによる断面写真Cross-sectional photograph of the module created by the inventors using SEM (A)〜(C)は、それぞれ図4の部分拡大写真(A)-(C) are partial enlarged photographs of FIG. (A)〜(C)は、それぞれ図5(A)〜(C)の模式図(A)-(C) are schematic diagrams of FIGS. 5 (A)-(C), respectively. 従来のモジュールの断面図Sectional view of a conventional module

(実施例1)
以下、実施例1のモジュールについて図面を用いて説明する。図1(A)(B)は、共に本発明の実施例1におけるモジュールの断面図である。
Example 1
Hereinafter, the module of Example 1 will be described with reference to the drawings. 1A and 1B are both cross-sectional views of a module according to the first embodiment of the present invention.

図1(A)(B)において、101はモジュール、102はモールド部、103は基板部、104は電子部品、105は半田部、106は上面配線、107は上向内層配線、108は裏面配線、109は下向内層配線、110は第1のダレ部、111は第2のダレ部、112はシールド部、113は絶縁層、114は光沢面、115は粗面である。   1A and 1B, 101 is a module, 102 is a mold part, 103 is a substrate part, 104 is an electronic component, 105 is a solder part, 106 is a top surface wiring, 107 is an upward inner layer wiring, and 108 is a back surface wiring. 109 is a downward inner layer wiring, 110 is a first sagging portion, 111 is a second sagging portion, 112 is a shield portion, 113 is an insulating layer, 114 is a glossy surface, and 115 is a rough surface.

図1(A)は、モジュール101の断面図である。図1(A)に示すように、モジュール101は、基板部103と、モールド部102と、これらを覆うスパッタで形成した金属膜からなるシールド部112と、を有している。   FIG. 1A is a cross-sectional view of the module 101. As shown in FIG. 1A, the module 101 includes a substrate portion 103, a mold portion 102, and a shield portion 112 made of a metal film formed by sputtering to cover them.

基板部103は、芯材(図示していない)にエポキシ樹脂(図示していない)を含浸してなる絶縁層113と、1層以上の上向内層配線107と、1層以上の下向内層配線109と、上面配線106と、裏面配線108と、を有している。   The substrate unit 103 includes an insulating layer 113 obtained by impregnating a core material (not shown) with an epoxy resin (not shown), one or more upper inner wirings 107, and one or more lower inner layers. The wiring 109, the upper surface wiring 106, and the back surface wiring 108 are provided.

上面配線106とは、基板部103の、モールド部102側、あるいはモールド部102に内蔵された電子部品104側の表面に設けた配線であり、電子部品104を、半田部105を介して実装する部分に相当する。   The upper surface wiring 106 is a wiring provided on the surface of the substrate unit 103 on the mold unit 102 side or the electronic component 104 side built in the mold unit 102, and the electronic component 104 is mounted via the solder unit 105. It corresponds to the part.

裏面配線108とは、基板部103の、モールド側でない部分であり、モジュール101を、他の回路基板(図示していない)やマザー基板(図示していない)に、実装するための配線である。   The back surface wiring 108 is a portion of the substrate unit 103 that is not on the mold side, and is a wiring for mounting the module 101 on another circuit board (not shown) or a mother board (not shown). .

上向内層配線107とは、基板部103に内蔵された内層配線の1つであり、配線を構成する銅箔の光沢面114が下向(すなわち、裏面配線108側)であるものである。なお上向内層配線107の粗面115側は、下向(すなわち、モールド部102側、あるいはモールド部102に内蔵された電子部品104側、あるいは上面配線106側)となる。   The upward inner layer wiring 107 is one of the inner layer wirings built in the substrate unit 103, and the glossy surface 114 of the copper foil constituting the wiring is downward (that is, the back surface wiring 108 side). The rough surface 115 side of the upward inner layer wiring 107 is downward (that is, the mold portion 102 side, the electronic component 104 built in the mold portion 102 side, or the upper surface wiring 106 side).

下向内層配線109も、上向内層配線107も、共に基板部103に内蔵された内層配線の1つであり、配線を構成する銅箔の光沢面114が上向(すなわち、モールド部102側、あるいはモールド部102に内蔵された電子部品104側、あるいは上面配線106側。なお上向とは便宜上の言葉であり、モールド側と呼んでも良い)であるものである。なお上向内層配線107の粗面115側は、下向(すなわち、裏面配線108側。なお下向とは便宜上の呼び名であって、モールド側でない側と呼んでも良い)となる。   Both the lower inner layer wiring 109 and the upper inner layer wiring 107 are one of the inner layer wirings built in the substrate unit 103, and the glossy surface 114 of the copper foil constituting the wiring is upward (that is, the mold unit 102 side). Alternatively, the electronic component 104 side or the upper surface wiring 106 side built in the mold portion 102. Note that upward is a term for convenience and may be called a mold side. The rough surface 115 side of the upward inner layer wiring 107 is downward (that is, the back surface wiring 108 side. Note that the downward direction is a name for convenience and may be referred to as a side other than the mold side).

なお、下向内層配線109も上向内層配線107も、共に片面が光沢面114の、残り面が粗面115の、銅箔(片面光沢の銅箔と呼ばれることもある)を用いることが望ましい。これは光沢面114が露光時のパターン解像度に、粗面115側がエポキシ樹脂等の絶縁層113側との密着性に、それぞれ優れているからである。なお下向内層配線109も、上向内層配線107も、共に市販の片側光沢の銅箔を用いることができる。また市販の銅箔の、片面を光沢面114とし、残り面を粗面115とするには、市販の処理液、あるいは市販の粗化処理液を用いることが有用である。   Note that it is desirable to use a copper foil (sometimes referred to as a single-sided glossy copper foil) having a glossy surface 114 on one side and a rough surface 115 on the other side for both the downward inner layer wiring 109 and the upward inner layer wiring 107. . This is because the glossy surface 114 is excellent in pattern resolution during exposure, and the rough surface 115 side is excellent in adhesion to the insulating layer 113 side such as epoxy resin. For both the downward inner layer wiring 109 and the upward inner layer wiring 107, a commercially available one-sided glossy copper foil can be used. Moreover, in order to make the one surface of the commercially available copper foil the glossy surface 114 and the remaining surface to be the rough surface 115, it is useful to use a commercially available treatment solution or a commercially available roughening treatment solution.

図1(A)において、シールド部112は、スパッタ装置(図示していない)を用いて、モジュール101の5面(即ち、天井面と4つの側面の合計5面)にシールド部112となる金属薄膜を形成している。スパッタ装置を用いることで、金属薄膜の薄層化(膜厚を10μm以下、更には5μm以下、更には2μm以下)と、更に金属膜の低抵抗化が可能となる。   In FIG. 1 (A), the shield part 112 is a metal which becomes the shield part 112 on five surfaces of the module 101 (that is, a total of five surfaces including a ceiling surface and four side surfaces) using a sputtering apparatus (not shown). A thin film is formed. By using a sputtering apparatus, it is possible to reduce the thickness of the metal thin film (the film thickness is 10 μm or less, further 5 μm or less, further 2 μm or less) and further reduce the resistance of the metal film.

またシールド部112と、グランドとなる上向内層配線107や下向内層配線109との接続部(すなわち、基板部103の断面に露出した上向内層配線107や下向内層配線109)に、第1のダレ部110、第2のダレ部111を形成することで、上向内層配線107や下向内層配線109と、シールド部112との接続面積を広げることができ、シールド部112の抵抗値を小さくし、更にシールド性を高める効果が得られる。これはスパッタ装置によって、モジュール101の5面にシールド部112となる金属薄膜を設けた場合、モジュール101の側面の膜厚が、モジュール101の天井面の膜厚より薄くなりやすいためであり、第1のダレ部110、第2のダレ部111を形成することで、上向内層配線107や下向内層配線109と、シールド部112との接続面積を広げることができ、シールド部112の抵抗値を小さくし、更にシールド性を高める効果が得られる。   In addition, the shield part 112 is connected to the upper inner layer wiring 107 and the lower inner layer wiring 109 serving as the ground (that is, the upper inner layer wiring 107 and the lower inner layer wiring 109 exposed in the cross section of the substrate part 103). By forming the first sag portion 110 and the second sag portion 111, the connection area between the upper inner layer wiring 107 or the lower inner layer wiring 109 and the shield portion 112 can be increased, and the resistance value of the shield portion 112 is increased. The effect of increasing the shield and further improving the shielding property can be obtained. This is because the film thickness on the side surface of the module 101 tends to be thinner than the film thickness on the ceiling surface of the module 101 when a metal thin film serving as the shield portion 112 is provided on the five surfaces of the module 101 by the sputtering apparatus. By forming the first sag portion 110 and the second sag portion 111, the connection area between the upper inner layer wiring 107 or the lower inner layer wiring 109 and the shield portion 112 can be increased, and the resistance value of the shield portion 112 is increased. The effect of increasing the shield and further improving the shielding property can be obtained.

また第1のダレ部110より、第2のダレ部111の大きさ(面積、厚みのいずれか1つ以上)を大きくすることで、シールド性が低下しやすい基板部の下側(即ち、マザー基板側、あるいは裏面配線側)において、特に第1のダレ部を、第2のダレ部の大きさ(幅、あるいは厚み、あるいは面積のいずれか1つ以上)を大きくすることで、グランドとなる内部配線と、シールド部となる金属膜との間の接続抵抗を小さくすることができ、モジュールの電気的な接続信頼性やシールド性を向上させることができる。   Further, by making the size (any one or more of area and thickness) of the second sag portion 111 larger than that of the first sag portion 110, the lower side of the substrate portion where the shielding performance is likely to be lowered (that is, the mother On the substrate side or backside wiring side, in particular, the first sag part becomes a ground by increasing the size (one or more of width, thickness, or area) of the second sag part. The connection resistance between the internal wiring and the metal film serving as the shield portion can be reduced, and the electrical connection reliability and shielding performance of the module can be improved.

図1(B)は、図1(A)の第1のダレ部110や第2のダレ部111付近を部分拡大した断面図である。図1(B)に示すように、上向内層配線の光沢面114側には第1のダレ部110を、下向内層配線109の光沢面114側には第2のダレ部111を形成している。   FIG. 1B is a cross-sectional view in which the vicinity of the first sag portion 110 and the second sag portion 111 in FIG. 1A is partially enlarged. As shown in FIG. 1B, a first sag portion 110 is formed on the glossy surface 114 side of the upper inner layer wiring, and a second sag portion 111 is formed on the glossy surface 114 side of the lower inner layer wiring 109. ing.

なお第1のダレ部110は無くても(あるいは小さくても)良いが、第2のダレ部111は、一定以上の大きさ(望ましくは下向内層配線109の0.5倍以上10倍以下)を有することが望ましい。これはシールド性が低下しやすい基板部の下側(即ち、マザー基板側、あるいは裏面配線側)において、第2のダレ部111を大きく(幅、あるいは厚み、あるいは面積のいずれか1つ以上)することで、グランドとなる内部配線と、シールド部となる金属膜との間の接続抵抗を小さくするためである。   The first sagging portion 110 may be omitted (or may be small), but the second sagging portion 111 is larger than a certain size (desirably 0.5 times or more and 10 times or less of the downward inner layer wiring 109). ) Is desirable. This is because the second sag portion 111 is enlarged (at least one of width, thickness, or area) on the lower side of the substrate portion where the shielding property is likely to deteriorate (that is, the mother substrate side or the backside wiring side). This is to reduce the connection resistance between the internal wiring serving as the ground and the metal film serving as the shield portion.

なお基板部103は、ガラス繊維119(例えば、ガラス織布やガラス不織布)やアラミド繊維(例えば、アラミド織布やガラス織布)にエポキシ樹脂を含浸してなるプリプレグを、1層以上の銅箔を内蔵するように、積層したものを用いる。こうした基板部103として、市販のガラスエポキシ樹脂基板(ガラエポ基板と呼ばれる場合もある)を用いても良い。   The substrate portion 103 is made of glass fiber 119 (for example, glass woven fabric or glass nonwoven fabric) or aramid fiber (for example, aramid woven fabric or glass woven fabric) impregnated with an epoxy resin, and one or more layers of copper foil. A layered product is used so as to incorporate the. As such a substrate portion 103, a commercially available glass epoxy resin substrate (sometimes referred to as a glass epoxy substrate) may be used.

なお基板部103に用いる絶縁層113として、ガラス繊維119(例えば、ガラス織布やガラス不織布)をエポキシ樹脂で含浸、硬化してなるものを用いる以外に、アラミド繊維(例えば、アラミド織布やガラス織布)をエポキシ樹脂で含浸、硬化してなるものを用いても良い。   In addition, as the insulating layer 113 used for the substrate portion 103, an aramid fiber (for example, an aramid woven fabric or glass) is used in addition to a material obtained by impregnating and curing glass fibers 119 (for example, a glass woven fabric or glass nonwoven fabric) with an epoxy resin. A fabric obtained by impregnating and curing a woven fabric) with an epoxy resin may be used.

絶縁層113、ガラス繊維119等の芯材を含むものを用いることで、モジュール101の下部(特に、前記下向内層配線109と前記裏面配線108との間の前記絶縁層113側の断面に設けた溝(例えば後述する図5や図6の溝121)を設けた場合でも、溝の成長を芯材で制御することができるためである。またクラック等を溝した場合、絶縁層113に含まれる芯材が、絶縁層113に含まれるエポキシ樹脂が、溝から外部に欠落することを防止する。   By using a material including a core material such as the insulating layer 113 and the glass fiber 119, the module 101 is provided at a lower portion of the module 101 (particularly, in a cross section on the insulating layer 113 side between the downward inner layer wiring 109 and the back surface wiring 108. This is because the growth of the groove can be controlled by the core material even when a groove (for example, the groove 121 in FIGS. 5 and 6 described later) is provided. The core material prevents the epoxy resin contained in the insulating layer 113 from being lost to the outside through the groove.

なおモールド部102は、熱膨張係数等の調整用の無機フィラー120等を添加したエポキシ樹脂等からなる封止材を用いる。   The mold part 102 uses a sealing material made of an epoxy resin or the like to which an inorganic filler 120 for adjusting a thermal expansion coefficient or the like is added.

上面配線106、上向内層配線107、下向内層配線109、裏面配線108等を構成する銅箔としては、電気銅や圧延銅を用いる。銅箔の厚みは、12μm、18μm、36μm等を選ぶことで、その基板部103からの露出部(更には第1のダレ部110、第2のダレ部111)の形成が容易となる。   As the copper foil constituting the upper surface wiring 106, the upper inner layer wiring 107, the lower inner layer wiring 109, the back surface wiring 108, etc., electrolytic copper or rolled copper is used. By selecting the thickness of the copper foil as 12 μm, 18 μm, 36 μm or the like, it becomes easy to form the exposed portions (further, the first sag portion 110 and the second sag portion 111) from the substrate portion 103.

またシールド部112を構成する金属薄膜は、銅を主体としたもの、すなわち銅の含有率が70wt%、望ましくは90wt%のものとし、その厚みは0.1μm以上5.0μm以下が望ましい。銅の含有率が90wt%未満の場合や、厚みが0.1μm未満の場合、電気抵抗が増加する場合がある。また厚みが5.0μmを超えると、成膜時の残留応力等の影響を受ける場合がある。   The metal thin film constituting the shield part 112 is mainly composed of copper, that is, the copper content is 70 wt%, preferably 90 wt%, and the thickness is preferably 0.1 μm or more and 5.0 μm or less. When the copper content is less than 90 wt% or when the thickness is less than 0.1 μm, the electrical resistance may increase. On the other hand, if the thickness exceeds 5.0 μm, it may be affected by residual stress during film formation.

なおシールド部112を構成する金属薄膜の防錆の目的で、NiやZn等の金属材料の添加、あるいは合金化は有用である。またシールド部112を複数の金属層とすることも有用である。この場合、最表層には防錆性に優れたNi等の金属材料を用いることが望ましい。なお内層側には、銅を主体とすることが望ましいが、これは基板部103からの銅箔の露出部との接続抵抗を下げるのに有用な為である。また銅は、電気抵抗が低く、シールド性(EMI及びEMC)に優れている。また内層側に、チタン等を用いることで、基板部103(あるいは絶縁層113)との密着性を高められる。   In addition, for the purpose of rust prevention of the metal thin film which comprises the shield part 112, addition of metal materials, such as Ni and Zn, or alloying is useful. It is also useful to make the shield portion 112 a plurality of metal layers. In this case, it is desirable to use a metal material such as Ni having excellent rust prevention properties for the outermost layer. The inner layer side is preferably made mainly of copper because it is useful for reducing the connection resistance between the substrate portion 103 and the exposed portion of the copper foil. Copper has a low electric resistance and excellent shielding properties (EMI and EMC). Further, by using titanium or the like on the inner layer side, adhesion with the substrate portion 103 (or the insulating layer 113) can be improved.

以上のように、芯材にエポキシ樹脂を含浸した絶縁層113と、銅箔の光沢面114が上向きの上向内層配線107と、光沢面114が下向きの下向内層配線109と、上面配線106と、裏面配線108と、を有する基板部と、前記上面配線106に実装された電子部品104と、この電子部品104を基板部上でモールド封止するモールド部102と、この断面に第1のダレ部110を伴って露出した前記上向内層配線107と、第2のダレ部111を伴って露出した前記下向内層配線109と、前記封止部の表面と、を覆うスパッタによる金属膜と、を有するモジュール101であって、前記第1のダレ部110より第2のダレ部111を大きくしたモジュール101とすることで、金属膜と、グランドとなる内層配線との間の接続抵抗を小さくし、シールド効果を高めることができる。   As described above, the insulating layer 113 in which the core material is impregnated with the epoxy resin, the copper foil having the glossy surface 114 facing upward, the upward inner layer wiring 107, the glossy surface 114 facing downward, the downward inner layer wiring 109, and the upper surface wiring 106 And a back surface wiring 108, an electronic component 104 mounted on the top surface wiring 106, a mold portion 102 for mold-sealing the electronic component 104 on the substrate portion, A metal film formed by sputtering covering the upper inner layer wiring 107 exposed with the sagging portion 110, the lower inner layer wiring 109 exposed with the second sagging portion 111, and the surface of the sealing portion. The module 101 having the second sag portion 111 larger than the first sag portion 110 makes it possible to connect the metal film and the inner layer wiring serving as the ground. It can be a small, enhancing the shielding effect.

(実施例2)
次に、実施例2として、実施例1で説明したモジュール101の製造方法の一例について、図2から図3を用いて説明する。
(Example 2)
Next, as a second embodiment, an example of a method for manufacturing the module 101 described in the first embodiment will be described with reference to FIGS.

図2(A)〜(E)は、共にモジュール101の製造方法の一例を説明する断面図である。116は矢印、117は接着層であり、例えばダイシングテープとして市販されているものを使うことが有用である。118はダイシング溝であり、ダイシングによって形成された分割溝に相当する。   2A to 2E are cross-sectional views illustrating an example of a method for manufacturing the module 101. Reference numeral 116 denotes an arrow, and 117 denotes an adhesive layer. For example, it is useful to use a commercially available dicing tape. Reference numeral 118 denotes a dicing groove, which corresponds to a division groove formed by dicing.

図2(A)の矢印116に示すように、基板部103に電子部品104を実装する。なおガラスエポキシ樹脂基板等からなる1枚の大きな基板部103の上に、複数個の電子部品104を実装し、後で切断し、複数個のモジュール101とすることは有用である(図示していない)。   As indicated by an arrow 116 in FIG. 2A, the electronic component 104 is mounted on the substrate portion 103. Note that it is useful to mount a plurality of electronic components 104 on one large substrate portion 103 made of a glass epoxy resin substrate or the like and cut it later to form a plurality of modules 101 (not shown). Absent).

図2(B)は、電子部品104を基板部103に実装した様子を示す断面図である。なお実装方法は半田(図示していない)に限定する必要は無い。   FIG. 2B is a cross-sectional view illustrating a state in which the electronic component 104 is mounted on the substrate portion 103. The mounting method need not be limited to solder (not shown).

図2(C)は、電子部品104が実装された基板部103に、モールド部102を形成する様子を示す断面図である。モールド部102は、市販のモールド材料(例えば、エポキシ樹脂に熱膨張係数調整用のセラミックフィラー120等を添加したもの)を使うことができる。またモールドには、金型やプレス、加熱装置(これらは図示していない)を用いることは有用である。   FIG. 2C is a cross-sectional view showing a state where the mold part 102 is formed on the substrate part 103 on which the electronic component 104 is mounted. The mold part 102 can use a commercially available mold material (for example, an epoxy resin added with a ceramic filler 120 for adjusting a thermal expansion coefficient). In addition, it is useful to use a mold, a press, or a heating device (not shown) for the mold.

またこうして得たサンプルを、図2(C)に示すように、接着層117の上に固定することで、ダイシング装置(図示していない)による分割(あるいは切断)が容易となる。   Further, as shown in FIG. 2C, the sample obtained in this manner is fixed on the adhesive layer 117, so that division (or cutting) by a dicing apparatus (not shown) is facilitated.

図2(D)は、図2(C)で作成したサンプルを、ダイシング装置によって所定寸法に分割(あるいは切断)する様子を示す断面図である。   FIG. 2D is a cross-sectional view showing a state in which the sample created in FIG. 2C is divided (or cut) into predetermined dimensions by a dicing apparatus.

図2(E)は、図2(D)で得たサンプルの表面に、スパッタ装置(図示していない)を用いて、シールド部112となる金属膜を形成する様子を説明する断面図である。なお図2(D)から図2(E)の状態において、個別に分割(あるいは切断)されたサンプルを、別の接着層117で張り替えても良い。   FIG. 2E is a cross-sectional view illustrating a state in which a metal film to be the shield portion 112 is formed on the surface of the sample obtained in FIG. 2D using a sputtering apparatus (not shown). . In the state of FIGS. 2D to 2E, the individually divided (or cut) samples may be replaced with another adhesive layer 117.

なお図2(A)〜(E)において、基板部103の表面に形成された、電子部品104実装用の上面配線106や、裏面配線108、上向内層配線107や下向内層配線109、あるいはソルダーレジスト等は図示していない。   2A to 2E, the upper surface wiring 106 for mounting the electronic component 104, the back surface wiring 108, the upper inner layer wiring 107, the lower inner layer wiring 109, or the like, formed on the surface of the substrate portion 103. Solder resist and the like are not shown.

なお図2に示すように、1枚の基板部103に、複数個の電子部品104を実装し、これら全体を一度にモールド用の封止材で覆い、1つの大きな封止構造体とし、この封止構造体(例えば、図2(C))を、ダイシング装置等で、複数に分割(あるいは切断)することで、個々のモジュール101とすることは有用である。   As shown in FIG. 2, a plurality of electronic components 104 are mounted on a single substrate portion 103, and the whole is covered with a molding sealing material at one time to form one large sealing structure. It is useful to divide the sealing structure (for example, FIG. 2C) into a plurality of modules 101 by dividing (or cutting) it into a plurality of parts with a dicing apparatus or the like.

次に、図3を用いて更に詳しく説明する。図3(A)(B)は、共に電子部品104が実装された基板部103を、ダイシング装置を用いて分割する様子を部分拡大して説明する断面図である。図3(A)はダイシングする前、図3(B)はダイシングした後の状態をそれぞれ示す。   Next, it will be described in more detail with reference to FIG. FIGS. 3A and 3B are cross-sectional views illustrating a state in which the substrate part 103 on which the electronic component 104 is mounted is divided using a dicing apparatus, in a partially enlarged manner. 3A shows a state before dicing, and FIG. 3B shows a state after dicing.

図3(A)に示すように、基板部103は、1層以上の上向内層配線107と、1層以上の下向内層配線109と、これらを層間接続する複数の絶縁層113と、を有している。なお図3(A)(B)において、基板部103の表面に設けた上面配線106や裏面配線108、ソルダーレジスト122、複数の内層間を層間接続するビア部分等は、図示していない。   As shown in FIG. 3A, the substrate portion 103 includes one or more upper inner wirings 107, one or more lower inner wirings 109, and a plurality of insulating layers 113 that connect these layers. Have. 3A and 3B, the upper surface wiring 106, the rear surface wiring 108, the solder resist 122, the via portion connecting the plurality of inner layers, and the like provided on the surface of the substrate portion 103 are not shown.

図3(A)において、上向内層配線107は、基板部103の上側に設けた上面配線106側(上面配線106は図示していない)に、その光沢面114を向けた状態で1層以上が、下向内層配線109は、基板部103の下側に設けた裏面配線108側(裏面配線108は図示していない)に、その光沢面114を向けた状態で、1層以上が、それぞれ内蔵されている。   In FIG. 3A, the upward inner layer wiring 107 has one or more layers with the glossy surface 114 facing the upper surface wiring 106 side (the upper surface wiring 106 is not shown) provided on the upper side of the substrate portion 103. However, the downward inner layer wiring 109 has one or more layers with the glossy surface 114 facing the back surface wiring 108 side (the back surface wiring 108 is not shown) provided on the lower side of the substrate portion 103. Built in.

次に、図3(B)に示すように、下向内層配線109と裏面配線108との間の絶縁層113側の断面に、溝121を形成することで、第1のダレ部110より第2のダレ部111を大きくすることができる。   Next, as shown in FIG. 3B, a groove 121 is formed in the cross section on the insulating layer 113 side between the downward inner layer wiring 109 and the back surface wiring 108, so that the first sagging portion 110 The second sag portion 111 can be enlarged.

図3(B)は、ダイシングした後の状態を示す。図3(A)に示すように、ダイシング装置の回転刃(図示していない)を矢印116に示すように、基板部103に当てて、溝121を形成する。   FIG. 3B shows a state after dicing. As shown in FIG. 3A, a rotary blade (not shown) of the dicing apparatus is applied to the substrate portion 103 as shown by an arrow 116 to form a groove 121.

図3(B)において、第1のダレ部110とは、上向内層配線107の光沢面114に発生させたダレ部である。ここでダレ部とは、ダイシングの回転刃の回転に伴い、銅箔の一部がダレ部(あるいは一種のバリ部)となった部分である。   In FIG. 3B, the first sag portion 110 is a sag portion generated on the glossy surface 114 of the upward inner layer wiring 107. Here, the sagging part is a part where a part of the copper foil becomes a sagging part (or a kind of burr part) with the rotation of the rotary blade of dicing.

図3(A)に示すように、基板部103の中央部より上(すなわち上面配線106側)に、上向内層配線107を設けることで、上向内層配線107に発生する第1のダレ部110を、上向内層配線107の粗面115側に発生したダレ部(図示していない)より大きくすることができる。このように、上向内層配線107の光沢面114側に設けた第1のダレ部110を、粗面115側に設けたダレ(図示していない)より大きくすることで、上向内層配線107と絶縁層113との密着性を高めながらも、上向内層配線107の断面部分(この断面部分には、第1のダレ部110も含む)、シールド部112との密着面積を大きくすることができる。   As shown in FIG. 3A, by providing the upper inner layer wiring 107 above the central portion of the substrate portion 103 (that is, on the upper surface wiring 106 side), a first sagging portion generated in the upper inner layer wiring 107 is obtained. 110 can be made larger than a sag portion (not shown) generated on the rough surface 115 side of the upward inner layer wiring 107. In this way, the first sag portion 110 provided on the glossy surface 114 side of the upward inner layer wiring 107 is made larger than the sag (not shown) provided on the rough surface 115 side, whereby the upward inner layer wiring 107. It is possible to increase the adhesion area between the cross section of the upper inner wiring 107 (including the first sagging part 110) and the shield part 112, while improving the adhesion between the insulating layer 113 and the insulating layer 113. it can.

また図3(B)に示すように、基板部103の中央部より下(すなわち裏面配線108側)に、下向内層配線109を設けることで、下向内層配線109の光沢面114側に発生させた第2のダレ部111を、下向内層配線109の粗面115側に発生したダレ部(図示していない)や、上向内層配線107の粗面115側に発生したダレ部(図示していない)や、上向内層配線107の光沢面114側に設けた第1のダレ部110より、大きくすることができる。このように、下向内層配線109の光沢面114側に設けた第2のダレ部111を、これらダレ部より、より大きくすることで、下向内層配線109とシールド部112との密着面積を大きくすることができる。これは、スパッタでシールド部112を形成した場合、基板部103の上側(即ち上面配線106側、あるいはモールド部102側)より下側(即ち配線側)が、その金属膜厚が薄くなり、シート抵抗が増加する課題の解決に有用である。   Further, as shown in FIG. 3B, the lower inner layer wiring 109 is provided below the central portion of the substrate portion 103 (that is, the back surface wiring 108 side), thereby generating the lower inner layer wiring 109 on the glossy surface 114 side. The sagging portion (not shown) generated on the rough surface 115 side of the lower inner layer wiring 109 and the sagging portion generated on the rough surface 115 side of the upper inner layer wiring 107 (see FIG. (Not shown) or larger than the first sag portion 110 provided on the glossy surface 114 side of the upward inner layer wiring 107. Thus, by making the second sagging portion 111 provided on the glossy surface 114 side of the downward inner layer wiring 109 larger than these sagging portions, the contact area between the lower inner layer wiring 109 and the shield portion 112 is increased. Can be bigger. This is because, when the shield part 112 is formed by sputtering, the metal film thickness is thinner on the lower side (that is, the wiring side) than the upper side (that is, the upper surface wiring 106 side or the mold part 102 side) of the substrate part 103, and the sheet This is useful for solving the problem of increasing resistance.

以上のように、少なくとも、銅箔の光沢面114が上向きの上向内層配線107と、光沢面114が下向きの下向内層配線109と、上面配線106と、裏面配線108と、を有する回路基板(あるいは基板部103)に、電子部品104を実装する実装工程と、前記電子部品104を前記回路基板上で樹脂モールドし、モールド構造体とする封止工程と、前記モールド構造体を、ダイシング装置を用いて複数に切断する切断工程と、この切断工程で得られた切断品の5面を覆う金属膜を、スパッタで形成する金属膜工程と、を有するモジュール101の製造方法であって、前記切断工程によって、上向内層配線に第1のダレ部110を、下向内層配線に、第1のダレ部より大きい第2のダレ部111を形成し、金属膜工程で、前記第1のダレ部110を有する上向内層配線と、第2のダレ部を有する下向内層配線とに、一度に金属膜を形成することで、シールド性の高いモジュール101を製造することができる。   As described above, the circuit board has at least the upward inner layer wiring 107 with the glossy surface 114 facing upward, the downward inner layer wiring 109 with the glossy surface 114 facing downward, the upper surface wiring 106, and the back surface wiring 108. (Or substrate part 103) mounting process for mounting electronic component 104, resin molding of electronic component 104 on the circuit board to form a mold structure, and dicing apparatus for molding structure A method of manufacturing the module 101, comprising: a cutting step of cutting into a plurality of parts using a metal film; and a metal film step of forming a metal film covering five surfaces of the cut product obtained in the cutting step by sputtering, In the cutting process, the first sag portion 110 is formed on the upper inner layer wiring, and the second sag portion 111 larger than the first sag portion is formed on the lower inner layer wiring. In the metal film process, the first sag portion 110 is formed. And upward inner wiring having a section 110, to a downward inner wiring having a second sagging portion, by forming the metal film at a time, it is possible to manufacture a highly shielding module 101.

(実施例3)
実施例3を用いて、実施例1や実施例2で説明したモジュール101の発明者らによる試作品の一例について説明する。
(Example 3)
An example of the prototype by the inventors of the module 101 described in the first and second embodiments will be described using the third embodiment.

図4は、発明者らが作成したモジュール101のSEM(走査型電子顕微鏡)による断面写真の一例である。図4において、119はガラス繊維、120はフィラー、121は溝、122はソルダーレジストである。図4において、上面電極、裏面電極、電子部品104、モールド部102等は図示していない。   FIG. 4 is an example of a cross-sectional photograph taken by the SEM (scanning electron microscope) of the module 101 created by the inventors. In FIG. 4, 119 is a glass fiber, 120 is a filler, 121 is a groove, and 122 is a solder resist. In FIG. 4, the top electrode, the back electrode, the electronic component 104, the mold part 102, and the like are not shown.

図4に示すように、モジュール101は、芯材(例えばガラス繊維119)にエポキシ樹脂を含浸した絶縁層113と、銅箔の光沢面114が上向きの上向内層配線107と、光沢面114が下向きの下向内層配線109と、上面配線106と、裏面配線108と、を有する回路基板と、前記上面配線106に実装された電子部品104(図示していない)と、この電子部品104を前記回路基板上でモールド封止するモールド部102(図示していない)と、この断面に第1のダレ部110を伴って露出した前記上向内層配線107と、第2のダレ部111を伴って露出した前記下向内層配線109と、前記封止部の表面と、を覆うスパッタによる金属膜と、を有している。   As shown in FIG. 4, the module 101 includes an insulating layer 113 in which a core material (for example, glass fiber 119) is impregnated with an epoxy resin, a copper foil with a glossy surface 114 facing upward, an upward inner layer wiring 107, and a glossy surface 114. A circuit board having a downward inner layer wiring 109 facing downward, an upper surface wiring 106, and a back surface wiring 108, an electronic component 104 (not shown) mounted on the upper surface wiring 106, and the electronic component 104 A mold part 102 (not shown) for mold-sealing on the circuit board, the upward inner layer wiring 107 exposed with the first sag part 110 in the cross section, and a second sag part 111 A sputtered metal film covering the exposed lower inner layer wiring 109 and the surface of the sealing portion is provided.

そして、モジュール101を構成する絶縁層113の側面に溝121を設け、この溝121に、下向内層配線109の一部を充填することで、第2のダレ部111を大きくしている。更に下向内層配線109と裏面配線108との間の絶縁層113の断面に、複数の溝121を設けることで、第1のダレ部110より第2のダレ部111を大きく形成することは有用である。これは、スパッタでシールド部112となる金属膜を形成した場合、下側(即ち裏面配線108側)ほど、シールド部112の厚みが薄くなり、シールド部112のシート抵抗が増加するため、グランドとなる銅箔との接続が難しくなるためである。   Then, a groove 121 is provided on the side surface of the insulating layer 113 constituting the module 101, and the second sag portion 111 is enlarged by filling the groove 121 with a part of the downward inner layer wiring 109. Furthermore, it is useful to make the second sag portion 111 larger than the first sag portion 110 by providing a plurality of grooves 121 in the cross section of the insulating layer 113 between the downward inner layer wiring 109 and the back surface wiring 108. It is. This is because when the metal film that becomes the shield portion 112 is formed by sputtering, the shield portion 112 becomes thinner and the sheet resistance of the shield portion 112 increases on the lower side (that is, the back surface wiring 108 side). This is because it becomes difficult to connect to the copper foil.

図4において、溝121は、基板部103(あるいは絶縁層113)の側面(あるいは、ダイシング溝118)に、複数設けることが望ましい。なお複数とは、1つの溝121の一部が複数に枝分かれしているものも含む。これは溝121が1つだけであっても、複数に枝分かれしていれば、この溝121に銅箔の一部を充填しやすくなり、また絶縁層との密着性(あるいはアンカー効果)を高める効果が得られるためである。   In FIG. 4, it is desirable to provide a plurality of grooves 121 on the side surface (or dicing groove 118) of the substrate portion 103 (or insulating layer 113). Note that the term “plurality” includes a case where a part of one groove 121 is branched into a plurality of branches. Even if there is only one groove 121, it is easy to fill the groove 121 with a part of the copper foil and to improve the adhesion (or anchor effect) with the insulating layer if it is branched into a plurality of grooves. This is because an effect is obtained.

なお溝121は、基板部103の4つの側面(あるいは4つのダイシング溝118に面した面)に、それぞれ設けることが望ましい。こうすることで、モジュール101の全ての側面で、この溝121に銅箔の一部を充填しやすくなり、また絶縁層113との密着性(あるいはアンカー効果)を高める効果が得られる。   The grooves 121 are preferably provided on the four side surfaces (or the surfaces facing the four dicing grooves 118) of the substrate portion 103, respectively. By doing so, it becomes easy to fill the groove 121 with a part of the copper foil on all the side surfaces of the module 101, and the effect of improving the adhesion (or anchor effect) with the insulating layer 113 can be obtained.

溝121は、絶縁層113側、特に下向内層配線109と裏面配線108(裏面電極は図示していない)との間の絶縁層113側の断面に、積極的に設けたクラックや、割れとすることは有用である。   The groove 121 is formed on the insulating layer 113 side, in particular, in the cross section on the insulating layer 113 side between the downward inner layer wiring 109 and the back surface wiring 108 (the back surface electrode is not shown). It is useful to do.

溝121を、下向内層配線109と裏面配線108との間の、絶縁層113に積極的に設けることは有用である。またこの溝121に、下向内層配線109の一部を、第2のダレ部111として充填することで、第2のダレ部111を大きくすることができ、シールド部112と下向内層配線109との接続抵抗を小さくできる。   It is useful to actively provide the groove 121 in the insulating layer 113 between the downward inner layer wiring 109 and the back surface wiring 108. Further, by filling this groove 121 with a part of the downward inner layer wiring 109 as the second sag part 111, the second sag part 111 can be enlarged, and the shield part 112 and the downward inner layer wiring 109 can be enlarged. Connection resistance can be reduced.

またこの溝121を利用して、(すなわち溝121の一部に、下向内層配線109を構成する銅箔の一部をダイシング時に充填、あるいは押し込むことで)、第2のダレ部111を、より効果的に大きくできる。   Further, by using the groove 121 (that is, by filling or pushing a part of the copper foil constituting the downward inner layer wiring 109 into a part of the groove 121 at the time of dicing), the second sag portion 111 is formed. Can be increased more effectively.

なお溝121を利用することで、第1のダレ部110より、第2のダレ部111を大きくしやすいことは言うまでも無い。   Needless to say, the use of the groove 121 makes it easier to make the second sag portion 111 larger than the first sag portion 110.

なお溝121の内部に、シールド部112の一部が入っても良いが、溝121を、シールド部112となる金属膜が充填する必要は無い。   Note that a part of the shield part 112 may enter the groove 121, but the groove 121 does not need to be filled with a metal film to be the shield part 112.

図4において、倍率は200倍であり、H型のスケールが100μmの長さを示している。   In FIG. 4, the magnification is 200 times, and the H-type scale has a length of 100 μm.

図5(A)〜(C)は、それぞれ図4の部分拡大写真である。図5(A)は、図4に示した上向内層配線107と、シールド部112との接続部分の拡大図である。図5(A)に示すように、上向内層配線107の光沢面114側に第1のダレ部110を設けることで、上向内層配線107と、シールド部112となる金属膜との密着面積を増加させ、互いの密着強度や接触抵抗を小さくできる。なお上向内層配線107の粗面115側に、ダレ部(番号は付与していない)を設けても良いが、このダレ部の大きさは、粗面115程度に抑えることが望ましい。これは第1のダレ部110が、上向内層配線107の光沢面114側と、この光沢面114側に接した絶縁層113との密着の低さを利用するためである。   5A to 5C are partially enlarged photographs of FIG. 4, respectively. FIG. 5A is an enlarged view of a connecting portion between the upward inner layer wiring 107 shown in FIG. As shown in FIG. 5A, by providing the first sag portion 110 on the glossy surface 114 side of the upward inner layer wiring 107, the adhesion area between the upward inner layer wiring 107 and the metal film to be the shield portion 112. And the mutual adhesion strength and contact resistance can be reduced. Although a sagging portion (no number is given) may be provided on the rough surface 115 side of the upward inner layer wiring 107, it is desirable that the size of the sagging portion is suppressed to about the rough surface 115. This is because the first sag portion 110 uses the low adhesion between the glossy surface 114 side of the upward inner layer wiring 107 and the insulating layer 113 in contact with the glossy surface 114 side.

図5(B)は、図4に示した下向内層配線109と、シールド部112との接続部分の拡大図である。図5(B)に示すように、下向内層配線109の光沢面114側に第2のダレ部111を設けることで、上向内層配線107と、シールド部112となる金属膜との密着面積を増加させ、互いの密着強度や接触抵抗を小さくできる。なお下向内層配線109の粗面115側に、ダレ部(番号は付与していない)を設けても良いが、このダレ部の大きさは、粗面115程度に抑えることが望ましい。これは第2のダレ部111が、上向内層配線107の光沢面114側と、この光沢面114側に接した絶縁層113との密着の低さを利用するためである。   FIG. 5B is an enlarged view of a connection portion between the downward inner layer wiring 109 shown in FIG. 4 and the shield portion 112. As shown in FIG. 5B, by providing the second sag portion 111 on the glossy surface 114 side of the downward inner layer wiring 109, the adhesion area between the upper inner wiring 107 and the metal film to be the shield portion 112 And the mutual adhesion strength and contact resistance can be reduced. Although a sagging portion (no number is given) may be provided on the rough surface 115 side of the downward inner layer wiring 109, the size of the sagging portion is desirably suppressed to about the rough surface 115. This is because the second sag portion 111 uses the low adhesion between the glossy surface 114 side of the upward inner layer wiring 107 and the insulating layer 113 in contact with the glossy surface 114 side.

また溝121を設け、この溝121の一部に、下向内層配線109の一部を第2のダレ部111として充填することは有用である。   Also, it is useful to provide a groove 121 and fill a part of the groove 121 with a part of the downward inner layer wiring 109 as the second sag portion 111.

なお図5(B)に示すように、溝121を、一種のクラック(あるいは割れ)を利用した場合であって、絶縁層113に内蔵されたガラス繊維119によって、それ以上の成長が抑制されるので、信頼性等に影響を与えることはない。   As shown in FIG. 5B, the groove 121 uses a kind of cracks (or cracks), and further growth is suppressed by the glass fiber 119 incorporated in the insulating layer 113. Therefore, it does not affect the reliability.

図5(C)は、図4に示したスケールを拡大したものであり、H型のスケールが100μmを示している。図5に示すように、溝121の最大長さは200μm以下(望ましくは100μm以下)、溝121の厚み(あるいは高さ)は、50μm以下(望ましくは30μm以下)が望ましい。溝121の最大長さが200μmを超え、あるいは厚みが50μmを超えた場合、ガラス繊維119による抑制効果が低下する場合がある。   FIG. 5C is an enlarged view of the scale shown in FIG. 4, and the H-type scale is 100 μm. As shown in FIG. 5, the maximum length of the groove 121 is preferably 200 μm or less (preferably 100 μm or less), and the thickness (or height) of the groove 121 is preferably 50 μm or less (preferably 30 μm or less). When the maximum length of the groove 121 exceeds 200 μm or the thickness exceeds 50 μm, the suppression effect by the glass fiber 119 may be reduced.

図6(A)〜(C)は、それぞれ図5(A)〜(C)の模式図である。   6A to 6C are schematic diagrams of FIGS. 5A to 5C, respectively.

図6(A)は、図5(A)に示した上向内層配線107と、シールド部112との接続部分の模式図である。図6(A)に示すように、上向内層配線107の光沢面114側に第1のダレ部110を設けることで、上向内層配線107と、シールド部112となる金属膜との密着面積を増加させ、互いの密着強度や接触抵抗を小さくできる。なお上向内層配線107の粗面115側に、ダレ部(番号は付与していない)を設けても良いが、このダレ部の大きさは、粗面115程度に抑えることが望ましい。これは第1のダレ部110が、上向内層配線107の光沢面114側と、この光沢面114側に接した絶縁層113との密着の低さを利用するためである。   FIG. 6A is a schematic diagram of a connection portion between the upward inner layer wiring 107 and the shield portion 112 shown in FIG. As shown in FIG. 6A, by providing the first sag portion 110 on the glossy surface 114 side of the upward inner layer wiring 107, the adhesion area between the upward inner layer wiring 107 and the metal film serving as the shield portion 112. And the mutual adhesion strength and contact resistance can be reduced. Although a sagging portion (no number is given) may be provided on the rough surface 115 side of the upward inner layer wiring 107, it is desirable that the size of the sagging portion is suppressed to about the rough surface 115. This is because the first sag portion 110 uses the low adhesion between the glossy surface 114 side of the upward inner layer wiring 107 and the insulating layer 113 in contact with the glossy surface 114 side.

図6(B)は、図5(B)に示した下向内層配線109と、シールド部112との接続部分の模式図である。図6(B)に示すように、下向内層配線109の光沢面114側に第2のダレ部111を設けることで、上向内層配線107と、シールド部112となる金属膜との密着面積を増加させ、互いの密着強度や接触抵抗を小さくできる。なお下向内層配線109の粗面115側に、ダレ部(番号は付与していない)を設けても良いが、このダレ部の大きさは、粗面115程度に抑えることが望ましい。これは第2のダレ部111が、上向内層配線107の光沢面114側と、この光沢面114側に接した絶縁層113との密着の低さを利用するためである。   FIG. 6B is a schematic diagram of a connection portion between the downward inner layer wiring 109 and the shield portion 112 shown in FIG. As shown in FIG. 6B, by providing the second sagging portion 111 on the glossy surface 114 side of the downward inner layer wiring 109, the adhesion area between the upper inner wiring 107 and the metal film to be the shield portion 112 And the mutual adhesion strength and contact resistance can be reduced. Although a sagging portion (no number is given) may be provided on the rough surface 115 side of the downward inner layer wiring 109, the size of the sagging portion is desirably suppressed to about the rough surface 115. This is because the second sag portion 111 uses the low adhesion between the glossy surface 114 side of the upward inner layer wiring 107 and the insulating layer 113 in contact with the glossy surface 114 side.

また溝121を設け、この溝121の一部に、下向内層配線109の一部を第2のダレ部111として充填することは有用である。   Also, it is useful to provide a groove 121 and fill a part of the groove 121 with a part of the downward inner layer wiring 109 as the second sag portion 111.

なお図6(B)に示すように、溝121を、一種のクラック(あるいは割れ)を利用した場合であって、絶縁層113に内蔵されたガラス繊維119によって、それ以上の成長が抑制されるので、信頼性等に影響を与えることはない。   As shown in FIG. 6B, the groove 121 is a case where a kind of crack (or crack) is used, and the glass fiber 119 incorporated in the insulating layer 113 suppresses further growth. Therefore, it does not affect the reliability.

図6(C)は、図5(C)に示したスケールを拡大したものであり、H型のスケールが100μmを示している。図6(C)の矢印116に示すように、溝121の最大長さは200μm以下(望ましくは100μm以下)、溝121の厚み(あるいは高さ)は、50μm以下(望ましくは30μm以下)が望ましい。溝121の最大長さが200μmを超え、あるいは厚みが50μmを超えた場合、ガラス繊維119による抑制効果が低下する場合がある。   FIG. 6C is an enlarged view of the scale shown in FIG. 5C, and the H-type scale indicates 100 μm. As shown by an arrow 116 in FIG. 6C, the maximum length of the groove 121 is 200 μm or less (preferably 100 μm or less), and the thickness (or height) of the groove 121 is 50 μm or less (preferably 30 μm or less). . When the maximum length of the groove 121 exceeds 200 μm or the thickness exceeds 50 μm, the suppression effect by the glass fiber 119 may be reduced.

本発明のモジュール及びその製造方法は、シールド部となるスパッタで形成した金属膜と、モジュールのグランド電極となる下向内層配線との接続安定性を高めることができ、基板部からの漏洩ノイズを効果的に低減することで、EMIやEMC特性に優れたモジュールであり、電子機器の小型化、高密度実装、更には狭隣接実装を実現することができる。   The module of the present invention and the manufacturing method thereof can improve the connection stability between the metal film formed by sputtering serving as the shield part and the downward inner layer wiring serving as the ground electrode of the module, and leakage noise from the substrate part can be reduced. By effectively reducing the module, the module is excellent in EMI and EMC characteristics, and it is possible to realize downsizing, high-density mounting, and narrow adjacent mounting of electronic devices.

101 モジュール
102 モールド部
103 基板部
104 電子部品
105 半田部
106 上面配線
107 上向内層配線
108 裏面配線
109 下向内層配線
110 第1のダレ部
111 第2のダレ部
112 シールド部
113 絶縁層
114 光沢面
115 粗面
116 矢印
117 接着層
118 ダイシング溝
119 ガラス繊維
120 フィラー
121 溝
122 ソルダーレジスト
DESCRIPTION OF SYMBOLS 101 Module 102 Mold part 103 Board | substrate part 104 Electronic component 105 Solder part 106 Upper surface wiring 107 Upward inner layer wiring 108 Back surface wiring 109 Downward inner layer wiring 110 1st sag part 111 2nd sag part 112 Shield part 113 Insulating layer 114 Glossy Surface 115 Rough surface 116 Arrow 117 Adhesive layer 118 Dicing groove 119 Glass fiber 120 Filler 121 Groove 122 Solder resist

Claims (3)

芯材にエポキシ樹脂を含浸した絶縁層と、銅箔の光沢面が上向きの上向内層配線と、光沢面が下向きの下向内層配線と、上面配線と、裏面配線と、を有する基板部と、
前記上面配線に実装された電子部品と、
この電子部品を前記基板部上でモールド封止するモールド部と、
この断面に第1のダレ部を伴って露出した前記上向内層配線と、第2のダレ部を伴って露出した前記下向内層配線と、前記封止部の表面と、を覆うスパッタによる金属膜と、を有するモジュールであって、
前記第1のダレ部より、第2のダレ部を大きくしたモジュール。
An insulating layer impregnated with an epoxy resin in a core material, a copper foil having a glossy surface facing upward upward inner layer wiring, a glossy surface facing downward downward inner layer wiring, a top surface wiring, and a back surface wiring; ,
Electronic components mounted on the upper surface wiring;
A mold part for mold-sealing the electronic component on the substrate part;
Sputtered metal that covers the upper inner layer wiring exposed with the first sagging portion in the cross section, the lower inner layer wiring exposed with the second sagging portion, and the surface of the sealing portion. A module having a membrane,
A module in which the second sag part is larger than the first sag part.
第1のダレ部と、第2のダレ部とは、共に、光沢面と粗面とを有する銅箔からなる内層配線の、前記光沢面に設けたものである請求項1に記載のモジュール。 2. The module according to claim 1, wherein the first sag portion and the second sag portion are provided on the glossy surface of an inner layer wiring made of a copper foil having a glossy surface and a rough surface. 少なくとも、
銅箔の光沢面が上向きの上向内層配線と、光沢面が下向きの下向内層配線と、上面配線と、裏面配線と、を有する基板部に、電子部品を実装する実装工程と、
前記電子部品を前記基板部上で樹脂モールドし、モールド構造体とする封止工程と、
前記モールド構造体を、ダイシング装置を用いて複数に切断する切断工程と、
前記切断工程で得られた切断品の5面を覆う金属膜を、スパッタで形成する金属膜工程と、
を有するモジュールの製造方法であって、
前記切断工程によって、前記上向内層配線に第1のダレ部を、前記下向内層配線に、前記第1のダレ部より大きい、第2のダレ部を形成し、
前記金属膜工程において、前記第1のダレ部を有する前記上向内層配線と、前記第2のダレ部を有する前記下向内層配線とに、前記金属膜を形成するモジュールの製造方法。
at least,
Mounting process for mounting electronic components on a substrate portion having a copper foil with a glossy surface facing upwards, an upward inner layer wiring, a glossy surface facing downwards inner layer wiring, a top surface wiring, and a back surface wiring,
A sealing step of resin molding the electronic component on the substrate portion to form a mold structure;
A cutting step of cutting the mold structure into a plurality of pieces using a dicing apparatus;
A metal film step of forming a metal film covering five surfaces of the cut product obtained in the cutting step by sputtering; and
A method of manufacturing a module having
By the cutting step, a first sag portion is formed on the upward inner layer wiring, and a second sag portion is formed on the lower inner layer wiring that is larger than the first sag portion,
In the metal film step, a method of manufacturing a module in which the metal film is formed on the upward inner layer wiring having the first sagging portion and the downward inner layer wiring having the second sagging portion.
JP2010020044A 2009-10-01 2010-02-01 Module and method of manufacturing the same Pending JP2011159787A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010020044A JP2011159787A (en) 2010-02-01 2010-02-01 Module and method of manufacturing the same
PCT/JP2010/005888 WO2011040030A1 (en) 2009-10-01 2010-09-30 Module and process for production thereof
CN201080043769.1A CN102550140B (en) 2009-10-01 2010-09-30 Module and process for production thereof
US13/496,907 US8946563B2 (en) 2009-10-01 2010-09-30 Module with exposed parts of copper foil and process for production thereof
EP10820151.8A EP2451259A4 (en) 2009-10-01 2010-09-30 Module and process for production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010020044A JP2011159787A (en) 2010-02-01 2010-02-01 Module and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2011159787A true JP2011159787A (en) 2011-08-18

Family

ID=44591486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010020044A Pending JP2011159787A (en) 2009-10-01 2010-02-01 Module and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2011159787A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014056880A (en) * 2012-09-11 2014-03-27 Nec Corp Module component, and manufacturing method thereof
JP2014183180A (en) * 2013-03-19 2014-09-29 Tdk Corp Electronic component module, and method for manufacturing the same
JP2015115549A (en) * 2013-12-13 2015-06-22 株式会社東芝 Semiconductor device and semiconductor device manufacturing method
JP2015185652A (en) * 2014-03-24 2015-10-22 株式会社村田製作所 Electronic component
JP2017054891A (en) * 2015-09-08 2017-03-16 三井化学東セロ株式会社 Film for manufacturing electronic component, electronic component and manufacturing method for the same
CN109148388A (en) * 2017-06-28 2019-01-04 株式会社迪思科 The manufacturing method of semiconductor packages and semiconductor packages
CN110798966A (en) * 2019-11-19 2020-02-14 江苏上达电子有限公司 Method for implementing novel electromagnetic shielding for circuit board

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014056880A (en) * 2012-09-11 2014-03-27 Nec Corp Module component, and manufacturing method thereof
JP2014183180A (en) * 2013-03-19 2014-09-29 Tdk Corp Electronic component module, and method for manufacturing the same
JP2015115549A (en) * 2013-12-13 2015-06-22 株式会社東芝 Semiconductor device and semiconductor device manufacturing method
JP2015185652A (en) * 2014-03-24 2015-10-22 株式会社村田製作所 Electronic component
JP2017054891A (en) * 2015-09-08 2017-03-16 三井化学東セロ株式会社 Film for manufacturing electronic component, electronic component and manufacturing method for the same
CN109148388A (en) * 2017-06-28 2019-01-04 株式会社迪思科 The manufacturing method of semiconductor packages and semiconductor packages
JP2019009371A (en) * 2017-06-28 2019-01-17 株式会社ディスコ Semiconductor package and forming method thereof
CN110798966A (en) * 2019-11-19 2020-02-14 江苏上达电子有限公司 Method for implementing novel electromagnetic shielding for circuit board

Similar Documents

Publication Publication Date Title
JP2011159787A (en) Module and method of manufacturing the same
WO2011040030A1 (en) Module and process for production thereof
JP2011159786A (en) Module and method of manufacturing the same
JP5287976B2 (en) Resin wiring board
JP5402482B2 (en) Module and module manufacturing method
WO2012023332A1 (en) Electronic part and method of manufacturing same
JP2006278557A (en) Multilayer ceramic electronic component
JP2011159788A (en) Module and production process thereof
JP2012084891A (en) Wiring board and manufacturing method thereof
JP6508333B2 (en) Electronic circuit module
JP2009117450A (en) Module and its manufacturing method
WO2014162478A1 (en) Component-embedded substrate and manufacturing method for same
US20090151985A1 (en) Method of dicing a circuit board sheet and package circuit board
JP6235575B2 (en) Manufacturing method of component-embedded substrate and component-embedded substrate
JP2010056180A (en) Circuit module
US20210335534A1 (en) Coil component
JP2010062199A (en) Circuit board
JP2009252916A (en) Multilayer wiring substrate, semiconductor package and method of manufacturing the semiconductor package
JP2011159785A (en) Module and method of manufacturing the same
JP6323622B2 (en) Component mounting board
JP2004165343A (en) Laminated ceramic electronic component and its manufacturing method
JP5579407B2 (en) Multiple printed circuit board and printed circuit board manufacturing method
JP4254540B2 (en) Multilayer ceramic substrate and composite electronic component
WO2017103998A1 (en) Component embedded substrate and method for manufacturing component embedded substrate
WO2013011845A1 (en) Method for producing heat-dissipating multilayer material for mounting boards