JP2011145495A - 全光信号処理デバイス - Google Patents
全光信号処理デバイス Download PDFInfo
- Publication number
- JP2011145495A JP2011145495A JP2010006411A JP2010006411A JP2011145495A JP 2011145495 A JP2011145495 A JP 2011145495A JP 2010006411 A JP2010006411 A JP 2010006411A JP 2010006411 A JP2010006411 A JP 2010006411A JP 2011145495 A JP2011145495 A JP 2011145495A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- signal light
- waveguide
- light
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Integrated Circuits (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
【課題】アモルファスシリコン光導波路の高い非線形を用いた超高速全光型信号処理デバイスを提供する。
【解決手段】入力ポート1に波長がλ1の信号光が入力され、入力ポート2に波長がλ2の制御光が入力される。上記入力信号光は、3dBカプラ5によってマッハツェンダー干渉計の上部導波路と下部導波路に分配される。下部導波路に分配された入力信号光はそのまま伝搬するのに対し、上部導波路を伝搬する入力信号光は、上記制御光によって相互位相変調を受けながら伝搬する。これによって、上記信号光は、上記制御光の光パワーに依存した非線形位相シフトを受ける。
【選択図】図4
【解決手段】入力ポート1に波長がλ1の信号光が入力され、入力ポート2に波長がλ2の制御光が入力される。上記入力信号光は、3dBカプラ5によってマッハツェンダー干渉計の上部導波路と下部導波路に分配される。下部導波路に分配された入力信号光はそのまま伝搬するのに対し、上部導波路を伝搬する入力信号光は、上記制御光によって相互位相変調を受けながら伝搬する。これによって、上記信号光は、上記制御光の光パワーに依存した非線形位相シフトを受ける。
【選択図】図4
Description
本発明は、入力信号光が入力されるアモルファスシリコン光導波路の非線形光学効果を用いて、そこから出力される出力信号光を制御信号光によって制御する全光信号処理デバイスに関する。
近年、シリコンをベースとした集積光回路は電気回路との融合や光インターコネクションなどの目的から研究が盛んになってきている。シリコンをコアとするシリコン光導波路[特許文献1参照]は導波路断面積を非常に小さくする事ができ、閉じ込められる光パワー密度は従来の光導波路に比べて2桁〜3桁大きくなる上、非線形性も同様に2桁〜3桁強いため、大きな非線形光学効果が期待できる。
非線形光学効果による屈折率変化はフェムト秒レベルの非常に速い応答を示し、超高速な光信号処理が実現可能である。結晶シリコン導波路の場合は導波路内の二光子吸収という現象によって発生する自由キャリアの屈折率変化の応答時間がナノ秒レベルであり、光素子の応答速度を制限していた。これらの原因によって、結晶シリコン導波路の非線形光学効果を用いた光信号処理デバイスの応答速度は10Gb/sが限界と言われている。
また、将来のフォトニクスネットワークでは160Gb/sを超えるような高速かつ低消費電力の光信号処理デバイスが求められているが、現状ではアモルファスシリコン光導波路を用いて実用的な高速光信号処理を行う技術は開発されていない。
従来技術の一例として、非特許文献1に開示の技術構成を図1に挙げる。図1に示す空間干渉計において、一方の入力ポートに信号光がcw光として入力され、他方の入力ポートに制御光が入力される。信号光は3dBカプラによって上部導波路と下部導波路に分配される。下部導波路は分配された入力信号光がそのまま伝搬するのに対し、上部導波路を伝搬する入力信号光はシリコン光導波路に入力され、ここで制御光によって相互位相変調を受けながら伝搬する。これによって信号光は制御光の光パワーに依存した非線形位相シフトを受ける。この空間干渉計は、結晶シリコン光導波路の非線形光学効果を用いた光スイッチとして機能するが、従来手法で光スイッチングを行うと、光信号の強度波形が裾を引くような形で劣化してしまう。これは、結晶シリコン光導波路中に光信号を入射した事によって二光子吸収が起こるため、二光子吸収の過程で発生した自由キャリアが緩和するまでの振る舞いが見えているからである。導波路中の屈折率変化はキャリア密度変化に依存し(キャリアプラズマ効果)、従来では自由キャリアによる影響が完全に緩和するまでの時間領域を繰り返し周波数としていたため、光スイッチの繰り返し周波数を大きく制限していた。
Ozdal Boyraz, Prakash koonath, Varun Raghunathan, and Bahram Jalali, "All optical switching and continuum generation in silicon waveguides," Optics Express, Vol. 12, No. 17, pp. 4094-4102, 2004
本発明者は、アモルファスシリコン光導波路が通信波長帯入力信号に対して自由キャリアの影響をほとんど受けないことを見出した。このことから、アモルファスシリコン光導波路を使う事によって、非線形光学効果のみの屈折率変化によるフェムト秒レベルの超高速応答な光信号処理の実現が可能となる。後述するように、アモルファスシリコンで製作した導波路では、自由キャリアの影響は無いため、160Gb/sを超えるような動作も可能となる。図2はポンプ・プローブ法(時間分解分光測定)によって得られた結晶シリコン光導波路の光学特性を示している。測定には繰り返し周波数80MHz, 150fsの波長1550nmの超短パルスレーザを用いた。図左側は、遅延時間[ps]に対する透過率[dB]を示し、図右側は、遅延時間[ps]に対する位相差[rad]を示している。いずれの図においても、図中に記載の数値は、4つの曲線の上から順に0.25pJ(入力パルスエネルギー)、0.50pJ、1.00pJ、2.00pJを意味している。
一方、図3はアモルファスシリコン光導波路の光学特性を示している。図中に記載の数値は、4つの曲線の上から順に1.25pJ(入力パルスエネルギー)、2.5pJ、5pJ、10pJを意味している。結晶シリコン光導波路の場合には自由キャリアの影響によって位相特性が非対称になっているのに対して、アモルファスシリコン光導波路の場合には、対称になっている。このことにより、アモルファスシリコン光導波路では、通信波長帯入力信号に対して自由キャリアの影響が無いことが分かる。
本発明は、従来技術に代表される結晶シリコン光導波路内の自由キャリアの応答時間による繰り返し周波数の制限という問題点を払拭し、自由キャリアの応答時間に依存しないアモルファスシリコン光導波路を使った新たな超高速全光信号処理デバイスを提供することを目的としている。
本発明の全光信号処理デバイスは、入力信号光が入力されるアモルファスシリコン光導波路の非線形光学効果を用いて、そこから出力される出力信号光を制御信号光によって制御する。これによって例えば、光スイッチ、光変調、光信号処理再生(光2R/3R)の光信号処理を行う。
アモルファスシリコン光導波路に光信号を入射すると、非線形光学効果、すなわち光の強度に比例した屈折率変化を伴う自己位相変調が発生する。この屈折率変化Δnによる位相変化量Δφは、
と表せる。ここで、λは入力光信号の波長、Leffは伝搬中の損失を考慮した実効長である。
本発明によれば、アモルファスシリコン光導波路を用いることにより、自由キャリアの影響が無いため、160Gbpsを超える高速光信号処理動作が可能となる。
結晶シリコン導波路を用いた従来技術においては、光を入射する事によって自由キャリアが発生するが、その自由キャリアが緩和する時間は遅い。よって、スイッチングする時間もその緩和が終わってから次の光信号を入れなければならず、スイッチング時間は緩和時間に制限されてしまうことになる(結晶シリコン導波路の場合のキャリア緩和時間は約1ns程度)。これに対して、本発明のアモルファスシリコン導波路では、自由キャリアが実際に発生していたとしても、その緩和時間が非常に高速であると考えられるため、スイッチング特性もそれに追随して高速動作が可能になる(上記実験より、アモルファスシリコン導波路の場合のキャリア緩和時間は数10fs<フェムト秒>程度と見積もられる。)。
結晶シリコン導波路を用いた従来技術においては、光を入射する事によって自由キャリアが発生するが、その自由キャリアが緩和する時間は遅い。よって、スイッチングする時間もその緩和が終わってから次の光信号を入れなければならず、スイッチング時間は緩和時間に制限されてしまうことになる(結晶シリコン導波路の場合のキャリア緩和時間は約1ns程度)。これに対して、本発明のアモルファスシリコン導波路では、自由キャリアが実際に発生していたとしても、その緩和時間が非常に高速であると考えられるため、スイッチング特性もそれに追随して高速動作が可能になる(上記実験より、アモルファスシリコン導波路の場合のキャリア緩和時間は数10fs<フェムト秒>程度と見積もられる。)。
以下、例示に基づき本発明を説明する。
(第1の実施形態):光サンプリング、2R,3R
図4は、本発明を具体化する全光信号処理デバイスの第1の実施形態を示す図である。図4に示す全光信号処理デバイスは、アモルファスシリコン光導波路中を進行し、光パワーに依存した非線形光学効果による屈折率変化を利用した、マッハツェンダー干渉計の形態を有している。この全光信号処理デバイスの動作について説明する。本実施形態の全光信号処理デバイスにおいては入力ポート1に波長がλ1の信号光が入力され、入力ポート2に波長がλ2の制御光が入力される。
(第1の実施形態):光サンプリング、2R,3R
図4は、本発明を具体化する全光信号処理デバイスの第1の実施形態を示す図である。図4に示す全光信号処理デバイスは、アモルファスシリコン光導波路中を進行し、光パワーに依存した非線形光学効果による屈折率変化を利用した、マッハツェンダー干渉計の形態を有している。この全光信号処理デバイスの動作について説明する。本実施形態の全光信号処理デバイスにおいては入力ポート1に波長がλ1の信号光が入力され、入力ポート2に波長がλ2の制御光が入力される。
入力ポート1から入力された信号光は3dBカプラ5によって上部導波路と下部導波路に分配される。また、制御光の信号パターンに応じて次のように分けるものとする。
ポート2より入力される制御光は周期的な光信号とする。周期信号として用いるものは一例として、“11111111”、“01010101”、“00010001”のようなものであるとする。この手法を用いる事で、光サンプリング回路、NRZ/RZ信号変換、または光信号処理再生回路(光2R/3R回路)などに利用可能である。
下部導波路は分配された入力信号光がそのまま伝搬するのに対し、上部導波路を伝搬する入力信号光は入力ポート2より入力された制御光によって相互位相変調を受けながら伝搬する。これによって信号光は制御光の光パワーに依存した非線形位相シフトを受ける。
制御光の光パワーを調節する事によって、上部導波路伝搬後の信号光の光パワーが最大となる点での位相と最小となる点での位相差を操作する事ができる。更に上下導波路の導波路長を設定する事によって3dBカプラ7から上部導波路と下部導波路での位相差によって光信号が干渉した合波信号が出力され、ポート3より出力光信号として得られる。この時に、非線形位相シフトをΔφNLとすると、干渉後の出力光信号の光パワーPout は導波路の損失が一切無いと仮定すると、入力パワーPin に対して、
で表される。ΔφNL=が180度となる時に出力光波形は最大となる。
(第2の実施形態):波長変換
図5は、本発明を具体化する全光信号処理デバイスの第2の実施形態を示す図である。図5に示す全光信号処理デバイスは、アモルファスシリコン光導波路中を進行し、光パワーに依存した非線形光学効果による屈折率変化を利用した、マッハツェンダー干渉計の形態を有している。この全光信号処理デバイスの動作について説明する。本実施形態の全光信号処理デバイスにおいては入力ポート1に波長がλ1の信号光が入力され、入力ポート2に波長がλ2の制御光が入力される。
図5は、本発明を具体化する全光信号処理デバイスの第2の実施形態を示す図である。図5に示す全光信号処理デバイスは、アモルファスシリコン光導波路中を進行し、光パワーに依存した非線形光学効果による屈折率変化を利用した、マッハツェンダー干渉計の形態を有している。この全光信号処理デバイスの動作について説明する。本実施形態の全光信号処理デバイスにおいては入力ポート1に波長がλ1の信号光が入力され、入力ポート2に波長がλ2の制御光が入力される。
入力ポート1から入力された信号光は3dBカプラ5によって上部導波路と下部導波路に分配される。また、制御光の信号パターンに応じて次のように分けるものとする。
ポート1により入力される信号光はcw光、ポート2より入力される制御光はランダムな光伝送信号とする。この手法を用いる事で、例えば波長変換素子として利用が可能であり、λ1の信号光はポート3からλ2に変換されて出力される。
制御光信号の光パワーを調節する事によって、上部導波路伝搬後の信号光が制御光によって受ける位相差を制御できる。この時に、制御光によって信号光が受ける非線形位相シフトをΔφNLとすると、干渉後の出力光信号の光パワーPout は導波路の損失が一切無いと仮定すると、入力パワーPin に対して、
で表される。ΔφNLが180度となる時に出力光波形は最大となる。
(第3の実施形態):パラメトリックアンプ
図6は、本発明を具体化する全光信号処理デバイスの第3の実施形態を示す図である。図6に示す全光信号処理デバイスは、導波路中を進行する光強度依存の屈折率変化を利用するシリコン光導波路で構成されたマッハツェンダー干渉計の形態を利用するものである。この全光信号処理デバイスの動作について説明する。本実施形態の全光信号処理デバイスにおいては図6の入力ポート1に波長がλ1のランダム伝送信号光が入力され、入力ポート2に波長がλ2の制御光が入力される。制御光はcw光とする。入力ポート1から入力された信号光は3dBカプラ3によって制御光と合波しアモルファスシリコン光導波路を同時に伝搬する。
図6は、本発明を具体化する全光信号処理デバイスの第3の実施形態を示す図である。図6に示す全光信号処理デバイスは、導波路中を進行する光強度依存の屈折率変化を利用するシリコン光導波路で構成されたマッハツェンダー干渉計の形態を利用するものである。この全光信号処理デバイスの動作について説明する。本実施形態の全光信号処理デバイスにおいては図6の入力ポート1に波長がλ1のランダム伝送信号光が入力され、入力ポート2に波長がλ2の制御光が入力される。制御光はcw光とする。入力ポート1から入力された信号光は3dBカプラ3によって制御光と合波しアモルファスシリコン光導波路を同時に伝搬する。
ポート1から入力された信号光はcw光からエネルギーを受ける事によって増幅する。これは縮退四光波混合の原理によるパラメトリック増幅である。
Claims (4)
- 入力信号光が入力される光導波路の非線形光学効果を用いて、そこから出力される出力信号光を制御信号光によって制御する全光信号処理デバイスにおいて、
前記光導波路として、アモルファスシリコン光導波路を用いて、光信号の強度に依存した非線形光学効果の非線形性を用いて全光信号処理を行う事を特徴とした全光信号処理デバイス。 - 前記入力信号光は第1の導波路と第2の導波路に分配され、
第1の導波路を伝搬する入力信号光は入力された周期的な光パルス列からなる制御信号光によって相互位相変調を受けながら伝搬して、該入力信号光は制御信号光の光パワーに依存した非線形位相シフトを受け、
制御光信号の光パワーを調節する事によって、第1導波路伝搬後の信号光の光パワーが最大となる点での位相と最小となる点での位相差を操作し、かつ、第1及び第2の導波路の導波路長を設定する事によって両導波路での位相差によって光信号が干渉した合波信号が出力光信号として出力される請求項1に記載の全光信号処理デバイス。 - 前記入力信号光は第1の導波路と第2の導波路に分配され、第1の導波路を伝搬するcw光の入力信号光は入力されたランダムな光パルス列からなる制御信号光によって相互位相変調を受けながら伝搬して、該入力信号光は制御信号光の光パワーに依存した非線形位相シフトを受け、
制御光信号の光パワーを調節する事によって、上部導波路伝搬後の信号光の光パワーが最大となる点での位相と最小となる点での位相差を操作し、光信号が干渉した合波信号として出力光信号として出力され、かつ制御信号光の波長が出力信号光の波長に変換される請求項1に記載の全光信号処理デバイス。 - 前記入力信号光と前記制御信号光はカプラによって合波され、アモルファスシリコン光導波路を伝搬するランダムな光パルス列である入力信号光は、cw光である制御信号光との四光波混合効果を受けながら伝搬して、該入力信号光は制御信号光の光パワーに依存して増幅効果が得られ、出力信号光として出力される請求項1に記載の全光信号処理デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010006411A JP2011145495A (ja) | 2010-01-15 | 2010-01-15 | 全光信号処理デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010006411A JP2011145495A (ja) | 2010-01-15 | 2010-01-15 | 全光信号処理デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011145495A true JP2011145495A (ja) | 2011-07-28 |
Family
ID=44460401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010006411A Pending JP2011145495A (ja) | 2010-01-15 | 2010-01-15 | 全光信号処理デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011145495A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10260434A (ja) * | 1997-03-19 | 1998-09-29 | Nippon Telegr & Teleph Corp <Ntt> | 非線形光学媒質および非線形光学装置 |
JP2007072096A (ja) * | 2005-09-06 | 2007-03-22 | Kddi Corp | 全光信号処理装置および全光信号処理方法 |
-
2010
- 2010-01-15 JP JP2010006411A patent/JP2011145495A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10260434A (ja) * | 1997-03-19 | 1998-09-29 | Nippon Telegr & Teleph Corp <Ntt> | 非線形光学媒質および非線形光学装置 |
JP2007072096A (ja) * | 2005-09-06 | 2007-03-22 | Kddi Corp | 全光信号処理装置および全光信号処理方法 |
Non-Patent Citations (1)
Title |
---|
JPN6013015795; OPTICS EXPRESS Vol.15,No.26, 20071224, 17761-17771 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Liu et al. | Design of ultra compact all-optical XOR, XNOR, NAND and OR gates using photonic crystal multi-mode interference waveguides | |
Rani et al. | Design of all optical logic gates in photonic crystal waveguides | |
Kumar et al. | Implementation of XOR/XNOR and AND logic gates by using Mach–Zehnder interferometers | |
Zhang et al. | Design and analysis of all-optical XOR gate using SOA-based Mach–Zehnder interferometer | |
Tan et al. | Monolithic nonlinear pulse compressor on a silicon chip | |
Liang et al. | High speed logic gate using two-photon absorption in silicon waveguides | |
Swarnakar et al. | Design of all optical XOR gate based on photonic crystal ring resonator | |
Astar et al. | Tunable wavelength conversion by XPM in a silicon nanowire, and the potential for XPM-multicasting | |
Danaie et al. | Design of a photonic crystal differential phase comparator for a Mach–Zehnder switch | |
Singh et al. | Design of optimized all-optical NAND gate using metal-insulator-metal waveguide | |
Wu et al. | Non-blocking 2× 2 switching unit based on nested silicon microring resonators with high extinction ratios and low crosstalks | |
Gui et al. | Simultaneous optical half-adder and half-subtracter using a single-slot waveguide | |
Yu et al. | Nonlinear switching dynamics in a photonic-crystal nanocavity | |
Kumar et al. | Implementation of an optical AND gate using Mach-Zehnder interferometers | |
WO2009000021A1 (en) | Dispersion engineering in highly nonlinear optical materials | |
Kumar et al. | Implementation of all-optical logic gate using SOA-MZI structures | |
Dong et al. | Reconfigurable photonic differentiators based on all-optical phase modulation and linear filtering | |
Margarat et al. | Design of all-optical universal gates and verification of Boolean expression using SOA-MZI | |
Ji et al. | Simulation of an all-optical XOR gate with a semiconductor optical amplifier Mach-Zehnder interferometer sped up by a continuous-wave assistant light | |
Shen et al. | All-optical full-adder based on cascaded PPLN waveguides | |
Adami et al. | All optical fan out able half adder circuit based on nonlinear directional coupler | |
Shahoei et al. | Continuous slow and fast light generation using a silicon-on-insulator microring resonator incorporating a multimode interference coupler | |
Sharma et al. | Numerical analysis of optical logic gate based on nonlinear optical loop mirror with a photonic crystal fiber | |
JP2011145495A (ja) | 全光信号処理デバイス | |
JP5522703B2 (ja) | 全光信号処理デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130827 |