JP2011145479A - Display device, and display driving method - Google Patents

Display device, and display driving method Download PDF

Info

Publication number
JP2011145479A
JP2011145479A JP2010005963A JP2010005963A JP2011145479A JP 2011145479 A JP2011145479 A JP 2011145479A JP 2010005963 A JP2010005963 A JP 2010005963A JP 2010005963 A JP2010005963 A JP 2010005963A JP 2011145479 A JP2011145479 A JP 2011145479A
Authority
JP
Japan
Prior art keywords
voltage
threshold correction
transistor
threshold
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010005963A
Other languages
Japanese (ja)
Inventor
Hideki Sugimoto
秀樹 杉本
Tadashi Toyomura
直史 豊村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010005963A priority Critical patent/JP2011145479A/en
Publication of JP2011145479A publication Critical patent/JP2011145479A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Abstract

<P>PROBLEM TO BE SOLVED: To eliminate a difference in emission luminance due to a difference in gate voltage drop immediately before light emission in pixels in a horizontal direction of a panel, which is caused by blunting of a scanning pulse. <P>SOLUTION: When threshold correction in a plurality of times is carried out in a non-emission period of one light emission cycle of each pixel circuit, in threshold correction in the second time for example, the pulse width of a scanning pulse WS for conducting a sampling transistor is reduced than a pulse width in other threshold correction. This induces difference in a gate-source voltage Vgs of drive transistors in the horizontal direction of the panel when the threshold correction is finished, so as to offset the difference in the gate voltage drop immediately before light emission. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、画素回路がマトリクス状に配置された画素アレイを有する表示装置と、その表示駆動方法であって、例えば発光素子として有機エレクトロルミネッセンス素子(有機EL素子)を用いた表示装置に関する。   The present invention relates to a display device having a pixel array in which pixel circuits are arranged in a matrix, and a display driving method thereof, for example, a display device using an organic electroluminescence element (organic EL element) as a light emitting element.

特開2007−133282号公報JP 2007-133282 A 特開2003−255856号公報JP 2003-255856 A 特開2003−271095号公報JP 2003-271095 A

例えば上記特許文献2,3に見られるように、有機EL素子を画素に用いた画像表示装置が開発されている。有機EL素子は自発光素子であることから、例えば液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル(階調)はそれに流れる電流値によって制御可能である(いわゆる電流制御型)。
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ:TFT)によって制御するものである。
For example, as can be seen in Patent Documents 2 and 3, image display apparatuses using organic EL elements as pixels have been developed. Since the organic EL element is a self-luminous element, it has advantages such as higher image visibility than a liquid crystal display, no need for a backlight, and high response speed. Further, the luminance level (gradation) of each light emitting element can be controlled by the value of the current flowing therethrough (so-called current control type).
In the organic EL display, similarly to the liquid crystal display, there are a simple matrix method and an active matrix method as driving methods. Although the former has a simple structure, there is a problem that it is difficult to realize a large-sized and high-definition display. Therefore, the active matrix method is actively developed at present. In this method, a current flowing through a light emitting element in each pixel circuit is controlled by an active element (generally a thin film transistor: TFT) provided in the pixel circuit.

ところで有機EL素子を用いた画素回路構成としては、画素毎の輝度ムラの解消等による表示品質の向上や、高輝度化、高精細化、ハイフレームレート化(高周波数化)が強く求められている。またパネル大型化の開発も進められている。
これらの観点より、各種多様な構成が検討されている。例えば上記特許文献1のように、画素毎での駆動トランジスタの閾値電圧や移動度のバラツキをキャンセルして画素毎の輝度ムラを解消できるようにした画素回路構成や動作は各種提案されている。
本発明では有機EL素子を用いた表示装置として、高周波数化やパネル大型化にも好適な画素回路動作を実現することを目的とする。
By the way, as a pixel circuit configuration using an organic EL element, improvement in display quality by eliminating luminance unevenness for each pixel, high luminance, high definition, and high frame rate (high frequency) are strongly demanded. Yes. Development of larger panels is also underway.
From these viewpoints, various configurations are being studied. For example, as in Patent Document 1, various pixel circuit configurations and operations have been proposed in which variations in the threshold voltage and mobility of the drive transistor for each pixel are canceled to eliminate luminance unevenness for each pixel.
An object of the present invention is to realize a pixel circuit operation suitable for high frequency and large panel as a display device using an organic EL element.

本発明の表示装置は、発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧及び映像信号電圧を供給する信号セレクタと、上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への閾値補正基準電圧及び映像信号電圧の入力を実行させる書込スキャナであって、各画素回路の1発光サイクルの非発光期間に複数回の閾値補正を実行させるように、上記信号線電圧が上記閾値補正基準電圧であるときに複数回、上記走査パルスにより上記サンプリングトランジスタを導通させるとともに、複数回のうちの少なくとも1回の閾値補正の際には、上記サンプリングトランジスタを導通させるための走査パルスのパルス幅を他の閾値補正の際よりも短くする書込スキャナとを備える。
例えば上記書込スキャナは、2回目の閾値補正の際に、上記サンプリングトランジスタを導通させるための走査パルスのパルス幅を他の閾値補正の際よりも短くする。
また上記書込スキャナは、上記駆動トランジスタのゲート・ソース間電圧が、該駆動トランジスタの閾値電圧に達する直前に上記複数回の閾値補正が終了されるように、上記走査パルスを出力する。
The display device of the present invention is electrically connected to a light emitting element and a driving transistor that applies a current corresponding to a gate-source voltage to the light emitting element by applying a driving voltage between the drain and the source. A sampling transistor that inputs a signal line voltage to the gate of the drive transistor, and a storage capacitor that is connected between the gate and source of the drive transistor and holds the threshold voltage of the drive transistor and the input video signal voltage. A pixel circuit having a pixel circuit having a matrix circuit and a threshold correction reference voltage and a video signal voltage as the signal line voltage are supplied to a pixel array arranged in a matrix and each signal line arranged in a column on the pixel array. A power supply pulse is applied to the signal selector and each power control line arranged in a row on the pixel array, and the drive transistor of the pixel circuit is supplied. A drive control scanner for applying a drive voltage to the pixel array, and a scanning pulse is applied to each write control line arranged in a row on the pixel array to control the sampling transistor of the pixel circuit and to each pixel circuit The signal line voltage is a write scanner that executes input of the threshold correction reference voltage and video signal voltage of the pixel circuit so that threshold correction is executed a plurality of times during a non-light emission period of one light emission cycle of each pixel circuit. The sampling transistor is turned on by the scan pulse a plurality of times when the threshold correction reference voltage is used, and at least one of the plurality of times of the threshold correction, the scan pulse for turning on the sampling transistor is turned on. And a writing scanner that makes the pulse width shorter than in other threshold corrections.
For example, in the writing scanner, the pulse width of the scanning pulse for turning on the sampling transistor is made shorter in the second threshold correction than in other threshold corrections.
The writing scanner outputs the scan pulse so that the threshold correction is completed a plurality of times immediately before the gate-source voltage of the driving transistor reaches the threshold voltage of the driving transistor.

本発明の表示駆動方法は、上記のように、画素アレイと、信号セレクタと、駆動制御スキャナと、書込スキャナとを備えた表示装置の表示駆動方法として、上記書込スキャナが、各画素回路の1発光サイクルの非発光期間に複数回の閾値補正を実行させるように、上記信号線電圧が上記閾値補正基準電圧であるときに複数回、上記走査パルスにより上記サンプリングトランジスタを導通させるとともに、複数回のうちの少なくとも1回の閾値補正の際には、上記サンプリングトランジスタを導通させるための走査パルスのパルス幅を他の閾値補正の際よりも短くする表示駆動方法である。   As described above, the display drive method of the present invention is a display drive method for a display device including a pixel array, a signal selector, a drive control scanner, and a write scanner. The sampling transistor is turned on by the scan pulse a plurality of times when the signal line voltage is the threshold correction reference voltage so that the threshold correction is performed a plurality of times during the non-light emission period of one light emission cycle. This is a display driving method in which the pulse width of the scanning pulse for turning on the sampling transistor is shorter than that in other threshold corrections at the time of threshold correction at least once.

このような本発明では、ハイフレームレート化を行う場合でも閾値補正動作期間を長くとれるように、1発光サイクルにおいて各画素回路で複数回の閾値補正が行われるようにする。ここでパネル大型化を考慮すると、書込制御線の抵抗成分や容量成分により、書込スキャナから遠い画素回路になるほど与えられる走査パルスの波形は鈍ってしまう。
この走査パルスの波形の差により、映像信号電圧の書込直後の走査パルスオフの際のカップリングで生ずる駆動トランジスタのゲート電圧低下量が、左右の画素回路(書込スキャナに近い画素回路と遠い画素回路)で差が生ずる。これがパネル左右方向のグラデーションとして表れてしまう。
そこで本発明では、複数回のうちの少なくとも1回の閾値補正の際には、上記サンプリングトランジスタを導通させるための走査パルスのパルス幅を他の閾値補正の際よりも短くする。すると、複数回の閾値補正動作完了時における駆動トランジスタのゲート・ソース間電圧に、左右の画素回路で差を持たせることができる。このゲート・ソース間電圧の差で、上記のカップリングによるゲート電圧低下量の差を相殺する。
In the present invention, the threshold correction is performed a plurality of times in each pixel circuit in one light emission cycle so that the threshold correction operation period can be extended even when a high frame rate is achieved. Here, considering the increase in the size of the panel, the waveform of the scan pulse applied becomes duller as the pixel circuit becomes farther from the writing scanner due to the resistance component and the capacitance component of the writing control line.
Due to the difference in the waveform of the scan pulse, the amount of decrease in the gate voltage of the drive transistor caused by the coupling when the scan pulse is turned off immediately after the video signal voltage is written is reduced between the left and right pixel circuits (the pixel circuit close to the write scanner and the far pixel). Circuit). This appears as a gradation in the horizontal direction of the panel.
Therefore, in the present invention, at the time of threshold correction at least once among a plurality of times, the pulse width of the scanning pulse for making the sampling transistor conductive is made shorter than at the time of other threshold corrections. Then, the left and right pixel circuits can have a difference in the gate-source voltage of the driving transistor when a plurality of threshold correction operations are completed. This difference in gate-source voltage cancels the difference in gate voltage drop due to the coupling.

本発明によれば、書込制御線上の走査パルスの波形の鈍りによって発生するパネル左右方向(書込制御線の方向)での各画素回路の発光輝度差によるグラデーションを低減することができる。従って、表示品質を低下を防止し、パネル大型化に適応した表示装置を提供できるという効果がある。   According to the present invention, it is possible to reduce gradation due to a difference in light emission luminance of each pixel circuit in the left-right direction of the panel (the direction of the write control line) that occurs due to the dullness of the scan pulse waveform on the write control line. Accordingly, there is an effect that it is possible to provide a display device that can prevent display quality from being deteriorated and is adapted to an increase in panel size.

本発明の実施の形態の表示装置の構成の説明図である。It is explanatory drawing of a structure of the display apparatus of embodiment of this invention. 実施の形態の画素回路の回路図である。It is a circuit diagram of a pixel circuit of an embodiment. 分割閾値補正を行う場合の画素回路動作の説明図である。It is explanatory drawing of pixel circuit operation | movement in the case of performing division | segmentation threshold value correction | amendment. 走査パルスの波形鈍りの影響の説明図である。It is explanatory drawing of the influence of the waveform blunting of a scanning pulse. 画素回路の1サイクルの発光動作の過程の等価回路図である。It is an equivalent circuit diagram of the process of the light emission operation of one cycle of the pixel circuit. 画素回路の1サイクルの発光動作の過程の等価回路図である。It is an equivalent circuit diagram of the process of the light emission operation of one cycle of the pixel circuit. 画素回路の1サイクルの発光動作の過程の等価回路図である。It is an equivalent circuit diagram of the process of the light emission operation of one cycle of the pixel circuit. 実施の形態の画素回路の動作の説明図である。FIG. 11 is an explanatory diagram of the operation of the pixel circuit of the embodiment. 実施の形態の画素回路の動作の説明図である。FIG. 11 is an explanatory diagram of the operation of the pixel circuit of the embodiment.

以下、本発明の実施の形態について次の順序で説明する。
[1.表示装置及び画素回路の構成]
[2.本発明に至る過程で考慮された画素回路動作:分割閾値補正]
[3.実施の形態の画素回路動作]
Hereinafter, embodiments of the present invention will be described in the following order.
[1. Configuration of Display Device and Pixel Circuit]
[2. Pixel circuit operation considered in the process leading to the present invention: division threshold correction]
[3. Pixel Circuit Operation of Embodiment]

[1.表示装置及び画素回路の構成]

図1に実施の形態の有機EL表示装置の構成を示す。
この有機EL表示装置は、有機EL素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路10を含むものである。
図示のように、有機EL表示装置は、多数の画素回路10が列方向と行方向(m行×n列)にマトリクス状に配列された画素アレイ20を有する。なお、画素回路10のそれぞれは、R(赤)、G(緑)、B(青)のいずれかの発光画素となり、各色の画素回路10が所定規則で配列されてカラー表示装置が構成される。
[1. Configuration of Display Device and Pixel Circuit]

FIG. 1 shows a configuration of an organic EL display device according to an embodiment.
This organic EL display device includes a pixel circuit 10 that uses an organic EL element as a light emitting element and performs light emission driving by an active matrix method.
As illustrated, the organic EL display device includes a pixel array 20 in which a large number of pixel circuits 10 are arranged in a matrix in the column direction and the row direction (m rows × n columns). Each of the pixel circuits 10 is a light emitting pixel of any one of R (red), G (green), and B (blue), and a color display device is configured by arranging the pixel circuits 10 of each color according to a predetermined rule. .

各画素回路10を発光駆動するための構成として、水平セレクタ11、ドライブスキャナ12、ライトスキャナ13を備える。
また水平セレクタ11により選択され、表示データとしての輝度信号の信号値(階調値)に応じた電圧を画素回路10に供給する信号線DTL1、DTL2・・・DTL(n)が、画素アレイ上で列方向に配されている。信号線DTL1、DTL2・・・DTL(n)は、画素アレイ20においてマトリクス配置された画素回路10の列数分(n列)だけ配される。
As a configuration for driving each pixel circuit 10 to emit light, a horizontal selector 11, a drive scanner 12, and a write scanner 13 are provided.
Also, signal lines DTL1, DTL2,... DTL (n), which are selected by the horizontal selector 11 and supply a voltage corresponding to the signal value (gradation value) of the luminance signal as display data to the pixel circuit 10, are on the pixel array. It is arranged in the column direction. The signal lines DTL1, DTL2,... DTL (n) are arranged by the number of columns (n columns) of the pixel circuits 10 arranged in a matrix in the pixel array 20.

また画素アレイ20上において、行方向に書込制御線WSL1,WSL2・・・WSL(m)、電源制御線DSL1,DSL2・・・DSL(m)が配されている。これらの書込制御線WSL及び電源制御線DSLは、それぞれ、画素アレイ20においてマトリクス配置された画素回路10の行数分(m行)だけ配される。   On the pixel array 20, write control lines WSL1, WSL2,... WSL (m) and power supply control lines DSL1, DSL2,. These write control lines WSL and power supply control lines DSL are arranged by the number of rows (m rows) of the pixel circuits 10 arranged in a matrix in the pixel array 20, respectively.

書込制御線WSL(WSL1〜WSL(m))はライトスキャナ13により駆動される。
ライトスキャナ13は、設定された所定のタイミングで、行状に配設された各書込制御線WSL1〜WSL(m)に順次、走査パルスWS(WS1,WS2・・・WS(m))を供給して、画素回路10を行単位で線順次走査する。
Write control lines WSL (WSL1 to WSL (m)) are driven by the write scanner 13.
The write scanner 13 sequentially supplies scanning pulses WS (WS1, WS2,... WS (m)) to each of the write control lines WSL1 to WSL (m) arranged in rows at a predetermined timing set. Then, the pixel circuit 10 is line-sequentially scanned in units of rows.

電源制御線DSL(DSL1〜DSL(m))はドライブスキャナ12により駆動される。ドライブスキャナ12は、ライトスキャナ13による線順次走査に合わせて、行状に配設された各電源制御線DSL1〜DSL(m)に電源パルスDS(DS1,DS2・・・DS(m))を供給する。電源パルスDS(DS1,DS2・・・DS(m))は駆動電圧Vccと初期電圧Viniの2値に切り替わるパルス電圧とされる。
なおドライブスキャナ12,ライトスキャナ13は、クロックck及びスタートパルスspに基づいて、走査パルスWS、電源パルスDSのタイミングを設定する。
The power supply control lines DSL (DSL1 to DSL (m)) are driven by the drive scanner 12. The drive scanner 12 supplies power pulses DS (DS1, DS2,... DS (m)) to the power supply control lines DSL1 to DSL (m) arranged in a row in accordance with the line sequential scanning by the write scanner 13. To do. The power supply pulse DS (DS1, DS2,... DS (m)) is a pulse voltage that switches between two values of the drive voltage Vcc and the initial voltage Vini.
The drive scanner 12 and the write scanner 13 set the timing of the scanning pulse WS and the power supply pulse DS based on the clock ck and the start pulse sp.

水平セレクタ11は、ライトスキャナ13による線順次走査に合わせて、列方向に配された信号線DTL1、DTL2・・・に対して、画素回路10に対する入力信号としての信号線電圧を供給する。
本実施の形態では、水平セレクタ11は、各信号線に対し、信号線電圧として、閾値補正基準電圧Vofsと映像信号電圧Vsigを供給する。
The horizontal selector 11 supplies a signal line voltage as an input signal to the pixel circuit 10 to the signal lines DTL1, DTL2,... Arranged in the column direction in accordance with the line sequential scanning by the write scanner 13.
In the present embodiment, the horizontal selector 11 supplies a threshold correction reference voltage Vofs and a video signal voltage Vsig as signal line voltages to each signal line.

なお、この実施の形態の表示装置においては、本発明請求項でいう信号セレクタの例が水平セレクタ11であり、駆動制御スキャナの例がドライブスキャナであり、書込スキャナの例がライトスキャナ13となる。   In the display device of this embodiment, an example of a signal selector referred to in the present invention is the horizontal selector 11, an example of a drive control scanner is a drive scanner, and an example of a writing scanner is a write scanner 13. Become.

図2に画素回路10の構成例を示している。この画素回路10が、図1の構成における画素回路10のようにマトリクス配置される。
なお、図2では簡略化のため、信号線DTLと、書込制御線WSL及び電源制御線DSLが交差する部分に配される1つの画素回路10のみを示している。
FIG. 2 shows a configuration example of the pixel circuit 10. The pixel circuits 10 are arranged in a matrix like the pixel circuits 10 in the configuration of FIG.
In FIG. 2, only one pixel circuit 10 arranged at a portion where the signal line DTL intersects with the write control line WSL and the power supply control line DSL is shown for simplification.

この画素回路10は、発光素子である有機EL素子1と、保持容量Csと、サンプリングトランジスタTs、駆動トランジスタTdとしてのnチャネルの薄膜トランジスタ(TFT)とで構成されている。なお容量Coledは有機EL素子1の寄生容量である。   The pixel circuit 10 includes an organic EL element 1 that is a light emitting element, a storage capacitor Cs, a sampling transistor Ts, and an n-channel thin film transistor (TFT) as a driving transistor Td. Note that the capacitance Coled is a parasitic capacitance of the organic EL element 1.

保持容量Csは、一方の端子が駆動トランジスタTdのソース(ノードND2)に接続され、他方の端子が同じく駆動トランジスタTdのゲート(ノードND1)に接続されている。
画素回路10の発光素子は例えばダイオード構造の有機EL素子1とされ、アノードとカソードを備えている。有機EL素子1のアノードは駆動トランジスタTdのソースに接続され、カソードは所定の配線(カソード電位Vcat)に接続されている。
The storage capacitor Cs has one terminal connected to the source (node ND2) of the drive transistor Td and the other terminal connected to the gate (node ND1) of the drive transistor Td.
The light emitting element of the pixel circuit 10 is, for example, the organic EL element 1 having a diode structure, and includes an anode and a cathode. The anode of the organic EL element 1 is connected to the source of the drive transistor Td, and the cathode is connected to a predetermined wiring (cathode potential Vcat).

サンプリングトランジスタTsは、そのドレインとソースの一端が信号線DTLに接続され、他端が駆動トランジスタTdのゲートに接続される。
またサンプリングトランジスタTsのゲートは書込制御線WSLに接続されている。
駆動トランジスタTdのドレインは電源制御線DSLに接続されている。
The sampling transistor Ts has one end of its drain and source connected to the signal line DTL and the other end connected to the gate of the driving transistor Td.
The gate of the sampling transistor Ts is connected to the write control line WSL.
The drain of the drive transistor Td is connected to the power supply control line DSL.

有機EL素子1の発光駆動は、基本的には次のようになる。
信号線DTLに映像信号電圧Vsigが印加されたタイミングで、サンプリングトランジスタTsが、書込制御線WSLによってライトスキャナ13から与えられる走査パルスWSによって導通される。これにより信号線DTLからの映像信号電圧Vsigが保持容量Csに書き込まれる。
The light emission driving of the organic EL element 1 is basically as follows.
At the timing when the video signal voltage Vsig is applied to the signal line DTL, the sampling transistor Ts is turned on by the scanning pulse WS supplied from the write scanner 13 by the write control line WSL. As a result, the video signal voltage Vsig from the signal line DTL is written to the storage capacitor Cs.

駆動トランジスタTdは、ドライブスキャナ12によって駆動電位Vccが与えられている電源制御線DSLからの電流供給により電流Idsを有機EL素子1に流し、有機EL素子1を発光させる。
このとき電流Idsは、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた値(保持容量Csに保持された電圧に応じた値)となり、有機EL素子1はその電流値に応じた輝度で発光する。
つまりこの画素回路10の場合、保持容量Csに信号線DTLからの映像信号電圧Vsigを書き込むことによって、駆動トランジスタTdのゲート印加電圧を変化させ、これにより有機EL素子1に流れる電流値をコントロールして発光の階調を得る。
The drive transistor Td causes the current Ids to flow through the organic EL element 1 by supplying current from the power supply control line DSL to which the drive potential Vcc is applied by the drive scanner 12, and causes the organic EL element 1 to emit light.
At this time, the current Ids becomes a value corresponding to the gate-source voltage Vgs of the driving transistor Td (a value corresponding to the voltage held in the holding capacitor Cs), and the organic EL element 1 emits light with luminance corresponding to the current value. To do.
That is, in the case of this pixel circuit 10, by writing the video signal voltage Vsig from the signal line DTL to the storage capacitor Cs, the gate applied voltage of the drive transistor Td is changed, thereby controlling the value of the current flowing through the organic EL element 1. To obtain the gradation of light emission.

駆動トランジスタTdは、常に飽和領域で動作するように設計されているので、駆動トランジスタTdは次の式1に示した値を持つ定電流源となる。
Ids=(1/2)・μ・(W/L)・Cox・(Vgs−Vth)2・・・(式1)
但し、Idsは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Wはチャネル幅、Lはチャネル長、Coxはゲート容量、Vthは駆動トランジスタTdの閾値電圧を表している。
この式1から明らかな様に、飽和領域ではドレイン電流Idsはゲート・ソース間電圧Vgsによって制御される。駆動トランジスタTdは、ゲート・ソース間電圧Vgsが一定に保持される為、定電流源として動作し、有機EL素子1を一定の輝度で発光させることができる。
Since the drive transistor Td is designed to always operate in the saturation region, the drive transistor Td becomes a constant current source having a value represented by the following expression 1.
Ids = (1/2) · μ · (W / L) · Cox · (Vgs−Vth) 2 (Equation 1)
Where Ids is the current flowing between the drain and source of a transistor operating in the saturation region, μ is the mobility, W is the channel width, L is the channel length, Cox is the gate capacitance, and Vth is the threshold voltage of the driving transistor Td. Yes.
As apparent from Equation 1, the drain current Ids is controlled by the gate-source voltage Vgs in the saturation region. Since the gate-source voltage Vgs is kept constant, the drive transistor Td operates as a constant current source, and can emit the organic EL element 1 with constant luminance.

このように基本的には、各フレーム期間において、画素回路10に映像信号値(階調値)Vsigが保持容量Csに書き込まれる動作が行われ、これにより表示すべき階調に応じて駆動トランジスタTdのゲート・ソース間電圧Vgsが決まる。
そして駆動トランジスタTdは飽和領域で動作することで有機EL素子1に対して定電流源として機能し、ゲート・ソース間電圧Vgsに応じた電流を有機EL素子1に流すことで、各フレーム期間に有機EL素子1では映像信号の階調値に応じた輝度の発光が行われる。
In this way, basically, in each frame period, an operation is performed in which the video signal value (gradation value) Vsig is written in the storage capacitor Cs in the pixel circuit 10, and thereby the driving transistor is selected according to the gradation to be displayed. The gate-source voltage Vgs of Td is determined.
The drive transistor Td functions as a constant current source for the organic EL element 1 by operating in the saturation region, and a current corresponding to the gate-source voltage Vgs is supplied to the organic EL element 1 so that each frame period is The organic EL element 1 emits light with a luminance corresponding to the gradation value of the video signal.

[2.本発明に至る過程で考慮された画素回路動作:分割閾値補正]

ここで、本発明の理解のため、本発明に至る過程で考慮された画素回路動作について説明する。これは、各画素回路10の駆動トランジスタTdの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む回路動作である。特に閾値補正動作としては1発光サイクルの期間内に分割して複数回行う分割閾値補正を行う例としている。
[2. Pixel circuit operation considered in the process leading to the present invention: division threshold correction]

Here, in order to understand the present invention, the pixel circuit operation considered in the process leading to the present invention will be described. This is a circuit operation including a threshold correction operation and a mobility correction operation for compensating for uniformity deterioration due to variations in the threshold and mobility of the driving transistor Td of each pixel circuit 10. In particular, the threshold correction operation is an example in which division threshold correction is performed a plurality of times by dividing within one light emission cycle.

なお画素回路動作においては、閾値補正動作、移動度補正動作自体は、従来より行われているが、この必要性について簡単に説明しておく。
例えばポリシリコンTFT等を用いた画素回路では、駆動トランジスタTdの閾値電圧Vthや、駆動トランジスタTdのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Vthや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタTdの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタTdに流れる電流値にばらつきが生じる。このため仮に全画素回路10に同一の映像信号値(映像信号電圧Vsig)を与えたとしても、有機EL素子1の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ(一様性)が損なわれる。
このことから、画素回路動作においては、閾値電圧Vthや移動度μの変動に対する補正機能を持たせるようにしている。
In the pixel circuit operation, the threshold value correction operation and the mobility correction operation itself have been performed conventionally. This necessity will be briefly described.
For example, in a pixel circuit using a polysilicon TFT or the like, the threshold voltage Vth of the drive transistor Td and the mobility μ of the semiconductor thin film constituting the channel of the drive transistor Td may change over time. Further, the transistor characteristics of the threshold voltage Vth and the mobility μ are different for each pixel due to variations in the manufacturing process.
If the threshold voltage and mobility of the drive transistor Td differ from pixel to pixel, the current value flowing through the drive transistor Td varies from pixel to pixel. For this reason, even if the same video signal value (video signal voltage Vsig) is given to all the pixel circuits 10, the light emission luminance of the organic EL element 1 varies from pixel to pixel. As a result, the screen uniformity (uniformity) ) Is damaged.
For this reason, the pixel circuit operation is provided with a correction function for fluctuations in the threshold voltage Vth and the mobility μ.

図3に画素回路10の1発光サイクル(1フレーム期間)の動作のタイミングチャートを示す。
図3では、水平セレクタ11が信号線DTLに与える信号線電圧を示している。この動作例の場合、水平セレクタ11は信号線電圧として、1水平期間(1H)に、閾値補正基準電圧Vofs及び映像信号電圧Vsigとしてのパルス電圧を信号線DTLに与える。
また図3には、電源制御線DSLを介してドライブスキャナ12から供給される電源パルスDSを示している。電源パルスDSとしては駆動電圧Vcc又は初期電圧Viniが与えられる。
また図3には、書込制御線WSLを介してライトスキャナ13によってサンプリングトランジスタTsのゲートに与えられる走査パルスWSを示している。nチャネルのサンプリングトランジスタTsは、走査パルスWSがHレベルとされることで導通され、走査パルスWSがLレベルとされることで非導通となる。
また図3には、図2に示したノードND1、ND2の電圧として、駆動トランジスタTdのゲート電圧Vgとソース電圧Vsの変化を示している。
FIG. 3 shows a timing chart of the operation of the pixel circuit 10 in one light emission cycle (one frame period).
FIG. 3 shows the signal line voltage that the horizontal selector 11 applies to the signal line DTL. In the case of this operation example, the horizontal selector 11 supplies the signal line DTL with the pulse voltage as the threshold correction reference voltage Vofs and the video signal voltage Vsig in one horizontal period (1H) as the signal line voltage.
FIG. 3 shows a power pulse DS supplied from the drive scanner 12 via the power control line DSL. The drive voltage Vcc or the initial voltage Vini is given as the power supply pulse DS.
FIG. 3 shows a scan pulse WS applied to the gate of the sampling transistor Ts by the write scanner 13 via the write control line WSL. The n-channel sampling transistor Ts is turned on when the scanning pulse WS is set to the H level, and is turned off when the scanning pulse WS is set to the L level.
FIG. 3 shows changes in the gate voltage Vg and the source voltage Vs of the drive transistor Td as the voltages of the nodes ND1 and ND2 shown in FIG.

図3のタイミングチャートにおける時点tsは、発光素子である有機EL素子1が発光駆動される1サイクル、例えば画像表示の1フレーム期間の開始タイミングとなる。
この時点tsに至る前(期間LT0)は、前フレームの発光が行われている。期間LT0の等価回路を図5(a)に示す。
即ち、有機EL素子1の発光状態は、電源パルスDSが駆動電圧Vccであり、サンプリングトランジスタTsがオフした状態である。この時、駆動トランジスタTdは飽和領域で動作するように設定されているため、有機EL素子1に流れる電流Ids’は駆動トランジスタTdのゲート・ソース間電圧Vgsに応じて、上述した式1に示される値となる。
A time point ts in the timing chart of FIG. 3 is a start timing of one cycle in which the organic EL element 1 as a light emitting element is driven to emit light, for example, one frame period of image display.
Before reaching this time point ts (period LT0), light emission of the previous frame is performed. An equivalent circuit of the period LT0 is illustrated in FIG.
That is, the light emission state of the organic EL element 1 is a state where the power supply pulse DS is the drive voltage Vcc and the sampling transistor Ts is turned off. At this time, since the drive transistor Td is set to operate in the saturation region, the current Ids ′ flowing through the organic EL element 1 is expressed by the above-described equation 1 according to the gate-source voltage Vgs of the drive transistor Td. Value.

時点tsで今回のフレームの発光のための動作が開始される。
まず電源パルスDS=初期電位Viniとされる。図5(b)に期間LT1の等価回路を示す。
このとき、初期電位Viniが有機EL素子1の閾値電圧Vthelとカソード電圧Vcatの和よりも小さい、つまりVini ≦Vthel+Vcatであることで、有機EL素子1は消光し、非発光期間が開始される。このとき電源制御線DSLが駆動トランジスタTdのソースとなる。また有機EL素子1のアノード(ノードND2)は初期電位Viniに充電される。
The operation for light emission of the current frame is started at time ts.
First, the power supply pulse DS is set to the initial potential Vini. FIG. 5B shows an equivalent circuit of the period LT1.
At this time, when the initial potential Vini is smaller than the sum of the threshold voltage Vthel and the cathode voltage Vcat of the organic EL element 1, that is, Vini ≦ Vthel + Vcat, the organic EL element 1 is extinguished and a non-light emitting period is started. At this time, the power supply control line DSL becomes the source of the drive transistor Td. The anode (node ND2) of the organic EL element 1 is charged to the initial potential Vini.

一定期間後、閾値補正のための準備が行われる(期間LT2a,LT2b)。等価回路は図6(a)に示される。
即ち期間LT2a,LT2bでは、信号線DTLの電位が閾値補正基準電圧Vofsとなった時に、走査パルスWSがHレベルとされ、サンプリングトランジスタTsがオンとされる。このため駆動トランジスタTdのゲート(ノードND1)は閾値補正基準電圧Vofsとなる。
駆動トランジスタTdのゲート・ソース間電圧Vgs=Vofs−Viniとなる。
このVofs−Viniが駆動トランジスタTdの閾値電圧Vthよりも大きくないと閾値補正動作を行うことができないために、Vofs−Vini>Vthとなるように、初期電位Vini、基準電圧Vofsが設定されている。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Vthよりも十分広げられることになる。
After a certain period, preparation for threshold correction is performed (periods LT2a, LT2b). An equivalent circuit is shown in FIG.
That is, in the periods LT2a and LT2b, when the potential of the signal line DTL becomes the threshold correction reference voltage Vofs, the scanning pulse WS is set to the H level, and the sampling transistor Ts is turned on. Therefore, the gate (node ND1) of the drive transistor Td becomes the threshold correction reference voltage Vofs.
The gate-source voltage Vgs of the drive transistor Td is Vgs = Vofs−Vini.
Since the threshold value correction operation cannot be performed unless this Vofs−Vini is larger than the threshold voltage Vth of the drive transistor Td, the initial potential Vini and the reference voltage Vofs are set so that Vofs−Vini> Vth. .
That is, as a preparation for threshold correction, the gate-source voltage of the drive transistor is sufficiently widened than the threshold voltage Vth.

続いて閾値補正(Vth補正)が行われる。ここでは期間LT3a〜LT3dとして4回の閾値補正が行われる例としている。
まず期間LT3aとして1回目の閾値補正(Vth補正)が行われる。
この場合、信号線電圧が閾値補正基準電圧Vofsとなっているタイミングで、ライトスキャナ13が走査パルスWSをHレベルとし、またドライブスキャナ12が電源パルスDSを駆動電圧Vccとする。等価回路を図6(b)に示すが、この場合、有機EL素子1のアノード(ノードND2)が駆動トランジスタTdのソースとなり電流が流れる。このため、駆動トランジスタTdのゲート(ノードND1)は閾値補正基準電圧Vofsに固定されたまま、ソースノードが上昇する。
有機EL素子1のアノード電位(ノードND2の電位)が、Vcat+Vthel(有機EL素子1の閾値電圧)以下である限り、駆動トランジスタTdの電流は保持容量Csと容量Coledを充電するために使われる。有機EL素子1のアノード電位がVcat+Vthel以下である限りとは、有機EL素子1のリーク電流が駆動トランジスタTdに流れる電流よりもかなり小さいという意味である。
このためノードND2の電位(駆動トランジスタTdのソース電位)は、時間と共に上昇してゆく。
Subsequently, threshold correction (Vth correction) is performed. Here, an example is shown in which threshold correction is performed four times during the periods LT3a to LT3d.
First, during the period LT3a, the first threshold correction (Vth correction) is performed.
In this case, at the timing when the signal line voltage becomes the threshold correction reference voltage Vofs, the write scanner 13 sets the scanning pulse WS to the H level, and the drive scanner 12 sets the power supply pulse DS to the driving voltage Vcc. FIG. 6B shows an equivalent circuit. In this case, the anode (node ND2) of the organic EL element 1 serves as the source of the drive transistor Td, and a current flows. Therefore, the source node rises while the gate (node ND1) of the drive transistor Td is fixed to the threshold correction reference voltage Vofs.
As long as the anode potential of the organic EL element 1 (potential of the node ND2) is equal to or lower than Vcat + Vthel (threshold voltage of the organic EL element 1), the current of the drive transistor Td is used to charge the storage capacitor Cs and the capacitor Coled. “As long as the anode potential of the organic EL element 1 is equal to or lower than Vcat + Vthel” means that the leakage current of the organic EL element 1 is considerably smaller than the current flowing through the drive transistor Td.
For this reason, the potential of the node ND2 (the source potential of the driving transistor Td) increases with time.

この閾値補正は、基本的には、駆動トランジスタTdのゲート・ソース間電圧を閾値電圧Vthとする動作と言える。従って駆動トランジスタTdのゲート・ソース間電圧が閾値電圧Vthとなるまで、駆動トランジスタTdのソース電位が上昇されればよい。
しかし、ゲートノードを閾値補正基準電圧Vofsに固定できるのは、信号線電圧=Vofsの期間のみである。するとフレームレート等によっては1回の閾値補正動作によっては、ゲート・ソース間電圧が閾値電圧Vthに至るまでソース電位が上昇するための十分な時間がとれない。そこで複数回に分割して閾値補正を行うようにしている。
This threshold correction is basically an operation of setting the gate-source voltage of the drive transistor Td to the threshold voltage Vth. Therefore, the source potential of the drive transistor Td only needs to be raised until the gate-source voltage of the drive transistor Td reaches the threshold voltage Vth.
However, the gate node can be fixed to the threshold correction reference voltage Vofs only during the period of the signal line voltage = Vofs. Then, depending on the frame rate or the like, sufficient time for the source potential to rise cannot be taken by the threshold correction operation once until the gate-source voltage reaches the threshold voltage Vth. Therefore, the threshold value correction is performed in a plurality of times.

このため、信号線電圧=映像信号電圧Vsigとなる前に、期間LT3aとしての閾値補正を終了させる。即ち、ライトスキャナ13が一旦、走査パルスWSをLレベルとし、サンプリングトランジスタTsをオフする。
このとき、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Vgsに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電位、ソース電位は上昇する。
For this reason, the threshold correction as the period LT3a is ended before the signal line voltage = the video signal voltage Vsig. That is, the write scanner 13 once sets the scanning pulse WS to L level and turns off the sampling transistor Ts.
At this time, since both the gate and the source are floating, a current flows between the drain and the source in accordance with the gate-source voltage Vgs and bootstraps. That is, the gate potential and the source potential rise as shown.

次に期間LT3bとして、2回目の閾値補正を行う。即ち信号線電圧=閾値補正基準電圧Vofsのときに、再びライトスキャナ13が走査パルスWSをHレベルとし、サンプリングトランジスタTsをオンとする。これにより、駆動トランジスタTdのゲート電圧=閾値補正基準電圧Vofsとされ、またソース電位が上昇される。
さらに閾値補正動作を休止する。なお、2回目の閾値補正で駆動トランジスタTdのゲート・ソース間電圧は、より閾値電圧Vthに近づいているため、2回目の休止期間のブートストラップ量は1回目の休止期間より小さくなる。
また期間LT3cで3回目の閾値補正を行い、さらに休止を経て、期間LT3dで4回目の閾値補正を行う。
そして最終的に駆動トランジスタTdのゲート・ソース間電圧が閾値電圧Vthとなる。
この時、ソース電位(ノードND2:有機EL素子1のアノード電位)=Vofs−Vth≦Vcat+Vthelとなっている。(Vcatはカソード電位、Vthelは有機EL素子1の閾値電圧)
この図3の場合では、4回目の閾値補正の期間LT3dの後、走査パルスWSをLレベルとし、サンプリングトランジスタTsがオフとなって閾値補正動作が完了する。
Next, in the period LT3b, the second threshold correction is performed. That is, when signal line voltage = threshold correction reference voltage Vofs, the write scanner 13 sets the scanning pulse WS to H level again and turns on the sampling transistor Ts. As a result, the gate voltage of the drive transistor Td = the threshold correction reference voltage Vofs, and the source potential is increased.
Further, the threshold correction operation is paused. Since the gate-source voltage of the drive transistor Td is closer to the threshold voltage Vth in the second threshold correction, the bootstrap amount in the second pause period is smaller than that in the first pause period.
Further, the third threshold correction is performed in the period LT3c, and after a pause, the fourth threshold correction is performed in the period LT3d.
Finally, the gate-source voltage of the drive transistor Td becomes the threshold voltage Vth.
At this time, the source potential (node ND2: anode potential of the organic EL element 1) = Vofs−Vth ≦ Vcat + Vthel. (Vcat is the cathode potential, Vthel is the threshold voltage of the organic EL element 1)
In the case of FIG. 3, after the fourth threshold correction period LT3d, the scanning pulse WS is set to L level, the sampling transistor Ts is turned off, and the threshold correction operation is completed.

なお、ここでは4回の閾値補正を行う例としたが、閾値補正動作を何回に分割して行うかは表示装置の構成や動作に応じて適切に決められるものであり、例えば2回、3回、5回以上という例もある。   In this example, the threshold correction is performed four times. However, how many times the threshold correction operation is performed can be appropriately determined according to the configuration and operation of the display device. There are also examples of 3 times, 5 times or more.

その後、信号線電圧が映像信号電圧Vsigとなっている期間LT4に、ライトスキャナ13が走査パルスWSがHレベルとし、映像信号電圧Vsigの書込及び移動度補正が行われる。即ち駆動トランジスタTdのゲートに映像信号電圧Vsigが入力される。このときの等価回路を図7(a)に示す。   Thereafter, during a period LT4 in which the signal line voltage is the video signal voltage Vsig, the write scanner 13 sets the scanning pulse WS to the H level, and writing of the video signal voltage Vsig and mobility correction are performed. That is, the video signal voltage Vsig is input to the gate of the drive transistor Td. An equivalent circuit at this time is shown in FIG.

駆動トランジスタTdのゲート電位は映像信号電圧Vsigの電位となるが、電源制御線DSLが駆動電圧Vccとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。
このとき、駆動トランジスタTdのソース電圧が有機EL素子1の閾値電圧Vthelとカソード電圧Vcatの和を越えなければ、駆動トランジスタTdの電流は保持容量Csと容量Coledを充電するのに使用される。つまり有機EL素子1のリーク電流が駆動トランジスタTdに流れる電流よりもかなり小さければという条件である。
そしてこのときは、駆動トランジスタTdの閾値補正動作は完了しているため、駆動トランジスタTdが流す電流は移動度μを反映したものとなる。
具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。
これによって、走査パルスWSがHレベルとなる期間LT4として、サンプリングトランジスタTsがオンしてから、駆動トランジスタTdのソース電圧Vsは上昇し、サンプリングトランジスタTsがオフしたときには、ソース電圧Vsは移動度μを反映した電圧Vs0となる。駆動トランジスタTdのゲート・ソース間電圧Vgsは移動度を反映して小さくなり(Vgs=Vsig−Vs0)、一定時間経過後に完全に移動度を補正する電圧となる。
The gate potential of the drive transistor Td becomes the potential of the video signal voltage Vsig, but current flows because the power supply control line DSL is at the drive voltage Vcc, and the source potential rises with time.
At this time, if the source voltage of the driving transistor Td does not exceed the sum of the threshold voltage Vthel and the cathode voltage Vcat of the organic EL element 1, the current of the driving transistor Td is used to charge the holding capacitor Cs and the capacitor Coled. That is, the condition is that the leakage current of the organic EL element 1 should be much smaller than the current flowing through the drive transistor Td.
At this time, since the threshold value correcting operation of the drive transistor Td is completed, the current flowing through the drive transistor Td reflects the mobility μ.
Specifically, those with high mobility have a large current amount at this time, and the source rises quickly. On the other hand, when the mobility is low, the amount of current is small and the source rises slowly.
As a result, during the period LT4 when the scanning pulse WS is at the H level, the source voltage Vs of the drive transistor Td rises after the sampling transistor Ts is turned on, and when the sampling transistor Ts is turned off, the source voltage Vs becomes the mobility μ The voltage Vs0 reflects the above. The gate-source voltage Vgs of the drive transistor Td is reduced to reflect the mobility (Vgs = Vsig−Vs0), and becomes a voltage that completely corrects the mobility after a predetermined time has elapsed.

このように映像信号電圧Vsig書込及び移動度補正を行った後、ゲート・ソース間電圧Vgsを確定させ、ブートストラップ、発光状態(期間LT5)へと移行する。図7(b)に等価回路を示す。
即ち走査パルスWSをLレベルとしてサンプリングトランジスタTsをオフして書き込みが終了し、有機EL素子1を発光させる。この場合、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた電流Idsが流れ、ノードND2の電位は、有機EL素子1にその電流が流れる電圧VELまで上昇し、有機EL素子1は発光する。このときサンプリングトランジスタTsがオフであり、ノードND2の電位の上昇と同時に駆動トランジスタTdのゲート(ノードND1)も同様に上昇するため、ゲート・ソース間電圧Vgsは一定に保たれたままである。(ブートストラップ動作)
After writing the video signal voltage Vsig and correcting the mobility in this way, the gate-source voltage Vgs is determined, and the process proceeds to the bootstrap and light emission state (period LT5). FIG. 7B shows an equivalent circuit.
That is, the scanning pulse WS is set to L level, the sampling transistor Ts is turned off, writing is completed, and the organic EL element 1 is caused to emit light. In this case, a current Ids corresponding to the gate-source voltage Vgs of the drive transistor Td flows, the potential of the node ND2 rises to the voltage VEL through which the current flows in the organic EL element 1, and the organic EL element 1 emits light. At this time, the sampling transistor Ts is off, and the gate of the drive transistor Td (node ND1) rises at the same time as the potential of the node ND2 rises, so the gate-source voltage Vgs remains constant. (Bootstrap operation)

このように画素回路10は1フレーム期間における1サイクルの発光駆動動作として、閾値補正動作及び移動度補正動作を含んで、有機EL素子1の発光のための動作が行われる。
閾値補正動作によって各画素回路10での駆動トランジスタTdの閾値電圧Vthのバラツキや、経時変動による閾値電圧Vth変動などに関わらず、信号電位Vsigに応じた電流を有機EL素子1に与えることができる。つまり製造上或いは経時変化による閾値電圧Vthのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタTdの移動度によってもドレイン電流は変動するため、画素回路10毎の駆動トランジスタTdの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタTdの移動度の大小に応じてソース電位Vsが得られる。結果として各画素回路10の駆動トランジスタTdの移動度のバラツキを吸収するようなゲート・ソース間電圧Vgsに調整されるため、移動度のバラツキによる画質低下も解消される。
As described above, the pixel circuit 10 performs the operation for light emission of the organic EL element 1 including the threshold value correction operation and the mobility correction operation as the light emission drive operation of one cycle in one frame period.
A current corresponding to the signal potential Vsig can be supplied to the organic EL element 1 regardless of variations in the threshold voltage Vth of the drive transistor Td in each pixel circuit 10 and fluctuations in the threshold voltage Vth due to temporal fluctuations by the threshold correction operation. . That is, variations in the threshold voltage Vth due to manufacturing or changes over time can be canceled, and high image quality can be maintained without causing uneven brightness on the screen.
In addition, since the drain current varies depending on the mobility of the driving transistor Td, the image quality deteriorates due to variations in the mobility of the driving transistor Td for each pixel circuit 10, but the mobility correction increases or decreases the mobility of the driving transistor Td. In response to this, the source potential Vs is obtained. As a result, the gate-source voltage Vgs is adjusted so as to absorb the variation in mobility of the drive transistor Td of each pixel circuit 10, so that the deterioration in image quality due to the variation in mobility is also eliminated.

また1サイクルの画素回路動作として、閾値補正動作を分割して複数回行うのは、表示装置の高周波数化の要請による。
高フレームレート化が進むことで、画素回路の動作時間が相対的に短くなっていくため、連続的な閾値補正期間(信号線電圧=閾値補正基準電圧Vofsの期間)を確保することが難しくなる。そこで上記のように時分割的に閾値補正動作を行うことで閾値補正期間として必要な期間を確保して、駆動トランジスタTdのゲート・ソース間電圧を閾値電圧Vthに収束させるものである。
Further, the threshold correction operation is divided and performed a plurality of times as a one-cycle pixel circuit operation because of the demand for higher frequency display devices.
As the frame rate is increased, the operation time of the pixel circuit is relatively shortened, so that it is difficult to secure a continuous threshold correction period (signal line voltage = threshold correction reference voltage Vofs period). . Thus, by performing the threshold correction operation in a time-sharing manner as described above, a necessary period is secured as the threshold correction period, and the gate-source voltage of the drive transistor Td is converged to the threshold voltage Vth.

ここで、走査パルスWSの波形の鈍りによる影響を述べる。
図1で述べたように書込制御線WSLは画素アレイ20上で行方向に配設されている。この書込制御線WSLに存在する抵抗成分、容量成分の影響は、例えばパネル大型化等により書込制御線WSLの線長が長くなるほど大きくなる。つまり、図1のライトスキャナ13に近い列の画素回路10に入力される走査パルスWSと比較して、ライトスキャナ13から遠い列の画素回路10に入力される走査パルスWSには上記影響が大きくなり、波形鈍りが生ずる。
例えば信号線DTL1に接続された画素回路10(ライトスキャナ13側の画素回路10)に入力される走査パルスWSは、図3に示すように、立ち上がり、立ち下がりが急峻な波形であったとする。この場合に、書込制御線WSLの解放端側である例えば信号線DTL(n)に接続された画素回路10に入力される走査パルスWSは、図4に示すように、立ち上がり、立ち下がりが鈍った波形となってしまう。
Here, the influence due to the dullness of the waveform of the scanning pulse WS will be described.
As described in FIG. 1, the write control line WSL is arranged in the row direction on the pixel array 20. The influence of the resistance component and the capacitance component existing in the write control line WSL becomes larger as the length of the write control line WSL becomes longer due to, for example, an increase in the panel size. That is, compared with the scanning pulse WS input to the pixel circuit 10 in the column close to the write scanner 13 in FIG. 1, the influence is large on the scanning pulse WS input to the pixel circuit 10 in the column far from the write scanner 13. Thus, the waveform becomes dull.
For example, it is assumed that the scanning pulse WS input to the pixel circuit 10 connected to the signal line DTL1 (the pixel circuit 10 on the write scanner 13 side) has a steep rising and falling waveform as shown in FIG. In this case, the scan pulse WS input to the pixel circuit 10 connected to, for example, the signal line DTL (n) on the open end side of the write control line WSL rises and falls as shown in FIG. It becomes a dull waveform.

図3及び図4に矢印CPとして示す部分に注目する。即ち映像信号電圧Vsigの書込直後であって発光状態に移行する直前のゲート電圧Vgである。
映像信号電圧Vsigの書込を走査パルスWSをLレベルとし、サンプリングトランジスタTsをオフとすることで終了するが、この走査パルスWSのオフ時にノードND1にマイナスのカップリングが加わる。この書込直後のカップリングにより、ノードND1(駆動トランジスタTdのゲート電圧Vg)は図3に示すように一時的に低下する。
Attention is paid to a portion indicated by an arrow CP in FIGS. That is, it is the gate voltage Vg immediately after writing the video signal voltage Vsig and immediately before shifting to the light emitting state.
The writing of the video signal voltage Vsig is completed by setting the scanning pulse WS to the L level and turning off the sampling transistor Ts. When the scanning pulse WS is turned off, a negative coupling is applied to the node ND1. Due to the coupling immediately after the writing, the node ND1 (the gate voltage Vg of the driving transistor Td) temporarily decreases as shown in FIG.

一方で、図4のように走査パルスWSが鈍っている場合、マイナスカップリングが生ずることは同様であるが、走査パルスWSの電圧低下が急峻でない分、ノードND1の電圧低下は緩やかになる。図3,図4を比較してわかるように、このときのノードND1の電圧低下量は、走査パルスWSの波形の鈍り具合によって変動してしまう。
これは、発光直前において、パネルの左右の画素回路10で、各駆動トランジスタTdのゲート・ソース間電圧Vgsに差が生ずることを意味する。
On the other hand, when the scan pulse WS is dull as shown in FIG. 4, the negative coupling is the same, but the voltage drop at the node ND1 becomes moderate as the voltage drop of the scan pulse WS is not steep. As can be seen by comparing FIG. 3 and FIG. 4, the voltage drop amount at the node ND1 at this time varies depending on the bluntness of the waveform of the scan pulse WS.
This means that a difference occurs in the gate-source voltage Vgs of each drive transistor Td in the pixel circuits 10 on the left and right of the panel immediately before light emission.

例えば画面全体を同一輝度で発光させる場合を想定する。つまり各画素回路10に与える映像信号電圧Vsigが全て同一値である場合である。
映像信号電圧Vsigが前画素回路10において同一であるとしたら、画面全体は均一な輝度で発光するはずである。しかしながら、上記のように発光直前の走査パルスWSのオフ時のカップリングによる駆動トランジスタTdのゲート電圧変動に差が生じる。そして左右方向(書込制御線WSLの方向)の画素回路10同士で、ゲート・ソース間電圧Vgsは同一であるはずのところ、書込制御線WSLの解放端側の画素回路ほど、ゲート・ソース間電圧Vgsが大きくなるという現象が生ずる。
つまり、画面上の表示としては、書込制御線WSLの解放端側ほど明るくなり、画面の左右方向にグラデーションが生じてしまう。
For example, it is assumed that the entire screen emits light with the same luminance. That is, the video signal voltages Vsig applied to the pixel circuits 10 are all the same value.
If the video signal voltage Vsig is the same in the previous pixel circuit 10, the entire screen should emit light with uniform brightness. However, as described above, there is a difference in the gate voltage fluctuation of the drive transistor Td due to coupling when the scan pulse WS immediately before light emission is off. The gate-source voltage Vgs should be the same between the pixel circuits 10 in the horizontal direction (the direction of the write control line WSL). A phenomenon occurs in which the inter-voltage Vgs increases.
That is, as the display on the screen, the release end side of the write control line WSL becomes brighter, and gradation occurs in the horizontal direction of the screen.

[3.実施の形態の画素回路動作]

本実施の形態では、このようなグラデーションによる画質低下を低減又は防止するため、図8のような駆動タイミングで画素回路10を動作させる。
これは、閾値補正動作中に走査パルスWSの鈍り量に応じて閾値補正動作のスピードを変えて、完全に閾値を補正しきらない点で閾値補正動作を終了させる。そして閾値補正終了時に走査パルスWSの鈍り量に応じて前もってゲート・ソース間電圧Vgs(=ND1電圧−ND2電圧)に差をつけておく。これにより次の映像信号電圧Vsigの書込み後に生じるカップリング量の差を相殺しグラデーションを低減するものである。
[3. Pixel Circuit Operation of Embodiment]

In the present embodiment, the pixel circuit 10 is operated at the drive timing as shown in FIG. 8 in order to reduce or prevent such deterioration in image quality due to gradation.
This changes the speed of the threshold correction operation according to the dull amount of the scanning pulse WS during the threshold correction operation, and terminates the threshold correction operation in that the threshold cannot be completely corrected. At the end of threshold correction, a difference is made in advance between the gate-source voltage Vgs (= ND1 voltage−ND2 voltage) according to the dull amount of the scanning pulse WS. As a result, the difference in the coupling amount generated after the writing of the next video signal voltage Vsig is canceled and gradation is reduced.

図8では上記図3と同様に画素回路10の1発光サイクル(1フレーム期間)の動作のタイミングチャートを示している。図3と同様、信号線電圧、電源パルス、走査パルスWS、ノードND1(駆動トランジスタTdのゲート電圧Vg)、ND2(駆動トランジスタTdのソース電圧Vs)を示している。
なお、水平セレクタ11による信号線DTLの駆動(信号線電圧)、及びドライブスキャナ12よる電源パルスDSは、図3と同様である。
この図8の場合、ライトスキャナ13による走査パルスWSの一部のパルス幅が図3の場合と異なっている。即ち2回目の閾値補正(期間LT3b)のパルス幅が、他の閾値補正の期間(期間LT3a、LT3c、LT3d)のパルス幅より短くなっている。
FIG. 8 shows a timing chart of the operation of one light emission cycle (one frame period) of the pixel circuit 10 as in FIG. As in FIG. 3, the signal line voltage, power supply pulse, scanning pulse WS, node ND1 (gate voltage Vg of the drive transistor Td), and ND2 (source voltage Vs of the drive transistor Td) are shown.
The driving of the signal line DTL (signal line voltage) by the horizontal selector 11 and the power supply pulse DS by the drive scanner 12 are the same as in FIG.
In the case of FIG. 8, the pulse width of a part of the scanning pulse WS by the write scanner 13 is different from that in FIG. That is, the pulse width of the second threshold correction (period LT3b) is shorter than the pulse width of the other threshold correction periods (periods LT3a, LT3c, LT3d).

図8の動作を説明する。なお、図8は走査パルスWSのパルス波形に鈍りが無い場合、つまりライトスキャナ13に近い画素回路10の動作を想定している。
図8のタイミングチャートにおける時点tsは、発光素子である有機EL素子1が発光駆動される1サイクル、例えば画像表示の1フレーム期間の開始タイミングとなる。
この時点tsに至る前(期間LT0)は、前フレームの発光が行われている(図3の場合と同様)。
The operation of FIG. 8 will be described. FIG. 8 assumes the operation of the pixel circuit 10 close to the write scanner 13 when the pulse waveform of the scanning pulse WS is not dull.
A time point ts in the timing chart of FIG. 8 is a start timing of one cycle in which the organic EL element 1 as a light emitting element is driven to emit light, for example, one frame period of image display.
Before reaching this time point ts (period LT0), light emission of the previous frame is performed (similar to the case of FIG. 3).

時点tsで今回のフレームの発光のための動作が開始される。
まず電源パルスDS=初期電位Viniとされる。このとき、初期電位Viniが有機EL素子1の閾値電圧Vthelとカソード電圧Vcatの和よりも小さい、つまりVini ≦Vthel+Vcatであることで、有機EL素子1は消光し、非発光期間が開始される。このとき電源制御線DSLが駆動トランジスタTdのソースとなる。また有機EL素子1のアノード(ノードND2)は初期電位Viniに充電される。
The operation for light emission of the current frame is started at time ts.
First, the power supply pulse DS is set to the initial potential Vini. At this time, when the initial potential Vini is smaller than the sum of the threshold voltage Vthel and the cathode voltage Vcat of the organic EL element 1, that is, Vini ≦ Vthel + Vcat, the organic EL element 1 is extinguished and a non-light emitting period is started. At this time, the power supply control line DSL becomes the source of the drive transistor Td. The anode (node ND2) of the organic EL element 1 is charged to the initial potential Vini.

一定期間後、閾値補正のための準備が行われる(期間LT2a,LT2b)。
即ち期間LT2a,LT2bでは、信号線DTLの電位が閾値補正基準電圧Vofsとなった時に、走査パルスWSがHレベルとされ、サンプリングトランジスタTsがオンとされる。このため駆動トランジスタTdのゲート(ノードND1)は閾値補正基準電圧Vofsとなる。従って駆動トランジスタTdのゲート・ソース間電圧Vgsは、Vofs−Viniとなる。
このVofs−Viniが駆動トランジスタTdの閾値電圧Vthよりも大きくないと閾値補正動作を行うことができないために、Vofs−Vini>Vthとなるように、初期電位Vini、基準電圧Vofsが設定されている。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Vthよりも十分広げられることになる。
After a certain period, preparation for threshold correction is performed (periods LT2a, LT2b).
That is, in the periods LT2a and LT2b, when the potential of the signal line DTL becomes the threshold correction reference voltage Vofs, the scanning pulse WS is set to the H level, and the sampling transistor Ts is turned on. Therefore, the gate (node ND1) of the drive transistor Td becomes the threshold correction reference voltage Vofs. Therefore, the gate-source voltage Vgs of the driving transistor Td is Vofs−Vini.
Since the threshold value correction operation cannot be performed unless this Vofs−Vini is larger than the threshold voltage Vth of the drive transistor Td, the initial potential Vini and the reference voltage Vofs are set so that Vofs−Vini> Vth. .
That is, as a preparation for threshold correction, the gate-source voltage of the drive transistor is sufficiently widened than the threshold voltage Vth.

続いて閾値補正(Vth補正)が行われる。ここでは期間LT3a〜LT3dとして4回の閾値補正が行われる例としている。
まず期間LT3aとして1回目の閾値補正(Vth補正)が行われる。
この場合、信号線電圧が閾値補正基準電圧Vofsとなっているタイミングで、ライトスキャナ13が走査パルスWSをHレベルとし、またドライブスキャナ12が電源パルスDSを駆動電圧Vccとする。この場合、有機EL素子1のアノード(ノードND2)が駆動トランジスタTdのソースとなり電流が流れる。このため、駆動トランジスタTdのゲート(ノードND1)は閾値補正基準電圧Vofsに固定されたまま、ソースノードが上昇する。
有機EL素子1のアノード電位(ノードND2の電位)が、Vcat+Vthel(有機EL素子1の閾値電圧)以下である限り、駆動トランジスタTdの電流は保持容量Csと容量Coledを充電するために使われる。このためノードND2の電位(駆動トランジスタTdのソース電位)は、時間と共に上昇してゆく。
Subsequently, threshold correction (Vth correction) is performed. Here, an example is shown in which threshold correction is performed four times during the periods LT3a to LT3d.
First, during the period LT3a, the first threshold correction (Vth correction) is performed.
In this case, at the timing when the signal line voltage becomes the threshold correction reference voltage Vofs, the write scanner 13 sets the scanning pulse WS to the H level, and the drive scanner 12 sets the power supply pulse DS to the driving voltage Vcc. In this case, the anode (node ND2) of the organic EL element 1 serves as the source of the drive transistor Td, and a current flows. Therefore, the source node rises while the gate (node ND1) of the drive transistor Td is fixed to the threshold correction reference voltage Vofs.
As long as the anode potential of the organic EL element 1 (potential of the node ND2) is equal to or lower than Vcat + Vthel (threshold voltage of the organic EL element 1), the current of the drive transistor Td is used to charge the storage capacitor Cs and the capacitor Coled. For this reason, the potential of the node ND2 (the source potential of the driving transistor Td) increases with time.

期間LT3aとしての閾値補正は、信号線電圧=映像信号電圧Vsigとなる前に、ライトスキャナ13が一旦、走査パルスWSをLレベルとし、サンプリングトランジスタTsをオフすることで終了される。
このとき、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Vgsに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電位、ソース電位は上昇する。
The threshold correction as the period LT3a is ended when the write scanner 13 once sets the scanning pulse WS to the L level and the sampling transistor Ts is turned off before the signal line voltage = the video signal voltage Vsig.
At this time, since both the gate and the source are floating, a current flows between the drain and the source in accordance with the gate-source voltage Vgs and bootstraps. That is, the gate potential and the source potential rise as shown.

次に期間LT3bとして、2回目の閾値補正を行う。即ち信号線電圧=閾値補正基準電圧Vofsのときに、再びライトスキャナ13が走査パルスWSをHレベルとし、サンプリングトランジスタTsをオンとする。
但し、この2回目の閾値補正の場合、走査パルスWSの補正としての意味で、ライトスキャナ13は、走査パルスWSのパルス幅を、1回目(及び3回目、4回目)の閾値補正のときのパルス幅より短くするようにしている。
上記のようにこの図8は、走査パルスWSのパルス波形に鈍りが無い場合を想定しているが、この場合は、走査パルスWSのパルス幅が短くても、サンプリングトランジスタTsの導通は迅速に行われる。これにより、駆動トランジスタTdのゲート電圧=閾値補正基準電圧Vofsとされ、またソース電位が上昇される。
Next, in the period LT3b, the second threshold correction is performed. That is, when signal line voltage = threshold correction reference voltage Vofs, the write scanner 13 sets the scanning pulse WS to H level again and turns on the sampling transistor Ts.
However, in the case of the second threshold correction, the write scanner 13 has the same meaning as the correction of the scanning pulse WS. The write scanner 13 sets the pulse width of the scanning pulse WS to the first (and third, fourth) threshold correction. It is made shorter than the pulse width.
As described above, FIG. 8 assumes a case in which the pulse waveform of the scanning pulse WS is not dull. In this case, the sampling transistor Ts is rapidly turned on even if the pulse width of the scanning pulse WS is short. Done. As a result, the gate voltage of the drive transistor Td = the threshold correction reference voltage Vofs, and the source potential is increased.

さらに閾値補正動作を休止する。なお、2回目の閾値補正で駆動トランジスタTdのゲート・ソース間電圧は、より閾値電圧Vthに近づいているため、2回目の休止期間のブートストラップ量は1回目の休止期間より小さくなる。
また期間LT3cで3回目の閾値補正を行い、さらに休止を経て、期間LT3dで4回目の閾値補正を行う。
Further, the threshold correction operation is paused. Since the gate-source voltage of the drive transistor Td is closer to the threshold voltage Vth in the second threshold correction, the bootstrap amount in the second pause period is smaller than that in the first pause period.
Further, the third threshold correction is performed in the period LT3c, and after a pause, the fourth threshold correction is performed in the period LT3d.

4回目の閾値補正の期間LT3dの後、走査パルスWSをLレベルとし、サンプリングトランジスタTsがオフとなって閾値補正動作が完了する。
ここで本例の場合、4回の閾値補正によって最終的に駆動トランジスタTdのゲート・ソース間電圧が閾値電圧Vth+ΔV1となるようにしている。つまり、ゲート・ソース間電圧Vgsが閾値電圧Vthに達する直前に閾値補正を終了させるように、4回の総合的な閾値補正時間が設定されている。
After the fourth threshold correction period LT3d, the scanning pulse WS is set to L level, the sampling transistor Ts is turned off, and the threshold correction operation is completed.
In this example, the gate-source voltage of the drive transistor Td is finally set to the threshold voltage Vth + ΔV1 by performing the threshold correction four times. That is, four total threshold correction times are set so that the threshold correction is terminated immediately before the gate-source voltage Vgs reaches the threshold voltage Vth.

その後、信号線電圧が映像信号電圧Vsigとなっている期間LT4に、ライトスキャナ13が走査パルスWSがHレベルとし、映像信号電圧Vsigの書込及び移動度補正が行われる。即ち駆動トランジスタTdのゲートに映像信号電圧Vsigが入力される。
駆動トランジスタTdのゲート電位は映像信号電圧Vsigの電位となるが、電源制御線DSLが駆動電圧Vccとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。
このとき、駆動トランジスタTdのソース電圧が有機EL素子1の閾値電圧Vthelとカソード電圧Vcatの和を越えなければ、駆動トランジスタTdの電流は保持容量Csと容量Coledを充電するのに使用される。そして駆動トランジスタTdが流す電流は移動度μを反映したものとなる。
即ち、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。これによって、走査パルスWSがHレベルとなる期間LT4として、サンプリングトランジスタTsがオンしてから、駆動トランジスタTdのソース電圧Vsは上昇し、サンプリングトランジスタTsがオフしたときには、ソース電圧Vsは移動度μを反映した電圧Vs0となる。駆動トランジスタTdのゲート・ソース間電圧Vgsは移動度μを反映して小さくなり(Vgs=Vsig−Vs0)、一定時間経過後に完全に移動度μを補正する電圧となる。
Thereafter, during a period LT4 in which the signal line voltage is the video signal voltage Vsig, the write scanner 13 sets the scanning pulse WS to the H level, and writing of the video signal voltage Vsig and mobility correction are performed. That is, the video signal voltage Vsig is input to the gate of the drive transistor Td.
The gate potential of the drive transistor Td becomes the potential of the video signal voltage Vsig, but current flows because the power supply control line DSL is at the drive voltage Vcc, and the source potential rises with time.
At this time, if the source voltage of the driving transistor Td does not exceed the sum of the threshold voltage Vthel and the cathode voltage Vcat of the organic EL element 1, the current of the driving transistor Td is used to charge the holding capacitor Cs and the capacitor Coled. The current flowing through the driving transistor Td reflects the mobility μ.
That is, when the mobility is high, the amount of current at this time is large and the source rises quickly. On the other hand, when the mobility is low, the amount of current is small and the source rises slowly. As a result, during the period LT4 when the scanning pulse WS is at the H level, the source voltage Vs of the drive transistor Td rises after the sampling transistor Ts is turned on, and when the sampling transistor Ts is turned off, the source voltage Vs becomes the mobility μ The voltage Vs0 reflects the above. The gate-source voltage Vgs of the driving transistor Td is reduced to reflect the mobility μ (Vgs = Vsig−Vs0), and becomes a voltage that completely corrects the mobility μ after a predetermined time has elapsed.

このように映像信号電圧Vsig書込及び移動度補正を行った後、ゲート・ソース間電圧Vgsを確定させ、ブートストラップ、発光状態(期間LT5)へと移行する。
即ち走査パルスWSをLレベルとしてサンプリングトランジスタTsをオフして書き込みが終了し、有機EL素子1を発光させる。この場合、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた電流Idsが流れ、ノードND2の電位は、有機EL素子1にその電流が流れる電圧VELまで上昇し、有機EL素子1は発光する。このときサンプリングトランジスタTsがオフであり、ノードND2の電位の上昇と同時に駆動トランジスタTdのゲート(ノードND1)も同様に上昇するため、ゲート・ソース間電圧Vgsは一定に保たれたままである。(ブートストラップ動作)
After writing the video signal voltage Vsig and correcting the mobility in this way, the gate-source voltage Vgs is determined, and the process proceeds to the bootstrap and light emission state (period LT5).
That is, the scanning pulse WS is set to L level, the sampling transistor Ts is turned off, writing is completed, and the organic EL element 1 is caused to emit light. In this case, a current Ids corresponding to the gate-source voltage Vgs of the drive transistor Td flows, the potential of the node ND2 rises to the voltage VEL through which the current flows in the organic EL element 1, and the organic EL element 1 emits light. At this time, the sampling transistor Ts is off, and the gate of the drive transistor Td (node ND1) rises at the same time as the potential of the node ND2 rises, so the gate-source voltage Vgs remains constant. (Bootstrap operation)

このように画素回路10は1フレーム期間における1サイクルの発光駆動動作として、閾値補正動作及び移動度補正動作を含んで、有機EL素子1の発光のための動作が行われる。
ここで、本例の場合、上述のように2回目の閾値補正を実行するための走査パルスWSのパルス幅が他の閾値補正の場合より狭くされている。
これによって、上述した書込制御線WSL方向で画面上に生ずるグラデーションを低減又は解消する。この点を説明する。
As described above, the pixel circuit 10 performs the operation for light emission of the organic EL element 1 including the threshold value correction operation and the mobility correction operation as the light emission drive operation of one cycle in one frame period.
Here, in the case of this example, as described above, the pulse width of the scanning pulse WS for executing the second threshold correction is made narrower than in the case of other threshold corrections.
Thereby, the gradation generated on the screen in the direction of the write control line WSL is reduced or eliminated. This point will be described.

図9は、書込制御線WSLの解放端側の画素回路10で見た場合の動作波形を図8と同様に示している。この場合、走査パルスWSのパルス波形は、図示のように鈍っている。また、2回目の閾値補正を行う期間LT3bでは、図8のように走査パルスWSのパルス幅を短くしているが、これが書込制御線WSLの解放端側では波形鈍りにより図9のようになってしまう。   FIG. 9 shows operation waveforms as seen in the pixel circuit 10 on the open end side of the write control line WSL, as in FIG. In this case, the pulse waveform of the scanning pulse WS is dull as shown in the figure. Further, in the period LT3b in which the second threshold correction is performed, the pulse width of the scanning pulse WS is shortened as shown in FIG. 8, but this is due to the waveform dullness on the open end side of the write control line WSL as shown in FIG. turn into.

まず図8,図9の矢印CPの部分に注目する。先に図3,図4で述べた場合と同様に、映像信号電圧Vsigの書込直後で走査パルスWSがLレベルとなり、サンプリングトランジスタTsがオフとなるときに、マイナスカップリングがノードND1に加わる。
そして図8の場合、走査パルスWSの立ち下がりが急峻であることで、カップリングによるノードND1の電圧低下が早く、一方図9の場合、走査パルスWSの立ち下がりが緩やか、カップリングによるノードND1の電圧低下が緩やかとなる。
結果として、このときのノードND1の電圧低下量は、書込制御線WSLの解放端側ほど小さくなる。
First, attention is paid to the part indicated by the arrow CP in FIGS. Similar to the case described above with reference to FIGS. 3 and 4, the negative pulse is applied to the node ND1 when the scanning pulse WS becomes L level immediately after the video signal voltage Vsig is written and the sampling transistor Ts is turned off. .
In the case of FIG. 8, the fall of the scan pulse WS is steep, so that the voltage drop of the node ND1 due to coupling is rapid, whereas in the case of FIG. 9, the fall of the scan pulse WS is gradual and the node ND1 due to coupling is slow. The voltage drop becomes moderate.
As a result, the voltage drop amount of the node ND1 at this time becomes smaller toward the release end side of the write control line WSL.

ここで図9の場合の期間LT3bの2回目の閾値補正の動作をみる。
走査パルスWSがHレベルとなった時点で、ノードND1へ閾値補正基準電圧Vofsが書き込まれるが、このときの走査パルスWSの幅は上述のように短い。これにより書込制御線WSLの解放端側では図9のように走査パルスWSが十分立ち上がらない状態となる。
これは、ライトスキャナ13に近い側(以下、スキャナ端側)と、書込制御線WSLの解放端側(以下、解放端側)とで、ノードND1へ閾値補正基準電圧Vofsの書き込み量に差を付けることとなる。
具体的にはスキャナ端側ではなまり量は小さいので書込み量が高く、解放端側ではなまり量は大きいので書込み量が小さい。書込量が小さいとは、ノードND1が閾値補正基準電圧Vofsにまで落ちきらないという意味となる。
このことにより2回目の閾値補正の際に、ノードND1は、スキャナ端側では閾値補正基準電圧Vofsにより近づき、解放端側ではスキャナ端側より高い電位となる。
Here, the second threshold correction operation in the period LT3b in the case of FIG.
When the scanning pulse WS becomes H level, the threshold correction reference voltage Vofs is written to the node ND1, and the width of the scanning pulse WS at this time is short as described above. As a result, the scanning pulse WS does not rise sufficiently as shown in FIG. 9 on the release end side of the write control line WSL.
This is due to the difference in the write amount of the threshold correction reference voltage Vofs to the node ND1 between the side near the write scanner 13 (hereinafter referred to as the scanner end side) and the release end side (hereinafter referred to as the release end side) of the write control line WSL. Will be attached.
Specifically, the amount of writing is high because the amount of rounding is small on the scanner end side, and the amount of writing is small because the amount of rounding is large on the open end side. The small writing amount means that the node ND1 does not fall down to the threshold correction reference voltage Vofs.
As a result, during the second threshold correction, the node ND1 approaches the threshold correction reference voltage Vofs on the scanner end side, and has a higher potential on the release end side than on the scanner end side.

そして走査パルスWSがLレベルとなってサンプリングトランジスタTsがオフし、2回目の閾値補正の後の休止期間に入ると、ゲート・ソース間電圧Vgsに従いブートストラップする。このとき、上記のようにノードND1は、解放端側ではスキャナ端側より高い電位となっているため、解放端側のほうがより大きくブートストラップし、ノードND1、ND2が上昇する。
そのため、スキャナ端側のほうはゲート・ソース間電圧Vgsが大きく、解放端側のほうはゲート・ソース間電圧Vgsが小さくなるように動作する。
Then, when the scanning pulse WS becomes L level and the sampling transistor Ts is turned off and the rest period after the second threshold correction is entered, bootstrap is performed according to the gate-source voltage Vgs. At this time, as described above, since the node ND1 has a higher potential on the open end side than the scanner end side, the open end side boots up more greatly, and the nodes ND1 and ND2 rise.
Therefore, the scanner end side operates so that the gate-source voltage Vgs is larger, and the open end side operates so that the gate-source voltage Vgs is smaller.

その後、期間LT3c,LT3dと、それぞれ閾値補正を行うが、閾値補正が十分かからない程度に設定して、2回目の閾値補正でつけた差をある程度保つようにする。   Thereafter, threshold correction is performed for each of the periods LT3c and LT3d, but the threshold correction is set to such an extent that the threshold correction is not sufficient, so that the difference applied in the second threshold correction is maintained to some extent.

すると、閾値補正が終わった時点で、スキャナ端側と解放端側で、ゲート・ソース間電圧Vgsに差がついていることになる。
図8では、スキャナ端側の動作として、閾値補正終了時のゲート・ソース間電圧Vgs=Vth+ΔV1となっていると述べたが、図9の解放端側のゲート・ソース間電圧Vgs=Vth+ΔV2となっている。ΔV1>ΔV2となる。つまりゲート・ソース間電圧Vgsは、スキャナ端側の方が解放端側より大きくなっている。解放端側のゲート・ソース間電圧Vgsが小さくなるのは、上記のように解放端側の方が2回目の閾値補正の後のブートストラップ時のソース電圧Vgの上昇が大きいためである。
Then, when the threshold correction is completed, there is a difference in the gate-source voltage Vgs between the scanner end side and the release end side.
In FIG. 8, it is described that the gate-source voltage Vgs at the end of threshold correction is Vgs = Vth + ΔV1 as the operation on the scanner end side, but the gate-source voltage Vgs on the open end side in FIG. ing. ΔV1> ΔV2. That is, the gate-source voltage Vgs is larger on the scanner end side than on the open end side. The reason why the gate-source voltage Vgs on the open end side is small is that the source voltage Vg at the boot end after the second threshold correction is larger on the open end side as described above.

期間LT5では、この状態で映像信号電圧Vsigを書込み、移動度補正を行う。その後サンプリングトランジスタTsがオフされ、このときにカップリングがノードND1に加わる。上述の通り、このマイナスのカップリングはスキャナ端側が大きく、パネル端が小さい。このカップリング量の差が、閾値補正終了時のゲート・ソース間電圧Vgsの差によって、相殺されることになる。
そして映像信号電圧Vsigの書込後はブートストラップし、ゲート・ソース間電圧Vgsに従い有機EL素子1に電流を流すが、上記の相殺により、ゲート・ソース間電圧Vgsはカップリングによる変動分がキャンセルされての同等となり、発光輝度差が低減又は解消される。このため書込制御線方向のグラデーションが低減又は解消される。
In the period LT5, the video signal voltage Vsig is written in this state, and mobility correction is performed. Thereafter, the sampling transistor Ts is turned off, and at this time, coupling is applied to the node ND1. As described above, this negative coupling has a large scanner end and a small panel end. This difference in coupling amount is canceled out by the difference in gate-source voltage Vgs at the end of threshold correction.
After the video signal voltage Vsig is written, the bootstrap is performed, and a current flows through the organic EL element 1 in accordance with the gate-source voltage Vgs. However, due to the above cancellation, the gate-source voltage Vgs is canceled by the coupling fluctuation. Thus, the emission luminance difference is reduced or eliminated. For this reason, gradation in the write control line direction is reduced or eliminated.

以上のように本実施の形態では、ライトスキャナ13は、各画素回路の1発光サイクルの非発光期間に複数回の閾値補正を実行させるうちの少なくとも1回(本例では2回目)の閾値補正の際に、走査パルスWSのパルス幅を他の閾値補正の際よりも短くする。
またライトスキャナ13は、駆動トランジスタTdのゲート・ソース間電圧Vgsが、駆動トランジスタTdの閾値電圧Vthに達する直前に複数回の閾値補正が終了されるように、走査パルスWSを出力する。
このような動作により、走査パルスWSのパルス波形鈍りの影響で画面上の書込制御線方向に発生するグラデーションを低減又は解消でき、画質低下を防止できる。
また、単に2回目の閾値補正のときの走査パルスWSのパルス幅を変更するのみでグラデーションを低減できるという点で、非常に簡易に実現でき、かつ有用な手法となる。
As described above, in the present embodiment, the write scanner 13 performs at least one threshold correction (second time in this example) among the plurality of threshold corrections performed during the non-light emission period of one light emission cycle of each pixel circuit. In this case, the pulse width of the scanning pulse WS is made shorter than in other threshold corrections.
The write scanner 13 outputs the scan pulse WS so that the threshold correction is completed a plurality of times immediately before the gate-source voltage Vgs of the drive transistor Td reaches the threshold voltage Vth of the drive transistor Td.
By such an operation, gradation that occurs in the direction of the writing control line on the screen due to the influence of the blunting of the pulse waveform of the scanning pulse WS can be reduced or eliminated, and deterioration in image quality can be prevented.
In addition, the gradation can be reduced simply by changing the pulse width of the scanning pulse WS at the time of the second threshold correction, and this is a very simple and useful technique.

以上、実施の形態について説明したが、本発明は上記例に限定されるものではない。
上記例では1発光サイクル内に4回の閾値補正を行う例としたが、閾値補正動作を何回に分割して行うかは表示装置の構成や動作に応じて適切に決められるものであり、例えば2回、3回、5回以上という例もある。
そして、走査パルスWSのパルス幅を短くするのは、2回目の閾値補正の際に限定されるものではない。
本発明は、閾値補正中にパルス幅の短い走査パルスを入れ、結果としてゲート・ソース間電圧Vgsに差をつけ、その差によってカップリングによるゲート電圧変動の差を相殺するものである。その意味で、走査パルスWSのパルス幅を短くする位置や回数は特に限定されない。例えば3回目の閾値補正の際、1回目の閾値補正の際などでパルス幅を短くしてもよい。また2回目と3回目の閾値補正の際など、複数回、パルス幅を短くしてもよい。
ただし、実際上は、閾値補正後のブートストラップ時のソース電圧上昇量に差を付けやすいという意味では、2回目の閾値補正の際に走査パルスWSのパルス幅を短くすることが最も好適である。
Although the embodiment has been described above, the present invention is not limited to the above example.
In the above example, the threshold correction is performed four times within one light emission cycle. However, how many times the threshold correction operation is performed can be appropriately determined according to the configuration and operation of the display device. For example, there are 2 times, 3 times, 5 times or more.
The shortening of the pulse width of the scanning pulse WS is not limited to the second threshold correction.
In the present invention, a scan pulse with a short pulse width is input during threshold correction, and as a result, a difference is generated in the gate-source voltage Vgs, and the difference in gate voltage fluctuation due to coupling is canceled by the difference. In that sense, the position and the number of times to shorten the pulse width of the scanning pulse WS are not particularly limited. For example, at the time of the third threshold correction, the pulse width may be shortened at the first threshold correction. Also, the pulse width may be shortened a plurality of times, such as during the second and third threshold corrections.
However, in practice, it is most preferable to shorten the pulse width of the scan pulse WS during the second threshold correction in the sense that it is easy to make a difference in the amount of increase in the source voltage at the bootstrap after the threshold correction. .

1 有機EL素子、10 画素回路、11 水平セレクタ、12 ドライブスキャナ、13 ライトスキャナ、20 画素アレイ部、Cs 保持容量、Ts サンプリングトランジスタ、Td 駆動トランジスタ   DESCRIPTION OF SYMBOLS 1 Organic EL element, 10 pixel circuit, 11 horizontal selector, 12 drive scanner, 13 write scanner, 20 pixel array part, Cs holding capacity, Ts sampling transistor, Td drive transistor

Claims (4)

発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧及び映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への閾値補正基準電圧及び映像信号電圧の入力を実行させる書込スキャナであって、各画素回路の1発光サイクルの非発光期間に複数回の閾値補正を実行させるように、上記信号線電圧が上記閾値補正基準電圧であるときに複数回、上記走査パルスにより上記サンプリングトランジスタを導通させるとともに、複数回のうちの少なくとも1回の閾値補正の際には、上記サンプリングトランジスタを導通させるための走査パルスのパルス幅を他の閾値補正の際よりも短くする書込スキャナと、
を備えた表示装置。
The driving voltage is applied between the light-emitting element and the drain-source to apply a current corresponding to the gate-source voltage to the light-emitting element, and the signal line voltage is driven to be electrically connected to the light-emitting element. A pixel circuit having a sampling transistor that is input to the gate of a transistor and a storage capacitor that is connected between the gate and source of the drive transistor and that holds the threshold voltage of the drive transistor and the input video signal voltage A pixel array arranged in
A signal selector for supplying a threshold correction reference voltage and a video signal voltage as the signal line voltage to each signal line arranged in a row on the pixel array;
A drive control scanner that applies a power pulse to each power control line arranged in a row on the pixel array and applies a drive voltage to the drive transistor of the pixel circuit;
A scanning pulse is applied to each write control line arranged in a row on the pixel array to control the sampling transistor of the pixel circuit, and a threshold correction reference voltage and a video signal voltage are input to each pixel circuit. And a plurality of scans when the signal line voltage is the threshold correction reference voltage so that the threshold correction is performed a plurality of times during a non-emission period of one light emission cycle of each pixel circuit. The sampling transistor is turned on by a pulse, and at the time of threshold correction at least once among a plurality of times, the pulse width of the scanning pulse for turning on the sampling transistor is made shorter than at the time of other threshold corrections. A writing scanner;
A display device comprising:
上記書込スキャナは、2回目の閾値補正の際に、上記サンプリングトランジスタを導通させるための走査パルスのパルス幅を他の閾値補正の際よりも短くする請求項1に記載の表示装置。   The display device according to claim 1, wherein the writing scanner makes a pulse width of a scanning pulse for conducting the sampling transistor shorter in the second threshold correction than in another threshold correction. 上記書込スキャナは、上記駆動トランジスタのゲート・ソース間電圧が、該駆動トランジスタの閾値電圧に達する直前に上記複数回の閾値補正が終了されるように、上記走査パルスを出力する請求項1に記載の表示装置。   The write scanner outputs the scan pulse so that the threshold correction is completed a plurality of times immediately before the gate-source voltage of the driving transistor reaches the threshold voltage of the driving transistor. The display device described. 発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧及び映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への閾値補正基準電圧及び映像信号電圧の入力を実行させる書込スキャナとを備えた表示装置の表示駆動方法として、
上記書込スキャナが、各画素回路の1発光サイクルの非発光期間に複数回の閾値補正を実行させるように、上記信号線電圧が上記閾値補正基準電圧であるときに複数回、上記走査パルスにより上記サンプリングトランジスタを導通させるとともに、複数回のうちの少なくとも1回の閾値補正の際には、上記サンプリングトランジスタを導通させるための走査パルスのパルス幅を他の閾値補正の際よりも短くする表示駆動方法。
The driving voltage is applied between the light-emitting element and the drain-source to apply a current corresponding to the gate-source voltage to the light-emitting element, and the signal line voltage is driven to be electrically connected to the light-emitting element. A pixel circuit having a sampling transistor that is input to the gate of a transistor and a storage capacitor that is connected between the gate and source of the drive transistor and that holds the threshold voltage of the drive transistor and the input video signal voltage A pixel array arranged in
A signal selector for supplying a threshold correction reference voltage and a video signal voltage as the signal line voltage to each signal line arranged in a row on the pixel array;
A drive control scanner that applies a power pulse to each power control line arranged in a row on the pixel array and applies a drive voltage to the drive transistor of the pixel circuit;
A scanning pulse is applied to each write control line arranged in a row on the pixel array to control the sampling transistor of the pixel circuit, and a threshold correction reference voltage and a video signal voltage are input to each pixel circuit. As a display driving method of a display device provided with a writing scanner to be
In order to cause the writing scanner to perform threshold correction a plurality of times during a non-light emission period of one light emission cycle of each pixel circuit, when the signal line voltage is the threshold correction reference voltage, the write scanner performs the scan pulse a plurality of times. Display drive for turning on the sampling transistor and reducing the pulse width of the scanning pulse for turning on the sampling transistor to be shorter than that for other threshold corrections at the time of at least one threshold correction among a plurality of times. Method.
JP2010005963A 2010-01-14 2010-01-14 Display device, and display driving method Pending JP2011145479A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010005963A JP2011145479A (en) 2010-01-14 2010-01-14 Display device, and display driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010005963A JP2011145479A (en) 2010-01-14 2010-01-14 Display device, and display driving method

Publications (1)

Publication Number Publication Date
JP2011145479A true JP2011145479A (en) 2011-07-28

Family

ID=44460389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010005963A Pending JP2011145479A (en) 2010-01-14 2010-01-14 Display device, and display driving method

Country Status (1)

Country Link
JP (1) JP2011145479A (en)

Similar Documents

Publication Publication Date Title
JP4211820B2 (en) Pixel circuit, image display device and driving method thereof
US9336711B2 (en) Display device and display driving method
JP2010008521A (en) Display device
JP2007148128A (en) Pixel circuit
JP2009244666A (en) Panel and driving controlling method
JP2008026466A (en) Display device
JP2010002498A (en) Panel and drive control method
KR101641381B1 (en) Display apparatus and display driving method
JP2006227239A (en) Display device and display method
JP2010266493A (en) Driving method for pixel circuit and display apparatus
US9711082B2 (en) Display apparatus and display drive method
JP2010048864A (en) Display and display driving method
JP5593880B2 (en) Display device, pixel circuit, and display driving method
JP2010048866A (en) Display and display driving method
US20110169872A1 (en) Display apparatus and display driving method
US8508445B2 (en) Display device and display drive method
JP5224729B2 (en) Display device and pixel driving method
JP2011209370A (en) Display apparatus and display driving method
JP5477004B2 (en) Display device and display driving method
JP5531821B2 (en) Display device and display driving method
JP2011191620A (en) Display device and display driving method
JP2011118084A (en) Display and display drive method
JP2011118086A (en) Display and display drive method
JP2011145479A (en) Display device, and display driving method
JP2011145328A (en) Display device and display driving method

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110609