JP2011139294A - Transmitter and receiver - Google Patents

Transmitter and receiver Download PDF

Info

Publication number
JP2011139294A
JP2011139294A JP2009297888A JP2009297888A JP2011139294A JP 2011139294 A JP2011139294 A JP 2011139294A JP 2009297888 A JP2009297888 A JP 2009297888A JP 2009297888 A JP2009297888 A JP 2009297888A JP 2011139294 A JP2011139294 A JP 2011139294A
Authority
JP
Japan
Prior art keywords
unit
equalization
block
likelihood ratio
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009297888A
Other languages
Japanese (ja)
Inventor
Tadashi Matsumoto
正 松本
Anwar Khoirul
アンワル コイルー
Ki Shuu
キ シュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2009297888A priority Critical patent/JP2011139294A/en
Publication of JP2011139294A publication Critical patent/JP2011139294A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technology for exchanging knowledge of interference between blocks to combine energy distributed in the past or future. <P>SOLUTION: A first equalization part 42a equalizes an input signal by a first block of a predetermined period. A second equalization part 42b equalizes the signal by a second block of the past. A third equalization part 42c equalizes the signal by a third block of the future. A first turbo decoding part 44a feeds back a logarithmic likelihood ratio acquired by decoding an equalization result in the first equalization part 42a, as a first logarithmic likelihood ratio. A second turbo decoding part 44b feeds back a logarithmic likelihood ratio acquired by decoding an equalization result in the second equalization part 42b, as a second logarithmic likelihood ratio. A third turbo decoding part 44c feeds back a logarithmic likelihood ratio acquired by decoding an equalization result in the third equalization part 42c, as a third logarithmic likelihood ratio. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、通信技術に関し、特にブロック伝送を実行する送信装置および受信装置に関する。   The present invention relates to communication technology, and more particularly to a transmission device and a reception device that execute block transmission.

サイクリックプレフィックス(CP)を付加したシングルキャリアブロック伝送(SC−CP)や、CPを付加した直交周波数分割多重(OFDM)のごとく、ガードインターバル(GI)を使用したブロック伝送システムは、周波数選択性フェージングに対して強力な方式である。近年、それらを混合したシングルキャリア周波数分割多重アクセス(SC−FDMA)が、次世代無線通信における無線アクセス方式の候補として提案されている。それらのブロック伝送システムに対する共通の前提は、チャネルインパルス応答(CIR)の長さと比較してGIの長さが十分長いことである。   Block transmission systems that use guard intervals (GI), such as single carrier block transmission (SC-CP) with cyclic prefix (CP) and orthogonal frequency division multiplexing (OFDM) with CP, have frequency selectivity. It is a powerful method against fading. In recent years, single carrier frequency division multiple access (SC-FDMA), which is a mixture of these, has been proposed as a candidate for a radio access scheme in next-generation radio communication. A common premise for these block transmission systems is that the length of the GI is sufficiently long compared to the length of the channel impulse response (CIR).

しかしながら、GIがCIRの長さよりも短い場合、システムは、ブロック間干渉(IBI)やシンボル間干渉(ISI)の影響を受けるので、信号対雑音比(SNR)が十分に高い場合であってもビット誤り率(BER)にエラーフロアが生じる。GIの長さが不十分であることによって生じる干渉を低減するために、CPを伝送しない場合と同様にいくつかの技術が提案されている。ターボ等化を使用することによって、ターボ等化を使用しない場合よりも良好な特性が得られる(例えば、非特許文献1乃至5参照)。   However, if the GI is shorter than the CIR length, the system is affected by inter-block interference (IBI) and inter-symbol interference (ISI), so even if the signal-to-noise ratio (SNR) is sufficiently high. An error floor occurs in the bit error rate (BER). In order to reduce the interference caused by the insufficient length of the GI, several techniques have been proposed as in the case of not transmitting the CP. By using turbo equalization, better characteristics can be obtained than when turbo equalization is not used (see, for example, Non-Patent Documents 1 to 5).

S.Suyama et al.、「An OFDM receiver employing turbo equalization for multipath environments with delay difference greater than the guard interval」、IEEE VTC2003-Spring、Jan. 2005、1、p.632−636S. Suyama et al., “An OFDM receiver further turbo equalization for multipath environments with delay difference greater than the guard interval”, IEEE VTC2003-Spring, Jan. 2005, 1, p. 632-636 K.Hayashi et al.、「Interference cancellation scheme for single carrier block transmission with insufficient cyclic prefix」、EURASHIP Journal on Wireless Communications and Networking、Oct. 2007、2008、p.1−12K. Hayashi et al., “Interference cancellation scheme for single carrier block transmission with insufficient cyclic prefix”, EURASHIP Journal on Wireless Communications and Networking, Oct. 2007, 2008, p. 1-12 K.Shimezawa et al.、「A novel sc/mmse turbo equalization for multicarrier systems with insufficient cyclic prefix」、IEEE PIMRC2008、Sept. 2008、p.1−5K. Shimezawa et al., “A novel sc / mmse turbo equalization for multicarrier systems with insufficient cyclic prefix”, IEEE PIMRC2008, Sept. 2008, p. 1-5 D.Wang et al.、「Low complexity turbo equalization for single carrier systems without cyclic prefix」、IEEE ICCS2008、Nov. 2008、p.1091−1095D. Wang et al., “Low complexity turbo equalization for single carrier systems without cyclic prefix”, IEEE ICCS 2008, Nov. 2008, p. 1091-1095 Z.Chen et al.、「A turbo fde technique for ofdm system without cyclic prefix」、IEEE VTC2009-Fall、Sept. 2009、p.1−5Z. Chen et al., “A turbo fde technique for ofdm system without cyclic prefix”, IEEE VTC2009-Fall, Sept. 2009, p. 1-5

スペクトル利用効率の低下を抑制するためには、GIやCPを伝送しない方が望ましい。一方、GIやCPを伝送しない場合であっても、特性の悪化を抑制することが望まれる。さらに、装置構成の複雑さが実現可能なレベルであることも望まれる。本発明者はこうした状況下、以下の課題を認識するに至った。装置の構成を実現可能な複雑さにとどめながらも、良好な特性を得るためには、ブロック間において干渉の知識を交換し、過去や未来に分散したエネルギーを組み合わせることが必要になる。   In order to suppress a decrease in spectrum use efficiency, it is desirable not to transmit GI or CP. On the other hand, even when GI and CP are not transmitted, it is desired to suppress deterioration of characteristics. Furthermore, it is also desired that the complexity of the device configuration is at a level that can be realized. Under such circumstances, the present inventor has come to recognize the following problems. In order to obtain good characteristics while limiting the device configuration to a realizable complexity, it is necessary to exchange knowledge of interference between blocks and combine energy dispersed in the past and future.

本発明はこうした状況に鑑みなされたものであり、その目的は、ブロック間において干渉の知識を交換し、過去や未来に分散したエネルギーを組み合わせる技術を提供することにある。   The present invention has been made in view of such circumstances, and an object thereof is to provide a technique for exchanging knowledge of interference between blocks and combining energy dispersed in the past and the future.

上記課題を解決するために、本発明のある態様の受信装置は、符号化がなされた信号を順次入力する入力部と、入力部において入力した信号を所定期間の第1ブロックで等化する第1等化部と、第1ブロックよりも過去の第2ブロックで信号を等化する第2等化部と、第1ブロックよりも未来の第3ブロックで信号を等化する第3等化部と、第1等化部での等化結果を復号することによって取得した対数尤度比を第1対数尤度比として第1等化部、第2等化部、第3等化部へ帰還させる第1復号部と、第2等化部での等化結果を復号することによって取得した対数尤度比を第2対数尤度比として第1等化部、第2等化部へ帰還させる第2復号部と、第3等化部での等化結果を復号することによって取得した対数尤度比を第3対数尤度比として第1等化部、第3等化部へ帰還させる第3復号部と、第1復号部での復号結果を出力する出力部とを備える。第1等化部は、等化の際に、第1対数尤度比、第2対数尤度比、第3対数尤度比を反映させ、第2等化部は、等化の際に、第1対数尤度比、第2対数尤度比を反映させ、第3等化部は、等化の際に、第1対数尤度比、第3対数尤度比を反映させる。   In order to solve the above-described problem, a receiving apparatus according to an aspect of the present invention includes an input unit that sequentially inputs encoded signals, and a first block that equalizes a signal input at the input unit in a first block for a predetermined period. A first equalization unit, a second equalization unit that equalizes the signal in the second block that is past the first block, and a third equalization unit that equalizes the signal in the third block that is future than the first block Then, the log likelihood ratio obtained by decoding the equalization result in the first equalization unit is returned to the first equalization unit, the second equalization unit, and the third equalization unit as the first log likelihood ratio. The log likelihood ratio acquired by decoding the equalization result in the first decoding unit and the second equalization unit is fed back to the first equalization unit and the second equalization unit as the second log likelihood ratio. The log likelihood ratio acquired by decoding the equalization result in the second decoding unit and the third equalization unit is set as the third log likelihood ratio. 1 equalizer, and a third decryption unit for feeding back to the third equalizer, and an output unit for outputting the decoded result in the first decoding portion. The first equalization unit reflects the first log likelihood ratio, the second log likelihood ratio, and the third log likelihood ratio at the time of equalization, and the second equalization unit at the time of equalization, The first log likelihood ratio and the second log likelihood ratio are reflected, and the third equalization unit reflects the first log likelihood ratio and the third log likelihood ratio at the time of equalization.

本発明の別の態様は、送信装置である。この装置は、データが含まれた第1部分ブロックと、第2部分ブロックとの組合せによって形成されたブロック信号を順次生成する生成部と、生成部において順次生成したブロック信号を送信する送信部と、生成部は、ガードインターバルを第2部分ブロックに含める第1モードと、ガードインターバルの代わりに誤り訂正符号を第2部分ブロックに含める第2モードとによって動作可能であり、第1モードあるいは第2モードを選択する制御部と、を備える。   Another aspect of the present invention is a transmission device. The apparatus includes a generation unit that sequentially generates a block signal formed by a combination of a first partial block including data and a second partial block, and a transmission unit that transmits the block signal sequentially generated by the generation unit. The generation unit is operable in a first mode in which the guard interval is included in the second partial block and a second mode in which an error correction code is included in the second partial block instead of the guard interval. A control unit for selecting a mode.

なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。   It should be noted that any combination of the above-described constituent elements and a conversion of the expression of the present invention between a method, an apparatus, a system, a recording medium, a computer program, etc. are also effective as an aspect of the present invention.

本発明によれば、ブロック間において干渉の知識を交換し、過去や未来に分散したエネルギーを組み合わせることができる。   According to the present invention, knowledge of interference can be exchanged between blocks, and energy dispersed in the past and the future can be combined.

本発明の実施例に係る通信システムの構成を示す図である。It is a figure which shows the structure of the communication system which concerns on the Example of this invention. 図1の通信システムにおいて周波数選択性フェージングチャネルによる影響を受けたブロックの構成を示す図である。It is a figure which shows the structure of the block influenced by the frequency selective fading channel in the communication system of FIG. 図1の通信システムにおけるCHATUEの概念を示す図である。It is a figure which shows the concept of CHARUE in the communication system of FIG. 図1の通信システムにおける事後確率のLLR交換の詳細を示す図である。It is a figure which shows the detail of LLR exchange of the posterior probability in the communication system of FIG. 図1のCHATUE等化部のためのFD/SC−MMSEの詳細を示す図である。It is a figure which shows the detail of FD / SC-MMSE for the CHARUTE equalization part of FIG. 図6(a)−(d)は、図1のCHATUE等化部における現在、過去、未来の厳密な共分散行列Xを示す図である(Ia,c=Ia,p=Ia,f=0.5)。FIGS. 6A to 6D are diagrams showing strict covariance matrices X of the present, past, and future in the CHARUE equalization unit of FIG. 1 (I a, c = I a, p = I a, f = 0.5). 図7(a)−(d)は、図1のCHATUE等化部における現在、過去、未来の対角化近似した共分散行列X−1を示す図である(Ia,c=Ia,p=Ia,f=0.5)。FIGS. 7A to 7D are diagrams showing the current, past, and future covariance matrix X −1 in the CHARUE equalization unit of FIG. 1 (I a, c = I a, p = I a, f = 0.5). SNR=2dBのときのEXIT解析を示す図である。It is a figure which shows an EXIT analysis in case of SNR = 2dB. SNR=4dBのときのEXIT解析を示す図である。It is a figure which shows EXIT analysis in case of SNR = 4dB. 図1の通信システムに対するシミュレーションのパラメータを示す図である。It is a figure which shows the parameter of the simulation with respect to the communication system of FIG. 厳密なX−1行列を使用したときのBER特性を示す図である。It is a figure which shows the BER characteristic when using exact | strict X- 1 matrix. 近似したX−1行列を使用したときのBER特性を示す図である。It is a figure which shows the BER characteristic when using the approximated X- 1 matrix. 図1の受信装置の構成を示す図である。It is a figure which shows the structure of the receiver of FIG. 図13の第1等化部と第1ターボ復号部の構成を示す図である。It is a figure which shows the structure of the 1st equalization part of FIG. 13, and a 1st turbo decoding part. 図1の送信装置の構成を示す図である。It is a figure which shows the structure of the transmitter of FIG. 図16(a)−(b)は、図15の送信装置から送信される信号を示す図である。FIGS. 16A and 16B are diagrams illustrating signals transmitted from the transmission apparatus in FIG.

本発明を具体的に説明する前に、概要を述べる。GIやCPを伝送すれば、スペクトル利用効率が低下するが、本発明の実施例は、スペクトル利用効率の低下を改善するために、GIやCPを伝送しない。さらに、装置構成の複雑さを低減するためには、ブロックでのチャネル行列を巡回構成にすることが望ましいが、そのために、変則的な置換行列Jが導入される。行列Jを使用することによって、周波数領域の信号処理が可能になる。その結果、ターボ等化技術、周波数領域ソフトキャンセル技術、最小二乗誤差(FD/SC−MMSE)の使用が可能になる。それらは、特性と複雑さの点において、最も有効な等化技術として知られている。ここでは、新しい周波数領域ターボ等化技術であるCHATUE(CHAined Turbo Equalization)を提案する。これは、周波数領域の計算による有利な点を利用する。   Before describing the present invention in detail, an outline will be described. If GI or CP is transmitted, the spectrum utilization efficiency decreases, but the embodiment of the present invention does not transmit GI or CP in order to improve the decrease in spectrum utilization efficiency. Furthermore, in order to reduce the complexity of the device configuration, it is desirable that the channel matrix in the block is a cyclic configuration. For this purpose, an irregular permutation matrix J is introduced. By using the matrix J, frequency domain signal processing becomes possible. As a result, it is possible to use turbo equalization technology, frequency domain soft cancellation technology, and least square error (FD / SC-MMSE). They are known as the most effective equalization techniques in terms of characteristics and complexity. Here, CHARUE (CHAined Turbo Equalization) which is a new frequency domain turbo equalization technique is proposed. This takes advantage of the frequency domain calculation.

さらに、時間領域においていくつかの隣接したブロック、例えば、過去のブロック、現在のブロック、未来のブロックの受信信号が記憶される。それらの受信信号にそれぞれ対応した等化器は、IBIの原因となるシンボルの事後情報を交換する。事後情報は、復号器から得られ、かつ隣接ブロックのIBI成分をソフトキャンセルするために使用される。しかしながら、MMSEフィルタリングは、ソフトキャンセル後の残留IBI成分をさらに抑制するために必要とされる。周波数領域における残留IBIの共分散行列の構成を使用することによって、複雑さが低減される。さらに、本実施例は、近似法を提案する。この近似法は、アルゴリズムの計算の複雑さを低減する。   Furthermore, received signals of several adjacent blocks in the time domain, for example past blocks, current blocks, future blocks are stored. The equalizers corresponding to the respective received signals exchange the posterior information of the symbols that cause the IBI. The posterior information is obtained from the decoder and is used to soft cancel the IBI component of the adjacent block. However, MMSE filtering is required to further suppress the residual IBI component after soft cancellation. By using the construction of the residual IBI covariance matrix in the frequency domain, the complexity is reduced. Further, this embodiment proposes an approximation method. This approximation method reduces the computational complexity of the algorithm.

以下において、スカラーは、aのように通常の表記によって示される。ベクトルは、aのように、vの添え字が付加されて示されたり、aのように通常の表記によって示されたりする。行列は、Aのように大文字で示される。現在のブロックに対して相対的な過去のブロックと未来のブロックは、a’、a’’のように示される。演算子diag(a)は、対角成分にベクトル要素をもった対角行列を示す。変数の推定結果は、aのように、Eの添え字が付加されて示される。行列Aのエルミートは、Aのように示される。単位行列は、Iとして示され、特に示されない限り、Iのサイズは、K×Kであるとする。行列の転置演算子は、Aのように示される。E[a]は、aの期待値を示す。特に示されない限り、Lは事前LLRを示し、Lは事後LLRを示す。 In the following, a scalar is indicated by a normal notation such as a. The vector is shown with a subscript “v” added, such as “a V” , or in a normal notation, such as “a”. The matrix is shown in uppercase letters like A. Past blocks and future blocks relative to the current block are denoted as a ′, a ″. The operator diag (a) represents a diagonal matrix having vector elements as diagonal components. Estimation result variable, as a E, shown is added subscript E. Hermitian matrix A is represented as A H. The identity matrix is denoted as I, and unless otherwise indicated, the size of I is assumed to be K × K. The matrix transpose operator is denoted as AT . E [a] indicates the expected value of a. Unless otherwise indicated, L a indicates a prior LLR and L p indicates a posterior LLR.

1.システムモデル
本実施例は、Single−Input Single−Output(SISO)アンテナシステムを想定する。しかしながら、本実施例は、Multiple−Input Multiple−Output(MIMO)構成にも容易に拡張される。図1は、本発明の実施例に係る通信システム100の構成を示す。通信システム100は、送信装置10、受信装置20を備える。送信装置10は、符号化部12、インタリーブ部14、変調部16を備え、受信装置20は、CHATUE等化部22、デインタリーブ部24、復号部26、加算部28、インタリーブ部30を備える。送信装置10において、符号化部12は、送信すべきビットを符号化し、インタリーブ部14は、符号化したビットに対してランダムインタリーブを実行する。変調部16によって変調されたシンボルsは、次のように示される。
1. System Model This embodiment assumes a single-input single-output (SISO) antenna system. However, this embodiment can be easily extended to a multiple-input multiple-output (MIMO) configuration. FIG. 1 shows a configuration of a communication system 100 according to an embodiment of the present invention. The communication system 100 includes a transmission device 10 and a reception device 20. The transmission device 10 includes an encoding unit 12, an interleaving unit 14, and a modulation unit 16, and the receiving device 20 includes a CHARUE equalization unit 22, a deinterleaving unit 24, a decoding unit 26, an adding unit 28, and an interleaving unit 30. In the transmission apparatus 10, the encoding unit 12 encodes the bits to be transmitted, and the interleaving unit 14 performs random interleaving on the encoded bits. Symbol s V modulated by the modulator 16 is shown as follows.

これは、ブロックとして示される。また、Kは、ブロックの長さであり、s’、s、s’’は、過去のブロック、現在のブロック、未来のブロックをそれぞれ示す。ここでは、これらが同一の送信装置10から送信されているとするが、異なる送信装置10から送信されている場合は、時分割多元接続(TDMA:Time Division Multiple Access)に相当する。これらのブロックは、マルチパス伝送路のために周波数選択性を有した周波数選択性フェージングチャネルHを介して送信される。フェージングチャネル利得は、ひとつのブロック期間にわたって一定であり、ブロックごとに変動すると想定する。また、H’、H、H’’は、過去のブロックのチャネル、現在のブロックのチャネル、未来のブロックのチャネルに相当する。 This is shown as a block. K is the length of the block, and s V ′, s V , and s V ″ indicate the past block, the current block, and the future block, respectively. Here, it is assumed that these are transmitted from the same transmitter 10, but when transmitted from different transmitters 10, this corresponds to time division multiple access (TDMA). These blocks are transmitted via a frequency selective fading channel H having frequency selectivity for the multipath transmission line. It is assumed that the fading channel gain is constant over one block period and varies from block to block. H ′, H, and H ″ correspond to the past block channel, the current block channel, and the future block channel.

送信側においてCPが付加され、受信側においてCPが除去される場合、チャネル行列Hは、巡回的になる。しかしながら、本実施例において、CPの伝送は想定されないので、現在のブロックに対するチャネル行列は、次のようにテプリッツ構成を有する。
過去のブロックからの干渉成分に対するチャネル行列は、次のように示される。
未来のブロックからの干渉成分に対するチャネル行列は、次のように示される。
受信装置20は、デインタリーブ部24、復号部26、加算部28を有する。
When CP is added on the transmission side and CP is removed on the reception side, the channel matrix H becomes cyclic. However, in this embodiment, since CP transmission is not assumed, the channel matrix for the current block has a Toeplitz configuration as follows.
The channel matrix for the interference component from the past block is shown as follows.
The channel matrix for the interference components from future blocks is shown as follows:
The receiving device 20 includes a deinterleaving unit 24, a decoding unit 26, and an adding unit 28.

図2は、通信システム100において周波数選択性フェージングチャネルによる影響を受けたブロックの構成を示す。フェージングチャネルH、H、Hは、平均的な電力が均等でありながらも、互いに独立した分散のレイリーフェージングチャネル特性を有するとされる。また、それらは、ブロックごとに変動する。CPは送信されないので、観測された現在のブロックは、フェージングHの影響を受けるとともに、フェージングチャネルH’による影響を受けた過去のブロックからのIBI成分を回避できない。これは、図2において、過去のブロックからの干渉200と示される。さらに、サンプリングが、現在のブロックの最終シンボルに対するインパルス応答の最後まで続いている場合、H’による影響を受けた未来のブロックからの別のIBI成分も回避できない。これは、図2において、未来のブロックからの干渉202と示される。また、図2において、現在のブロックの長さ204は、ブロックを検出するための期間に相当する。現在のブロックの長さ204は、K+Lのように設定される。図1に戻る。 FIG. 2 shows a configuration of a block affected by a frequency selective fading channel in the communication system 100. The fading channels H p , H c , and H f are assumed to have distributed Rayleigh fading channel characteristics that are independent of each other while the average power is equal. They also vary from block to block. Since the CP is not transmitted, the observed current block is affected by fading H c and cannot avoid IBI components from previous blocks affected by fading channel H p ′. This is shown as interference 200 from past blocks in FIG. Furthermore, if the sampling continues to the end of the impulse response for the last symbol of the current block, another IBI component from a future block affected by H f ′ cannot be avoided. This is shown in FIG. 2 as interference 202 from future blocks. In FIG. 2, the current block length 204 corresponds to a period for detecting a block. The current block length 204 is set as K + L. Returning to FIG.

受信装置20において、現在のブロックの受信信号yは、次のように示される。
ここで、s、s’、s’’は、現在のブロック、過去のブロック、未来のブロックをそれぞれ示し、nは、ゼロ平均の複素付加白色ガウス雑音ベクトルを示す。また、共分散E{nn}=σIが成立する。σは、雑音の共分散であり、アンテナ単位に特定されるSNRによって、デシベル(dB)表記では次のように示される。
In the receiving device 20, the received signal y of the current block is shown as follows.
Here, s V , s V ′, and s V ″ denote a current block, a past block, and a future block, respectively, and n denotes a zero-mean complex added white Gaussian noise vector. Also, the covariance E {nn H } = σ 2 I is established. σ 2 is the covariance of noise, and is expressed as follows in decibel (dB) notation by the SNR specified for each antenna.

2.CHATUE等化部の概要
A.J行列の導入
GIを挿入しなかったためにテプリッツ行列となったチャネル行列Hを巡回行列に変換するために、J行列が導入される。この巡回的な性質によって、FD/SC−MMSEアルゴリズムの最新バージョンが使用される。J行列は、チャネルの巡回性を保証するために、次のように、CPのような挿入として機能する。
2. Outline of CHARUE equalization unit Introducing the J matrix The J matrix is introduced in order to convert the channel matrix H, which has become a Toeplitz matrix because no GI has been inserted, into a cyclic matrix. Due to this cyclic nature, the latest version of the FD / SC-MMSE algorithm is used. The J matrix functions as an insertion such as a CP as follows in order to guarantee the cyclicity of the channel.

J行列を受信信号yに適用することによって、現在の受信ブロックは、次のように示される。
なお、過去や未来の干渉成分の行列は、(3)式や(4)式に示されるようにテプリッツ行列ではないので、J行列を導入しても巡回性を有さない。一方、主成分である現在のチャネルHは、巡回性を有する。
By applying the J matrix to the received signal y, the current received block is shown as follows:
Note that the matrix of past and future interference components is not a Toeplitz matrix as shown in Equations (3) and (4), and therefore does not have cyclicity even if a J matrix is introduced. Meanwhile, the current channel H c being the main component, has a cyclicity.

B.IBIの除去
受信信号は、(8)式のように、過去のブロックJH’S’と未来のブロックJH’’S’’からの強い干渉を受けている。ここでは、IBIの除去を説明する。干渉は、過去のブロックの最終L−1シンボルと、未来のブロックの先頭L−1シンボルによって生じる。それらは、次のように示される。
ここで、Kはブロックの長さであり、LはCIRの長さである。
B. Removal of IBI The received signal is subjected to strong interference from the past block JH p ′ S V ′ and the future block JH f ″ S V ″, as shown in equation (8). Here, the removal of IBI will be described. The interference is caused by the last L-1 symbol of the past block and the first L-1 symbol of the future block. They are shown as follows:
Here, K is the length of the block, and L is the length of the CIR.

過去のSVE’と未来のSVE’’のソフトシンボル推定を使用することによって、干渉が低減される。(8)式に示された受信信号のソフトレプリカは、次のように示される。
ここで、SVE’のk番目のソフトシンボル推定値は、次のように示される。
また、SVE’’のk番目のソフトシンボル推定値は、次のように示される。
ここで、L’とL’’は、過去と未来のブロックの事前LLRを示す。それらは、復号器から出力された事後LLRをインタリーブすることによって導出される。ここでは、SVE’を計算するために、それ自身の復号器からの外部LLRが使用され、SVE’とSVE’’を計算するために、過去と未来の復号器からの事後LLRが使用される。その結果、良好な特性と迅速な収束性が得られる。それゆえ、内部の繰り返しは、各等化器で独立に実行され、等化器間では、内部繰り返しの最終結果が使用される。
By using soft symbol estimates of past S VE ′ and future S VE ″, interference is reduced. The soft replica of the received signal shown in the equation (8) is shown as follows.
Here, the k-th soft symbol estimation value of S VE ′ is expressed as follows.
In addition, the k-th soft symbol estimation value of S VE ″ is expressed as follows.
Here, L a ′ and L a ″ indicate prior LLRs of past and future blocks. They are derived by interleaving the posterior LLR output from the decoder. Here, S VE 'to compute, the external LLR from its own decoder is used, S VE' to calculate the S VE '' and, the posterior LLR from past and future decoder used. As a result, good characteristics and quick convergence are obtained. Therefore, the internal iteration is performed independently at each equalizer, and the final result of the internal iteration is used between the equalizers.

図3は、通信システム100におけるCHATUEの概念を示す。これは、ブロック間における事後LLRの交換の原則を示す。等化器と復号器(E&D2)が現在のブロックに対応し、E&D1が過去のブロックに対応し、E&D3が未来のブロックに対応する。E&D2は、過去と未来のブロックのD1とD3から、Lp,D1’、Lp,D3’’を受信すると同時に、未来のブロックへ事後LLRのLp,D2’を提供し、過去のブロックへ事後LLRのLp,D2’’を提供する。 FIG. 3 shows the concept of CHARUE in the communication system 100. This illustrates the principle of ex-post LLR exchange between blocks. The equalizer and decoder (E & D2) correspond to the current block, E & D1 corresponds to the past block, and E & D3 corresponds to the future block. E & D2 receives L p, D1 ′, L p, D3 ″ from D1 and D3 of the past and future blocks, and at the same time provides L p, D2 ′ of the posterior LLR to the future block. Provide postmortem LLR L p, D2 ″.

図4は、通信システム100における事後確率のLLR交換の詳細を示す。これは、図3をより詳細に示したものであり、他の復号器からの事後情報と外部復号器からの外部情報との交換をより詳細に示したものである。事前LLRであるLa,E2’とLa,E2’’はIBIを除去するために使用され、自身の復号器による外部LLRから得た事前LLRであるLは、通常のFD/SC−MMSEと同様に、ブロック内でのシンボル間干渉を低減するために使用される。図4に示されたように、外部LLRは、E2から事前情報を減算した後に得られる。 FIG. 4 shows details of the LLR exchange of posterior probabilities in the communication system 100. This shows FIG. 3 in more detail, and shows in more detail the exchange of post-event information from other decoders and external information from external decoders. Pre LLR is L a, E2 'and L a, E2' 'is used to remove the IBI, L a is a pre LLR obtained from the external LLR by its decoder, normal FD / SC- Similar to MMSE, it is used to reduce intersymbol interference within a block. As shown in FIG. 4, the external LLR is obtained after subtracting the prior information from E2.

(11)式のソフトレプリカを取得することによって、過去のブロックと未来のブロックとからの干渉は除去され、k番目のシンボルは、次のように推定される。
ここで、h(k)は、(2)式の現在のチャネル行列Hの列ベクトルを示し、rVr=r−rVEは、受信信号rに対するソフトレプリカの残留誤差を示す。
By obtaining the soft replica of equation (11), interference from past blocks and future blocks is removed, and the kth symbol is estimated as follows.
Here, h c (k) represents a column vector of the current channel matrix H c in the equation (2), and r Vr = r V −r VE represents a residual error of the soft replica with respect to the received signal r V.

C.FD/SC−MMSEアルゴリズムの修正
雑音は、(11)式において推定されないので、(14)式は、雑音を含む。このような雑音は、潜在的に誤りを増加させる。さらに、誤りを低減するための処理が必要とされる。ここで、誤りを低減するためにMMSEアルゴリズムが次のように適用される。
また、次の式が解かれる。
MMSEフィルタリングのウエイトは、次のように示される。
C. Modification of FD / SC-MMSE Algorithm Since noise is not estimated in equation (11), equation (14) includes noise. Such noise can potentially increase errors. Furthermore, processing for reducing errors is required. Here, the MMSE algorithm is applied as follows to reduce errors.
In addition, the following equation is solved.
The weight of MMSE filtering is shown as follows.

インタリーバは、十分にランダム化を実行するので、ソフトシンボルSVE’、SVE、SVE’’に相関がないと想定することは妥当であり、結果として、現在のブロックに残るISI成分のソフトレベル共分散行列は、次のように対角化される。
BPSK変調を想定した場合、(18a)式から(18c)式は、次のように示される。
(14)式からの推定を使用すると、FD/SC−MMSEの出力z(k)は、次のように示される。
Since the interleaver performs randomization sufficiently, it is reasonable to assume that the soft symbols S VE ′, S VE , S VE ″ have no correlation, and as a result, the soft of the ISI component remaining in the current block. The level covariance matrix is diagonalized as follows.
Assuming BPSK modulation, equations (18a) to (18c) are expressed as follows.
Using estimation from equation (14), the output z (k) of FD / SC-MMSE is shown as follows:

(20)式をブロックによる表現に変形すると、次の関係が示される。
ここで、次の関係が示される。
これは、(21)式のγ(k)のブロックによる表現である。また、次の関係も示される。
等化は周波数領域でなされるので、巡回行列JHの有益な性質は次のように示される。
When the equation (20) is transformed into a block expression, the following relationship is shown.
Here, the following relationship is shown.
This is an expression by a block of γ (k) in the equation (21). The following relationship is also shown.
Since equalization is done in the frequency domain, the beneficial properties of the circulant matrix JH c are shown as follows.

これは、等化処理の計算上の複雑さを低減するために使用される。なぜなら、Φ=FJHは簡単な処理によって対角行列になるからである。結果として、(17)式のΣは、次のように示される。
これは、周波数領域において次のように示される。
ここで、次の関係が示される。
CHATUE等化器の最終的な出力zは次のように示される。
This is used to reduce the computational complexity of the equalization process. This is because Φ = FJH c F H becomes a diagonal matrix by simple processing. As a result, Σ in the equation (17) is expressed as follows.
This is shown in the frequency domain as:
Here, the following relationship is shown.
The final output z V of the CHARUE equalizer is shown as follows:

ここで、(25)式のΦとともに、(23)式のΓは、次のように、周波数領域で示される。
また、次の関係も示される。
出力zは、次のように示される。
また、次の関係が示される。
ここで、S は、Sの複素共役である。BPSK変調に対して[|S]=1であり、νは、次のように、分散をもった等価雑音ベクトルである。
CHATUE出力から外部LLRへの変換は、次のように示される。
ここで、R(z)は、複素数zの実数成分である。図5は、CHATUE等化部22のためのFD/SC−MMSEの詳細を示す。これは、CHATUEアルゴリズムの動作概要の一例に相当する。
Here, together with Φ in the equation (25), Γ in the equation (23) is expressed in the frequency domain as follows.
The following relationship is also shown.
The output z V is expressed as follows.
Moreover, the following relationship is shown.
Here, S V * is a complex conjugate of S V. For BPSK modulation, [| S V | 2 ] = 1, and ν is an equivalent noise vector with dispersion as follows.
The conversion from CHARUE output to external LLR is shown as follows.
Here, R (z) is a real component of the complex number z. FIG. 5 shows details of the FD / SC-MMSE for the CHARUE equalization unit 22. This corresponds to an example of the operation outline of the CHARUE algorithm.

3.計算の複雑さの低減
(29)式に示されたように、CHATUE等化器の計算の複雑さは、逆行列Σ−1と(I+ΓS)−1の計算にもとづく。これらは、(30)式に示されるように、逆行列Σ−1にもとづく。そのため、次の関係を利用した近似を実行することによって、複雑さの低減が可能になる。
ここで、FのFFTサイズは、例えば、K>>16など十分大きいものとする。
3. Reduction of Computational Complexity As shown in equation (29), the computational complexity of a CHARUTE equalizer is based on the computation of inverse matrices Σ −1 and (I + ΓS) −1 . These are based on the inverse matrix Σ −1 as shown in equation (30). Therefore, complexity can be reduced by performing approximation using the following relationship.
Here, it is assumed that the FFT size of F is sufficiently large, for example, K >> 16.

A.近似1
最初の近似は、現在のブロックのソフトキャンセルのために推定シンボルに対して次のように実行される。
BPSKの場合は、(27)式のΛの計算を低減できるので、次のようになる。
A. Approximate 1
The first approximation is performed on the estimated symbols for soft cancellation of the current block as follows:
In the case of BPSK, the calculation of Λ in equation (27) can be reduced, so that

B.近似2
(28)式によると、Σ−1の近似は、X−2の近似によって得られる。さらに、X−1の複雑さは、X自身の構造に依存する。Xが対角化行列であれば、X−1の計算量は無視できる。(38)式と、図6(a)−(d)に示された行列成分から、Xを次のように対角化行列に近似することは妥当である。ここで、図6(a)−(d)は、CHATUE等化部22における現在、過去、未来の厳密な共分散行列Xを示す(Ia,c=Ia,p=Ia,f=0.5)。
B. Approximation 2
According to equation (28), an approximation of Σ −1 is obtained by an approximation of X −2 . Furthermore, the complexity of X- 1 depends on the structure of X itself. If X is a diagonalization matrix, the amount of computation of X −1 can be ignored. From the equation (38) and the matrix components shown in FIGS. 6A to 6D, it is appropriate to approximate X to a diagonal matrix as follows. Here, FIGS. 6A to 6D show the current, past, and future strict covariance matrices X in the CHARUE equalization unit 22 (I a, c = I a, p = I a, f = 0.5).

近似した成分Xは、図7(a)−(d)に示される。図7(a)−(d)は、CHATUE等化部22における現在、過去、未来の対角化近似した共分散行列X−1を示す(Ia,c=Ia,p=Ia,f=0.5)。これらは、対角成分のみを有する。非対角成分はゼロに置換され、対角成分は等価の値を有するので、逆行列の計算は、簡易になる。 Approximated component X A, as shown in FIG. 7 (a) - shown in (d). FIGS. 7A to 7D show the covariance matrix X −1 approximated by diagonalization of the current, past, and future in the CHARUE equalization unit 22 (I a, c = I a, p = I a, f = 0.5). These have only a diagonal component. Since the off-diagonal component is replaced with zero and the diagonal component has an equivalent value, the calculation of the inverse matrix is simplified.

C.近似3
最終的に、近似は次のようになされる。
C. Approximate 3
Finally, the approximation is made as follows.

4.EXITチャート解析
CHATUE等化器の特性を評価し、かつ収束特性を観測するために、ここでは、EXITチャートを解析する。受信装置20は、CHATUE等化部22と復号部26という部分で主に構成される。CHATUE等化部22は、3つの事前LLRであるL’、L’’、Lの入力と、ひとつの外部LLRであるLe,Eの出力とを有する。それは、次のように示される。
SNRを固定すれば、次のように示される。
ここで、Ie,Eは、s(k)と、等化器出力に対応した外部LLRとの間の相互情報を示す。また、Ia,E、I’、I’’は、現在のブロックの外部LLRから計算された相互情報、過去と未来のブロックの事後LLRから計算された相互情報に対応する。
4). EXIT chart analysis In order to evaluate the characteristics of the CHARUE equalizer and observe the convergence characteristics, the EXIT chart is analyzed here. The receiving device 20 is mainly composed of a HATUE equalization unit 22 and a decoding unit 26. CHATUE equalizer 22 has L a is a three pre LLR ', L a' ', the input of L a, the L e, an output of the E is one of the external LLR. It is shown as follows.
If SNR is fixed, it is shown as follows.
Here, I e, E indicates mutual information between s (k) and the external LLR corresponding to the equalizer output. Also, I a, E , I p ′, I p ″ correspond to the mutual information calculated from the external LLR of the current block and the mutual information calculated from the posterior LLRs of the past and future blocks.

復号器は、ひとつの入力であるLa,Dとひとつの出力であるLe,Dとを有する。それは、チャネルに直接接続しないので、SNRに依存しない。復号器に対する伝達関数であるEXIT曲線は、次のように示される。
外部LLRは、次のように得られる。
これは、図1に示される。しかしながら、復号器のEXIT曲線を次のように示してもよい。
The decoder has one input, La, D, and one output, Le, D. It does not depend on the SNR because it does not connect directly to the channel. The EXIT curve, which is the transfer function for the decoder, is shown as follows:
The external LLR is obtained as follows.
This is shown in FIG. However, the EXIT curve of the decoder may be shown as follows:

図8は、SNR=2dBのときのEXIT解析を示し、図9は、SNR=4dBのときのEXIT解析を示す。3つのLLR入力とひとつのLLR出力があるので、等化器のEXIT関数は、4次元(4D)になる。表記を簡潔にするために、ここでは、EXIT曲線の上限と下限を示す。下限は、Ia,E’=Ia,E’’=0と設定することによって、次のように計算される。
EXIT曲線の上限は、Ia,E’=Ia,E’’=1と設定することによって、次のように計算される。
FIG. 8 shows the EXIT analysis when SNR = 2 dB, and FIG. 9 shows the EXIT analysis when SNR = 4 dB. Since there are three LLR inputs and one LLR output, the EXIT function of the equalizer is four-dimensional (4D). In order to simplify the notation, the upper and lower limits of the EXIT curve are shown here. The lower limit is calculated as follows by setting I a, E ′ = I a, E ″ = 0.
The upper limit of the EXIT curve is calculated as follows by setting I a, E ′ = I a, E ″ = 1.

復号器のEXIT曲線は、復号器の出力LLRのヒストグラムを測定することによって、計算される。復号器の出力LLRは、BCJR(Bahl−Cocke−Jelinek−Raviv)を使用することによって得られる。畳み込み符号器は、制限長3、生成多項式G=[7 5]であると想定される。復号の軌跡は、(43)式と(46)から得られる相互情報を交換することによってプロットがなされる。ここでは、固定SNRに対する繰り返し指数をnとする。n=0に対して、繰り返しは、ゼロの事前知識であるIa,E,0=0を原点として開始される。繰り返しがnの場合に、等化器出力での外部相互情報は、Ie,E,n=TEQ(Ia,E,n)と示される。そのとき、Ie,D,n=TD(Ia,D,n)を得るために、Ia,D,n=Ie,E,nである。次の繰り返しn+1の場合には、Ia,E,n+1=Ie,D,nになる。最終的に、復号の軌跡は、いくつかの繰り返しを実行した後にプロットがなされる。 The decoder's EXIT curve is calculated by measuring the histogram of the decoder's output LLR. The output LLR of the decoder is obtained by using BCJR (Bahl-Cocke-Jelinek-Raviv). The convolutional encoder is assumed to have a limit length of 3 and a generator polynomial G = [75]. The locus of decoding is plotted by exchanging mutual information obtained from the equations (43) and (46). Here, the repetition index for a fixed SNR is n. For n = 0, the iteration starts with I a, E, 0 = 0 , which is zero prior knowledge. When the iteration is n, the external mutual information at the equalizer output is denoted as I e, E, n = T EQ (I a, E, n ). Then, in order to obtain I e, D, n = TD (I a, D, n ), I a, D, n = I e, E, n . For the next iteration n + 1, I a, E, n + 1 = I e, D, n . Finally, the decoding trajectory is plotted after performing several iterations.

図8および図9の軌跡から明らかなように、隣接したLLRは、ポイントAでの交差を避け、ポイントBへ交差をシフトさせるように、EXIT曲線を上昇させる。このような処理によって、等化器の特性は向上する。図9に示されたように上限のEXIT曲線によって示された改善は、SNR=4dBで大きくなっている。それゆえ、BER特性は、SNRを増加させることと同様に、隣接したブロック間で干渉知識を交換することによって改善される。   As is apparent from the trajectories of FIGS. 8 and 9, the adjacent LLRs raise the EXIT curve to avoid the intersection at point A and shift the intersection to point B. By such processing, the characteristics of the equalizer are improved. The improvement shown by the upper EXIT curve as shown in FIG. 9 is greater at SNR = 4 dB. Therefore, the BER performance is improved by exchanging interference knowledge between adjacent blocks as well as increasing the SNR.

5.特性評価
CHATUE等化器の特性を明確にするために、コンピュータシミュレーションが実行される。図10は、通信システム100に対するシミュレーションのパラメータを示す。シングルキャリアブロック伝送(SCBT)が想定されている。また、CPは付加されず、情報にはBPSK(Binary Phase Shift Keying)変調がなされる。ブロック長は256である。周波数選択性フェージングチャネルは、64パスの均等平均電力である。また、電力は、ブロック内で一定でありながらもブロックごとに変動する。全てのインタリーバは、256の長さでランダムである。
5. Characteristic Evaluation A computer simulation is performed to clarify the characteristics of the CHARUE equalizer. FIG. 10 shows simulation parameters for the communication system 100. Single carrier block transmission (SCBT) is assumed. Further, CP is not added, and information is subjected to BPSK (Binary Phase Shift Keying) modulation. The block length is 256. The frequency selective fading channel has 64 paths of equal average power. Further, the electric power varies from block to block while being constant in the block. All interleavers are 256 in length and random.

考慮する符号器は、EXIT解析での符号器と同じである。それは、非再帰的システム畳み込み符号(NRSC)であり、制限長は3であり、G=[7 5]の生成多項式である。なお、パンチャーリングはなされないので、結果としての符号化率はR=1/2である。多くのチャネルを模擬するために、フェージングチャネルは、ブロック内で一定であるが、ブロック間で変動するものとする。CIR長は64パスであり、均等平均電力を有する。チャネル推定と同期は、受信の際に完全であるとする。   The encoder to consider is the same as the encoder in EXIT analysis. It is a non-recursive system convolutional code (NRSC) with a limit length of 3 and a generator polynomial of G = [75]. Since no punching is performed, the resulting coding rate is R = 1/2. In order to simulate many channels, the fading channel is assumed to be constant within a block but varies between blocks. The CIR length is 64 paths and has a uniform average power. Channel estimation and synchronization are assumed to be complete upon reception.

CHATUE等化器の特性を評価するために実行される鎖状のシミュレーションのブロック図は、図4に示される。各CHATUE等化器は、過去や未来のブロックに対応した等化器に結合される。ブロック(i+2)対する復号器によってブロックi+1へ提供される相互情報(MI)は、(i−1)へのブロック(i−2)からの相互情報と同様に配慮されるべきである。鎖状の構成による実現不可能な複雑さを回避するために、次の仮定が呼び起こされる。ブロック長が大きく、チャネル変動がブロックごとに十分にランダムである。そのため、ブロック(i−2)の各シンボルと、それに対応した事後LLRとの間の事後相互情報は、ブロック(i+1)の各シンボルと、それに対応した復号器フィードバックの事後LLRとの間と同じである。相互情報は既に平均という意味であるので、この仮定は妥当である。   A block diagram of a chained simulation performed to evaluate the characteristics of a CHARUE equalizer is shown in FIG. Each CHARUTE equalizer is coupled to an equalizer corresponding to a past or future block. The mutual information (MI) provided to block i + 1 by the decoder for block (i + 2) should be considered in the same way as the mutual information from block (i-2) to (i-1). To avoid the unrealizable complexity due to the chain configuration, the following assumptions are invoked. The block length is large and the channel variation is sufficiently random from block to block. Therefore, the posterior mutual information between each symbol of the block (i-2) and the corresponding posterior LLR is the same as between each symbol of the block (i + 1) and the corresponding posterior LLR of the decoder feedback. It is. This assumption is reasonable because the mutual information already means average.

従来のFD/SC−MMSEにおいて、複雑さは、(40)式のΦΛΦにおける近似を実行することによって低減される。そのため、ここでは、ΦΛΦにおける近似が、常に想定される。CHATUEアルゴリズムの場合、FJHΛ’’H、FJH’’Λ’’H’’、FσJJの行列の近似による特性は、詳細に調べられる。 In conventional FD / SC-MMSE, complexity is reduced by performing the approximation in Fairamudafai H of equation (40). Therefore, here, the approximation of Fairamudafai H is always assumed. In the case of the CHARUE algorithm, FJH fH Λ ″ H pH J H F H , FJH fH Λ ″ H fH J H F H , Fσ 2 JJ H F H The characteristics are examined in detail.

図11は、厳密なX−1行列を使用したときのBER特性を示す。繰り返しは、3回繰り返し後に、BER10−4での下限から約1dB離れたところで集中するまで、BER特性を改善している。下限は、同一の符号化/復号パラメータを使用したときのAWGNチャネルでのブロック伝送のBER曲線である。一方、上限は、レイリーフェージングチャネルでの非符号化システムの理論的なBER曲線である。 FIG. 11 shows the BER characteristics when using an exact X- 1 matrix. The repetition improves the BER characteristics until it concentrates at a position about 1 dB away from the lower limit of BER 10 -4 after three repetitions. The lower limit is the BER curve for block transmission on the AWGN channel when using the same encoding / decoding parameters. On the other hand, the upper limit is the theoretical BER curve of an uncoded system on a Rayleigh fading channel.

図12は、近似したX−1行列を使用したときのBER特性を示す。最終的に、複雑さを低減したバージョンと同様にCHATUEアルゴリズムは、GI/CPを付加しないブロック伝送システムにおいて良好な特性を示す。近似の結果は、過去と未来の干渉に対して厳密な行列計算を行った場合の結果と同様になる。これは、近似バージョンが十分実用的であることを意味する。 FIG. 12 shows the BER characteristics when using an approximate X- 1 matrix. Finally, as with the reduced complexity version, the CHARUE algorithm exhibits good characteristics in block transmission systems that do not add GI / CP. The result of the approximation is the same as the result when strict matrix calculation is performed for past and future interference. This means that the approximate version is sufficiently practical.

6.受信装置の構成
ここでは、これまで説明したCHATUEアルゴリズムを備えた受信装置20の具体的な構成を説明する。図13は、受信装置20の構成を示す。受信装置20は、遅延部40、等化部42、ターボ復号部44を備える。遅延部40は、第1遅延部40a、第2遅延部40bを備え、等化部42は、第1等化部42a、第2等化部42b,第3等化部42cを備え、ターボ復号部44は、第1ターボ復号部44a、第2ターボ復号部44b、第3ターボ復号部44cを備える。なお、第1等化部42a、第2等化部42b,第3等化部42cは、等化部42と総称される場合があり、第1ターボ復号部44a、第2ターボ復号部44b、第3ターボ復号部44cは、ターボ復号部44と総称される場合がある。
6). Configuration of Receiving Device Here, a specific configuration of the receiving device 20 including the CHARUE algorithm described so far will be described. FIG. 13 shows the configuration of the receiving device 20. The receiving device 20 includes a delay unit 40, an equalization unit 42, and a turbo decoding unit 44. The delay unit 40 includes a first delay unit 40a and a second delay unit 40b, and the equalization unit 42 includes a first equalization unit 42a, a second equalization unit 42b, and a third equalization unit 42c. The unit 44 includes a first turbo decoding unit 44a, a second turbo decoding unit 44b, and a third turbo decoding unit 44c. Note that the first equalization unit 42a, the second equalization unit 42b, and the third equalization unit 42c may be collectively referred to as the equalization unit 42, and the first turbo decoding unit 44a, the second turbo decoding unit 44b, The third turbo decoding unit 44c may be collectively referred to as the turbo decoding unit 44.

遅延部40は、信号を順次入力する。信号は、図示しない送信装置10から送信されており、符号化がなされている。ここでは、符号化としてターボ符号化を説明の対象とする。また、信号は、ベースバンドのデジタル信号である。遅延部40は、入力した信号を第3等化部42cへ出力する。第1遅延部40aは、入力した信号を所定期間にわたって遅延させ、遅延させた信号を第1等化部42aおよび第2遅延部40bへ出力する。ここで、所定期間は、図2のK、つまりひとつのブロックに対応した期間に相当する。   The delay unit 40 inputs signals sequentially. The signal is transmitted from a transmission device 10 (not shown) and is encoded. Here, turbo coding is the object of description as coding. The signal is a baseband digital signal. The delay unit 40 outputs the input signal to the third equalization unit 42c. The first delay unit 40a delays the input signal for a predetermined period, and outputs the delayed signal to the first equalization unit 42a and the second delay unit 40b. Here, the predetermined period corresponds to K in FIG. 2, that is, a period corresponding to one block.

第2遅延部40bは、第1遅延部40aからの信号を所定期間にわたって遅延させ、遅延させた信号を第2等化部42bへ出力する。第2遅延部40bでの所定期間は、第1遅延部40aでの所定期間と同一である。第3等化部42cに入力される信号、第1等化部42aに入力される信号、第2等化部42bに入力される信号は、ブロックに対応した期間ずつ遅れた信号である。つまり、遅延部40は、未来のブロックに対応した信号、現在のブロックに対応した信号、過去のブロック対応した信号をそれぞれ生成する。   The second delay unit 40b delays the signal from the first delay unit 40a over a predetermined period, and outputs the delayed signal to the second equalization unit 42b. The predetermined period in the second delay unit 40b is the same as the predetermined period in the first delay unit 40a. The signal input to the third equalization unit 42c, the signal input to the first equalization unit 42a, and the signal input to the second equalization unit 42b are signals delayed by a period corresponding to the block. That is, the delay unit 40 generates a signal corresponding to the future block, a signal corresponding to the current block, and a signal corresponding to the past block.

第1等化部42aは、図1のCHATUE等化部22、図4のE2、図5に対応しており、現在のブロックに対応した等化器である。つまり、第1等化部42aは、第1遅延部40aから入力した信号を現在のブロックで等化する。現在のブロックの期間は、Kであるが、第1等化部42aは、図2に示された現在のブロックの長さ204に対して処理を実行する。第1等化部42aの処理は、これまで説明したCHATUEアルゴリズムに対するが、具体的な構成を後述する。なお、第1等化部42aは、前述のごとく、等化の際に、第1ターボ復号部44aからの事前LLR(以下、「第1LLR」という)、第2ターボ復号部44bからの事前LLR(以下、「第2LLR」という)、第3ターボ復号部44cからの事前LLR(以下、「第3LLR」という)を反映させる。第1等化部42aは、等化結果、つまり推定したシンボルを第1ターボ復号部44aへ出力する。   The first equalizer 42a corresponds to the CHARUE equalizer 22 in FIG. 1, E2 in FIG. 4, and FIG. 5, and is an equalizer corresponding to the current block. That is, the first equalization unit 42a equalizes the signal input from the first delay unit 40a with the current block. The period of the current block is K, but the first equalization unit 42a performs processing on the current block length 204 shown in FIG. The processing of the first equalization unit 42a is based on the CHARUE algorithm described so far, and a specific configuration will be described later. As described above, the first equalization unit 42a performs prior LLR from the first turbo decoding unit 44a (hereinafter referred to as “first LLR”) and prior LLR from the second turbo decoding unit 44b during equalization. (Hereinafter referred to as “second LLR”), the prior LLR (hereinafter referred to as “third LLR”) from the third turbo decoding unit 44c is reflected. The first equalization unit 42a outputs the equalization result, that is, the estimated symbol, to the first turbo decoding unit 44a.

第2等化部42bは、図4のE1に対応しており、過去のブロックに対応した等化器である。第2等化部42bは、第2遅延部40bから入力した信号を過去のブロックで等化する。第2等化部42bは、第1等化部42aと同様の処理を実行するが、処理対象のブロックが異なる。また、第2等化部42bは、第1等化部42aと異なり、過去のブロックからの影響を考慮しないので、それに対応した処理が省略される。そのため、第2等化部42bは、等化の際に、第1LLR、第2LLRを反映させる。第2等化部42bは、等化結果、つまり推定したシンボルを第2ターボ復号部44bへ出力する。   The second equalizer 42b corresponds to E1 in FIG. 4 and is an equalizer corresponding to a past block. The second equalization unit 42b equalizes the signal input from the second delay unit 40b with a past block. The second equalization unit 42b performs the same process as the first equalization unit 42a, but the processing target blocks are different. Further, unlike the first equalization unit 42a, the second equalization unit 42b does not consider the influence from the past block, and thus the corresponding processing is omitted. Therefore, the second equalization unit 42b reflects the first LLR and the second LLR at the time of equalization. The second equalization unit 42b outputs the equalization result, that is, the estimated symbol, to the second turbo decoding unit 44b.

第3等化部42cは、図4のE3に対応しており、未来のブロックに対応した等化器である。第3等化部42cは、遅延部40から入力した信号を未来のブロックで等化する。第3等化部42cも、第1等化部42aと同様の処理を実行するが、処理対象のブロックが異なる。また、第3等化部42cは、第1等化部42aと異なり、未来のブロックからの影響を考慮しないので、それに対応した処理が省略される。そのため、第3等化部42cは、等化の際に、第1LLR、第2LLRを反映させる。第3等化部42cは、等化結果、つまり推定したシンボルを第3ターボ復号部44cへ出力する。   The third equalizer 42c corresponds to E3 in FIG. 4 and is an equalizer corresponding to a future block. The third equalization unit 42c equalizes the signal input from the delay unit 40 with a future block. The third equalization unit 42c also performs the same process as the first equalization unit 42a, but the processing target blocks are different. Further, unlike the first equalization unit 42a, the third equalization unit 42c does not consider the influence from the future block, and thus the corresponding processing is omitted. Therefore, the third equalization unit 42c reflects the first LLR and the second LLR at the time of equalization. The third equalization unit 42c outputs the equalization result, that is, the estimated symbol, to the third turbo decoding unit 44c.

第1ターボ復号部44aは、図1のデインタリーブ部24、復号部26、加算部28、インタリーブ部30の組合せ、図4のD2、図5に対応する。第1ターボ復号部44aは、第1等化部42aでの等化結果を復号する。復号は、ターボ符号化に対応している。また、第1ターボ復号部44aは、復号において取得した第1LLRを第1等化部42a、第2等化部42b、第3等化部42cへ帰還させる。第1ターボ復号部44aは、復号結果を出力する。   The first turbo decoding unit 44a corresponds to the combination of the deinterleaving unit 24, the decoding unit 26, the adding unit 28, and the interleaving unit 30 in FIG. 1, D2 in FIG. 4, and FIG. The first turbo decoding unit 44a decodes the equalization result in the first equalization unit 42a. Decoding corresponds to turbo coding. Also, the first turbo decoding unit 44a feeds back the first LLR acquired in the decoding to the first equalizing unit 42a, the second equalizing unit 42b, and the third equalizing unit 42c. The first turbo decoding unit 44a outputs a decoding result.

第2ターボ復号部44bは、図4のD1に対応する。第2ターボ復号部44bは、第2等化部42bでの等化結果を復号する。また、第2ターボ復号部44bは、復号することによって取得した第2LLRを第1等化部42a、第2等化部42bへ帰還させる。第3ターボ復号部44cは、図4のD3に対応する。第3ターボ復号部44cは、第3等化部42cでの等化結果を復号する。また、第3ターボ復号部44cは、復号することによって取得した第3LLRを第1等化部42a、第3等化部42cへ帰還させる。ここで、第2ターボ復号部44bおよび第3ターボ復号部44cは、第1ターボ復号部44aと同様に構成される。   The second turbo decoding unit 44b corresponds to D1 in FIG. The second turbo decoding unit 44b decodes the equalization result in the second equalization unit 42b. In addition, the second turbo decoding unit 44b feeds back the second LLR acquired by decoding to the first equalization unit 42a and the second equalization unit 42b. The third turbo decoding unit 44c corresponds to D3 in FIG. The third turbo decoding unit 44c decodes the equalization result in the third equalization unit 42c. Further, the third turbo decoding unit 44c feeds back the third LLR obtained by decoding to the first equalization unit 42a and the third equalization unit 42c. Here, the 2nd turbo decoding part 44b and the 3rd turbo decoding part 44c are comprised similarly to the 1st turbo decoding part 44a.

図14は、第1等化部42aと第1ターボ復号部44aの構成を示す。第1等化部42aは、抽出部50、推定部52、フィルタ部54、生成部56、保持部58、取得部60、導出部62、変換部64と総称される第1変換部64a、第2変換部64b、第3変換部64cを含み、生成部56は、乗算部66と総称される第1乗算部66a、第2乗算部66b、第3乗算部66c、乗算部68と総称される第1乗算部68a、第2乗算部68b、第3乗算部68c、加算部70を含む。第1ターボ復号部44aは、デインタリーブ部72、復号部74、加算部76、インタリーブ部78を含む。   FIG. 14 shows the configuration of the first equalization unit 42a and the first turbo decoding unit 44a. The first equalization unit 42a includes an extraction unit 50, an estimation unit 52, a filter unit 54, a generation unit 56, a holding unit 58, an acquisition unit 60, a derivation unit 62, a conversion unit 64, and a first conversion unit 64a, The generation unit 56 includes a first conversion unit 66a, a second multiplication unit 66b, a third multiplication unit 66c, and a multiplication unit 68, which are collectively referred to as a multiplication unit 66. A first multiplier 68a, a second multiplier 68b, a third multiplier 68c, and an adder 70 are included. The first turbo decoding unit 44 a includes a deinterleaving unit 72, a decoding unit 74, an adding unit 76, and an interleaving unit 78.

取得部60は、現在のブロックに対応した第1伝送路行列、過去のブロックに対応した第2伝送路行列、未来のブロックに対応した第3伝送路行列を取得する。これらは、前述のH、H’、H’’にそれぞれ対応する。なお、第1伝送路行列、第2伝送路行列、第3伝送路行列の推定には、公知の技術が使用されればよいので、ここでは説明を省略する。保持部58は、第1伝送路行列を巡回行列に変換するための置換行列を保持する。置換行列は、前述のJに対応する。 The acquisition unit 60 acquires a first transmission path matrix corresponding to the current block, a second transmission path matrix corresponding to the past block, and a third transmission path matrix corresponding to the future block. These correspond to the aforementioned H c , H p ′, and H f ″, respectively. In addition, since a well-known technique should just be used for estimation of a 1st transmission line matrix, a 2nd transmission line matrix, and a 3rd transmission line matrix, description is abbreviate | omitted here. The holding unit 58 holds a permutation matrix for converting the first transmission path matrix into a cyclic matrix. The permutation matrix corresponds to J described above.

抽出部50は、図示しない第1遅延部40aから入力した信号に置換行列を演算することによって、現在のブロックに含まれた信号を抽出する。抽出部50の処理は、前述の(8)式に対応する。ここで、入力した信号がyに相当し、抽出した信号がrに相当する。第1変換部64aは、第1LLRを取得し、第2変換部64bは、第2LLRを取得し、第3変換部64cは、第3LLRを取得する。変換部64は、LLRを2で除算した後にtanhの演算を実行することによって、シンボルを推定する。変換部64での処理は、前述の(12)式、(13)式に対応する。変換部64は、推定したシンボルを乗算部66へ出力する。 The extraction unit 50 extracts a signal included in the current block by calculating a permutation matrix on the signal input from the first delay unit 40a (not shown). The processing of the extraction unit 50 corresponds to the above-described equation (8). Here, the input signal corresponds to y, the extracted signal corresponds to r V. The first converter 64a acquires the first LLR, the second converter 64b acquires the second LLR, and the third converter 64c acquires the third LLR. The conversion unit 64 estimates the symbol by performing the tanh operation after dividing the LLR by 2. The processing in the conversion unit 64 corresponds to the above-described equations (12) and (13). The conversion unit 64 outputs the estimated symbol to the multiplication unit 66.

乗算部66は、変換部64からのシンボルと、取得部60からの伝送路行列を乗算し、乗算部68は、乗算部66での乗算結果と、保持部58からの置換行列とを乗算する。乗算部66および乗算部68の処理は、ブロックごとになされており、加算部70は、全てのブロックの乗算結果を加算することによって、レプリカを生成する。加算部70において生成されたレプリカは、前述の(11)式に対応する。乗算部66は、レプリカを推定部52へ出力する。   The multiplication unit 66 multiplies the symbol from the conversion unit 64 by the transmission path matrix from the acquisition unit 60, and the multiplication unit 68 multiplies the multiplication result by the multiplication unit 66 and the permutation matrix from the holding unit 58. . The processing of the multiplication unit 66 and the multiplication unit 68 is performed for each block, and the addition unit 70 generates a replica by adding the multiplication results of all the blocks. The replica generated in the adding unit 70 corresponds to the above-described equation (11). Multiplication unit 66 outputs the replica to estimation unit 52.

推定部52は、抽出部50において抽出した信号、加算部70において生成したレプリカ、取得部60からの第1伝送路行列、第1変換部64aにおいて推定したシンボルを取得する。推定部52は、抽出した信号、レプリカ、第1伝送路行列、推定したシンボルとをもとに、過去のブロックおよび未来のブロックに含まれた信号の影響が低減された信号を推定する。推定部52での処理は、(14)式に対応する。推定部52において推定された信号は、(14)式中のsVEに相当する。推定部52は、推定した信号をフィルタ部54へ出力する。 The estimation unit 52 acquires the signal extracted by the extraction unit 50, the replica generated by the addition unit 70, the first transmission path matrix from the acquisition unit 60, and the symbol estimated by the first conversion unit 64a. Based on the extracted signal, replica, first transmission line matrix, and estimated symbol, the estimation unit 52 estimates a signal in which the influence of signals included in past blocks and future blocks is reduced. The process in the estimation part 52 respond | corresponds to (14) Formula. The signal estimated by the estimation unit 52 corresponds to s VE in the equation (14). The estimation unit 52 outputs the estimated signal to the filter unit 54.

導出部62は、保持部58からの置換行列、取得部60からの第1伝送路行列、第2伝送路行列、第3伝送路行列、変換部64において推定したシンボルを取得する。導出部62は、置換行列、第1伝送路行列、第2伝送路行列、第3伝送路行列、推定したシンボルをもとに、周波数領域の演算によって、等化のためのタップ係数を導出する。タップ係数は、前述のウエイトに相当する。導出部62での処理は、前述の(17)式、(18a)から(18c)式に対応する。また、導出部62は、周波数領域の演算において、第2伝送路行列と置換行列とが含まれた項と、第3伝送路行列と置換行列とが含まれた項とを対角化によって近似してもよい。この近似処理は、前述の(37)式から(41)式に対応する。   The deriving unit 62 acquires the permutation matrix from the holding unit 58, the first transmission path matrix, the second transmission path matrix, the third transmission path matrix, and the symbols estimated by the conversion unit 64 from the acquisition unit 60. The deriving unit 62 derives a tap coefficient for equalization by calculation in the frequency domain based on the permutation matrix, the first transmission line matrix, the second transmission line matrix, the third transmission line matrix, and the estimated symbols. . The tap coefficient corresponds to the aforementioned weight. The processing in the derivation unit 62 corresponds to the above-described equation (17) and equations (18a) to (18c). Further, the derivation unit 62 approximates the term including the second transmission line matrix and the permutation matrix and the term including the third transmission line matrix and the permutation matrix by diagonalization in the frequency domain calculation. May be. This approximation processing corresponds to the above-described equations (37) to (41).

フィルタ部54は、導出部62において導出したタップ係数によって、推定部52において推定した信号をフィルタ処理する。フィルタ部54での処理は、(20)式から(31)式に対応する。フィルタ部54は、フィルタ処理した結果を等化結果としてデインタリーブ部72へ出力する。デインタリーブ部72は、復号部74および加算部76へデインタリーブ結果を出力する。復号部74は、デインタリーブ結果を復号し、復号結果を外部へ出力するとともに、加算部76へも出力する。加算部76は、復号部74での復号結果からデインタリーブ部72でのデインタリーブ結果を減算することによって、事後LLRを導出する。インタリーブ部78は、事後LLRに対してインタリーブ処理を実行することによって、事前LLRを導出する。インタリーブ部78は、第1変換部64aへ事前LLRを出力する。   The filter unit 54 filters the signal estimated by the estimation unit 52 with the tap coefficient derived by the derivation unit 62. The processing in the filter unit 54 corresponds to equations (20) to (31). The filter unit 54 outputs the filtered result to the deinterleave unit 72 as an equalization result. The deinterleaver 72 outputs the deinterleave result to the decoder 74 and the adder 76. The decoding unit 74 decodes the deinterleave result, outputs the decoded result to the outside, and outputs it to the adding unit 76. The adding unit 76 derives the posterior LLR by subtracting the deinterleaving result in the deinterleaving unit 72 from the decoding result in the decoding unit 74. The interleaving unit 78 derives an a priori LLR by performing an interleaving process on the a posteriori LLR. The interleaving unit 78 outputs the prior LLR to the first conversion unit 64a.

この構成は、ハードウエア的には、任意のコンピュータのCPU、メモリ、その他のLSIで実現でき、ソフトウエア的にはメモリにロードされたプログラムなどによって実現されるが、ここではそれらの連携によって実現される機能ブロックを描いている。したがって、これらの機能ブロックがハードウエアのみ、ソフトウエアのみ、またはそれらの組合せによっていろいろな形で実現できることは、当業者には理解されるところである。   This configuration can be realized in terms of hardware by a CPU, memory, or other LSI of any computer, and in terms of software, it can be realized by a program loaded in the memory, but here it is realized by their cooperation. Draw functional blocks. Accordingly, those skilled in the art will understand that these functional blocks can be realized in various forms by hardware only, software only, or a combination thereof.

7.送信装置の構成
ここでは、図1に示された送信装置10の具体的な構成を説明する。図1に示された送信装置10は、GIを付加せず、ブロック伝送を実行する。ここで説明する送信装置10は、GIを付加する機能も有し、GIを付加する場合とGIを付加しない場合とを切りかえる。また、GIを付加するか否かに関わらず、ブロックやシンボルの繰り返し周期は同一である。そのため、送信装置10や、受信装置での処理が簡易になる。
7). Configuration of Transmitting Device Here, a specific configuration of the transmitting device 10 shown in FIG. 1 will be described. 1 performs block transmission without adding a GI. The transmitting apparatus 10 described here also has a function of adding a GI, and switches between adding a GI and not adding a GI. In addition, the repetition cycle of blocks and symbols is the same regardless of whether or not GI is added. Therefore, processing in the transmission device 10 and the reception device is simplified.

図15は、送信装置10の構成を示す。送信装置10は、生成部80、送信部82、制御部84を含む。生成部80は、第1符号化部86、変調部88、GI挿入部90、選択部92、第2符号化部94、変調部96を含む。   FIG. 15 shows the configuration of the transmission apparatus 10. The transmission device 10 includes a generation unit 80, a transmission unit 82, and a control unit 84. The generation unit 80 includes a first encoding unit 86, a modulation unit 88, a GI insertion unit 90, a selection unit 92, a second encoding unit 94, and a modulation unit 96.

第1符号化部86は、入力したデータに対して、符号化を実行する。符号化は、ターボ符号化、ブロック符号化、畳み込み符号化のいずれでもよい。ここでは、ターボ符号化であるとする。第1符号化部86は、符号化した信号を変調部88へ出力する。変調部88は、符号化した信号を変調し、変調した信号をGI挿入部90へ出力する。GI挿入部90は、変調部88において変調した信号に対してGIを挿入する。図16(a)−(b)は、送信装置10から送信される信号を示す。図16(a)は、GI挿入部90においてGIを挿入した信号を示す。図示のごとく、ブロック信号は、データが含まれた第1部分ブロックと、第2部分ブロックとの組合せによって形成されている。また、組合せは、順次繰り返されている。ここで、第2部分ブロックには、ガードインターバルが挿入されている。図15に戻る。   The first encoding unit 86 performs encoding on the input data. The encoding may be any of turbo encoding, block encoding, and convolutional encoding. Here, it is assumed that turbo coding is used. The first encoding unit 86 outputs the encoded signal to the modulation unit 88. Modulation section 88 modulates the encoded signal and outputs the modulated signal to GI insertion section 90. The GI insertion unit 90 inserts a GI into the signal modulated by the modulation unit 88. FIGS. 16A and 16B show signals transmitted from the transmission apparatus 10. FIG. 16A shows a signal in which the GI insertion unit 90 has inserted the GI. As illustrated, the block signal is formed by a combination of a first partial block including data and a second partial block. Moreover, the combination is repeated sequentially. Here, a guard interval is inserted in the second partial block. Returning to FIG.

第2符号化部94は、入力したデータに対して、符号化を実行する。ここで、符号化は、ターボ符号化であるとする。なお、第2符号化部94でのターボ符号化の冗長度は、第1符号化部86でのターボ符号化の冗長度よりも高いとする。つまり、第2符号化部94における符号化は、第1符号化部86における符号化よりも強力である。第2符号化部94は、符号化した信号を変調部96へ出力する。図16(b)は、変調部96において変調した信号を示す。図16(a)と同様に、ブロック信号は、データが含まれた第1部分ブロックと、第2部分ブロックとの組合せによって形成されている。また、組合せは、順次繰り返されている。組合せの期間、第1部分ブロックの期間、第2ブロックの期間は、図16(a)の場合と同様である。ここで、第2部分ブロックには、ガードインターバルの代わりに、第2符号化部94において生成された誤り訂正符号が含まれている。図15に戻る。   The second encoding unit 94 performs encoding on the input data. Here, it is assumed that the encoding is turbo encoding. It is assumed that the redundancy of turbo encoding in the second encoding unit 94 is higher than the redundancy of turbo encoding in the first encoding unit 86. That is, the encoding in the second encoding unit 94 is stronger than the encoding in the first encoding unit 86. The second encoding unit 94 outputs the encoded signal to the modulation unit 96. FIG. 16B shows a signal modulated by the modulation unit 96. Similar to FIG. 16A, the block signal is formed by a combination of a first partial block including data and a second partial block. Moreover, the combination is repeated sequentially. The combination period, the first partial block period, and the second block period are the same as those in FIG. Here, the second partial block includes the error correction code generated in the second encoding unit 94 instead of the guard interval. Returning to FIG.

制御部84は、第1符号化部86からGI挿入部90を動作させる第1モードと、第2符号化部94および変調部96を動作させる第2モードとのいずれかを選択すべき指示を外部から受けつける。制御部84は、指示に応じて、第1モードあるいは第2モードを実行する。送信部82は、生成部80において順次生成したブロック信号を送信する。   The control unit 84 gives an instruction to select one of the first mode for operating the GI insertion unit 90 from the first encoding unit 86 and the second mode for operating the second encoding unit 94 and the modulation unit 96. Accept from outside. The control unit 84 executes the first mode or the second mode according to the instruction. The transmission unit 82 transmits the block signals sequentially generated by the generation unit 80.

本発明の実施例によれば、CHATUEの使用によってCPやGIを付加しないブロック伝送を実現できる。また、CHATUEの複雑さを低減したバージョンの使用によってCPやGIを付加しないブロック伝送を実現できる。また、隣接したブロック間で知識を交換することによって、IBIやISIを低減できる。また、CPやGIを付加しないブロック伝送において、IBIやISIを低減できる。また、繰り返し回数が十分であれば、近似法によっても干渉の影響を低減できる。また、近似法を使用することによって、処理の複雑さを低減できる。また、GIを付加するか否かにかかわらず、ブロックの期間を均一にするので、GIを付加するか否かを切りかえる場合であっても、処理の複雑さの増大を抑制できる。また、GIの代わりに誤り訂正符号を挿入するので、特性を向上できる。   According to the embodiment of the present invention, block transmission without adding CP or GI can be realized by using CHARUE. Further, block transmission without adding CP or GI can be realized by using a version with reduced complexity of CHARUE. Also, IBI and ISI can be reduced by exchanging knowledge between adjacent blocks. In addition, IBI and ISI can be reduced in block transmission without adding CP or GI. Also, if the number of repetitions is sufficient, the influence of interference can be reduced by the approximation method. In addition, the complexity of processing can be reduced by using an approximation method. Further, since the block period is made uniform regardless of whether or not the GI is added, even when the GI is added or not, an increase in processing complexity can be suppressed. Further, since an error correction code is inserted instead of GI, the characteristics can be improved.

以上、本発明を実施例をもとに説明した。この実施例は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。   In the above, this invention was demonstrated based on the Example. This embodiment is an exemplification, and it will be understood by those skilled in the art that various modifications can be made to the combination of each component and each processing process, and such modifications are also within the scope of the present invention. .

本発明の実施例において、受信装置20は、単一の送信装置10からの信号を受信している。しかしながらこれに限らず例えば、受信装置20は、複数の送信装置10からの信号を受信してもよい。その際、各送信装置10からの信号は、ブロックを単位にして切りかえられる。受信装置20は、複数の送信装置10のそれぞれに対する伝送路行列等を使用すればよい。本変形例によれば、TDMAに対しても通信システム100を適用できる。   In the embodiment of the present invention, the receiving device 20 receives a signal from a single transmitting device 10. However, the present invention is not limited to this. For example, the receiving device 20 may receive signals from a plurality of transmitting devices 10. At that time, the signal from each transmitting apparatus 10 is switched in units of blocks. The receiving device 20 may use a transmission path matrix or the like for each of the plurality of transmitting devices 10. According to this modification, the communication system 100 can be applied to TDMA.

本発明の実施例において、送信装置10および受信装置20において使用される変調方式がBPSKである場合を例示している。しかしながらこれに限らず例えば、QPSK、16QAM、64QAM等の一般的なQAMが変調方式として使用されてもよい。これまで、(19a)式から(19c)式がBPSKに対応する。ここでは、(12)式、(19a)式から(19c)式が次の式に置き換えられる。
ここで、下記の関係が示される。
なお、b(s)は、シンボルsのm番目のビットを示し、Mは、変調多値数を示す。具体的には、QPSKではM=2であり、16QAMではM=4であり、64QAMではM=6である。本変形例によれば、本発明をさまざまな変調方式に適用できる。
In the embodiment of the present invention, the case where the modulation scheme used in the transmission device 10 and the reception device 20 is BPSK is illustrated. However, the present invention is not limited to this, and general QAM such as QPSK, 16QAM, 64QAM, etc. may be used as the modulation method. Up to now, the equations (19a) to (19c) correspond to BPSK. Here, the expression (12), the expression (19a) to the expression (19c) are replaced with the following expression.
Here, the following relationship is shown.
Note that b m (s i ) indicates the m-th bit of the symbol s i , and M indicates the modulation multilevel number. Specifically, M = 2 in QPSK, M = 4 in 16QAM, and M = 6 in 64QAM. According to this modification, the present invention can be applied to various modulation schemes.

10 送信装置、 12 符号化部、 14 インタリーブ部、 16 変調部、 20 受信装置、 22 CHATUE等化部、 24 デインタリーブ部、 26 復号部、 28 加算部、 30 インタリーブ部、 40 遅延部、 42 等化部、 44 ターボ復号部、 50 抽出部、 52 推定部、 54 フィルタ部、 56 生成部、 58 保持部、 60 取得部、 62 導出部、 64 変換部、 66,68 乗算部、 70 加算部、 72 デインタリーブ部、 74 復号部、 76 加算部、 78 インタリーブ部、 80 生成部、 82 送信部、 84 制御部、 86 第1符号化部、 88 変調部、 90 GI挿入部、 92 選択部、 94 第2符号化部、 96 変調部、 100 通信システム。   10 transmitting device, 12 encoding unit, 14 interleaving unit, 16 modulating unit, 20 receiving device, 22 CHARUE equalizing unit, 24 deinterleaving unit, 26 decoding unit, 28 adding unit, 30 interleaving unit, 40 delay unit, 42 etc. Conversion unit, 44 turbo decoding unit, 50 extraction unit, 52 estimation unit, 54 filter unit, 56 generation unit, 58 holding unit, 60 acquisition unit, 62 derivation unit, 64 conversion unit, 66,68 multiplication unit, 70 addition unit, 72 Deinterleaving unit, 74 decoding unit, 76 adding unit, 78 interleaving unit, 80 generating unit, 82 transmitting unit, 84 control unit, 86 first encoding unit, 88 modulating unit, 90 GI inserting unit, 92 selecting unit, 94 A second encoding unit, 96 modulation unit, 100 communication system.

Claims (4)

符号化がなされた信号を順次入力する入力部と、
前記入力部において入力した信号を所定期間の第1ブロックで等化する第1等化部と、
第1ブロックよりも過去の第2ブロックで信号を等化する第2等化部と、
第1ブロックよりも未来の第3ブロックで信号を等化する第3等化部と、
前記第1等化部での等化結果を復号することによって取得した対数尤度比を第1対数尤度比として前記第1等化部、前記第2等化部、前記第3等化部へ帰還させる第1復号部と、
前記第2等化部での等化結果を復号することによって取得した対数尤度比を第2対数尤度比として前記第1等化部、前記第2等化部へ帰還させる第2復号部と、
前記第3等化部での等化結果を復号することによって取得した対数尤度比を第3対数尤度比として前記第1等化部、前記第3等化部へ帰還させる第3復号部と、
前記第1復号部での復号結果を出力する出力部とを備え、
前記第1等化部は、等化の際に、第1対数尤度比、第2対数尤度比、第3対数尤度比を反映させ、
前記第2等化部は、等化の際に、第1対数尤度比、第2対数尤度比を反映させ、
前記第3等化部は、等化の際に、第1対数尤度比、第3対数尤度比を反映させることを特徴とする受信装置。
An input unit for sequentially inputting the encoded signals;
A first equalization unit for equalizing a signal input in the input unit in a first block of a predetermined period;
A second equalization unit for equalizing a signal in a second block that is past the first block;
A third equalization unit for equalizing the signal in the third block in the future rather than the first block;
The first equalization unit, the second equalization unit, and the third equalization unit, with the log likelihood ratio obtained by decoding the equalization result in the first equalization unit as a first log likelihood ratio. A first decoding unit for returning to
A second decoding unit that feeds back a log likelihood ratio obtained by decoding the equalization result in the second equalization unit to the first equalization unit and the second equalization unit as a second log likelihood ratio When,
A third decoding unit that feeds back the log likelihood ratio obtained by decoding the equalization result in the third equalization unit to the first equalization unit and the third equalization unit as a third log likelihood ratio When,
An output unit for outputting a decoding result in the first decoding unit,
The first equalization unit reflects the first log likelihood ratio, the second log likelihood ratio, and the third log likelihood ratio at the time of equalization,
The second equalization unit reflects the first log likelihood ratio and the second log likelihood ratio at the time of equalization,
The third equalization unit reflects the first log likelihood ratio and the third log likelihood ratio at the time of equalization.
前記第1等化部は、
第1ブロックに対応した第1伝送路行列、第2ブロックに対応した第2伝送路行列、第3ブロックに対応した第3伝送路行列を取得する取得部と、
第1伝送路行列を巡回行列に変換するための置換行列を保持する保持部と、
前記入力部において入力した信号に置換行列を演算することによって、第1ブロックに含まれた信号を抽出する抽出部と、
第1対数尤度比、第2対数尤度比、第3対数尤度比、第1伝送路行列、第2伝送路行列、第3伝送路行列、置換行列とをもとにレプリカを生成する生成部と、
前記抽出部において抽出した信号、レプリカ、第1伝送路行列、第1対数尤度比とをもとに、第2ブロックおよび第3ブロックに含まれた信号の影響が低減された信号を推定する推定部と、
第1伝送路行列、第2伝送路行列、第3伝送路行列、置換行列とをもとに、周波数領域の演算によって、等化のためのタップ係数を導出する導出部と、
前記導出部において導出したタップ係数によって、前記推定部において推定した信号をフィルタ処理するフィルタ部とを備えることを特徴とする請求項1に記載の受信装置。
The first equalization unit includes:
An acquisition unit for acquiring a first transmission path matrix corresponding to the first block, a second transmission path matrix corresponding to the second block, and a third transmission path matrix corresponding to the third block;
A holding unit that holds a permutation matrix for converting the first transmission line matrix into a cyclic matrix;
An extraction unit that extracts a signal included in the first block by calculating a permutation matrix on the signal input in the input unit;
A replica is generated based on the first log likelihood ratio, the second log likelihood ratio, the third log likelihood ratio, the first transmission path matrix, the second transmission path matrix, the third transmission path matrix, and the permutation matrix. A generator,
Based on the signal extracted by the extraction unit, the replica, the first transmission line matrix, and the first log likelihood ratio, a signal in which the influence of the signals included in the second block and the third block is reduced is estimated. An estimation unit;
A derivation unit for deriving a tap coefficient for equalization by frequency domain calculation based on the first transmission line matrix, the second transmission line matrix, the third transmission line matrix, and the permutation matrix;
The receiving apparatus according to claim 1, further comprising: a filter unit that filters the signal estimated by the estimation unit based on the tap coefficient derived by the deriving unit.
前記導出部は、周波数領域の演算において、第2伝送路行列と置換行列とが含まれた項と、第3伝送路行列と置換行列とが含まれた項とを対角化によって近似することを特徴とする請求項2に記載の受信装置。   The deriving unit approximates a term including the second transmission path matrix and the permutation matrix and a term including the third transmission path matrix and the permutation matrix by diagonalization in the frequency domain calculation. The receiving device according to claim 2. データが含まれた第1部分ブロックと、第2部分ブロックとの組合せによって形成されたブロック信号を順次生成する生成部と、
前記生成部において順次生成したブロック信号を送信する送信部と、
前記生成部は、ガードインターバルを第2部分ブロックに含める第1モードと、ガードインターバルの代わりに誤り訂正符号を第2部分ブロックに含める第2モードとによって動作可能であり、第1モードあるいは第2モードを選択する制御部と、
を備えることを特徴とする送信装置。
A generator that sequentially generates a block signal formed by a combination of a first partial block including data and a second partial block;
A transmission unit for transmitting the block signals sequentially generated in the generation unit;
The generating unit is operable in a first mode in which a guard interval is included in the second partial block and a second mode in which an error correction code is included in the second partial block instead of the guard interval. A control section for selecting a mode;
A transmission device comprising:
JP2009297888A 2009-12-28 2009-12-28 Transmitter and receiver Pending JP2011139294A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009297888A JP2011139294A (en) 2009-12-28 2009-12-28 Transmitter and receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009297888A JP2011139294A (en) 2009-12-28 2009-12-28 Transmitter and receiver

Publications (1)

Publication Number Publication Date
JP2011139294A true JP2011139294A (en) 2011-07-14

Family

ID=44350268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009297888A Pending JP2011139294A (en) 2009-12-28 2009-12-28 Transmitter and receiver

Country Status (1)

Country Link
JP (1) JP2011139294A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187418A (en) * 2013-03-21 2014-10-02 Kddi Corp Receiver and receiving method
US11153130B2 (en) 2017-06-06 2021-10-19 Nec Corporation Equalizer, receiving apparatus and receiving method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187418A (en) * 2013-03-21 2014-10-02 Kddi Corp Receiver and receiving method
US11153130B2 (en) 2017-06-06 2021-10-19 Nec Corporation Equalizer, receiving apparatus and receiving method

Similar Documents

Publication Publication Date Title
JP5344121B2 (en) Wireless communication method and apparatus in single carrier transmission system
KR100624504B1 (en) Iterative soft interference cancellation and filtering for spectrally efficient high-speed transmission in mimo systems
JP4412926B2 (en) Adaptive equalization apparatus and program thereof
JP4208874B2 (en) Decoder for multiplexed transmission system
KR100842569B1 (en) Apparatus and for receiving signal in a communication system using a multiple input multiple output method
JP5154431B2 (en) Method and apparatus for performing flexible demodulation in an OFDM-CDMA system
KR100843253B1 (en) Iterative reception method and Iterative receiver
JP2009100478A (en) Wireless communication apparatus
JP4388055B2 (en) Receiver and reception method for interleave division multiple access (IDMA) with reduced complexity
KR102244207B1 (en) Apparatus and method for downlink channel estimation in wireless communication system
JP2009135906A (en) Radio communication equipment
KR101121069B1 (en) Method for the flexible demodulation of estimated complex symbols
JP2007074729A (en) Wireless communication apparatus
JP2006067070A (en) Mimo system receiving method and receiver
Guvensen et al. A general framework for optimum iterative blockwise equalization of single carrier MIMO systems and asymptotic performance analysis
JP2005519551A (en) Receiving multicarrier spread spectrum signals
KR20070019345A (en) Apparatus and method for receiving transmitted signal in multiple antenna telecommunication system
JP5288622B2 (en) Wireless communication apparatus, wireless communication system, and communication method
JP5038898B2 (en) Iterative reception method for MIMO system and corresponding receiver and computer program
JP2011139294A (en) Transmitter and receiver
Ait-Idir et al. Joint hybrid ARQ and iterative space-time equalization for coded transmission over the MIMO-ISI channel
CN107979552B (en) Apparatus and method for Single Antenna Interference Cancellation (SAIC) enhancement
Assimi et al. Phase-precoding without CSI for packet retransmissions over frequency-selective channels
US11700040B2 (en) Method for enhancing the performance of downlink multi-user MIMO systems
KR101463532B1 (en) Method of transmitting and receiving data for cooperative communication system and apparatus for performing the same