JP2011139177A - Reception device and communication system - Google Patents
Reception device and communication system Download PDFInfo
- Publication number
- JP2011139177A JP2011139177A JP2009296496A JP2009296496A JP2011139177A JP 2011139177 A JP2011139177 A JP 2011139177A JP 2009296496 A JP2009296496 A JP 2009296496A JP 2009296496 A JP2009296496 A JP 2009296496A JP 2011139177 A JP2011139177 A JP 2011139177A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- preamble
- level
- cpu
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
本発明は、シリアル通信などのデジタル通信において、データ送受信の開始に先立って送信装置から出力される2値信号(デジタル信号)のハイレベル/ローレベルの所定回数の繰り返しを検出してデータの受信処理を開始する受信装置、及びこの受信装置を備える通信システムに関する。 According to the present invention, in digital communication such as serial communication, data reception is performed by detecting a predetermined number of repetitions of a high level / low level of a binary signal (digital signal) output from a transmission device prior to the start of data transmission / reception. The present invention relates to a receiving apparatus that starts processing, and a communication system including the receiving apparatus.
従来、比較的小規模な電子機器においては、CPU(Central Processing Unit)又はマイコン(マイクロコンピュータ)等の処理装置が、機器の動作制御を行う制御プログラムと、他の装置との間でデータの送受信を行う通信プログラムとを実行する場合が多い。この場合、処理装置は、制御プログラムの実行による機器の動作制御に係る処理を主として行い、他の装置との通信処理を割込処理などとして行うことで、処理装置の処理能力を有効に利用することができる。 Conventionally, in a relatively small electronic device, a processing device such as a CPU (Central Processing Unit) or a microcomputer (microcomputer) transmits and receives data between a control program for controlling the operation of the device and another device. In many cases, a communication program is executed. In this case, the processing device mainly performs processing related to device operation control by execution of the control program, and effectively uses the processing capability of the processing device by performing communication processing with other devices as interrupt processing or the like. be able to.
特許文献1においては、処理ビット数が小規模のマイクロコンピュータに機器動作を制御するプログラムと通信を制御するプログラムとを共存させた上で、割込処理によるメイン処理の実行効率の低下が少なく、高速データ伝送が可能で、ビット誤り率の低いシリアルデータ伝送システムが提案されている。このシステムにおいては、受信側のCPUは、外部割込ポートへの入力により外部割込処理を行い、受信用シリアルクロックを起動する。その後、CPUは、シリアルデータ入力ポートに入力されるデータを受信用シリアルクロックの立ち上がりに同期してサンプリングし、シリアルレジスタへ順次格納する。CPUは、シリアルレジスタに所定ビット数のデータが入ったときに、シリアルレジスタのデータを判定する。
In
しかしながら、特許文献1に記載のシリアルデータ伝送システムは、シリアルデータの伝送路上にノイズなどが発生した場合、受信側のCPUが有する外部割込ポートにてノイズが検出されるため、受信側のCPUにて外部割込処理が行われ、受信側のCPUにおけるメイン処理の実行効率が低下するという問題がある。短いパルスのノイズが繰り返して外部割込ポートへ入力されるほど、受信側のCPUでの外部割込処理が多発し、最悪の場合にはメイン処理が実行できなくなる虞がある。
However, in the serial data transmission system described in
また、特許文献1に記載のシリアルデータ伝送システムでは、受信側のCPUがシリアルデータの入力ポートの他に、シリアルデータの立ち上がりを検出するために専用の外部割込ポートを必要とするため、CPUの大型化及び高コスト化等を招来するという問題がある。特に、小規模なシステムにおいては、CPUに専用の外部割込ポートを設けることは容易ではない。
In the serial data transmission system described in
本発明は、斯かる事情に鑑みてなされたものであって、その目的とするところは、伝送路上のノイズによるメイン処理の実行効率低下が発生することなく、且つ、CPUなどに通信処理のための外部割込ポートを必要としない受信装置及び通信システムを提供することにある。 The present invention has been made in view of such circumstances, and an object of the present invention is to prevent the execution efficiency of the main processing from being reduced due to noise on the transmission path and to perform communication processing on the CPU or the like. It is an object of the present invention to provide a receiving apparatus and a communication system that do not require external interrupt ports.
本発明に係る受信装置は、2値信号のハイレベル/ローレベルの所定回数の繰り返しを検出した後に、データの受信処理を開始する受信装置において、前記2値信号のデータ転送レートに応じたサンプリング周期で、前記2値信号の信号レベルをサンプリングする複数のサンプリング手段と、少なくとも1つの前記サンプリング手段によるサンプリング結果に、ハイレベル/ローレベルの所定回数の繰り返しが含まれることを検出する検出手段とを備え、該複数のサンプリング手段は、それぞれ同じサンプリング周期でサンプリングを行うと共に、それぞれ異なるタイミングでサンプリングを行うようにしてあることを特徴とする。 According to the present invention, in a receiving apparatus that starts data reception processing after detecting a predetermined number of repetitions of a high level / low level of a binary signal, sampling according to the data transfer rate of the binary signal is performed. A plurality of sampling means for sampling the signal level of the binary signal at a period; and a detection means for detecting that a sampling result by at least one of the sampling means includes a predetermined number of repetitions of high level / low level; And the plurality of sampling means perform sampling at the same sampling period and perform sampling at different timings.
また、本発明に係る受信装置は、前記サンプリング手段をN個備え、N個のサンプリング手段は前記サンプリング周期の1/N倍の時間間隔で順にサンプリングを行うようにしてあることを特徴とする。 The receiving apparatus according to the present invention includes N sampling means, and the N sampling means sequentially perform sampling at a time interval of 1 / N times the sampling period.
また、本発明に係る受信装置は、2値信号のハイレベル/ローレベルの所定回数の繰り返しを検出した後に、データの受信処理を開始する受信装置において、前記2値信号のデータ転送レートに応じたサンプリング周期で、前記2値信号の信号レベルをサンプリングする2つのサンプリング手段と、少なくとも1つの前記サンプリング手段によるサンプリング結果に、ハイレベル/ローレベルの所定回数の繰り返しが含まれることを検出する検出手段とを備え、該2つのサンプリング手段は、それぞれ同じサンプリング周期でサンプリングを行うと共に、前記サンプリング周期の1/2倍の時間間隔で順にサンプリングを行うようにしてあることを特徴とする。 The receiving apparatus according to the present invention is a receiving apparatus that starts data reception processing after detecting a predetermined number of repetitions of a high level / low level of a binary signal, according to the data transfer rate of the binary signal. Two sampling means for sampling the signal level of the binary signal at a sampling period, and detection for detecting that the sampling result by at least one of the sampling means includes a predetermined number of repetitions of high level / low level The two sampling means perform sampling at the same sampling period, and sequentially perform sampling at a time interval that is ½ times the sampling period.
また、本発明に係る通信システムは、上述の受信装置と、2値信号のハイレベル/ローレベルの所定回数の繰り返しを出力した後に、データの送信処理を開始する送信装置とを備え、前記送信装置は、前記2値信号の信号幅の増減が±25%以内となるように、ハイレベル/ローレベルの所定回数の繰り返しを出力するようにしてあることを特徴とする。 The communication system according to the present invention includes the above-described receiving device and a transmitting device that starts a data transmission process after outputting a predetermined number of repetitions of a high level / low level of a binary signal. The apparatus is characterized by outputting a predetermined number of repetitions of high level / low level so that the increase / decrease of the signal width of the binary signal is within ± 25%.
また、本発明に係る通信システムは、前記送信装置が、前記2値信号のハイレベル/ローレベルの繰り返しを検出する回数をM回とした場合に、M回のハイレベル/ローレベルの繰り返しに要する時間に対する増減の割合Pが下記の(式1)を満たすように、ハイレベル/ローレベルの所定回数の繰り返しを出力するようにしてあることを特徴とする。
P < 0.25/M …(式1)
Further, in the communication system according to the present invention, when the number of times that the transmission device detects the repetition of the high level / low level of the binary signal is M times, the transmission apparatus repeats M times of the high level / low level. A high-level / low-level repetition is output a predetermined number of times so that the rate of increase / decrease P with respect to the required time satisfies the following (formula 1).
P <0.25 / M (Formula 1)
本発明においては、2値信号(デジタル信号)の伝送路上におけるハイレベル/ローレベルの信号レベルの所定回数の繰り返し(以下、この信号レベルの繰り返しをプリアンブルという)を検出することによって、受信装置は送信装置がデータ送信を行うと判断し、データの受信処理を開始する。受信装置には、デジタル信号のデータ転送レートに応じたサンプリング周期(例えばデジタル信号のデータ転送レートと略同じサンプリング周期)で、伝送路上のデジタル信号の信号レベルをサンプリングする複数のサンプリング手段を設ける。ただし複数のサンプリング手段は、それぞれ異なるタイミングでサンプリングを行う。複数のサンプリング手段のいずれか1つにて伝送路上のプリアンブルを検出した場合には、受信装置はデータの受信処理を開始することができる。
プリアンブルの検出を外部割込ポートなどで行うのではなく、周期的なサンプリングで行う構成とすることによって、伝送路上にノイズなどが生じた場合であっても、受信装置の受信処理が誤って行われることがなく、受信装置による他の処理の実行効率が低下することがない。
また複数のサンプリング手段によりサンプリングを行って、いずれか1つのサンプリング手段にてプリアンブルが検出された場合にデータの受信処理を開始する構成であるため、送信側の装置及び伝送路上の種々の要因でプリアンブルのデータ転送レート及び信号幅等に誤差が生じた場合であっても、プリアンブルの検出を確実に行うことができる。
In the present invention, by detecting a predetermined number of repetitions of a high level / low level signal level on a transmission path of a binary signal (digital signal) (hereinafter, the repetition of the signal level is referred to as a preamble), It is determined that the transmission apparatus performs data transmission, and data reception processing is started. The receiving device is provided with a plurality of sampling means for sampling the signal level of the digital signal on the transmission line at a sampling period corresponding to the data transfer rate of the digital signal (for example, a sampling period substantially the same as the data transfer rate of the digital signal). However, the plurality of sampling means perform sampling at different timings. When the preamble on the transmission path is detected by any one of the plurality of sampling units, the receiving apparatus can start the data receiving process.
By adopting a configuration in which the preamble is detected not by an external interrupt port but by periodic sampling, even if noise occurs on the transmission line, the reception processing of the receiving device is erroneously performed. And the execution efficiency of other processing by the receiving apparatus is not reduced.
In addition, since sampling is performed by a plurality of sampling means and the preamble is detected by any one of the sampling means, the data reception process is started. Therefore, due to various factors on the transmission side device and the transmission path, Even when an error occurs in the data transfer rate and signal width of the preamble, the preamble can be reliably detected.
また、本発明においては、受信装置が上記のサンプリング手段をN個備える場合に、各サンプリング手段が同じサンプリング周期でサンプリングを行うと共に、N個のサンプリング手段がそれぞれサンプリング周期の1/N倍の時間間隔で順にサンプリングを行う(即ち、N個のサンプリング手段が等しい時間間隔でサンプリングを行う)。これにより、複数のサンプリング手段にて偏りなく効率的にプリアンブルの検出を行うことができ、プリアンブルの検出精度を向上できる。 In the present invention, when the receiving apparatus includes N sampling means, each sampling means performs sampling at the same sampling period, and each of the N sampling means has a time that is 1 / N times the sampling period. Sampling is performed sequentially at intervals (that is, N sampling means sample at equal time intervals). As a result, the preamble can be efficiently detected without deviation by a plurality of sampling means, and the preamble detection accuracy can be improved.
また、本発明においては、受信装置がサンプリング手段を2個備える場合に、各サンプリング手段がデータ転送レートに応じた同じサンプリング周期でサンプリングを行うと共に2個のサンプリング手段がそれぞれサンプリング周期の1/2倍の時間間隔で(即ち、2個のサンプリング手段が等しい時間間隔で交互にサンプリングを行う)。この構成では、プリアンブルのハイレベル/ローレベルの繰り返しにおける各信号幅に係る誤差(以下、ビット誤差という)が±25%以内、且つ、所定回数分のハイレベル/ローレベルの繰り返し全体に要する時間に係る誤差(以下、プリアンブル誤差という)が±2.5%未満(繰り返し回数が10回の場合)であれば、受信装置がプリアンブルを確実に検出することができる。よって、サンプリング手段を2個備えるのみの簡単な構成で、受信装置による精度のよいプリアンブル検出が実現でき、データ受信処理を確実に開始することができる。 Further, in the present invention, when the receiving apparatus includes two sampling means, each sampling means performs sampling at the same sampling period corresponding to the data transfer rate, and the two sampling means each have a half of the sampling period. At double time intervals (ie, two sampling means sample alternately at equal time intervals). In this configuration, the error related to each signal width (hereinafter referred to as bit error) in repetition of the high level / low level of the preamble is within ± 25%, and the time required for the entire repetition of the high level / low level for a predetermined number of times. Is less than ± 2.5% (when the number of repetitions is 10), the receiving apparatus can reliably detect the preamble. Therefore, with a simple configuration having only two sampling means, accurate preamble detection by the receiving apparatus can be realized, and the data reception process can be started reliably.
また、本発明においては、受信装置にプリアンブルを送信する送信装置は、ビット誤差が±25%以内となるようにプリアンブルの送信を行う。これにより、上記のようなサンプリング手段を2個備える受信装置では、送信装置が送信したプリアンブルを確実に検出することができ、送信装置及び受信装置によるデータの送受信を確実に行うことができる。 In the present invention, the transmitting apparatus that transmits the preamble to the receiving apparatus transmits the preamble so that the bit error is within ± 25%. Thereby, in the receiving device including two sampling means as described above, the preamble transmitted by the transmitting device can be reliably detected, and the transmission and reception of data by the transmitting device and the receiving device can be reliably performed.
また、本発明においては、デジタル信号のハイレベル/ローレベルのそれぞれの信号幅をWとし、ハイレベル/ローレベルの繰り返し回数をM回とし、M回のハイレベル/ローレベルの繰り返しにようするプリアンブル誤差の割合をPとした場合に、送信装置が下記の(式1)を満たすようにハイレベル/ローレベルの繰り返しを出力する。
P < 0.25/M …(式1)
例えばM=10回の場合、P<0.025となり、許容されるプリアンブル誤差は±2.5%未満である。これにより、サンプリング手段を2個備える受信装置では、送信装置が送信したプリアンブルを確実に検出することができる。
In the present invention, the signal width of the high level / low level of the digital signal is W, the number of repetitions of the high level / low level is M, and M times of the high level / low level are repeated. When the ratio of the preamble error is P, the transmission device outputs high level / low level repetition so as to satisfy the following (Equation 1).
P <0.25 / M (Formula 1)
For example, when M = 10, P <0.025 and the allowable preamble error is less than ± 2.5%. Thereby, in a receiving device provided with two sampling means, the preamble transmitted by the transmitting device can be reliably detected.
本発明による場合は、複数のサンプリング手段を用いてプリアンブルの検出を行う構成とすることにより、プリアンブルに係る誤差がある程度の範囲内であれば受信装置が確実にプリアンブルを検出してデータの受信処理を行うことができる。また本構成では外部割込ポートを必要としないため、受信装置の大型化及び高コスト化を抑制できる。また、周期的にサンプリングを行う構成であるため、伝送路上にノイズなどが生じた場合であっても、受信装置の受信処理が誤って行われることがなく、受信装置による他の処理の実行効率が低下することがない。よって、低価格で通信精度の高い受信装置及び通信システムを実現することができる。 According to the present invention, the preamble is detected using a plurality of sampling means, so that if the error related to the preamble is within a certain range, the receiving apparatus reliably detects the preamble and receives the data. It can be performed. In addition, since this configuration does not require an external interrupt port, it is possible to suppress an increase in size and cost of the receiving device. In addition, since the sampling is periodically performed, even when noise or the like occurs on the transmission path, the reception process of the reception apparatus is not erroneously performed, and the execution efficiency of other processes by the reception apparatus Will not drop. Therefore, it is possible to realize a receiving device and a communication system that are inexpensive and have high communication accuracy.
以下、本発明をその実施の形態を示す図面に基づき具体的に説明する。本実施の形態においては、車輌のキーレスエントリに本発明の通信システム及び受信装置を適用した例を説明するが、本発明の適用はこれに限るものではなく、その他の種々の装置及びシステム等に適用可能である。図1は、本実施の形態に係るキーレスエントリシステムの構成を説明するためのブロック図である。図において1は、車輌(図示は省略する)に搭載され、キーレスエントリシステムに係る種々の制御処理を行うECU(Electronic Control Unit)である。また図において3は、キーレスエントリシステムのリモートコントローラ(以下、単にリモコンという)であり、車輌の運転者などのユーザが所持する可搬型の機器である。
Hereinafter, the present invention will be specifically described with reference to the drawings showing embodiments thereof. In this embodiment, an example in which the communication system and the receiving apparatus of the present invention are applied to a keyless entry of a vehicle will be described. However, the application of the present invention is not limited to this, and other various apparatuses and systems, etc. Applicable. FIG. 1 is a block diagram for explaining a configuration of a keyless entry system according to the present embodiment. In the figure,
リモコン3は、CPU31、UHF(Ultra High Frequency)送信部32及びUHFアンテナ33等を備えている。リモコン3は、図示しないスイッチなどによりユーザの操作をCPU31が受け付け、受け付けた操作内容をUHF送信部32がUHFアンテナ33から車輌に搭載されたECU1へ無線信号として送信することができる。これにより、ユーザがリモコン3に対して行った車輌のドアのロック/アンロック等の操作が、車輌のECU1へ伝達される。
The
ECU1は、車輌に搭載された種々の機器に対する動作制御処理を行う装置であり、CPU11、UHF受信IC(Integrated Circuit)12及びUHFアンテナ13等を備えている。UHF受信IC12は、リモコン3から送信されたUHF帯の無線信号をUHFアンテナ13にて受信し、受信した無線信号を復調してデジタルデータに変換し、このデジタルデータをCPU11へシリアル通信により送信する処理を行うICである。CPU11はシリアル通信用の入力ポート11aを有しており、CPU11の入力ポート11とUHF受信IC12とが回路基板上の配線などを介して接続され、UHF受信IC12が出力したシリアル信号はCPU11の入力ポート11aへ入力される。
The
なお、本発明の通信システムはCPU11とUHF受信IC12との間で行われるシリアル通信に係るものであり、本実施の形態におけるECU1のCPU11が本発明の受信装置に相当し、ECU1のUHF受信IC12及びリモコン3が本発明の送信装置に相当する。
The communication system of the present invention relates to serial communication performed between the
リモコン3は、ECU1への送信データとして、データ送信の開始を示すデジタル信号のハイレベル/ローレベルの所定回数の繰り返しで構成されるプリアンブルを先頭に付したシリアルのデジタルデータを生成し、この送信データをUHF送信部32にて変調して無線信号としてUHFアンテナ33から送信する。ECU1は、UHF受信IC12にて受信した無線信号を復調し、復調したデジタルデータをCPU11の入力ポート11aへ入力する。このときにUHF受信IC12からCPU11の入力ポート11aへ入力されるシリアルデータは、リモコン3にて生成されたプリアンブル付きの送信データと同じデータである。
The
ただし、ECU1のUHF受信IC12は、UHFアンテナ13を介して受信した無線信号を単に復調して出力する構成であるため、UHFアンテナ13にて受信したノイズなどについてもこれを受信信号として復調し、デジタルデータとしてCPU11へ出力する。図2は、CPU11の入力ポート11aへ入力されるデジタル信号の一例を示す模式図である。
However, since the
リモコン3が無線信号を送信しておらず、リモコン3及びECU1が無線通信を行っていない状態であっても、ECU1のUHFアンテナ13は周囲の微弱な電波などをノイズとして受信するため、UHF受信IC12はノイズに応じたデジタル信号をCPU11へ出力する。図2の左端にはノイズに応じたデジタル信号の信号波形を示してあるが、ノイズに応じた信号はその周期及び幅等がランダムな波形となる。このようなデジタル信号を外部割込ポートを有するCPUなどに入力した場合、割込処理が頻発するという問題があるが、本実施の形態に係るECU1ではCPU11が有するシリアル通信用の入力ポート11aにこの信号が入力されるのみであるため、CPU11はノイズの信号に応じて処理を行うことはない。
Even when the
リモコン3が無線信号を送信し、ECU1のUHFアンテナ13にて無線信号が受信された場合、リモコン3及びECU1の間で送受信される無線信号と比較してノイズとなる周囲の電波などは微弱であるため、UHF受信IC12が出力するデジタル信号においてはノイズの影響をほぼ無視することができる。図2に示す受信信号の例では、比較的長い期間のハイレベル及びローレベルの信号の後に、比較的短い所定信号幅のハイレベル/ローレベルの繰り返しが20回(ハイレベルが10回、ローレベルが10回)行われ(プリアンブル)、プリアンブルの後に任意のデータ波形が受信される。
When the
ECU1のCPU11は、UHF受信IC12から入力ポート11aに入力される信号から、所定回数(20回)のハイレベル/ローレベルの繰り返し(プリアンブル)を検出した後、データの受信処理を開始することによって、リモコン3からのデータを受信して車輌のドアのロック/アンロック等に係る処理を行うことができる。以下に、CPU11が行うプリアンブルの検出方法の詳細を説明する。
The
図3は、プリアンブルの検出方法を説明するための模式図であり、プリアンブル波形の一部を拡大して示したものである。CPU11は、入力ポート11aに入力される信号の信号レベルを所定の周期で取得(サンプリング)する2つのサンプリング手段(第1サンプリング部21及び第2サンプリング部22)を備えている。リモコン3及びECU1の間で送受信される信号において、プリアンブルとして送受信されるハイレベル/ローレベルの信号の信号幅(データ転送レート)及び繰り返し回数等は、通信プロトコルとして予め定められている。
FIG. 3 is a schematic diagram for explaining a preamble detection method, and shows an enlarged part of a preamble waveform. The
CPU11の第1サンプリング部21及び第2サンプリング部22は、プリアンブルのデータ転送レート、即ちハイレベル又はローレベルの1波形の信号幅W(以下、ビット幅Wという)と同じサンプリング周期でサンプリングを行う。また第1サンプリング部21及び第2サンプリング部22は、それぞれビット幅の1/2倍(W/2)の時間差となるように、サンプリングのタイミングをずらしてある。即ち、第1サンプリング部21及び第2サンプリング部22は、W/2の時間差で交互に入力信号の信号レベルのサンプリングを行うようにしてある。なお、図3においては、第1サンプリング部21によるサンプリングタイミングを実線の矢印(A)にて示し、第2サンプリング部22によるサンプリングタイミングを破線の矢印(B)にて示してある。
The
CPU11の入力ポート11aに入力される信号のプリアンブルに誤差が生じていない場合、第1サンプリング部21及び第2サンプリング部22の両方にて、ハイレベル/ローレベルの繰り返しが検出される。CPU11は、第1サンプリング部21又は第2サンプリング部22の少なくとも一方にてハイレベル/ローレベルの繰り返しが所定回数検出された場合に、プリアンブルを受信したと判断し、プリアンブルに続くデータの受信処理を開始する。
When there is no error in the preamble of the signal input to the
図4は、ビット誤差が生じた場合のプリアンブルの検出例を示す模式図である。ここで、ハイレベル又はローレベルの1波形をビットといい、ハイレベル及びローレベルの1セットをパルスというものとする。またビット誤差とは、1パルスの幅は一定であるが、1パルス中のハイレベルとローレベルとの比率が均等でないものについて、ハイレベル及びローレベルの信号幅の増減の割合を示すものとする。図4に示す例は、1パルス中のハイレベルの幅が25%減少し且つローレベルの幅が25%増加したものと、1パルス中のハイレベルの幅が25%増加し且つローレベルの幅が25%減少したものとがプリアンブルに含まれる場合の信号波形である。 FIG. 4 is a schematic diagram illustrating an example of detection of a preamble when a bit error occurs. Here, one waveform of high level or low level is called a bit, and one set of high level and low level is called a pulse. Bit error means that the width of one pulse is constant, but the ratio between the high level and the low level of the signal width of the high level and the low level is not uniform when the ratio between the high level and the low level is not uniform. To do. In the example shown in FIG. 4, the high level width in one pulse is reduced by 25% and the low level width is increased by 25%, and the high level width in one pulse is increased by 25% and the low level width is increased. This is a signal waveform in the case where the preamble includes that whose width is reduced by 25%.
このとき、プリアンブル中に生じる誤差(ビット誤差及びプリアンブル誤差)が許容範囲内であれば、第1サンプリング部21又は第2サンプリング部22の少なくとも一方で、ハイレベル/ローレベルの所定回数の繰り返しが検出される。図示の例では、第1サンプリング部21は、ローレベルを連続して検出する箇所があり、ハイレベル/ローレベルの繰り返しの検出に誤りが生じている。これに対して、第2サンプリング部22は、ハイレベル/ローレベルの繰り返しを正しく検出できている。このためCPU11は、プリアンブルに続くデータの受信処理を開始することができる。
At this time, if an error (bit error and preamble error) generated in the preamble is within an allowable range, at least one of the
図5は、ビット誤差の許容範囲を説明するための模式図であり、プリアンブル波形の一部を拡大して図示したものである。本図においては、プリアンブルの1ビット目のハイレベルの開始時刻をt=0とし、ビット誤差のない正常なプリアンブルのハイレベル及びローレベルのビット幅Wを時間1の幅とし、ビット誤差によるハイレベルの増減幅をxとしてある。また、第1サンプリング部21によるサンプリングタイミングを実線の矢印で示し、1回目のサンプリングタイミングをS(A1)、2回目のサンプリングタイミングをS(A2)、3回目のサンプリングタイミングをS(A3)、4回目のサンプリングタイミングをS(A4)としてある。同様に、第2サンプリング部22によるサンプリングタイミングを破線の矢印で示し、1回目のサンプリングタイミングをS(B1)、2回目のサンプリングタイミングをS(B2)、3回目のサンプリングタイミングをS(B3)、4回目のサンプリングタイミングをS(B4)としてある。
FIG. 5 is a schematic diagram for explaining an allowable range of bit error, and shows a part of a preamble waveform in an enlarged manner. In this figure, the high level start time of the first bit of the preamble is t = 0, the normal preamble high level without bit error and the low level bit width W are
CPU11は、第1サンプリング部21及び第2サンプリング部22により1ビット中にサンプリングを2回行うことができる。この場合、ビット誤差の影響を最も受けるのは、最短ビット幅のハイレベル/ローレベルが連続するとき、又は、最長ビット幅のハイレベル/ローレベルが連続するときである。図4には最短ビット幅のハイレベル/ローレベルが連続する場合のプリアンブル波形を図示し、以下ではこの場合について説明を行う。なお、最長ビット幅のハイレベル/ローレベルが連続する場合に関しては、同様の方法でビット誤差の許容範囲が求められるため、図示及び説明を省略する。
The
第1サンプリング部21による1回目のサンプリングS(A1)のタイミングは、t=0〜0.5の範囲で行われる。サンプリングS(A1)のタイミングがt=0の場合を図5(a)に示し、t=0.5の場合を図5(b)に示してある。図5(a)においては、第2サンプリング部22の2回目のサンプリングのタイミングS(B2)及び3回目のサンプリングのタイミングS(A3)が下記の式を満たす場合に、第2サンプリング部22による検出結果がハイレベル/ローレベルの正常な繰り返しとなるため、プリアンブルの検出を行うことができる。
1+x<S(B2) 且つ S(B3)<3−x
The timing of the first sampling S (A1) by the
1 + x <S (B2) and S (B3) <3-x
また図5(b)においては、第1サンプリング部21の2回目のサンプリングのタイミングS(A2)及び3回目のサンプリングのタイミングS(A3)が下記の式を満たす場合に、第1サンプリング部21による検出結果がハイレベル/ローレベルの正常な繰り返しとなるため、プリアンブルの検出を行うことができる。
1+x<S(A2) 且つ S(A3)<3−x
Further, in FIG. 5B, when the second sampling timing S (A2) and the third sampling timing S (A3) of the
1 + x <S (A2) and S (A3) <3-x
上記の2つの条件式のいずれを適用するかは、第1サンプリング部21の2回目のサンプリングのタイミングS(A2)が、1つ目のハイレベル信号の立ち下がりタイミング(1+x)より先か後かに依存する。よって、上記の2つの条件式をまとめると、下記の条件式となる。
S(A2)≦1+xの場合
1+x<S(B2) 且つ S(B3)<3−x
S(A2)>1+xの場合
1+x<S(A2) 且つ S(A3)<3−x
Which of the above two conditional expressions is applied depends on whether the second sampling timing S (A2) of the
When S (A2) ≦ 1 + x 1 + x <S (B2) and S (B3) <3-x
When S (A2)> 1 + x 1 + x <S (A2) and S (A3) <3-x
また、S(A1)、S(A2)、S(A3)、S(B2)及びS(B3)の関係は下記の通りである。
0≦S(A1)<0.5
S(A2)=S(A1)+1
S(A2)=S(A1)+2
S(B2)=S(A1)+1.5
S(B3)=S(A1)+2.5
The relationship among S (A1), S (A2), S (A3), S (B2) and S (B3) is as follows.
0 ≦ S (A1) <0.5
S (A2) = S (A1) +1
S (A2) = S (A1) +2
S (B2) = S (A1) +1.5
S (B3) = S (A1) +2.5
これらをまとめると、下記の(条件1)〜(条件3)の3つの条件式を導き出すことができる。
(条件1) 0≦S(A1)<0.5
(条件2) S(A1)≦x 且つ S(A1)<−x+0.5
(条件3) S(A1)>x 且つ S(A1)<−x+1
When these are put together, the following three conditional expressions (Condition 1) to (Condition 3) can be derived.
(Condition 1) 0 ≦ S (A1) <0.5
(Condition 2) S (A1) ≦ x and S (A1) <− x + 0.5
(Condition 3) S (A1)> x and S (A1) <− x + 1
図6は、ビット誤差の許容範囲を説明するための模式図であり、上記の(条件1)〜(条件3)をグラフとして示したものである。なお、(条件1)は必須の条件であり、(条件2)及び(条件3)はいずれか一方が成立すればよい。図示のグラフには、(条件1)〜(条件3)が成立する範囲、即ちビット誤差が生じても第1サンプリング部21又は第2サンプリング部22のいずれかにてプリアンブルを検出することが可能な範囲にハッチングを付して示してある。このグラフから、S(A1)が0〜.5のいずれの場合であっても条件が成立するのは、x≦0.25が成立するときである。即ち、ビット誤差が25%以下であれば、CPU11は第1サンプリング部21又は第2サンプリング部22のいずれかにてハイレベル/ローレベルの所定回数の繰り返しを検出でき、プリアンブルを検出することができる。
FIG. 6 is a schematic diagram for explaining the allowable range of bit error, and shows the above (Condition 1) to (Condition 3) as a graph. Note that (Condition 1) is an indispensable condition, and either (Condition 2) or (Condition 3) may be satisfied. In the illustrated graph, the preamble can be detected by the
図7は、プリアンブル誤差の許容範囲を説明するための模式図であり、プリアンブルがハイレベル/ローレベルの10回(ハイレベルが5回、ローレベルが5回)の繰り返しである場合を一例として図示してある。リモコン3及びECU1において送受信される信号のデータ転送レート等は予め定められているが、各装置のクロック誤差又はハード構成の差異等の影響により、プリアンブルのハイレベル/ローレベルの各波形の幅に誤差が生じ、プリアンブル全体の長さに誤差が生じることがある。ここでは、正常値に対するプリアンブル全体の長さの増減をプリアンブル誤差とする。
FIG. 7 is a schematic diagram for explaining the allowable range of the preamble error, taking as an example a case where the preamble is repeated at high level /
プリアンブル誤差が発生していない場合(図7(a)参照)、第1サンプリング部21及び第2サンプリング部22によるサンプリング周期と、プリアンブルを構成するハイレベル/ローレベルの各ビットの幅とが同じであるため、各ビットにおけるサンプリングタイミングは、全てのビットについて相対的に同じタイミングとなる。これに対してプリアンブル誤差が発生している場合(図7(b)参照)、各ビットにおけるサンプリングタイミングが徐々にずれていく。図7に示す例では、各ビットの幅が正常値より小さく、プリアンブル全体の長さが正常値より短く、各ビットに対してサンプリングタイミングが徐々に遅れる方向へずれていく。このような1ビット毎のズレ量をプリアンブル全体分(図7では10ビット分)加算したものがプリアンブル誤差である。
When no preamble error has occurred (see FIG. 7A), the sampling period by the
CPU11は第1サンプリング部21及び第2サンプリング部22にて1ビットに2回のサンプリングを行うが、第1サンプリング部21及び第2サンプリング部22の両方のサンプリングにてハイレベル/ローレベルの誤検出が生じた場合に、CPU11はプリアンブルの検出を行うことができなくなる。即ち、最もズレが大きいプリアンブルの最終ビットにおいて、第1サンプリング部21及び第2サンプリング部22のサンプリングタイミングの差(ビット幅Wの1/2)以上のズレが生じた場合に、プリアンブルの検出を行うことができなくなる。よって、プリアンブルのビット数をMとし、プリアンブル誤差によるプリアンブル全体の長さの増減量の割合をPとすると、プリアンブル誤差の許容範囲は、
「ビット幅の1/2」>「プリアンブル誤差量」
であり、
W/2>M×W×P
即ち、
P<0.5/M
の式で表すことができる。例えばプリアンブルのビット数M=10とすれば、P<0.05であり、プリアンブル誤差の許容範囲はプリアンブル全体の長さに対して±5%未満である。
The
“1/2 of bit width”> “Preamble error amount”
And
W / 2> M × W × P
That is,
P <0.5 / M
It can be expressed by the following formula. For example, if the number of bits M of the preamble is M = 10, P <0.05, and the allowable range of the preamble error is less than ± 5% with respect to the entire length of the preamble.
なお上述のプリアンブル誤差は、各ビットに生じるビット誤差を考慮していない。以下に、ビット誤差を考慮したプリアンブル誤差の許容範囲について説明する。図8は、ビット誤差を考慮したプリアンブル誤差の許容範囲を説明するための模式図である。ビット誤差は1パルス中のビット幅が増減するものであるため、プリアンブル誤差に対して最も影響が大きいビット誤差は、プリアンブルの最終ビット(10ビット目)に発生するビット誤差である。よって、プリアンブルの最終ビットに最大のビット誤差が発生した場合を考慮すると、プリアンブル誤差の許容範囲は、
「ビット幅の1/2」>「プリアンブル誤差量」+「最大ビット誤差」
であり、最大ビット誤差は25%であるため、
W/2>M×W×P+0.25×W
即ち、
P<0.25/M …(式1)
の式で表すことができる。例えばプリアンブルのビット数M=10とすれば、P<0.025であり、プリアンブル誤差の許容範囲はプリアンブル全体の長さに対して±2.5%未満である。
Note that the above-described preamble error does not take into account a bit error occurring in each bit. Hereinafter, the allowable range of the preamble error in consideration of the bit error will be described. FIG. 8 is a schematic diagram for explaining an allowable range of a preamble error in consideration of a bit error. Since the bit error is such that the bit width in one pulse increases or decreases, the bit error having the greatest influence on the preamble error is a bit error generated in the last bit (10th bit) of the preamble. Therefore, considering the maximum bit error in the last bit of the preamble, the allowable range of preamble error is
“1/2 of bit width”> “preamble error amount” + “maximum bit error”
And the maximum bit error is 25%,
W / 2> M × W × P + 0.25 × W
That is,
P <0.25 / M (Formula 1)
It can be expressed by the following formula. For example, if the number of bits M of the preamble is M = 10, P <0.025, and the allowable range of the preamble error is less than ± 2.5% with respect to the entire length of the preamble.
以上の構成の通信システムにおいては、CPU11が第1サンプリング部21及び第2サンプリング部22を備え、第1サンプリング部21及び第2サンプリング部22が、プリアンブルの各ビットのビット幅Wと同じサンプリング周期で、且つ、ビット幅Wの1/2の時間ずらしたタイミングで、入力ポート11aに入力されるデジタル信号のサンプリングを行う構成とすることにより、入力信号のプリアンブルの誤差が許容範囲内であれば、第1サンプリング部21又は第2サンプリング部22の少なくとも一方でプリアンブルを検出することができ、CPU11がデータの受信を開始することができる。よって、リモコン3及びUHF受信IC12にてプリアンブルに係る誤差が許容範囲内、即ちビット誤差が25%以内且つプリアンブル誤差が(式1)を満たすように、CPU11へのデータ送信を行うことにより、CPU11は確実にデータを受信して処理を行うことができる。またCPU11は、シリアル通信のために外部割込ポートを備える必要がなく、ノイズに基づく信号が入力された場合であっても他の処理が停止されることはない。
In the communication system having the above configuration, the
なお、本実施の形態においては、車輌のキーレスエントリに本発明の通信システムを適用した例を示したが、本発明の適用はこれに限るものではなく、送信装置から受信装置へシリアル通信などのデータ送信を行う際に、データ送信に先立って所定回数のハイレベル/ローレベルの繰り返しを行う構成の種々のシステム及び装置等に適用可能である。 In the present embodiment, an example in which the communication system of the present invention is applied to a keyless entry of a vehicle is shown. However, the application of the present invention is not limited to this, and serial communication or the like from a transmission device to a reception device is possible. When data transmission is performed, the present invention can be applied to various systems and apparatuses configured to repeat a high level / low level a predetermined number of times prior to data transmission.
また、CPU11は第1サンプリング部21及び第2サンプリング部22の2つのサンプリング手段を備える構成としたが、これに限るものではなく、3つ以上のサンプリング手段を備える構成としてもよい。例えばN個のサンプリング手段を備える場合、N個のサンプリング手段はプリアンブルのデータ転送レート(即ち、プリアンブルの各ビットのビット幅W)と同じ周期でサンプリングを行うと共に、各サンプリング手段を時間差がW/Nとなるようにそれぞれずらして順にサンプリングを行う構成とすればよい。この場合、詳細な説明は省略するが、ビット誤差が(N−1)/2N以下であり、且つ、プリアンブル誤差が(N−1)/2NM未満の場合に、少なくとも1つのサンプリング手段にてプリアンブルを検出することが可能である。
In addition, the
1 ECU
3 リモコン
11 CPU
12 UHF受信IC
13 UHFアンテナ
21 第1サンプリング部
22 第2サンプリング部
31 CPU
32 UHF送信部
33 UHFアンテナ
1 ECU
3
12 UHF receiver IC
13
32
Claims (5)
前記2値信号のデータ転送レートに応じたサンプリング周期で、前記2値信号の信号レベルをサンプリングする複数のサンプリング手段と、
少なくとも1つの前記サンプリング手段によるサンプリング結果に、ハイレベル/ローレベルの所定回数の繰り返しが含まれることを検出する検出手段と
を備え、
該複数のサンプリング手段は、それぞれ同じサンプリング周期でサンプリングを行うと共に、それぞれ異なるタイミングでサンプリングを行うようにしてあること
を特徴とする受信装置。 In a receiving apparatus that starts data reception processing after detecting a predetermined number of repetitions of high level / low level of a binary signal,
A plurality of sampling means for sampling the signal level of the binary signal at a sampling period corresponding to the data transfer rate of the binary signal;
Detecting means for detecting that the sampling result by at least one of the sampling means includes a predetermined number of repetitions of high level / low level, and
The plurality of sampling means perform sampling at the same sampling period, and perform sampling at different timings.
を特徴とする請求項1に記載の受信装置。 The receiving apparatus according to claim 1, wherein N sampling means are provided, and the N sampling means sequentially perform sampling at a time interval of 1 / N times the sampling period.
前記2値信号のデータ転送レートに応じたサンプリング周期で、前記2値信号の信号レベルをサンプリングする2つのサンプリング手段と、
少なくとも1つの前記サンプリング手段によるサンプリング結果に、ハイレベル/ローレベルの所定回数の繰り返しが含まれることを検出する検出手段と
を備え、
該2つのサンプリング手段は、それぞれ同じサンプリング周期でサンプリングを行うと共に、前記サンプリング周期の1/2倍の時間間隔で順にサンプリングを行うようにしてあること
を特徴とする受信装置。 In a receiving apparatus that starts data reception processing after detecting a predetermined number of repetitions of high level / low level of a binary signal,
Two sampling means for sampling the signal level of the binary signal at a sampling period corresponding to the data transfer rate of the binary signal;
Detecting means for detecting that the sampling result by at least one of the sampling means includes a predetermined number of repetitions of high level / low level, and
The receiving apparatus characterized in that the two sampling means respectively sample at the same sampling period, and sequentially perform sampling at a time interval that is ½ times the sampling period.
2値信号のハイレベル/ローレベルの所定回数の繰り返しを出力した後に、データの送信処理を開始する送信装置と
を備え、
前記送信装置は、前記2値信号の信号幅の増減が±25%以内となるように、ハイレベル/ローレベルの所定回数の繰り返しを出力するようにしてあること
を特徴とする通信システム。 A receiving device according to claim 3;
A transmission device for starting a data transmission process after outputting a predetermined number of repetitions of a high level / low level of a binary signal;
The communication system is characterized in that it outputs a predetermined number of repetitions of high level / low level so that the increase / decrease of the signal width of the binary signal is within ± 25%.
を特徴とする請求項4に記載の通信システム。
P < 0.25/M …(式1) When the number of times the high-level / low-level repetition of the binary signal is detected is M times, the transmission apparatus has a ratio P of increase / decrease with respect to the time required to repeat the high-level / low-level M times as follows: The communication system according to claim 4, wherein a repetition of a predetermined number of high / low levels is output so as to satisfy (Equation 1).
P <0.25 / M (Formula 1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009296496A JP2011139177A (en) | 2009-12-26 | 2009-12-26 | Reception device and communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009296496A JP2011139177A (en) | 2009-12-26 | 2009-12-26 | Reception device and communication system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011139177A true JP2011139177A (en) | 2011-07-14 |
Family
ID=44350184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009296496A Pending JP2011139177A (en) | 2009-12-26 | 2009-12-26 | Reception device and communication system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011139177A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005142643A (en) * | 2003-11-04 | 2005-06-02 | Seiko Epson Corp | Interface circuit and electronic equipment |
-
2009
- 2009-12-26 JP JP2009296496A patent/JP2011139177A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005142643A (en) * | 2003-11-04 | 2005-06-02 | Seiko Epson Corp | Interface circuit and electronic equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018044608A1 (en) | C-phy training pattern for adaptive equalization, adaptive edge tracking and delay calibration | |
US10313068B1 (en) | Signal monitoring and measurement for a multi-wire, multi-phase interface | |
JP2017516353A (en) | Method for transmitting additional information in-band over an inter-integrated circuit (I2C) bus | |
WO2018089673A1 (en) | C-phy half-rate clock and data recovery adaptive edge tracking | |
US10333690B1 (en) | Calibration pattern and duty-cycle distortion correction for clock data recovery in a multi-wire, multi-phase interface | |
US8948209B2 (en) | Transmission over an 12C bus | |
US8074004B2 (en) | Electronic device for contention detection of bidirectional bus and related method | |
CN107452309B (en) | Decoding circuit of self-adaptive data frequency | |
US20010053188A1 (en) | Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus | |
US10462268B2 (en) | Data transmitting/receiving apparatus and data transmitting/receiving method | |
US11553421B2 (en) | Wireless communication system, first wireless apparatus, second wireless apparatus and wireless communication method | |
JP2011139177A (en) | Reception device and communication system | |
US11695490B2 (en) | Robust link synchronization in ethernet networks | |
US7974412B2 (en) | Communication system, transmission device, reception device, and communication scheme | |
JP2004266335A (en) | Start-stop synchronization-type serial communication circuit and semiconductor integrated circuit having the same circuit | |
JP3486186B1 (en) | Received data playback device | |
WO2021236330A1 (en) | Unit interval jitter improvement in a c-phy interface | |
US7245667B2 (en) | Method of transmitting data | |
JP4190399B2 (en) | Channel clear access signal generation circuit and electronic apparatus | |
JP4586492B2 (en) | One-wire data communication method and one-wire data transmitter / receiver using this communication method | |
JP5418035B2 (en) | Serial signal receiving apparatus, serial signal receiving method, serial transmission system, and image forming apparatus | |
JP7120156B2 (en) | Communication device | |
JP2024130680A (en) | Communication Equipment | |
JP6548189B2 (en) | Wireless communication system | |
JP2010213204A (en) | Data transmitting/receiving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140318 |