JP2011138847A - Wiring board - Google Patents
Wiring board Download PDFInfo
- Publication number
- JP2011138847A JP2011138847A JP2009296546A JP2009296546A JP2011138847A JP 2011138847 A JP2011138847 A JP 2011138847A JP 2009296546 A JP2009296546 A JP 2009296546A JP 2009296546 A JP2009296546 A JP 2009296546A JP 2011138847 A JP2011138847 A JP 2011138847A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- insulating substrate
- wiring board
- conductor pattern
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、絶縁基板の表面または内部にインダクタを構成する導体パターンが形成された配線基板に関するものである。 The present invention relates to a wiring substrate in which a conductor pattern constituting an inductor is formed on the surface or inside of an insulating substrate.
従来、図2(a),(b)に示すように、高周波用の配線基板として、複数層の絶縁層を積層して成る絶縁基板11の内部に受動素子としてのインダクタ12を内蔵したものが知られている。インダクタ12としては、細長い帯状の導体パターンを絶縁基板11の絶縁層間に平面視で渦巻き状に巻回したコイルパターンのインダクタ12Aや、細い帯状の導体パターンを絶縁基板11の絶縁層間に平面視でジグザグ状に配置したミアンダパターンのインダクタ12Bが用いられている。
Conventionally, as shown in FIGS. 2 (a) and 2 (b), a high-frequency wiring board in which an
ところが、インダクタ12を構成するコイルパターンやミアンダパターンは、大きなインダクタンスを得ようとすると、絶縁基板11の内部に平面視で大きな面積を占有してしまう。したがって、配線基板の小型化の妨げとなる。また、インダクタ12を構成するコイルパターンやミアンダパターンは、パターン同士が幾重にも近接して配置されているため、自己の近接するパターン同士の間に余分な容量成分が多く形成されてしまう。インダクタ12を構成するパターン同士の間に余分な容量成分が多く形成されると、インダクタ12の自己共振周波数が低下してしまう。インダクタ12の自己共振周波数が低下すると、インダクタ12がインダクタ素子として機能する周波数帯域も低下する。これは、インダクタ12の自己共振周波数を超える周波数帯域においては、インダクタ12がインダクタ素子としてではなく容量素子として機能してしまう性質によるものである。その結果、配線基板上に搭載される高周波能動素子を正常に作動させることができなくなってしまう。したがって、インダクタが内蔵された配線基板を高周波の周波数帯域で使用可能とするためには、インダクタの自己共振周波数を高いものとする必要がある。
However, the coil pattern and the meander pattern constituting the
本発明の課題は、絶縁基板の表面または内部に細長い帯状の導体パターンから成るインダクタが形成されて成る配線基板において、インダクタを形成する導体パターンが絶縁基板の表面または内部で大きな面積を占めることがなく配線基板の小型化を実現できるとともに、インダクタにおける自己のパターン同士の間に形成される容量成分が小さく、それによりインダクタの自己共振周波数を高いものとして、搭載する能動素子を高い周波数帯域まで正常に作動させることが可能な配線基板を提供することにある。 An object of the present invention is that, in a wiring board in which an inductor composed of a strip-like conductor pattern is formed on the surface or inside of an insulating substrate, the conductor pattern forming the inductor occupies a large area on the surface or inside of the insulating substrate. The size of the wiring board can be reduced, and the capacitance component formed between the self-patterns in the inductor is small, so that the self-resonance frequency of the inductor is high, and the mounted active elements are normal up to a high frequency band. An object of the present invention is to provide a wiring board that can be operated in a simple manner.
本発明の配線基板は、複数の絶縁層が積層されて成る絶縁基板の表面および内部に複数の配線導体が形成されているとともに、前記絶縁基板の表面または内部に前記配線導体の一部に接続された細長い帯状の導体パターンから成るインダクタを形成して成る配線基板において、前記導体パターンは、前記絶縁基板の外周部を前記配線導体と上下に重ならないようにして一周以下の巻き数で巻回しているとともに、該導体パターンと異なる層において前記配線導体の一部に接続されていることを特徴とするものである。 In the wiring board of the present invention, a plurality of wiring conductors are formed on the surface and inside of an insulating board formed by laminating a plurality of insulating layers, and connected to a part of the wiring conductor on or inside the insulating board. In the wiring board formed by forming an inductor composed of the elongated strip-shaped conductor pattern, the conductor pattern is wound with a number of turns of one turn or less so that the outer peripheral portion of the insulating substrate does not overlap the wiring conductor vertically. In addition, it is connected to a part of the wiring conductor in a layer different from the conductor pattern.
本発明の配線基板によれば、インダクタは、絶縁基板の外周部を一周以下の巻き数で巻回するように設けられた細長い帯状の導体パターンから成ることから、インダクタを構成する導体パターンが絶縁基板の表面または内部で大きな面積を占有することがないとともに、巻回するパターンの内側に磁束が通るための空間を広く確保することができるので、その分、大きなインダクタンスを得ることができる。また、インダクタを構成する導体パターンは絶縁基板の外周部を配線導体と上下に重ならないようにして一周以下の巻き数で巻回しているとともに、該導体パターンと異なる層において前記配線導体の一部に接続されていることから、自己のパターン同士の間に形成される余分な容量成分および自己のパターンとこれに接続される配線導体との間の容量成分が小さいものとなるので、インダクタの自己共振周波数を高くすることができる。したがって、本発明の配線基板によれば、搭載する能動素子を高い周波数帯域まで正常に作動させることが可能な小型の配線基板を提供することができる。 According to the wiring board of the present invention, the inductor is composed of an elongated strip-like conductor pattern provided so that the outer peripheral portion of the insulating substrate is wound with a number of turns of one turn or less. Therefore, the conductor pattern constituting the inductor is insulated. It does not occupy a large area on the surface or inside of the substrate, and it is possible to secure a wide space for the magnetic flux to pass inside the wound pattern, so that a large inductance can be obtained accordingly. In addition, the conductor pattern constituting the inductor is wound with a number of windings of one turn or less so that the outer peripheral portion of the insulating substrate does not overlap with the wiring conductor, and a part of the wiring conductor in a layer different from the conductor pattern. Therefore, an extra capacitance component formed between the self patterns and a capacitance component between the self pattern and the wiring conductor connected to the self pattern are small. The resonance frequency can be increased. Therefore, according to the wiring board of the present invention, it is possible to provide a small-sized wiring board capable of normally operating the mounted active element up to a high frequency band.
次に、本発明の配線基板における実施形態の一例を図1(a),(b)を基に説明する。本例の配線基板は、上面中央部に半導体素子を搭載するための搭載部1aを有する絶縁基板1と、絶縁基板1の搭載部1aから絶縁基板1の内部を介して絶縁基板1の下面に導出する配線導体2と、絶縁基板1の外周部における絶縁層間に形成されたインダクタ3とを有している。
Next, an example of an embodiment of the wiring board according to the present invention will be described with reference to FIGS. The wiring board of this example includes an
絶縁基板1は、アルミナや窒化アルミニウム、ムライト、ガラスセラミックス等のセラミックス材料や、エポキシ樹脂やビスマレイミドトリアジン樹脂、アリル変性ポリフェニレンエーテル樹脂等の熱硬化性樹脂を含有する樹脂材料から成る厚みが10〜1000μmの絶縁層を数〜数十層積層させて成り、上面側の搭載部1a上に半導体素子が搭載されるとともに、下面を外部電気回路基板の実装面に対向させるようにして外部電気回路基板上に実装される。なお、絶縁基板1の大きさは、一辺が数〜数十mmで厚みが数百〜数千μm程度である。
The
配線導体2は、絶縁基板1上に搭載される半導体素子を外部電気回路基板に電気的に接続するための導電路であり、絶縁基板1の搭載部1aに導出した部分に半導体素子の電極端子が電気的に接続される半導体素子接続パッド2aが形成されているとともに絶縁基板1の下面に導出した部分に外部電気回路基板の配線導体に電気的に接続される外部接続パッド2bが形成されている。このような配線導体2は、絶縁基板1がセラミックス材料から成る場合であれば、タングステンやモリブデン、銅等の金属粉末焼結体から成り、絶縁基板1が樹脂材料から成る場合であれば、銅箔や銅めっき層から成る。配線導体2の厚みは、数〜数十μmである。なお、図1(a)においては、配線導体2の一部のみを模式的に示している。
The
インダクタ3は、図1(b)に示すように、絶縁基板1の外周部を一周以下の巻き数で巻回するように細長い帯状の導体パターンで形成されており、その両端が配線導体2の一部に電気的に接続されている。インダクタ3は、配線導体2と同様の厚みの同様の材料から成り、このようなインダクタ3を設けることにより、配線基板内にフィルタやインピーダンスマッチング回路、DC−DCコンバータ等を形成することができる。なお、図1(b)においては、インダクタ3のみを模式的に示しており、インダクタ3により囲まれた絶縁基板1の中央部には配線導体2が必要なパターンに形成されている。
As shown in FIG. 1B, the
本発明においては、インダクタ3の導体パターンが絶縁基板1の外周部を配線導体2と上下に重ならないようにして一周以下の巻き数で巻回するように設けられているとともに、インダクタ3の導体パターンと異なる層においてインダクタ3の導体パターンと配線導体2とが接続されており、そのことが重要である。このように、インダクタ3の細長い帯状の導体パターンが絶縁基板1の外周部を巻回するように設けられていることから、インダクタ3が絶縁基板1の内部で大きな面積を占有することがなく、その分、小型の配線基板とすることができる。また、巻回するパターンの内側に磁束が通るための空間を広く確保することができるので、その分、大きなインダクタンスを得ることができる。さらに、インダクタ3を構成する導体パターンは絶縁基板1の外周部を配線導体2と上下に重ならないようにして一周以下の巻き数で巻回しているとともに、インダクタ3の導体パターンと異なる層において配線導体2の一部に接続されていることから、自己の導体パターン同士の間に形成される余分な容量成分および自己の導体パターンとこれに接続される配線導体2との間の容量成分が小さいものとなるので、インダクタ3の自己共振周波数を高くすることができる。インダクタ3の自己共振周波数が高ければ、その分、高い周波数までインダクタとして機能させることができる。したがって、本発明の配線基板によれば、搭載する能動素子を高い周波数帯域まで正常に作動させることが可能な小型の配線基板を提供することができる。
In the present invention, the conductor pattern of the
ちなみに、本発明者が、本発明に対応する解析モデルとして、大きさ2mm×6mm、厚み81μm、比誘電率3.38の絶縁基板中に幅25μm、厚み15μm、長さ13.3mmの細長い帯状の導体パターンを絶縁基板の外周からの距離が250μmとなるように絶縁基板の外周部を一周だけ巻回するパターンで設けた場合をモデル化した解析モデルと、この解析モデルの場合と同じ絶縁基板中に同じ幅、厚み、長さの細長い帯状の導体パターンをパターン同士の間隔が25μmとなるように四角の渦巻き状に4回巻いたコイル状のパターンで設けた場合をモデル化した従来技術に対応する解析モデルとを用いて電磁界シミュレーターによりシミュレーションした結果によると、0.1〜2GHzの周波数帯域において、本発明に対応する解析モデルの方が約2nH高いインダクタンスを得ることができるとともに、自己共振周波数も約1.2GHz高いものとなった。 By the way, as an analysis model corresponding to the present invention, the inventor of the present invention has an elongated strip shape having a width of 25 μm, a thickness of 15 μm, and a length of 13.3 mm in an insulating substrate having a size of 2 mm × 6 mm, a thickness of 81 μm, and a relative dielectric constant of 3.38. An analysis model modeling the case where the conductor pattern is provided in a pattern in which the outer periphery of the insulating substrate is wound only once so that the distance from the outer periphery of the insulating substrate is 250 μm, and the same insulating substrate as in this analysis model A conventional technique that models a case where a strip-shaped conductor pattern having the same width, thickness and length is provided as a coiled pattern wound four times in a square spiral shape so that the distance between the patterns is 25 μm. According to the simulation result by the electromagnetic simulator using the corresponding analysis model, the solution corresponding to the present invention is used in the frequency band of 0.1 to 2 GHz. It is possible to better model get about 2nH high inductance, self-resonance frequency also become a approximately 1.2GHz high.
ところで、インダクタ3を形成する導体パターンが絶縁基板1の外周から500μmより外側の範囲を巻回するように形成されている場合、絶縁基板1の外周縁における絶縁層間から浸入する水分によりインダクタ3に腐食が発生する危険性が高くなり、絶縁基板1の外周から1000μmを超える内側を巻回するように形成されている場合、インダクタ3よりも外周側の絶縁基板1に無駄な領域が広く形成されるため、配線基板の小型化が困難となる。したがって、インダクタ3を形成する導体パターンは、絶縁基板1の外周から500〜1000μmの範囲を巻回するように設けることが好ましい。また、インダクタ3を形成する細い帯状の導体パターンは、その幅が10μm未満であると、導体パターンに断線が発生する危険性が高くなり、100μmを超えると、高いインダクタンスを得ることが困難となる。したがって、インダクタ3を形成する細長い帯状の導体パターンは、その幅が10〜100μmの範囲であることが好ましい。さらに、インダクタ3を形成する細い帯状の導体パターンは、その長さが1mm未満では、十分なインダクタンスを得ることが困難となり、50mmを超えると自己共振周波数が低いものとなる。したがって、インダクタ3を形成する細長い帯状の導体パターンは、その長さが1〜50mmの範囲であることが好ましい。
By the way, when the conductor pattern forming the
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であることは言うまでもない。例えば上述の実施形態の一例では、インダクタ3を形成する細長い帯状の導体パターンは絶縁基板1の内部に形成されていたが、インダクタ3を形成する帯状の導体パターンは絶縁基板1の表面に形成されていてもよい。
The present invention is not limited to an example of the above-described embodiment, and it goes without saying that various modifications can be made without departing from the gist of the present invention. For example, in the above-described embodiment, the elongated strip-shaped conductor pattern that forms the
1 絶縁基板
2 配線導体
3 インダクタ
1 Insulating
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009296546A JP5455216B2 (en) | 2009-12-27 | 2009-12-27 | Wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009296546A JP5455216B2 (en) | 2009-12-27 | 2009-12-27 | Wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011138847A true JP2011138847A (en) | 2011-07-14 |
JP5455216B2 JP5455216B2 (en) | 2014-03-26 |
Family
ID=44350012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009296546A Active JP5455216B2 (en) | 2009-12-27 | 2009-12-27 | Wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5455216B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5344260U (en) * | 1976-09-20 | 1978-04-15 | ||
JPS56141411U (en) * | 1980-03-25 | 1981-10-26 | ||
JPH01297881A (en) * | 1988-05-26 | 1989-11-30 | Seiko Keiyo Kogyo Kk | Printed coil |
JPH05258973A (en) * | 1992-03-10 | 1993-10-08 | Mitsubishi Electric Corp | Thin film inductor element and manufacture thereof |
JP2002299986A (en) * | 2001-03-30 | 2002-10-11 | Alps Electric Co Ltd | Electronic circuit unit |
-
2009
- 2009-12-27 JP JP2009296546A patent/JP5455216B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5344260U (en) * | 1976-09-20 | 1978-04-15 | ||
JPS56141411U (en) * | 1980-03-25 | 1981-10-26 | ||
JPH01297881A (en) * | 1988-05-26 | 1989-11-30 | Seiko Keiyo Kogyo Kk | Printed coil |
JPH05258973A (en) * | 1992-03-10 | 1993-10-08 | Mitsubishi Electric Corp | Thin film inductor element and manufacture thereof |
JP2002299986A (en) * | 2001-03-30 | 2002-10-11 | Alps Electric Co Ltd | Electronic circuit unit |
Also Published As
Publication number | Publication date |
---|---|
JP5455216B2 (en) | 2014-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102025708B1 (en) | Chip electronic component and board having the same mounted thereon | |
US10014102B2 (en) | Inductor and manufacturing method thereof | |
US9490062B2 (en) | Chip electronic component | |
US8231061B2 (en) | Contactless device with miniaturized antenna | |
JP4446487B2 (en) | Inductor and method of manufacturing inductor | |
US9979087B2 (en) | Coil device and antenna device | |
JP6635116B2 (en) | Multilayer substrates and electronic equipment | |
US8325002B2 (en) | Power inductor structure | |
KR101532171B1 (en) | Inductor and Manufacturing Method for the Same | |
CN108288536A (en) | Inductance element | |
KR20170032057A (en) | Multilayered electronic component | |
JP5603788B2 (en) | Coil and manufacturing method thereof | |
WO2003032389A1 (en) | Voltage conversion module | |
KR102064073B1 (en) | Inductor | |
CN107112112B (en) | Coil component | |
JP5994942B2 (en) | Flexible inductor mounting structure and electronic device | |
JP2013105756A (en) | Electronic component to be incorporated into wiring substrate and part built-in type substrate | |
US10716212B2 (en) | LC device and method of manufacturing LC device | |
JP6029814B2 (en) | Chip inductor | |
KR101565705B1 (en) | Inductor | |
JP5455216B2 (en) | Wiring board | |
JP2012138535A (en) | Stacked electronic component | |
KR20190108541A (en) | Chip electronic component and board having the same mounted thereon | |
JP6083143B2 (en) | Chip inductor built-in wiring board | |
US20200312795A1 (en) | Packaging Substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5455216 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |