JP2011134897A - Tape carrier for semiconductor device, and semiconductor device using the same - Google Patents
Tape carrier for semiconductor device, and semiconductor device using the same Download PDFInfo
- Publication number
- JP2011134897A JP2011134897A JP2009293095A JP2009293095A JP2011134897A JP 2011134897 A JP2011134897 A JP 2011134897A JP 2009293095 A JP2009293095 A JP 2009293095A JP 2009293095 A JP2009293095 A JP 2009293095A JP 2011134897 A JP2011134897 A JP 2011134897A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- tape carrier
- wiring
- semiconductor element
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は、例えば、ポリイミドテープからなる基材上に微細な配線パターンを形成してなると共に搭載すべき半導体素子を位置させるためのデバイスホールを有しない構造の一般にCOF(Chip On Film)用テープキャリアと呼ばれる半導体装置用テープキャリア、及び、それを用いた半導体装置に関するものである。 The present invention is generally a COF (Chip On Film) tape having a structure in which a fine wiring pattern is formed on a base material made of a polyimide tape and a device hole for positioning a semiconductor element to be mounted is not provided. The present invention relates to a tape carrier for a semiconductor device called a carrier and a semiconductor device using the same.
一般に、半導体素子を搭載するために用いられる半導体装置用テープキャリアの配線パターンは、半導体素子と電気的に接続される配線を含む多数の配線を備えており、このうち半導体素子と電気的に接続される配線の夫々は、その一端に半導体素子の電極端子と接続される内部接続端子を有し、他端に外部機器と接続される外部接続端子を有する。また、配線の内部接続端子に半導体素子の電極端子を接続して、半導体装置用テープキャリア上に半導体素子を搭載する方法としては、COF用テープキャリアの場合は、搭載すべき半導体素子を位置させるためのデバイスホールを有しないことから、通常、フェイスダウン方式により配線の内部接続端子に半導体素子の電極端子を一括接続して搭載する方法が採用される。さらに、配線の内部接続端子に半導体素子の電極端子を一括接続する方法としては、一般に、配線の内部接続端子に半導体素子の電極端子を位置合わせした後、配線を裏打ちしてなる基材と半導体素子との両側もしくは基材の片側から両者を加熱及び加圧して一括接続する方法が採用される。 Generally, the wiring pattern of a tape carrier for a semiconductor device used for mounting a semiconductor element includes a number of wirings including wirings that are electrically connected to the semiconductor elements. Each of the wirings has an internal connection terminal connected to the electrode terminal of the semiconductor element at one end and an external connection terminal connected to an external device at the other end. Further, as a method of mounting the semiconductor element on the tape carrier for semiconductor devices by connecting the electrode terminal of the semiconductor element to the internal connection terminal of the wiring, in the case of the tape carrier for COF, the semiconductor element to be mounted is positioned. Since there is no device hole for this purpose, a method is generally adopted in which the electrode terminals of the semiconductor elements are collectively connected to the internal connection terminals of the wiring by the face-down method. Further, as a method of collectively connecting the electrode terminals of the semiconductor element to the internal connection terminals of the wiring, generally, after aligning the electrode terminal of the semiconductor element with the internal connection terminal of the wiring, the substrate and the semiconductor that are backed by the wiring A method is adopted in which both elements are heated and pressed from one side of the substrate or one side of the base material and collectively connected.
一方、電子機器の小型軽量化、高機能化に伴って、半導体装置用テープキャリアの配線の密度は高くなると共にその配線は微細化されつつある。特に、液晶パネルに用いられる半導体装置用テープキャリアにおいては、多数の液晶素子を夫々駆動制御する信号数の増加に対応して配線数が増加することから、配線の密度はますます高くなると共に配線も一層微細化されつつある。この配線の微細化に伴って、配線の幅及び配線のピッチは小さくなり、配線の内部接続端子及び外部接続端子のピッチも夫々小さくなる。 On the other hand, as electronic devices become smaller and lighter and have higher functionality, the wiring density of tape carriers for semiconductor devices is increasing and the wiring is becoming finer. In particular, in tape carriers for semiconductor devices used in liquid crystal panels, the number of wires increases corresponding to the increase in the number of signals that drive and control a large number of liquid crystal elements. Are being further miniaturized. With the miniaturization of the wiring, the width of the wiring and the pitch of the wiring are reduced, and the pitch of the internal connection terminal and the external connection terminal of the wiring is also reduced.
このような中で、半導体装置用テープキャリア上に半導体素子を搭載するにあたり、上記接続方法により配線の内部接続端子に半導体素子の電極端子を加熱により一括接続すると、これは要するに配線の一端を加熱して固定するのと同じことになるから、フリーな状態にある配線の他端はその加熱の影響を受けて変位しやすく、配線の外部接続端子に位置ズレが生じるという問題がある。しかも、この位置ズレは、プラスチックからなる基材と銅等の金属からなる配線との熱膨張係数差に基づいて、配線の外部接続端子のピッチの変化を伴うものである。この結果、特に、複数の配線(群)からなる外部接続端子の累積ピッチが大きく変化することにより、液晶パネル等の外部機器を構成するガラス製の配線基板の対応する配線に外部接続端子を接続するに際し、両者を正しく位置合わせして接続することが難しくなるという問題がある。因みに、ポリイミドの熱膨張係数は10〜25ppm/K、銅の熱膨張係数は16.8ppm/K、耐熱ガラスの熱膨張係数は3.2ppm/Kである。 Under these circumstances, when mounting a semiconductor element on a tape carrier for a semiconductor device, if the electrode terminals of the semiconductor element are collectively connected to the internal connection terminals of the wiring by heating by the above connection method, this basically heats one end of the wiring. Therefore, there is a problem that the other end of the wiring in a free state is easily displaced due to the heating, and a positional deviation occurs in the external connection terminal of the wiring. Moreover, this positional deviation is accompanied by a change in the pitch of the external connection terminals of the wiring based on the difference in thermal expansion coefficient between the plastic base and the wiring made of metal such as copper. As a result, the external connection terminal is connected to the corresponding wiring of the glass wiring board that constitutes the external device such as a liquid crystal panel, especially when the cumulative pitch of the external connection terminals composed of a plurality of wirings (groups) changes greatly. In doing so, there is a problem that it is difficult to properly align and connect the two. Incidentally, the thermal expansion coefficient of polyimide is 10 to 25 ppm / K, the thermal expansion coefficient of copper is 16.8 ppm / K, and the thermal expansion coefficient of heat-resistant glass is 3.2 ppm / K.
このため、上記した外部接続端子の接続に際しては、配線の外部接続端子の累積ピッチの変化が許容範囲内に収まるように管理することが重要になっており、従来においては、半導体素子搭載時の加熱温度における基材と配線との熱膨張係数差を考慮して、予め配線のピッチのうち特に外部接続端子のピッチを補正するなどによりその管理を行っているが、簡単ではない。 For this reason, when connecting the external connection terminals described above, it is important to manage the change in the accumulated pitch of the external connection terminals of the wiring within an allowable range. In consideration of the difference in thermal expansion coefficient between the base material and the wiring at the heating temperature, the management is performed in advance by correcting the pitch of the external connection terminals among the wiring pitches in advance, but it is not easy.
これに関連し、先行技術文献である特許文献1には、例えば、図6に示されるように、配線5の外部接続端子7a、7bの累積ピッチの変化を抑えて外部機器(図示せず)との接続性を向上させるために、配線パターン3を形成した基材2の裏面に、配線パターン3とは独立した金属パターンMを設けて構成される半導体装置用テープキャリア1が記載されている。なお、図6において、4は半導体素子、13は封止樹脂、22は配線パターン3の表面に設けられたソルダレジストである。
In relation to this, in Patent Document 1 as a prior art document, for example, as shown in FIG. 6, an external device (not shown) is suppressed by suppressing a change in the cumulative pitch of the
ここで、基材2の裏面に金属パターンMを設けて構成される半導体装置用テープキャリア1を従来技術に基づいて製造する場合は、例えば、次のような方法により製造される。
Here, when manufacturing the tape carrier 1 for semiconductor devices which provides the metal pattern M on the back surface of the
すなわち、出発材料として基材の両面に銅箔を設けた3層構造のテープ状部材を用意し、これに工程内搬送用のスプロケットホールをパンチ加工により形成した後、基材の表面の銅箔上に感光性のフォトレジストを塗布し、予め配線パターンに対応するマスクパターンを形成したフォトマスクを用いて前記フォトレジストを露光・現像し、不要な銅箔をエッチングにより除去した後、残余のフォトレジストを除去することにより、基材の表面に所定の配線パターンを形成する。次いで、基材の裏面の銅箔を同様にエッチング処理することにより、基材の裏面に所定の金属パターンを形成するという製造方法である。このようにして得られたテープ状部材については、最終製品仕様に従った位置マークを例えばパンチ加工により形成し、この位置マークに基づいて配線パターンの検査を行う。また、酸化防止のため配線の内部接続端子部及び外部接続端子部を含む配線パターンの全面に錫(Sn)めっきを施した後、絶縁保護のため配線の内部接続端子部及び外部接続端子部を除く配線パターンの表面(めっき面)にソルダレジストを塗布する。このとき、基材の裏面の金属パターンにも同様にソルダレジストを塗布することが望ましい。さらに、製品の出荷仕様に向けた加工、検査を行い、最終製品仕様の半導体装置用テープキャリアを得る。 That is, as a starting material, a tape-like member having a three-layer structure in which copper foil is provided on both surfaces of a base material is prepared, and a sprocket hole for in-process conveyance is formed on this by punching, and then the copper foil on the surface of the base material Photoresist is coated on top of it, and the photoresist is exposed and developed using a photomask in which a mask pattern corresponding to the wiring pattern is formed in advance. Unnecessary copper foil is removed by etching, and the remaining photo is removed. By removing the resist, a predetermined wiring pattern is formed on the surface of the substrate. Next, the copper foil on the back surface of the base material is similarly etched to form a predetermined metal pattern on the back surface of the base material. For the tape-like member thus obtained, a position mark according to the final product specification is formed by, for example, punching, and the wiring pattern is inspected based on this position mark. In addition, to prevent oxidation, after tin (Sn) plating is applied to the entire surface of the wiring pattern including the internal connection terminal portion and the external connection terminal portion of the wiring, the internal connection terminal portion and the external connection terminal portion of the wiring are protected for insulation protection. A solder resist is applied to the surface (plated surface) of the wiring pattern to be removed. At this time, it is desirable to similarly apply a solder resist to the metal pattern on the back surface of the substrate. Furthermore, processing and inspection for the product shipment specifications are performed, and a final product specification semiconductor device tape carrier is obtained.
特許文献1に記載の半導体装置用テープキャリアによれば、配線パターンを形成した基材の裏面に独立した金属パターンを設けることにより、配線パターンを構成する配線の外部接続端子の累積ピッチの変化を抑えて外部機器との接続性を向上させる効果をある程度期待することはできるものの、外部機器がガラス製の配線基板を備えた液晶パネル等からなる場合は、前記金属パターンはガラス製の配線基板との熱膨張係数の整合性を考慮したものではないため、半導体素子搭載時の加熱による外部接続端子の累積ピッチの変化の抑制効果は十分であるとはいえず、外部機器との接続性に問題がある。 According to the tape carrier for a semiconductor device described in Patent Document 1, by providing an independent metal pattern on the back surface of the base material on which the wiring pattern is formed, a change in the cumulative pitch of the external connection terminals of the wirings constituting the wiring pattern can be achieved. Although the effect of suppressing and improving the connectivity with external devices can be expected to some extent, when the external device is composed of a liquid crystal panel or the like equipped with a glass wiring board, the metal pattern is a glass wiring board. This does not take into account the consistency of the thermal expansion coefficient of the device, so it cannot be said that the effect of suppressing the change in the cumulative pitch of the external connection terminals due to heating when mounting a semiconductor element is sufficient, and there is a problem with the connectivity with external devices There is.
また、特許文献1に記載の半導体装置用テープキャリアによれば、基材の裏面に設けられた金属パターンは露出しており、工程内外を搬送される際に金属パターンから導電性異物が発生する恐れがある。半導体装置にとって、導電性異物等による配線間の電気的ショートは致命的な欠陥となり得るため、導電性異物の発生は問題であり、その発生を未然に防止することが望まれる。この対策として基材の裏面の金属パターンにもソルダレジストを設ける方法が考えられるが、製造工数の増加及び歩留まりの低下を招くことになり、製品コストが高くなるという問題がある。また、基材の裏面における金属パターンの存在は、基材の表面の電気信号を取り扱う配線パターンにおいて、その信号に対して不適切な挙動が起きる危険性がある。 Further, according to the tape carrier for a semiconductor device described in Patent Document 1, the metal pattern provided on the back surface of the base material is exposed, and conductive foreign matter is generated from the metal pattern when it is transported inside and outside the process. There is a fear. For a semiconductor device, an electrical short between wirings due to conductive foreign matter or the like can be a fatal defect. Therefore, the generation of conductive foreign matter is a problem, and it is desired to prevent the occurrence of the occurrence. As a countermeasure, a method of providing a solder resist on the metal pattern on the back surface of the base material can be considered. However, there is a problem that the manufacturing cost is increased and the yield is lowered, resulting in an increase in product cost. Further, the presence of the metal pattern on the back surface of the base material may cause an inappropriate behavior with respect to the signal in the wiring pattern that handles the electrical signal on the surface of the base material.
したがって、本発明の目的は、半導体素子搭載時の加熱による外部接続端子の累積ピッチの変化が小さく、外部機器との接続性を向上させることができると共に、導電性異物の発生を抑制することができ、また、電気信号を取り扱う配線パターンにおいてその信号に対して不適切な挙動が起きないようにこれを抑制することができる、半導体装置用テープキャリア及びそれを用いた半導体装置を提供することにある。 Therefore, the object of the present invention is to reduce the change in the cumulative pitch of the external connection terminals due to heating when the semiconductor element is mounted, improve the connectivity with external devices, and suppress the occurrence of conductive foreign matter. It is also possible to provide a tape carrier for a semiconductor device and a semiconductor device using the same that can suppress this so that an inappropriate behavior with respect to the signal does not occur in a wiring pattern that handles an electrical signal. is there.
上記目的を達成するために請求項1の発明は、基材上に微細な配線パターンを形成してなると共に搭載すべき半導体素子を位置させるためのデバイスホールを有しない構造の半導体装置用テープキャリアであって、前記配線パターンは、その一端に半導体素子の電極端子と接続される内部接続端子を有し、他端に外部機器と接続される外部接続端子を有する配線を備えており、前記基材の裏面に、前記外部機器を構成すると共に前記外部接続端子と接続される配線を備えた配線基板と同等の熱膨張係数を有する非導電性部材が設けられていることを特徴とする半導体装置用テープキャリアを提供する。 In order to achieve the above object, the invention according to claim 1 is a tape carrier for a semiconductor device having a structure in which a fine wiring pattern is formed on a substrate and there is no device hole for positioning a semiconductor element to be mounted. The wiring pattern includes a wiring having an internal connection terminal connected to an electrode terminal of a semiconductor element at one end and an external connection terminal connected to an external device at the other end. A non-conductive member having a thermal expansion coefficient equivalent to that of a wiring board that constitutes the external device and includes wiring connected to the external connection terminal is provided on the back surface of the material. Providing a tape carrier.
上記において、前記外部機器を構成する前記配線基板と同等の熱膨張係数を有する前記非導電性部材としては、例えば、熱膨張係数3.2ppm/Kの耐熱ガラス製部材、熱膨張係数0.5ppm/Kの石英製部材、熱膨張係数1.1ppm/Kのダイヤモンド製部材を用いることができる。 In the above, as the non-conductive member having a thermal expansion coefficient equivalent to that of the wiring board constituting the external device, for example, a heat-resistant glass member having a thermal expansion coefficient of 3.2 ppm / K, a thermal expansion coefficient of 0.5 ppm A quartz member having a thermal expansion coefficient of 1.1 ppm / K can be used.
この半導体装置用テープキャリアによれば、上記構成の採用により、特に、前記基材の裏面に、前記外部機器を構成すると共に前記外部接続端子と接続される配線を備えた配線基板と同等の熱膨張係数を有する非導電性部材が設けられていることにより、半導体素子搭載時の加熱による外部接続端子の累積ピッチの変化が小さく、しかもその変化を、外部機器との接続時の許容範囲内に容易に収めることができるため、外部機器との接続性を向上させることができると共に、従来のように金属パターンが設けられたものではないため、導電性異物の発生を抑制することができ、また、電気信号を取り扱う配線パターンにおいてその信号に対して不適切な挙動が起きないようにこれを抑制することができる。 According to this tape carrier for a semiconductor device, by adopting the above-described configuration, in particular, heat equivalent to that of a wiring board provided with wiring that configures the external device and is connected to the external connection terminal on the back surface of the base material. By providing a non-conductive member having an expansion coefficient, the change in the cumulative pitch of the external connection terminals due to heating when the semiconductor element is mounted is small, and the change is within the allowable range when connecting to an external device. Since it can be easily stored, the connectivity with external devices can be improved, and since metal patterns are not provided as in the prior art, the generation of conductive foreign matter can be suppressed, and This can be suppressed so that an inappropriate behavior does not occur in the wiring pattern that handles the electric signal.
請求項2の発明は、前記非導電性部材が、前記内部接続端子の接合領域を除く領域に対応する前記基材の裏面に設けられていることを特徴とする請求項1に記載の半導体装置用テープキャリアを提供する。 According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the non-conductive member is provided on a back surface of the base material corresponding to a region excluding a bonding region of the internal connection terminals. Providing a tape carrier.
この半導体装置用テープキャリアによれば、上記効果に加えて、上記構成の採用により、つまり半導体素子接合領域に対応する基材の裏面には非導電性部材が設けられていないことにより、半導体素子接合時の加熱及び加圧力が非導電性部材により低減されることがないため、半導体素子の接合をこれまで通り行うことができる。 According to this tape carrier for a semiconductor device, in addition to the above-described effects, the semiconductor element can be obtained by adopting the above-described structure, that is, the non-conductive member is not provided on the back surface of the base material corresponding to the semiconductor element bonding region Since the heating and the applied pressure during bonding are not reduced by the non-conductive member, the semiconductor elements can be bonded as before.
請求項3の発明は、前記非導電性部材が、前記外部接続端子の接合領域に対応する前記基材の裏面に設けられていることを特徴とする請求項1又は2に記載の半導体装置用テープキャリアを提供する。
The invention according to
この半導体装置用テープキャリアによれば、上記効果に加えて、上記構成の採用により、つまり外部機器との接続性を向上させる上で効果的な範囲に非導電性部材が設けられていることにより、非導電性部材の使用範囲を小さく限定することができ経済的であると共に、ガラスなど非導電性部材の材質や形状によっては半導体装置用テープキャリアの巻き取り性及び取り扱い性を低下させる恐れがあるがこれを軽減することができる。 According to this tape carrier for a semiconductor device, in addition to the above effects, by adopting the above configuration, that is, by providing a non-conductive member in an effective range in improving connectivity with external devices. The range of use of the non-conductive member can be limited to be small and economical, and depending on the material and shape of the non-conductive member such as glass, there is a risk of reducing the winding property and handling of the semiconductor device tape carrier. This can be mitigated.
請求項4の発明は、前記非導電性部材が、これと同等の熱膨張係数を有する接着剤を用いて前記基材の裏面に接着されていることを特徴とする請求項1乃至3の何れかに記載の半導体装置用テープキャリアを提供する。
The invention of
この半導体装置用テープキャリアによれば、上記効果に加えて、上記構成の採用により、すなわち、非導電性部材が、これと同等の熱膨張係数を有する接着剤を用いて基材の裏面に接着されていることにより、接着剤の材質によっては非導電性部材による上記効果を低下させる恐れがあるがこれを防止もしくは抑制することができる。 According to this semiconductor device tape carrier, in addition to the above-described effects, the non-conductive member is bonded to the back surface of the base material using an adhesive having a thermal expansion coefficient equivalent to that of the non-conductive member. As a result, depending on the material of the adhesive, the above-mentioned effect due to the non-conductive member may be reduced, but this can be prevented or suppressed.
請求項5の発明は、前記非導電性部材が、ガラス製部材からなることを特徴とする請求項1乃至4の何れかに記載の半導体装置用テープキャリアを提供する。 A fifth aspect of the present invention provides the tape carrier for a semiconductor device according to any one of the first to fourth aspects, wherein the nonconductive member is made of a glass member.
この半導体装置用テープキャリアによれば、上記効果に加えて、上記構成の採用により、すなわち、非導電性部材がガラス製部材からなることにより、外部機器がガラス製の配線基板を備えた液晶パネル等からなる場合において非導電性部材の熱膨張係数をガラス製配線基板の熱膨張係数と同等とすることができるため、半導体素子搭載時の加熱による外部接続端子の累積ピッチの変化を予めそのガラス製配線基板に合わせて容易に小さくすることができ、外部機器との接続性を確実に向上させることができる。 According to this tape carrier for a semiconductor device, in addition to the above effects, a liquid crystal panel in which an external device includes a glass wiring board by adopting the above configuration, that is, a non-conductive member is made of a glass member. In this case, the coefficient of thermal expansion of the non-conductive member can be made equal to the coefficient of thermal expansion of the glass wiring board. It can be easily reduced to match the wiring board made, and the connectivity with external equipment can be improved reliably.
請求項6の発明は、請求項1乃至5の何れかに記載の半導体装置用テープキャリアを用い、前記内部接続端子に、前記半導体素子の前記電極端子を接続して、半導体装置用テープキャリア上に半導体素子を搭載してなることを特徴とする半導体装置を提供する。 According to a sixth aspect of the present invention, on the tape carrier for a semiconductor device, the tape carrier for a semiconductor device according to any one of the first to fifth aspects is used, and the electrode terminal of the semiconductor element is connected to the internal connection terminal. A semiconductor device is provided in which a semiconductor element is mounted.
この半導体装置によれば、上記効果に加えて、上記構成の採用により、すなわち、上記構成の半導体装置用テープキャリアを用いることにより、半導体素子搭載時の加熱による外部接続端子の累積ピッチの変化が小さく、しかもその変化を、外部機器との接続時の許容範囲内に容易に収めることができるため、外部機器との接続性を向上させることができると共に、従来のように金属パターンが設けられたものではないため、導電性異物の発生を抑制することができ、また、電気信号を取り扱う配線パターンにおいてその信号に対して不適切な挙動が起きないようにこれを抑制することができる、電気的信頼性及び特性に優れた半導体装置を得ることができる。 According to this semiconductor device, in addition to the above-described effects, the adoption of the above configuration, that is, the use of the semiconductor device tape carrier having the above configuration can change the cumulative pitch of the external connection terminals due to heating when the semiconductor element is mounted. The change is small and can easily be accommodated within the allowable range at the time of connection with the external device, so that the connectivity with the external device can be improved and the metal pattern is provided as in the conventional case. Because it is not a thing, it is possible to suppress the generation of conductive foreign matter, and it is possible to suppress this so that inappropriate behavior does not occur with respect to the signal in the wiring pattern that handles the electric signal. A semiconductor device having excellent reliability and characteristics can be obtained.
本発明の半導体装置用テープキャリア及びそれを用いた半導体装置によれば、半導体素子搭載時の加熱による外部接続端子の累積ピッチの変化が小さく、外部機器との接続性を向上させることができると共に、導電性異物の発生を抑制することができ、また、電気信号を取り扱う配線パターンにおいてその信号に対して不適切な挙動が起きないようにこれを抑制することができる。 According to the tape carrier for a semiconductor device and the semiconductor device using the semiconductor device according to the present invention, the change in the cumulative pitch of the external connection terminals due to heating at the time of mounting the semiconductor element is small, and the connectivity with external equipment can be improved. The generation of conductive foreign matter can be suppressed, and this can be suppressed so that inappropriate behavior does not occur with respect to the signal in the wiring pattern that handles the electrical signal.
以下、図1〜5に基づいて本発明の好適な実施の形態を説明するが、本発明はこれらの実施の形態の限られるものでないことは言うまでもないことである。なお、ここでは従来技術と同一の称呼を持つ部材及び部品については、同一の符号を付して説明することとする。 Hereinafter, preferred embodiments of the present invention will be described with reference to FIGS. 1 to 5, but it goes without saying that the present invention is not limited to these embodiments. Here, members and parts having the same names as those in the prior art will be described with the same reference numerals.
前記したように、図1は、本発明の一実施の形態に係る半導体装置用テープキャリアの説明図であって、(a)は上面図、(b)は底面図である。この図1の半導体装置用テープキャリア1は、ポリイミドテープからなる基材2上に微細な配線パターン3を形成してなると共に搭載すべき半導体素子4(図3参照)を位置させるためのデバイスホールを有しない構造の一般にCOF用テープキャリアと呼ばれる半導体装置用テープキャリアである。なお、デバイスホールを有する構造の半導体装置用テープキャリアとしては、一般にTCP(Tape Carrier Package)用テープキャリアと呼ばれる半導体装置用テープキャリアがある。
As described above, FIG. 1 is an explanatory view of a tape carrier for a semiconductor device according to an embodiment of the present invention, wherein (a) is a top view and (b) is a bottom view. The semiconductor device tape carrier 1 of FIG. 1 is a device hole for forming a
前記配線パターン3は、前記半導体素子4と電気的に接続される配線5を含む多数の配線5を備えており、このうち前記半導体素子4と電気的に接続される配線5の夫々は、その一端に前記半導体素子4の電極端子と接続される内部接続端子6を有し、他端に外部機器と接続される外部接続端子7a、7bを有する。ここで、内部接続端子6及び外部接続端子7aを有する側の比較的幅の広い配線5は、電源等の電子回路を搭載したプリント基板8(図4参照)に接続される入力側の配線であり、内部接続端子6及び外部接続端子7bを有する側の比較的幅の狭い配線5は、液晶パネル9(図4参照)に接続される出力側の配線である。なお、多数の配線5の中には、半導体素子4を経由せずに、入力側の配線5がそのまま延長して出力側の配線5となるものもある。また、10は半導体装置用テープキャリア1の長手方向に沿ってその幅方向両側に設けられた搬送用のスプロケットホールである。
The
ここで、本実施の形態の半導体装置用テープキャリア1は、図1(b)に示されるように、基材2の裏面に、ガラス製の非導電性部材11が設けられる。ガラス製の非導電性部材11は、前記液晶パネル9を構成すると共に前記外部接続端子7bと接続される配線を備えた図示しないガラス製の配線基板と同等の熱膨張係数を有する。前記非導電性部材11は、さらに同図に示されるように、前記内部接続端子6の(半導体素子4との)接合領域Pを除く領域に対応する基材2の裏面のほぼ全体に設けられる。これは半導体素子接合時の加熱及び加圧力が非導電性部材11により低減されることがないようにするためである。このように基材2の裏面に非導電性部材11が設けられることにより、本実施の形態の半導体装置用テープキャリア1においては、半導体素子搭載時の加熱による前記外部接続端子7a、7bの累積ピッチの変化が小さく、しかもその変化を、液晶パネル9との接続時の許容範囲内に容易に収めることができるため、液晶パネル9との接続性を向上させることができると共に、従来のように金属パターンMが設けられたものではないため、導電性異物の発生を抑制することができ、また、電気信号を取り扱う配線パターン3においてその信号に対して不適切な挙動が起きないようにこれを抑制することができる。
Here, as shown in FIG. 1B, the tape carrier 1 for a semiconductor device of the present embodiment is provided with a
図2は、本発明の他の実施の形態に係る半導体装置用テープキャリアの説明図であって、図1(b)に相当する底面図である。この半導体装置用テープキャリア1においては、非導電性部材11、11は、外部接続端子7a、7bの接合領域Wに対応するように基材2の裏面に限定的に設けられる。この場合においても、上記同様の効果を得ることができるほか、ガラス製の非導電性部材11、11の使用範囲を小さくすることができ経済的であると共に、図1(a)の場合、ガラス製の非導電性部材11が半導体装置用テープキャリア1の巻き取り性及び取り扱い性を低下させる虞れがあるが、これを軽減することができる副次的な効果を得ることができる。なお、図2の構成に代えて、液晶パネル9と接続される外部接続端子7bの接合領域に対応する基材2の裏面にのみ非導電性部材11が設けられる(外部接続端子7aの接合領域に対応する基材2の裏面には非導電性部材11が設けられない)構成とすることも可能である。この場合においても、上記同様の効果を得ることができることは勿論である。
FIG. 2 is an explanatory view of a tape carrier for a semiconductor device according to another embodiment of the present invention, and is a bottom view corresponding to FIG. In this semiconductor device tape carrier 1, the
図3は、図2の半導体装置用テープキャリア1を用いて製造された半導体装置12の正面断面図である。また、図4は、図3の半導体装置12を液晶パネル9等の外部機器に実装した状態を示す説明図である。
FIG. 3 is a front cross-sectional view of a
図3においては、半導体装置12は、半導体装置用テープキャリア1の配線5の内部接続端子6に、半導体素子4の電極端子16を加熱および加圧により一括接続して、半導体装置用テープキャリア1上に半導体素子4を搭載した後、その接続部及びその周辺を封止樹脂13により封止することにより製造される。14は基材2の裏面に非導電性部材11を接着固定するための接着剤である。
In FIG. 3, the
また、図4においては、同図のように折り曲げて実装される半導体装置12を構成する半導体装置用テープキャリア1の入力側の配線5には、その外部接続端子7aに、電源等の電子回路を搭載したプリント基板8の対応する配線が、加熱圧接方式により接続される。出力側の配線5には、その外部接続端子7bに、液晶パネル9を構成する図示しないガラス製の配線基板の対応する配線が、異方性導電膜(ACF)15を用いた圧接方式により接続される。後者の接続性、特に接続すべき配線と配線との間の位置合わせが非導電性部材11の存在により向上することは改めて論ずるまでもないことである。なお、16は半導体素子4の電極端子である。
Further, in FIG. 4, the
さらに、図1〜4において、液晶パネル9に備えられた図示しないガラス製の配線基板と同等の熱膨張係数を有するガラス製の非導電性部材11の熱膨張係数に関しては、概ね1〜10ppm/Kであれば上記効果を有することから、その値を、この場合における同等の熱膨張係数の範囲とすることができる。
Furthermore, in FIGS. 1-4, about the thermal expansion coefficient of the
また、図1〜4において、基材2の裏面に非導電性部材11を接着固定するために用いられる接着剤14としては、非導電性部材11と同等の熱膨張係数を有する接着剤が用いられる。これについては、非導電性部材11を固定するためには接着剤が用いられることが好ましいが、しかし、接着剤の材質によっては非導電性部材11による上記効果を低下させる虞れがあり、本実施の形態においてはそのような熱膨張係数を有する接着剤14を用いることにより、その虞れを未然に防止もしくは抑制することができる。
In addition, in FIGS. 1 to 4, an adhesive having a thermal expansion coefficient equivalent to that of the
図5は、図2の半導体装置用テープキャリア1の製造方法の説明図である。すなわち、(a)出発材料としてポリイミドテープからなる基材2の片面に銅箔17を設けたテープ状部材18を用意し、これに工程内搬送用のスプロケットホール10(図示省略)をパンチ加工により形成した後、(b)基材2の表面の銅箔17上に感光性のフォトレジスト19を塗布すると共に、予め配線パターンに対応するマスクパターンを形成したフォトマスク20を用いて前記フォトレジスト19を露光し、次いで、(c)前記フォトレジスト19を現像し、(d)不要な銅箔17をエッチングにより除去した後、(e)残余のフォトレジスト19を除去することにより、基材2の表面に多数の配線5を備えた配線パターン3を形成する。さらに、(f)酸化防止のため配線5の内部接続端子部6及び外部接続端子部7a、7bを含む配線パターン3の全面に錫(Sn)めっき21を施した後、絶縁保護のため配線5の内部接続端子部6及び外部接続端子部7a、7bを除く配線パターン3の表面(めっき面)にソルダレジスト22を塗布し、最後に、(g)接着剤14を用いて、外部接続端子部7a、7bに対応する基材2の裏面にガラス製部材からなる非導電性部材11、11を夫々接着固定し、所定の半導体装置用テープキャリア1を製造する。
FIG. 5 is an explanatory diagram of a method for manufacturing the semiconductor device tape carrier 1 of FIG. That is, (a) a tape-
なお、この半導体装置用テープキャリア1については、さらに、製品の出荷仕様に向けた加工、検査を行い、最終製品仕様の半導体装置用テープキャリアを得る。また、基材2の表面に銅箔17を形成する方法としては、基材2の表面にスパッタ・めっきにより銅箔17を形成する方法以外に、別途製造された銅箔17の表面に基材2を構成する絶縁材料を塗布する方法があり、いずれも採用することができる。また、工程内搬送時の、ガラス製の非導電性部材11からの異物発生対策としては、搬送ライン上に例えば厚さ50μmのポリイミドテープからなる緩衝材を設けることにより、異物の発生を抑制することが可能である。緩衝材の材質は、非導電性部材よりも軟弱であれば、使用上特に問題はない。しかも、このケースでは、仮に異物が発生したとしても、絶縁性異物であり、導電性異物のような問題となる可能性は低い。
The semiconductor device tape carrier 1 is further processed and inspected for product shipment specifications to obtain a final product specification tape carrier for semiconductor devices. Moreover, as a method of forming the
この半導体装置用テープキャリア1の製造方法によれば、基材2の裏面に非導電性部材11を接着固定する以外は、従来の製造ラインをそのまま使用することができるため、工程数の増加を必要最低限に抑えることができる。
According to the manufacturing method of the tape carrier 1 for semiconductor devices, since the conventional manufacturing line can be used as it is except that the
図5の製造方法により、出発材料として厚さ38μmのポリイミドテープからなる基材の片面に厚さ8μmの銅箔を設けたテープ状部材を用意し、上記工程(a)〜(f)を経ることにより基材の表面に所定の配線パターンを形成した後、基材の裏面に、熱膨張係数が3.2ppm/Kのガラス製配線基板を備えた液晶パネルのそれと同等の熱膨張係数を有する非導電性部材として、熱膨張係数が3.2ppm/Kの耐熱ガラス製部材を接着固定し、半導体装置用テープキャリアを製造した。 A tape-shaped member provided with a copper foil having a thickness of 8 μm on one side of a substrate made of a polyimide tape having a thickness of 38 μm is prepared as a starting material by the manufacturing method of FIG. 5, and the above steps (a) to (f) are performed. After forming a predetermined wiring pattern on the surface of the base material, the back surface of the base material has a thermal expansion coefficient equivalent to that of a liquid crystal panel provided with a glass wiring board having a thermal expansion coefficient of 3.2 ppm / K. As a non-conductive member, a heat-resistant glass member having a thermal expansion coefficient of 3.2 ppm / K was bonded and fixed to manufacture a tape carrier for a semiconductor device.
この半導体装置用テープキャリアを用いて、半導体装置用テープキャリア上に半導体素子を搭載して半導体装置を製造し、半導体装置を液晶パネルに実装したところ、半導体素子搭載時の加熱による外部接続端子の累積ピッチの変化が小さく、しかもその変化を、液晶パネルとの接続時の許容範囲内に容易に収めることができることが分かった。したがってこれにより、予めその累積ピッチの変化を予測して配線のピッチのうち特に外部接続端子のピッチを補正するなどの調整作業が不要もしくは著しく簡単化されることになり、液晶パネルとの接続性を確実に向上させることができると共に、従来のように金属パターンが設けられたものではないため、導電性異物の発生を抑制することができ、また、電気信号を取り扱う配線パターン3においてその信号に対して不適切な挙動が起きないようにこれを抑制することができることが分かる。
Using this semiconductor device tape carrier, a semiconductor device is manufactured by mounting a semiconductor element on the semiconductor device tape carrier, and the semiconductor device is mounted on a liquid crystal panel. It has been found that the change in the accumulated pitch is small, and that the change can be easily accommodated within the allowable range when connected to the liquid crystal panel. Therefore, adjustment work such as correcting the accumulated pitch change in advance and correcting the wiring connection pitch, especially the pitch of the external connection terminal, is unnecessary or remarkably simplified. Since the metal pattern is not provided as in the prior art, the generation of conductive foreign matter can be suppressed, and the
1 半導体装置用テープキャリア
2 基材
3 配線パターン
4 半導体素子
5 配線
6 内部接続端子
7a、7b 外部接続端子
8 プリント基板
9 液晶パネル
10 スプロケットホール
11 非導電性部材
12 半導体装置
13 封止樹脂
14 接着剤
15 異方性導電膜
16 電極端子
17 銅箔
18 テープ状部材
19 感光性フォトレジスト
20 フォトマスク
21 錫めっき
22 ソルダレジスト
DESCRIPTION OF SYMBOLS 1 Tape carrier for
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009293095A JP2011134897A (en) | 2009-12-24 | 2009-12-24 | Tape carrier for semiconductor device, and semiconductor device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009293095A JP2011134897A (en) | 2009-12-24 | 2009-12-24 | Tape carrier for semiconductor device, and semiconductor device using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011134897A true JP2011134897A (en) | 2011-07-07 |
Family
ID=44347313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009293095A Pending JP2011134897A (en) | 2009-12-24 | 2009-12-24 | Tape carrier for semiconductor device, and semiconductor device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011134897A (en) |
-
2009
- 2009-12-24 JP JP2009293095A patent/JP2011134897A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1740029B1 (en) | Circuit substrate | |
KR20060069277A (en) | Flexible printed wiring board | |
US20080316724A1 (en) | Universal solder pad | |
JP2002151626A (en) | Semiconductor device and its manufacturing method, circuit board and electronic equipment | |
US20160174371A1 (en) | Method for making electronic device with cover layer with openings and related devices | |
JP2005079581A (en) | Tape substrate, semiconductor chip package using tape substrate, and lcd device using semiconductor chip package | |
JP2007103431A (en) | Wiring board and semiconductor device | |
JP2003068804A (en) | Substrate for mounting electronic part | |
JP4773864B2 (en) | Wiring board, semiconductor device using the same, and manufacturing method of wiring board | |
EP2086296B1 (en) | Printed circuit board and method of manufacturing the same | |
WO2019146252A1 (en) | Substrate bonding structure and substrate bonding method | |
JP5083300B2 (en) | Wiring substrate for semiconductor device and semiconductor device using the same | |
JP4935758B2 (en) | TAB tape manufacturing method and wiring board manufacturing method | |
JP4736762B2 (en) | BGA type semiconductor device and manufacturing method thereof | |
JP2011134897A (en) | Tape carrier for semiconductor device, and semiconductor device using the same | |
JP2009238926A (en) | Tab tape and method of manufacturing the same | |
JP4973513B2 (en) | Tape carrier for semiconductor device, method for manufacturing tape carrier for semiconductor device, and semiconductor device | |
JP2007305904A (en) | Fixing structure and fixing method of electrode terminal | |
KR101851455B1 (en) | Printed Circuit Board, method of manufacturing the same and electronic device package | |
JP2007324232A (en) | Bga-type multilayer wiring board and bga-type semiconductor package | |
JP2006269699A (en) | Semiconductor device and manufacturing method thereof | |
JP2003133714A (en) | Printed-wiring board and manufacturing method thereof | |
JP2009194058A (en) | Electric connection device | |
JP2009272382A (en) | Semiconductor device, wiring substrate, and manufacturing method thereof | |
JP2004146540A (en) | Connection type circuit substrate and manufacturing method therefor |