JP2011134009A - 情報処理装置およびその制御方法 - Google Patents
情報処理装置およびその制御方法 Download PDFInfo
- Publication number
- JP2011134009A JP2011134009A JP2009291384A JP2009291384A JP2011134009A JP 2011134009 A JP2011134009 A JP 2011134009A JP 2009291384 A JP2009291384 A JP 2009291384A JP 2009291384 A JP2009291384 A JP 2009291384A JP 2011134009 A JP2011134009 A JP 2011134009A
- Authority
- JP
- Japan
- Prior art keywords
- data
- phase shift
- sampling
- phase
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】位相が異なる複数のサンプリングクロックを生成するクロック生成手段と、複数のサンプリングクロックの各々で入力データをサンプリングする複数のデータ入力手段と、データ入力手段がサンプリングした複数のデータ値をサンプリング単位で比較するデータ比較手段と、データ比較手段による比較結果を基に、位相ずれに関する情報を集める位相ずれ集計手段と、位相ずれ集計手段が集めた位相ずれに関する情報に基づいてサンプリングクロックの位相シフトの要/不要を判定し、位相ずれをなくすようにサンプリングクロックの位相を調整する位相シフト判定手段とを備える。
【選択図】図2
Description
Claims (5)
- 位相が異なる複数のサンプリングクロックを生成するクロック生成手段と、
前記複数のサンプリングクロックの各々で入力データをサンプリングする複数のデータ入力手段と、
前記データ入力手段がサンプリングした複数のデータ値をサンプリング単位で比較するデータ比較手段と、
前記データ比較手段による比較結果を基に、位相ずれに関する情報を集める位相ずれ集計手段と、
前記位相ずれ集計手段が集めた位相ずれに関する情報に基づいて前記サンプリングクロックの位相シフトの要/不要を判定し、位相ずれをなくすように前記サンプリングクロックの位相を調整する位相シフト判定手段と
を備えることを特徴とする情報処理装置。 - 前記位相ずれに関する情報は、データブロックの単位で集計される、位相が遅れることによる位相ずれの回数および位相が進むことによる位相ずれの回数であることを特徴とする請求項1に記載の情報処理装置。
- 前記位相ずれ集計手段は、前記複数のサンプリングクロックの位相の内中心となる位相を有するサンプリングクロックでサンプリングされたデータと、前記中心となる位相に対して前または後の位相を有するサンプリングクロックの一方でサンプリングされたデータのみが異なる場合に、位相ずれとして集計することを特徴とする請求項2に記載の情報処理装置。
- 前記入力データは、SD(Secure Digital)カードから入力されるデータであって、前記SDカードに対するキャリブレーション後に、前記各手段による処理を実行することを特徴とする請求項1から請求項3のいずれか1項に記載の情報処理装置。
- メモリカードのホストコントローラを備える情報処理装置における制御方法であって、
前記ホストコントローラにおいて、
クロック生成手段が、位相が異なる複数のサンプリングクロックを生成するクロック生成ステップと、
複数のデータ入力手段が、前記複数のサンプリングクロックの各々で入力データをサンプリングするデータ入力ステップと、
データ比較手段が、前記データ入力ステップにおいてサンプリングした複数のデータ値をサンプリング単位で比較するデータ比較ステップと、
位相ずれ集計手段が、前記データ比較ステップにおける比較結果を基に、位相ずれに関する情報を集める位相ずれ集計ステップと、
位相シフト判定手段が、前記位相ずれ集計ステップにおいて集めた位相ずれに関する情報に基づいて前記サンプリングクロックの位相シフトの要/不要を判定し、位相ずれをなくすように前記サンプリングクロックの位相を調整する位相シフト判定ステップと、を実行する
ことを特徴とする情報処理装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009291384A JP5259563B2 (ja) | 2009-12-22 | 2009-12-22 | 情報処理装置およびその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009291384A JP5259563B2 (ja) | 2009-12-22 | 2009-12-22 | 情報処理装置およびその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011134009A true JP2011134009A (ja) | 2011-07-07 |
JP5259563B2 JP5259563B2 (ja) | 2013-08-07 |
Family
ID=44346695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009291384A Expired - Fee Related JP5259563B2 (ja) | 2009-12-22 | 2009-12-22 | 情報処理装置およびその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5259563B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015118571A (ja) * | 2013-12-18 | 2015-06-25 | キヤノン株式会社 | 記録再生装置、記録再生装置の制御方法及びコンピュータプログラム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003333021A (ja) * | 2002-05-17 | 2003-11-21 | Nec Electronics Corp | クロックアンドデータリカバリ回路とそのクロック制御方法 |
JP2008090556A (ja) * | 2006-09-29 | 2008-04-17 | Toshiba Corp | メモリカード及びホスト機器 |
-
2009
- 2009-12-22 JP JP2009291384A patent/JP5259563B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003333021A (ja) * | 2002-05-17 | 2003-11-21 | Nec Electronics Corp | クロックアンドデータリカバリ回路とそのクロック制御方法 |
JP2008090556A (ja) * | 2006-09-29 | 2008-04-17 | Toshiba Corp | メモリカード及びホスト機器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015118571A (ja) * | 2013-12-18 | 2015-06-25 | キヤノン株式会社 | 記録再生装置、記録再生装置の制御方法及びコンピュータプログラム |
US9363465B2 (en) | 2013-12-18 | 2016-06-07 | Canon Kabushiki Kaisha | Data processing apparatus and data processing method |
Also Published As
Publication number | Publication date |
---|---|
JP5259563B2 (ja) | 2013-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2852898B1 (en) | Method and apparatus for memory access delay training | |
US7555590B2 (en) | Fast buffer pointer across clock domains | |
CN109104204A (zh) | 用于混合定时恢复的装置、系统和方法 | |
US7809972B2 (en) | Data processing apparatus and method for translating a signal between a first clock domain and a second clock domain | |
US11386025B2 (en) | Daisy chain complex commands | |
US9742603B1 (en) | Link training to recover asynchronous clock timing margin loss in parallel input/output interfaces | |
US20100257288A1 (en) | Dma controller | |
JP5330340B2 (ja) | サンプリング位相を補正するホストコントローラ及び方法 | |
US20210018969A1 (en) | Reset Circuitry And Method To Reset A Peripheral Slave Device Having Multiple Clock Domains | |
US9710012B2 (en) | Timing optimized implementation of algorithm to reduce switching rate on high throughput wide buses | |
EP1396786A1 (en) | Bridge circuit for use in retiming in a semiconductor integrated circuit | |
JP2003228549A (ja) | バスブリッジ回路のアクセス制御方法及び装置 | |
JP5259563B2 (ja) | 情報処理装置およびその制御方法 | |
WO2018214856A1 (zh) | 一种数据处理的方法和设备 | |
US7444448B2 (en) | Data bus mechanism for dynamic source synchronized sampling adjust | |
KR100938338B1 (ko) | 반도체 장치 및 버퍼 제어 회로 | |
US10423743B2 (en) | Context-dependent useful skew estimation for optimization, placement, and clock tree synthesis | |
JP5204084B2 (ja) | 情報処理装置およびその制御方法 | |
JP5404294B2 (ja) | データ演算装置の制御回路及びデータ演算装置 | |
US9209792B1 (en) | Clock selection system and method | |
JP6274774B2 (ja) | メモリインターフェース装置及びその制御方法 | |
JP2012014456A (ja) | ホストコントローラ、情報処理装置、およびサンプリング方法 | |
JP2006285724A (ja) | 情報処理装置および情報処理方法 | |
JP2002051034A (ja) | シリアル通信装置及びこれを用いた信号処理装置 | |
US20240004806A1 (en) | Advanced initialization bus (aib) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130424 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5259563 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |