JP2011130395A - Signal combination and distribution circuit, power amplifier and method of manufacturing signal combination and distribution circuit - Google Patents
Signal combination and distribution circuit, power amplifier and method of manufacturing signal combination and distribution circuit Download PDFInfo
- Publication number
- JP2011130395A JP2011130395A JP2009289839A JP2009289839A JP2011130395A JP 2011130395 A JP2011130395 A JP 2011130395A JP 2009289839 A JP2009289839 A JP 2009289839A JP 2009289839 A JP2009289839 A JP 2009289839A JP 2011130395 A JP2011130395 A JP 2011130395A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- circuit
- branch
- signal
- branch circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
Description
本発明は、信号合成分配回路、電力増幅器および信号合成分配回路の製造方法に関する。 The present invention relates to a signal synthesis / distribution circuit, a power amplifier, and a method for manufacturing the signal synthesis / distribution circuit.
電力増幅器では、その出力の向上のために、例えば、電界効果トランジスタ(FET)を並列に配置して電力を合成する。この電力合成には、枝回路が配線された整合回路を用いる。この整合回路により、各FETから発生する電力を合成する。前記整合回路は、例えば、半導体基板またはアルミナ等の外部回路基板等から構成される。各FETから出力される電力の位相が揃っており、かつ、各FETに電気的に接続された枝回路から合成点までの位相差が全て等しければ、前記合成点における前記電力の位相が全て揃うため、理想的な電力合成が可能となる。 In order to improve the output of the power amplifier, for example, field effect transistors (FETs) are arranged in parallel to synthesize power. This power combining uses a matching circuit in which branch circuits are wired. This matching circuit synthesizes the power generated from each FET. The matching circuit is composed of, for example, a semiconductor substrate or an external circuit substrate such as alumina. If the phase of the power output from each FET is the same and all the phase differences from the branch circuit electrically connected to each FET to the synthesis point are equal, the phases of the power at the synthesis point are all the same. Therefore, ideal power combining is possible.
FETが2個の場合には、各FETから合成点までの物理的距離を全て等しくすることができる。したがって、2本の枝回路を、合成点からFET方向に向けて引いた直線に対して対称に配置することで、各枝回路から合成点までの位相を揃えることができる。しかしながら、FETが3個以上、すなわち3本以上の枝回路を必要とする場合や、2本の枝回路を対称に配置できない場合には、各FETから合成点までの物理的距離を全て等しくすることができない。このような場合には、例えば、前記合成点までの物理的距離が短いFETに配線する枝回路を急峻に曲げたり、曲げ回数を増やしたりして各枝回路の線路長を揃える。これにより、枝回路から合成点までの位相を揃えることができる。 If there are two FETs, the physical distances from each FET to the synthesis point can all be made equal. Therefore, by arranging the two branch circuits symmetrically with respect to the straight line drawn from the synthesis point toward the FET, the phase from each branch circuit to the synthesis point can be made uniform. However, when the number of FETs is three or more, that is, when three or more branch circuits are required, or when the two branch circuits cannot be arranged symmetrically, the physical distances from each FET to the synthesis point are all equal. I can't. In such a case, for example, the branch circuit wired to the FET having a short physical distance to the synthesis point is sharply bent or the number of times of bending is increased to make the line length of each branch circuit uniform. Thereby, the phases from the branch circuit to the synthesis point can be made uniform.
また、線路長の異なる枝回路の位相を揃える方法の一例として、線路長の短い枝回路を高誘電率基板上に、線路長の長い枝回路を低誘電率基板上に設置する方法が提案されている(特許文献1参照)。図10に、この方法を用いたマイクロストリップ伝送線路基板の一例を模式的に示す。図10は、前記基板の信号伝搬方向に対して垂直方向に見た断面図である。図示のとおり、このマイクロストリップ伝送線路基板100では、基板導体106上に、高誘電率誘電体基板101aおよび低誘電率誘電体基板101bが、隣接して配置されている。高誘電率誘電体基板101a上には、線路長の短い枝回路を構成する信号伝搬導体102aが設置されている。低誘電率誘電体基板101b上には、線路長が長い枝回路を構成する信号伝搬導体102bが設置されている。高誘電率誘電体基板101aは、低誘電率誘電体基板101bよりも誘電率が高いため、信号伝搬導体102aの単位線路長に対する位相変化を、信号伝搬導体102bよりも大きくできる。
In addition, as an example of a method for aligning the phases of branch circuits having different line lengths, a method of installing a branch circuit having a short line length on a high dielectric constant substrate and a branch circuit having a long line length on a low dielectric constant substrate has been proposed. (See Patent Document 1). FIG. 10 schematically shows an example of a microstrip transmission line substrate using this method. FIG. 10 is a cross-sectional view of the substrate viewed in a direction perpendicular to the signal propagation direction. As shown in the figure, in this microstrip
また、線路長の異なる枝回路の位相を揃える方法の別の例として、基板の一部に誘電率の異なる材料を埋め込む方法が提案されている(特許文献2参照)。図11に、この方法を用いた整合回路の一例を模式的に示す。図11は、前記整合回路を、信号伝搬方向(矢印の方向)に対して平行方向に見た断面図である。図示のとおり、この整合回路110では、信号伝搬導体112が設置された基板111aの一部に、基板111aよりも比誘電率が大きいか、または基板111aよりも比誘電率が小さい誘電体111bが埋め込まれている。誘電体111bが存在する部分では、存在しない部分と単位線路長に対する位相変化が異なる。このため、この方法では、線路長の異なる枝回路間の位相を揃えることができる。
As another example of a method of aligning the phases of branch circuits having different line lengths, a method of embedding materials having different dielectric constants in a part of a substrate has been proposed (see Patent Document 2). FIG. 11 schematically shows an example of a matching circuit using this method. FIG. 11 is a cross-sectional view of the matching circuit as viewed in a direction parallel to the signal propagation direction (arrow direction). As shown in the figure, in this
また、線路長の異なる枝回路の位相を揃える方法のさらに別の例として、信号伝搬導体を誘電体で覆ったり、信号伝搬導体下の誘電体に空洞を開けたりする方法が提案されている(特許文献3参照)。図12に、この方法を用いた伝送線路基板の一例を模式的に示す。図12は、前記伝送線路基板を、信号伝搬方向に対して垂直方向に見た断面図である。図示のとおり、この伝送線路基板120では、誘電体基板121a上に、信号伝搬導体122aおよび122bが設置されている。信号伝搬導体122aは、誘電絶縁層121bに覆われている。信号伝搬導体122b下の誘電体基板121aには、空洞123が形成されている。
As another example of the method of aligning the phases of branch circuits having different line lengths, a method of covering the signal propagation conductor with a dielectric or opening a cavity in the dielectric under the signal propagation conductor has been proposed ( (See Patent Document 3). FIG. 12 schematically shows an example of a transmission line substrate using this method. FIG. 12 is a cross-sectional view of the transmission line substrate as viewed in a direction perpendicular to the signal propagation direction. As shown in the figure, in this
上記いずれの方法においても、信号伝搬における実効的な誘電率を変化させることにより位相を制御している。すなわち、比誘電率の高い材料を用いれば、単位線路長に対する位相変化は大きくなる。逆に、比誘電率の低い材料を用いれば、単位線路長に対する位相変化は小さくなる。例えば、図10に示すマイクロストリップ伝送線路基板では、前記の通り、信号伝搬導体102aが高誘電率誘電体基板101a上に設置され、信号伝搬導体102bが低誘電率誘電体基板101b上に設置されている。このため、信号伝搬導体102aの方が、信号伝搬導体102bより、単位線路長あたりの位相変化が大きくなる。したがって、信号伝搬導体102aを、トランジスタから合成点までの線路長の短い枝回路に用いると効果的である。また、図11に示す整合回路では、基板111aよりも比誘電率が大きい誘電体111bを線路長の短い枝回線に、基板111aよりも比誘電率が小さい誘電体111bを線路長の長い枝回線に、それぞれ用いると、効果的に位相変化量を揃えることができる。図12に示す伝送線路基板の場合も同様の原理で位相変化量を揃えることができる。
In any of the above methods, the phase is controlled by changing the effective dielectric constant in signal propagation. That is, if a material having a high relative dielectric constant is used, the phase change with respect to the unit line length becomes large. Conversely, if a material with a low relative dielectric constant is used, the phase change with respect to the unit line length becomes small. For example, in the microstrip transmission line substrate shown in FIG. 10, as described above, the
しかしながら、前述の特許文献1〜3では、回路を配線する基板等の構造が複雑であるため、例えば以下のような問題がある。 However, in the above-mentioned Patent Documents 1 to 3, since the structure of a substrate or the like for wiring a circuit is complicated, there are the following problems, for example.
特許文献1に記載のマイクロストリップ伝送線路基板の製造方法としては、例えば、異なる誘電体101aおよび101bを一体に形成した基板を製造する方法、または異なる誘電体101a、101bを、それぞれ別々の基板として用意し、配置する製造方法が考えられる。しかし、前者の製造方法は、異なる誘電体同士を隙間なく平面方向に成形して基板を製造するのが困難である。また、複雑な製法を用いるため製造コストが高くなる。さらに、異なる誘電体同士を小さい面積で接合するため、前記基板の強度が低くなる。一方、後者の製造方法では、配置する部材が増えることでアッセンブルコストが高くなる。また、誘電体(基板)間の電気的接続のために用いられるワイヤボンディング部分での位相の制御が困難である。
As a method of manufacturing the microstrip transmission line substrate described in Patent Document 1, for example, a method of manufacturing a substrate in which
特許文献2に記載の整合回路では、基板111aに誘電体111bを隙間無く埋め込むため、基板および誘電体の両方の加工に高い精度が要求され、製造が困難である。
In the matching circuit described in
特許文献3に記載の伝送線路基板では、信号伝搬導体122aを覆う誘電絶縁層121bを、誘電体基板121aの厚み(数百μm程度)と同等程度に堆積させることが困難である。このため、十分な厚みの誘電絶縁層を形成することができず、実効的な誘電率を向上させ位相変化量を大きくする効果が小さい。また、誘電体基板121aに空洞123を形成する場合には、誘電体基板121aの強度が低くなる。
In the transmission line substrate described in Patent Document 3, it is difficult to deposit the
そこで、本発明は、簡単な構造で枝回路間の位相ずれによる利得低下を防止可能な信号合成分配回路、それを用いた電力増幅器、および信号合成分配回路の製造方法の提供を目的とする。 Therefore, an object of the present invention is to provide a signal synthesis / distribution circuit that can prevent a decrease in gain due to a phase shift between branch circuits with a simple structure, a power amplifier using the same, and a method for manufacturing the signal synthesis / distribution circuit.
前記目的を達成するために、本発明の信号合成分配回路は、
基板に、信号合成点または信号分配点を有する複数の枝回路が配線され、
前記複数の枝回路の少なくとも1本の枝回路が、他の枝回路と異なる線路長であり、
前記異なる線路長の枝回路の一部または全部が、前記基板中に配線されていることを特徴とする。
In order to achieve the above object, the signal synthesis / distribution circuit of the present invention comprises:
A plurality of branch circuits having signal synthesis points or signal distribution points are wired on the substrate,
At least one branch circuit of the plurality of branch circuits has a line length different from that of other branch circuits,
A part or all of the branch circuits having different line lengths are wired in the substrate.
また、本発明の電力増幅器は、
複数のトランジスタと、信号合成分配回路とを有し、
前記複数のトランジスタからの出力信号を前記信号合成分配回路により合成するか、または前記複数のトランジスタへの入力信号を前記信号合成分配回路により分配し、
前記信号合成分配回路が、前記本発明の信号合成分配回路であることを特徴とする。
The power amplifier of the present invention is
Having a plurality of transistors and a signal combining and distributing circuit;
The output signals from the plurality of transistors are combined by the signal combining / distributing circuit, or the input signals to the plurality of transistors are distributed by the signal combining / distributing circuit,
The signal synthesis / distribution circuit is the signal synthesis / distribution circuit of the present invention.
本発明の信号合成分配回路の製造方法は、
基板に、信号合成点または信号分配点を有する複数の枝回路を配線する配線工程を含み、
前記配線工程において、
前記複数の枝回路の少なくとも1本の枝回路が、他の枝回路と異なる線路長であり、
前記異なる線路長の枝回路の一部または全部を、前記基板中に配線することを特徴とする。
The method of manufacturing the signal synthesis / distribution circuit of the present invention includes:
A wiring step of wiring a plurality of branch circuits having signal synthesis points or signal distribution points on a substrate;
In the wiring step,
At least one branch circuit of the plurality of branch circuits has a line length different from that of other branch circuits,
A part or all of the branch circuits having different line lengths are wired in the substrate.
本発明によれば、簡単な構造で枝回路間の位相ずれによる利得低下を防止可能な信号合成分配回路、それを用いた電力増幅器、および信号合成分配回路の製造方法を提供することができる。 According to the present invention, it is possible to provide a signal synthesis / distribution circuit capable of preventing a gain decrease due to a phase shift between branch circuits with a simple structure, a power amplifier using the same, and a method for manufacturing the signal synthesis / distribution circuit.
以下、本発明の信号合成分配回路、電力増幅器および信号合成分配回路の製造方法について、例を挙げて詳細に説明する。ただし、本発明は、以下の実施形態に限定されない。 Hereinafter, a method for manufacturing a signal synthesis / distribution circuit, a power amplifier, and a signal synthesis / distribution circuit according to the present invention will be described in detail with examples. However, the present invention is not limited to the following embodiments.
(実施形態1)
図1に、本実施形態の信号合成分配回路(回路)の一例の構成を示す。図1Aは、本実施形態の回路の平面図である。図1Bは、図1AのI−I方向に見た断面図である。図1Cは、図1AのII−II方向に見た断面図である。
(Embodiment 1)
FIG. 1 shows an exemplary configuration of a signal synthesis / distribution circuit (circuit) according to the present embodiment. FIG. 1A is a plan view of the circuit of this embodiment. FIG. 1B is a cross-sectional view seen in the II direction of FIG. 1A. FIG. 1C is a cross-sectional view seen in the II-II direction of FIG. 1A.
図1Aから図1Cに示すとおり、この信号合成分配回路10は、基板11に、結合点(信号合成点または信号分配点)14を有する3本の枝回路12a、12bおよび12cが配線され、さらに、接地導体16を備える。基板11は、任意の比誘電率を有する誘電体基板である。枝回路12a、12bおよび12cは、基板11に配線されているマイクロストリップ線路である。枝回路12a、12bおよび12cは、それぞれの一端(図1Aにおいて、右側の一端)において、1点の結合点14を共有する。結合点14は、本実施形態の回路の使用態様により、信号合成点または信号分配点となる。図1Dに示すとおり、枝回路12aおよび12cは、結合点14(二点鎖線で囲まれた部分)を通り、基板11の一端部(図1Aにおいて、左側の端部)に向かって引いた直線(垂線)17を中心に対称となるように配線されている。このため、枝回路12aおよび12cは、その線路長が等しく、互いに位相が揃っている。なお、図1Dは、信号合成分配回路10の平面図であり、前記垂線17を示した以外は図1Aと同様である。枝回路12bは、枝回路12aおよび12cより、その線路長が短い。なお、本発明において、「線路長」とは、各枝回路を構成する信号伝搬導体の物理的な長さをいう。枝回路12bは、その一部(線路長:L1)が基板11中に、基板11表面(矢印Aで表す面)から所定の深さ(配線位置:H1)に埋設されて配線され、残りの部分が基板11の枝回路12aおよび12cが配線されている面(図1Bおよび図1Cにおいて、矢印Aで表す面)上に配線されている。枝回路12bの基板11中に埋設されている部分15の両端は、それぞれ、ビアホール13aおよび13bを介して、基板11上の枝回路12bの残りの部分に連結されている。接地導体16は、基板11において、枝回路12a、12bおよび12cが配線された面と異なる側の面(図1Bおよび図1Cにおいて、下側の面)に配置されている。
As shown in FIGS. 1A to 1C, the signal synthesis /
なお、本実施形態における枝回路12aおよび12cは、本発明における前記「他の枝回路」に相当する。本実施形態における枝回路12bは、本発明における前記「異なる線路長の枝回路」に相当する。また、本実施形態の信号合成分配回路は、例えば、入力される信号を合成する回路、または入力される信号を分配する回路であり、その使用態様によりどちらででも用いることができる。
The
本実施形態の回路では、前述のとおり、枝回路12aおよび12c(他の枝回路)より線路長が短い枝回路(異なる線路長の枝回路)12bの一部15が、基板11中に配線されている。このため、本実施形態の回路では、枝回路12bにおける単位線路長あたりの位相変化量を大きくすることができ、枝回路12bの位相変化量と、枝回路12aおよび12cの位相変化量とを揃えることができる。すなわち、枝回路12a、12bおよび12cの位相差は、全て同じである。この結果、本実施形態の信号合成分配回路は、枝回路間の位相ずれによる利得低下を防止可能である。
In the circuit of the present embodiment, as described above, a
なお、本実施形態の回路では、枝回路12b(異なる線路長の枝回路)の一部が、基板11中に配線されており、枝回路12aおよび12c(「他の枝回路」すなわち「異なる線路長の枝回路」以外の枝回路)が、基板11上に配線されている。本発明は、この例に限定されず、例えば、前記異なる線路長の枝回路の全部が基板中に配線されていてもよい。また、前記「他の枝回路」すなわち「異なる線路長の枝回路」以外の枝回路は、その全部または一部が基板中に配線されていても良い。また、枝回路の一部が、例えば、基板中の配線位置と線路長との一方または両方が調整されて配線されることで、枝回路同士の位相変化量とを揃えてもよい。
In the circuit of this embodiment, a part of the
本実施形態の回路において、単位線路長あたりの位相変化量を大きくすることができるメカニズムは、例えば、以下のとおりである。ただし、以下で説明するメカニズムは、例示であって、本発明を何ら限定しない。 In the circuit of this embodiment, a mechanism that can increase the amount of phase change per unit line length is, for example, as follows. However, the mechanism described below is an example and does not limit the present invention.
図2に、枝回路の電界分布を示す。同図の各枝回路は、基板に配線されたマイクロストリップ線路である。図2Aに示すように、基板21上に配線された枝回路22a下面からの電界は、基板21内部を通過し、基板21の裏面に配置された接地導体26に向かう(矢印27:電気力線)。このように、前記電界が基板内部を通過することで、基板の比誘電率により、枝回路を通過する信号の波長を短縮する効果が得られる。一方、枝回路22aの側面や上面からの電界は、枝回路22aから横に広がり、空気を通過したのち基板21を通過して、接地導体26に向かう。同図中の二点鎖線で囲まれた部分28は、空気中を通過する電界を示す。このように電界が空気中を通過すると、枝回路における実効的な誘電率が低下する。これにより、基板の比誘電率による信号波長短縮効果が緩和される。これに対し、図2Bでは、マイクロストリップ線路である枝回路22bは、基板21中の、基板表面から比較的浅い位置に埋設されている。このため、枝回路22aよりも、空気中を通過する電界(二点鎖線で囲まれた部分29)の割合を減らすことができる。これにより、枝回路の実効的な誘電率を、枝回路22aよりも大きくすることができる。これを利用すれば、線路長の異なる枝回路間での位相変化量を揃えることができる。また、図2Cに示すように、マイクロストリップ線路である枝回路22cは、基板21表面からさらに深い位置に埋設されていることで、空気中を通過する電界が無くなり、枝回路の実効的な誘電率を、さらに大きくすることができる。本発明の信号合成分配回路は、前記枝回路の一部または全部を基板中に配線することで、前記枝回路の実効的な誘電率を調整することができる。この結果、前記枝回路における単位線路長あたりの位相変化量を調整することができる。また、この場合、例えば、前記枝回路における基板表面からの深さおよびその深さを通過する部分の長さを調整してもよい。
FIG. 2 shows the electric field distribution of the branch circuit. Each branch circuit in the figure is a microstrip line wired on a substrate. As shown in FIG. 2A, the electric field from the lower surface of the
また、本実施形態の回路では、枝回路が配線される基板は、一種類だけである。このため、本実施形態の回路は、誘電率の異なる二種類以上の基板を、その端面同士で接合して用いる場合と比較して、構造が単純であり、かつ強度が高く信頼性が高い。この結果、例えば、小型化が可能である。また、二種類以上の基板をつなぎ合わせる必要等もないため、簡便に製造可能である。 Further, in the circuit of the present embodiment, there is only one type of substrate on which the branch circuit is wired. For this reason, the circuit of this embodiment has a simple structure, high strength, and high reliability as compared with a case where two or more kinds of substrates having different dielectric constants are used by joining the end surfaces thereof. As a result, for example, downsizing is possible. In addition, since it is not necessary to connect two or more kinds of substrates, it can be easily manufactured.
また、本実施形態の回路では、前述のとおり、前述の枝回路の一部または全部が、基板中に配線されているため、例えば、枝回路の一部に誘電体を堆積させる場合と比較して、位相変化量を大きくすることができる。したがって、本実施形態の回路は、位相変化量の制御範囲が広い。 Further, in the circuit of this embodiment, as described above, part or all of the aforementioned branch circuit is wired in the substrate. Therefore, for example, compared with the case where a dielectric is deposited on a part of the branch circuit. Thus, the amount of phase change can be increased. Therefore, the circuit of this embodiment has a wide control range of the phase change amount.
なお、枝回路12bの基板11中に埋設されている部分15は、接地導体16との距離が近くなる。この部分15の特性インピーダンスを、基板11表面上に配線される枝回路と揃えるために、基板11表面上に配線される枝回路と比較して、その幅を狭くすることが好ましい。
The
誘電体基板11は、無機材料から形成されていても良いし、有機材料から形成されていても良い。前記無機材料としては、例えば、アルミナ、サファイア、窒化珪素、ムライト、ステアタイト、フォルステライト、ジルコニア、ガラス等に加えて、半導体材料があげられる。前記半導体材料としては、例えば、GaAs、InP、Si、GaN、AlN等があげられる。前記有機材料としては、例えば、テフロン(登録商標)、液晶ポリマ、ポリフェニレンエーテル、ポリカーボネート樹脂、ポリアミド樹脂、ポリブチレンテレフタレート樹脂、ポリアセタール樹脂、変性ポリフェニレンエーテル樹脂等があげられる。基板11の厚みは、特に制限されないが、例えば、50〜2000μmの範囲であり、好ましくは100〜700μmの範囲である。
The
本実施形態の回路において、誘電体基板11を、枝回路12bにおける埋設されている部分15の上下で上層と下層とに分け、それぞれ異なる比誘電率(er1<er2)の誘電体基板を用いてもよい。この場合、基板上に配線されているマイクロストリップ線路(枝回路)の実効的な比誘電率は、er1とer2との間の値になる。下層にer1の誘電体基板を用いる場合には、基板上に配線されている枝回路の実効的な比誘電率より、埋設されている部分15の実効的な比誘電率を小さくすることができる。一方、下層にer2の誘電体基板を用いる場合には、基板上に配線されている枝回路の実効的な比誘電率より、埋設されている部分15の実効的な比誘電率を大きくすることができる。このようにすることで、枝回路の配線の自由度が向上する。また、線路長に対する位相変化量は、基板の形成材料の選択により比較的任意に変えることが可能である。このことは、ミリ波帯の電力合成回路など超高周波帯で物理長に対する感度が高くなりすぎる場合などに有効である。
In the circuit of this embodiment, the
前述のとおり、枝回路における埋設されている部分の上下で、異なる比誘電率の誘電体基板を用いる場合には、異質材料を接合することとなる。このため、一種類の材料のみを用いる場合と比較して回路としての強度が若干低下するが、異質材料をその端面同士で接合する場合と比較して接合面を大きくとれるため、実用上問題にならない。また、基板間の電気的接続にワイヤボンディングを用いなくても良いため、ワイヤボンディングによる位相の制御性低下が実用上の問題とならない。 As described above, when the dielectric substrates having different relative dielectric constants are used above and below the embedded portion in the branch circuit, the foreign material is bonded. For this reason, the strength as a circuit is slightly reduced compared to the case of using only one kind of material, but since the bonding surface can be made larger compared to the case where different materials are bonded to each other, it is a problem in practice. Don't be. Further, since it is not necessary to use wire bonding for electrical connection between the substrates, the phase controllability deterioration due to wire bonding does not become a practical problem.
本実施形態の信号合成分配回路では、前記枝回路を形成する信号伝搬導体としては、例えば、従来公知の金属導体を用いることができる。枝回路を形成する方法は、後述する。 In the signal synthesis / distribution circuit of the present embodiment, for example, a conventionally known metal conductor can be used as the signal propagation conductor forming the branch circuit. A method for forming the branch circuit will be described later.
なお、本実施形態の回路では、前記枝回路は、マイクロストリップ線路であるが、本発明は、この例に限定されず、例えば、コプレーナウェーブ線路であってもよい。また、本発明の信号合成分配回路において、前記接地導体は、前記基板に配置しても、配置しなくても良い。例えば、前記枝回路として接地導体付きのコプレーナウェーブ線路を用い、前記基板に対する前記接地導体の配置を省略してもよい。また、前記枝回路がコプレーナウェーブ線路である場合には、前記接地導体の有無に関わらず、マイクロストリップ線路である場合と比較して、空気中を通過する電界の割合が高い。このため、枝回路である信号伝搬導体が基板中に埋設された場合の単位線路長あたりの位相変化量を、マイクロストリップ線路の場合と比較して高めることができる。この効果は、基板に接地導体が配置されていない場合に、より向上する。 In the circuit of the present embodiment, the branch circuit is a microstrip line, but the present invention is not limited to this example, and may be a coplanar wave line, for example. In the signal synthesis / distribution circuit of the present invention, the ground conductor may or may not be disposed on the substrate. For example, a coplanar wave line with a ground conductor may be used as the branch circuit, and the arrangement of the ground conductor with respect to the substrate may be omitted. Further, when the branch circuit is a coplanar wave line, the ratio of the electric field passing through the air is higher compared to the case of the microstrip line regardless of the presence or absence of the ground conductor. For this reason, the amount of phase change per unit line length when the signal propagation conductor as a branch circuit is embedded in the substrate can be increased as compared with the case of the microstrip line. This effect is further improved when the ground conductor is not disposed on the substrate.
ビアホール13aおよび13bは、従来公知の方法により形成することができ、例えば、基板に貫通孔を形成し、この貫通孔に金属導体をスパッタ、メッキ等することで形成することができる。前記金属導体は、例えば、前述の信号伝搬導体と同様のものを用いることができる。
The via holes 13a and 13b can be formed by a conventionally known method. For example, the via
接地導体16は、例えば、従来公知の金属導体を用いて形成することができ、前述の信号伝搬導体と同様のものを用いることができる。
The
本実施形態の回路は、例えば、枝回路12a、12bおよび12cの他端(図1Aにおいて、左側の端部)に、信号を入力することで、結合点(信号合成点)14で信号を合成することができる。この場合、本実施形態の回路は、信号合成回路として機能する。このようにして合成された信号は、その位相ずれを防止可能である。前記信号としては、例えば、電力があげられる。
In the circuit of this embodiment, for example, a signal is input to the other end of the
また、本実施形態の回路は、例えば、結合点(信号分配点)14に信号を入力することで、枝回路12a、12bおよび12cに信号を分配することができる。この場合、本実施形態の回路は、信号分配回路として機能する。このようにして分配された信号は、その位相ずれを防止可能である。
Further, the circuit of this embodiment can distribute a signal to the
図5に、本実施形態の回路における位相変化の具体例を示す。同図は、厚さ250μmのアルミナ基板上に形成された長さ20mmのマイクロストリップ線路と、同基板中の深さ125μmに埋め込まれた同じ長さのマイクロストリップ線路の位相変化を示すグラフである。同図において、横軸は、周波数(GHz)を示し、縦軸は、通過位相(度)を示す。同図において、実線が基板上、破線が基板中のマイクロストリップ線路の位相である。図示のとおり、基板中に形成されたマイクロストリップ線路では、周波数に対する位相変化が大きい。例えば、5GHzでみると、基板中に埋め込まれたマイクロストリップ線路では、360度の位相が回るのに対して、基板上のマイクロストリップ線路では約300度しか位相が回らない。この位相周りの違いを利用して、図1に示す信号合成分配回路を形成する。具体的には、例えば、各枝回路が5GHzでλ/4波長のインピーダンス変換線路になるようにする。このようにすると、例えば、枝回路12bの線路長が5mmである場合に、枝回路12aおよび12cにおいて必要な線路長が6mmとなる。この線路長の違いにより、枝回路12bを、例えば、曲げることなく配線することが可能となる。
FIG. 5 shows a specific example of the phase change in the circuit of this embodiment. This figure is a graph showing a phase change of a microstrip line having a length of 20 mm formed on an alumina substrate having a thickness of 250 μm and a microstrip line having the same length embedded in a depth of 125 μm in the substrate. . In the figure, the horizontal axis indicates the frequency (GHz), and the vertical axis indicates the passing phase (degrees). In the figure, the solid line is on the substrate, and the broken line is the phase of the microstrip line in the substrate. As shown in the figure, the microstrip line formed in the substrate has a large phase change with respect to the frequency. For example, when viewed at 5 GHz, the microstrip line embedded in the substrate rotates 360 degrees, whereas the microstrip line on the substrate rotates only about 300 degrees. The signal synthesis / distribution circuit shown in FIG. 1 is formed by utilizing the difference around the phase. Specifically, for example, each branch circuit is made to be an impedance conversion line of λ / 4 wavelength at 5 GHz. In this case, for example, when the line length of the
つぎに、本実施形態の回路の製造方法を説明する。 Next, a method for manufacturing the circuit of this embodiment will be described.
基板として、アルミナを用いる場合を例にとり説明する。まず、枝回路のうち、基板11中に埋設されている部分15に相当する信号伝搬導体を作製する。前記信号伝搬導体の形成材料は、例えば、前述のとおり、従来公知の金属導体でよい。次に、前記信号伝搬導体をアルミナに埋め込んだ状態で、アルミナを焼結することにより、前記信号伝搬導体15が埋設された基板11(アルミナ基板)を作製する。このようにして、基板11中に前述の枝回路12bの一部15を配線する(配線工程)。この際、例えば、必要に応じて、埋設されている部分の信号伝搬導体15の長さ(線路長)、およびその埋設される深さ(配線位置)を調整する。この基板の裏面全体に、NiCr・AuスパッタおよびAuメッキにより、接地導体16を形成する。さらに、この基板11の表面にも、裏面と同様に、NiCr・AuスパッタおよびAuメッキにより、全面に金属導体を形成する。この状態で、枝回路となる線路部を、フォトレジストを用いてカバーし、イオンミリングと反応性イオンエッチングとにより、不要な部分の金属導体を除去して、枝回路12aおよび12cと、枝回路12bの基板11上の部分とを形成する。
A case where alumina is used as the substrate will be described as an example. First, a signal propagation conductor corresponding to a
この工程において、枝回路12a、12bおよび12cの一端(図1Aおよび図1Dにおいて、左側の一端)を、一点の結合点14で結合する。また、枝回路12aおよび枝回路12cを、結合点14を通り、基板11の一端部(図1Aおよび図1Dにおいて、左側の端部)に向けて引いた直線(垂線)17を中心に対称となるように形成する。また、枝回路12bを、枝回路12aおよび12cより、その線路長が短くなるように形成する。さらに、埋設された信号伝搬導体15と、基板11上に形成された枝回路12bとを導通するために、レーザーにより基板11に穴を開け、この穴に、NiCr・AuスパッタとAuメッキによりビアホール13aおよび13bを形成する。このようにして、本実施形態の回路10を製造可能である。ただし、本実施形態の回路を製造する方法は、この例に限定されない。
In this step, one end of the
前述のようにして製造することで、本実施形態の回路を、一体で製造することができる。このため、二種類以上の基板を用いる回路を製造するのと比較して、例えば、製造コストやアッセンブルコストの低減、位相変化量の制御性の向上が可能である。また、基板中の所定の深さに配線される信号伝搬導体を、アルミナの焼結時に埋め込むため、基板中の配線位置と線路長とを決定する自由度が高い。このため、枝回路の位相変化量の増大も可能である。 By manufacturing as described above, the circuit of the present embodiment can be manufactured integrally. For this reason, compared with manufacturing a circuit using two or more types of substrates, for example, manufacturing cost and assembly cost can be reduced, and phase change amount controllability can be improved. In addition, since the signal propagation conductor wired to a predetermined depth in the substrate is embedded during the sintering of alumina, there is a high degree of freedom in determining the wiring position and line length in the substrate. For this reason, the phase change amount of the branch circuit can be increased.
つぎに、基板として、有機系材料を用いる場合を例にとり説明する。まず、2種類の誘電体シートを準備する。第1の誘電体シートには、その両面に金属導体が形成されている。第2の誘電体シートには、その一方の面に金属導体が形成されている。前記第1の誘電体シートの上面には、枝回路12bの基板に埋設されている(基板中に配線される)部分15に相当する金属導体がパターニングされている。前記第1の誘電体シートの下面には、接地導体16に相当する金属導体が形成されている。前記第2の誘電体シートには、前記基板上に配線される枝回路12aおよび12c、並びに、枝回路12bの基板上に配線される部分に相当する金属導体がパターニングされている。前記第2の誘電体シートには、ビアホール13aおよび13bに相当する部分に貫通孔が形成され、この貫通孔に金属導体が埋め込まれることで、ビアホール13aおよび13bが形成されている。この状態で、前記第1の誘電体シートの上面と、前記第2の誘電体シートの下面(金属導体が形成されていない面)とを、接着剤を用いて貼り合わせる(配線工程)。これにより、枝回路12bの基板11上に配線される部分と、枝回路12bの基板11中に埋設されている部分15とをビアホール13aおよび13bで連結する。このようにして、本実施形態の回路10を製造可能である。ただし、本実施形態の回路を製造する方法は、この例に限定されない。
Next, the case where an organic material is used as the substrate will be described as an example. First, two types of dielectric sheets are prepared. Metal conductors are formed on both sides of the first dielectric sheet. A metal conductor is formed on one surface of the second dielectric sheet. On the upper surface of the first dielectric sheet, a metal conductor corresponding to a
前述のようにして製造することで、本実施形態の回路を、一体で製造することができる。このため、二種類以上の基板を用いる回路を製造するのと比較して、例えば、製造コストやアッセンブルコストの低減、位相変化量の制御性を向上可能である。また、枝回路12bの基板11中に埋設されている部分15の基板11中の配線位置は、枝回路12a、12bおよび12c等が形成されている側のシートの厚さやシート枚数を変えることにより、簡易に変更可能である。
By manufacturing as described above, the circuit of the present embodiment can be manufactured integrally. For this reason, compared with manufacturing a circuit using two or more kinds of substrates, for example, it is possible to reduce manufacturing cost and assembly cost and improve controllability of the phase change amount. Further, the wiring position in the
本実施形態の信号合成分配回路は、例えば、異なる線路長の枝回路の一部または全部が埋設以外の方法で基板中に配線されてもよい。図3に、この信号合成分配回路の一例の構成を示す。図3Aは、この信号合成分配回路の平面図である。図3Bは、図3AのIII−III方向に見た断面図である。図3Cは、図3AのIV−IV方向に見た断面図である。図3Aから図3Cに示すとおり、この回路30は、基板11に、基板11の表面(矢印Aで表す面)から深さH1の溝31が形成されている。枝回路32bは、枝回路12aおよび12cより、その線路長が短い。枝回路32bは、その一部(線路長:L1)が、溝31の底部に配線されている(配線位置:H1)。枝回路12a、12cおよび32bは、それぞれの一端(図3Aにおいて、右側の一端)に結合点(信号合成点または信号分配点)34を有する。これら以外の構成は、前述の回路10と同様である。結合点34は、この回路の使用態様により、信号合成点または信号分配点となる。このような形態であっても、溝31の底部に配線されている部分では、空気中を通過する電界の割合を減らすことができる。このため、前述の回路10と同様の効果を得ることができる。
In the signal synthesis / distribution circuit of this embodiment, for example, part or all of branch circuits having different line lengths may be wired in the substrate by a method other than embedding. FIG. 3 shows an example of the configuration of this signal synthesis / distribution circuit. FIG. 3A is a plan view of the signal synthesis / distribution circuit. FIG. 3B is a cross-sectional view seen in the III-III direction of FIG. 3A. FIG. 3C is a cross-sectional view seen in the IV-IV direction of FIG. 3A. As shown in FIGS. 3A to 3C, in the
この回路30は、例えば、以下のようにして製造可能である。
The
基板11がアルミナ基板の場合には、アルミナ基板11に、溝31を形成する。この溝31の底部に、枝回路32bの一部を配線する。ついで、溝31の底部に配線されている部分と、基板11上に配線されている部分とを、例えば、金属導体を用いて接続する。これら以外は、前述の回路10と同様の方法で、この回路30を製造可能である。ただし、この回路30の製造方法は、この例に限定されない。
When the
また、有機系材料の基板を用いる場合には、前述の一方の面に金属導体が形成されている誘電体シートに溝31に相当する貫通孔を形成する。2枚の誘電体シートを貼り合わせたのちに、溝31の底部に配線されている部分と、基板11上に配線されている部分とを、例えば、金属導体を用いて接続する。これら以外は、前述の回路10と同様の方法で、この回路30を製造可能である。ただし、この回路30の製造方法は、この例に限定されない。
In the case of using an organic material substrate, a through hole corresponding to the
(実施形態2)
次に、本発明の電力増幅器の一実施形態について説明する。
(Embodiment 2)
Next, an embodiment of the power amplifier of the present invention will be described.
図4に、本実施形態の電力増幅器の一例の構成を示す。同図において、図1と同一部分には同一符号を付している。図4に示すとおり、この電力増幅回路40は、前述の信号合成分配回路10と、並列合成された3つのトランジスタ41a、41bおよび41cとを有する。3つのトランジスタ41a、41bおよび41cは、直線状に並列に配列されている。枝回路12aおよび12cは、結合点14(二点鎖線で囲まれた部分)を通り、前記トランジスタの並列な配列方向の直線48に対し垂直方向である直線47を中心に対称となるように、基板11の接地導体16が配置されている側とは反対側の面上に配線されている。このため、枝回路12aおよび12cは、その線路長が等しく、互いに位相が揃っている。枝回路12aの他端(図4において、左側の一端)は、トランジスタ41aの出力端に電気的に接続されている。枝回路12bの他端(図4において、左側の一端)は、トランジスタ41bの出力端に電気的に接続されている。枝回路12cの他端(図4において、左側の一端)は、トランジスタ41cの出力端に電気的に接続されている。すなわち、この電力増幅器40は、各トランジスタからの電力信号(出力信号)を、結合点(信号合成点)14で合成して増幅する電力増幅器(例えば、マイクロ波電力増幅器)である。この電力増幅器40では、前述の回路10は、信号合成回路として機能する。
FIG. 4 shows an example of the configuration of the power amplifier of this embodiment. In this figure, the same parts as those in FIG. As shown in FIG. 4, the
本実施形態の電力増幅器では、トランジスタ41a、41bおよび41cからの電力信号は、各トランジスタに電気的に接続されている枝回路12a、12bおよび12cを介して、結合点(信号合成点)14で合成される。この際、信号合成回路が、前述の回路10であるため、各枝回路の位相変化量が揃っている。このため、枝回路間の位相ずれによる利得の低下を防止できる。この結果、本実施形態の電力増幅器は、高出力である。
In the power amplifier of this embodiment, the power signals from the
なお、本実施形態の電力増幅器では、例えば、前述の回路10の各枝回路を、各トランジスタの入力端に接続してもよい。すなわち、前述の回路10を、信号分配回路として機能させてもよい。この場合、結合点(信号分配点)14に入力信号を入力することで、各枝回路に信号が分配されて、各トランジスタに入力される。この際、信号分配回路が、前述の回路10であるため、各枝回路の位相変化量が揃っている。このため、各枝回路間に位相ずれの無い信号が、各トランジスタに入力される。この結果、高出力を得ることができる。
In the power amplifier of the present embodiment, for example, each branch circuit of the
本実施形態の電力増幅器において、前記各トランジスタは、従来公知のものを使用可能である。前記各トランジスタは、例えば、トランジスタチップであってもよい。本実施形態の電力増幅器は、各トランジスタの出力端と各枝回路の他端とを、例えば、ワイヤボンダリング等により電気的に接続することで製造可能である。 In the power amplifier of this embodiment, the conventionally known transistors can be used as the transistors. Each of the transistors may be a transistor chip, for example. The power amplifier of this embodiment can be manufactured by electrically connecting the output end of each transistor and the other end of each branch circuit, for example, by wire bonding.
なお、本実施形態の電力増幅器では、トランジスタが形成されている基板と、枝回路が配線されている基板とは、別々であるが、本発明は、この例に限定されない。例えば、枝回路をトランジスタが形成されている半導体基板に配線することも可能である。この場合、トランジスタと、枝回路が配線された基板との位置合せを、半導体プロセスを用いて半導体基板上で一括して行うことができる。このため、増幅器モジュールアッセンブル工程での増幅器毎のトランジスタと枝回路との位置合わせの必要がなく、位相制御性に優れる。また、アッセンブル部材数を少なくできるので、アッセンブルコストを大幅に低減可能である。 In the power amplifier of this embodiment, the substrate on which the transistor is formed and the substrate on which the branch circuit is wired are separate, but the present invention is not limited to this example. For example, the branch circuit can be wired to a semiconductor substrate on which a transistor is formed. In this case, alignment between the transistor and the substrate on which the branch circuit is wired can be performed collectively on the semiconductor substrate using a semiconductor process. For this reason, it is not necessary to align the transistor and the branch circuit for each amplifier in the amplifier module assembly process, and the phase controllability is excellent. Moreover, since the number of assembly members can be reduced, the assembly cost can be significantly reduced.
前述の枝回路とトランジスタとが同一の半導体基板に形成されている電力増幅器の製造方法は、例えば、以下のとおりである。まず、半導体ウエハに、トランジスタおよび誘電体基板中に埋設されている部分に相当する枝回路を形成する(ウエハA)。また、別の半導体ウエハに、誘電体基板上に配線されている部分に相当する枝回路を形成する(ウエハB)。つぎに、ウエハAの枝回路が形成されている面と、ウエハBの枝回路が形成されていない面とを貼り合わせる。この状態で、ドライエッチングにより、ウエハB側から、ウエハAとBとの間に挟まれた(埋設された)枝回路までの貫通孔を形成する。この貫通孔に、電極スパッタにより金属を埋め込んでビアホールを形成して、誘電体基板上に配線されている部分と埋設されている部分とを電気的に接続する。このようにして作製されたトランジスタと枝回路とをセットとして、ダイシングにより切り出すことで、トランジスタと枝回路とが半導体基板上で一体に形成された電力増幅器を製造可能である。 A method for manufacturing a power amplifier in which the aforementioned branch circuit and transistor are formed on the same semiconductor substrate is, for example, as follows. First, a branch circuit corresponding to a portion embedded in a transistor and a dielectric substrate is formed on a semiconductor wafer (wafer A). Further, a branch circuit corresponding to a portion wired on the dielectric substrate is formed on another semiconductor wafer (wafer B). Next, the surface of the wafer A where the branch circuit is formed and the surface of the wafer B where the branch circuit is not formed are bonded together. In this state, by dry etching, a through hole is formed from the wafer B side to the branch circuit sandwiched (embedded) between the wafers A and B. A metal is buried in the through hole by electrode sputtering to form a via hole, and the portion wired on the dielectric substrate and the portion buried are electrically connected. A power amplifier in which the transistor and the branch circuit are integrally formed on the semiconductor substrate can be manufactured by cutting out the dicing and using the transistor and the branch circuit thus manufactured as a set.
本実施形態の電力増幅器において、例えば、トランジスタ同士の間隔が狭い等により、枝回路間の線路長の差が小さい場合には、基板中に埋設されている部分の長さ(線路長)を短く調整してもよい。図6に、この電力増幅器の一例を示す。図6において、図4と同一部分には同一符号を付している。図6に示すとおり、この電力増幅器60は、前述の電力増幅器40における3つのトランジスタと比較して、狭い間隔で配置される3つのトランジスタ61a、61bおよび61cを備える。また、この電力増幅器60は、これに対応して、前述の電力増幅器40における各枝回路と比較して、その線路長の差が小さい枝回路62a、62bおよび62cが配線されている信号合成回路を備える。枝回路62bの基板11中に埋設されている部分65は、前述の回路10における枝回路12bの基板11中に埋設されている部分15より、その線路長が短く設定されている。これら以外の構成は、前述の電力増幅器40と同様である。このようにすることで、枝回路間の線路長の差に応じて、基板表面からの深さ(配線位置)を前述の回路10と同じままで、その深さを通過する長さ(線路長)を調整することで、各枝回路の位相変化量を揃えることができる。
In the power amplifier according to the present embodiment, for example, when the difference in line length between branch circuits is small due to a narrow interval between transistors, the length of the portion embedded in the substrate (line length) is shortened. You may adjust. FIG. 6 shows an example of this power amplifier. In FIG. 6, the same parts as those in FIG. As shown in FIG. 6, the
(実施形態3)
次に、本発明の信号合成分配回路およびそれを用いた本発明の電力増幅器の別の一実施形態について説明する。
(Embodiment 3)
Next, another embodiment of the signal synthesis / distribution circuit of the present invention and the power amplifier of the present invention using the same will be described.
図7に、本実施形態の電力増幅器の一例の構成を示す。図7Aは、本実施形態の電力増幅器の平面図である。図7Bは、図7AのV−V方向に見た断面図である。図7において、図4と同一部分には同一符号を付している。図7Aおよび図7Bに示すとおり、この電力増幅器70は、信号合成分配回路700と、並列合成された5つのトランジスタ71a、71b、71c、71dおよび71eとを有する。5つのトランジスタ71a、71b、71c、71dおよび71eは、直線状に並列に配列されている。
FIG. 7 shows a configuration of an example of the power amplifier according to the present embodiment. FIG. 7A is a plan view of the power amplifier of this embodiment. FIG. 7B is a cross-sectional view seen in the VV direction of FIG. 7A. 7, the same parts as those in FIG. 4 are denoted by the same reference numerals. As shown in FIGS. 7A and 7B, the
信号合成分配回路700は、基板11に、結合点(信号合成点または信号分配点)74を有する5本の枝回路72a、72b、72c、72dおよび72eが配線され、さらに、接地導体16を備える。枝回路72a、72b、72c、72dおよび72eは、基板11に配線されているマイクロストリップ線路である。枝回路72b、72c、および72dは、枝回路72aおよび72eより、その線路長が短い。すなわち、枝回路72aおよび72eは、本発明における前記「他の枝回路」に相当し、枝回路72b、72cおよび72dは、本発明における前記「異なる線路長の枝回路」に相当する。枝回路72cは、枝回路72bおよび72dより、その線路長が短い。枝回路72a、72b、72c、72dおよび72eは、それぞれの一端(図7Aにおいて、右側の一端)に結合点74を有する。枝回路72a、72b、72dおよび72eは、結合点74(二点鎖線で囲まれた部分)を通り、前記トランジスタの並列な配列方向の直線78に対し垂直方向である直線(垂線)77を中心に、それぞれ対称となるように、基板11に配線されている。図7Cに示すとおり、前記直線(垂線)77は、中央の枝回路72cを通る直線となる。これにより、枝回路72aおよび72eは、その線路長が等しく、互いに位相が揃っている。また、枝回路72bおよび72dは、その線路長が等しく、互いに位相が揃っている。なお、図7Cは、電力増幅器70の平面図であり、前記垂線77および前記直線78を示した以外は図7Aと同様である。
In the signal synthesis /
枝回路72aおよび72eは、基板11上に配線されている。枝回路72cは、その一部(線路長:L2)が基板11中に、基板11表面(矢印Bで表す面)から所定の深さ(配線位置:H2)に埋設されて配線され、残りの部分が基板11の枝回路72aおよび72eが配線されている面(矢印Bで表す面)上に配線されている。枝回路72bおよび72dは、その一部(線路長:L2)が基板11中に、基板11表面(矢印Bで表す面)から所定の深さ(配線位置:H3)に埋設されて配線され、残りの部分が基板11の枝回路72aおよび72eが配線されている面(矢印Bで表す面)上に配線されている。枝回路72bの基板11中に埋設されている部分75aの両端は、それぞれ、ビアホール73aおよび73bを介して、基板11表面の枝回路72bの残りの部分に連結されている。枝回路72cの基板11中に埋設されている部分75bの両端は、それぞれ、ビアホール73cおよび73dを介して、基板11表面の枝回路72cの残りの部分に連結されている。枝回路72dの基板11中に埋設されている部分75cの両端は、それぞれ、ビアホール73eおよび73fを介して、基板11表面の枝回路72dの残りの部分に連結されている。
The
枝回路72aの他端(図7Aにおいて、左側の一端)は、トランジスタ71aの出力端に電気的に接続されている。枝回路72bの他端(図7Aにおいて、左側の一端)は、トランジスタ71bの出力端に電気的に接続されている。枝回路72cの他端(図7Aにおいて、左側の一端)は、トランジスタ71cの出力端に電気的に接続されている。枝回路72dの他端(図7Aにおいて、左側の一端)は、トランジスタ71dの出力端に電気的に接続されている。枝回路72eの他端(図7Aにおいて、左側の一端)は、トランジスタ71eの出力端に電気的に接続されている。これら以外の構成は、前述の電力増幅器40と同様である。これにより、本実施形態の電力増幅器は、各トランジスタからの電力信号(出力信号)を、結合点(信号合成点)74で合成して増幅することができる。回路700は、信号合成回路として機能する。また、例えば、前述の回路700の各枝回路を、各トランジスタの入力端に接続してもよい。すなわち、前述の回路700を、信号分配回路として機能させてもよい。この場合、結合点(信号分配点)74に入力信号を入力することで、各枝回路に信号が分配されて各トランジスタに入力される。この際、信号分配回路700では、各枝回路の位相変化量が揃っている。このため、各枝回路間に位相のずれの無い信号が、各トランジスタに入力される。この結果、高出力を得ることができる。
The other end (the left end in FIG. 7A) of the
本実施形態の電力増幅器では、線路長が最も短い枝回路72cの基板11中に埋設されている部分75bが、枝回路72bおよび72dの基板11中に埋設されている部分75aおよび75cより、基板11表面から深い位置に配線されている。すなわち、枝回路72bおよび72dと枝回路72cとにおける基板11中の配線位置が異なる。このようにすることで、線路長が最も短い枝回路72cの単位線路長に対する位相変化量を、枝回路72bおよび72dにおける単位線路長に対する位相変化量より大きくすることができる。このため、5本の枝回路全ての位相変化量を揃え、前記5本の枝回路の位相差を、全て同じとすることができる。
In the power amplifier according to the present embodiment, the
本実施形態の電力増幅器では、トランジスタ71a、71b、71c、71dおよび71eからの電力信号は、各トランジスタに電気的に接続されている枝回路72a、72b、72c、72dおよび72eを介して、結合点(信号合成点または信号分配点)74で合成される。この際、信号合成回路700における各枝回路の位相変化量が揃っている。このため、枝回路間の位相ずれによる利得の低下を防止できる。この結果、本実施形態の電力増幅器は、高出力である。
In the power amplifier of this embodiment, the power signals from the
本実施形態の電力増幅器は、例えば、以下のようにして製造可能である。 The power amplifier of this embodiment can be manufactured as follows, for example.
基板として、アルミナを用いる場合を例にとり、信号合成回路700および電力増幅器70の製造方法を説明する。実施形態1の信号合成分配回路10の製造方法と同様の部分は、記載を省略する。
A method of manufacturing the
まず、枝回路のうち、基板11中に埋設されている部分75a、75bおよび75cに相当する信号伝搬導体を作製する。作製された信号伝搬導体を、アルミナに埋め込んだ状態で、アルミナを焼結することにより、信号伝搬導体75a、75bおよび75cが埋設された基板11(アルミナ基板)を作製する。このようにして、基板11中に前述の枝回路の一部を配線する。この際、例えば、必要に応じて、埋設されている部分の信号伝搬導体75a、75bおよび75cの長さ(線路長)、およびその埋設される深さ(配線位置)を調整する。この基板11の表面に、NiCr・AuスパッタおよびAuメッキにより、全面に金属導体を形成する。この状態で、枝回路となる線路部を、フォトレジストを用いてカバーし、イオンミリングと反応性イオンエッチングとにより、不要な部分の金属導体を除去して、枝回路72aおよび72eと、枝回路72b、72cおよび72dの基板上部分とを形成する。
First, signal propagation conductors corresponding to the
この工程において、枝回路72a、72b、72c、72dおよび72eの一端(図7Aにおいて、右側の一端)を、一点の結合点74で結合する。また、枝回路72aおよび枝回路72eを、結合点74を通り、基板11の一端部(図7Aにおいて、左側の端部)に向けて引いた直線(垂線)、すなわち、枝回路72cを通る直線を中心に対称となるように形成する。また、枝回路72bおよび枝回路72dを、前記直線を中心に対称となるように形成する。枝回路72cを、枝回路72bおよび72dより、その線路長が短くなるように形成する。また、枝回路72bおよび72dを、枝回路72aおよび72eより、その線路長が短くなるように形成する。埋設された信号伝搬導体75a、75bおよび75cと、基板11上に形成された枝回路72b、72cおよび72dとを導通するために、レーザーにより基板11に穴を開ける。これらの穴に、NiCr・AuスパッタとAuメッキにより、ビアホール73a、73b、73c、73d、73eおよび73fを形成する。このようにして、信号合成回路700を作製する。この信号合成回路700の各枝回路の他端と各トランジスタの出力端とを、電気的に接続する。このようにして、本実施形態の電力増幅器を製造可能である。
In this step, one end of the
つぎに、基板として、有機系材料を用いる場合を例にとり、信号合成回路700および電力増幅器70の製造方法を説明する。
Next, a method for manufacturing the
まず、2種類の誘電体シートを用意する。第1の誘電体シートには、その両面に金属導体が形成されている。第2の誘電体シートには、その一方の面に金属導体が形成されている。前記第1の誘電体シートの上面には、枝回路72b、72cおよび72dの埋設されている(基板中に配線される)部分75a、75bおよび75cに相当する金属導体がパターニングされている。前記第1の誘電体シートの下面には、接地導体16に相当する金属導体が形成されている。前記第2の誘電体シートには、前記基板上に配線される枝回路72aおよび72e、並びに、枝回路72b、72cおよび72dの基板上に配線される部分に相当する金属導体がパターニングされている。前記第2の誘電体シートには、ビアホール73a、73b、73c、73d、73eおよび73fに相当する部分に、貫通孔を形成され、この貫通孔に金属導体を埋め込まれることで、ビアホール73a、73b、73c、73d、73eおよび73fが形成されている。この状態で、前記第1の誘電体シートの上面と、前記第2の誘電体シートの下面(金属導体が形成されていない面)とを、接着剤を用いて貼り合わせる(配線工程)。これにより、枝回路72b、72cおよび72dの基板11上に配線される部分と基板11中に埋設されている部分75a、75bおよび75cとを、それぞれビアホール73aおよび73b、73cおよび73d、並びに73eおよび73fで連結する。このようにして、信号合成回路700を作製する。この信号合成回路700の各枝回路の他端と各トランジスタの出力端とを、電気的に接続する。このようにして、本実施形態の電力増幅器を製造可能である。
First, two types of dielectric sheets are prepared. Metal conductors are formed on both sides of the first dielectric sheet. A metal conductor is formed on one surface of the second dielectric sheet. On the upper surface of the first dielectric sheet, metal conductors corresponding to
なお、本実施形態の電力増幅器を製造する方法は、これらに限定されない。例えば、前述の電力増幅器40について説明した製造方法と同様の製造方法により、トランジスタと枝回路とが半導体基板上で一体に形成された電力増幅器として製造してもよい。
Note that the method of manufacturing the power amplifier of the present embodiment is not limited to these. For example, a transistor and a branch circuit may be manufactured as a power amplifier in which a transistor and a branch circuit are integrally formed on a semiconductor substrate by a manufacturing method similar to the manufacturing method described for the
本実施形態の信号合成分配回路および電力増幅器では、基板中に配線(埋設)されている部分の配線位置に代えて、またはそれに加え、基板中に配線されている部分の長さ(線路長)を調整してもよい。図8に、このような信号合成分配回路および電力増幅器の一例を示す。図8Aは、この信号合成分配回路および電力増幅器の平面図である。図8Bは、図8AのVI−VI方向に見た断面図である。図8において、図7と同一部分には同一符号を付している。図8Aおよび図8Bに示すとおり、この電力増幅器80は、信号合成分配回路800と、並列合成された5つのトランジスタ71a、71b、71c、71dおよび71eとを有する。
In the signal synthesis / distribution circuit and power amplifier according to the present embodiment, the length (line length) of the portion wired in the substrate instead of or in addition to the wiring position of the portion wired (embedded) in the substrate. May be adjusted. FIG. 8 shows an example of such a signal synthesis / distribution circuit and power amplifier. FIG. 8A is a plan view of the signal combining / distributing circuit and the power amplifier. 8B is a cross-sectional view seen in the VI-VI direction of FIG. 8A. In FIG. 8, the same parts as those in FIG. As shown in FIGS. 8A and 8B, the
信号合成分配回路800は、前述の枝回路72cに代えて、線路長が最も短い枝回路82cを備える。枝回路82cは、その一部(線路長:L3)が基板11中に、基板11表面(矢印Bで表す面)から所定の深さ(配線位置:H3)に埋設されて配線され、残りの部分が基板11の枝回路72aおよび72eが配線されている面(矢印Bで表す面)上に配線されている。すなわち、枝回路72b、82cおよび72dにおける基板11中に埋設されている部分75a、85bおよび75cの深さ(配線位置)は、H3で同じであり、これらの部分の長さ(線路長)が異なる。枝回路82cの一端(図8Aにおいて、左側の一端)は、トランジスタ71cの出力端に電気的に接続されている。これら以外の構成は、前述の電力増幅器70と同様である。
The signal synthesis /
この電力増幅器では、線路長が最も短い枝回路82cの基板11中に埋設されている部分85bが、枝回路72bおよび72dの基板11中に埋設されている部分75aおよび75cより、長く設定されている。このようにすることで、これらの部分の基板11中の配線位置が同じであっても、線路長が最も短い枝回路82cと、枝回路72bおよび72dとの位相変化量を揃えることができる。このため、5本の枝回路全ての位相変化量を揃えることができる。この結果、前述の電力増幅器70と同様の効果を得ることができる。この効果に加えて、基板中に埋設されている部分の配線位置を同じにすることができるので、例えば、前述の本実施形態の電力増幅器の製造方法を簡略化できる。
In this power amplifier, the
本発明の信号合成分配回路では、例えば、本実施形態で示したように、前記異なる線路長の枝回路が、2本以上であり、2本以上の異なる線路長の枝回路において、前記基板中の配線位置および線路長の少なくとも一方が、それぞれ異なっていてもよい。これにより、例えば、本実施形態で示したように、枝回路が多数であっても、前記枝回路の位相差を、全て同じとすることができる。 In the signal synthesis / distribution circuit of the present invention, for example, as shown in the present embodiment, there are two or more branch circuits having different line lengths, and two or more branch circuits having different line lengths are provided in the substrate. At least one of the wiring position and the line length may be different. Thereby, for example, as shown in the present embodiment, even when there are a large number of branch circuits, the phase differences of the branch circuits can all be made the same.
(実施形態4)
次に、本発明の信号合成分配回路およびそれを用いた本発明の電力増幅器のさらに別の一実施形態について説明する。
(Embodiment 4)
Next, another embodiment of the signal synthesis / distribution circuit of the present invention and the power amplifier of the present invention using the same will be described.
図9に、本実施形態の電力増幅器の一例の構成を示す。同図において、図4と同一部分には同一符号を付している。図9に示すとおり、この電力増幅器90は、信号合成分配回路900と、並列合成された2つのトランジスタ91aおよび91bとを有する。
FIG. 9 shows an example of the configuration of the power amplifier according to the present embodiment. In the figure, the same parts as those in FIG. As shown in FIG. 9, the
信号合成分配回路900は、基板11と、2本の枝回路92aおよび92bと、コンデンサ97と、電源供給用線路98とを備える。枝回路92aおよび92b、並びに電源供給用線路98は、それぞれの一端に結合点(信号合成点)94を有する。枝回路92aの他端(図9において、左側の一端)は、トランジスタ91aの出力端に電気的に接続されている。枝回路92bの他端(図9において、左側の一端)は、トランジスタ91bの出力端に電気的に接続されている。電源供給用線路98の他端は、コンデンサ97に電気的に接続されている。枝回路92aおよび92bは、対称には配線されておらず、枝回路92bは、枝回路92aより、その線路長が短い。なお、図示していないが、基板11の枝回路92a等が配線されている面とは反対側の面には、接地導体が配置されている。枝回路92bは、その一部が基板11中に、基板11表面から所定の深さ(配線位置)に埋設されて配線され、残りの部分が基板11の枝回路92a等が配線されている面上に配線されている。枝回路92bの基板11中に埋設されている部分95の両端は、それぞれ、ビアホール93aおよび93bを介して、基板11上の枝回路92bの残りの部分に連結されている。本実施形態の電力増幅器は、各トランジスタからの電力信号(出力信号)を、結合点(信号合成点)94で合成して増幅する電力増幅器である。本実施形態の電力増幅器では、前述の回路900は、信号合成回路として機能する。本実施形態の電力増幅器においても、前述の電力増幅器40と同様、位相ずれによる利得低下防止等の効果を得ることができる。
The signal synthesis /
本実施形態の電力増幅器のように、実装の都合上、例えば、コンデンサ等のコンポーネントが基板上に配置されることにより、枝回路が2本であっても対称に配線することができない場合がある。このような場合にも、本発明は有効である。すなわち、線路長が短い枝回路の一部または全部が、基板中に配線されていることにより、線路長が異なる2本の枝回路同士の位相変化量を揃えることができる。 As in the power amplifier of the present embodiment, for example, components such as capacitors may be arranged on the board for the sake of mounting, so that even if there are two branch circuits, wiring may not be performed symmetrically. . Even in such a case, the present invention is effective. That is, part or all of the branch circuit having a short line length is wired in the substrate, so that the phase change amounts of two branch circuits having different line lengths can be made uniform.
なお、本実施形態の電力増幅器では、2本の枝回路同士の線路長が異なるが、本発明は、この例に限定されない。例えば、3本以上の枝回路の線路長がそれぞれ異なる場合や、枝回路が基板中に埋設されていて対称に配線できない場合等にも、例えば、基板中の配線位置と線路長とを調整することで、全ての枝回路の位相変化量を揃えることができる。 In the power amplifier of this embodiment, the line lengths of the two branch circuits are different, but the present invention is not limited to this example. For example, when the line lengths of three or more branch circuits are different from each other, or when branch circuits are embedded in the substrate and cannot be symmetrically wired, for example, the wiring position and the line length in the substrate are adjusted. Thus, the phase change amounts of all branch circuits can be made uniform.
以上、説明したとおり、本発明の信号合成分配回路は、簡単な構造で枝回路間の位相ずれによる利得低下を防止可能である。本発明の信号合成分配回路は、前記の通り、電力増幅器に用いることができる。より具体的には、本発明の信号合成分配回路は、例えば、携帯電話基地局、放送局の中継局、衛星通信等に用いる高出力電力増幅器において、電力合成分配回路として使用可能である。ただし、本発明の信号合成分配回路の用途は、電力増幅器に限定されず、フェーズドアレイレーダ、デジタル信号処理回路などの各種電子機器等、広い分野に適用可能である。 As described above, the signal synthesis / distribution circuit of the present invention can prevent a gain decrease due to a phase shift between branch circuits with a simple structure. As described above, the signal synthesis / distribution circuit of the present invention can be used for a power amplifier. More specifically, the signal synthesis / distribution circuit of the present invention can be used as a power synthesis / distribution circuit in, for example, a high-output power amplifier used for a mobile phone base station, a broadcast station relay station, satellite communications, and the like. However, the use of the signal synthesis / distribution circuit of the present invention is not limited to the power amplifier, but can be applied to a wide range of fields such as various electronic devices such as a phased array radar and a digital signal processing circuit.
(付記1)基板に、信号合成点または信号分配点を有する複数の枝回路が配線され、
前記複数の枝回路の少なくとも1本の枝回路が、他の枝回路と異なる線路長であり、
前記異なる線路長の枝回路の一部または全部が、前記基板中に配線されていることを特徴とする信号合成分配回路。
(Supplementary note 1) A plurality of branch circuits having signal synthesis points or signal distribution points are wired on the substrate,
At least one branch circuit of the plurality of branch circuits has a line length different from that of other branch circuits,
A part of or all of the branch circuits having different line lengths are wired in the substrate.
(付記2)前記信号合成点または信号分配点を通る直線を中心に、前記複数の枝回路が、対称となるように前記基板に配線されていることを特徴とする付記1に記載の信号合成分配回路。 (Supplementary note 2) The signal synthesis according to supplementary note 1, wherein the plurality of branch circuits are wired to the substrate so as to be symmetrical around a straight line passing through the signal synthesis point or the signal distribution point. Distribution circuit.
(付記3)前記枝回路が、コプレーナウェーブ線路であることを特徴とする付記1または2に記載の信号合成分配回路。
(Supplementary note 3) The signal synthesis / distribution circuit according to
(付記4)複数のトランジスタと、信号合成分配回路とを有し、
前記複数のトランジスタからの出力信号を前記信号合成分配回路により合成するか、または前記複数のトランジスタへの入力信号を前記信号合成分配回路により分配し、
前記信号合成分配回路が、付記1から3のいずれかに記載の信号合成分配回路であることを特徴とする電力増幅器。
(Additional remark 4) It has a plurality of transistors and a signal composition distribution circuit,
The output signals from the plurality of transistors are combined by the signal combining / distributing circuit, or the input signals to the plurality of transistors are distributed by the signal combining / distributing circuit,
4. A power amplifier, wherein the signal synthesis / distribution circuit is the signal synthesis / distribution circuit according to any one of appendices 1 to 3.
(付記5)前記信号合成分配回路が、付記2に記載の信号合成分配回路であり、
前記複数のトランジスタが、直線状に並列に配列され、
前記信号合成点または前記信号分配点を通る直線の方向が、前記複数のトランジスタの並列な配列方向の直線に対し垂直方向であることを特徴とする付記4に記載の電力増幅器。
(Supplementary note 5) The signal synthesis / distribution circuit is the signal synthesis / distribution circuit according to
The plurality of transistors are arranged in parallel in a straight line;
The power amplifier according to appendix 4, wherein a direction of a straight line passing through the signal combining point or the signal distribution point is a direction perpendicular to a straight line in a parallel arrangement direction of the plurality of transistors.
(付記6)前記複数のトランジスタが、トランジスタチップであることを特徴とする付記4または5に記載の電力増幅器。 (Supplementary note 6) The power amplifier according to Supplementary note 4 or 5, wherein the plurality of transistors are transistor chips.
(付記7)基板に、信号合成点または信号分配点を有する複数の枝回路を配線する配線工程を含み、
前記配線工程において、
前記複数の枝回路の少なくとも1本の枝回路が、他の枝回路と異なる線路長であり、
前記異なる線路長の枝回路の一部または全部を、前記基板中に配線することを特徴とする信号合成分配回路の製造方法。
(Supplementary note 7) includes a wiring step of wiring a plurality of branch circuits having signal synthesis points or signal distribution points on a substrate,
In the wiring step,
At least one branch circuit of the plurality of branch circuits has a line length different from that of other branch circuits,
A method for manufacturing a signal synthesis / distribution circuit, wherein a part or all of the branch circuits having different line lengths are wired in the substrate.
(付記8)前記配線工程において、
前記異なる線路長の枝回路の一部または全部が無機材料に埋め込まれた状態で前記無機材料を焼結することにより、前記無機材料から前記基板を形成するとともに、前記異なる線路長の枝回路の一部または全部を、前記基板中に配線することを特徴とする付記7に記載の製造方法。
(Appendix 8) In the wiring step,
The substrate is formed from the inorganic material by sintering the inorganic material in a state where a part or all of the branch circuits having different line lengths are embedded in the inorganic material, and the branch circuit having the different line lengths is formed. The manufacturing method according to appendix 7, wherein a part or all of the wiring is wired in the substrate.
(付記9)前記配線工程において、
第1の誘電体シートと第2の誘電体シートとを準備し、
前記第1の誘電体シートの上面には、前記枝回路の前記基板中に配線される部分が形成されており、
前記第2の誘電体シートには、その上面に前記枝回路の前記基板上に配線される部分が形成され、かつ前記枝回路の前記基板上に配線される部分と前記基板中に配線される部分とを連結するビアホールが形成されており、
前記第1の誘電体シートの上面と前記第2の誘電体シート下面とを貼り合わせて、前記枝回路の前記基板上に配線される部分と前記枝回路の前記基板中に配線される部分とを前記ビアホールで連結することにより、前記基板を形成するとともに、前記異なる線路長の枝回路の一部または全部を、前記基板中に配線することを特徴とする付記7に記載の製造方法。
(Appendix 9) In the wiring step,
Preparing a first dielectric sheet and a second dielectric sheet;
On the upper surface of the first dielectric sheet, a portion to be wired in the substrate of the branch circuit is formed,
In the second dielectric sheet, a portion of the branch circuit that is wired on the substrate is formed on the upper surface, and a portion of the branch circuit that is wired on the substrate is wired in the substrate. Via holes that connect the parts are formed,
The upper surface of the first dielectric sheet and the lower surface of the second dielectric sheet are bonded together, and a portion wired on the substrate of the branch circuit and a portion wired in the substrate of the branch circuit; The manufacturing method according to appendix 7, wherein the substrate is formed by connecting the vias in the via hole, and part or all of the branch circuits having different line lengths are wired in the substrate.
10、30、700、800、900 信号合成分配回路
11、21 基板
12a、12b、12c、22a、22b、22c、32b、62a、62b、62c、72a、72b、72c、72d、72e、82c、92a、92b 枝回路
13a、13b、63a、63b、73a、73b、73c、73d、73e、73f、93a、93b ビアホール
14、34、74、94 結合点(信号合成点または信号分配点)
15、65、75a、75b、75c、85b、95 基板中に埋設されている部分
16、26 接地導体
17、47、77 結合点を通り、基板の一端部に向かって引いた直線
27 電気力線
28、29 空気中を通過する電界
31 溝
40、60、70、80、90 電力増幅器
41a、41b、41c、61a、61b、61c、71a、71b、71c、71d、71e、91a、91b トランジスタ
48、78 トランジスタの並列な配列方向の直線
97 コンデンサ
98 電源供給用線路
100 関連技術のマイクロストリップ伝送線路基板
101a 高誘電率誘電体基板
101b 低誘電率誘電体基板
102a、102b、112、122a、122b 信号伝搬導体
106 基板導体
110 関連技術の整合回路
111a 基板
111b 誘電体
120 関連技術の伝送線路基板
121a 誘電体基板
121b 誘電絶縁層
123 空洞
A、B 基板表面
H1、H2、H3 基板表面からの深さ(基板中の配線位置)
L1、L2、L3 基板表面から所定の深さを通過する部分の長さ(基板中の線路長)
10, 30, 700, 800, 900 Signal synthesis /
15, 65, 75 a, 75 b, 75 c, 85 b, 95
L1, L2, L3 The length of the part that passes a predetermined depth from the substrate surface (the line length in the substrate)
Claims (10)
前記複数の枝回路の少なくとも1本の枝回路が、他の枝回路と異なる線路長であり、
前記異なる線路長の枝回路の一部または全部が、前記基板中に配線されていることを特徴とする信号合成分配回路。 A plurality of branch circuits having signal synthesis points or signal distribution points are wired on the substrate,
At least one branch circuit of the plurality of branch circuits has a line length different from that of other branch circuits,
A part of or all of the branch circuits having different line lengths are wired in the substrate.
2本以上の異なる線路長の枝回路において、前記基板中の配線位置および線路長の少なくとも一方が、それぞれ異なることを特徴とする請求項1記載の信号合成分配回路。 There are two or more branch circuits having different line lengths,
2. The signal synthesis / distribution circuit according to claim 1, wherein at least one of a wiring position and a line length in the substrate is different in two or more branch circuits having different line lengths.
前記複数のトランジスタからの出力信号を前記信号合成分配回路により合成するか、または前記複数のトランジスタへの入力信号を前記信号合成分配回路により分配し、
前記信号合成分配回路が、請求項1から8のいずれか一項に記載の信号合成分配回路であることを特徴とする電力増幅器。 Having a plurality of transistors and a signal combining and distributing circuit;
The output signals from the plurality of transistors are combined by the signal combining / distributing circuit, or the input signals to the plurality of transistors are distributed by the signal combining / distributing circuit,
9. The power amplifier, wherein the signal synthesis / distribution circuit is the signal synthesis / distribution circuit according to any one of claims 1 to 8.
前記配線工程において、
前記複数の枝回路の少なくとも1本の枝回路が、他の枝回路と異なる線路長であり、
前記異なる線路長の枝回路の一部または全部を、前記基板中に配線することを特徴とする信号合成分配回路の製造方法。 A wiring step of wiring a plurality of branch circuits having signal synthesis points or signal distribution points on a substrate;
In the wiring step,
At least one branch circuit of the plurality of branch circuits has a line length different from that of other branch circuits,
A method for manufacturing a signal synthesis / distribution circuit, wherein a part or all of the branch circuits having different line lengths are wired in the substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009289839A JP2011130395A (en) | 2009-12-21 | 2009-12-21 | Signal combination and distribution circuit, power amplifier and method of manufacturing signal combination and distribution circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009289839A JP2011130395A (en) | 2009-12-21 | 2009-12-21 | Signal combination and distribution circuit, power amplifier and method of manufacturing signal combination and distribution circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011130395A true JP2011130395A (en) | 2011-06-30 |
Family
ID=44292434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009289839A Withdrawn JP2011130395A (en) | 2009-12-21 | 2009-12-21 | Signal combination and distribution circuit, power amplifier and method of manufacturing signal combination and distribution circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011130395A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2013094684A1 (en) * | 2011-12-20 | 2015-04-27 | 京セラ株式会社 | Electronic component storage package and electronic device |
JP2015213297A (en) * | 2014-04-14 | 2015-11-26 | 株式会社東芝 | Parallel capacitor and high-frequency semiconductor device |
WO2015178313A1 (en) * | 2014-05-21 | 2015-11-26 | 株式会社フジクラ | Printed wiring board |
JP2021078054A (en) * | 2019-11-12 | 2021-05-20 | 富士通株式会社 | Semiconductor device |
-
2009
- 2009-12-21 JP JP2009289839A patent/JP2011130395A/en not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2013094684A1 (en) * | 2011-12-20 | 2015-04-27 | 京セラ株式会社 | Electronic component storage package and electronic device |
US9386687B2 (en) | 2011-12-20 | 2016-07-05 | Kyocera Corporation | Electronic component housing package and electronic apparatus |
JP2015213297A (en) * | 2014-04-14 | 2015-11-26 | 株式会社東芝 | Parallel capacitor and high-frequency semiconductor device |
US9576737B2 (en) | 2014-04-14 | 2017-02-21 | Kabushiki Kaisha Toshiba | Parallel capacitor and high frequency semiconductor device |
WO2015178313A1 (en) * | 2014-05-21 | 2015-11-26 | 株式会社フジクラ | Printed wiring board |
CN106233825A (en) * | 2014-05-21 | 2016-12-14 | 株式会社藤仓 | Printed wiring board |
CN106233825B (en) * | 2014-05-21 | 2017-09-19 | 株式会社藤仓 | Printed wiring board |
US9807870B2 (en) | 2014-05-21 | 2017-10-31 | Fujikura Ltd. | Printed wiring board |
JP2021078054A (en) * | 2019-11-12 | 2021-05-20 | 富士通株式会社 | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101786970B1 (en) | Three-dimensional microstructures | |
US7205862B2 (en) | Waveguide-to-microstrip transition with a multi-layer waveguide shorting portion | |
US20160336638A1 (en) | Package structures having integrated waveguides for high speed communications between package components | |
US7034633B2 (en) | Coupling device using buried capacitors in multilayered substrate | |
JP7414950B2 (en) | Integrated structure with antenna elements and IC chips employing edge contact connections | |
US6617946B2 (en) | Microwave package | |
SeyyedEsfahlan et al. | 77-GHz four-element phased-array radar receiver front end | |
US20160322942A1 (en) | Improved matching techniques for wide-bandgap power transistors | |
JP2000307362A (en) | Microwave amplifier circuit, dielectric substrate raw material and microwave amplifier circuit component | |
JP2011130395A (en) | Signal combination and distribution circuit, power amplifier and method of manufacturing signal combination and distribution circuit | |
CN111224629B (en) | Radio frequency power amplifier stack, solid state cooking device and emitter | |
JP5728101B1 (en) | MMIC integrated circuit module | |
JP2008035336A (en) | High-frequency circuit device | |
JP2001196816A (en) | Power distribution circuit | |
JP2011024198A (en) | Electronic device with high frequency circuit chip mounted thereon | |
US20230140451A1 (en) | Amplifier device packages incorporating internal couplers | |
US20210391633A1 (en) | Integrated circulator system | |
US20230387047A1 (en) | Semiconductor module | |
US20240154320A1 (en) | Antenna apparatus employing coplanar waveguide interconnect between rf components | |
JP2023170889A (en) | high frequency module | |
WO2020129893A1 (en) | Coupler module | |
JP2023136491A (en) | Planar line/waveguide converter | |
JP2012142693A (en) | High frequency module | |
JPH0210601B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130305 |