JP5728101B1 - MMIC integrated circuit module - Google Patents

MMIC integrated circuit module Download PDF

Info

Publication number
JP5728101B1
JP5728101B1 JP2014019183A JP2014019183A JP5728101B1 JP 5728101 B1 JP5728101 B1 JP 5728101B1 JP 2014019183 A JP2014019183 A JP 2014019183A JP 2014019183 A JP2014019183 A JP 2014019183A JP 5728101 B1 JP5728101 B1 JP 5728101B1
Authority
JP
Japan
Prior art keywords
dielectric substrate
mmic
metal
dielectric
stepped portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014019183A
Other languages
Japanese (ja)
Other versions
JP2015146544A (en
Inventor
卓郎 田島
卓郎 田島
信 矢板
信 矢板
ホジン ソン
ホジン ソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2014019183A priority Critical patent/JP5728101B1/en
Application granted granted Critical
Publication of JP5728101B1 publication Critical patent/JP5728101B1/en
Publication of JP2015146544A publication Critical patent/JP2015146544A/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

【課題】MMIC集積回路モジュールにおける導波管マイクロストリップ線路変換器の特性バラツキを低減させる。【解決手段】MMIC集積回路モジュールの誘電体基板1には、段差部8に対向する金属壁9を設ける。段差部8との間の隙間(P)は、段差部8の高さ(L)と金属壁9の厚さ(M)を調整することにより狭くでき、これにより、電磁波を遮断できる。よって、導波管マイクロストリップ線路変換器10の特性バラツキを低減できる。【選択図】図3Variations in characteristics of a waveguide microstrip line converter in an MMIC integrated circuit module are reduced. A dielectric substrate 1 of an MMIC integrated circuit module is provided with a metal wall 9 opposed to a stepped portion 8. The gap (P) between the stepped portion 8 can be narrowed by adjusting the height (L) of the stepped portion 8 and the thickness (M) of the metal wall 9, thereby blocking electromagnetic waves. Therefore, the characteristic variation of the waveguide microstrip line converter 10 can be reduced. [Selection] Figure 3

Description

本発明は、MMIC集積回路モジュールにおける導波管マイクロストリップ線路変換器の特性バラツキを低減させる技術に関する。   The present invention relates to a technique for reducing variation in characteristics of a waveguide microstrip line converter in an MMIC integrated circuit module.

図9は、従来のMMIC集積回路モジュールにおける部分的な断面図である。図10は、図9のA−A矢視図である。   FIG. 9 is a partial cross-sectional view of a conventional MMIC integrated circuit module. FIG. 10 is an AA arrow view of FIG.

従来のMMIC集積回路モジュールでは、例えば、誘電体基板1の一方面の側(図では下側)に、金属台座200から形成した導波管21が配置される。誘電体基板1には、プローブ4、導体線路5、接地導体6が形成される。誘電体基板1、導体線路5、接地導体6はマイクロストリップ線路を構成する。導波管21には、図示しないが、図では下側にアンテナ等が接続される。誘電体基板1を覆う金属フタ7には、段差部8と枠部7aが形成される。枠部7aと段差部8の間の空間であるバックショート7bにより、導波管マイクロストリップ線路変換器が構成される(非特許文献1参照)。   In the conventional MMIC integrated circuit module, for example, a waveguide 21 formed from a metal pedestal 200 is arranged on one side (lower side in the figure) of the dielectric substrate 1. A probe 4, a conductor line 5, and a ground conductor 6 are formed on the dielectric substrate 1. Dielectric substrate 1, conductor line 5, and ground conductor 6 constitute a microstrip line. Although not shown, an antenna or the like is connected to the waveguide 21 on the lower side in the drawing. The metal lid 7 covering the dielectric substrate 1 is formed with a step portion 8 and a frame portion 7a. A waveguide microstrip line converter is configured by the back short 7b which is a space between the frame portion 7a and the stepped portion 8 (see Non-Patent Document 1).

Yi-Chi Shih, Thuy-Nhung Ton, and Long Q.Bui ,“WAVEGUIDE-TO-MICROSTRIP TRANSITIONS FOR MILLIMETER-WAVE APPLICATIONS”, IEEE MTT-S International Microwave Symposium Digest, pp. 473 - 475, vol.1, MAY 1988.Yi-Chi Shih, Thuy-Nhung Ton, and Long Q. Bui, “WAVEGUIDE-TO-MICROSTRIP TRANSITIONS FOR MILLIMETER-WAVE APPLICATIONS”, IEEE MTT-S International Microwave Symposium Digest, pp. 473-475, vol.1, MAY 1988. Lei Xia, Ruimin Xu, Bo Yan, ”LTCC-Based Highly Integrated Millimeter-Wave Receiver Front-End Module”, Int J Infrared Milli Waves, pp. 975 - 983, vol.27, 2006.Lei Xia, Ruimin Xu, Bo Yan, “LTCC-Based Highly Integrated Millimeter-Wave Receiver Front-End Module”, Int J Infrared Milli Waves, pp. 975-983, vol.27, 2006.

従来のMMIC集積回路モジュールでは、誘電体基板1と段差部8の間には隙間(図10のQ)があり、金属フタ7の加工精度や誘電体基板1との位置合わせ精度の不足により、隙間が大きくなると、バックショート7bからの電磁波が隙間から漏れ、導波管マイクロストリップ線路変換器の特性にバラツキが生じる。   In the conventional MMIC integrated circuit module, there is a gap (Q in FIG. 10) between the dielectric substrate 1 and the stepped portion 8, and due to insufficient processing accuracy of the metal lid 7 and alignment accuracy with the dielectric substrate 1, When the gap becomes large, the electromagnetic wave from the back short 7b leaks from the gap, and the characteristics of the waveguide microstrip line converter vary.

本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、MMIC集積回路モジュールにおける導波管マイクロストリップ線路変換器の特性バラツキを低減させることにある。   The present invention has been made in view of the above problems, and an object of the present invention is to reduce the characteristic variation of the waveguide microstrip line converter in the MMIC integrated circuit module.

上記の課題を解決するために、第1の本発明に係るMMIC集積回路モジュールは、外側に突出する凸部が形成された誘電体基板と、前記誘電体基板の一方面の側に積層され、前記凸部にあわせて開口部が形成された1以上の誘電体層と、前記開口部を囲むように前記誘電体層に設けられる貫通ビアおよび金属層と、前記誘電体基板の他方面に実装されるMMICと、前記他方面において、前記凸部に形成される金属層であるプローブと、前記他方面において、前記プローブと前記MMICを接続する金属層である導体線路と、前記一方面において、前記導体線路に対向するように形成される金属層である接地導体と、前記誘電体基板を前記他方面側から覆う金属フタと、前記金属フタから前記誘電体基板側に突出し、前記導体線路と立体的に交わるように設けられる段差部と、前記他方面において、前記導体線路の箇所を除き、前記段差部に対向するように配置される金属壁とを備え、前記金属フタ側と前記段差部側を当該金属フタと当該段差部とで閉じられ、前記誘電体基板側に開口する空間であるバックショートが形成されることを特徴とする。 In order to solve the above-described problem, an MMIC integrated circuit module according to the first aspect of the present invention is laminated on a dielectric substrate on which convex portions projecting outward are formed, and on one side of the dielectric substrate, Mounted on the other surface of the dielectric substrate, one or more dielectric layers having openings formed in accordance with the protrusions, through vias and metal layers provided in the dielectric layers so as to surround the openings In the MMIC, a probe that is a metal layer formed on the convex portion on the other surface, a conductor line that is a metal layer connecting the probe and the MMIC on the other surface, and the one surface, A grounding conductor, which is a metal layer formed so as to face the conductor line, a metal lid that covers the dielectric substrate from the other surface side, a metal lid that protrudes from the metal lid to the dielectric substrate side, and the conductor line; Three-dimensional And the step portion provided so as to intersect said at other side, except for the location of the conductor line, and a metal wall which is disposed so as to face the stepped portion, the said stepped portion and the metal lid side It closed with a metal lid and the step portion, the space in which a back short opening to the dielectric substrate side is formed, characterized in Rukoto.

第2の本発明に係るMMIC集積回路モジュールは、開口部と前記開口部に突出する凸部とが形成された誘電体基板と、前記誘電体基板の一方面の側に積層され、前記凸部にあわせて開口部が形成された1以上の誘電体層と、前記誘電体層の開口部を囲むように前記誘電体層に設けられる貫通ビアおよび金属層と、前記誘電体基板の他方面に実装されるMMICと、前記他方面において、前記凸部に形成される金属層であるプローブと、前記他方面において、前記プローブと前記MMICを接続する金属層である導体線路と、前記一方面において、前記導体線路に対向するように形成される金属層である接地導体と、前記誘電体基板を前記他方面側から覆う金属フタと、前記金属フタから前記誘電体基板側に突出し、前記誘電体基板の開口部を囲むように形成される段差部と、前記他方面において、前記導体線路の箇所を除き、前記段差部に対向するように配置される金属壁とを備え、前記金属フタ側と前記段差部側を当該金属フタと当該段差部とで閉じられ、前記誘電体基板側に開口する空間であるバックショートが形成されることを特徴とする。 An MMIC integrated circuit module according to a second aspect of the present invention includes a dielectric substrate in which an opening and a protrusion protruding from the opening are formed, and is laminated on one side of the dielectric substrate, and the protrusion At least one dielectric layer having an opening formed in accordance therewith, a through via and a metal layer provided in the dielectric layer so as to surround the opening of the dielectric layer, and on the other surface of the dielectric substrate. A mounted MMIC, a probe that is a metal layer formed on the convex portion on the other surface, a conductor line that is a metal layer connecting the probe and the MMIC on the other surface, and the one surface A ground conductor which is a metal layer formed so as to face the conductor line, a metal lid which covers the dielectric substrate from the other surface side, a metal lid protruding from the metal lid to the dielectric substrate side, and the dielectric Board opening And the stepped portion formed so as to surround said at other side, except for the location of the conductor line, and a metal wall which is disposed so as to face the stepped portion, the stepped portion and the metal lid side It closed with the said metal lid and said step portion, the space in which a back short opening to the dielectric substrate side is formed, characterized in Rukoto.

本発明によれば、MMIC集積回路モジュールにおける導波管マイクロストリップ線路変換器の特性バラツキを低減できる。   According to the present invention, it is possible to reduce the characteristic variation of the waveguide microstrip line converter in the MMIC integrated circuit module.

第1の実施形態に係るMMIC集積回路モジュールの断面図である。It is sectional drawing of the MMIC integrated circuit module which concerns on 1st Embodiment. 図1のMMIC集積回路モジュールにおける部分的な断面図である。FIG. 2 is a partial cross-sectional view of the MMIC integrated circuit module of FIG. 1. 図2のA−A矢視図である。It is an AA arrow line view of FIG. 図2のB−B矢視図である。It is a BB arrow line view of FIG. 第1の実施形態における導波管マイクロストリップ線路変換器の300GHz帯でのSパラメータ特性を示す図である。It is a figure which shows the S parameter characteristic in the 300 GHz band of the waveguide microstrip line converter in 1st Embodiment. 第2の実施の形態に係るMMIC集積回路モジュールにおける部分的な断面図である。It is a fragmentary sectional view in the MMIC integrated circuit module concerning a 2nd embodiment. 図6のA−A矢視図である。It is an AA arrow line view of FIG. 図6のB−B矢視図である。It is a BB arrow line view of FIG. 従来のMMIC集積回路モジュールにおける部分的な断面図である。It is a fragmentary sectional view in the conventional MMIC integrated circuit module. 図9のA−A矢視図である。It is an AA arrow line view of FIG.

以下、本発明の実施の形態について図面を参照して説明する。
[第1の実施の形態]
図1は、第1の実施形態に係るMMIC集積回路モジュールの断面図である。図2は、図1のMMIC集積回路モジュールにおける部分的な断面図である。図3は、図2のA−A矢視図である。図4は、図2のB−B矢視図である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[First Embodiment]
FIG. 1 is a cross-sectional view of the MMIC integrated circuit module according to the first embodiment. FIG. 2 is a partial cross-sectional view of the MMIC integrated circuit module of FIG. FIG. 3 is an AA arrow view of FIG. FIG. 4 is a BB arrow view of FIG.

MMIC集積回路モジュールは、外側に突出する凸部1aが形成された誘電体基板1と、誘電体基板1の一方面の側(図では下側)に積層され、凸部1aにあわせて開口部2aが形成された複数(図では3層)の誘電体層2と、開口部2aを囲むように誘電体層2に設けられる貫通ビア2bおよび金属層2cと、誘電体基板1の他方面(図では上側の面)に実装されるMMIC(モノリシックマイクロ波集積回路:monolithic microwave integrated circuit)3と、誘電体基板1の他方面(図では上側の面)において、凸部1aに形成される金属層であるプローブ4と、誘電体基板1の他方面(図では上側の面)において、プローブ4とMMIC3を接続する金属層である導体線路5と、誘電体基板1の一方面(図では下側の面)において、導体線路5に対向するように形成される金属層である接地導体6と、誘電体基板1を他方面側(図では上側)から覆う金属フタ7と、金属フタ7から誘電体基板1側に突出し、導体線路5と立体的に交わるように設けられる段差部8と、誘電体基板1の他方面(図では上側の面)において、導体線路5の箇所を除き、段差部8に対向するように配置される金属壁9とを備えることを特徴とする。   The MMIC integrated circuit module is laminated on the dielectric substrate 1 formed with a protruding portion 1a protruding outward, and on one side (lower side in the figure) of the dielectric substrate 1, and an opening is formed in accordance with the protruding portion 1a. A plurality of (three in the figure) dielectric layers 2 formed with 2a, through vias 2b and metal layers 2c provided in the dielectric layer 2 so as to surround the openings 2a, and the other surface of the dielectric substrate 1 ( The metal formed on the convex portion 1a on the MMIC (monolithic microwave integrated circuit) 3 mounted on the upper surface in the drawing and the other surface (upper surface in the drawing) of the dielectric substrate 1 The probe 4 that is a layer, the conductor line 5 that is a metal layer that connects the probe 4 and the MMIC 3 on the other surface (the upper surface in the figure) of the dielectric substrate 1, and the one surface (the lower surface in the figure) Side surface) on the conductor line 5 A grounding conductor 6 that is a metal layer formed so as to face, a metal lid 7 that covers the dielectric substrate 1 from the other surface side (upper side in the figure), and a conductor line that protrudes from the metal lid 7 to the dielectric substrate 1 side. 5 is arranged so as to face the stepped portion 8 except for the portion of the conductor line 5 on the other surface (upper surface in the drawing) of the dielectric substrate 1. And a metal wall 9.

例えば、3層の誘電体層2の下には、更に2層の誘電体層2が積層される。また、誘電体基板1の他方面の側(図では上側)にも、金属フタ7の部分を除き、誘電体層2(図では4層)が積層される。金属フタ7が配置される空間をキャビティという。キャビティは例えば、長方形である。   For example, two dielectric layers 2 are further laminated below the three dielectric layers 2. A dielectric layer 2 (four layers in the figure) is also laminated on the other surface side (upper side in the figure) of the dielectric substrate 1 except for the metal lid 7 portion. A space in which the metal lid 7 is arranged is called a cavity. The cavity is, for example, a rectangle.

誘電体基板1の材料は、例えば、比誘電率が4以下のポリイミド等のポリマー材料、石英、液晶ポリマーなどである。比誘電率の低い誘電体基板1を用いることで広帯域化が可能となる。誘電体基板1の厚さは、例えば、25μm(ミクロン)である。   The material of the dielectric substrate 1 is, for example, a polymer material such as polyimide having a relative dielectric constant of 4 or less, quartz, or a liquid crystal polymer. By using the dielectric substrate 1 having a low relative dielectric constant, it is possible to widen the bandwidth. The thickness of the dielectric substrate 1 is, for example, 25 μm (microns).

誘電体層2の材料は、例えば,セラミックス材料の一種であるLTCC(Low Temperature Confired Ceramics)である。誘電体層2の厚さは数十〜数百μmである。なお、材料は、LTCCの他に、セラミックス、セラミックスとガラスフィラーを混入したセラミックス混合材料、ポリイミド等のポリマー材料でもよく、誘電損失が小さい材料が望ましい。なお,セラミックス材料を使用する場合は、積層後に高温で焼成を行う。   The material of the dielectric layer 2 is, for example, LTCC (Low Temperature Confired Ceramics) which is a kind of ceramic material. The thickness of the dielectric layer 2 is several tens to several hundreds μm. In addition to LTCC, the material may be ceramics, a ceramic mixed material in which ceramics and a glass filler are mixed, or a polymer material such as polyimide, and a material having a small dielectric loss is desirable. When using a ceramic material, firing is performed at a high temperature after lamination.

MMIC3は、例えば、化合物半導体基板で構成される受信チップを備えるものであり、キャビティにおいて、誘電体基板1上にバンプを介してフリップチップ実装される。金属フタ7の枠部7aは、キャビティの外側の誘電体層2に密着し、こうして、MMIC3は封止される。なお、MMIC3は、誘電体基板1にワイヤボンディングで実装してもよい。   The MMIC 3 includes, for example, a receiving chip composed of a compound semiconductor substrate, and is flip-chip mounted on the dielectric substrate 1 via bumps in a cavity. The frame portion 7a of the metal lid 7 is in close contact with the dielectric layer 2 outside the cavity, and thus the MMIC 3 is sealed. The MMIC 3 may be mounted on the dielectric substrate 1 by wire bonding.

誘電体基板1には、導体線路5や接地導体6以外にも、配線パターンや貫通ビアが形成される。また、誘電体層2には、貫通ビア2bや金属層2c以外にも、配線パターンや貫通ビアが形成される。また、最上層の誘電体層2には、貫通ビアに導通するように半田バンプ23が形成される。   In addition to the conductor line 5 and the ground conductor 6, a wiring pattern and a through via are formed on the dielectric substrate 1. In addition to the through via 2b and the metal layer 2c, a wiring pattern and a through via are formed in the dielectric layer 2. Also, solder bumps 23 are formed on the uppermost dielectric layer 2 so as to be electrically connected to the through vias.

誘電体基板1の導体線路5、接地導体6および配線パターンの材料は、銅などであり、エッチングにより形成され、表面が金メッキなどで処理される。厚さは、15μm程度である。   The material of the conductor line 5, the ground conductor 6 and the wiring pattern of the dielectric substrate 1 is copper or the like, formed by etching, and the surface is processed by gold plating or the like. The thickness is about 15 μm.

誘電体層2の金属層2cおよび配線パターンの材料は、金、銀、タングステン、銅などであり、厚さは数〜数十μmであり、シルクスクリーン印刷やメッキ処理により形成される。   The material of the metal layer 2c of the dielectric layer 2 and the wiring pattern is gold, silver, tungsten, copper or the like, and has a thickness of several to several tens of μm, and is formed by silk screen printing or plating.

また、基板30には、データコネクタ31が取り付けられ、その電極31aが半田バンプ23に導通する。   A data connector 31 is attached to the substrate 30, and the electrode 31 a is electrically connected to the solder bump 23.

これにより、データコネクタ31の信号線31bは、誘電体層2と誘電体基板1の配線パターンや貫通ビア、MMIC3と誘電体基板1の間のバンプを介して、MMIC3内の配線パターンに電気的に接続される。この電気配線を介してMMIC3と外部とで信号が送受信される。   Thereby, the signal line 31b of the data connector 31 is electrically connected to the wiring pattern in the MMIC 3 via the wiring pattern of the dielectric layer 2 and the dielectric substrate 1 and the through vias and the bumps between the MMIC 3 and the dielectric substrate 1. Connected to. Signals are transmitted and received between the MMIC 3 and the outside via this electrical wiring.

また、基板30には、DCピン32が取り付けられ、DCピン32が基板30上の配線パターンを介して、半田バンプ23に導通する。   Further, DC pins 32 are attached to the substrate 30, and the DC pins 32 are electrically connected to the solder bumps 23 via a wiring pattern on the substrate 30.

これにより、DCピン32は、誘電体層2と誘電体基板1の配線パターンや貫通ビア、MMIC3と誘電体基板1の間のバンプを介して、MMIC3内の電源パターンに電気的に接続される。この電気配線を介して、MMIC3に外部から電力が供給される。   As a result, the DC pin 32 is electrically connected to the power supply pattern in the MMIC 3 via the wiring pattern of the dielectric layer 2 and the dielectric substrate 1, the through via, and the bump between the MMIC 3 and the dielectric substrate 1. . Power is supplied to the MMIC 3 from the outside via this electrical wiring.

誘電体基板1の下の3層の誘電体層2においては、開口部2aの面積が等しく、これらの誘電体層2における貫通ビア2bおよび金属層2cが擬似的に金属の壁を形成し、すなわち、導波管21が構成される。なお、導波管21を構成する誘電体層2は1層、2層または4層以上でもよい。   In the three dielectric layers 2 below the dielectric substrate 1, the area of the opening 2a is equal, and the through via 2b and the metal layer 2c in these dielectric layers 2 form a pseudo metal wall, That is, the waveguide 21 is configured. The dielectric layer 2 constituting the waveguide 21 may be one layer, two layers, or four or more layers.

貫通ビア2bの直径は、例えば、100μmである。貫通ビア2bの間隔(図2:D)は、例えば、用いる電磁波の波長の1/4以下に設定される。すなわち、周波数300GHzでは、250μm以下である。   The diameter of the through via 2b is, for example, 100 μm. The interval between the through vias 2b (FIG. 2: D) is set to ¼ or less of the wavelength of the electromagnetic wave used, for example. That is, it is 250 μm or less at a frequency of 300 GHz.

導波管21のサイズは、所定の導波管にあわせて設定され、例えば、800μm(図2;E)×400μm(図2:F)である。また、導波管21の長さ(図では、3層の誘電体層2の合計厚)は、例えば、300μmである。   The size of the waveguide 21 is set in accordance with a predetermined waveguide, and is, for example, 800 μm (FIG. 2; E) × 400 μm (FIG. 2: F). Further, the length of the waveguide 21 (the total thickness of the three dielectric layers 2 in the figure) is, for example, 300 μm.

また、2層の誘電体層2においては、開口部2aの面積が段階的に大きくなり、これらの誘電体層2における金属層2cが擬似的にホーンアンテナ22を構成する。なお、ホーンアンテナ22はレンズ等に代えてもよい。   In the two dielectric layers 2, the area of the opening 2 a increases stepwise, and the metal layer 2 c in these dielectric layers 2 constitutes the horn antenna 22 in a pseudo manner. The horn antenna 22 may be replaced with a lens or the like.

導波管21、ホーンアンテナ22は、誘電体層2と誘電体基板1の配線パターンや貫通ビア、MMIC3と誘電体基板1の間のバンプを介して、MMIC3のグランド電位配線に接続される。よって、導波管21等は、MMIC3のグランド電位と同じになる。   The waveguide 21 and the horn antenna 22 are connected to the ground potential wiring of the MMIC 3 through wiring patterns and through vias of the dielectric layer 2 and the dielectric substrate 1 and bumps between the MMIC 3 and the dielectric substrate 1. Therefore, the waveguide 21 and the like are the same as the ground potential of the MMIC 3.

誘電体基板1を導体線路5と接地導体6とで挟むことで、マイクロストリップ線路が形成される。   The microstrip line is formed by sandwiching the dielectric substrate 1 between the conductor line 5 and the ground conductor 6.

符号5aは、インピーダンス整合部であり、プローブ4とマイクロストリップ線路のインピーダンスを整合させ、反射損失を低減する。インピーダンス整合部5aとしては、例えば、線路の幅を異ならせたλ/4整合線路を用いる。   Reference numeral 5a denotes an impedance matching unit that matches the impedances of the probe 4 and the microstrip line to reduce reflection loss. As the impedance matching unit 5a, for example, a λ / 4 matching line having a different line width is used.

プローブ4は、導波管21を平面視した場合の長辺方向で中央に位置する。プローブ4の幅(図2:G)は、例えば、50μmである。誘電体基板1の基板端1cは、導波管21の端21a(長辺)と揃えて実装する。このような方法により、凸部1aの長さでプローブ4の長さを規定でき、また、実装が容易となる。   The probe 4 is located at the center in the long side direction when the waveguide 21 is viewed in plan. The width of the probe 4 (FIG. 2: G) is, for example, 50 μm. The substrate end 1 c of the dielectric substrate 1 is mounted in alignment with the end 21 a (long side) of the waveguide 21. By such a method, the length of the probe 4 can be defined by the length of the convex portion 1a, and mounting becomes easy.

凸部1aは、プローブ4のインピーダンスを低減すべく、例えば、誘電体基板1の原型となる基板から、型抜きや、レーザを用いた基板カットにより形成される。   In order to reduce the impedance of the probe 4, the convex portion 1 a is formed by, for example, removing a die from a substrate serving as a prototype of the dielectric substrate 1 or cutting a substrate using a laser.

凸部1aの幅(図2:H)は、例えば、100μmで、長さ(図2:I)は、例えば、200μmである。   The width (FIG. 2: H) of the convex portion 1a is, for example, 100 μm, and the length (FIG. 2: I) is, for example, 200 μm.

凸部1aを設けたことにより、MMIC3を実装する領域のサイズは自由に選択できるので、MMIC3のサイズを自由に選択できる。   By providing the convex portion 1a, the size of the area where the MMIC 3 is mounted can be freely selected, so that the size of the MMIC 3 can be freely selected.

金属フタ7の枠部7aと段差部8の間の空間であるバックショート7b、バックショート7bに位置する凸部1aおよびプローブ4は、導波管マイクロストリップ線路変換器10を形成する。導波管マイクロストリップ線路変換器10は、ホーンアンテナ22等で受信されて導波管21を伝導した電磁波をマイクロストリップ線路へ伝達し、また、導波管21側とマイクロストリップ線路側のインピーダンスを整合させる
バックショート7bは、金属フタ7から切削により枠部7aと段差部8を形成することで構成される。バックショート7bのサイズは、所定の導波管にあわせて設定され、例えば、800μm(図2:E)×400μm(図2:F)である。バックショート7bの高さ(図3:J)は、例えば、波長の1/4程度であり、例えば、300μmである。
The back short 7b, which is the space between the frame portion 7a of the metal lid 7 and the stepped portion 8, the convex portion 1a located in the back short 7b, and the probe 4 form a waveguide microstrip line converter 10. The waveguide microstrip line converter 10 transmits an electromagnetic wave received by the horn antenna 22 or the like and conducted through the waveguide 21 to the microstrip line, and impedances on the waveguide 21 side and the microstrip line side are transmitted. The back short 7b to be aligned is configured by forming the frame portion 7a and the stepped portion 8 from the metal lid 7 by cutting. The size of the back short 7b is set in accordance with a predetermined waveguide, and is, for example, 800 μm (FIG. 2: E) × 400 μm (FIG. 2: F). The height of the back short 7b (FIG. 3: J) is, for example, about ¼ of the wavelength, for example, 300 μm.

バックショート7bの高さ(図3:J)は、導波管21とマイクロストリップ線路のインピーダンス整合のために調整される。また、導波管21のインピーダンスを調整することによっても、導波管21とマイクロストリップ線路のインピーダンスを整合させることができる。   The height of the back short 7b (FIG. 3: J) is adjusted for impedance matching between the waveguide 21 and the microstrip line. Further, the impedance of the waveguide 21 and the microstrip line can be matched by adjusting the impedance of the waveguide 21.

導波管21のインピーダンスは、導波管21を構成する誘電体層2の層端から貫通ビア2bまでの距離(図2:K)に依存する。しかし、距離(K)が短いと、誘電体層2が破ける可能性があるので、そうならない範囲でインピーダンスを調整するのが好ましい。   The impedance of the waveguide 21 depends on the distance (FIG. 2: K) from the layer end of the dielectric layer 2 constituting the waveguide 21 to the through via 2b. However, if the distance (K) is short, the dielectric layer 2 may be broken. Therefore, it is preferable to adjust the impedance within such a range.

枠部7aと段差部8は、バックショート7bをMMIC3の格納領域から電磁的に遮断するためのもので、枠部7aの高さ(図3:J)は、例えば、300μmであり、段差部8の高さ(図3:L)は、例えば、200μmである。   The frame portion 7a and the step portion 8 are for electromagnetically shielding the back short 7b from the storage area of the MMIC 3, and the height of the frame portion 7a (FIG. 3: J) is, for example, 300 μm. The height 8 (FIG. 3: L) is, for example, 200 μm.

金属壁9は、誘電体基板1の配線パターンに対し、更にメッキを行うことにより、形成される。金属壁9の厚さ(図3:M)は、30μm程度である。   The metal wall 9 is formed by further plating the wiring pattern of the dielectric substrate 1. The thickness of the metal wall 9 (FIG. 3: M) is about 30 μm.

マイクロストリップ線路(5、6)と金属壁9の距離(図2:N)は、100μm程度である。金属壁9は、マイクロストリップ線路(5、6)を平面視した場合、これを挟んで、両側に配置される。   The distance between the microstrip line (5, 6) and the metal wall 9 (FIG. 2: N) is about 100 μm. When the microstrip lines (5, 6) are viewed in plan, the metal walls 9 are arranged on both sides with the metal walls 9 therebetween.

段差部8と金属壁9の間の隙間(図3:P)は、段差部8の高さ(L)と金属壁9の厚さ(M)を調整することにより狭くでき、これにより、電磁波を遮断できる。よって、導波管マイクロストリップ線路変換器10の特性バラツキを低減できる。   The gap (FIG. 3: P) between the stepped portion 8 and the metal wall 9 can be narrowed by adjusting the height (L) of the stepped portion 8 and the thickness (M) of the metal wall 9. Can be cut off. Therefore, the characteristic variation of the waveguide microstrip line converter 10 can be reduced.

また、金属壁9を設けることで、金属フタ7がy方向に多少ずれても、電磁波の漏れを少なくでき、導波管マイクロストリップ線路変換器10の特性バラツキを低減できる。   Further, by providing the metal wall 9, even if the metal lid 7 is slightly displaced in the y direction, the leakage of electromagnetic waves can be reduced, and the characteristic variation of the waveguide microstrip line converter 10 can be reduced.

金属壁9は、誘電体基板1に設けられる貫通ビア1bを介して金属層2cに導通し、金属層2cはMMIC3のグランド電位配線に接続される。よって、金属壁9は、MMIC3のグランド電位と同じになる。   The metal wall 9 is electrically connected to the metal layer 2 c through the through via 1 b provided in the dielectric substrate 1, and the metal layer 2 c is connected to the ground potential wiring of the MMIC 3. Therefore, the metal wall 9 becomes the same as the ground potential of the MMIC 3.

貫通ビア1bは、誘電体基板1の基板端1cに沿って、例えば、波長の1/4の間隔で設けられる。   The through vias 1b are provided along the substrate end 1c of the dielectric substrate 1, for example, at intervals of 1/4 of the wavelength.

また、金属フタ7の枠部7aが、キャビティの外側の誘電体層2に密着し、こうして、MMIC3を封止することで、実装誤差を低減できる。   Further, the frame portion 7a of the metal lid 7 is in close contact with the dielectric layer 2 outside the cavity, and thus the MMIC 3 is sealed, so that mounting errors can be reduced.

また、金属フタ7の段差部8の高さ(L)と枠部7aの高さ(J)を調整し、段差部8がキャビティの外側の金属壁9に密着し、こうして、MMIC3を封止することでも、実装誤差を低減できる。   Further, the height (L) of the stepped portion 8 of the metal lid 7 and the height (J) of the frame portion 7a are adjusted so that the stepped portion 8 is in close contact with the metal wall 9 outside the cavity, and thus the MMIC 3 is sealed. By doing so, mounting errors can be reduced.

図5は、第1の実施形態における導波管マイクロストリップ線路変換器の300GHz帯におけるSパラメータ特性を示す図である。   FIG. 5 is a diagram showing S parameter characteristics in the 300 GHz band of the waveguide microstrip line converter according to the first embodiment.

挿入損失S1は、330GHzまで平坦な帯域を有する。反射特性S2は、15dB帯域で40GHz以上の帯域を有し、良好な周波数特性を示している
[第2の実施の形態]
図6は、第2の実施形態に係るMMIC集積回路モジュールにおける部分的な断面図である。図7は、図6のA−A矢視図である。図8は、図6のB−B矢視図である。
The insertion loss S1 has a flat band up to 330 GHz. The reflection characteristic S2 has a band of 40 GHz or more in a 15 dB band, and shows a good frequency characteristic [second embodiment].
FIG. 6 is a partial cross-sectional view of the MMIC integrated circuit module according to the second embodiment. FIG. 7 is an AA arrow view of FIG. FIG. 8 is a BB arrow view of FIG.

このMMIC集積回路モジュールは、図3の隙間(P)を無くし、バックショート7bからの電磁波を確実に遮断するものである。以下、第1の実施の形態に係るMMIC集積回路モジュールとの違いを説明する。   This MMIC integrated circuit module eliminates the gap (P) in FIG. 3 and reliably blocks electromagnetic waves from the back short 7b. Hereinafter, differences from the MMIC integrated circuit module according to the first embodiment will be described.

誘電体基板1には、開口部1dが形成され、凸部1aは、開口部1dに突出する。また、段差部8は、誘電体基板1を平面視した場合、誘電体基板1の開口部1dを囲むように形成される。また、金属壁9は、誘電体基板1の開口部1dを囲むように形成された段差部8に対向するように配置される。   An opening 1d is formed in the dielectric substrate 1, and the protrusion 1a protrudes into the opening 1d. Further, the stepped portion 8 is formed so as to surround the opening 1 d of the dielectric substrate 1 when the dielectric substrate 1 is viewed in plan. The metal wall 9 is disposed so as to face the stepped portion 8 formed so as to surround the opening 1 d of the dielectric substrate 1.

金属壁9は、このように配置されるので、第1の実施形態のように、段差部8の厚さと異なる高さの枠部7aを設ける必要がない。よって、段差部8を例えば、同一の切削工程で形成でき、均一の厚さにできる。したがって、金属壁9と段差部8を密着でき、つまり、図3の隙間(P)を無くすことができ、電磁波の漏れを確実に防止できる。また、金属壁9と段差部8が接することで、両者を同電位(グランド電位)にできる。また、切削工程が少なく、金属フタ7を単純な構造にできるので、低コスト化が可能となる。   Since the metal wall 9 is arranged in this way, it is not necessary to provide the frame portion 7a having a height different from the thickness of the stepped portion 8 as in the first embodiment. Accordingly, the stepped portion 8 can be formed by, for example, the same cutting process, and can have a uniform thickness. Therefore, the metal wall 9 and the stepped portion 8 can be brought into close contact with each other, that is, the gap (P) in FIG. 3 can be eliminated, and leakage of electromagnetic waves can be reliably prevented. Further, since the metal wall 9 and the stepped portion 8 are in contact with each other, both can be set to the same potential (ground potential). In addition, since the cutting process is small and the metal lid 7 can have a simple structure, the cost can be reduced.

1…誘電体基板
1a…凸部
1b、2b…貫通ビア
1c…基板端
1d…開口部
2…誘電体層
2a…開口部
2c…金属層
3…MMIC
4…プローブ
5…導体線路
6…接地導体
7…金属フタ
7a…枠部
7b…バックショート
8…段差部
9…金属壁
10…導波管マイクロストリップ線路変換器
21…導波管
21a…導波管の端
22…ホーンアンテナ
DESCRIPTION OF SYMBOLS 1 ... Dielectric substrate 1a ... Convex part 1b, 2b ... Through-via 1c ... Substrate edge 1d ... Opening part 2 ... Dielectric layer 2a ... Opening part 2c ... Metal layer 3 ... MMIC
DESCRIPTION OF SYMBOLS 4 ... Probe 5 ... Conductor line 6 ... Grounding conductor 7 ... Metal lid 7a ... Frame part 7b ... Back short 8 ... Step part 9 ... Metal wall 10 ... Waveguide microstrip line converter 21 ... Waveguide 21a ... Waveguide End of tube 22 ... Horn antenna

Claims (2)

外側に突出する凸部が形成された誘電体基板と、
前記誘電体基板の一方面の側に積層され、前記凸部にあわせて開口部が形成された1以上の誘電体層と、
前記開口部を囲むように前記誘電体層に設けられる貫通ビアおよび金属層と、
前記誘電体基板の他方面に実装されるMMICと、
前記他方面において、前記凸部に形成される金属層であるプローブと、
前記他方面において、前記プローブと前記MMICを接続する金属層である導体線路と、
前記一方面において、前記導体線路に対向するように形成される金属層である接地導体と、
前記誘電体基板を前記他方面側から覆う金属フタと、
前記金属フタから前記誘電体基板側に突出し、前記導体線路と立体的に交わるように設けられる段差部と、
前記他方面において、前記導体線路の箇所を除き、前記段差部に対向するように配置される金属壁と
を備え
前記金属フタ側と前記段差部側を当該金属フタと当該段差部とで閉じられ、前記誘電体基板側に開口する空間であるバックショートが形成され
ことを特徴とするMMIC集積回路モジュール。
A dielectric substrate having a convex portion protruding outward;
One or more dielectric layers laminated on one side of the dielectric substrate and having openings formed in accordance with the convex portions;
A through via and a metal layer provided in the dielectric layer so as to surround the opening;
MMIC mounted on the other surface of the dielectric substrate;
A probe that is a metal layer formed on the convex portion on the other surface;
On the other side, a conductor line that is a metal layer connecting the probe and the MMIC;
On the one surface, a ground conductor, which is a metal layer formed to face the conductor line,
A metal lid that covers the dielectric substrate from the other side;
A stepped portion that protrudes from the metal lid to the dielectric substrate side and is three-dimensionally intersected with the conductor line;
On the other side, except for the location of the conductor line, a metal wall arranged to face the stepped portion, and
MMIC integrated circuit module, wherein the metal lid side of the stepped portion is closed by the said metal lid and said step portion, the Ru space in which a back short opening to the dielectric substrate side is formed.
開口部と前記開口部に突出する凸部とが形成された誘電体基板と、
前記誘電体基板の一方面の側に積層され、前記凸部にあわせて開口部が形成された1以上の誘電体層と、
前記誘電体層の開口部を囲むように前記誘電体層に設けられる貫通ビアおよび金属層と、
前記誘電体基板の他方面に実装されるMMICと、
前記他方面において、前記凸部に形成される金属層であるプローブと、
前記他方面において、前記プローブと前記MMICを接続する金属層である導体線路と、
前記一方面において、前記導体線路に対向するように形成される金属層である接地導体と、
前記誘電体基板を前記他方面側から覆う金属フタと、
前記金属フタから前記誘電体基板側に突出し、前記誘電体基板の開口部を囲むように形成される段差部と、
前記他方面において、前記導体線路の箇所を除き、前記段差部に対向するように配置される金属壁と
を備え
前記金属フタ側と前記段差部側を当該金属フタと当該段差部とで閉じられ、前記誘電体基板側に開口する空間であるバックショートが形成され
ことを特徴とするMMIC集積回路モジュール。
A dielectric substrate having an opening and a protrusion protruding from the opening;
One or more dielectric layers laminated on one side of the dielectric substrate and having openings formed in accordance with the convex portions;
A through via and a metal layer provided in the dielectric layer so as to surround the opening of the dielectric layer;
MMIC mounted on the other surface of the dielectric substrate;
A probe that is a metal layer formed on the convex portion on the other surface;
On the other side, a conductor line that is a metal layer connecting the probe and the MMIC;
On the one surface, a ground conductor, which is a metal layer formed to face the conductor line,
A metal lid that covers the dielectric substrate from the other side;
A stepped portion that protrudes from the metal lid toward the dielectric substrate and surrounds the opening of the dielectric substrate;
On the other side, except for the location of the conductor line, a metal wall arranged to face the stepped portion, and
MMIC integrated circuit module, wherein the metal lid side of the stepped portion is closed by the said metal lid and said step portion, the Ru space in which a back short opening to the dielectric substrate side is formed.
JP2014019183A 2014-02-04 2014-02-04 MMIC integrated circuit module Expired - Fee Related JP5728101B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014019183A JP5728101B1 (en) 2014-02-04 2014-02-04 MMIC integrated circuit module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014019183A JP5728101B1 (en) 2014-02-04 2014-02-04 MMIC integrated circuit module

Publications (2)

Publication Number Publication Date
JP5728101B1 true JP5728101B1 (en) 2015-06-03
JP2015146544A JP2015146544A (en) 2015-08-13

Family

ID=53437897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014019183A Expired - Fee Related JP5728101B1 (en) 2014-02-04 2014-02-04 MMIC integrated circuit module

Country Status (1)

Country Link
JP (1) JP5728101B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111786065A (en) * 2019-04-04 2020-10-16 启碁科技股份有限公司 Switching device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6623805B2 (en) * 2016-02-08 2019-12-25 富士通株式会社 Wireless communication device
US20220131252A1 (en) * 2019-02-13 2022-04-28 Nec Corporation High-frequency module and its manufacturing method
US20230035534A1 (en) * 2020-03-06 2023-02-02 Mitsubishi Electric Corporation Waveguide microstrip line converter

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136508U (en) * 1984-02-23 1985-09-10 富士通テン株式会社 Waveguide/microstrip line converter
JPH11243307A (en) * 1997-11-26 1999-09-07 Trw Inc Millimetric wave ltcc package
JP2002280809A (en) * 2001-03-21 2002-09-27 Toshiba Corp United structure of high frequency component and high frequency transmission line conversion circuit
JP2004297486A (en) * 2003-03-27 2004-10-21 Sharp Corp Multilayer substrate for low-noise blocking down converter
JP2010130433A (en) * 2008-11-28 2010-06-10 Nippon Pillar Packing Co Ltd Waveguide-strip line transducer
JP2011120155A (en) * 2009-12-07 2011-06-16 Japan Radio Co Ltd Microstrip line-wave guide converter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136508U (en) * 1984-02-23 1985-09-10 富士通テン株式会社 Waveguide/microstrip line converter
JPH11243307A (en) * 1997-11-26 1999-09-07 Trw Inc Millimetric wave ltcc package
JP2002280809A (en) * 2001-03-21 2002-09-27 Toshiba Corp United structure of high frequency component and high frequency transmission line conversion circuit
JP2004297486A (en) * 2003-03-27 2004-10-21 Sharp Corp Multilayer substrate for low-noise blocking down converter
JP2010130433A (en) * 2008-11-28 2010-06-10 Nippon Pillar Packing Co Ltd Waveguide-strip line transducer
JP2011120155A (en) * 2009-12-07 2011-06-16 Japan Radio Co Ltd Microstrip line-wave guide converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111786065A (en) * 2019-04-04 2020-10-16 启碁科技股份有限公司 Switching device

Also Published As

Publication number Publication date
JP2015146544A (en) 2015-08-13

Similar Documents

Publication Publication Date Title
US10033081B2 (en) Package structure including a package substrate having an integrated waveguide coupled to first and second integrated circuits, where the package substrate is mounted to an application board
US10103450B2 (en) Integration of area efficient antennas for phased array or wafer scale array antenna applications
US9196951B2 (en) Millimeter-wave radio frequency integrated circuit packages with integrated antennas
US11088098B2 (en) Integrated structures with antenna elements and IC chips employing edge contact connections
JP6643714B2 (en) Electronic devices and equipment
JP5728101B1 (en) MMIC integrated circuit module
US10325850B1 (en) Ground pattern for solderability and radio-frequency properties in millimeter-wave packages
US20050174190A1 (en) Connection structure of high frequency lines and optical transmission module using the connection structure
JP2798070B2 (en) Composite microwave integrated circuit
JPH09186268A (en) High-frequency semiconductor device
JP2011172173A (en) Millimeter wave circuit module and millimeter wave transceiver employing the same
JP5545904B1 (en) Waveguide microstrip line converter
US11874515B2 (en) Electronic device
JP6882951B2 (en) Circuit boards, wireless devices, and methods for manufacturing circuit boards
JP3987659B2 (en) High frequency semiconductor device
JP2023170889A (en) high frequency module
JP2004363276A (en) High-frequency circuit module
JP2001176922A (en) Connection structure of high frequency component
JP2000022042A (en) Package for high-frequency
JP2003304048A (en) High-frequency module unit and method of mounting high- frequency module
JP2011066695A (en) High frequency circuit device
JP2012142693A (en) High frequency module

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150403

R150 Certificate of patent or registration of utility model

Ref document number: 5728101

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees