JP2011128255A

JP2011128255A - 画像表示装置の検査方法

Info

Publication number: JP2011128255A
Application number: JP2009284864A
Authority: JP
Inventors: Tsuneyoshi Yamada; 恒義山田; Katsumi Tanaka; 勝美田中
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2009-12-16
Filing date: 2009-12-16
Publication date: 2011-06-30
Anticipated expiration: 2029-12-16
Also published as: JP5283610B2

Abstract

【課題】画像表示装置の検査時間の短縮化等を実現して、検査を効率化する。
【解決手段】画像表示装置は、複数の走査線及び複数のデータ線、並びにこれらの交差に
対応して設けられた複数の画素等を備える。画素駆動回路は、第１群，第２群，…，第Ｎ
群の画像信号の各々を前記データ線に供給するタイミングとの相対的な関係において各々
相違する時点となる第１，第２，…，第Ｎのラッチタイミングで、前記第１群，第２群，
…，第Ｎ群の画像信号の各々をラッチする。そして、画素駆動回路は、このようにしてラ
ッチした第１群，第２群，…，第Ｎ群の画像信号を順次、前記データ線に供給することに
よって、当該画像信号に基づく画像を前記複数の画素によって一時に表示する。
【選択図】図４

Description

本発明は、画像表示装置の検査方法の技術分野に関する。

電気エネルギーによって光学特性が変化する電気光学物質として、液晶が知られている
。液晶は印加電圧に応じて透過率が変化する。この透過率の変化は、液晶分子の配向状態
が印加電圧に応じて変化することによって得られる。
一般的に、この種の液晶表示装置は、複数の走査線と、複数のデータ線と、走査線とデ
ータ線の交差に対応して設けられた複数の画素を備え、これらの複数の画素は、画素電極
、対向電極、及びこれら画素電極と対向電極との間に挟持された液晶からなる液晶素子を
有する。このような構成の場合、画素は、走査線に選択信号が供給されることで画像信号
の受け入れ態勢を整え（より詳細に言えば、当該選択信号によってスイッチング素子がオ
ン状態となり、このスイッチング素子を介して、前記画素電極と前記データ線とが導通状
態となることを指す。）、かつ、この態勢整備にタイミングを合わせてデータ線に画像信
号が供給されることによって、駆動される。この場合、データ線に画像信号を供給するた
めに、サンプルホールド回路が利用されることが広く行われている。
このようなサンプルホールド回路を備える液晶表示装置としては、例えば以下に掲げる
特許文献１に記載されているようなものが知られている。

特開平６−２９５１６２号公報

ところで、上述の液晶表示装置を量産するにあたっては、その過程において一定の不良
品が発生することが避けられない。その原因としてよくみられるのは、例えば前記スイッ
チング素子の不良等である。
そこで、製造された液晶表示装置については、所期した性能が十全に発揮できるかどう
かを確かめるための検査が行われる。この検査の一手法には、前記サンプルホールド回路
におけるサンプルホールド・タイミングの位相調整を通じた、表示画像の目視検査がある
。この検査は、サンプルホールド・タイミングを種々に設定するとともに、その種々のタ
イミングの各々に応じた表示画面の様子を目視することで、その各々の状態（即ち、各々
のタイミング）における表示画像のうちのどの状態に係る表示画像に乱れがあるか等を確
認するものである。これにより、サンプルホールド・タイミングの最適値等を求めること
ができる。

しかしながら、従来、このような検査においては、前述した種々のサンプルホールド・
タイミングに応じた表示画像を一つ一つ表示する必要があったため、検査時間が長期化す
る、あるいは手間がかかるという問題があった。つまり、仮に、設定すべきサンプルホー
ルド・タイミングがＴ１，Ｔ２，…，Ｔｎとあったとすると、Ｔ１に対応する表示画面を
目視した後、Ｔ２に対応する表示画面を目視し、更にその後、Ｔ３に対応する表示画面を
目視する、……という作業を繰り返さなければならなかったため、その手間が非常にかか
っていたのである。

本発明は、上述した課題を解決することの可能な画像表示装置の検査方法を提供するこ
とを目的とする。

本発明の画像表示装置の検査方法は、上述した課題を解決するため、複数の走査線、及
び、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられた複数の
画素と、前記複数の走査線の各々に順次に走査信号を供給するとともに、前記複数のデー
タ線の各々に画像信号を供給することで、前記画素を駆動する画素駆動回路と、を備え、
前記複数の画素の各々は、画素電極、対向電極、並びに前記画素電極及び前記対向電極間
に挟持された電気光学物質からなる電気光学素子と、前記画素電極及び前記データ線間に
設けられ前記走査線を介して供給される前記走査信号によってオン状態及びオフ状態のい
ずれか一方の状態となるように制御されるスイッチング素子と、を備える画像表示装置
の検査方法であって、前記画素駆動回路が、その外部から第１群，第２群，…，第Ｎ群の
前記画像信号（Ｎは、正の整数）を受け取る工程と、前記画素駆動回路が、前記第１群，
第２群，…，第Ｎ群の画像信号の各々を前記データ線に供給するタイミングとの相対的な
関係において各々相違する時点となる第１，第２，…，第Ｎのラッチタイミングで、当該
第１群，第２群，…，第Ｎ群の画像信号の各々をラッチする工程と、前記画素駆動回路が
、前記第１，第２，…，第Ｎのラッチタイミングの各々においてラッチした前記第１群，
第２群，…，第Ｎ群の画像信号を順次、前記データ線に供給することによって、当該画像
信号に基づく画像を前記複数の画素によって一時に表示するとともに当該画像を検査する
工程と、を備える。

本発明によれば、画素駆動回路に供給されてくる各群の画像信号が、異なるラッチタイ
ミングにおいてラッチされる。この場合、上述において、「第１群，第２群，…，第Ｎ群
の画像信号の各々を前記データ線に供給するタイミングとの相対的な関係において各々相
違する時点となる第１，第２，…，第Ｎのラッチタイミング」というのは特に、以下のよ
うな事情を含意する。すなわち、第１群，第２群，…，第Ｎ群の画像信号のデータ線への
供給時点をＴ_１，Ｔ_２，…，Ｔ_Ｎとするとともに、これら第１群，第２群，…，第Ｎ群の
画像信号がラッチされる時点をτ_１，τ_２，…，τ_Ｎとすれば、｜Ｔ_１−τ_１｜，｜Ｔ_２
−τ_２｜，…，｜Ｔ_Ｎ−τ_Ｎ｜の各々の大きさが相互に異なるということである。
そして、本発明では、このような意味で異なるラッチタイミングでラッチされた画像信
号に基づく画像が、複数の画素からなる画像表示領域においていわば一挙に表示されるよ
うになっている。
したがって、本発明によれば、異なるラッチタイミングに応じた表示画像の検査を一挙
に行うことが可能となり、従来のように、検査時間が長期化したり、あるいは、余計な手
間がかかったりするという不都合が生じない。

なお、本明細書においては、あるときは「ラッチする」といい、あるときは「サンプル
ホールドする」ということがあるが、本明細書は、このような使い分けに特別な意味を込
める意図はなく、両用語をほぼ同義のものとみなして使用する。
また、本発明において、「一時に表示する」とは、より丁寧に言えば、“ある一時点に
おいて一斉に表示する”という意味を含む。
さらに、本発明にいう「画素駆動回路」は、前述の走査線、データ線及び画素を少なく
とも含む要素を「表示パネル」と名付けるとすると、この表示パネルと一体的に設けられ
てもよいし、あるいは、両者が個別的に別体として設けられてもよい。

この発明の画像表示装置の検査方法では、前記複数の画素が、Ａ行Ｂ列（Ａ，Ｂは正の
整数）のマトリクス状に配列されている場合において、前記画素駆動回路は、前記第１群
の画像信号に基づく画像が、前記複数の画素のうち第１行目から第α_１行目に位置する画
素において表示されるように、当該第１群の画像信号を前記データ線に供給し、前記第２
群の画像信号に基づく画像が、前記複数の画素のうち第α_２行目から第α_３行目に位置す
る画素において表示されるように、当該第１群の画像信号を前記データ線に供給し、……
…、前記第Ｎ群の画像信号に基づく画像が、前記複数の画素のうち第α_Ｎ行目から第Ａ行
目に位置する画素において表示されるように、当該第１群の画像信号を前記データ線に供
給する（ただし、以上の場合において、α_１，α_２，α_３，…，α_ＮはいずれもＡより小
さい正の整数であって、α_１＜α_２＜α_３＜…＜α_Ｎを満たす）、ように構成してもよい
。
この態様によれば、マトリクス状に配列された複数の画素において、異なるラッチタイ
ミングに応じた表示画像を好適に表示することが可能である。この態様に係る発明の、よ
り具体的な形態については、後述する実施形態において、図４等が参照されながら説明さ
れる。
なお、本態様においては、前述のα_１，α_２，α_３，…，α_Ｎに関して、α_２＝α_１＋
１，α_３＝α_２＋１，…，α_Ｎ＝α_Ｎ−１＋１が成立するのであれば、断続なき画像表示
がおこなわれることになるから、より好適である。さらに、|α_１−１|＝|α_２−α_１|＝
…＝|α_Ｎ−α_Ｎ−１|＝|Ａ−α_Ｎ|が成立するのであれば、異なるラッチタイミングに基
づく画像が、均等に、かつ均整の取れたかたちで表示されることになるから、なお好適で
ある。

本発明の実施形態に係る画像表示装置の構成を示すブロック図である。画素１１０の詳細な構成を示す図であり、ｉ行およびこれに隣接する（ｉ＋１）行と、ｊ列およびこれに隣接する（ｊ＋１）列との交差に対応する２×２の計４画素分の構成を示した図である。本実施形態に係るラッチタイミングを説明するためのタイミングチャートである。本実施形態に係る検査時に表示される画像の一例を示す図である。従来の検査時に表示される画像の一例を示す図である。本実施形態に係る検査時に表示される画像の一例を示す図であって、図４とは異なる態様を示す図である。

以下では、本発明に係る実施の形態について図１及び図２を参照しながら説明する。
図１は、本実施形態に係る電気光学装置１の全体構成を示すブロック図である。
この図１に示されるように、電気光学装置１は、表示パネル１００、走査線駆動回路１
３０、データ線駆動回路１４０及びラッチタイミング遅延指令回路１５０に大別される。
なお、ここでいう走査線駆動回路１３０及びデータ線駆動回路１４０は、本発明にいう「
画素駆動回路」の一例を構成する。

表示パネル１００には、画素がマトリクス状に配列されている。詳細には、表示パネル
１００には、２１６０行の走査線（書込走査線）１１２が図において水平のＸ方向に延在
し、３８４０列のデータ線１１４が走査線１１２と電気的な絶縁を保ちつつ、図において
垂直のＹ方向に延在している。そして、これらの走査線１１２とデータ線１１４との交差
に対応するように画素１１０がそれぞれ設けられている。したがって、本実施形態におい
て、画素１１０は、縦２１６０行×横３８４０列のマトリクス状に配列することになる。
もっとも、本発明をこの配列数に限定する趣旨ではない。

画素１１０は、図２に示すような構成をもつ。なお、図２は、簡単のため、ｉ行及びこ
れに隣接する（ｉ＋１）行と、ｊ列及びこれに隣接する（ｊ＋１）列との交差に対応する
２×２の計４画素分のみの構成を示している。ｉ、（ｉ＋１）とは、画素１１０が配列す
る行を一般的に示す記号であって、本実施形態では、１以上２１６０以下の整数であり、
ｊ、（ｊ＋１）とは、画素１１０が配列する列を一般的に示す記号であって、１以上３８
４０以下の整数である。
各画素１１０は、図２に示すように、ｎチャネル型のトランジスター（ＭＯＳ型ＦＥＴ
）１１６と液晶素子１２０とを含む。ｉ行ｊ列の画素１１０におけるトランジスターのゲ
ート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線
１１４に接続され、そのドレイン電極は液晶素子１２０の一端たる画素電極１１８に接続
されている。また、液晶素子１２０の他端は、対向電極１０８である。この対向電極１０
８は、全ての画素１１０にわたって共通であって、本実施形態では電圧ＬＣcomに保たれ
ている。

表示パネル１００は、走査線１１２や、データ線１１４、トランジスター１１６、画素
電極１１８などが形成された素子基板と、対向電極１０８が形成された対向基板とが一定
の間隙を保って、電極形成面が互いに対向するように貼り合わせられるとともに、この間
隙に液晶１０５が封止された構成となっている（図示省略）。このため、本実施形態にお
いて液晶素子１２０は、画素電極１１８と対向電極１０８とが液晶１０５を挟持した構成
となる。

走査線駆動回路１３０は、パルス状の水平同期信号（不図示）の立上り又は立下がりの
タイミングに応じて、１行目から２１６０行目の各走査線１１２に順次に、選択信号（走
査信号）Ｇ１，Ｇ２，…，Ｇ２１６０を供給する。選択信号が供給された走査線１１２に
接続された前述のトランジスター１１６はオン状態となる。これにより、当該トランジス
ター１１６に接続された画素電極１１８とデータ線１１４とは導通状態となる。選択信号
は、前述のように、１行目の走査線１１２から順に、２行目、３行目、…と供給されてい
くから、１行目に位置する画素１１０から順に、２行目、３行目、…に位置する各画素１
１０は、この順番で、各列のデータ線１１４と導通状態となっていくことになる。

データ線駆動回路１４０は、シフトレジスタ、ラッチ回路、及びＤＡ変換回路（いずれ
も不図示）を含む。シフトレジスタは、多段の単位シフト回路が直列に接続された構成を
もつ。これらの単位シフト回路の各々は、所定のタイミングにおいて、当該データ線駆動
回路１４０に供給されてくる画像信号をラッチ回路がラッチするタイミングを規定するラ
ッチ指令信号を出力する。また、ラッチ回路は、このラッチ指令信号に応じて、当該画像
信号をラッチする。
以上の場合、ラッチ回路は、表示パネル１００内の各データ線１１４に対応する画像信
号（より正確に言えば、当該各データ線１１４に接続された画素１１０に含まれる画素電
極１１８に印加すべき電圧を表現する画像信号）を順次ラッチしていく。逆に言えば、シ
フトレジスタは、ラッチ回路においてそのようなラッチが可能となるように、前記ラッチ
指令信号を当該ラッチ回路に向けて出力する。
ＤＡ変換回路は、デジタル信号たる画像信号をアナログ信号たる画像信号に変換した後
、これを前記各データ線１１４に供給する。なお、図１においては、この画像信号が、符
合ｄ１，ｄ１，ｄ２，ｄ３，…，ｄ３８４０を付されて表現されている。
なお、以下では、あるときは「ラッチする」といい、あるときは「サンプルホールドす
る」ということがあるが、既に述べたように、本明細書は、このような使い分けに特別な
意味を込める意図はなく、両用語をほぼ同義のものとみなして使用する。

このような構成を前提として、ラッチタイミング遅延指令回路１５０は、前述のラッチ
回路におけるラッチタイミングを遅延させる信号（以下、「遅延指令信号」ということが
ある。）を出力する。つまり、ラッチ回路は、シフトレジスタから送られてくるラッチ指
令信号に応じたタイミングで坦々と画像信号のラッチを繰り返していくのを通常状態とす
るが、かかる状態において、遅延指令信号が発せられた場合には、その通常状態を基準と
した上でそこから一定程度の遅延を伴いつつ画像信号のラッチを行う。この点については
、後に改めて触れる。

なお、データ線駆動回路１４０に供給されてくる画像信号は、例えば８段階、１６段階
等、所定数の段階をもつ階調を指定可能である。例えば１６段階であれば、レベル「０」
が最低階調の黒色を指定し、レベルが上がるにつれて徐々に明るさが増し、レベル「１５
」が最高階調の白色を指定する、などということになる。
また、当該画像信号の内容は、それが画素１１０へと供給される際に、走査線駆動回路
１３０がどの走査線１１２に選択信号を供給するか（つまり、どの走査線１１２を選択す
るか）に応じる。例えば走査線駆動回路１３０が、７行目の走査線１１２を選択する場合
には、データ線駆動回路１４０は、その７行目の走査線１１２に接続された画素電極１１
８に印加すべき電圧を表現する画像信号の供給を受ける。走査線１１２は、前述のように
１行目から２１６０行目まで順に選択されていくから、画像信号の内容も、これに応じて
変化していく。

以上の構成によれば、走査線１１２に選択信号（走査信号）を供給して、トランジスタ
ー１１６（スイッチング素子）をオン状態とすると、画素電極１１８に、データ線１１４
及びオン状態のトランジスター１１６を介して画像信号が供給される。選択信号が供給さ
れた走査線１１２と画像信号が供給されたデータ線１１４との交差に対応する液晶素子１
２０には、当該画像信号に係る電圧と対向電極１０８に印加された電圧ＬＣcomとの差電
圧が書き込まれる。なお、走査線１１２への選択信号の供給が停止されると、トランジス
ター１１６はオフ状態となるが、液晶素子１２０は、トランジスター１１６が導通状態と
なったときに書き込まれた電圧を、その容量性によって保持する。

本実施形態においては、このような構成をもつ電気光学装置１を量産する場合等におい
て当該電気光学装置１を検査する方法、特に、前述のデータ線駆動回路１４０におけるサ
ンプルホールド・タイミングを種々に設定するとともに、その種々のタイミングの各々に
応じた表示画面の様子を目視する検査に係る方法について特徴がある。本実施形態では特
に、以下では、この点について、上で参照した図１及び図２に加えて、新たに図３を適宜
参照しながら説明する。

図３において、原クロック信号ＤＣＬＫは例えば２７ＭＨｚの周波数をもつ。
クロック信号ＣＫＨ１及びＣＫＨ２は、この原クロック信号ＤＣＬＫに基づいて生成さ
れる。図からわかるように、双方は相互に反転関係にある。また、スタート信号ＳＴＨは
、クロック信号ＣＫＨ１及びＣＫＨ２と図に示すような関係において、所定の期間、ロー
レベルからハイレベルに遷移する期間をもつ信号である。これらのクロック信号ＣＫＨ１
及びＣＫＨ２、並びにスタート信号ＳＴＨは、データ線駆動回路１４０、特にこれを構成
するシフトレジスタに含まれる初段の単位シフト回路に供給される（図１参照）。

初段の単位シフト回路がスタート信号ＳＴＨの入力を受けると、当該初段の単位シフト
回路は、クロック信号ＣＫＨ１又はＣＫＨ２がハイレベルに遷移するタイミングに合わせ
て、当該スタート信号ＳＴＨの入力に応じた出力信号を第２段目のシフト回路に供給する
。以下、後段の単位シフト回路が前段の単位シフト回路から当該出力信号を受けると、当
該後段の単位シフト回路は、クロック信号ＣＫＨ１又はＣＫＨ２の遷移に応じて、その更
に後段の単位シフト回路に順次、出力信号を供給していく。そして、これら多段の単位シ
フト回路の各々は、自身が前記出力信号を供給するタイミングにおいて、ラッチ回路に向
けて、ラッチ指令信号をも同時に出力する。図３に示されているＳＲ１，ＳＲ２，ＳＲ３
，…は、このラッチ指令信号を表現している（あるいは、前記出力信号を表現していると
みることも可能である。）。

ラッチ回路は、このように出力されたラッチ指令信号に応じ、かつ、当該ラッチ指令信
号が第何段目の単位シフト回路から出力されたものであるかに応じて、当該単位シフト回
路の段数に対応するデータ線１１４に対応する画像信号をラッチする。図３においては、
ラッチ指令信号ＳＲ１，ＳＲ２，ＳＲ３，…の立下りのタイミングが、このラッチタイミ
ングを表している。

ここで本実施形態においては、このラッチタイミングが、表示パネル１００の全画素１
１０にもれなく画像信号が供給されるまでの間に変更される点に特徴がある。
すなわち、本実施形態においては、前述したようなラッチタイミングが、１行目の走査
線１１２から３８４０行目の走査線１１２に至るまで、全く変更されずに適用されるので
はない。その途中においてラッチタイミングは変更を受ける。これは、ラッチタイミング
遅延指令回路１５０が所定の時期に、遅延指令信号を発することによっている。ラッチ回
路はこれを受けて、当該所定の時期以降、ラッチ指令信号ＳＲ１，ＳＲ２，ＳＲ３，…の
立下りの時点から所定時間遅延した時点においてラッチを行う。図３においては、当初は
、ラッチ指令信号ＳＲ１，ＳＲ２，ＳＲ３，…の立下りの時点と同時にラッチが行われて
いたのに対して、後に至ると、そこから時間ｔだけ遅れた時点においてラッチが行われる
ことが表されている（図中、「ＳＨＳ０」及び「ＳＨＳ１」とあるのは、各々異なる“サ
ンプルホールド・タイミング”を表現している。なお、図中のＲ，Ｇ，Ｂはそれぞれ、赤
色用、緑色用、青色用の画像信号を意味している。）
これによると、ＤＡ変換回路からアナログ信号たる画像信号がデータ線１１４に送り出
されるタイミングがずらされない限りは、その供給タイミングと、前記のラッチタイミン
グとの間には、これらの相対的な関係において“ずれ”が生じることになる。そして、こ
のずれは、表示パネル１００において表示される画像の品質に影響を及ぼす。

本実施形態において更に、以上に述べたようなラッチタイミングの変更が、複数回行わ
れる。すなわち、例えば、
（ｉ）１行目から２７０行目までの走査線１１２に関してはサンプルホールド・タイミン
グＳＨＳ０、
（ｉｉ）２７１行目から５４０行目までの走査線１１２に関してはサンプルホールド・タ
イミングＳＨＳ１、
（ｉｉｉ）５４１行目から８１０行目までの走査線１１２に関してはサンプルホールド・
タイミングＳＨＳ２、
（ｉｖ）８１１行目から１０８０行目までの走査線１１２に関してはサンプルホールド・
タイミングＳＨＳ３、
（ｖ）１０８１行目から１３５０行目までの走査線１１２に関してはサンプルホールド・
タイミングＳＨＳ４、
（ｖｉ）１３５１行目から１６２０行目までの走査線１１２に関してはサンプルホールド
・タイミングＳＨＳ５、
（ｖｉｉ）１６２１行目から１８９０行目までの走査線１１２に関してはサンプルホール
ド・タイミングＳＨＳ６、
（ｖｉｉｉ）１８９１行目から２１６０行目までの走査線１１２に関してはサンプルホー
ルド・タイミングＳＨＳ７、
などというようである。
このようなラッチタイミングの変更は、前記（ｉ）〜（ｖｉｉｉ）の各場合間の切り替
わりの時点の各々において、ラッチタイミング遅延指令回路１５０が遅延指令信号を発し
ていることによっている。なお、この例においては、本発明にいう「第１群の画像信号」
とは、前記（ｉ）の場合、即ち１行目から２７０行目までの走査線１１２に対応する各画
素１１０に向けて供給されるべき一群の画像信号を意味することになる。「第２群の画像
信号」以下も同様である。

これによると、表示パネル１００には、例えば図４に示すような画像が表示される。図
において、ＳＨＳ０〜ＳＨＳ７は、上に述べた通りの意味である。また、この図４におい
ては、縦一線に伸びるライン状の画像が表示される例が示されている。サンプルホールド
・タイミングＳＨＳ０〜ＳＨＳ７の相違が画質に与える影響は、このようなライン状の画
像のどの部分に乱れ（例えば、ラインが歪む、曲がる、ぼやける等々）等が生じているか
を目視することによって確認することができる。

このような画像表示が行われることから、本実施形態においては次のような効果が奏さ
れる。すなわち、上述のように、ＤＡ変換回路からデータ線１１４への画像信号の供給タ
イミングと、ラッチタイミングとの間に、これらの相対的関係からみた“ずれ”が生じる
と、これは表示画像の品質に影響を与えることになるが、本実施形態においては、この影
響の様子を１個の表示画像を目視するだけで確認することができるのである。これは前述
のように、本実施形態において、１個の画像を表示するまでの間に、ラッチタイミングが
幾度も変更されていることによっている。
例えば、先に参照した図４においては、この図に示される１個の画像を目視するだけで
、８個のサンプルホールド・タイミングＳＨＳ０〜ＳＨＳ７の相違の影響を一挙に目視検
査することが可能である。具体的には例えば、符合Ｑを付した領域の画像が最も好適な画
像を表示しているというのであれば、サンプルホールド・タイミング「ＳＨＳ６」が最適
値である、などといった判断を行うことが容易に可能であるし、あるいは、その最適値の
周囲の画像の乱れがさほど大きくはないのであれば、サンプルホールド・タイミング「Ｓ
ＨＳ５」や「ＳＨＳ７」は、許容され得るマージンである、などといった判断を行うこと
も容易に可能である。いずれにせよ、この図４に示す画像を一瞥するだけで、極めて効率
的な検査を行うことが可能となるのである。

この点、従来においては、前述したようなサンプルホールド・タイミングの相違に基づ
く影響を推し量るためには、図５に示すように、１個のサンプルホールド・タイミングＳ
ＨＳ０に基づく１個の画像を表示した後これを目視検査し、続いてＳＨＳ１に基づく１個
の画像を表示した後これを目視検査し、……という作業を繰り返さなければならなかった
ことを考えると、本実施形態に係る検査方法が極めて優位に立つことが明らかである。

以上、本発明に係る実施の形態について説明したが、本発明に係る画像表示装置は、上
述した形態に限定されることはなく、各種の変形が可能である。
（１）上記実施形態においては、１個の画像を表示するまでの間に、８個のサンプルホ
ールド・タイミングが適用されているが、本発明はかかる形態に限定されない。例えば、
図６に示すように、６個のサンプルホールド・タイミングが適用されて一画面が構成され
てもよいし、その他の個数のサンプルホールド・タイミングが適用されて一画面が構成さ
れてもよい。要するに、本発明は、サンプルホールド・タイミングの切替回数を特に限定
するものではなく、それが１回であったり、また、８回以上であったり等々であってよい
のである（ちなみに、上記実施形態の例における切替回数は、７回ということになる。）
。

（２）上記実施形態では、素子基板と対向基板との関係について特に詳細に述べていな
いが、これらの基板は、例えば素子基板として半導体基板を用い、対向基板としてガラス
等の透明基板を用いて作られることなどが可能である。素子基板が半導体基板を用いて作
られるのであれば、この素子基板の上には、画素１１０等のほかに、前述した走査線駆動
回路１３０、データ線駆動回路１４０をも一緒に作りこむことが可能である。このように
、図１に示す各要素は、１枚の基板の上に一緒に作りこまれてもよい。もっとも、本発明
はかかる形態に限定されるわけではなく、例えば画素１１０等と、走査線駆動回路１３０
、データ線駆動回路１４０とはそれぞれ、別体として準備されてもよい。
（３）上記実施形態においては、表示パネル１００は液晶パネルであるが、本発明は、
かかる形態に限定されない。例えば、本発明に言う「表示パネル」は有機ＥＬ装置等であ
ってよい。

１……画像表示装置、１００……表示パネル、１１０……画素、１１６……トランジスタ
ー、１１８……画素電極、１０８……対向電極、１０５……液晶、１２０……液晶素子、
１１２……走査線、１１４……データ線、１３０……走査線駆動回路、１４０……データ
線駆動回路、１５０……ラッチタイミング遅延指令回路

Claims

複数の走査線、及び、複数のデータ線と、
前記走査線と前記データ線との交差に対応して設けられた複数の画素と、
前記複数の走査線の各々に順次に走査信号を供給するとともに、前記複数のデータ線の
各々に画像信号を供給することで、前記画素を駆動する画素駆動回路と、を備え、
前記複数の画素の各々は、
画素電極、対向電極、並びに、前記画素電極及び前記対向電極間に挟持された電気光学
物質からなる電気光学素子と、
前記画素電極及び前記データ線間に設けられ前記走査線を介して供給される前記走査信
号によってオン状態及びオフ状態のいずれか一方の状態となるように制御されるスイッチ
ング素子と、
を備える画像表示装置の検査方法であって、
前記画素駆動回路が、その外部から第１群，第２群，…，第Ｎ群の前記画像信号（Ｎは
、正の整数）を受け取る工程と、
前記画素駆動回路が、前記第１群，第２群，…，第Ｎ群の画像信号の各々を前記データ
線に供給するタイミングとの相対的な関係において各々相違する時点となる第１，第２，
…，第Ｎのラッチタイミングで、当該第１群，第２群，…，第Ｎ群の画像信号の各々をラ
ッチする工程と、
前記画素駆動回路が、前記第１，第２，…，第Ｎのラッチタイミングの各々においてラ
ッチした前記第１群，第２群，…，第Ｎ群の画像信号を順次、前記データ線に供給するこ
とによって、当該画像信号に基づく画像を前記複数の画素によって一時に表示するととも
に当該画像を検査する工程と、
を備えることを特徴とする画像表示置の検査方法。
前記複数の画素が、Ａ行Ｂ列（Ａ，Ｂは正の整数）のマトリクス状に配列されている場
合において、
前記画素駆動回路は、
前記第１群の画像信号に基づく画像が、前記複数の画素のうち第１行目から第α_１行目
に位置する画素において表示されるように、当該第１群の画像信号を前記データ線に供給
し、
前記第２群の画像信号に基づく画像が、前記複数の画素のうち第α_２行目から第α_３行
目に位置する画素において表示されるように、当該第１群の画像信号を前記データ線に供
給し、
………、
前記第Ｎ群の画像信号に基づく画像が、前記複数の画素のうち第α_Ｎ行目から第Ａ行目
に位置する画素において表示されるように、当該第１群の画像信号を前記データ線に供給
する、
（ただし、以上の場合において、α_１，α_２，α_３，…，α_ＮはいずれもＡより小さい
正の整数であって、α_１＜α_２＜α_３＜…＜α_Ｎを満たす）
ことを特徴とする画像表示置の検査方法。