JP2011109331A

JP2011109331A - Transimpedance amplifier

Info

Publication number: JP2011109331A
Application number: JP2009261148A
Authority: JP
Inventors: Akihiro Moto; 昭宏本; Keiji Tanaka; 啓二田中
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2009-11-16
Filing date: 2009-11-16
Publication date: 2011-06-02
Anticipated expiration: 2029-11-16
Also published as: JP5418162B2

Abstract

<P>PROBLEM TO BE SOLVED: To reduce current consumption of a transimpedance amplifier which processes high-speed signals. <P>SOLUTION: The transimpedance amplifier has a differential amplifying circuit 9, a main TIA core 5, and a dummy TIA core 7. The main TIA core 5 converts current signals from a photoreceptor 1 to voltage signals, and then outputs them to the differential amplifying circuit 9. The dummy TIA core 7 outputs a reference signal to the differential amplifying circuit 9. The absolute value of an output impedance from the dummy TIA core 7 is greater than the absolute value of an output impedance from the main TIA core 5 in the low frequency side, and is equal to the absolute value of an output impedance from the main TIA core 5 in the high frequency side. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、トランスインピーダンスアンプに関する。 The present invention relates to a transimpedance amplifier.

特許文献１には高速伝送用のトランスインピーダンスアンプについての技術が開示されている。特許文献１のトランスインピーダンスアンプは、第１及び第２のインピーダンス変換増幅回路と、出力バッファ回路とを備える。第１のインピーダンス変換増幅回路は、電流信号を入力し電圧信号に変換する。出力バッファ回路は、第１のインピーダンス変換増幅回路の信号出力端子に接続されている入力端子を有する。第２のインピーダンス変換増幅回路は、第１のインピーダンス変換増幅回路と同一構成を具備しており、出力バッファ回路の参照電位端子に接続されている出力端子を有する。 Patent Document 1 discloses a technique regarding a transimpedance amplifier for high-speed transmission. The transimpedance amplifier of Patent Document 1 includes first and second impedance conversion amplifier circuits and an output buffer circuit. The first impedance conversion amplifier circuit receives a current signal and converts it into a voltage signal. The output buffer circuit has an input terminal connected to the signal output terminal of the first impedance conversion amplifier circuit. The second impedance conversion amplifier circuit has the same configuration as the first impedance conversion amplifier circuit, and has an output terminal connected to the reference potential terminal of the output buffer circuit.

特開２００２−７６７９３号公報Japanese Patent Laid-Open No. 2002-76793

しかし、引用文献１のトランスインピーダンスアンプの場合、高速伝送に対応できるような高い平衡性を得るため第１及び第２のインピーダンス変換増幅回路が同一構成を具備するので、単一のインピーダンス変換増幅回路を有するトランスインピーダンスアンプの場合に比較して消費電流が多くなる。
平衡性が低いと、入力信号に対して電源やＧＮＤに揺れ（コモンモードの揺れ）が生じる。このコモンモード(同相)の揺れは、第１及び第２のインピーダンス変換増幅回路の後段にある増幅回路（出力バッファ回路）の入力において、同相ではなく差動信号として捉えられ、本来の信号ではないのに増幅されて出力される。この結果、本来増幅したい信号に余計なノイズが重畳され、信号の品質が低下する。 However, in the case of the transimpedance amplifier of the cited document 1, since the first and second impedance conversion amplifier circuits have the same configuration in order to obtain high balance that can cope with high-speed transmission, a single impedance conversion amplifier circuit is provided. Compared with the case of a transimpedance amplifier having a large current consumption.
When the balance is low, the power supply and GND swing (common mode swing) with respect to the input signal. This common mode (in-phase) fluctuation is captured as a differential signal instead of an in-phase signal at the input of the amplifier circuit (output buffer circuit) at the subsequent stage of the first and second impedance conversion amplifier circuits, and is not an original signal. It is amplified and output. As a result, extra noise is superimposed on the signal that is originally desired to be amplified, and the quality of the signal is reduced.

また、高周波（１０ＧＨｚより大）では寄生成分が大きくなって、第１及び第２のインピーダンス変換増幅回路の後段にある増幅回路等及びパッケージと、トランスインピーダンスアンプの外部にあるＩＣ等とからなる系においてインピーダンスの整合に乱れが生じ、必然的にトランスインピーダンスアンプの外部からの反射信号が大きくなる（トランスインピーダンスアンプの外部からの反射信号は、１０ＧＨｚ以下の低周波においては比較的小さい）。一方、第１及び第２のインピーダンス変換増幅回路の後段にある増幅回路の入力部とトランスインピーダンスアンプの出力端との間には、トランスインピーダンスアンプ内の配線間容量や空間結合等の結合成分が存在する。容量性インピーダンスの式１／ｊωＣからもわかるように高周波（ωの値が比較的大きい）ほど結合しやすい(低インピーダンスとして現れる)。このため、反射信号に含まれるコモンモード(同相)の揺れが、トランスインピーダンスアンプ内の電源ラインやＧＮＤを伝わってトランスインピーダンスアンプ内を入力端側へ遡る。従って、トランスインピーダンスアンプの構成が高度にアイソレーションされていない場合には、第１及び第２のインピーダンス変換増幅回路の後段にある増幅回路の入力において平衡性が保たれていなければ、この増幅回路における正相及び逆相の入力が同相で揺れず差動信号として変換され、本来の信号ではないのに出力バッファ回路によって増幅される。このようにして増幅された信号はさらに同様の反射を招き、この結果、発振する。このように、第１及び第２のインピーダンス変換増幅回路の後段にある増幅回路の入力における平衡性が信号の品質に及ぼす影響は、１０ＧＨｚ以下の比較的低い周波数の場合には反射信号及び結合成分が小さいので比較的低いが、１０ＧＨｚより大きい高周波の場合には比較的高い。 In addition, a parasitic component becomes large at a high frequency (greater than 10 GHz), and a system including an amplifier circuit and the package at the subsequent stage of the first and second impedance conversion amplifier circuits, and an IC and the like outside the transimpedance amplifier. In this case, the impedance matching is disturbed and the reflected signal from the outside of the transimpedance amplifier is inevitably increased (the reflected signal from the outside of the transimpedance amplifier is relatively small at a low frequency of 10 GHz or less). On the other hand, between the input part of the amplifier circuit in the subsequent stage of the first and second impedance conversion amplifier circuits and the output terminal of the transimpedance amplifier, there is a coupling component such as a capacitance between wires in the transimpedance amplifier and spatial coupling. Exists. As can be seen from the capacitive impedance equation 1 / jωC, the higher the frequency (relatively larger value of ω), the easier the coupling (appears as a low impedance). For this reason, the common mode (in-phase) fluctuation included in the reflected signal travels through the power supply line and GND in the transimpedance amplifier and goes back to the input end side in the transimpedance amplifier. Therefore, if the configuration of the transimpedance amplifier is not highly isolated, the amplifier circuit is not balanced if the input of the amplifier circuit at the subsequent stage of the first and second impedance conversion amplifier circuits is not balanced. The positive-phase and negative-phase inputs are converted into differential signals without shaking in the same phase, and are amplified by the output buffer circuit although they are not original signals. The signal amplified in this way further causes similar reflection, and as a result oscillates. As described above, the influence of the balance at the input of the amplifier circuit at the subsequent stage of the first and second impedance conversion amplifier circuits on the signal quality is such that the reflected signal and the coupling component at a relatively low frequency of 10 GHz or less. Is relatively low, but is relatively high for high frequencies greater than 10 GHz.

そこで本発明の目的は、高速信号を処理するトランスインピーダンスアンプの消費電流を低減することである。 Accordingly, an object of the present invention is to reduce the current consumption of a transimpedance amplifier that processes high-speed signals.

本発明のトランスインピーダンスアンプは、受光素子から出力される電流信号が入力するトランスインピーダンスアンプであって、差動増幅回路と、前記受光素子及び前記差動増幅回路に接続されており前記受光素子からの前記電流信号を電圧信号に変換し、この電圧信号を前記差動増幅回路に出力する第１の増幅回路と、前記差動増幅回路に接続されており前記差動増幅回路に基準信号を出力する第２の増幅回路とを備え、前記第１の増幅回路は、前記電圧信号を出力する第１のトランジスタと、前記第１のトランジスタ及び前記差動増幅回路に接続された第１の出力端子と、前記第１のトランジスタに電流を供給するための電流供給源に接続された第１の電源端子と、前記第１の電源端子と前記第１の出力端子との間に設けられた第１の電気回路と、を有し、前記第２の増幅回路は、前記基準信号を出力する第２のトランジスタと、前記第２のトランジスタ及び前記差動増幅回路に接続された第２の出力端子と、前記第２のトランジスタに電流を供給するための電流供給源に接続された第２の電源端子と、前記第２の電源端子と前記第２の出力端子との間に設けられた第２の電気回路と、を有し、前記第１の電気回路は、第１の抵抗素子を有し、前記第２の電気回路は、前記第２の電源端子と前記第２の出力端子との間において直列に設けられた第２及び第３の抵抗素子と、前記第２の電源端子と前記第３の抵抗素子との間において前記第２の抵抗素子と並列に設けられた容量素子とを有する、ことを特徴とする。更に、本発明のトランスインピーダンスアンプでは、前記第３の抵抗素子は前記第１の抵抗素子と同一の特性を有するのが好ましい。 The transimpedance amplifier of the present invention is a transimpedance amplifier that receives a current signal output from a light receiving element, and is connected to the differential amplifier circuit, the light receiving element, and the differential amplifier circuit. The current signal is converted into a voltage signal, and the voltage signal is output to the differential amplifier circuit. The first amplifier circuit is connected to the differential amplifier circuit, and the reference signal is output to the differential amplifier circuit. A first amplifier that outputs the voltage signal, and a first output terminal connected to the first transistor and the differential amplifier circuit. A first power supply terminal connected to a current supply source for supplying a current to the first transistor, and a first power supply terminal provided between the first power supply terminal and the first output terminal. of A second circuit that outputs the reference signal, a second output terminal connected to the second transistor and the differential amplifier circuit, and A second power supply terminal connected to a current supply source for supplying a current to the second transistor; and a second electricity provided between the second power supply terminal and the second output terminal. The first electric circuit includes a first resistance element, and the second electric circuit is connected in series between the second power supply terminal and the second output terminal. A second resistive element and a third resistive element, and a capacitive element provided in parallel with the second resistive element between the second power supply terminal and the third resistive element. It is characterized by. Furthermore, in the transimpedance amplifier according to the present invention, it is preferable that the third resistance element has the same characteristics as the first resistance element.

本発明のトランスインピーダンスアンプでは、特に、前記第１の増幅回路は、第３のトランジスタを更に有し、前記第２の増幅回路は、第４のトランジスタを更に有し、前記第３のトランジスタの制御端子は、抵抗素子を介して前記第１のトランジスタの接地用端子に接続され、前記第３のトランジスタの電流端子は、抵抗素子を介して、前記第３のトランジスタに電流を供給するための電流供給源に接続された第３の電源端子に接続され、前記第１のトランジスタの制御端子は、前記第３のトランジスタの前記電流端子に接続され、前記第１のトランジスタの電流端子は、前記第１の抵抗素子と前記第１の出力端子とに接続されており、前記第４のトランジスタの制御端子は、抵抗素子を介して前記第２のトランジスタの接地用端子に接続され、前記第４のトランジスタの電流端子は、抵抗素子を介して、前記第４のトランジスタに電流を供給するための電流供給源に接続された第４の電源端子に接続され、前記第２のトランジスタの制御端子は、前記第４のトランジスタの前記電流端子に接続され、前記第２のトランジスタの電流端子は、前記第３の抵抗素子と前記第２の出力端子とに接続されている。 In the transimpedance amplifier according to the present invention, in particular, the first amplifier circuit further includes a third transistor, the second amplifier circuit further includes a fourth transistor, and the third transistor includes: The control terminal is connected to the ground terminal of the first transistor via a resistance element, and the current terminal of the third transistor is used to supply current to the third transistor via the resistance element. A third power supply terminal connected to a current supply source; a control terminal of the first transistor is connected to the current terminal of the third transistor; a current terminal of the first transistor is The first resistor is connected to the first output terminal, and the control terminal of the fourth transistor is connected to the ground terminal of the second transistor via the resistor. The current terminal of the fourth transistor is connected to a fourth power supply terminal connected to a current supply source for supplying a current to the fourth transistor via a resistance element, and the second transistor A control terminal of the transistor is connected to the current terminal of the fourth transistor, and a current terminal of the second transistor is connected to the third resistance element and the second output terminal.

第２の増幅回路は、基準信号を出力できればよく、高速で動作する必要がないので、第１の増幅回路よりも低い消費電流で動作するように設計されるのが一般的である。第２の増幅回路の構成を、抵抗素子の抵抗値を除いて第１の増幅回路と同様とし、第２の増幅回路の複数の抵抗素子の抵抗値を第１の増幅回路の抵抗値と異なるように調整することによって、所望とする基準信号の出力を可能としつつ、消費電流を低減できる。しかし、第２の増幅回路の抵抗素子の抵抗値が第１の増幅回路の抵抗素子の抵抗値と異なる場合、第１及び第２の増幅回路の後段にある差動増幅回路の入力において、正相側（第１の増幅回路に接続されている入力）と逆相側（第２の増幅回路に接続されている入力）との間においてインピーダンスの不整合が生じることとなり、差動増幅回路の入力における平衡性（第１の増幅回路と第２の増幅回路の対称性）が損なわれ、高速信号の品質劣化を招く。そこで、本発明のトランスインピーダンスアンプによれば、基準信号を出力する第２の増幅回路の第２の出力端子に第３の抵抗素子が接続され、第３の抵抗素子と第２の電源端子との間に第２の抵抗素子及び容量素子が並列に設けられている。従って、第２の電気回路に流れる電流の周波数が高いと（高速信号に対しては）、第２の電気回路のインピーダンスは第３の抵抗素子の抵抗値に近づく。特に、第１の抵抗素子と第３の抵抗素子とが同一特性を有する場合、第２の電気回路に流れる電流の周波数が高いと第２の電気回路のインピーダンスは第１の電気回路のインピーダンスと同様となり、第１の増幅回路の出力インピーダンスと第２の増幅回路の出力インピーダンスとは整合する。よって、トランスインピーダンスアンプ３は、高速信号に対して、第１の増幅回路と第２の増幅回路の出力インピーダンスが整合するので、高速動作時に懸念されるコモン−差動変換、差動−コモン変換のモード変換が抑制される。そして、第２の増幅回路の複数の抵抗素子の抵抗値を調整することによって、高速信号のＤＣ動作点における消費電流を低減できる。このようにして、第2の電気回路を使用することによって、第２の増幅回路の消費電流を削減しつつ高速動作が可能なトランスインピーダンスアンプを実現できる。 The second amplifier circuit only needs to be able to output a reference signal and does not need to operate at a high speed. Therefore, the second amplifier circuit is generally designed to operate with a lower current consumption than the first amplifier circuit. The configuration of the second amplifier circuit is the same as that of the first amplifier circuit except for the resistance value of the resistance element, and the resistance values of the plurality of resistance elements of the second amplifier circuit are different from the resistance values of the first amplifier circuit. By adjusting in this way, it is possible to reduce the current consumption while enabling the output of a desired reference signal. However, when the resistance value of the resistor element of the second amplifier circuit is different from the resistance value of the resistor element of the first amplifier circuit, the input value of the differential amplifier circuit at the subsequent stage of the first and second amplifier circuits is positive. An impedance mismatch occurs between the phase side (input connected to the first amplifier circuit) and the opposite phase side (input connected to the second amplifier circuit), and the differential amplifier circuit The balance at the input (symmetry between the first amplifier circuit and the second amplifier circuit) is lost, and the quality of the high-speed signal is deteriorated. Therefore, according to the transimpedance amplifier of the present invention, the third resistor element is connected to the second output terminal of the second amplifier circuit that outputs the reference signal, and the third resistor element, the second power supply terminal, A second resistive element and a capacitive element are provided in parallel. Therefore, when the frequency of the current flowing through the second electric circuit is high (for a high-speed signal), the impedance of the second electric circuit approaches the resistance value of the third resistance element. In particular, when the first resistance element and the third resistance element have the same characteristics, the impedance of the second electric circuit becomes the impedance of the first electric circuit when the frequency of the current flowing through the second electric circuit is high. Similarly, the output impedance of the first amplifier circuit matches the output impedance of the second amplifier circuit. Therefore, the transimpedance amplifier 3 matches the output impedances of the first amplifier circuit and the second amplifier circuit with respect to the high-speed signal. Mode conversion is suppressed. The current consumption at the DC operating point of the high-speed signal can be reduced by adjusting the resistance values of the plurality of resistance elements of the second amplifier circuit. In this way, by using the second electric circuit, it is possible to realize a transimpedance amplifier capable of high-speed operation while reducing the current consumption of the second amplifier circuit.

本発明によれば、高速信号を処理するトランスインピーダンスアンプの消費電流を低減できる。 According to the present invention, current consumption of a transimpedance amplifier that processes a high-speed signal can be reduced.

実施形態に係るトランスインピーダンスアンプの構成を示す図である。It is a figure which shows the structure of the transimpedance amplifier which concerns on embodiment. 実施形態に係るメインＴＩＡコアの構成を示す図である。It is a figure which shows the structure of the main TIA core which concerns on embodiment. 実施形態に係るダミーＴＩＡコアの構成を示す図である。It is a figure which shows the structure of the dummy TIA core which concerns on embodiment. 実施形態に係るメインＴＩＡコア及びダミーＴＩＡコアの出力インピーダンスの周波数特性を示すグラフである。It is a graph which shows the frequency characteristic of the output impedance of the main TIA core which concerns on embodiment, and a dummy TIA core. 実施形態に係るトランスインピーダンスアンプの効果を説明するためのグラフである。It is a graph for demonstrating the effect of the transimpedance amplifier which concerns on embodiment. 実施形態に係るトランスインピーダンスアンプの効果を説明するための図である。It is a figure for demonstrating the effect of the transimpedance amplifier which concerns on embodiment.

以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。図１は、実施形態に係るトランスインピーダンスアンプ３の構成を示す図である。トランスインピーダンスアンプ３は、メインＴＩＡコア５（第１の増幅回路）、ダミーＴＩＡコア７（第２の増幅回路）、差動増幅回路９及び出力バッファ１１を備え、受光素子１から出力される電流信号（１０ＧＨｚを超える高速信号）が入力される。また、トランスインピーダンスアンプ３は、入力端子３ａ、出力端子３ｂ及び出力端子３ｃを備える。入力端子３ａには、受光素子１のアノードが接続されており、受光素子１から出力される電流信号は入力端子３ａを介してトランスインピーダンスアンプ３（特にメインＴＩＡコア５）に入力する。メインＴＩＡコア５は、入力端子３ａと差動増幅回路９とに接続されており、受光素子１からの電流信号を電圧信号に変換し、この電圧信号を差動増幅回路９に出力する。ダミーＴＩＡコア７は、差動増幅回路９に接続されており差動増幅回路９に基準信号を出力する。差動増幅回路９は、メインＴＩＡコア５から入力する電圧信号（受光素子１からの電流信号に対応する信号）とダミーＴＩＡコア７から入力される基準信号との差分信号を出力バッファ１１に出力する。出力バッファ１１は、差動増幅回路９から入力する差分信号を、出力端子３ｂ及び出力端子３ｃを介して、外部回路と接続するために適切な出力インピーダンス及び振幅で外部に出力する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. In the description of the drawings, if possible, the same elements are denoted by the same reference numerals, and redundant description is omitted. FIG. 1 is a diagram illustrating a configuration of a transimpedance amplifier 3 according to the embodiment. The transimpedance amplifier 3 includes a main TIA core 5 (first amplifier circuit), a dummy TIA core 7 (second amplifier circuit), a differential amplifier circuit 9 and an output buffer 11, and a current output from the light receiving element 1. A signal (a high-speed signal exceeding 10 GHz) is input. The transimpedance amplifier 3 includes an input terminal 3a, an output terminal 3b, and an output terminal 3c. The anode of the light receiving element 1 is connected to the input terminal 3a, and a current signal output from the light receiving element 1 is input to the transimpedance amplifier 3 (particularly, the main TIA core 5) via the input terminal 3a. The main TIA core 5 is connected to the input terminal 3 a and the differential amplifier circuit 9, converts the current signal from the light receiving element 1 into a voltage signal, and outputs this voltage signal to the differential amplifier circuit 9. The dummy TIA core 7 is connected to the differential amplifier circuit 9 and outputs a reference signal to the differential amplifier circuit 9. The differential amplifier circuit 9 outputs a differential signal between the voltage signal input from the main TIA core 5 (a signal corresponding to the current signal from the light receiving element 1) and the reference signal input from the dummy TIA core 7 to the output buffer 11. To do. The output buffer 11 outputs the differential signal input from the differential amplifier circuit 9 to the outside with an appropriate output impedance and amplitude for connection to an external circuit via the output terminal 3b and the output terminal 3c.

図２は、メインＴＩＡコア５の構成を示す。メインＴＩＡコア５は、入力端子５ａ、出力端子５ｂ（第１の出力端子）及び抵抗素子５ｃと、トランジスタ５ｄ（第３のトランジスタ）、電源端子５ｅ、抵抗素子５ｆ、トランジスタ５ｇ（第１のトランジスタ）、電源端子５ｈ（第１の電源端子）、電気回路５ｉ（第１の電気回路）及び抵抗素子５ｊとを有する。トランジスタ５ｄは、ＮＰＮ型バイポーラトランジスタである。トランジスタ５ｄのベース（制御端子といい、以下同様。）は入力端子５ａと抵抗素子５ｃとに接続され、トランジスタ５ｄのコレクタ（電流端子といい、以下同様。）は抵抗素子５ｆとトランジスタ５ｇのベースとに接続され、トランジスタ５ｄのエミッタ（接地用端子といい、以下同様。）は接地されている。トランジスタ５ｄのコレクタは抵抗素子５ｆを介して電源端子５ｅに接続されている。電源端子５ｅと、抵抗素子５ｆと、トランジスタ５ｄのコレクタとが、この順に直列に接続されている。 FIG. 2 shows the configuration of the main TIA core 5. The main TIA core 5 includes an input terminal 5a, an output terminal 5b (first output terminal), a resistance element 5c, a transistor 5d (third transistor), a power supply terminal 5e, a resistance element 5f, and a transistor 5g (first transistor). ), A power supply terminal 5h (first power supply terminal), an electric circuit 5i (first electric circuit), and a resistance element 5j. The transistor 5d is an NPN bipolar transistor. The base (referred to as a control terminal, hereinafter the same) of the transistor 5d is connected to the input terminal 5a and the resistance element 5c, and the collector (referred to as a current terminal, hereinafter the same) of the transistor 5d is the base of the resistance element 5f and the transistor 5g. And the emitter of the transistor 5d (referred to as a grounding terminal, the same shall apply hereinafter) is grounded. The collector of the transistor 5d is connected to the power supply terminal 5e via the resistance element 5f. The power supply terminal 5e, the resistance element 5f, and the collector of the transistor 5d are connected in series in this order.

トランジスタ５ｇは、ＮＰＮ型バイポーラトランジスタである。トランジスタ５ｇのベースはトランジスタ５ｄのコレクタと抵抗素子５ｆとに接続され、トランジスタ５ｇのコレクタは出力端子５ｂと電気回路５ｉとに接続され、トランジスタ５ｇのエミッタは抵抗素子５ｃと抵抗素子５ｊとに接続されている。トランジスタ５ｇのコレクタは電気回路５ｉを介して電源端子５ｈに接続されている。電源端子５ｈと、電気回路５ｉと、トランジスタ５ｇのコレクタとが、この順に直列に接続されている。トランジスタ５ｇのエミッタは、抵抗素子５ｊを介して接地されており、抵抗素子５ｃを介して入力端子５ａとトランジスタ５ｄのベースとに接続されている。 The transistor 5g is an NPN type bipolar transistor. The base of the transistor 5g is connected to the collector of the transistor 5d and the resistor element 5f, the collector of the transistor 5g is connected to the output terminal 5b and the electric circuit 5i, and the emitter of the transistor 5g is connected to the resistor element 5c and the resistor element 5j. Has been. The collector of the transistor 5g is connected to the power supply terminal 5h via the electric circuit 5i. The power supply terminal 5h, the electric circuit 5i, and the collector of the transistor 5g are connected in series in this order. The emitter of the transistor 5g is grounded via a resistance element 5j, and is connected to the input terminal 5a and the base of the transistor 5d via a resistance element 5c.

電気回路５ｉは抵抗素子５１（第１の抵抗素子）を含み、抵抗素子５１の一端は電源端子５ｈに接続され、抵抗素子５１の他端は出力端子５ｂとトランジスタ５ｇのコレクタとに接続されている。抵抗素子５ｊの一端はトランジスタ５ｇのエミッタと抵抗素子５ｃの一端とに接続され、抵抗素子５ｊの他端は接地されている。電源端子５ｅは電流供給源Ｖｃｃ１に接続されており、電流供給源Ｖｃｃ１によって図中符号Ｓ１に示す方向に沿って抵抗素子５ｆ及びトランジスタ５ｄ等に電流が流れる。電源端子５ｈは電流供給源Ｖｃｃ２に接続されており、電流供給源Ｖｃｃ２によって図中符号Ｓ２に示す方向に沿って電気回路５ｉ、トランジスタ５ｇ及び抵抗素子５ｊ等に電流が流れる。 The electric circuit 5i includes a resistance element 51 (first resistance element). One end of the resistance element 51 is connected to the power supply terminal 5h, and the other end of the resistance element 51 is connected to the output terminal 5b and the collector of the transistor 5g. Yes. One end of the resistance element 5j is connected to the emitter of the transistor 5g and one end of the resistance element 5c, and the other end of the resistance element 5j is grounded. The power supply terminal 5e is connected to the current supply source Vcc1, and current flows through the resistance element 5f, the transistor 5d, and the like along the direction indicated by reference numeral S1 in the figure by the current supply source Vcc1. The power supply terminal 5h is connected to the current supply source Vcc2, and current flows through the electric circuit 5i, the transistor 5g, the resistance element 5j, and the like along the direction indicated by reference numeral S2 in the drawing by the current supply source Vcc2.

図３は、ダミーＴＩＡコア７の構成を示す。ダミーＴＩＡコア７は、入力端子７ａ、出力端子７ｂ（第２の出力端子）及び抵抗素子７ｃと、トランジスタ７ｄ（第４のトランジスタ）、電源端子７ｅ、抵抗素子７ｆ、トランジスタ７ｇ（第２のトランジスタ）、電源端子７ｈ（第２の電源端子）、電気回路７ｉ（第２の電気回路）及び抵抗素子７ｊとを有する。トランジスタ７ｄは、ＮＰＮ型バイポーラトランジスタである。トランジスタ７ｄのベースは入力端子７ａと抵抗素子７ｃとに接続され、トランジスタ７ｄのコレクタは抵抗素子７ｆとトランジスタ７ｇのベースとに接続され、トランジスタ７ｄのエミッタは接地されている。トランジスタ７ｄのコレクタは抵抗素子７ｆを介して電源端子７ｅに接続されている。電源端子７ｅと、抵抗素子７ｆと、トランジスタ７ｄのコレクタとが、この順に直列に接続されている。入力端子７ａは、容量素子を介して受光素子１のカソードに接続されている。 FIG. 3 shows the configuration of the dummy TIA core 7. The dummy TIA core 7 includes an input terminal 7a, an output terminal 7b (second output terminal), a resistance element 7c, a transistor 7d (fourth transistor), a power supply terminal 7e, a resistance element 7f, and a transistor 7g (second transistor). ), A power terminal 7h (second power terminal), an electric circuit 7i (second electric circuit), and a resistance element 7j. The transistor 7d is an NPN bipolar transistor. The base of the transistor 7d is connected to the input terminal 7a and the resistance element 7c, the collector of the transistor 7d is connected to the bases of the resistance element 7f and the transistor 7g, and the emitter of the transistor 7d is grounded. The collector of the transistor 7d is connected to the power supply terminal 7e through the resistance element 7f. The power supply terminal 7e, the resistance element 7f, and the collector of the transistor 7d are connected in series in this order. The input terminal 7a is connected to the cathode of the light receiving element 1 through a capacitive element.

トランジスタ７ｇは、ＮＰＮ型バイポーラトランジスタである。トランジスタ７ｇのベースはトランジスタ７ｄのコレクタと抵抗素子７ｆとに接続され、トランジスタ７ｇのコレクタは出力端子７ｂと電気回路７ｉとに接続され、トランジスタ７ｇのエミッタは抵抗素子７ｃと抵抗素子７ｊとに接続されている。トランジスタ７ｇのコレクタは電気回路７ｉを介して電源端子７ｈに接続されている。電源端子７ｈと、電気回路７ｉと、トランジスタ７ｇのコレクタとが、この順に直列に接続されている。トランジスタ７ｇのエミッタは、抵抗素子７ｊを介して接地されており、抵抗素子７ｃを介して入力端子７ａとトランジスタ７ｄのベースとに接続されている。 The transistor 7g is an NPN type bipolar transistor. The base of the transistor 7g is connected to the collector of the transistor 7d and the resistor element 7f, the collector of the transistor 7g is connected to the output terminal 7b and the electric circuit 7i, and the emitter of the transistor 7g is connected to the resistor element 7c and the resistor element 7j. Has been. The collector of the transistor 7g is connected to the power supply terminal 7h via the electric circuit 7i. The power supply terminal 7h, the electric circuit 7i, and the collector of the transistor 7g are connected in series in this order. The emitter of the transistor 7g is grounded via the resistance element 7j, and is connected to the input terminal 7a and the base of the transistor 7d via the resistance element 7c.

電気回路７ｉは、抵抗素子７１（第３の抵抗素子）、抵抗素子７３（第２の抵抗素子）及び容量素子７５を含む。抵抗素子７１の一端は、出力端子７ｂとトランジスタ７ｇのコレクタとに接続され、抵抗素子７１の他端は、抵抗素子７３及び容量素子７５に接続されている。抵抗素子７３の一端は、抵抗素子７１と容量素子７５の一端とに接続され、抵抗素子７３の他端は、電源端子７ｈと容量素子７５の他端とに接続されている。 The electric circuit 7 i includes a resistance element 71 (third resistance element), a resistance element 73 (second resistance element), and a capacitance element 75. One end of the resistor element 71 is connected to the output terminal 7 b and the collector of the transistor 7 g, and the other end of the resistor element 71 is connected to the resistor element 73 and the capacitor element 75. One end of the resistive element 73 is connected to the resistive element 71 and one end of the capacitive element 75, and the other end of the resistive element 73 is connected to the power supply terminal 7 h and the other end of the capacitive element 75.

抵抗素子７ｊの一端はトランジスタ７ｇのエミッタと抵抗素子７ｃの一端とに接続され、抵抗素子７ｊの他端は接地されている。電源端子７ｅは電流供給源Ｖｃｃ１に接続されており、電流供給源Ｖｃｃ１によって図中符号Ｓ３に示す方向に沿って抵抗素子７ｆ及びトランジスタ７ｄ等に電流が流れる。電源端子７ｈは電流供給源Ｖｃｃ２に接続されており、電流供給源Ｖｃｃ２によって図中符号Ｓ４に示す方向に沿って電気回路７ｉ、トランジスタ７ｇ及び抵抗素子７ｊ等に電流が流れる。 One end of the resistance element 7j is connected to the emitter of the transistor 7g and one end of the resistance element 7c, and the other end of the resistance element 7j is grounded. The power supply terminal 7e is connected to the current supply source Vcc1, and a current flows through the resistance element 7f and the transistor 7d along the direction indicated by reference numeral S3 in the figure by the current supply source Vcc1. The power supply terminal 7h is connected to the current supply source Vcc2, and a current flows through the electric circuit 7i, the transistor 7g, the resistance element 7j, and the like along the direction indicated by reference numeral S4 in the drawing by the current supply source Vcc2.

抵抗素子５ｃと抵抗素子７ｃとは同一特性の抵抗素子であり、トランジスタ５ｄとトランジスタ７ｄとは同一特性のトランジスタであり、トランジスタ５ｇとトランジスタ７ｇとは同一特性のトランジスタである。抵抗素子７ｆの抵抗値は、抵抗素子５ｆの抵抗値のｒ倍（ｒは１より大きい実数）であり、抵抗素子７ｊの抵抗値は、抵抗素子５ｊの抵抗値のｒ倍である。電気回路７ｉの抵抗素子７１は、抵抗素子５１と同一特性の抵抗素子であり、抵抗素子７３の抵抗値は、抵抗素子５１（又は抵抗素子７１）の抵抗値をｒ−１倍した値である。抵抗素子７１と抵抗素子７３の合成抵抗値は、抵抗素子５１（又は抵抗素子７１）の抵抗値をｒ倍した値である。 The resistance element 5c and the resistance element 7c are resistance elements having the same characteristics, the transistor 5d and the transistor 7d are transistors having the same characteristics, and the transistors 5g and 7g are transistors having the same characteristics. The resistance value of the resistance element 7f is r times the resistance value of the resistance element 5f (r is a real number larger than 1), and the resistance value of the resistance element 7j is r times the resistance value of the resistance element 5j. The resistance element 71 of the electric circuit 7i is a resistance element having the same characteristics as the resistance element 51, and the resistance value of the resistance element 73 is a value obtained by multiplying the resistance value of the resistance element 51 (or the resistance element 71) by r−1. . The combined resistance value of the resistance element 71 and the resistance element 73 is a value obtained by multiplying the resistance value of the resistance element 51 (or the resistance element 71) by r.

受光素子１からの電流信号（入力信号）が高周波側の場合、入力信号に対応した電気回路７ｉを流れる電流の周波数は高周波側となり、この信号の周波数が高くなるほど（特に、１０Ｇｂ／ｓを超えると）、電気回路７ｉのインピーダンスの絶対値は、抵抗素子７１の抵抗値に近づく。出力端子３ｂ及び出力端子３ｃから遡って来た高周波の反射信号に対しても、電気回路７ｉのインピーダンスの絶対値は、高周波の入力信号の場合と同様に抵抗素子７１の抵抗値に近づく。また、入力信号及び反射信号のＤＣ動作点において、電気回路７ｉのインピーダンスの絶対値は、抵抗素子７１と抵抗素子７３の合成抵抗値（抵抗素子５１の抵抗値をｒ倍した値）と同様となる。従って、メインＴＩＡコア５の出力インピーダンスは電気回路５ｉのインピーダンスと略同一であり、ダミーＴＩＡコア７の出力インピーダンスは電気回路７ｉのインピーダンスと略同一である、ということとなり、よって、ダミーＴＩＡコア７の出力インピーダンスの絶対値は、高周波信号（高周波の入力信号及び反射信号）に対してはメインＴＩＡコア５の出力インピーダンスの絶対値と同様となる。また、ダミーＴＩＡコア７の出力インピーダンスの絶対値は、この高周波信号のＤＣ動作点に対してはメインＴＩＡコア５の出力インピーダンスの絶対値の略ｒ倍となるので、ダミーＴＩＡコア７の消費電流は、メインＴＩＡコア５の消費電流の略１／ｒ倍となる。よって、高周波信号に対してはメインＴＩＡコア５とダミーＴＩＡコア７とは電気回路５ｉと電気回路７ｉとの違いを除いて同一の構成を有していながら、ダミーＴＩＡコア７の消費電流はメインＴＩＡコア５の消費電流よりも低減される。 When the current signal (input signal) from the light receiving element 1 is on the high frequency side, the frequency of the current flowing through the electric circuit 7i corresponding to the input signal is on the high frequency side, and the higher the frequency of this signal (especially, exceeding 10 Gb / s). And the absolute value of the impedance of the electric circuit 7 i approaches the resistance value of the resistance element 71. The absolute value of the impedance of the electric circuit 7i also approaches the resistance value of the resistance element 71 in the same manner as in the case of the high frequency input signal, even with respect to the high frequency reflected signal that goes back from the output terminal 3b and the output terminal 3c. In addition, at the DC operating point of the input signal and the reflected signal, the absolute value of the impedance of the electric circuit 7i is the same as the combined resistance value of the resistance element 71 and the resistance element 73 (value obtained by multiplying the resistance value of the resistance element 51 by r) Become. Therefore, the output impedance of the main TIA core 5 is substantially the same as the impedance of the electric circuit 5i, and the output impedance of the dummy TIA core 7 is substantially the same as the impedance of the electric circuit 7i. The absolute value of the output impedance is the same as the absolute value of the output impedance of the main TIA core 5 for high-frequency signals (high-frequency input signals and reflected signals). The absolute value of the output impedance of the dummy TIA core 7 is approximately r times the absolute value of the output impedance of the main TIA core 5 with respect to the DC operating point of this high frequency signal. Is approximately 1 / r times the current consumption of the main TIA core 5. Therefore, for the high frequency signal, the main TIA core 5 and the dummy TIA core 7 have the same configuration except for the difference between the electric circuit 5i and the electric circuit 7i. It is reduced from the current consumption of the TIA core 5.

図４に、メインＴＩＡコア５及びダミーＴＩＡコア７の出力インピーダンスの周波数特性を示す。図４の縦軸はインピーダンス（Ω）を示し、横軸は周波数（ＧＨｚ）を示す。図中符号Ｇ１に示すグラフは、ダミーＴＩＡコア７の出力インピーダンスにおける周波数特性を表し、図中符号Ｇ２に示すグラフは、容量素子７５が設けられていないＴＩＡコア（容量素子７５を除く構成がダミーＴＩＡコア７と同様の構成を有しており、以下、比較例ダミーＴＩＡコアという）の出力インピーダンスにおける周波数特性を表し、図中符号Ｇ３に示すグラフは、メインＴＩＡコア５の出力インピーダンスにおける周波数特性を表している。図４に示すグラフは、抵抗素子５ｆ、抵抗素子７ｆ、抵抗素子５１、抵抗素子７１及び抵抗素子７３が全て１００Ωの場合に得られた結果である。図４に示すグラフによれば、１０ＧＨｚでは、メインＴＩＡコア５の出力インピーダンスとダミーＴＩＡコア７の出力インピーダンスとは同様であり、比較例ダミーＴＩＡコアの出力インピーダンスは、メインＴＩＡコア５及びダミーＴＩＡコア７の出力インピーダンスよりも高いことがわかる。 FIG. 4 shows frequency characteristics of output impedances of the main TIA core 5 and the dummy TIA core 7. The vertical axis in FIG. 4 indicates impedance (Ω), and the horizontal axis indicates frequency (GHz). The graph indicated by reference numeral G1 in the figure represents the frequency characteristics of the output impedance of the dummy TIA core 7, and the graph indicated by reference numeral G2 in the figure indicates a TIA core in which the capacitive element 75 is not provided (the configuration excluding the capacitive element 75 is a dummy). The frequency characteristic in the output impedance of the comparative example dummy TIA core (hereinafter, referred to as a comparative example dummy TIA core) is represented, and the graph indicated by reference numeral G3 in the figure represents the frequency characteristic in the output impedance of the main TIA core 5. Represents. The graph shown in FIG. 4 is a result obtained when the resistance element 5f, the resistance element 7f, the resistance element 51, the resistance element 71, and the resistance element 73 are all 100Ω. According to the graph shown in FIG. 4, at 10 GHz, the output impedance of the main TIA core 5 and the output impedance of the dummy TIA core 7 are the same, and the output impedance of the comparative example dummy TIA core is the main TIA core 5 and the dummy TIA. It can be seen that the output impedance of the core 7 is higher.

更に、トランスインピーダンスアンプ３の奏する効果を、ミックスモードのＳパラメータを用いて説明する。出力端子３ｂ及び出力端子３ｃにおけるＳｄｃ２２（コモン−差動変換）に注目する。図５は、トランスインピーダンスアンプ３の出力端子３ｂ及び出力端子３ｃに外部からのコモンモードの反射が入力した場合において、そのうちの一部が差動モードとしてトランスインピーダンスアンプ３の出力に観測される周波数依存性を示すグラフである。図５の縦軸は、Ｓｄｃ２２の量をｄＢ表記したものであり、横軸は外部からの反射信号の周波数（ＧＨｚ）である。Ｓｄｃ２２は、図６に示すポート配置において、Ｓｄｃ２２＝（Ｓ２２＋Ｓ２３−Ｓ３２−Ｓ３３）／２を満たす。図中符号Ｇ４に示す結果は、容量素子７５が設けられていない比較例ダミーＴＩＡコアによって得られた結果であり、図中符号Ｇ５に示す結果は、容量素子７５の設けられたダミーＴＩＡコア７によって得られた結果である。図５によれば、２０ＧＨｚにおいて、比較例ダミーＴＩＡコアの場合、図中符号Ｇ４に示す結果から、コモンモード振幅の略１／（２の平方根）（＝−３ｄＢ）が（受光素子１からの本来の信号とは無関係の）差動振幅として観測されたことがわかり、容量素子７５を有するダミーＴＩＡコア７の場合、図中符号Ｇ５に示す結果から、コモンモード振幅の略１／１０が（受光素子１からの本来の信号とは無関係の）差動振幅として観測されたことがわかる。このように、容量素子７５を有するダミーＴＩＡコア７の場合、容量素子７５を有さない比較例ダミーＴＩＡコア（メインＴＩＡコア５と同様の構造を有しているが、電気回路５ｉに対応する箇所の抵抗値は、電気回路５ｉの抵抗値のｒ倍となっている）の場合に比較して、Ｓｄｃ２２が改善されていることがわかる。なお、図５に示す結果は、０．５ｐＦ〜５ｐＦの容量値の容量素子７５を用いて得られた結果である。 Further, the effect produced by the transimpedance amplifier 3 will be described using the S parameter in the mix mode. Attention is paid to Sdc22 (common-differential conversion) at the output terminal 3b and the output terminal 3c. FIG. 5 shows the frequency observed at the output of the transimpedance amplifier 3 as a differential mode when external common mode reflection is input to the output terminal 3b and the output terminal 3c of the transimpedance amplifier 3. It is a graph which shows dependence. The vertical axis in FIG. 5 represents the amount of Sdc22 in dB, and the horizontal axis represents the frequency (GHz) of the reflected signal from the outside. Sdc22 satisfies Sdc22 = (S22 + S23−S32−S33) / 2 in the port arrangement shown in FIG. The result indicated by reference numeral G4 in the figure is a result obtained by the comparative example dummy TIA core in which the capacitive element 75 is not provided, and the result indicated by reference numeral G5 in the figure is the dummy TIA core 7 in which the capacitive element 75 is provided. It is the result obtained by. According to FIG. 5, in the case of the comparative example dummy TIA core at 20 GHz, from the result indicated by reference numeral G4 in the figure, approximately 1 / (square root of 2) (= −3 dB) of the common mode amplitude is (from the light receiving element 1). In the case of the dummy TIA core 7 having the capacitive element 75, it can be seen that the differential amplitude is irrelevant to the original signal. From the result indicated by reference numeral G5 in the figure, about 1/10 of the common mode amplitude is ( It can be seen that it was observed as a differential amplitude (unrelated to the original signal from the light receiving element 1). Thus, in the case of the dummy TIA core 7 having the capacitive element 75, the comparative example dummy TIA core having no capacitive element 75 (having the same structure as the main TIA core 5 but corresponding to the electric circuit 5i). It can be seen that the Sdc22 is improved as compared with the case where the resistance value of the portion is r times the resistance value of the electric circuit 5i. Note that the result shown in FIG. 5 is a result obtained using the capacitor 75 having a capacitance value of 0.5 pF to 5 pF.

以上説明したトランスインピーダンスアンプ３によれば、基準信号を出力するダミーＴＩＡコア７の出力端子７ｂに抵抗素子７１が接続され、抵抗素子７１と電源端子７ｈとの間に抵抗素子７３及び容量素子７５が並列に設けられている。従って、入力信号及び反射信号が高周波側であってダミーＴＩＡコア７の電気回路７ｉに流れる電流の周波数が高いと電気回路７ｉのインピーダンスは抵抗素子７１の抵抗値に近づく。特に、メインＴＩＡコア５の電気回路５ｉの抵抗素子５１と、ダミーＴＩＡコア７の電気回路７ｉの抵抗素子７１とが同一特性を有する場合、入力信号及び反射信号が高周波側であって電気回路７ｉに流れる電流の周波数が高いと電気回路７ｉのインピーダンスは電気回路５ｉのインピーダンスと同様となり、メインＴＩＡコア５の出力インピーダンスとダミーＴＩＡコア７の出力インピーダンスとは整合する。よって、トランスインピーダンスアンプ３は、高速信号を扱う場合であっても、コモン−差動変換、差動−コモン変換のモード変換が抑制される。また、電気回路７ｉに流れる電流のＤＣ動作点においては、電気回路７ｉのインピーダンスは抵抗素子７３と抵抗素子７１の合成抵抗値（抵抗素子５１の抵抗値のｒ倍）となり、抵抗素子７ｆの抵抗値は抵抗素子５ｆの抵抗値のｒ倍となり、抵抗素子７ｊの抵抗値は抵抗素子５ｊの抵抗値のｒ倍となる。このように、ダミーＴＩＡコア７の消費電流は、メインＴＩＡコア５の消費電流よりも低減される。すなわち、トランスインピーダンスアンプ３は、高周波側の出力信号の品質劣化を抑制しつつも消費電流の低減が可能である。 According to the transimpedance amplifier 3 described above, the resistive element 71 is connected to the output terminal 7b of the dummy TIA core 7 that outputs the reference signal, and the resistive element 73 and the capacitive element 75 are connected between the resistive element 71 and the power supply terminal 7h. Are provided in parallel. Therefore, when the input signal and the reflected signal are on the high frequency side and the frequency of the current flowing through the electric circuit 7 i of the dummy TIA core 7 is high, the impedance of the electric circuit 7 i approaches the resistance value of the resistance element 71. In particular, when the resistance element 51 of the electric circuit 5i of the main TIA core 5 and the resistance element 71 of the electric circuit 7i of the dummy TIA core 7 have the same characteristics, the input signal and the reflected signal are on the high frequency side, and the electric circuit 7i When the frequency of the current flowing through the circuit is high, the impedance of the electric circuit 7i is similar to the impedance of the electric circuit 5i, and the output impedance of the main TIA core 5 and the output impedance of the dummy TIA core 7 are matched. Therefore, even when the transimpedance amplifier 3 handles a high-speed signal, mode conversion of common-to-differential conversion and differential-to-common conversion is suppressed. Further, at the DC operating point of the current flowing through the electric circuit 7i, the impedance of the electric circuit 7i becomes the combined resistance value of the resistance element 73 and the resistance element 71 (r times the resistance value of the resistance element 51), and the resistance of the resistance element 7f. The value is r times the resistance value of the resistance element 5f, and the resistance value of the resistance element 7j is r times the resistance value of the resistance element 5j. Thus, the consumption current of the dummy TIA core 7 is reduced as compared with the consumption current of the main TIA core 5. That is, the transimpedance amplifier 3 can reduce current consumption while suppressing deterioration in quality of the output signal on the high frequency side.

以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。 While the principles of the invention have been illustrated and described in the preferred embodiments, it will be appreciated by those skilled in the art that the invention can be modified in arrangement and detail without departing from such principles. The present invention is not limited to the specific configuration disclosed in the present embodiment. We therefore claim all modifications and changes that come within the scope and spirit of the following claims.

１…受光素子、１１…出力バッファ、３…トランスインピーダンスアンプ、３ａ，５ａ，７ａ…入力端子、３ｂ，５ｂ，７ｂ，３ｃ…出力端子、５…メインＴＩＡコア、５１，７１，５ｃ，７ｃ，５ｆ，７ｆ，５ｊ，７ｊ，７３…抵抗素子、５ｄ，５ｇ，７ｄ，７ｇ…トランジスタ、５ｅ，７ｅ，５ｈ，７ｈ…電源端子、５ｉ，７ｉ…電気回路、７…ダミーＴＩＡコア、７５…容量素子、９…差動増幅回路、Ｖｃｃ１，Ｖｃｃ２…電流供給源
DESCRIPTION OF SYMBOLS 1 ... Light receiving element, 11 ... Output buffer, 3 ... Transimpedance amplifier, 3a, 5a, 7a ... Input terminal, 3b, 5b, 7b, 3c ... Output terminal, 5 ... Main TIA core, 51, 71, 5c, 7c, 5f, 7f, 5j, 7j, 73 ... resistive element, 5d, 5g, 7d, 7g ... transistor, 5e, 7e, 5h, 7h ... power supply terminal, 5i, 7i ... electric circuit, 7 ... dummy TIA core, 75 ... capacitor Element, 9 ... differential amplifier circuit, Vcc1, Vcc2, ... current supply source

Claims

A transimpedance amplifier to which a current signal output from the light receiving element is input,
A differential amplifier circuit;
A first amplifier circuit connected to the light receiving element and the differential amplifier circuit, converting the current signal from the light receiving element into a voltage signal, and outputting the voltage signal to the differential amplifier circuit;
A second amplifier circuit connected to the differential amplifier circuit and outputting a reference signal to the differential amplifier circuit;
The first amplifier circuit includes a first transistor that outputs the voltage signal, a first output terminal connected to the first transistor and the differential amplifier circuit, and a current to the first transistor. A first power supply terminal connected to a current supply source for supplying, and a first electric circuit provided between the first power supply terminal and the first output terminal,
The second amplifier circuit includes a second transistor that outputs the reference signal, a second output terminal connected to the second transistor and the differential amplifier circuit, and a current to the second transistor. A second power supply terminal connected to a current supply source for supplying, and a second electric circuit provided between the second power supply terminal and the second output terminal,
The first electric circuit includes a first resistance element;
The second electric circuit includes second and third resistance elements provided in series between the second power supply terminal and the second output terminal, the second power supply terminal, and the third power supply terminal. A capacitive element provided in parallel with the second resistive element between the resistive element and
Transimpedance amplifier characterized by that.

The first amplifier circuit further includes a third transistor;
The second amplifier circuit further includes a fourth transistor,
The control terminal of the third transistor is connected to the ground terminal of the first transistor through a resistance element,
The current terminal of the third transistor is connected to a third power supply terminal connected to a current supply source for supplying current to the third transistor through a resistance element.
A control terminal of the first transistor is connected to the current terminal of the third transistor;
A current terminal of the first transistor is connected to the first resistance element and the first output terminal;
The control terminal of the fourth transistor is connected to the ground terminal of the second transistor via a resistance element,
The current terminal of the fourth transistor is connected to a fourth power supply terminal connected to a current supply source for supplying current to the fourth transistor through a resistance element,
A control terminal of the second transistor is connected to the current terminal of the fourth transistor;
A current terminal of the second transistor is connected to the third resistance element and the second output terminal;
The transimpedance amplifier according to claim 1.

The transimpedance amplifier according to claim 1, wherein the third resistance element has the same characteristics as the first resistance element.