JP2011100951A - 薄膜トランジスタ、発光装置、電子機器、及び、薄膜トランジスタの形成方法 - Google Patents
薄膜トランジスタ、発光装置、電子機器、及び、薄膜トランジスタの形成方法 Download PDFInfo
- Publication number
- JP2011100951A JP2011100951A JP2009256495A JP2009256495A JP2011100951A JP 2011100951 A JP2011100951 A JP 2011100951A JP 2009256495 A JP2009256495 A JP 2009256495A JP 2009256495 A JP2009256495 A JP 2009256495A JP 2011100951 A JP2011100951 A JP 2011100951A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- electrode layer
- forming
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】ソース−ドレイン間等の電圧−電流特性を改善することができる薄膜トランジスタ、発光装置、電子機器、及び、薄膜トランジスタの形成方法を提供する。
【解決手段】薄膜トランジスタ100は、半導体膜119と、半導体膜119の上方に形成されたソース電極層140と、半導体膜119の上方に形成されたドレイン電極層142と、ソース電極層140とドレイン電極層142との間、かつ、半導体膜119の上方に形成されたチャネル保護膜113と、を備える薄膜トランジスタであって、ソース電極層140とドレイン電極層142の少なくとも何れか一方は、チャネル保護膜113と接し、その上面がチャネル保護膜113の上面を超えない接触領域を有して、チャネル保護膜113の上面と重なっていない。
【選択図】図8
【解決手段】薄膜トランジスタ100は、半導体膜119と、半導体膜119の上方に形成されたソース電極層140と、半導体膜119の上方に形成されたドレイン電極層142と、ソース電極層140とドレイン電極層142との間、かつ、半導体膜119の上方に形成されたチャネル保護膜113と、を備える薄膜トランジスタであって、ソース電極層140とドレイン電極層142の少なくとも何れか一方は、チャネル保護膜113と接し、その上面がチャネル保護膜113の上面を超えない接触領域を有して、チャネル保護膜113の上面と重なっていない。
【選択図】図8
Description
本発明は、薄膜トランジスタ、発光装置、電子機器、及び、薄膜トランジスタの形成方法に関する。
従来、画素に光学要素として、有機EL(Electro-Luminescence)、無機EL又はLED(Light Emitting Diode)等のような電流制御型の発光素子を有し、画素の発光素子が発光するように構成された発光装置が知られている。
特に、アクティブマトリクス駆動方式の発光装置は、高輝度、高コントラスト、高精細、低電力等の点で、優位性を有しており、発光素子として、特に、有機EL素子が注目されている。
このようなアクティブマトリクス駆動方式を有し、発光素子としての有機EL素子を画素に有する発光装置は、発光素子を駆動するための複数の薄膜トランジスタを画素に有して構成されている(例えば、特許文献1参照)。
有機EL素子等の電流制御型の発光素子の発光輝度は、供給される電流の電流値に応じて制御されるため、発光素子を好適に発光させて所定の表示性能を得るためには、画素に用いられる発光素子の駆動用の薄膜トランジスタのソース−ドレイン間に、所望の発光輝度を得るのに必要な電流値の電流が流れなければならない。
しかし、従来の薄膜トランジスタの構造では、薄膜トランジスタのソース−ドレイン間に流れる電流の電流値はチャネル幅とチャネル長とに応じて決まることから、所望の電流値を得るためには、チャネル幅の増大あるいはチャネル長の縮小を行う必要があった。しかし、前者においてはトランジスタサイズの増大をもたらして画素における開口率の低下を招き、後者においては歩留まりの低下をもたらして、コストの上昇を招くという問題があった。
本発明は、上記の点に鑑みてなされたものであり、その目的とするところは、薄膜トランジスタのトランジスタサイズを変えることなく、ソース−ドレイン間等の電圧−電流特性を改善することができる薄膜トランジスタ、発光装置、電子機器、及び、薄膜トランジスタの形成方法を提供することを目的とする。
本発明の第1の観点に係る薄膜トランジスタは、
半導体膜と、
前記半導体膜の上方に形成された第1および第2の電極層と、
前記第1の電極層と前記第2の電極層との間、かつ、前記半導体膜の上方に形成された保護絶縁膜と、
を備え、
前記第1の電極層と前記第2の電極層の少なくとも何れか一方は、前記保護絶縁膜の側面に接し、その上面が前記保護絶縁膜の上面の高さを超えない接触領域を有して、前記保護絶縁膜の上面と重なっていない。
半導体膜と、
前記半導体膜の上方に形成された第1および第2の電極層と、
前記第1の電極層と前記第2の電極層との間、かつ、前記半導体膜の上方に形成された保護絶縁膜と、
を備え、
前記第1の電極層と前記第2の電極層の少なくとも何れか一方は、前記保護絶縁膜の側面に接し、その上面が前記保護絶縁膜の上面の高さを超えない接触領域を有して、前記保護絶縁膜の上面と重なっていない。
また、
(1)前記第1の電極層と前記第2の電極層の両方が前記接触領域を有して、前記保護絶縁膜の上面と重なっていなくてもよい。
(2)前記第1の電極層及び前記第2の電極層は、不純物が添加された不純物半導体層と、前記不純物半導体層上に形成された導電性材料からなる導電体層と、からなってもよい。
(3)前記導電性材料は、Mo膜、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、AlNdTi合金膜、及び、MoNb合金膜、の何れかからなってもよい。
(4)前記保護絶縁膜の側面は、前記保護絶縁膜の膜厚方向に対して傾斜を有し、
前記第1の電極層及び前記第2の電極層における前記導電体層は、前記側面の上方を覆い、前記保護絶縁膜の上面と面一とされた面をなしてもよい。
(1)前記第1の電極層と前記第2の電極層の両方が前記接触領域を有して、前記保護絶縁膜の上面と重なっていなくてもよい。
(2)前記第1の電極層及び前記第2の電極層は、不純物が添加された不純物半導体層と、前記不純物半導体層上に形成された導電性材料からなる導電体層と、からなってもよい。
(3)前記導電性材料は、Mo膜、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、AlNdTi合金膜、及び、MoNb合金膜、の何れかからなってもよい。
(4)前記保護絶縁膜の側面は、前記保護絶縁膜の膜厚方向に対して傾斜を有し、
前記第1の電極層及び前記第2の電極層における前記導電体層は、前記側面の上方を覆い、前記保護絶縁膜の上面と面一とされた面をなしてもよい。
本発明の第2の観点に係る発光装置は、
前記いずれかの薄膜トランジスタを備える。
前記いずれかの薄膜トランジスタを備える。
本発明の第3の観点に係る電子機器は、
前記いずれかの薄膜トランジスタを備える。
前記いずれかの薄膜トランジスタを備える。
本発明の第4の観点に係る薄膜トランジスタの形成方法は、
基板上に半導体膜を形成する半導体膜形成ステップと、
前記半導体膜の上方にパターニングされた保護絶縁膜を形成する保護絶縁膜形成ステップと、
前記半導体膜の上方に、前記保護絶縁膜を挟む第1の電極層及び第2の電極層を形成し、前記第1の電極層と前記第2の電極層の少なくとも何れか一方を、前記保護絶縁膜の側面に接し、その上面が前記保護絶縁膜の上面の高さを超えない接触領域を有するように形成する電極層形成ステップと、
を含む。
基板上に半導体膜を形成する半導体膜形成ステップと、
前記半導体膜の上方にパターニングされた保護絶縁膜を形成する保護絶縁膜形成ステップと、
前記半導体膜の上方に、前記保護絶縁膜を挟む第1の電極層及び第2の電極層を形成し、前記第1の電極層と前記第2の電極層の少なくとも何れか一方を、前記保護絶縁膜の側面に接し、その上面が前記保護絶縁膜の上面の高さを超えない接触領域を有するように形成する電極層形成ステップと、
を含む。
また、
(1)前記保護絶縁膜形成ステップは、前記半導体膜の上に絶縁層を形成する絶縁層形成ステップと、前記絶縁層形成ステップで形成した前記絶縁層上にフォトレジストを塗布し、パターニングして前記保護絶縁膜を形成する絶縁層パターニングステップと、を含み、
前記電極層形成ステップは、前記絶縁層パターニングステップで形成した前記保護絶縁膜上に残存する前記フォトレジストを覆うとともに、前記半導体層の上面を覆うように導電層を形成する導電層形成ステップと、形成した前記導電層をパターニングして前記第1の電極層と前記第2の電極層の少なくとも何れか一方を形成する導電層パターニングステップと、前記導電層のうちの前記フォトレジストを覆う部分を除去して、前記保護絶縁膜を露出させる不要部分除去ステップと、を含んでもよい。
(2)前記導電層パターニングステップは、前記フォトレジストを覆う前記導電層に、前記フォトレジストを露出する貫通孔を形成する貫通孔形成ステップを含み、
前記不要部分除去ステップは、前記貫通孔を介して、レジスト剥離液を用いて前記フォトレジストを溶解して除去するフォトレジスト除去ステップと、前記フォトレジストが除去された後の、前記フォトレジストを覆っていた前記導電層を水洗又は気体の吹きつけによって除去する導電層除去ステップと、を含んでもよい。
(3)前記導電層形成ステップは、前記半導体膜の上方に、不純物が添加された不純物半導体層を形成するステップと、前記不純物半導体層上に導電性材料からなる導電体層を形成するステップと、を含み、
前記導電層パターニングステップは、前記導電体層をパターニングするステップと、前記不純物半導体層をパターニングするステップと、を含んでもよい。
(1)前記保護絶縁膜形成ステップは、前記半導体膜の上に絶縁層を形成する絶縁層形成ステップと、前記絶縁層形成ステップで形成した前記絶縁層上にフォトレジストを塗布し、パターニングして前記保護絶縁膜を形成する絶縁層パターニングステップと、を含み、
前記電極層形成ステップは、前記絶縁層パターニングステップで形成した前記保護絶縁膜上に残存する前記フォトレジストを覆うとともに、前記半導体層の上面を覆うように導電層を形成する導電層形成ステップと、形成した前記導電層をパターニングして前記第1の電極層と前記第2の電極層の少なくとも何れか一方を形成する導電層パターニングステップと、前記導電層のうちの前記フォトレジストを覆う部分を除去して、前記保護絶縁膜を露出させる不要部分除去ステップと、を含んでもよい。
(2)前記導電層パターニングステップは、前記フォトレジストを覆う前記導電層に、前記フォトレジストを露出する貫通孔を形成する貫通孔形成ステップを含み、
前記不要部分除去ステップは、前記貫通孔を介して、レジスト剥離液を用いて前記フォトレジストを溶解して除去するフォトレジスト除去ステップと、前記フォトレジストが除去された後の、前記フォトレジストを覆っていた前記導電層を水洗又は気体の吹きつけによって除去する導電層除去ステップと、を含んでもよい。
(3)前記導電層形成ステップは、前記半導体膜の上方に、不純物が添加された不純物半導体層を形成するステップと、前記不純物半導体層上に導電性材料からなる導電体層を形成するステップと、を含み、
前記導電層パターニングステップは、前記導電体層をパターニングするステップと、前記不純物半導体層をパターニングするステップと、を含んでもよい。
本発明に係る薄膜トランジスタ、発光装置、電子機器、及び、薄膜トランジスタの形成方法によれば、ソース−ドレイン間等の電圧−電流特性を改善した薄膜トランジスタが得られる。
本発明の一実施形態について図面を参照して説明する。なお、本発明は下記で説明する実施形態(図面に記載された内容も含む。)によって限定されるものではない。下記で説明する実施形態に変更を加えることが出来る。特に、下記で説明する実施形態の構成要素を適宜削除してもよい。
まず、本実施形態に係る薄膜トランジスタ100の形成方法について説明する。なお、基板101の厚さ方向(後述する半導体膜119等の、基板101の上方に形成される層又は膜の膜厚方向であってもよい。以下同じ。)から見た形状を平面形状という。また、表面とは、後述の層又は膜を積層する方の面をいい、裏面とは、表面とは反対側の面をいう。また、下とは、基板101側の方向をいい、上とは、基板101に層又は膜を積層する方向をいう。また、ある部材の上方又は下方に他の部材を形成するとは、ある部材(例えば、半導体膜119)の上面又は下面に他の部材(例えば、導電体層125又は127)を直接形成する他、層又は膜(例えば、不純物半導体層121又は123)を介して他の部材(例えば、ソース電極層140及びドレイン電極層142)を形成することも含む。
まず、ガラス基板等からなる基板101を用意する。なお、図1から9において、断面を表す、基板101のハッチングは省略されている。
次に、この基板101上に、スパッタ法又は真空蒸着法等により例えば、Mo膜、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、AlNdTi合金膜、又は、MoNb合金膜等からなる導電体層を形成する。次いで、形成した導電体層を平面形状が所定の形状になるようにパターニングして、ゲート電極103を形成する(図1参照)。
続いて、CVD(Chemical Vapor Deposition)法等によりゲート電極103を覆う絶縁層105をSiN等で形成する(図1参照)。
次に、絶縁層105上に、CVD法等により、アモルファスシリコン、微結晶シリコン等からなる半導体層107(i−Si)を形成する(図1参照)。なお、微結晶シリコンは、例えば、結晶粒径が、概ね50〜100nmの結晶性シリコンをいう。
次に、半導体層107上に、CVD法等により、例えばSiN等からなる絶縁層109を形成する(図1参照)。
以上の成膜行程は、公知の方法を適宜採用できる。
続いて、フォトレジスト111を例えば、膜厚1.5μmで、かつ、所定のパターンで、絶縁層109上に塗布し(図2参照)、ドライエッチングを行う。これによって、絶縁層109はパターニングされてチャネル保護膜(保護絶縁膜)113が形成される(図3参照)。なお、前記のパターニングで形成されたチャネル保護膜113の側面113aは、通常、半導体層107の膜厚方向に対して傾斜を有する。そして、フォトレジスト111の下面の一部111aが、半導体層107と接触せずに露出する。つまり、フォトレジスト111の側面111bの下端部と、前記のパターニングで形成されたチャネル保護膜113の側壁113aの上端部とは、段差を形成する。なお、このチャネル保護膜113は、半導体層107を保護する保護膜でもある。
その後、フォトレジスト111の剥離は行わずに、チャネル保護膜113の表面上に残ったフォトレジスト111を覆い隠すように、フォトレジスト111が炭化しない温度(例えば140℃以下)でCVD法等により、n型不純物が含まれたアモルファスシリコン等からなる、低抵抗の不純物半導体層115(115aと115bとを総称して115という。なお、不純物半導体層115の膜厚(特に不純物半導体層115aの膜厚)は、例えば、250Åとする。)の成膜を行う(図4参照)。
続けて、スパッタ法又は真空蒸着法等により例えば、Mo膜、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、AlNdTi合金膜、又は、MoNb合金膜等の何れかからなる導電体層117(117aと117bとを総称して117という。なお、導電体層117の膜厚(特に導電体層117aの膜厚)は、例えば、1500Åとする。)を形成する(図4参照)。
なお、不純物半導体層115及び導電体層117は、成膜時、フォトレジスト111の側面111bの下端部とチャネル保護膜113の側面113aの上端部とによって形成される段差部分に殆ど回り込めず、不純物半導体層115及び導電体層117は、この段差部分において、薄肉部を形成する(図4の2点鎖線丸内参照)。なお、半導体層107上に形成された不純物半導体層115a及び導電体層117aと、フォトレジスト111を覆う不純物半導体層115b及び導電体層117bと、は接続しない場合もある。ここで、不純物半導体層115及び導電体層117を総称して導電層ともいう。
続いて、後述の半導体膜119のパターン形成まで使用するフォトレジストを所定のパターンで塗布し、パターン形成後、導電体層117をウェットエッチングする。その後、ドライエッチング法を用いて、半導体層107及び不純物半導体層115を一括で異方性エッチングする。この行程によって、所定の平面形状を有する半導体膜119が形成されるとともに、半導体膜119上に、ソース電極をなす、所定の平面形状に形成された不純物半導体層121と導電体層125とからなるソース電極層(第1の電極層)140、及び、ドレイン電極をなす、所定の平面形状に形成された不純物半導体層123と導電体層127とからなるドレイン電極層(第2の電極層)142、が形成される(図5参照)。また、不純物半導体層115b及び導電体層117bの上部にフォトレジスト111を露出させる貫通孔129が形成される。なお、図5においては、貫通孔129が形成された時にフォトレジスト111がそのまま残っているように記載したが、これは便宜上このように記載したに過ぎず、この時点でフォトレジスト111の一部がドライエッチングによって一部が除去されてしまっても構わない。
次に、貫通孔129を介して、レジスト剥離液を用いて、フォトレジスト111を除去する(図6参照)。これによってフォトレジスト111は溶解され、貫通孔129を通って除去される。これによって、不純物半導体層115b及び導電体層117bがある場所には、不純物半導体層115bが規定する空間131が形成される。
その後、水洗又は空気、窒素等の気体の吹きつけ等を行い、チャネル保護膜113の直上にある不要な不純物半導体層115b及び導電体層117bを除去する(図7参照)。ここで、この不要な不純物半導体層115b及び導電体層117bは、導電体層125,127と、不純物半導体層115b及び導電体層117bの薄肉部(図6の2点鎖線丸内参照)を介して接続されており、この薄肉部の部分は膜の厚さが薄くなっているため、その強度が弱くなっている。このため、この薄肉部を境に、不純物半導体層115b及び導電体層117bを、水洗又は空気の吹きつけ等の適宜の除去方法で簡単に除去できる。これにより、導電体層125の上面のチャネル保護膜113と接する部分には、例えば、チャネル保護膜113の上面113bと面一にされた面を有する平坦部125aが形成され、導電体層127の上面のチャネル保護膜113と接する部分には、チャネル保護膜113の上面113bと面一にされた面を有する平坦部127aが形成される。
なお、上記においては、導電体層125,127の上面のチャネル保護膜113と接する部分にチャネル保護膜113の上面113bと面一にされた平坦部125a,127aが形成されるとしたが、これに限るものではなく、導電体層125,127の上面のチャネル保護膜113と接する部分の上面がチャネル保護膜113の上面113bの高さを超えなければよく、例えば導電体層125,127の上面のチャネル保護膜113と接する部分の上面がチャネル保護膜113の上面113bの高さより低くなっていてもよい。
続いて、不純物半導体層121及び不純物半導体層123の活性化も兼ねて、250℃以上でCVD法等により、導電体層125の上面、及び、導電体層127の上面を覆うように、SiN等で絶縁層133(膜厚6000Å)の成膜を行う(図8参照)。
以上により、薄膜トランジスタ100が完成する(図8参照)。
上記薄膜トランジスタ100の形成方法では、チャネル保護膜113の厚さ方向において、チャネル保護膜113の上面113bとソース電極層140及びドレイン電極層142とが重ならないように、ソース電極層140及びドレイン電極層142を形成する。
このような行程として、例えば、半導体層107の上に絶縁層109を形成し、形成した絶縁層109上にフォトレジスト111を塗布し、パターニングしてチャネル保護膜113を形成する。さらに、形成したチャネル保護膜113上に残存するフォトレジスト111を覆うように半導体層107の上方に導電体層117を形成するとともに、この導電体層117及び半導体層107をパターニングしてソース電極層140及びドレイン電極層142と半導体膜119とを形成する。さらに、導電体層117のうちのフォトレジストを覆う部分(符号117a)を除去して、チャネル保護膜113を露出させ、チャネル保護膜113の厚さ方向において、チャネル保護膜113の上面113bとソース電極層140及びドレイン電極層142とが重ならないようにする。
このように形成した薄膜トランジスタ100(例えばアモルファスシリコンTFT)は、図8のように、半導体膜119と、半導体膜119の上方に形成されたソース電極層140及びドレイン電極層142と、ソース電極層140とドレイン電極層142との間、かつ、半導体膜119の上方に形成されたチャネル保護膜113と、を備える。そして、チャネル保護膜113の厚さ方向において、チャネル保護膜113の上面113bとソース電極層140及びドレイン電極層142とは重なっていない。ソース電極層140及びドレイン電極層142は、半導体膜119の上方に形成された不純物半導体層121及び123と、不純物半導体層121及び123を覆って形成された導電体層125及び導電体層127からなり、チャネル保護膜113の厚さ方向において、チャネル保護膜113の上面113bと不純物半導体層121,123及び導電体層125,127とは重なっていない。なお、ソース電極層140又はドレイン電極層142は、それぞれ、不純物半導体層121又は123を備えなくても良い。
このような薄膜トランジスタ100では、例えば、ゲート電極層にゲート電圧(以下Vg:例えば5V)、ソース電極層−ドレイン電極層間にソースドレイン電圧(以下Vd:例えば10V)を印加すると、半導体膜(チャネル層)119を介してソース電極−ドレイン電極間にON電流(以下Ion)が流れる。
ここで、本発明の効果を説明するために、比較対象として、ソース電極をなす、不純物半導体層221と導電体層225からなるソース電極層240、及び、ドレイン電極をなす、不純物半導体層223と導電体層227からなるドレイン電極層242を有し、チャネル保護膜113の厚さ方向において、チャネル保護膜113の上面113bの一部とソース電極層240及びドレイン電極層242とが重なった構造を有する、従来の薄膜トランジスタを考えると、このような薄膜トランジスタは、図9に示す薄膜トランジスタ200になる。この薄膜トランジスタ200の形成方法は、公知の方法によって適宜行われる。
図8と図9との対比において、ソース電極層240はソース電極層140に、ドレイン電極層242はドレイン電極層142に、不純物半導体層221,223は不純物半導体層121,123に、導電体層225,227は導電体層125,127に、対応する。また、同一符号をした部材も互いに対応したものである。
この薄膜トランジスタ200(アモルファスシリコンTFT)では、薄膜トランジスタ100と同様、チャネル保護膜113の側面に傾斜(θ:65〜80度)がある(2点鎖線291参照)。また、ソース電極層240及びドレイン電極層242は、チャネル保護膜113の上面の一部を覆っている(2点鎖線290参照)。
このような薄膜トランジスタ200は、例えば、有機ELディスプレイに用いられることが考えられる。この薄膜トランジスタ200を有機ELディスプレイに用いる場合、Ionは2μA以上の電流値を有していることが好ましい。
しかし、実際の薄膜トランジスタ200を測定してみると、チャネル幅Wが350μm、チャネル長Lが7μm、Vgが5V、Vdが0〜12Vであるとき、薄膜トランジスタ200のVd−Id(Idは、ソースドレイン間に流れる電流。以下Id。)特性(ソースドレイン間の電圧−電流特性)は、図10に示すように、Ionに相当するIdは最大1μA程度となっており、電流値が不足していた。なお、チャネル長Lは、図9においては、チャネル保護膜113の下面の、ソース電極層240とドレイン電極層242の対向方向に沿った方向の幅に相当し、図8においては、チャネル保護膜113の下面の、ソース電極層140とドレイン電極層142の対向方向に沿った方向の幅に相当する。
Ionの値はチャネル長Lに反比例することが知られているため、Ionの値を増加させるためにチャネル長Lを短くすることが考えられる。しかし、上記図9に示す薄膜トランジスタ200の構造において、チャネル長Lを短くするためにチャネル保護膜113のチャネル長方向の幅を短くすると、チャネル保護膜113の上面でソース電極層240の端面とドレイン電極層242の端面とが近接することになる。このため、両者間にリーク電流が発生することがある。これがIon増加の妨げになるため、チャネル長Lを短くすることは好ましくなかった。そこで、図9に示す薄膜トランジスタ200の構造において、Ionの値を増減する要因を検討したところ、バッグゲート効果の影響があることを本発明者らは見出し、トランジスタサイズを変えずにIonの電流値を増加させるには、バックゲート効果の影響を抑制することが有効であることが判った。
図11は、このバックゲート効果を説明するための、薄膜トランジスタ200のモデル図を示す。図11の薄膜トランジスタ200では、半導体膜119、チャネル保護膜113等の厚さ方向(基板101の厚さ方向)において、ソース電極層240及びドレイン電極層242がチャネル保護膜113の上面の一部を覆っている、つまり、チャネル保護膜113のチャネル長L方向に沿った両端側で、ソース電極層240及びドレイン電極層242がチャネル保護膜113の上面の一部にオーバーラップしているため、図11の薄膜トランジスタ200は、次の3つのゾーンに分けられて考えられる。
aゾーン:ソース電極層240側で、チャネル保護膜113とソース電極層240とがオーバーラップしている領域(以下、オーバーラップしているチャネル長L方向に沿った幅をB1値という)。
bゾーン:薄膜トランジスタ200中央部で、チャネル保護膜113とソース電極層240及びドレイン電極層242とがオーバーラップしていない領域。
cゾーン:ドレイン電極層242側で、チャネル保護膜113とドレイン電極層242とがオーバーラップしている領域(以下、オーバーラップしているチャネル長L方向に沿った幅をB2値という)。
bゾーン:薄膜トランジスタ200中央部で、チャネル保護膜113とソース電極層240及びドレイン電極層242とがオーバーラップしていない領域。
cゾーン:ドレイン電極層242側で、チャネル保護膜113とドレイン電極層242とがオーバーラップしている領域(以下、オーバーラップしているチャネル長L方向に沿った幅をB2値という)。
このうち、半導体膜119に形成されるチャネルは、bゾーンでは、ゲート電極103のみで制御されるが、aゾーンとcゾーンとは、チャネル保護膜113上にオーバーラップしたソース電極層240及びドレイン電極層242の電位による影響を受ける。すなわち、aゾーンは、ソース電極層240が、例えば0Vの、比較的低い電位に設定されているため、チャネルが弱まり、電流が流れにくい領域となる。逆に、cゾーンは、ドレイン電極層242が、例えば10V程度の、比較的高い電位に設定されているため、チャネルが強まり、電流が流れやすい領域となる。
ここで、ソース電極層240及びドレイン電極層242のオーバーラップ幅を変えたときの薄膜トランジスタ200の測定結果を図12に示す。横軸にソース電極層240及びドレイン電極層242のオーバーラップ幅を表すB1値(=B2値)を示す。ここで、横軸のB1値とB2値とは、常に同じ値に設定した。縦軸は、Ion(A)(Vg=5V、Vd=10V)を示す。なお、図12において黒菱形で示す測定結果[Ion]は、ソース電極層240を0V、ドレイン電極層242を10Vにしたときの値を示し、網掛け四角で示す[Ion_SD入換]は、逆に、ソース電極層240を10V、ドレイン電極層242を0Vにしたときの値を示す。この結果からバックゲートの効果が大きくなるB1値(=B2値)が大きくなるほど、ON電流(Ion)が低下する傾向になることがわかる。
そして、B1値(=B2値)を小さくすることで、Ionを増加させることが可能となることが判る。図12によれば、B1値(=B2値)を概ね0.5μm以下にすることで、トランジスタサイズ(チャネル幅W、チャネル長L)を変えることなく、有機ELディスプレイに必要とされる2μA以上のIonを得ることが可能であることが判断できる。
しかしながら、図9に示した従来の薄膜トランジスタ200において、B1値(=B2値)を1μmより小さくすることは、アライメント精度の点から考えて、非常に困難であった。
一方、図8に示す本実施形態の薄膜トランジスタ100によれば、上述の通り、チャネル保護膜113の厚さ方向において、ソース電極層140及びドレイン電極層142がチャネル保護膜113の上面113bと重ならない構造とすることができる。したがって、上記のB1値(=B2値)を0又は略0にできる。
このため、薄膜トランジスタ100は、ゲート電極にVg、ソース電極−ドレイン電極間にVdを印加しても、バックゲート効果の影響を抑制することができ、また、トランジスタサイズを変えずにIonを大きくでき、例えば、Ionを有機ELディスプレイに必要な2μA以上にすることができる。
なお、このような効果は、チャネル保護膜113の厚さ方向において、チャネル保護膜113の上面113bとソース電極層140及びドレイン電極層142のうちの特にソース電極層140が重なっていなければ、バックゲート効果の影響はある程度抑えられると考えられる。
このように、バックゲート効果の影響を抑制することで、本実施形態の薄膜トランジスタ100は、ソース−ドレイン間等の電圧−電流特性を改善したトランジスタとなる。なお、チャネル保護膜113の側面113aの傾斜の角度(半導体膜119の上面に対しての角度)は、半導体膜119の上面に対して垂直(側面113aの上下方向がチャネル保護膜113の厚さ方向と平行)に近ければ近いほど上記のバックゲート効果を抑制できるので、チャネル保護膜113の側面113aの角度をチャネル保護膜113(基板101)の上面に対して垂直(チャネル保護膜113の厚さ方向と平行)に近づけるほど、ソース−ドレイン間等の電圧−電流特性をより改善できる。理想的には、チャネル保護膜113の側面113aは、チャネル保護膜113(基板101)の上面に対して垂直(チャネル保護膜113の厚さ方向と平行)になっていることが望ましい。
なお、本実施形態に係る薄膜トランジスタ100は、例えば、図13のような回路を有する発光装置のトランジスタに使用される。図13の発光装置の回路DSは、選択トランジスタTr11、駆動トランジスタTr12、キャパシタCs、有機EL素子(発光素子)OELと、を備える。この回路DSは、一画素分の回路である。また、選択トランジスタTr11及び又は駆動トランジスタTr12に、薄膜トランジスタ100が使用される。
図13に示すように、選択トランジスタTr11は、ゲート端子が走査ラインLsに、ドレイン端子がデータラインLdに、ソース端子が接点N11にそれぞれ接続される。また、駆動トランジスタTr12は、ゲート端子が接点N11に接続されており、ドレイン端子がアノードラインLaに、ソース端子が接点N12にそれぞれ接続されている。キャパシタCsは、駆動トランジスタTr12のゲート端子とソース端子との間に接続されている。なお、キャパシタCsは、駆動トランジスタTr12のゲート−ソース間に付加的に設けられた補助容量、もしくは駆動トランジスタTr12のゲート−ソース間の寄生容量と補助容量からなる容量成分である。また、有機EL素子OELは、アノード端子(画素電極)が接点N12に接続され、カソード端子(対向電極)に基準電圧Vssが印加されている。
走査ラインLsは、画素基板の周縁部に配置された走査ドライバ(図示せず)に接続されており、所定タイミングで行方向に配列された複数の画素を選択状態に設定するための選択電圧信号(走査信号)が印加される。また、データラインLdは、画素基板の周縁部に配置されたデータドライバ(図示せず)に接続され、上記画素の選択状態に同期するタイミングで発光データに応じたデータ電圧(階調信号)が印加される。行方向に配列された複数の駆動トランジスタTr12が、当該駆動トランジスタTr12に接続された有機EL素子OELの画素電極(例えばアノード電極)に発光データに応じた駆動電流を流す状態に設定するように、アノードラインLa(供給電圧ライン)は、所定の高電位電源に直接又は間接的に接続されている。つまり、アノードラインLaは、有機EL素子OELの対向電極に印加される基準電圧Vssより十分電位の高い所定の高電位(供給電圧Vdd)が印加される。また、対向電極は、例えば、所定の低電位電源に直接又は間接的に接続され、基板上にアレイ状に配列された全ての画素に対して単一の電極層により形成されており、所定の低電圧(基準電圧Vss、例えば接地電位GND)が共通に印加されるように設定されている。
本実施形態に係る薄膜トランジスタ100は、例えば、デジタルカメラ、パーソナルコンピュータ、又は携帯電話等の電子機器に用いられる。特に薄膜トランジスタ100(又は上記の発光装置)は、電子機器の表示部(ディスプレイ)等として、使用される。例えば、デジタルカメラ1910は、例えば図14及び図15のように、操作部1911と、表示部1912と、を備える。この表示部1912に薄膜トランジスタ100又は前記の発光装置が用いられる。同様に、ノートパソコン(ノート型パーソナルコンピュータ)1920は図16に示すように、表示部1921を備え、薄膜トランジスタ100又は前記の発光装置は表示部1921に使用される。更に、図17のように、携帯電話機1930は表示部1931を備え、薄膜トランジスタ100又は前記の発光装置は表示部1931に使用される。
100,200・・・薄膜トランジスタ、101・・・基板、103・・・ゲート電極、105・・・絶縁層、107・・・半導体層、109・・・絶縁層、111・・・フォトレジスト、111a・・・下面の一部、111b・・・側面、113・・・チャネル保護膜(保護絶縁膜)、113a・・・側面、113b・・・上面、115・・・不純物半導体層、117,125,127,225,227・・・導電体層、119・・・半導体膜、121,123,221,223・・・不純物半導体層、125a,127a・・・平坦部、129・・・貫通孔、131・・・空間、133・・・絶縁層、140、240・・・ソース電極層、142,242・・・ドレイン電極層、1910・・・デジタルカメラ、1911・・・操作部、1912・・・表示部、1920・・・ノートパソコン、1921・・・表示部、1930・・・携帯電話機、1931・・・表示部、DS・・・回路、Tr11・・・選択トランジスタ、Tr12・・・駆動トランジスタ、Cs・・・キャパシタ、OEL・・・有機EL素子、La・・・アノードライン、Ls・・・走査ライン、Ld・・・データライン、N11,N12・・・接点、Cs・・・キャパシタ
Claims (11)
- 半導体膜と、
前記半導体膜の上方に形成された第1および第2の電極層と、
前記第1の電極層と前記第2の電極層との間、かつ、前記半導体膜の上方に形成された保護絶縁膜と、
を備え、
前記第1の電極層と前記第2の電極層の少なくとも何れか一方は、前記保護絶縁膜の側面に接し、その上面が前記保護絶縁膜の上面の高さを超えない接触領域を有して、前記保護絶縁膜の上面と重なっていないことを特徴とする薄膜トランジスタ。 - 前記第1の電極層と前記第2の電極層の両方が前記接触領域を有して、前記保護絶縁膜の上面と重なっていないことを特徴とする請求項1に記載の薄膜トランジスタ。
- 前記第1の電極層及び前記第2の電極層は、不純物が添加された不純物半導体層と、前記不純物半導体層上に形成された導電性材料からなる導電体層と、からなることを特徴とする請求項1又は2に記載の薄膜トランジスタ。
- 前記導電性材料は、Mo膜、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、AlNdTi合金膜、及び、MoNb合金膜、の何れかからなることを特徴とする請求項3に記載の薄膜トランジスタ。
- 前記保護絶縁膜の側面は、前記保護絶縁膜の膜厚方向に対して傾斜を有し、
前記第1の電極層及び前記第2の電極層における前記導電体層は、前記側面の上方を覆い、前記保護絶縁膜の上面と面一とされた面をなすことを特徴とする請求項3又は4に記載の薄膜トランジスタ。 - 請求項1乃至5のいずれか1項に記載の薄膜トランジスタを備える発光装置。
- 請求項1乃至5のいずれか1項に記載の薄膜トランジスタを備える電子機器。
- 基板上に半導体膜を形成する半導体膜形成ステップと、
前記半導体膜の上方にパターニングされた保護絶縁膜を形成する保護絶縁膜形成ステップと、
前記半導体膜の上方に、前記保護絶縁膜を挟む第1の電極層及び第2の電極層を形成し、前記第1の電極層と前記第2の電極層の少なくとも何れか一方を、前記保護絶縁膜の側面に接し、その上面が前記保護絶縁膜の上面の高さを超えない接触領域を有するように形成する電極層形成ステップと、
を含むことを特徴とする薄膜トランジスタの形成方法。 - 前記保護絶縁膜形成ステップは、前記半導体膜の上に絶縁層を形成する絶縁層形成ステップと、前記絶縁層形成ステップで形成した前記絶縁層上にフォトレジストを塗布し、パターニングして前記保護絶縁膜を形成する絶縁層パターニングステップと、を含み、
前記電極層形成ステップは、前記絶縁層パターニングステップで形成した前記保護絶縁膜上に残存する前記フォトレジストを覆うとともに、前記半導体膜の上面を覆うように導電層を形成する導電層形成ステップと、形成した前記導電層をパターニングして前記第1の電極層と前記第2の電極層の少なくとも何れか一方を形成する導電層パターニングステップと、前記導電層のうちの前記フォトレジストを覆う部分を除去して、前記保護絶縁膜を露出させる不要部分除去ステップと、を含むことを特徴とする請求項8に記載の薄膜トランジスタの形成方法。 - 前記導電層パターニングステップは、前記フォトレジストを覆う前記導電層に、前記フォトレジストを露出する貫通孔を形成する貫通孔形成ステップを含み、
前記不要部分除去ステップは、前記貫通孔を介して、レジスト剥離液を用いて前記フォトレジストを溶解して除去するフォトレジスト除去ステップと、前記フォトレジストが除去された後の、前記フォトレジストを覆っていた前記導電層を水洗又は気体の吹きつけによって除去する導電層除去ステップと、を含むことを特徴とする請求項9に記載の薄膜トランジスタの形成方法。 - 前記導電層形成ステップは、前記半導体膜の上方に、不純物が添加された不純物半導体層を形成するステップと、前記不純物半導体層上に導電性材料からなる導電体層を形成するステップと、を含み、
前記導電層パターニングステップは、前記導電体層をパターニングするステップと、前記不純物半導体層をパターニングするステップと、を含むことを特徴とする請求項9に記載の薄膜トランジスタの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009256495A JP2011100951A (ja) | 2009-11-09 | 2009-11-09 | 薄膜トランジスタ、発光装置、電子機器、及び、薄膜トランジスタの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009256495A JP2011100951A (ja) | 2009-11-09 | 2009-11-09 | 薄膜トランジスタ、発光装置、電子機器、及び、薄膜トランジスタの形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011100951A true JP2011100951A (ja) | 2011-05-19 |
Family
ID=44191888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009256495A Pending JP2011100951A (ja) | 2009-11-09 | 2009-11-09 | 薄膜トランジスタ、発光装置、電子機器、及び、薄膜トランジスタの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011100951A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013111725A1 (ja) * | 2012-01-26 | 2013-08-01 | シャープ株式会社 | 半導体装置およびその製造方法 |
-
2009
- 2009-11-09 JP JP2009256495A patent/JP2011100951A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013111725A1 (ja) * | 2012-01-26 | 2013-08-01 | シャープ株式会社 | 半導体装置およびその製造方法 |
US9437745B2 (en) | 2012-01-26 | 2016-09-06 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
US9577113B2 (en) | 2012-01-26 | 2017-02-21 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
US9831352B2 (en) | 2012-01-26 | 2017-11-28 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107731858B (zh) | 一种阵列基板、其制作方法及显示面板 | |
USRE48032E1 (en) | Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate | |
KR101272892B1 (ko) | 어레이 기판 | |
US9312277B2 (en) | Array substrate for display device and method of fabricating the same | |
US8035298B2 (en) | Organic light emitting display having electrostatic discharge protection | |
KR101182231B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
US7839459B2 (en) | Flat panel display device including electrostatic discharge prevention units | |
KR101622645B1 (ko) | 유기발광 표시장치의 제조방법 | |
JP2006146205A (ja) | 平板表示装置及びその製造方法 | |
JP5384088B2 (ja) | 表示装置 | |
JP2007193313A (ja) | 有機発光ディスプレイ及びその製造方法 | |
TW201930983A (zh) | 顯示背板及其製作方法、顯示面板和顯示裝置 | |
KR101922937B1 (ko) | 박막트랜지스터 기판 및 이의 제조 방법 | |
US20220115410A1 (en) | Display panel and method of manufacturing the same | |
US20090206421A1 (en) | Organic light emitting display and manufacturing method thereof | |
KR20120079727A (ko) | 유기발광 표시장치 및 그 제조방법 | |
US20150097163A1 (en) | Semiconductor device, display, and method of manufacturing semiconductor device | |
KR20180077954A (ko) | 표시장치 및 그 제조 방법 | |
KR20090002717A (ko) | 전계발광소자 및 그 제조방법 | |
KR20150087617A (ko) | 표시 기판용 박막 트랜지스터, 표시 기판 및 표시 기판의 제조 방법 | |
KR101689886B1 (ko) | 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법 | |
KR101604480B1 (ko) | 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법 | |
KR20120043404A (ko) | 표시장치 및 이의 제조방법 | |
KR102449066B1 (ko) | 표시장치용 어레이기판 및 그 제조방법 | |
JP2005123438A (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法、および薄膜トランジスタアレイ、および表示装置、およびセンサー装置 |