JP2011089850A - Wire break detecting and reverse connection protecting apparatus - Google Patents
Wire break detecting and reverse connection protecting apparatus Download PDFInfo
- Publication number
- JP2011089850A JP2011089850A JP2009242725A JP2009242725A JP2011089850A JP 2011089850 A JP2011089850 A JP 2011089850A JP 2009242725 A JP2009242725 A JP 2009242725A JP 2009242725 A JP2009242725 A JP 2009242725A JP 2011089850 A JP2011089850 A JP 2011089850A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- line
- circuit
- reverse connection
- sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
Description
本発明は、各回路と接続する電源線、グランド線、および信号線の断線を検出し、かつ電源線とグランド線の逆接続から回路を保護する断線検出・逆接続保護装置に関する。 The present invention relates to a disconnection detection / reverse connection protection device that detects disconnection of a power supply line, a ground line, and a signal line connected to each circuit and protects the circuit from reverse connection of the power supply line and the ground line.
図9は、この種の断線検出装置が適用される従来のセンサ装置の構成の一例を示すブロック図である。
このセンサ装置は、図9に示すように、センサ回路10と、センサ回路10からの出力信号を処理すると共にセンサ回路10に対して電源電圧を供給する制御回路20と、を備えている。センサ回路10と制御回路20とは、電源線30、信号線40、およびグランド線50を介して互いに接続されている。
FIG. 9 is a block diagram illustrating an example of a configuration of a conventional sensor device to which this type of disconnection detection device is applied.
As shown in FIG. 9, the sensor device includes a
センサ回路10は、センサ101と、センサ101からの出力信号を内部処理して制御回路20に出力する例えば増幅処理部のような機能回路102と、を備えている。
制御回路20は、センサ回路10を駆動する電源電圧を生成する電源回路201と、センサ回路10からの出力信号を処理するAD変換回路202と、入力端子Vinとグランド端子GNDとの間に接続されるプルダウン抵抗R201と、を備えている。
The
The
図10は、第9図の機能回路102の一部であって、従来の断線検出回路を含む増幅処理部の回路図である(特許文献1参照)。
この増幅処理部は、オペアンプOP3、抵抗Raなどからなり、センサ101からの出力信号の増幅処理を行う。
この増幅処理部は、差動増幅回路A1と、ダイオードD1と、差動増幅回路A1を駆動するための電流制御回路としてのバイアス回路B1と、出力側増幅回路A2と、出力側増幅回路A2用の電流制御回路S1と、トランジスタTr15およびTr16からなる出力電流源に電流を供給するための定電流回路S2とにより構成され、プルダウン抵抗R201と共に断線を検出する。
FIG. 10 is a circuit diagram of an amplification processing unit which is a part of the
The amplification processing unit includes an operational amplifier OP3, a resistor Ra, and the like, and performs amplification processing of an output signal from the
The amplification processing unit is for the differential amplifier circuit A1, the diode D1, the bias circuit B1 as a current control circuit for driving the differential amplifier circuit A1, the output side amplifier circuit A2, and the output side amplifier circuit A2. Current control circuit S1 and a constant current circuit S2 for supplying current to an output current source composed of transistors Tr15 and Tr16, and detects disconnection together with pull-down resistor R201.
ここで、差動増幅回路A1は、トランジスタTr1〜Tr7などにより構成される。出力側増幅回路A2は、トランジスタTr8、Tr14などにより構成される。バイアス回路B1は、トランジスタTr9、Tr10などにより構成される。電流制御回路S1は、トランジスタTr12、Tr13などにより構成される。定電流回路S2は、トランジスタTr17、Tr18などにより構成される。 Here, the differential amplifier circuit A1 includes transistors Tr1 to Tr7 and the like. The output side amplifier circuit A2 includes transistors Tr8, Tr14, and the like. The bias circuit B1 includes transistors Tr9 and Tr10. The current control circuit S1 includes transistors Tr12, Tr13, and the like. The constant current circuit S2 includes transistors Tr17 and Tr18.
次に、このように構成される増幅処理部の動作について説明する。
いま、図9に示すように、制御回路20の入力端子Vinとグランド端子GNDとの間にプルダウン抵抗R201が接続される状態で外部のグランド線50が断線すると、図10のグランド線Vc2に電流が流れたとしても、ダイオードD1が逆接続されているために、その電流はトランジスタTr1、Tr2、Tr6、Tr7には流入しない。
Next, the operation of the amplification processing unit configured as described above will be described.
As shown in FIG. 9, when the
また、電流制御回路S1がトランジスタTr8のコレクタ電流を遮断するため、出力側増幅回路A2およびトランジスタTr15が機能しなくなり、出力端子Voutから電流が流出しない。このためプルダウン抵抗R201で電圧降下を生じることなく断線を検出することができる。
しかし、上述した増幅処理部を構成するトランジスタTr1〜Tr17などの素子に寄生素子が存在すると、寄生素子が逆流阻止手段D1、電流阻止手段Tr11などのバイパス経路となり、当該阻止手段の機能を阻害する場合がある。
Further, since the current control circuit S1 cuts off the collector current of the transistor Tr8, the output side amplification circuit A2 and the transistor Tr15 do not function, and no current flows out from the output terminal Vout. Therefore, disconnection can be detected without causing a voltage drop by the pull-down resistor R201.
However, if a parasitic element exists in the elements such as the transistors Tr1 to Tr17 constituting the amplification processing unit described above, the parasitic element becomes a bypass path such as the backflow prevention means D1 and the current prevention means Tr11, and inhibits the function of the prevention means. There is a case.
例えば、トランジスタTr11において、シリコンP基板をアノード、トランジスタTr11のベース領域をカソードとする寄生ダイオードが存在する場合、断線検出機能が阻害される。
この場合には、トランジスタの構成に際して、SOI(Silicon On Insulator)基板上に酸化膜絶縁分離構造を形成すれば、寄生素子は存在しなくなるが、製造コストが嵩むことになる。
その一方、図9に示すセンサ装置などでは、上記のグランド線50の断線検出の機能に加えて、電源線30とグランド線50が誤って逆接続された場合に、センサ回路10Aをその逆接続から保護する機能を有する、新たな装置の出現が望まれる。
For example, in the transistor Tr11, when there is a parasitic diode having the silicon P substrate as an anode and the base region of the transistor Tr11 as a cathode, the disconnection detection function is hindered.
In this case, when an oxide film insulating isolation structure is formed on an SOI (Silicon On Insulator) substrate in the configuration of the transistor, the parasitic element does not exist, but the manufacturing cost increases.
On the other hand, in the sensor device shown in FIG. 9, in addition to the function of detecting the disconnection of the
そこで、本発明の目的は、断線機能の実現を図る場合に製造コストの抑制が図れる上に、電源線とグランド線が逆接続された場合に回路素子の保護が図れる断線検出・逆接続保護装置を提供することにある。 Accordingly, an object of the present invention is to provide a disconnection detection / reverse connection protection device capable of reducing the manufacturing cost when realizing a disconnection function and protecting circuit elements when a power supply line and a ground line are reversely connected. Is to provide.
上記の課題を解決し本発明の目的を達成するために、各発明は以下のような構成からなる。
第1の発明は、各回路を互いに接続する電源線、グランド線、および信号線のうち前記グランド線の断線を検出し、かつ前記電源線とグランド線の逆接続から前記各回路を保護する断線検出・逆接続保護装置であって、前記信号線と前記グランド線の間に設けたプルダウン抵抗と、前記グランド線の断線時に前記電源線と前記信号線を接続させ、前記信号線の電位を前記電源線の電源電位付近に上昇させる第1のスイッチと、前記電源線と前記グランド線の正常接続時に前記電源線と前記各回路を接続させ、前記逆接続時に前記電源線と前記各回路の接続を切り離す第2のスイッチと、前記正常接続時に前記電源線と前記第1のスイッチを接続させ、前記逆接続時に前記電源線と前記第1のスイッチの接続を切り離す第3のスイッチと、を備える。
In order to solve the above-described problems and achieve the object of the present invention, each invention has the following configuration.
1st invention detects the disconnection of the said ground line among the power supply line which connects each circuit mutually, a ground line, and a signal line, and the disconnection which protects each said circuit from the reverse connection of the said power supply line and a ground line A detection / reverse connection protection device comprising: a pull-down resistor provided between the signal line and the ground line; and connecting the power line and the signal line when the ground line is disconnected; A first switch that raises near the power supply potential of the power supply line; and the power supply line and each circuit are connected when the power supply line and the ground line are normally connected; and the power supply line and each circuit are connected when the reverse connection is established A second switch for disconnecting the power supply line, and a third switch for connecting the power supply line and the first switch during the normal connection and disconnecting the connection between the power supply line and the first switch during the reverse connection. That.
第2の発明は、第1の発明において、前記第1のスイッチは、第1のNMOSトランジスタであり、前記第2のスイッチは、PMOSトランジスタであり、前記第3のスイッチは、第2のNMOSトランジスタである。
第3の発明は、第2の発明において、前記第2のNMOSトランジスタは、P型基板にNウェルを介在させてPウェルを形成し、前記Pウェルに形成させた。
In a second aspect based on the first aspect, the first switch is a first NMOS transistor, the second switch is a PMOS transistor, and the third switch is a second NMOS. It is a transistor.
According to a third invention, in the second invention, the second NMOS transistor is formed in the P well by forming a P well with an N well interposed in a P type substrate.
第4の発明は、第2または第3の発明において、前記第1のNMOSトランジスタは、ソースが前記信号線に接続され、ゲートおよび基板が前記グランド線に接続され、ドレインが前記第2のNMOSトランジスタのソースに接続され、前記PMOSトランジスタは、ソースが前記電源線に接続され、ゲートが前記グランド線に接続され、ドレインおよび基板が前記回路の内部電源端子に接続され、前記第2のNMOSトランジスタは、ソースが前記第1のNMOSトランジスタのドレインに接続され、ゲート、ドレインおよび基板が前記電源線に接続される。 In a fourth aspect based on the second or third aspect, the first NMOS transistor has a source connected to the signal line, a gate and a substrate connected to the ground line, and a drain connected to the second NMOS. The PMOS transistor has a source connected to the power supply line, a gate connected to the ground line, a drain and a substrate connected to an internal power supply terminal of the circuit, and the second NMOS transistor. The source is connected to the drain of the first NMOS transistor, and the gate, drain and substrate are connected to the power line.
第5の発明は、第2〜第4の発明において、前記第1、第2のNMOSトランジスタおよび前記PMOSトランジスタは、同一のP型基板に形成させた。
第6の発明は、第1〜第5の発明において、前記各回路は、センサ回路と制御回路からなり、前記制御回路は、前記センサ回路を駆動する電源電圧を生成するとともに、前記センサ回路からの出力信号を処理する。
In a fifth aspect based on the second to fourth aspects, the first and second NMOS transistors and the PMOS transistor are formed on the same P-type substrate.
In a sixth aspect based on the first to fifth aspects, each of the circuits includes a sensor circuit and a control circuit, and the control circuit generates a power supply voltage for driving the sensor circuit and from the sensor circuit. Process the output signal.
このような構成の本発明によれば、断線機能の実現を図る場合に製造コストの抑制を図れることができる上に、電源線とグランド線が逆接続された場合に回路素子の保護を図ることができる。 According to the present invention having such a configuration, it is possible to reduce the manufacturing cost when realizing the disconnection function, and to protect the circuit element when the power supply line and the ground line are reversely connected. Can do.
以下、本発明の実施形態について、図面を参照して説明する。
(第1実施形態)
図1は、本発明装置の第1実施形態を、センサ装置に適用したブロック図である。
このセンサ装置は、図1に示すように、センサ回路10Aと制御回路20を備え、センサ回路10Aは制御回路20から供給される電源電圧によって駆動し、かつ、センサ回路10Aの出力信号は制御回路20に出力されて処理される。このため、センサ装置は、センサ回路10Aと制御回路20が、電源線30、信号線(出力線)40、およびグランド線50を介して互いに接続されている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
FIG. 1 is a block diagram in which a first embodiment of the device of the present invention is applied to a sensor device.
As shown in FIG. 1, the sensor device includes a
また、このセンサ装置は、電源線30、信号線40、およびグランド線50のうちの何れか1つが断線したときにその断線を検出し、かつ、電源線30とグランド線50の逆接続時に、センサ回路10Aのセンサ101および機能回路102Aの構成素子を破壊から保護するようになっている。
センサ回路10Aは、図1に示すように、センサ101と、機能回路102Aと、断線検出回路103と、逆接続保護回路104と、電源端子Vccと、出力端子Voutと、グランド端子GNDとを備えている。
Further, this sensor device detects the disconnection when any one of the
As shown in FIG. 1, the
センサ101は、所定の物理量などを電気信号に変換して出力する。機能回路102Aは、センサ101からの出力信号を内部処理して制御回路20に出力するものであり、例えば増幅処理部のようなものからなる。また、センサ101および機能回路102Aは、電源線30とグランド線50の逆接続時に、逆接続保護回路104により保護されるようになっている。
このため、センサ101および機能回路102Aは、逆接続保護回路104を介して電源端子Vccに接続されるとともに、グランド端子GNDに接続され、制御回路20から電源線30および逆接続保護回路104を介して供給される電源電圧により駆動される。機能回路102Aの出力信号は出力端子Voutに出力され、信号線40を経由して制御回路20の入力端子Vinに入力される。
The
For this reason, the
断線検出回路103は、グランド線50が断線したときに、プルダウン抵抗R101等と連係し、センサ回路10Aの出力端子Voutの出力電位(信号線40の電位)を電源端子Vcc(電源線30)の電位付近に上昇させ、その状態を固定させまたは維持させる。言い換えると、断線検出回路103は、グランド線50が断線したときに、プルダウン抵抗R101等と連係し、制御回路20の入力端子Vinの電位を電源電圧Vccの電位付近に変化させ、その変化後の状態を固定または維持させる。
When the
このため、断線検出回路103は、スイッチ素子として機能するN型のMOSトランジスタTr101によって構成されている。MOSトランジスタTr101は、ドレインが後述のMOSトランジスタTr202のソースに接続され、ソースが出力端子Voutに接続され、ゲートおよび基板(ボディ端子)がグランド端子GNDに接続される。また、MOSトランジスタTr101は、図1および図2に示すように、寄生ダイオードD101、D102を含んでいる。
For this reason, the
逆接続保護回路104は、電源線30とグランド線50の正常接続時に、電源線30とセンサ101および機能回路102Aとの間の接続を行い、かつ、電源線30と断線検出回路103の接続を行う。また、逆接続保護回路104は、電源線30とグランド線50の逆接続時に、電源線30とセンサ101および機能回路102Aとの間の接続を切り離し、かつ電源線30と断線検出回路103の接続を切り離す。
The reverse
このため、逆接続保護回路104は、スイッチ素子として機能する、P型のMOSトランジスタTr201と、N型のMOSトランジスタTr202と、を備えている。P型のMOSトランジスタTr201は、電源線30とセンサ101および機能回路102Aの間の接続、およびその切り離しを行う。N型のMOSトランジスタTr202は、電源線30と断線検出回路103の接続、およびその切り離しを行う。
Therefore, the reverse
MOSトランジスタTr201は、ソースが電源端子Vccに接続され、ゲートがグランド端子GNDに接続され、ドレインおよび基板(ボディ端子)がセンサ101および機能回路102の電源端子N201に接続される。また、MOSトランジスタTr201は、図1および図2に示すように寄生ダイオードD201を含んでいる。
MOSトランジスタTr202は、ゲート、ドレイン、および基板(ボディ端子)がそれぞれ電源端子Vccに接続され、ソースがMOSトランジスタTr101のドレインに接続される。また、MOSトランジスタTr202は、図1および図2に示すように、寄生ダイオードD202を含んでいる。
The MOS transistor Tr201 has a source connected to the power supply terminal Vcc, a gate connected to the ground terminal GND, and a drain and a substrate (body terminal) connected to the
The MOS transistor Tr202 has a gate, a drain, and a substrate (body terminal) connected to the power supply terminal Vcc, and a source connected to the drain of the MOS transistor Tr101. Further, the MOS transistor Tr202 includes a parasitic diode D202 as shown in FIGS.
制御回路20は、図1に示すように、電源回路201と、AD変換回路202と、プルダウン抵抗R101と、電源端子Vccと、入力端子Vinと、グランド端子GNDと、を備えている。
電源回路201は、センサ回路10AとAD変換回路202をそれぞれ駆動する電源電圧を生成する。この生成される電源電圧は、電源線30を介してセンサ回路10Aに供給される。
As shown in FIG. 1, the
The
AD変換回路202は、電源回路201が生成する電源電圧により駆動され、センサ回路10Aから出力されるアナログ信号をデジタル信号にAD変換して出力する。このため、AD変換回路202は、電源回路201、入力端子Vin、およびグランド端子GNDと接続されている。
プルダウン抵抗R101は、入力端子Vinとグランド端子GNDとの間に設けられ、その間に接続されている。このプルダウン抵抗R101は、後述のように、断線検出回路103と連係して断線検出機能に寄与する。
The
The pull-down resistor R101 is provided between the input terminal Vin and the ground terminal GND, and is connected therebetween. As will be described later, the pull-down resistor R101 contributes to the disconnection detection function in conjunction with the
図2は、断線検出回路103に使用されるN型のMOSトランジスタTr101と、逆接続保護回路104に使用されるP型のMOSトランジスタTr201およびN型のMOSトランジスタTr202と断面構造を示す断面図である。
これらの3つのMOSトランジスタTr101、Tr201、Tr202は、図2に示すように、シリコンの同一のP型基板600を使用して構成される。
FIG. 2 is a cross-sectional view showing a cross-sectional structure of the N-type MOS transistor Tr101 used in the
These three MOS transistors Tr101, Tr201, Tr202 are configured using the same P-
まず、MOSトランジスタTr101は、P型基板600内に設けたPウェル601内に形成される。すなわち、そのPウェル601内に、ソース領域となるN+領域602およびドレイン領域となるN+領域603が形成される。また、Pウェル601上に、絶縁物を介してゲート604が形成される。
さらに、ソース領域となるN+領域602は出力端子Voutに接続され、ドレイン領域となるN+領域603はMOSトランジスタTr202のソース領域となるN+領域622に接続され、ゲート604はグランド端子GNDに接続される。また、P型基板600およびPウェル601は、それぞれグランド端子GNDに接続される。
First, the MOS transistor Tr101 is formed in a P well 601 provided in a
Further, the N +
このような構成のN型のMOSトランジスタTr101では、図2に示すような寄生ダイオードD101、D102が形成される。すなわち、寄生ダイオードD101は、Pウェル601(P型基板600)をアノードとし、ソース領域となるN+領域602をカソードとする。また、寄生ダイオードD102は、Pウェル601をアノードとし、ドレイン領域となるN+領域603をカソードとする。
In the N-type MOS transistor Tr101 having such a configuration, parasitic diodes D101 and D102 as shown in FIG. 2 are formed. That is, the parasitic diode D101 uses the P well 601 (P-type substrate 600) as an anode and the N +
次に、MOSトランジスタTr201は、P型基板600内に設けたNウェル611内に形成される。すなわち、そのNウェル611内に、ソース領域となるP+領域612およびドレイン領域となるP+領域613が形成される。また、Nウェル611上に、絶縁物を介してゲート614が形成される。
さらに、ソース領域となるP+領域612は電源端子Vccに接続され、ドレイン領域となるP+領域613およびNウェル611はセンサ101および機能回路102の電源端子N201に接続され、ゲート614はグランド端子GNDに接続される。
Next, the
Further, the P +
このような構成のP型のMOSトランジスタTr201では、図2に示すような寄生ダイオードD201が形成される。すなわち、寄生ダイオードD201は、ソース領域となるP+領域612をアノードとし、Nウェル611をカソードとする。
次に、MOSトランジスタTr202は、P型基板600内にNウェル620を介してPウェル621を形成し、Nウェル620によってP型基板600から分離されたPウェル621内に形成される。
In the P-type MOS transistor Tr201 having such a configuration, a parasitic diode D201 as shown in FIG. 2 is formed. In other words, the parasitic diode D201 uses the P +
Next, the MOS transistor Tr202 is formed in the P-
すなわち、そのPウェル621内に、ソース領域となるN+領域622およびドレイン領域となるN+領域623が形成される。また、Pウェル621上に、絶縁物を介してゲート624が形成される。
さらに、ソース領域となるN+領域622はMOSトランジスタTr101のドレイン領域となるN+領域603に接続され、ドレイン領域となるN+領域623およびゲート624およびPウェル621はそれぞれ出力端子Voutに接続される。
このような構成のN型のMOSトランジスタTr202では、図2に示すような寄生ダイオードD202が形成される。すなわち、寄生ダイオードD202は、Pウェル621をアノードとし、ソース領域となるN+領域622をカソードとする。
That is, an N +
Further, the N +
In the N-type MOS transistor Tr202 having such a configuration, a parasitic diode D202 as shown in FIG. 2 is formed. That is, the parasitic diode D202 uses the P well 621 as an anode and the N +
次に、このように構成される第1実施形態の逆接続保護回路104の動作例について、図1を参照して説明する。
まず、電源線30とグランド線50が逆接続されたとき(電源逆接続時)、すなわち、電源線30が制御回路20の電源端子Vccとセンサ回路10Aのグランド端子GNDに接続され、かつ、グランド線50が制御回路20のグランド端子GNDとセンサ回路10Aの電源端子Vccに接続された場合である。
この場合には、P型のMOSトランジスタTr201は、ゲート電圧がソース電圧を基準にして高くなるので、オフ状態となる。このため、電源端子Vccとセンサ101および機能回路102Aの電源端子N201の電気的な接続が解かれるので、グランド端子GNDからセンサ101および機能回路102Aに電流が流入することが阻止される。この結果、センサ101および機能回路102Aは、回路素子の破壊から保護される。
Next, an operation example of the reverse
First, when the
In this case, the P-type MOS transistor Tr201 is turned off because the gate voltage becomes high with reference to the source voltage. For this reason, since the electrical connection between the power supply terminal Vcc and the
一方、N型のMOSトランジスタTr202は、ゲート電圧がソース電圧を基準にして低くなるので、オフ状態となる。このため、断線検出回路103のMOSトランジスタTr101はオン状態になることができず、断線検出回路103を介してグランド端子GNDから電源端子Vccに向けて貫通電流が流れることが阻止される。
なお、電源線30とグランド線50の逆接続時には、寄生ダイオードD201、D202は逆バイアスされているので、それらはオフ状態となり、上記の逆接続保護の動作を阻害することはない。
On the other hand, the N-type MOS transistor Tr202 is turned off because the gate voltage is low with respect to the source voltage. Therefore, the MOS transistor Tr101 of the
When the
次に、図1に示すように、電源線30とグランド線50が正しく接続された場合(正常接続時)の動作について説明する。
この場合には、P型のMOSトランジスタTr201は、ゲート電圧がソース電圧を基準にして低くなるためオン状態となる。このため、MOSトランジスタTr201を介して、電源端子Vccからセンサ101および機能回路102Aの電源端子N201に電流が流入し、電源端子N201の電位が電源端子Vccの電位付近になる。この結果、センサ101および機能回路102Aは正常に動作する。
Next, the operation when the
In this case, the P-type MOS transistor Tr201 is turned on because the gate voltage is lowered with reference to the source voltage. Therefore, a current flows from the power supply terminal Vcc to the power supply terminal N201 of the
一方、N型のMOSトランジスタTr202は、ゲート電位がソース電位を基準にして高くなるためオン状態となる。このため、電源端子VccからノードN204に電流が流入し、ノードN204の電位が電源端子Vccの電位付近になる。この結果、断線検出回路103のMOSトランジスタTr101は、ゲート電圧がソース電圧を基準にして低くなるのでオフ状態となり、電源端子Vccから出力端子Voutへの電流の流出は生じない。
On the other hand, the N-type MOS transistor Tr202 is turned on because the gate potential becomes higher with reference to the source potential. Therefore, current flows from power supply terminal Vcc to node N204, and the potential of node N204 is close to the potential of power supply terminal Vcc. As a result, the MOS transistor Tr101 of the
次に、図1に示すように、電源線30とグランド線50が正しく接続され、センサ101および機能回路102Aは正常に動作中における、断線検出回路103などの断線検出の動作例について、図1を参照して説明する。
いま、制御回路20の入力端子Vinとグランド端子GNDの間にプルダウン抵抗R101が接続された状態で、グランド線50が断線したとする。この場合には、電源端子VccからMOSトランジスタTr201、センサ101、および機能回路102Aを介してセンサ回路10A内のグランド線N202に電流が流入し、グランド線N202の電位が上昇する。
Next, as shown in FIG. 1, an operation example of disconnection detection of the
Now, it is assumed that the
このため、MOSトランジスタTr101は、ゲート電圧がソース電圧を基準にして高くなるので、オン状態になる。このとき、MOSトランジスタTr202もオン状態にあるため、電源端子VccからMOSトランジスタTr202、Tr101を介して出力端子Voutへ電流が流出する。そして、制御回路20の入力端子Vinの電位、すなわちAD変換回路202の入力電位が電源端子Vccの電位付近に上昇し、その状態に固定される。
For this reason, the MOS transistor Tr101 is turned on because the gate voltage becomes higher with reference to the source voltage. At this time, since the MOS transistor Tr202 is also in the on state, a current flows from the power supply terminal Vcc to the output terminal Vout via the MOS transistors Tr202 and Tr101. Then, the potential of the input terminal Vin of the
このように、グランド線50が断線した場合には、MOSトランジスタTr101とプルダウン抵抗R101の連係動作により、制御回路20の入力端子Vinの電位は、センサ回路10Aの電源端子Vccの電位付近、すなわち電源回路201が生成する電源電圧の近傍の値に上昇して固定される。このため、例えば制御回路20は、入力端子Vinの入力電圧をモニタ(検出)することにより、グランド線50の断線の有無を認識することができる。
As described above, when the
なお、グランド線50の断線時には、MOSトランジスタTr101の寄生ダイオードD101は順方向にバイアスされるため、出力端子Voutから寄生ダイオードD101介してグランド線N202への電流の流出は生じない。また、寄生ダイオードD102は逆方向にバイアスされるため、寄生ダイオードD102はオフ状態となり、グランド線N202から電源端子Vccへの電流の流出は生じない。したがって、寄生ダイオードD101、D102は、グランド線50の断線検出動作を阻害することはない。
When the
次に、電源線30が断線した場合の動作について説明する。
この場合には、制御回路20の電源回路201が生成する電源電圧のセンサ回路10Aへの供給が停止するので、センサ101、機能回路102A、およびMOSトランジスタTr101、Tr201、Tr202は動作不能となる。しかし、制御回路20の入力端子Vinの電位は、プルダウン抵抗R101によりグランド端子GNDの電位付近に変化するとともに、その変化後の状態で固定される。
なお、寄生ダイオードD101、D102はオフ状態になり、断線検出動作を阻害することはない。
Next, an operation when the
In this case, since the supply of the power supply voltage generated by the
The parasitic diodes D101 and D102 are turned off and do not hinder the disconnection detection operation.
次に、信号線40が断線した場合の動作について説明する。
この場合には、センサ101および機能回路102Aは、電源線30およびグランド線50が正常であるので、正常動作を行う。また、MOSトランジスタTr101はオフ状態となるので、センサ101および機能回路102Aの動作を阻害することはない。
その一方、機能回路102Aの出力信号は、信号線40を介して制御回路20の入力端子Vinに伝送されなくなる。しかし、制御回路20の入力端子Vinの電位は、プルダウン抵抗R101によりグランド端子GNDの電位付近に変化するとともに、その変化後の状態で固定される。
なお、寄生ダイオードD101、D102はオフ状態になり、断線検出動作を阻害することはない。
Next, an operation when the
In this case, the
On the other hand, the output signal of the
The parasitic diodes D101 and D102 are turned off and do not hinder the disconnection detection operation.
このように、電源線30または信号線40が断線した場合には、制御回路20の入力端子Vinの電位は、グランド端子GNDの電位の近傍の値に変化し、その変化後の状態で固定される。このため、例えば制御回路20は、入力端子Vinの入力電圧をモニタ(検出)することにより、電源線30または信号線40の断線の有無を認識することができる。
Thus, when the
以上のように、第1実施形態では、電源線30とグランド線50の逆接続時には、センサ101および機能回路102Aの破壊から保護できる上に、断線検出回路103における貫通電流を阻止できる。
また、第1実施形態では、電源線30とグランド線50が正しく接続されて正常に動作している下で、グランド線50が断線した場合には、MOSトランジスタTr101とプルダウン抵抗R101などの連係動作により、その断線を検出することができる。
As described above, according to the first embodiment, when the
In the first embodiment, when the
(第2実施形態)
図3は、本発明の断線検出装置の第2実施形態を、センサ装置に適用したブロック図である。
このセンサ装置は、図1のセンサ装置の構成と基本的に同様であり、図1の逆接続保護回路104を、図3の逆接続保護回路104Aに置き換えたものである。このため、同一の構成要素に同一符号を付して、その説明を省略し、逆接続保護回路104Aの構成と動作について主に説明する。
逆接続保護回路104Aは、図1の逆接続保護回路104と同様に機能し、図1のMOSトランジスタTr201を、図3のPNP型のバイポーラトランジスタTr203と抵抗R202に置き換えたものである。
(Second Embodiment)
FIG. 3 is a block diagram in which the second embodiment of the disconnection detection device of the present invention is applied to a sensor device.
This sensor device is basically the same as the configuration of the sensor device in FIG. 1, and is obtained by replacing the reverse
The reverse
バイポーラトランジスタTr203は、エミッタが電源端子Vccに接続され、ベースが抵抗R202を介してグランド端子GNDに接続され、コレクタがセンサ101および機能回路102の電源端子N201に接続される。
図4は、断線検出回路103に使用されるN型のMOSトランジスタTr101と、逆接続保護回路104Aに使用されるPNP型のバイポーラトランジスタTr203およびN型のMOSトランジスタTr202と断面構造を示す断面図である。
The bipolar transistor Tr203 has an emitter connected to the power supply terminal Vcc, a base connected to the ground terminal GND via the resistor R202, and a collector connected to the
FIG. 4 is a cross-sectional view showing a cross-sectional structure of the N-type MOS transistor Tr101 used in the
これらの3つのトランジスタTr101、Tr203、Tr202は、図4に示すように、同一のシリコンのP型基板600を使用して構成され、トランジスタTr101、Tr202は図2と同様に構成される。したがって、同一の構成要素には同一符号を付してその説明は省略し、バイポーラトランジスタTr203の構成について説明する。
バイポーラトランジスタTr203は、P型基板600内に、P型アイソレーション層631、632、およびN型埋め込み層633で囲まれ、ベース領域となるN型ベース領域634が形成される。また、N型ベース領域634内には、エミッタ領域となるP型エミッタ領域635と、コレクタ領域となるP型コレクタ領域636が形成される。
そして、P型エミッタ領域635は電源端子Vccに接続され、P型コレクタ領域636はセンサ101および機能回路102の電源端子N201に接続され、N型ベース領域634は抵抗R202を介してグランド端子GNDに接続される。
As shown in FIG. 4, these three transistors Tr101, Tr203, Tr202 are configured using the same silicon P-
The bipolar transistor Tr203 is surrounded by P-type isolation layers 631 and 632 and an N-type buried
The P-
次に、このように構成される第2実施形態の逆接続保護回路104Aの動作例について、図3を参照して説明する。
まず、電源線30とグランド線50の逆接続時の動作について説明する。
この場合には、バイポーラトランジスタTr203のベース電圧は、コレクタ電圧を基準にして高くなるので、バイポーラトランジスタTr203はオフ状態となる。このため、電源端子Vccとセンサ101および機能回路102Aの電源端子N201の電気的な接続が解かれるので、グランド端子GNDからセンサ101および機能回路102Aに電流が流入することが阻止される。この結果、センサ101および機能回路102Aは、回路素子の破壊から保護される。
Next, an operation example of the reverse
First, the operation when the
In this case, since the base voltage of the bipolar transistor Tr203 becomes higher with reference to the collector voltage, the bipolar transistor Tr203 is turned off. For this reason, since the electrical connection between the power supply terminal Vcc and the
一方、N型のMOSトランジスタTr202は、第1実施形態の場合と同様に動作してオフ状態になるので、断線検出回路103のMOSトランジスタTr101に貫通電流が流れることが阻止される。
なお、電源線30とグランド線50の逆接続時には、寄生ダイオードD202は逆バイアスされているので、それらはオフ状態となり、上記の逆接続保護の動作を阻害することはない。
On the other hand, the N-type MOS transistor Tr202 operates in the same manner as in the first embodiment and is turned off, so that a through current does not flow through the MOS transistor Tr101 of the
When the
次に、図3に示すように、電源線30とグランド線50が正常に接続された場合について説明する。
この場合には、バイポーラトランジスタTr203のベース電圧は、コレクタ電圧を基準にして低くなるので、バイポーラトランジスタTr203はオン状態となる。このため、バイポーラトランジスタTr203を介して、電源端子Vccからセンサ101および機能回路102Aの電源端子N201に電流が流入し、電源端子N201の電位が電源端子Vccの電位付近になる。この結果、センサ101および機能回路102Aは正常に動作する。
一方、N型のMOSトランジスタTr202は、第1実施形態の場合と同様に動作してオン状態になるので、MOSトランジスタTr101はオフとなり、電源端子Vccから出力端子Voutへの電流の流出は生じない。
以上のように、第2実施形態によれば、第1実施形態と同様の作用効果を実現することができる。
Next, a case where the
In this case, since the base voltage of the bipolar transistor Tr203 becomes lower with reference to the collector voltage, the bipolar transistor Tr203 is turned on. For this reason, current flows from the power supply terminal Vcc to the power supply terminal N201 of the
On the other hand, since the N-type MOS transistor Tr202 operates and is turned on in the same manner as in the first embodiment, the MOS transistor Tr101 is turned off and no current flows from the power supply terminal Vcc to the output terminal Vout. .
As mentioned above, according to 2nd Embodiment, the effect similar to 1st Embodiment is realizable.
(第3実施形態)
図5は、本発明の断線検出装置の第3実施形態を、センサ装置に適用したブロック図である。
このセンサ装置は、図1のセンサ装置の構成と基本的に同様であり、図1の逆接続保護回路104を、図5の逆接続保護回路104Bに置き換えたものである。このため、同一の構成要素に同一符号を付して、その説明を省略し、逆接続保護回路104Bの構成と動作について主に説明する。
逆接続保護回路104Bは、図1の逆接続保護回路104と同様に機能し、図1のMOSトランジスタTr201を、図5のダイオードD203に置き換えたものである。
ダイオードD203は、アノード側が電源端子Vccに接続され、カソード側がセンサ101および機能回路102Aの電源端子N201に接続される。
図6は、断線検出回路103に使用されるN型のMOSトランジスタTr101と、逆接続保護回路104Bに使用されるダイオードD203およびN型のMOSトランジスタTr202の断面構造を示す断面図である。
(Third embodiment)
FIG. 5 is a block diagram in which the third embodiment of the disconnection detection device of the present invention is applied to a sensor device.
This sensor device is basically the same as the configuration of the sensor device in FIG. 1, and is obtained by replacing the reverse
The reverse
The diode D203 has an anode side connected to the power supply terminal Vcc and a cathode side connected to the
FIG. 6 is a cross-sectional view showing a cross-sectional structure of an N-type MOS transistor Tr101 used in the
これらのトランジスタTr101、Tr202とダイオードD203は、図6に示すように、同一のシリコンのP型基板600を使用して構成され、トランジスタTr101、Tr202は図2と同様に構成される。したがって、同一の構成要素には同一符号を付してその説明は省略し、ダイオードD203の構成について説明する。
ダイオードD203は、図6に示すように、P型基板600内にNウェル641を形成し、このNウェル641をカソードとする。さらに、そのNウェル641内にP+領域642を形成し、これをアノードとする。そして、P+領域642が電源端子Vccに接続され、Nウェル641はセンサ101および機能回路102Aの電源端子N201に接続される。
As shown in FIG. 6, the transistors Tr101 and Tr202 and the diode D203 are configured using the same silicon P-
As shown in FIG. 6, the diode D203 forms an N-well 641 in a P-
次に、このように構成される第3実施形態の逆接続保護回路104Bの動作例について、図5を参照して説明する。
まず、電源線30とグランド線50の逆接続時の動作について説明する。
この場合には、ダイオードD203は、逆バイアス状態になってオフ状態になる。このため、電源端子Vccと電源端子N201の電気的な接続が解かれるので、グランド端子GNDからセンサ101および機能回路102Aに電流が流入することが阻止される。この結果、センサ101および機能回路102Aは、回路素子の破壊から保護される。
Next, an operation example of the reverse
First, the operation when the
In this case, the diode D203 is in a reverse bias state and is turned off. For this reason, since the electrical connection between the power supply terminal Vcc and the power supply terminal N201 is released, current is prevented from flowing into the
一方、N型のMOSトランジスタTr202は、第1実施形態の場合と同様に動作してオフ状態になるので、断線検出回路103のMOSトランジスタTr101に貫通電流が流れることが阻止される。
なお、電源線30とグランド線50の逆接続時には、寄生ダイオードD202は逆バイアスされているので、それらはオフ状態となり、上記の逆接続保護の動作を阻害することはない。
On the other hand, the N-type MOS transistor Tr202 operates in the same manner as in the first embodiment and is turned off, so that a through current does not flow through the MOS transistor Tr101 of the
When the
次に、図5に示すように、電源線30とグランド線50が正しく接続された場合について説明する。
この場合には、ダイオードD203は、順バイアス状態になってオン状態になる。このため、ダイオードD203を介して、電源端子Vccからセンサ101および機能回路102Aの電源端子N201に電流が流入し、電源端子N201の電位が電源端子Vccの電位付近になる。この結果、センサ101および機能回路102Aは正常に動作する。
一方、N型のMOSトランジスタTr202は、第1実施形態の場合と同様に動作してオン状態になるので、MOSトランジスタTr101はオフとなり、電源端子Vccから出力端子Voutへの電流の流出は生じない。
以上のように、第3実施形態によれば、第1実施形態と同様の作用効果を実現することができる。
Next, a case where the
In this case, the diode D203 is in a forward bias state and is turned on. Therefore, current flows from the power supply terminal Vcc to the
On the other hand, since the N-type MOS transistor Tr202 operates and is turned on in the same manner as in the first embodiment, the MOS transistor Tr101 is turned off and no current flows from the power supply terminal Vcc to the output terminal Vout. .
As described above, according to the third embodiment, it is possible to achieve the same operational effects as those of the first embodiment.
(第4実施形態)
図7は、本発明の断線検出装置の第4実施形態を、センサ装置に適用したブロック図である。
このセンサ装置は、図1のセンサ装置の構成と基本的に同様であり、図1の断線検出回路103を、図7の断線検出回路103Aに置き換えたものである。このため、同一の構成要素に同一符号を付して、その説明を省略し、断線検出回路103Aの構成と動作について主に説明する。
断線検出回路103Aは、図1の断線検出回路103と同様に機能し、図1のMOSトランジスタTr101を、図7のNPN型のバイポーラトランジスタTr102に置き換えたものである。
(Fourth embodiment)
FIG. 7 is a block diagram in which the fourth embodiment of the disconnection detection device of the present invention is applied to a sensor device.
This sensor device is basically the same as the configuration of the sensor device in FIG. 1, and is obtained by replacing the
The
図8は、断線検出回路103Aに使用されるバイポーラトランジスタTr102と、逆接続保護回路104に使用されるMOSトランジスタTr201、Tr202の断面構造を示す断面図である。
これらのトランジスタTr102、Tr201、Tr202は、図8に示すように、同一のシリコンのP型基板600を使用して構成され、トランジスタTr201、Tr202は図2と同様に構成される。したがって、同一の構成要素には同一符号を付してその説明は省略し、バイポーラトランジスタTr102の構成について説明する。
FIG. 8 is a cross-sectional view showing a cross-sectional structure of the bipolar transistor Tr102 used in the
As shown in FIG. 8, these transistors Tr102, Tr201, Tr202 are configured using the same silicon P-
トランジスタTr102は、図8に示すように、P型基板600内に、P型アイソレーション層651、652、およびN型埋め込み層653で囲まれ、コレクタ領域となるN型コレクタ領域654が形成される。また、N型コレクタ領域654内には、ベース領域となるP型ベース領域655が形成される。さらに、P型ベース領域655内に、エミッタ領域となるN型エミッタ領域656が形成される。
As shown in FIG. 8, the transistor Tr102 is surrounded by P-type isolation layers 651 and 652 and an N-type buried
また、N型コレクタ領域654はMOSトランジスタTr202のソース領域となるN+領域622に接続され、N型エミッタ領域656は出力端子Voutに接続され、P型ベース領域655はグランド端子GNDに接続される。このような構成のトランジスタTr102では、図8に示すような寄生ダイオードD103が形成される。すなわち、寄生ダイオードD103は、P型基板600をアノードとし、N型コレクタ領域654をカソードとする。
The N-
次に、このように構成される第4実施形態の断線検出回路103Aなどに基づく、断線検出の動作例について、図7を参照して説明する。
図7に示すように、電源線30とグランド線50が正しく接続され、制御回路20の入力端子Vinとグランド端子GNDの間にプルダウン抵抗R101が接続された状態において、グランド線50が断線した場合について説明する。
この場合には、電源端子VccからMOSトランジスタTr201、センサ101、および機能回路102Aを介してセンサ回路10A内のグランド線N202に電流が流入し、グランド線N202の電位が上昇する。
Next, an operation example of disconnection detection based on the
As shown in FIG. 7, when the
In this case, a current flows from the power supply terminal Vcc to the ground line N202 in the
このため、トランジスタTr102は、ベース電圧がエミッタ電圧を基準にして高くなるのでオン状態になる。このときMOSトランジスタTr202もオン状態にあるため、電源端子VccからトランジスタTr202、Tr102を介して出力端子Voutへ電流が流出する。そして、制御回路20の入力端子Vinの電位、すなわちAD変換回路202の入力電位が電源端子Vccの電位付近に上昇し、その状態で固定される。
For this reason, the transistor Tr102 is turned on because the base voltage becomes higher with reference to the emitter voltage. At this time, since the MOS transistor Tr202 is also in the on state, a current flows from the power supply terminal Vcc to the output terminal Vout via the transistors Tr202 and Tr102. Then, the potential of the input terminal Vin of the
このように、グランド線50が断線した場合には、MOSトランジスタTr102とプルダウン抵抗R101の連係動作により、制御回路20の入力端子Vinの電位は、センサ回路10Aの電源端子Vccの電位付近、すなわち電源回路201が生成する電源電圧の近傍の値になる。このため、例えば制御回路20は、入力端子Vinの入力電圧をモニタすることにより、グランド線50の断線の有無を認識することができる。
Thus, when the
なお、グランド線50の断線時には、寄生ダイオードD103は逆方向にバイアスされるため、寄生ダイオードD103はオフ状態となり、グランド線N202から電源端子Vccへの電流の流出は生じない。したがって、寄生ダイオードD103は、グランド線50の断線検出動作を阻害することはない。
ここで、電源線30または信号線40が断線した場合には、第1実施形態の場合と同様に、制御回路20の入力端子Vinの電位は、グランド端子GNDの電位の近傍の値になる。このため、例えば制御回路20は、入力端子Vinの入力電圧をモニタ(検出)することにより、電源線30または信号線40の断線の有無を認識することができる。
Since the parasitic diode D103 is biased in the reverse direction when the
Here, when the
本発明装置は、上記のセンサ装置の場合のように、センサ回路のような第1の回路と制御回路のような第2の回路とを、電源線、グランド線、および信号線で相互に接続する各種の装置やシステムに適用できる。 As in the case of the sensor device described above, the device of the present invention connects a first circuit such as a sensor circuit and a second circuit such as a control circuit to each other by a power supply line, a ground line, and a signal line. It can be applied to various devices and systems.
10A・・・センサ回路
20・・・制御回路
30・・・電源線
40・・・信号線(出力線)
50・・・グランド線
101・・・センサ
102A・・・機能回路
103、103A・・・断線検出回路
104、104A〜104C・・・逆接続保護回路
R101・・・プルダウン抵抗
10A ...
50 ...
Claims (6)
前記信号線と前記グランド線の間に設けたプルダウン抵抗と、
前記グランド線の断線時に前記電源線と前記信号線を接続させ、前記信号線の電位を前記電源線の電源電位付近に上昇させる第1のスイッチと、
前記電源線と前記グランド線の正常接続時に前記電源線と前記各回路を接続させ、前記逆接続時に前記電源線と前記各回路の接続を切り離す第2のスイッチと、
前記正常接続時に前記電源線と前記第1のスイッチを接続させ、前記逆接続時に前記電源線と前記第1のスイッチの接続を切り離す第3のスイッチと、
を備えることを特徴とする断線検出・逆接続保護装置。 Disconnection detection / reverse connection protection device for detecting disconnection of the ground line among power supply lines, ground lines, and signal lines connecting the circuits to each other and protecting the circuits from reverse connection of the power supply line and the ground line Because
A pull-down resistor provided between the signal line and the ground line;
A first switch that connects the power line and the signal line when the ground line is disconnected, and raises the potential of the signal line to near the power supply potential of the power line;
A second switch that connects the power line and the circuits when the power line and the ground line are normally connected, and disconnects the power line and the circuits when the connection is reverse;
A third switch that connects the power supply line and the first switch during the normal connection and disconnects the connection between the power supply line and the first switch during the reverse connection;
A disconnection detection / reverse connection protection device comprising:
前記第2のスイッチは、PMOSトランジスタであり、
前記第3のスイッチは、第2のNMOSトランジスタであることを特徴とする請求項1に記載の断線検出・逆接続保護装置。 The first switch is a first NMOS transistor;
The second switch is a PMOS transistor;
The disconnection detection / reverse connection protection device according to claim 1, wherein the third switch is a second NMOS transistor.
前記PMOSトランジスタは、ソースが前記電源線に接続され、ゲートが前記グランド線に接続され、ドレインおよび基板が前記回路の内部電源端子に接続され、
前記第2のNMOSトランジスタは、ソースが前記第1のNMOSトランジスタのドレインに接続され、ゲート、ドレインおよび基板が前記電源線に接続されることを特徴とする請求項2または請求項3に記載の断線検出・逆接続保護装置。 The first NMOS transistor has a source connected to the signal line, a gate and a substrate connected to the ground line, a drain connected to the source of the second NMOS transistor,
The PMOS transistor has a source connected to the power line, a gate connected to the ground line, a drain and a substrate connected to an internal power terminal of the circuit,
The source of the second NMOS transistor is connected to the drain of the first NMOS transistor, and the gate, drain and substrate are connected to the power supply line. Disconnection detection / reverse connection protection device.
前記制御回路は、前記センサ回路を駆動する電源電圧を生成するとともに、前記センサ回路からの出力信号を処理することを特徴とする請求項1乃至請求項5のうちの何れか1項に記載の断線検出・逆接続保護装置。 Each circuit comprises a sensor circuit and a control circuit,
6. The control circuit according to claim 1, wherein the control circuit generates a power supply voltage for driving the sensor circuit and processes an output signal from the sensor circuit. 7. Disconnection detection / reverse connection protection device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009242725A JP2011089850A (en) | 2009-10-21 | 2009-10-21 | Wire break detecting and reverse connection protecting apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009242725A JP2011089850A (en) | 2009-10-21 | 2009-10-21 | Wire break detecting and reverse connection protecting apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011089850A true JP2011089850A (en) | 2011-05-06 |
Family
ID=44108237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009242725A Withdrawn JP2011089850A (en) | 2009-10-21 | 2009-10-21 | Wire break detecting and reverse connection protecting apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011089850A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014228344A (en) * | 2013-05-21 | 2014-12-08 | Ntn株式会社 | Sensor unit |
JP2015031639A (en) * | 2013-08-06 | 2015-02-16 | 日立オートモティブシステムズ株式会社 | Sensor device |
CN104459445A (en) * | 2014-12-16 | 2015-03-25 | 国家电网公司 | Distributing line misoperation preventing detecting device and detecting method thereof |
CN104777385A (en) * | 2015-04-21 | 2015-07-15 | 东莞华贝电子科技有限公司 | Jig and method for detecting power supply reverse connection and data reverse connection protection function of mobile terminal |
CN107910849A (en) * | 2017-12-12 | 2018-04-13 | 深圳市菲菱科思通信技术股份有限公司 | Overvoltage, reversal connection and power-down protection circuit |
JP2019057617A (en) * | 2017-09-21 | 2019-04-11 | 新日本無線株式会社 | Protection circuit |
CN117526231A (en) * | 2024-01-08 | 2024-02-06 | 赛卓电子科技(上海)股份有限公司 | Broken wire protection circuit and sensor |
WO2024098537A1 (en) * | 2022-11-10 | 2024-05-16 | 赛卓电子科技(上海)股份有限公司 | Power supply disconnection detection system and vehicle system |
-
2009
- 2009-10-21 JP JP2009242725A patent/JP2011089850A/en not_active Withdrawn
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014228344A (en) * | 2013-05-21 | 2014-12-08 | Ntn株式会社 | Sensor unit |
JP2015031639A (en) * | 2013-08-06 | 2015-02-16 | 日立オートモティブシステムズ株式会社 | Sensor device |
CN104459445A (en) * | 2014-12-16 | 2015-03-25 | 国家电网公司 | Distributing line misoperation preventing detecting device and detecting method thereof |
CN104777385A (en) * | 2015-04-21 | 2015-07-15 | 东莞华贝电子科技有限公司 | Jig and method for detecting power supply reverse connection and data reverse connection protection function of mobile terminal |
JP2019057617A (en) * | 2017-09-21 | 2019-04-11 | 新日本無線株式会社 | Protection circuit |
CN107910849A (en) * | 2017-12-12 | 2018-04-13 | 深圳市菲菱科思通信技术股份有限公司 | Overvoltage, reversal connection and power-down protection circuit |
CN107910849B (en) * | 2017-12-12 | 2024-05-03 | 深圳市菲菱科思通信技术股份有限公司 | Overvoltage, reverse connection and power failure protection circuit |
WO2024098537A1 (en) * | 2022-11-10 | 2024-05-16 | 赛卓电子科技(上海)股份有限公司 | Power supply disconnection detection system and vehicle system |
CN117526231A (en) * | 2024-01-08 | 2024-02-06 | 赛卓电子科技(上海)股份有限公司 | Broken wire protection circuit and sensor |
CN117526231B (en) * | 2024-01-08 | 2024-03-26 | 赛卓电子科技(上海)股份有限公司 | Broken wire protection circuit and sensor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011089850A (en) | Wire break detecting and reverse connection protecting apparatus | |
US10147717B2 (en) | Electrostatic discharge protection circuit | |
US8830641B2 (en) | Electrostatic discharge protection for high voltage domains | |
JP4986459B2 (en) | Semiconductor integrated circuit device | |
US7795637B2 (en) | ESD protection circuit | |
JP2009123751A (en) | Semiconductor integrated circuit | |
JP2007067095A (en) | Electrostatic protective circuit | |
JP2011089849A (en) | Wire breaking detector | |
JP4516102B2 (en) | ESD protection circuit | |
JP2008021735A (en) | Protective circuit against electrostatic discharge damage | |
US11159014B2 (en) | System and method for ESD protection | |
US8937793B2 (en) | Semiconductor device | |
US7768753B2 (en) | Circuit arrangement for protection against electrostatic discharges and method for diverting electrostatic discharges | |
US20200066709A1 (en) | Semiconductor device having noise isolation between power regulator circuit and electrostatic discharge clamp circuit | |
TWI221662B (en) | Semiconductor device having a protective circuit | |
JP2001291836A (en) | Semiconductor device for protection against static electricity | |
JP2008071871A (en) | Semiconductor integrated circuit | |
US6894320B2 (en) | Input protection circuit | |
JP2006278899A (en) | Electrostatic protective circuit, and semiconductor device including the same | |
JP2008098587A (en) | Esd protection circuit | |
US8593770B2 (en) | Protection circuit | |
JP2019036647A (en) | Electrostatic protection circuit, semiconductor device, and electronic apparatus | |
US20090174470A1 (en) | Latch-up protection device | |
US7542255B2 (en) | Input protection circuit | |
JP2007242965A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130108 |