JP2011086855A - Method of manufacturing semiconductor light-emitting element - Google Patents
Method of manufacturing semiconductor light-emitting element Download PDFInfo
- Publication number
- JP2011086855A JP2011086855A JP2009240289A JP2009240289A JP2011086855A JP 2011086855 A JP2011086855 A JP 2011086855A JP 2009240289 A JP2009240289 A JP 2009240289A JP 2009240289 A JP2009240289 A JP 2009240289A JP 2011086855 A JP2011086855 A JP 2011086855A
- Authority
- JP
- Japan
- Prior art keywords
- transparent conductive
- conductive film
- layer
- semiconductor light
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体発光素子の製造方法に関するものであり、特に、Znを飛散させることなく、IZO膜の熱処理を行う半導体発光素子の製造方法に関するものである。 The present invention relates to a method for manufacturing a semiconductor light emitting device, and more particularly to a method for manufacturing a semiconductor light emitting device in which heat treatment of an IZO film is performed without scattering Zn.
近年、GaN系化合物半導体は、短波長発光素子用の半導体材料として注目を集めている。GaN系化合物半導体は、一般に、サファイア単結晶、種々の酸化物及びIII−V族化合物などの基板上に、有機金属気相化学反応法(MOCVD法)や分子線エピタキシー法(MBE法)等の薄膜形成手段を用いて形成される。 In recent years, GaN-based compound semiconductors have attracted attention as semiconductor materials for short wavelength light emitting devices. In general, GaN-based compound semiconductors are formed on a substrate such as a sapphire single crystal, various oxides, and a group III-V compound such as metal organic chemical vapor deposition (MOCVD) or molecular beam epitaxy (MBE). It is formed using thin film forming means.
GaN系化合物半導体からなる薄膜の面内方向の電流拡散は小さく、また、p型のGaN系化合物半導体の抵抗はn型のGaN系化合物半導体に比べて高いので、p型のGaN系化合物半導体層(以下、p型半導体層)の表面に、金属からなるp型電極を積層しただけではp型半導体層の面内方向へ電流がほとんど広がらない。そのため、n型半導体層、発光層およびp型半導体層が積層されてなる積層半導体層を有する発光素子(LED)において、前記p型半導体層上にp型電極を積層した場合、前記p型電極の直下の発光層しか発光しない。そして、前記発光層から出射される光のうち一部が前記p型電極によって遮断され、発光素子の発光効率を低下させるという問題があった。 In-plane current diffusion of a thin film made of a GaN-based compound semiconductor is small, and the resistance of a p-type GaN-based compound semiconductor is higher than that of an n-type GaN-based compound semiconductor. The current hardly spreads in the in-plane direction of the p-type semiconductor layer only by laminating the p-type electrode made of metal on the surface of the (hereinafter referred to as p-type semiconductor layer). Therefore, in a light emitting device (LED) having a laminated semiconductor layer in which an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer are laminated, when a p-type electrode is laminated on the p-type semiconductor layer, the p-type electrode Only the light emitting layer directly under the light is emitted. In addition, a part of the light emitted from the light emitting layer is blocked by the p-type electrode, and there is a problem that the light emission efficiency of the light emitting element is lowered.
p型電極に透光性を持たせることにより、p型電極の直下で発生した発光を効率よく半導体発光素子の外部に取り出すことができる。そして、透光性を有するp型電極としては、IZO等の導電性の金属酸化物からなるオーミック電極が知られている(特許文献1〜3)。
特許文献1は、非晶質シリコン太陽電池に関するものであり、ITO(インジウムスズ酸化物)等の透明電動膜が透明電極層として用いられている。特許文献2は、III−V族化合物半導体用電極の製造方法に関するものであり、AuまたはAu合金からなる電極材料上に保護層を形成した後、熱処理を行うことにより、前記電極材料の伝導性を保持したまま、前記電極材料を透明にする構成が開示されている。特許文献3は、半導体発光素子に関するものであり、透明導電膜にガリウムを含有させることにより、p型GaN層との間の密着性とオーミックコンタクトを達成する際のアニール処理において、透明導電膜の導電性が低下するのを抑制する構成が開示されている。
By providing the p-type electrode with translucency, light emission generated immediately below the p-type electrode can be efficiently extracted outside the semiconductor light emitting device. And as a p-type electrode which has translucency, the ohmic electrode which consists of electroconductive metal oxides, such as IZO, is known (patent documents 1-3).
前記オーミック電極を備えた半導体発光素子の製造工程では、従来、前記p型半導体層上に前記オーミック電極を成膜した後、前記オーミック電極の透光性及び導電性を向上させるために、前記オーミック電極を熱処理(アニール)して結晶化する。その後、積層半導体層のメサ加工を行って露出させたn型半導体層に接合させるようにn型電極を形成するとともに、前記オーミック電極に接合させるようにp型電極を形成する。そして、最後に、前記n型電極以外の部分および前記p型電極以外の部分を覆うように絶縁保護膜を形成する。
しかし、前記オーミック電極として、Znをドーパントとして含むIZO(酸化インジウム亜鉛(In2O3−ZnO))膜を用いた場合には、前記熱処理工程において、前記IZO膜からZnが飛散して、IZO膜のZn濃度を低下させ、IZO膜の透光性及び導電性を低下させるという問題が発生した。
In the manufacturing process of the semiconductor light emitting device including the ohmic electrode, conventionally, after the ohmic electrode is formed on the p-type semiconductor layer, the ohmic electrode is improved in order to improve the translucency and conductivity of the ohmic electrode. The electrode is crystallized by heat treatment (annealing). Thereafter, an n-type electrode is formed so as to be bonded to the n-type semiconductor layer exposed by mesa processing of the laminated semiconductor layer, and a p-type electrode is formed so as to be bonded to the ohmic electrode. Finally, an insulating protective film is formed so as to cover a portion other than the n-type electrode and a portion other than the p-type electrode.
However, when an IZO (Indium Zinc Oxide (In 2 O 3 —ZnO)) film containing Zn as a dopant is used as the ohmic electrode, Zn is scattered from the IZO film in the heat treatment step. There was a problem that the Zn concentration of the film was lowered, and the translucency and conductivity of the IZO film were lowered.
本発明は、上記事情を鑑みてなされたもので、Znを飛散させることなく、IZO膜の熱処理を行う半導体発光素子の製造方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method for manufacturing a semiconductor light emitting element in which heat treatment of an IZO film is performed without scattering Zn.
上記の目的を達成するために、本発明は以下の構成を採用した。すなわち、
(1) 基板の一面にn型半導体層と発光層とp型半導体層とをこの順序で積層する工程と、前記p型半導体層の表面にZn酸化物を含む透明導電膜を形成する工程と、前記透明導電膜を覆うようにSi、AlまたはTiのいずれかの酸化物を含む絶縁保護膜を形成する工程と、前記絶縁保護膜で覆われた前記透明導電膜を熱処理する工程と、電極を形成する工程と、を有することを特徴とする半導体発光素子の製造方法。
In order to achieve the above object, the present invention employs the following configuration. That is,
(1) A step of laminating an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer in this order on one surface of a substrate, and a step of forming a transparent conductive film containing Zn oxide on the surface of the p-type semiconductor layer; A step of forming an insulating protective film containing an oxide of Si, Al or Ti so as to cover the transparent conductive film, a step of heat-treating the transparent conductive film covered with the insulating protective film, and an electrode Forming a semiconductor light-emitting element.
(2) 前記透明導電膜を熱処理した後に、前記絶縁保護膜の一部を除いて前記Zn酸化物を含む透明導電膜の一部を露出させてから、前記透明導電膜に接合するように前記電極を形成することを特徴とする(1)に記載の半導体発光素子の製造方法。
(3) 前記熱処理を500℃〜800℃の温度範囲で行うことを特徴とする(1)または(2)に記載の半導体発光素子の製造方法。
(2) After heat-treating the transparent conductive film, excluding a part of the insulating protective film, exposing a part of the transparent conductive film containing the Zn oxide, and then bonding the transparent conductive film to the transparent conductive film. An electrode is formed, The manufacturing method of the semiconductor light emitting element as described in (1) characterized by the above-mentioned.
(3) The method for manufacturing a semiconductor light-emitting element according to (1) or (2), wherein the heat treatment is performed in a temperature range of 500 ° C. to 800 ° C.
(4) 前記透明導電膜がIZO、AZOまたはGZOのいずれかであることを特徴とする(1)〜(3)のいずれかに記載の半導体発光素子の製造方法。
(5) 前記透明導電膜の膜厚が100Å〜5000Åであることを特徴とする(1)〜(4)のいずれかに記載の半導体発光素子の製造方法。
(6) 前記絶縁保護膜がSiO2、TiO2またはSiO2−Al2O3複合膜のいずれかであることを特徴とする(1)〜(5)のいずれかに記載の半導体発光素子の製造方法。
(4) The method for manufacturing a semiconductor light-emitting element according to any one of (1) to (3), wherein the transparent conductive film is any one of IZO, AZO, and GZO.
(5) The method for manufacturing a semiconductor light-emitting element according to any one of (1) to (4), wherein the transparent conductive film has a thickness of 100 to 5000 mm.
(6) The semiconductor light-emitting element according to any one of (1) to (5), wherein the insulating protective film is any one of SiO 2 , TiO 2, and SiO 2 —Al 2 O 3 composite film. Production method.
(7) 前記絶縁保護膜の膜厚が100Å〜2000Åであることを特徴とする(1)〜(6)のいずれかに記載の半導体発光素子の製造方法。
(8) 前記n型半導体層と前記発光層と前記p型半導体層が窒化ガリウム系半導体を主体として構成されていることを特徴とする(1)〜(7)のいずれかに記載の半導体発光素子の製造方法。
(7) The method for manufacturing a semiconductor light-emitting element according to any one of (1) to (6), wherein the insulating protective film has a thickness of 100 to 2000 mm.
(8) The semiconductor light-emitting device according to any one of (1) to (7), wherein the n-type semiconductor layer, the light-emitting layer, and the p-type semiconductor layer are mainly composed of a gallium nitride-based semiconductor. Device manufacturing method.
上記の構成によれば、Znを飛散させることなく、IZO膜の熱処理を行う半導体発光素子の製造方法を提供することができる。 According to said structure, the manufacturing method of the semiconductor light-emitting device which heat-processes an IZO film | membrane can be provided, without scattering Zn.
本発明の半導体発光素子の製造方法は、基板の一面にn型半導体層と発光層とp型半導体層とをこの順序で積層する工程と、p型半導体層の表面にZn酸化物を含む透明導電膜を形成する工程と、前記透明導電膜を覆うようにSi、AlまたはTiのいずれかの酸化物を含む絶縁保護膜を形成する工程と、前記絶縁保護膜で覆われた前記透明導電膜を熱処理する工程と、電極を形成する工程と、を有する構成なので、前記熱処理の際、前記絶縁保護膜が、前記透明導電膜に含まれるZnを飛散させることがなく、前記透明導電膜中のZnの濃度を保ったまま、前記透明導電膜を結晶化することができる。これにより、前記透明導電膜の透明性(透光性)及び導電性を向上させ、半導体発光素子の発光効率を向上させることができる。 The method for manufacturing a semiconductor light-emitting device of the present invention includes a step of laminating an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer in this order on one surface of a substrate, and a transparent material containing Zn oxide on the surface of the p-type semiconductor layer. A step of forming a conductive film; a step of forming an insulating protective film containing an oxide of Si, Al, or Ti so as to cover the transparent conductive film; and the transparent conductive film covered with the insulating protective film In the heat treatment, the insulating protective film does not scatter Zn contained in the transparent conductive film and does not scatter the Zn in the transparent conductive film. The transparent conductive film can be crystallized while maintaining the Zn concentration. Thereby, the transparency (translucency) and conductivity of the transparent conductive film can be improved, and the light emission efficiency of the semiconductor light emitting device can be improved.
本発明の半導体発光素子の製造方法は、透明導電膜を熱処理した後に、絶縁保護膜の一部を除いて前記透明導電膜の一部を露出させてから、前記透明導電膜に接合するように前記電極を形成する構成なので、前記熱処理の際、前記透明導電膜に含まれるZnを飛散させることがなく、前記透明導電膜中のZnの濃度を保ったまま、前記透明導電膜を結晶化して、透明性(透光性)及び導電性を向上させた前記透明導電膜上に一方の電極を形成することができ、半導体発光素子の発光効率を向上させることができる。 In the method for manufacturing a semiconductor light emitting device of the present invention, after the transparent conductive film is heat-treated, a part of the transparent conductive film is exposed except for a part of the insulating protective film, and then bonded to the transparent conductive film. Since the electrode is formed, the transparent conductive film is crystallized while maintaining the concentration of Zn in the transparent conductive film without scattering Zn contained in the transparent conductive film during the heat treatment. One electrode can be formed on the transparent conductive film with improved transparency (translucency) and conductivity, and the light emission efficiency of the semiconductor light emitting device can be improved.
本発明の半導体発光素子の製造方法は、前記熱処理を500℃〜800℃の温度範囲で行う構成なので、前記透明導電膜を結晶化することができ、前記透明導電膜の透明性(透光性)及び導電性を向上させて、半導体発光素子の発光効率を向上させることができる。 Since the manufacturing method of the semiconductor light emitting device of the present invention is configured to perform the heat treatment in a temperature range of 500 ° C. to 800 ° C., the transparent conductive film can be crystallized, and the transparency of the transparent conductive film (translucency) ) And conductivity can be improved, and the light emission efficiency of the semiconductor light emitting device can be improved.
以下、本発明を実施するための形態について説明する。
(第1の実施形態)
(半導体発光素子)
図1〜図3は、本発明の実施形態である半導体発光素子の製造方法により製造される半導体発光素子の一例を示す図であって、図1は、前記半導体発光素子の平面模式図であり、図2は図1のA−A’線における断面模式図であり、図3は、図2に示す積層半導体層の断面模式図である。
Hereinafter, modes for carrying out the present invention will be described.
(First embodiment)
(Semiconductor light emitting device)
1 to 3 are diagrams illustrating an example of a semiconductor light emitting device manufactured by a method of manufacturing a semiconductor light emitting device according to an embodiment of the present invention, and FIG. 1 is a schematic plan view of the semiconductor light emitting device. 2 is a schematic cross-sectional view taken along the line AA ′ of FIG. 1, and FIG. 3 is a schematic cross-sectional view of the stacked semiconductor layer shown in FIG.
図1に示すように、半導体発光素子1は平面視矩形状であり、一辺側に平面視半円半矩形状に切り欠けられた切欠部51が設けられており、切り欠けられず残された部分は切欠残部52とされている。
切欠部51では、n型半導体層104の一面104cが露出されており、一面104c上に平面視円形状のn型電極108が設けられている。
また、切欠残部52は絶縁保護膜56に覆われている。絶縁保護膜56の領域内には平面視円形状のp型電極111が設けられている。
さらに、絶縁保護膜56の下には、切欠残部52とほぼ同様な平面視形状の透明導電膜55が配置されている。透明導電膜55の外周55fは、絶縁保護膜56に覆われている。
As shown in FIG. 1, the semiconductor
In the
The
Furthermore, a transparent
図2に示すように、半導体発光素子1は、基板101の一面101c上に、バッファ層102と、下地層103と、積層半導体層20とが順次積層されて構成されている。積層半導体層20は、基板101側から、n型半導体層104と、発光層105と、p型半導体層106とがこの順に積層されて構成されている。
積層半導体層20は一側面側が断面視矩形状に切り欠けられて切欠部51とされ、切り欠けられず残された部分が切欠残部52とされている。
切欠部51では、n型半導体層104の一面104cが露出されており、一面104c上にn型電極108が形成されている。
As shown in FIG. 2, the semiconductor
The
In the
切欠残部52では、p型半導体層106の基板101と反対側の面(以下、表面)106c上に透明導電膜55が形成されている。
透明導電膜55を覆うように絶縁保護膜56が形成されている。絶縁保護膜56には、孔部56eが設けられており、孔部56eを埋めるようにp型電極111が形成されている。p型電極111はZn酸化物を含む透明導電膜55に接している。p型電極111の基板101と反対側の面(以下、表面)111cは露出されている。
絶縁保護膜56は、透明導電膜55の外周55fを覆うように形成されている。外周55fを越えた部分では、p型半導体層106の表面106cに接して、絶縁保護膜56は、透明導電膜55を完全に覆うように形成されている。
なお、透明導電膜55の膜厚はl1、絶縁保護膜56の膜厚はl2とされている。また、光の出射方向が矢印fで示されている。
以下、各部材について説明する。
In the
An insulating
The insulating
The film thickness of the transparent
Hereinafter, each member will be described.
<基板>
基板101は、透明であり、III族窒化物半導体結晶が表面にエピタキシャル成長される基板であれば、特に限定されず、各種の基板を選択して用いることができる。例えば、サファイア、酸化亜鉛、酸化マグネシウム、酸化ジルコニウム、酸化マグネシウムアルミニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等からなる基板を用いることができる。
また、上記基板の中でも、特に、c面を主面とするサファイア基板を用いることが好ましく、サファイアのc面上にバッファ層102を形成するとよい。
<Board>
The
Among the above substrates, a sapphire substrate having a c-plane as a main surface is particularly preferable, and the
なお、バッファ層102をスパッタ法により形成する場合、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用いることができる。
また、バッファ層102をスパッタ法により形成した場合、基板101の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板101を用いた場合でも、基板101にダメージを与えることなく基板上への各層の成膜が可能である。
Note that when the
In addition, when the
<積層半導体層>
積層半導体層20は、例えば、III族窒化物半導体からなる層であって、図2に示すように、基板101上に、n型半導体層104、発光層105及びp型半導体層106の各層がこの順で積層されてなる。
図3に示すように、n型半導体層104、発光層105及びp型半導体層106の各層はそれぞれ、複数の半導体層で構成することができる。
なお、積層半導体層20は、MOCVD法で形成すると結晶性の良いものが得られるが、スパッタ法によっても条件を最適化することで、MOCVD法よりも優れた結晶性を有する半導体層を形成できる。以下、順次説明する。
<Laminated semiconductor layer>
The
As shown in FIG. 3, each of the n-
Note that the
<バッファ層>
バッファ層102は、多結晶のAlxGa1−xN(0≦x≦1)からなるものが好ましく、単結晶のAlxGa1−xN(0≦x≦1)のものがより好ましい。
バッファ層102は、上述のように、例えば、多結晶のAlxGa1−xN(0≦x≦1)からなる厚さ0.01〜0.5μmのものとすることができる。バッファ層102の厚みが0.01μm未満であると、バッファ層102により基板101と下地層103との格子定数の違い緩和する効果が十分に得られない場合がある。また、バッファ層102の厚みが0.5μmを超えると、バッファ層102としての機能には変化が無いのにも関わらず、バッファ層102の成膜処理時間が長くなり、生産性が低下するおそれがある。
バッファ層102は、基板101と下地層103との格子定数の違いを緩和し、基板101の(0001)C面上にC軸配向した単結晶層の形成を容易にする働きがある。したがって、バッファ層102の上に単結晶の下地層103を積層すると、より一層結晶性の良い下地層103が積層できる。なお、本発明においては、バッファ層形成工程を行なうことが好ましいが、行なわなくても良い。
<Buffer layer>
As described above, the
The
また、バッファ層102をなすIII族窒化物半導体の結晶は、単結晶構造を有するものであってもよい。III族窒化物半導体の結晶は、成長条件を制御することにより、上方向だけでなく、面内方向にも成長して単結晶構造を形成する。このため、バッファ層102の成膜条件を制御することにより、単結晶構造のIII族窒化物半導体の結晶からなるバッファ層102とすることができる。このような単結晶構造を有するバッファ層102を基板101上に成膜した場合、バッファ層102のバッファ機能が有効に作用するため、その上に成膜されたIII族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
Further, the group III nitride semiconductor crystal forming the
<下地層>
下地層103としては、AlxGayInzN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)が挙げられるが、AlxGa1−xN(0≦x<1)を用いると結晶性の良い下地層103を形成できるため好ましい。
下地層103の膜厚は0.1μm以上が好ましく、より好ましくは0.5μm以上であり、1μm以上が最も好ましい。この膜厚以上にした方が結晶性の良好なAlxGa1−xN層が得られやすい。
下地層103の結晶性を良くするためには、下地層103は不純物をドーピングしない方が望ましい。しかし、p型あるいはn型の導電性が必要な場合は、アクセプター不純物あるいはドナー不純物を添加することができる。
<Underlayer>
Examples of the
The film thickness of the
In order to improve the crystallinity of the
<n型半導体層>
図3に示すように、n型半導体層104は、通常nコンタクト層104aとnクラッド層104bとから構成されるのが好ましい。なお、nコンタクト層104aはnクラッド層104bを兼ねることも可能である。
nコンタクト層104aは、n型電極を設けるための層である。nコンタクト層104aとしては、AlxGa1−xN層(0≦x<1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。
また、nコンタクト層104aにはn型不純物がドープされていることが好ましく、n型不純物を1×1017〜1×1020/cm3、好ましくは1×1018〜1×1019/cm3の濃度で含有すると、n型電極との良好なオーミック接触の維持の点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeが挙げられる。
nコンタクト層104aの膜厚は、0.5〜5μmとされることが好ましく、1〜3μmの範囲に設定することがより好ましい。nコンタクト層104aの膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。
<N-type semiconductor layer>
As shown in FIG. 3, the n-
The
The
The thickness of the
nコンタクト層104aと発光層105との間には、nクラッド層104bを設けることが好ましい。nクラッド層104bは、発光層105へのキャリアの注入とキャリアの閉じ込めを行なう層である。nクラッド層104bはAlGaN、GaN、GaInNなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。nクラッド層104bをGaInNで形成する場合には、発光層105のGaInNのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
nクラッド層104bの膜厚は、特に限定されないが、好ましくは0.005〜0.5μmであり、より好ましくは0.005〜0.1μmである。nクラッド層104bのn型ドープ濃度は1×1017〜1×1020/cm3が好ましく、より好ましくは1×1018〜1×1019/cm3である。ドープ濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
An n-clad
The film thickness of the n-clad
<発光層>
n型半導体層104の上に積層される発光層105としては、単一量子井戸構造あるいは多重量子井戸構造などの発光層105がある。
図3に示すような、多重量子井戸構造の井戸層105bとしては、Ga1−yInyN(0<y<0.4)からなるIII族窒化物半導体層が通常用いられる。井戸層105bの膜厚としては、量子効果の得られる程度の膜厚、例えば1〜10nmとすることができ、好ましくは2〜6nmとすると発光出力の点で好ましい。
また、障壁層105aとしては井戸層105bよりバンドギャップエネルギーが大きいAlzGa1−zN(0≦z<0.3)が用いられる。井戸層105bおよび障壁層105aには、設計により不純物をドープしてもしなくてもよい。
<Light emitting layer>
As the
As the
As the
<p型半導体層>
図3に示すように、p型半導体層106は、通常、pクラッド層106aおよびpコンタクト層106bから構成される。また、pコンタクト層106bがpクラッド層106aを兼ねることも可能である。
pクラッド層106aは、発光層105へのキャリアの閉じ込めとキャリアの注入を行なう層である。pクラッド層106aとしては、発光層105のバンドギャップエネルギーより大きくなる組成であり、発光層105へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AlxGa1−xN(0<x≦0.4)のものが挙げられる。
pクラッド層106aが、このようなAlGaNからなると、発光層へのキャリアの閉じ込めの点で好ましい。pクラッド層106aの膜厚は、特に限定されないが、好ましくは1〜400nmであり、より好ましくは5〜100nmである。
pクラッド層106aのp型ドープ濃度は、1×1018〜1×1021/cm3が好ましく、より好ましくは1×1019〜1×1020/cm3である。p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なp型結晶が得られる。
また、pクラッド層106aは、複数回積層した超格子構造としてもよい。
<P-type semiconductor layer>
As shown in FIG. 3, the p-
The p-cladding layer 106a is a layer for confining carriers in the
When the p-clad layer 106a is made of such AlGaN, it is preferable in terms of confining carriers in the light-emitting layer. The thickness of the p-clad layer 106a is not particularly limited, but is preferably 1 to 400 nm, more preferably 5 to 100 nm.
The p-type doping concentration of the p-clad layer 106a is preferably 1 × 10 18 to 1 × 10 21 / cm 3 , more preferably 1 × 10 19 to 1 × 10 20 / cm 3 . When the p-type dope concentration is in the above range, a good p-type crystal can be obtained without reducing the crystallinity.
The p-clad layer 106a may have a superlattice structure in which a plurality of layers are stacked.
<透明導電膜>
透明導電膜55は、Zn酸化物を含む透明導電膜であることが好ましい。Zn酸化物を含む透明導電膜としては、たとえば、IZO(酸化インジウム亜鉛(In2O3−ZnO))、AZO(酸化アルミニウム亜鉛(ZnO−Al2O3))またはGZO(酸化ガリウム亜鉛(ZnO−Ga2O3))が好ましい。これらの材料を用いることにより、透明性(透光性)及び導電性を向上させることができる。なお、透明性が高いことは、発光層からの光の透過性が高いこと、すなわち、透光性が高いことを意味する。
<Transparent conductive film>
The transparent
また、透明導電膜55としては、結晶化された構造のインジウム酸化物を含む膜であることが好ましく、特に六方晶構造又はビックスバイト構造を有するIn2O3結晶を含む膜(例えば、公知なIZO等)が好ましい。結晶化された構造のインジウム酸化物を含む膜を用いることにより、透光性及び導電性をより向上させることができる。
The transparent
透明導電膜55の膜厚l1は、100Å〜5000Åとすることが望ましく、500Å〜4000Åとすることがより望ましく、700Å〜3500Åとすることが更に望ましい。
透明導電膜55の膜厚l1が100Å未満の場合には、導電性が不十分となる。逆に、透明導電膜55の膜厚l1が5000Åを超える場合には、透明性(透光性)が不十分となる。
The film thickness l 1 of the transparent
When the film thickness l 1 of the transparent
<絶縁保護膜>
図2に示すように、透明導電膜55を覆うように絶縁保護膜56が形成されている。絶縁保護膜56は、透明導電膜55の外周55fを覆うように形成されており、外周55fを越えた部分では、p型半導体層106の表面106cに接して、絶縁保護膜56は、透明導電膜55を完全に覆うように形成されている。これにより、透明導電膜55のいかなる部分も絶縁保護膜56から露出されない。
<Insulating protective film>
As shown in FIG. 2, an insulating
絶縁保護膜56は、Si、Al、Tiのいずれか一種の金属を含む酸化物を含む絶縁保護膜であることが好ましい。Si、Al、Tiのいずれか一種の金属を含む酸化物を含む絶縁保護膜としては、たとえば、SiO2、TiO2またはSiO2−Al2O3複合膜などを挙げることができる。これらの材料を用いた絶縁保護膜56は、透明導電膜55を気密性高く遮蔽することができるので、透明導電膜55を熱処理する際に、透明導電膜55に含まれるZn酸化物からZnを飛散させないことができる。
The insulating
絶縁保護膜56の膜厚l2は、100Å〜2000Åとすることが望ましく、150Å〜1500Åとすることがより望ましく、200Å〜1300Åとすることが更に望ましい。
絶縁保護膜56の膜厚l2が100Å未満の場合には、Znの遮蔽効果が十分ではなく、Znの一部を飛散させるおそれが発生する。逆に、絶縁保護膜56の膜厚l2が2000Åを超える場合には、透明性(透光性)が不十分となるので好ましくない。
Thickness l 2 of the insulating
If the film thickness l 2 of the insulating
<p型電極>
図2に示すように、絶縁保護膜56には孔部56eが設けられており、孔部56eを埋めるようにp型電極111が形成されている。p型電極111は透明導電膜55に接している。また、p型電極111の露出された表面111cはボンディングパッドとされ、バンプを介して実装基板やボンディングワイヤなどが接合される。
p型電極111は円柱状とされている。しかし、p型電極111の形状はこれに限られるものではなく、たとえば、角柱状などであってもよい。
<P-type electrode>
As shown in FIG. 2, the insulating
The p-
p型電極111は、AuもしくはAlまたはこれらの金属のいずれかを含む合金からなることが好ましく、Auからなることがより好ましい。
AuもしくはAlまたはこれらの金属のいずれかを含む合金を用いてp型電極111を形成することにより、p型電極111と透明導電膜55とを密着性高く接合させることができ、p型電極111が透明導電膜55から簡単に剥がれることがなくなる。
また、AuおよびAlはバンプ(半田ボール、ボンディングボール)との密着性が高いので、バンプを介して実装基板に接合した場合には、実装基板とp型電極111との間を強固に接合して、半導体発光素子1が実装基板から簡単に剥がれることがなくなる。
同様に、バンプを介してボンディングワイヤを接合した場合でも、ボンディングワイヤとp型電極111との間を強固に接合して、ボンディングワイヤが半導体発光素子1から簡単に剥がれることがなくなる。
The p-
By forming the p-
In addition, since Au and Al have high adhesion to bumps (solder balls, bonding balls), when bonded to the mounting substrate via the bumps, the mounting substrate and the p-
Similarly, even when bonding wires are bonded via bumps, the bonding wires and the p-
p型電極111の高さ(膜厚)は、50nm〜2000nmとすることが好ましく、100nm〜1500nmとすることがより好ましく、200nm〜1000nmとすることが更に好ましい。p型電極111の膜厚を50nmより薄くすると、バンプとの密着性が悪くなる。また、p型電極111の膜厚を2000nmより厚くしても、特に利点は生ぜず、コスト増大を招くのみなので好ましくない。
The height (film thickness) of the p-
p型電極111の表面111cの直径は、バンプの直径よりもわずかに大きい程度とすることが好ましい。これにより、ランプ作製時にボンディングワイヤの接合を容易に行うことができる。p型電極111の表面111cの直径をバンプの直径より大幅に大きくすると、ボンディング作業は容易になるが、光を取り出す面積が減少し、光の取り出し効率が低下する。逆に、p型電極111の表面111cの直径をバンプの直径より大幅に小さくすると、ボンディング性能が低下して、ボンディング作業が困難となり、半導体発光素子の製造収率を低下させる。
たとえば、p型電極111の表面111cの直径を60μm〜100μmとする。
The diameter of the
For example, the diameter of the
平面視したときのp型電極111のレイアウトは、図1に示す位置に限られるものではなく、透明導電膜55上であれば、どこに形成してもよい。例えば、n型電極108から最も遠い位置に形成してもよいし、半導体発光素子1の中心付近に形成してもよい。しかし、あまりにもn型電極108に近接した位置に形成すると、ボンディングの際にショートを生じてしまうおそれが発生する。
The layout of the p-
<n型電極>
図1及び図2で示すように、n型電極108は円柱状とされている。しかし、n型電極108の形状はこれに限られるものではなく、たとえば、角柱状などであってもよい。
n型電極108としては、ボンディングパットとして用いることができる電極であればよく、半導体発光素子の電極として用いられる公知の材料及び構造を使用することができる。たとえば、Ti/Auの二層構造からなる電極を用いる。
<N-type electrode>
As shown in FIGS. 1 and 2, the n-
The n-
なお、n型電極108の材料及び構成を、p型電極111と同様の材料及び構成としてもよい。すなわち、n型半導体層104上にZn酸化物を含む透明導電膜55を形成し、透明導電膜55を覆うようにSi、AlまたはTiのいずれかの酸化物を含む絶縁保護膜56を形成し、絶縁保護膜56の一部に設けられた孔部を埋めるように、n型電極108を形成してもよい。
The material and configuration of the n-
(半導体発光素子の製造方法)
図4は、本発明の実施形態である半導体発光素子の製造方法の一例を示すフローチャート図である。
図4に示すように、本発明の実施形態である半導体発光素子の製造方法は、積層半導体層形成工程S1と、透明導電膜形成工程S2と、絶縁保護膜形成工程S3と、透明導電膜熱処理工程S4と、電極形成工程S5とを有している。
以下、本発明の実施形態である半導体発光素子の製造方法について、図5〜図9を用いて説明する。
(Manufacturing method of semiconductor light emitting device)
FIG. 4 is a flowchart showing an example of a method for manufacturing a semiconductor light emitting device according to an embodiment of the present invention.
As shown in FIG. 4, the method for manufacturing a semiconductor light emitting device according to the embodiment of the present invention includes a laminated semiconductor layer forming step S1, a transparent conductive film forming step S2, an insulating protective film forming step S3, and a transparent conductive film heat treatment. It has process S4 and electrode formation process S5.
Hereinafter, the manufacturing method of the semiconductor light-emitting device which is embodiment of this invention is demonstrated using FIGS.
<積層半導体層形成工程S1>
積層半導体層形成工程S1は、積層半導体層20を形成する工程である。
まず、サファイア基板等の基板101を用意する。次に、基板101の一面101cに、スパッタ法によって、バッファ層102を積層する。なお、この際、チャンバ内において、基板101をArやN2のプラズマ中に曝す事によって一面101cを洗浄する前処理を行なってもよい。
スパッタ法によって、単結晶構造を有するバッファ層102を形成する場合、チャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が50%〜100%、望ましくは75%程度となるようにすることが望ましい。なお、バッファ層102は、上述したスパッタ法だけでなく、公知なMOCVD法で形成してもよい。
<Laminated semiconductor layer forming step S1>
The laminated semiconductor layer forming step S1 is a step of forming the
First, a
When the
次に、バッファ層102上に、単結晶の下地層103を形成する。下地層103は、スパッタ法を用いて成膜することが望ましい。スパッタ法を用いる装置は、MOCVD法やMBE法等と比較して、簡便な構成とすることができる。
Next, a single
下地層103を成膜する際の基板101の温度、つまり、下地層103の成長温度は、800℃以上とすることが好ましく、より好ましくは900℃以上の温度であり、1000℃以上の温度とすることが最も好ましい。これは、下地層103を成膜する際の基板101の温度を高くすることによって原子のマイグレーションが生じやすくなり、転位のループ化が容易に進行するからである。また、下地層103を成膜する際の基板101の温度は、結晶の分解する温度よりも低温である必要があるため、1200℃未満とすることが好ましい。下地層103を成膜する際の基板101の温度が上記温度範囲内であれば、結晶性の良い下地層103が得られる。
The temperature of the
次に、下地層103上に、nコンタクト層104a及びnクラッド層104bを積層してn型半導体層104を形成する。たとえば、スパッタ法またはMOCVD法を用いる。
次に、n型半導体層104上に発光層105を形成する。スパッタ法またはMOCVD法を用いることが好ましく、MOCVD法を用いることがより好ましい。
具体的には、障壁層105aと井戸層105bとを交互に繰り返して積層し、且つ、n型半導体層104側及びp型半導体層106側に障壁層105aが配される順で積層すればよい。
Next, an n-
Next, the
Specifically, the
次に、発光層105上にp型半導体層106を形成する。たとえば、スパッタ法またはMOCVD法を用いる。具体的には、pクラッド層106aと、pコンタクト層106bとを順次積層すればよい。
以上の工程により、図5に示すように、基板101の一面101c上にバッファ層102、下地層103及び積層半導体層20を形成する。
Next, the p-
Through the above steps, as shown in FIG. 5, the
<透明導電膜形成工程S2>
透明導電膜形成工程S2は、透明導電膜55を形成する工程である。
まず、スパッタ装置のチャンバ内に、バッファ層102、下地層103及び積層半導体層20が形成された基板101を搬入する。
次に、所定の形状の孔部を備えた金属製のマスクをp型半導体層106の表面106cに配置する。
次に、前記スパッタ装置のチャンバ内を減圧状態とした後、Zn酸化物を含むターゲットのスパッタを行う。これにより、図6に示すように、p型半導体層106の表面106c上にZn酸化物を含む透明導電膜55を形成する。
<Transparent conductive film formation process S2>
The transparent conductive film forming step S2 is a step of forming the transparent
First, the
Next, a metal mask provided with a hole having a predetermined shape is disposed on the
Next, after reducing the pressure in the chamber of the sputtering apparatus, sputtering of a target containing Zn oxide is performed. Thereby, as shown in FIG. 6, a transparent
Zn酸化物を含むターゲットとしては、IZO(酸化インジウム亜鉛(In2O3−ZnO))、AZO(酸化アルミニウム亜鉛(ZnO−Al2O3))またはGZO(酸化ガリウム亜鉛(ZnO−Ga2O3))などを用いる。
先に記載したように、透明導電膜55の膜厚l1は、100Å〜5000Åとする。
また、スパッタ条件は、例えば、パワーを400〜600Wとする。
As a target including a Zn oxide, IZO (indium zinc oxide (In 2 O 3 —ZnO)), AZO (aluminum zinc oxide (ZnO—Al 2 O 3 )), or GZO (gallium zinc oxide (ZnO—Ga 2 O)). 3 )) etc. are used.
As described above, the film thickness l 1 of the transparent
The sputtering condition is, for example, a power of 400 to 600 W.
<絶縁保護膜形成工程S3>
絶縁保護膜形成工程S3は、絶縁保護膜56を形成する工程である。
まず、所定のスパッタ装置のチャンバ内に、透明導電膜55までが形成された基板101を搬入する。
次に、前記スパッタ装置のチャンバ内を減圧状態とした後、Si、AlまたはTiのいずれかの酸化物を含むターゲットのスパッタを行う。これにより、図7に示すように、透明導電膜55を覆う絶縁保護膜56を形成する。なお、絶縁保護膜56は、p型半導体層106の表面106cの露出された面も覆う。
<Insulating protective film forming step S3>
The insulating protective film forming step S3 is a step of forming the insulating
First, the
Next, after reducing the pressure in the chamber of the sputtering apparatus, sputtering of a target containing any one of Si, Al, and Ti is performed. Thereby, as shown in FIG. 7, an insulating
Si、AlまたはTiのいずれかの酸化物を含むターゲットとしては、SiO2、TiO2またはSiO2−Al2O3複合膜などを用いる。
先に記載したように、絶縁保護膜56の膜厚l2は、100Å〜2000Åとする。
また、スパッタ条件は、例えば、パワーを300〜500Wとする。
なお、透明導電膜形成工程S2および絶縁保護膜形成工程S3で、共スパッタなどの方法を用いてもよい。
As a target containing any one of Si, Al, and Ti, a SiO 2 , TiO 2, or SiO 2 —Al 2 O 3 composite film is used.
As described above, the insulating
The sputtering condition is, for example, a power of 300 to 500W.
A method such as co-sputtering may be used in the transparent conductive film forming step S2 and the insulating protective film forming step S3.
<透明導電膜熱処理工程S4>
透明導電膜熱処理工程S4は、透明導電膜55の熱処理を行う工程である。
まず、所定の熱処理装置(オーブン)内に、絶縁保護膜56までが形成された基板101を搬入する。
次に、熱処理装置(オーブン)内を、排気したのち、N2ガスを導入して、O2を含まない雰囲気とする。
次に、熱処理の温度(以下、熱処理温度)を500℃〜800℃として、1分〜数時間程度保持して、絶縁保護膜56までが形成された基板101の熱処理(アニール)を行う。
<Transparent conductive film heat treatment step S4>
The transparent conductive film heat treatment step S4 is a step of performing a heat treatment of the transparent
First, the
Next, after evacuating the inside of the heat treatment apparatus (oven), N 2 gas is introduced to make an atmosphere free of O 2 .
Next, the temperature of the heat treatment (hereinafter referred to as heat treatment temperature) is set to 500 ° C. to 800 ° C. and held for about 1 minute to several hours, and the
前記熱処理により、透明導電膜55は結晶化されて、透明導電膜55の透明性(透光性)及び導電性が向上される。たとえば、透明導電膜55としてIZO膜が用いられた場合には、前記熱処理により、アモルファス状態のIZO膜が、たとえば、六方晶構造のIn2O3結晶を含むIZO膜や、ビックスバイト構造のIn2O3結晶を含むIZO膜に転移される。これにより、透明性(透光性)及び導電性が向上される。
また、前記熱処理の際、透明導電膜55は絶縁保護膜56に覆われているので、透明導電膜55に含まれるZnは飛散されず、透明導電膜55に含まれるZnの濃度は保たれる。
By the heat treatment, the transparent
In addition, since the transparent
前記熱処理温度は、500℃〜800℃とすることが好ましい。前記熱処理温度が500℃未満の温度では、Zn酸化物を含む透明導電膜55を十分に結晶化できないおそれが生じ、Zn酸化物を含む透明導電膜55の光透過率が十分に高いものとならない場合がある。逆に、前記熱処理温度が800℃を超える温度では、Zn酸化物を含む透明導電膜55は結晶化されるが、Zn酸化物を含む透明導電膜55の光透過率が十分に高いものとならない場合がある。さらに、800℃を超える温度で熱処理を行なった場合、Zn酸化物を含む透明導電膜55の下層の積層半導体層20を劣化させるおそれも発生する。
The heat treatment temperature is preferably 500 ° C to 800 ° C. If the heat treatment temperature is less than 500 ° C., the transparent
前記熱処理は、O2を含まない雰囲気で行うことが好ましい。O2を含まない雰囲気とは、たとえば、N2ガス雰囲気、不活性ガス雰囲気またはN2ガスとH2ガスの混合ガス雰囲気である。前記雰囲気で熱処理を行うことにより、Zn酸化物を含む透明導電膜55を効率よく結晶化できる。たとえば、アモルファス状態のIZO膜は、熱処理により、六方晶構造のIn2O3結晶を含むIZO膜に効率よく転移され、前記IZO膜のシート抵抗は大幅に減少する。また、不純物の影響も除去される。
なお、本実施形態では、熱処理装置としてオーブンを用いたが、これに限定されず、たとえば、ホットプレートを用いてもよい。
The heat treatment is preferably performed in an atmosphere not containing O 2 . The atmosphere not containing O 2 is, for example, an N 2 gas atmosphere, an inert gas atmosphere, or a mixed gas atmosphere of N 2 gas and H 2 gas. By performing the heat treatment in the atmosphere, the transparent
In this embodiment, an oven is used as the heat treatment apparatus. However, the present invention is not limited to this. For example, a hot plate may be used.
<電極形成工程S5>
電極形成工程S5は、一方の電極及び他方の電極を形成する工程である。
本実施形態では、切欠部51を形成し、n型半導体層に接合するように他方の電極であるn型電極108を形成した後、透明導電膜55に接合するように一方の電極であるp型電極111を形成する。
<Electrode forming step S5>
The electrode forming step S5 is a step of forming one electrode and the other electrode.
In this embodiment, the
<切欠部の形成>
まず、絶縁保護膜56を覆うように、レジストを塗布した後、これを乾燥して不溶性レジスト部を形成する。
次に、エッチングを行う部分に孔を開けたマスクを介して、前記不溶性レジスト部の一部を露光して可溶性レジスト部を形成する。
次に、前記可溶性レジスト部を有機溶媒により溶解除去して、前記不溶性レジスト部からなるレジストマスクを形成する。
次に、前記レジストマスクを介して積層半導体層20の一部をエッチングして、図8に示す切欠部51と、切り欠けられず残された切欠残部52とを形成する。
次に、レジスト剥離剤を用いて、前記レジストマスクを除去する。
<Formation of notch>
First, a resist is applied so as to cover the insulating
Next, a part of the insoluble resist part is exposed through a mask having a hole in the part to be etched to form a soluble resist part.
Next, the soluble resist portion is dissolved and removed with an organic solvent to form a resist mask including the insoluble resist portion.
Next, a part of the
Next, the resist mask is removed using a resist remover.
<n型電極の形成>
次に、n型電極108を形成する部分に孔を開けたマスクを介して、スパッタ法などを用いてn型半導体層104の一面104c上にTiを所定の膜厚で形成した後、Auを所定の膜厚で積層して、図9に示すTi/Auの2層構造からなるn型電極108を形成する。
<Formation of n-type electrode>
Next, Ti is formed with a predetermined thickness on one
なお、図8に示すように、切欠部51は、断面視矩形状に形成される。また、図1に示したように、切欠部51は平面視半円半矩形状とされている。切欠部51からは、n型半導体層104の一面104cが露出される。なお、切欠部51の深さは、n型半導体層104のnコンタクト層104aを露出させる程度の深さとする。
また、ここで示したフォトリソグラフィー法とエッチング法は切欠部51を形成する方法の一例を示すものであり、切欠部51を形成する方法は、この方法に限られるものではない。
In addition, as shown in FIG. 8, the
Further, the photolithography method and the etching method shown here are examples of a method of forming the
<p型電極の形成>
まず、絶縁保護膜56を覆うように、レジストを塗布した後、これを乾燥して不溶性レジスト部を形成する。
次に、エッチングを行う部分に孔を開けたマスクを介して、前記不溶性レジスト部の一部を露光して可溶性レジスト部を形成する。
次に、前記可溶性レジスト部を有機溶媒により溶解除去して、前記不溶性レジスト部からなるレジストマスクを形成する。
次に、前記レジストマスクを介して絶縁保護膜56の一部をエッチングして、平面視円形状の孔部56eを設ける。孔部56eからは、透明導電膜55の基板101と反対側の面(以下、表面)55cが露出される。
<Formation of p-type electrode>
First, a resist is applied so as to cover the insulating
Next, a part of the insoluble resist part is exposed through a mask having a hole in the part to be etched to form a soluble resist part.
Next, the soluble resist portion is dissolved and removed with an organic solvent to form a resist mask including the insoluble resist portion.
Next, a part of the insulating
次に、孔部56eと同様な大きさ及びレイアウトの孔を開けたマスクを介して、スパッタ法などにより、n型半導体層104の一面104c上にAuを所定の膜厚で積層して、孔部56eを埋め、透明導電膜55を完全に外部からシールドするように、Auからなるp型電極111を形成する。これにより、透明導電膜55に不純物等が混在される影響が除去される。
次に、レジスト剥離剤を用いて、前記レジストマスクを除去する。
以上の工程により、図9に示すn型電極108とp型電極111とを形成する。
最後に、図9に示すダイシングライン58で切断することにより、図1及び図2に示す半導体発光素子を製造する。
Next, Au is laminated with a predetermined film thickness on one
Next, the resist mask is removed using a resist remover.
Through the above steps, the n-
Finally, the semiconductor light emitting device shown in FIGS. 1 and 2 is manufactured by cutting along a dicing
本実施形態では、金属製のマスクを用いてターゲット材料をスパッタして、透明導電膜55を所望の平面視形状としたが、透明導電膜55を所望の形状とする方法はこれに限られるものではない。たとえば、p型半導体層106の表面106c全面に透明導電膜55を形成した後、エッチングを行って、透明導電膜55の平面視形状を所望の形状としてもよい。
In this embodiment, the target material is sputtered using a metal mask so that the transparent
透明導電膜55としてIZO膜を用いる場合には、成膜直後、熱処理前のアモルファス状態の段階で、エッチングを行うことが好ましい。熱処理後のIZO膜は、たとえば、六方晶構造のIn2O3結晶を含むIZO膜となり、エッチングが困難となる。
一方、アモルファス状態のIZO膜はエッチング性に優れるので、IZOターゲットをスパッタして、アモルファス状態のIZO膜を成膜した段階で、精度よく容易に所望の形状とすることができる。なお、エッチングは、ITO−07Nなどのエッチング液(関東化学社製)を用いたウェットエッチングまたはCl2、SiCl4、BCl3等のエッチングガスを用いたドライエッチングなどを使用できる。
When an IZO film is used as the transparent
On the other hand, since the amorphous IZO film is excellent in etching property, it can be accurately and easily formed into a desired shape at the stage where the IZO target is sputtered to form the amorphous IZO film. For the etching, wet etching using an etching solution such as ITO-07N (manufactured by Kanto Chemical Co., Inc.) or dry etching using an etching gas such as Cl 2 , SiCl 4 , or BCl 3 can be used.
本実施形態では、n型電極108を先に形成したが、これに限られるものではなく、p型電極111を先に形成してもよい。
また、本実施形態では、p型電極111とn型電極108をそれぞれ別の工程で形成したが、これに限られるものではなく、同じ工程で形成してもよい。
In the present embodiment, the n-
In the present embodiment, the p-
本発明の実施形態である半導体発光素子の製造方法で製造した半導体発光素子1は、たとえば、ランプに組み込んで使用することができる。
図10は、本発明の実施形態である半導体発光素子の製造方法により製造された半導体発光素子を用いたランプの一例を示す断面概略図である。
図10に示すように、ランプ3は砲弾型であり、第1の実施形態で示した半導体発光素子1が実装されている。ランプ3において、半導体発光素子1は第1フレーム31上に配置されている。また、半導体発光素子1のp型電極111はワイヤ33でフレーム31に接合され、半導体発光素子1のn型電極108はワイヤ34で他方のフレーム32に接合されている。また、半導体発光素子1は、透明な樹脂からなるモールド35で取り囲まれて封止されている。
The semiconductor
FIG. 10 is a schematic cross-sectional view showing an example of a lamp using a semiconductor light emitting device manufactured by the method for manufacturing a semiconductor light emitting device according to the embodiment of the present invention.
As shown in FIG. 10, the
なお、ランプ3は、例えば、半導体発光素子1と蛍光体とを組み合わせた構成とすることができ、発光色を自在に調整することができる。
また、ランプ3は、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
In addition, the lamp |
Further, the
また、本発明の実施形態である半導体発光素子の製造方法で製造した半導体発光素子1を照明装置に組み込んで使用することができる。
前記照明装置としては、たとえば、配線やスルーホール等が形成された基板の表面に複数の半導体発光素子を取り付けたランプを、リフレクター又はシェードを備えた凹字状の断面形状を有する筐体の内側の底部に取り付けた構成の装置を挙げることができる。
たとえば、特開2008−16412号公報に記載の内容に準じて照明装置用リフレクター内に固定し、複数の当該リフレクターを備えた照明装置に製作できる。
Moreover, the semiconductor light-emitting
As the lighting device, for example, a lamp in which a plurality of semiconductor light emitting elements are attached to the surface of a substrate on which wirings, through holes, etc. are formed, inside a housing having a concave cross-sectional shape provided with a reflector or shade The apparatus of the structure attached to the bottom part of this can be mentioned.
For example, according to the content of Unexamined-Japanese-Patent No. 2008-16412, it can fix in the reflector for illuminating devices, and can manufacture to the illuminating device provided with the said some reflector.
さらにまた、本発明の実施形態である半導体発光素子の製造方法で製造した半導体発光素子1は、ランプを組み込んだ携帯電話、ディスプレイ、パネル類などの電子機器や、前記電子機器を組み込んだ自動車、コンピュータ、ゲーム機などの機械装置類に使用できる。
Furthermore, the semiconductor light-emitting
本発明の実施形態である半導体発光素子1の製造方法は、基板101の一面101cにn型半導体層104と発光層105とp型半導体層106とをこの順序で積層する工程と、p型半導体層106の表面106cにZn酸化物を含む透明導電膜55を形成する工程と、透明導電膜55を覆うようにSi、AlまたはTiのいずれかの酸化物を含む絶縁保護膜56を形成する工程と、絶縁保護膜56で覆われた透明導電膜55を熱処理する工程と、電極111を形成する工程と、を有する構成なので、前記熱処理の際、透明導電膜55を覆うように形成された絶縁保護膜56が透明導電膜55に含まれるZnを飛散させることがなく、前記透明導電膜中のZnの濃度を保ったまま、前記透明導電膜を結晶化することができる。これにより、透明導電膜55の透明性(透光性)及び導電性を向上させ、半導体発光素子1の発光効率を向上させることができる。
In the method for manufacturing the semiconductor
本発明の実施形態である半導体発光素子1の製造方法は、透明導電膜55を熱処理した後に、絶縁保護膜56の一部を除いて透明導電膜55の一部を露出させてから、透明導電膜55に接合するように一方の電極111を形成する構成なので、前記熱処理の際、透明導電膜55に含まれるZnを飛散させることがなく、透明導電膜55中のZnの濃度を保ったまま、透明導電膜55を結晶化して、透明性(透光性)及び導電性を向上させた透明導電膜55上に一方の電極111を形成することができ、半導体発光素子1の発光効率を向上させることができる。
In the method for manufacturing the semiconductor
本発明の実施形態である半導体発光素子1の製造方法は、熱処理を500℃〜800℃の温度範囲で行う構成なので、透明導電膜55を結晶化することができ、透明導電膜55の透明性(透光性)及び導電性を向上させて、半導体発光素子1の発光効率を向上させることができる。
Since the manufacturing method of the semiconductor
本発明の実施形態である半導体発光素子1の製造方法は、透明導電膜55がIZO、AZOまたはGZOのいずれかである構成なので、熱処理により、透明導電膜55の透明性(透光性)及び導電性をより向上させ、半導体発光素子1の発光効率をより向上させることができる。
In the method for manufacturing the semiconductor
本発明の実施形態である半導体発光素子の製造方法は、透明導電膜55の膜厚が100Å〜5000Åである構成なので、透明導電膜55の透明性(透光性)及び導電性を最適にして、半導体発光素子1の発光効率をより向上させることができる。
Since the method of manufacturing a semiconductor light emitting device according to the embodiment of the present invention has a structure in which the film thickness of the transparent
本発明の実施形態である半導体発光素子の製造方法は、絶縁保護膜56がSiO2、TiO2またはSiO2−Al2O3複合膜のいずれかである構成なので、熱処理の際、透明導電膜55に含まれるZnを飛散させず、透明導電膜中のZnの濃度を保つとともに、透明導電膜55の透明性(透光性)及び導電性を向上させて、半導体発光素子1の発光効率を向上させることができる。
In the method for manufacturing a semiconductor light emitting device according to the embodiment of the present invention, since the insulating
本発明の実施形態である半導体発光素子の製造方法は、絶縁保護膜56の膜厚が100Å〜2000Åである構成なので、透明導電膜55に含まれるZnを飛散させず、透明導電膜中のZnの濃度を保つとともに、透明導電膜55の透明性(透光性)及び導電性を向上させて、半導体発光素子1の発光効率を向上させることができる。
以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例にのみ限定されるものではない。
In the method for manufacturing a semiconductor light emitting device according to the embodiment of the present invention, since the insulating
Hereinafter, the present invention will be specifically described based on examples. However, the present invention is not limited only to these examples.
(実施例1)
<半導体発光素子の作製>
図1及び図2に示す構造の半導体発光素子を次のようにして製造した。
まず、サファイアからなる基板上に、AlNからなるバッファ層を介して、厚さ8μmのアンドープGaNからなる下地層を形成した。
次に、厚さ2μmのSiドープn型GaNコンタクト層、厚さ250nmのn型In0.1Ga0.9Nクラッド層を形成した後、厚さ16nmのSiドープGaN障壁層および厚さ2.5nmのIn0.2Ga0.8N井戸層を5回積層し、最後に障壁層を設けた多重量子井戸構造の発光層を形成した。
さらに、厚さ10nmのMgドープp型Al0.07Ga0.93Nクラッド層、厚さ150nmのMgドープp型GaNコンタクト層を順に形成した。
なお、窒化ガリウム系化合物半導体層の積層は、MOCVD法により、当該技術分野においてよく知られた通常の条件で行なった。
Example 1
<Fabrication of semiconductor light emitting device>
The semiconductor light emitting device having the structure shown in FIGS. 1 and 2 was manufactured as follows.
First, an underlayer made of undoped GaN having a thickness of 8 μm was formed on a substrate made of sapphire via a buffer layer made of AlN.
Next, after forming a Si-doped n-type GaN contact layer having a thickness of 2 μm and an n-type In 0.1 Ga 0.9 N cladding layer having a thickness of 250 nm, a Si-doped GaN barrier layer having a thickness of 16 nm and a thickness of 2 A .5 nm In 0.2 Ga 0.8 N well layer was stacked five times, and finally a light emitting layer having a multiple quantum well structure in which a barrier layer was provided was formed.
Further, a Mg-doped p-type Al 0.07 Ga 0.93 N cladding layer having a thickness of 10 nm and an Mg-doped p-type GaN contact layer having a thickness of 150 nm were sequentially formed.
The gallium nitride-based compound semiconductor layer was stacked by MOCVD under normal conditions well known in the technical field.
次に、スパッタ法により、所定の形状の孔部を備えた金属製のマスクを介して、前記p型半導体層の基板と反対側の面(表面)に膜厚2000ÅのIZO膜(Zn酸化物を含む透明導電膜)を形成した。
次に、スパッタ法により、前記IZO膜を覆うように膜厚100ÅのSiO2膜(Si、AlまたはTiのいずれかの酸化物を含む絶縁保護膜)を形成した。
次に、熱処理用オーブン内にSiO2膜までを成膜した基板を配置して減圧した後、不活性雰囲気下、約500℃の温度として、10分間保持して、前記IZO膜の熱処理(アニール)を行った。
Next, an IZO film (Zn oxide) having a thickness of 2000 mm is formed on the surface (surface) opposite to the substrate of the p-type semiconductor layer through a metal mask having a hole having a predetermined shape by sputtering. A transparent conductive film containing).
Next, an SiO 2 film (insulating protective film containing an oxide of Si, Al, or Ti) having a thickness of 100 mm was formed by sputtering to cover the IZO film.
Next, after placing the substrate on which the SiO 2 film is formed in the heat treatment oven and reducing the pressure, the temperature is kept at about 500 ° C. in an inert atmosphere for 10 minutes, and the IZO film is heat treated (annealed). )
次に、前記熱処理用オーブン内から、前記熱処理を行った基板を取り出した。
次に、フォトリソグラフィー法を用いて、積層半導体層の一部をエッチングして、平面視半円半矩形状の切欠部を設けて、nコンタクト層の一部を露出させた。
次に、nコンタクト層の露出面にスパッタ法などにより、Ti/Auの二層構造からなる円柱状のn型電極を形成した。
Next, the substrate subjected to the heat treatment was taken out from the heat treatment oven.
Next, a part of the laminated semiconductor layer was etched by using a photolithography method to provide a cutout part having a semicircular semi-rectangular shape in plan view to expose a part of the n contact layer.
Next, a cylindrical n-type electrode having a two-layer structure of Ti / Au was formed on the exposed surface of the n contact layer by sputtering or the like.
次に、フォトリソグラフィー法を用いて、Si、AlまたはTiのいずれかの酸化物を含む絶縁保護膜の一部をエッチングして平面視円形状の孔部を設けて、Zn酸化物を含む透明導電膜の一部を露出させた。
次に、スパッタ法によりZn酸化物を含む透明導電膜に接合するように円柱状のp型電極を形成した。
Next, by using a photolithography method, a part of the insulating protective film containing an oxide of Si, Al, or Ti is etched to provide a circular hole in plan view, and transparent containing Zn oxide. A part of the conductive film was exposed.
Next, a cylindrical p-type electrode was formed by sputtering so as to be bonded to the transparent conductive film containing Zn oxide.
<半導体発光素子の評価>
実施例1の半導体発光素子について、プローブ針による通電で順方向電圧及び発光特性を測定した。
印加電流20mAにおける順方向電圧が3.0Vであり、印加電流20mAにおける発光出力は20mWであった。
<Evaluation of semiconductor light emitting device>
For the semiconductor light emitting device of Example 1, the forward voltage and the light emission characteristics were measured by energization with a probe needle.
The forward voltage at an applied current of 20 mA was 3.0 V, and the light emission output at an applied current of 20 mA was 20 mW.
(比較例1)
Si、AlまたはTiのいずれかの酸化物を含む絶縁保護膜を形成しなかったほかは実施例1と同様にして、比較例1の半導体発光素子を製造した。
比較例1の半導体発光素子について、実施例1と同様に、プローブ針による通電で順方向電圧及び発光特性を測定した。
印加電流20mAにおける順方向電圧が3.7Vであり、印加電流20mAにおける発光出力は19mWであった。
(Comparative Example 1)
A semiconductor light emitting device of Comparative Example 1 was manufactured in the same manner as in Example 1 except that the insulating protective film containing any one of Si, Al, and Ti was not formed.
For the semiconductor light emitting device of Comparative Example 1, the forward voltage and the light emission characteristics were measured by energization with a probe needle in the same manner as in Example 1.
The forward voltage at an applied current of 20 mA was 3.7 V, and the light emission output at an applied current of 20 mA was 19 mW.
(実施例2〜18)
表1に示す条件で、実施例2〜18の半導体発光素子を製造した。
実施例2〜18の半導体発光素子について、実施例1と同様に、プローブ針による通電で順方向電圧及び発光特性を測定した。
得られた結果について、表1にまとめた。
(Examples 2 to 18)
Under the conditions shown in Table 1, semiconductor light emitting devices of Examples 2 to 18 were manufactured.
For the semiconductor light emitting devices of Examples 2 to 18, the forward voltage and the light emission characteristics were measured by energization with a probe needle in the same manner as in Example 1.
The results obtained are summarized in Table 1.
本発明は、半導体発光素子の製造方法に関するものであって、特に、Znを飛散させることなく、透明導電膜の熱処理を行い、透明性(透光性)及び導電性を向上させて、発光効率を向上させる半導体発光素子の製造方法に関するものであって、半導体発光素子を製造または利用する産業において利用可能性がある。 The present invention relates to a method for manufacturing a semiconductor light emitting device, and in particular, heat treatment of a transparent conductive film without scattering Zn, improving transparency (translucency) and conductivity, and improving luminous efficiency. The present invention relates to a method for manufacturing a semiconductor light emitting device that improves the above-described characteristics, and may be used in industries that manufacture or use semiconductor light emitting devices.
1…半導体発光素子、3…ランプ、20…積層半導体層、31、32…フレーム、33、34…ボンディングワイヤ、35…モールド(樹脂)、51…切欠部、52…切欠残部、55…透明導電膜、55f…外周、56…絶縁保護膜、56e…孔部、58…ダイシングライン、101…基板、101c…一面、102…バッファ層、103…下地層、104…n型半導体層、104a…nコンタクト層、104b…nクラッド層、104c…一面、105…発光層、105a…障壁層、105b…井戸層、106…p型半導体層、106a…pクラッド層、106b…pコンタクト層、106c…基板と反対側の面(表面)、108…n型電極、111…p型電極、111c…基板と反対側の面(表面)。
DESCRIPTION OF
Claims (8)
前記p型半導体層の表面にZn酸化物を含む透明導電膜を形成する工程と、
前記透明導電膜を覆うようにSi、AlまたはTiのいずれかの酸化物を含む絶縁保護膜を形成する工程と、
前記絶縁保護膜に覆われた前記透明導電膜を熱処理する工程と、
電極を形成する工程と、を有することを特徴とする半導体発光素子の製造方法。 Laminating an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer in this order on one surface of the substrate;
Forming a transparent conductive film containing Zn oxide on the surface of the p-type semiconductor layer;
Forming an insulating protective film containing an oxide of Si, Al or Ti so as to cover the transparent conductive film;
Heat-treating the transparent conductive film covered with the insulating protective film;
And a step of forming an electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009240289A JP2011086855A (en) | 2009-10-19 | 2009-10-19 | Method of manufacturing semiconductor light-emitting element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009240289A JP2011086855A (en) | 2009-10-19 | 2009-10-19 | Method of manufacturing semiconductor light-emitting element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011086855A true JP2011086855A (en) | 2011-04-28 |
Family
ID=44079576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009240289A Pending JP2011086855A (en) | 2009-10-19 | 2009-10-19 | Method of manufacturing semiconductor light-emitting element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011086855A (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6449989A (en) * | 1987-08-20 | 1989-02-27 | Sanyo Electric Co | Manufacture of sample for hall effect measurement |
JPH05294673A (en) * | 1992-04-17 | 1993-11-09 | Asahi Glass Co Ltd | Production of glass coated with transparent electrically conductive film |
JPH06151881A (en) * | 1992-11-11 | 1994-05-31 | Mitsubishi Electric Corp | Manufacture of quantum effect device |
JPH08306634A (en) * | 1995-05-11 | 1996-11-22 | Oki Electric Ind Co Ltd | Method of selective solid phase diffusion to compound semiconductor |
JPH10173222A (en) * | 1996-12-06 | 1998-06-26 | Rohm Co Ltd | Manufacture of semiconductor light emitting element |
JP2000315819A (en) * | 1999-04-30 | 2000-11-14 | Rohm Co Ltd | Manufacture of semiconductor light emitting element |
JP2007287845A (en) * | 2006-04-14 | 2007-11-01 | Showa Denko Kk | Semiconductor light emitting element, its manufacturing method, and lamp |
WO2009093683A1 (en) * | 2008-01-24 | 2009-07-30 | Showa Denko K.K. | Compound semiconductor light emitting element and manufacturing method for same, conductive translucent electrode for compound semiconductor light emitting element, lamp, electronic device, and mechanical apparatus |
-
2009
- 2009-10-19 JP JP2009240289A patent/JP2011086855A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6449989A (en) * | 1987-08-20 | 1989-02-27 | Sanyo Electric Co | Manufacture of sample for hall effect measurement |
JPH05294673A (en) * | 1992-04-17 | 1993-11-09 | Asahi Glass Co Ltd | Production of glass coated with transparent electrically conductive film |
JPH06151881A (en) * | 1992-11-11 | 1994-05-31 | Mitsubishi Electric Corp | Manufacture of quantum effect device |
JPH08306634A (en) * | 1995-05-11 | 1996-11-22 | Oki Electric Ind Co Ltd | Method of selective solid phase diffusion to compound semiconductor |
JPH10173222A (en) * | 1996-12-06 | 1998-06-26 | Rohm Co Ltd | Manufacture of semiconductor light emitting element |
JP2000315819A (en) * | 1999-04-30 | 2000-11-14 | Rohm Co Ltd | Manufacture of semiconductor light emitting element |
JP2007287845A (en) * | 2006-04-14 | 2007-11-01 | Showa Denko Kk | Semiconductor light emitting element, its manufacturing method, and lamp |
WO2009093683A1 (en) * | 2008-01-24 | 2009-07-30 | Showa Denko K.K. | Compound semiconductor light emitting element and manufacturing method for same, conductive translucent electrode for compound semiconductor light emitting element, lamp, electronic device, and mechanical apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1810351B1 (en) | Gan compound semiconductor light emitting element | |
TWI359509B (en) | Semiconductor light emitting element, process for | |
US7972952B2 (en) | Compound semiconductor light-emitting device and method for manufacturing the same | |
US9219198B2 (en) | Method for forming metal electrode, method for manufacturing semiconductor light emitting elements and nitride based compound semiconductor light emitting elements | |
US8436396B2 (en) | Semiconductor light emitting element, method for manufacturing semiconductor light emitting element, and lamp | |
EP2280426A2 (en) | Light-emitting device and fabricating method thereof | |
KR101151158B1 (en) | Compound semiconductor light emitting element and manufacturing method for same, conductive translucent electrode for compound semiconductor light emitting element, lamp, electronic device, and mechanical apparatus | |
WO2010073539A1 (en) | Semiconductor light emitting element, method for manufacturing semiconductor light emitting element, and lamp | |
WO2010131458A1 (en) | Semiconductor light emitting element, method for manufacturing the semiconductor light emitting element, lamp, illuminating apparatus, electronic apparatus, mechanical apparatus, and electrode | |
WO2011055664A1 (en) | Semiconductor light emitting element and method for manufacturing semiconductor light emitting element | |
US20100084682A1 (en) | Ohmic electrode and method thereof, semiconductor light emitting element having this | |
US20130134475A1 (en) | Semiconductor light emitting device | |
JP2010267797A (en) | Semiconductor light emitting element, lamp, illuminating apparatus, electronic apparatus, and electrode | |
JP5434288B2 (en) | SEMICONDUCTOR LIGHT EMITTING DEVICE, SEMICONDUCTOR LIGHT EMITTING DEVICE MANUFACTURING METHOD, SEMICONDUCTOR LIGHT EMITTING DEVICE LAMP, LIGHTING DEVICE, AND ELECTRONIC DEVICE | |
JP5178383B2 (en) | Semiconductor light emitting device, method for manufacturing semiconductor light emitting device, and lamp | |
JP2011034989A (en) | Semiconductor light-emitting element and method for manufacturing the same, lamp, electronic apparatus, and mechanical apparatus | |
KR20070028095A (en) | Light emitting diode having low resistance | |
KR20090115322A (en) | Group 3 nitride-based semiconductor devices | |
JP5515431B2 (en) | Semiconductor light emitting device, electrode thereof, manufacturing method and lamp | |
KR102099440B1 (en) | A method of manufacturing a light emitting device | |
JP2005244128A (en) | Semiconductor light emitting element | |
KR101459770B1 (en) | group 3 nitride-based semiconductor devices | |
KR101131349B1 (en) | Nitride Based Light Emitting Diode | |
WO2008069429A1 (en) | Ohmic electrode and method thereof, semiconductor light emitting element having this | |
JP2011086855A (en) | Method of manufacturing semiconductor light-emitting element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120703 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131024 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131119 |