JP2011072026A - High-frequency amplifier and differential amplifier - Google Patents
High-frequency amplifier and differential amplifier Download PDFInfo
- Publication number
- JP2011072026A JP2011072026A JP2010270168A JP2010270168A JP2011072026A JP 2011072026 A JP2011072026 A JP 2011072026A JP 2010270168 A JP2010270168 A JP 2010270168A JP 2010270168 A JP2010270168 A JP 2010270168A JP 2011072026 A JP2011072026 A JP 2011072026A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- amplifier
- collector
- differential
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
この発明は、多段接続された高周波増幅器及び高周波増幅器に用いられる差動増幅器に関するものである。 The present invention relates to a multistage-connected high-frequency amplifier and a differential amplifier used for the high-frequency amplifier.
集積回路などに用いられる増幅器においては、小型化並びにパッド数の削減などの目的から差動増幅器がよく用いられる。また、増幅器の負荷としては、小型化のためインダクタ負荷ではなく、抵抗負荷が良く用いられる。さらに、出力振幅の必要な回路ブロックにおいては、差動増幅器の下側の定電流源を省いた回路が良く用いられる。 In an amplifier used for an integrated circuit or the like, a differential amplifier is often used for the purpose of reducing the size and reducing the number of pads. Also, as an amplifier load, a resistive load is often used instead of an inductor load for miniaturization. Further, in a circuit block that requires output amplitude, a circuit in which the constant current source on the lower side of the differential amplifier is omitted is often used.
従来、差動増幅器を多段化した高周波増幅器として、3段構成の差動増幅器でなり、2段目のコレクタはインダクタフィード、1及び3段目のコレクタは抵抗フィード、ベースは全て抵抗フィードであり、3段目は出力振幅を確保するために定電流源を省いていて、コレクタ電圧は3段共通化して印加する回路がある(例えば、非特許文献1参照)。 Conventionally, a high-frequency amplifier having a multi-stage differential amplifier is a three-stage differential amplifier, the second-stage collector is an inductor feed, the first and third-stage collectors are resistance feeds, and the base is all resistance feeds. In the third stage, there is a circuit in which a constant current source is omitted in order to ensure the output amplitude, and the collector voltage is applied in common with three stages (for example, see Non-Patent Document 1).
しかしながら、このような従来の高周波増幅器においては、コレクタ、ベースのフィード方法、定電流源の有無の組み合わせにより、ループ発振が起こる可能性があり、ループ利得が生じる回路とは分離する必要がある。 However, in such a conventional high-frequency amplifier, loop oscillation may occur depending on a combination of a collector, a base feed method, and the presence or absence of a constant current source, and it is necessary to separate from a circuit that generates a loop gain.
また、抵抗を負荷とした増幅器においては、1段では問題にならなかった低周波側利得が多段化により増幅され低周波側で所望波よりも高い利得を持つようになるため、この周波数で発振を起こす可能性がある。 Also, in amplifiers with resistors as loads, the low frequency side gain, which was not a problem in one stage, is amplified by multiple stages and becomes higher than the desired wave on the low frequency side, so it oscillates at this frequency. May cause.
さらに、ICチップ内のレイアウトの非対称性などが原因で対称性が崩れた増幅器の入出力信号は、反対側のベースあるいはコレクタを回り込み、利得の高い周波数において、ループ発振を起こす可能性がある。 Further, the input / output signal of the amplifier whose symmetry has been lost due to the asymmetry of the layout in the IC chip, etc., may wrap around the base or collector on the opposite side and cause loop oscillation at a high gain frequency.
この発明は上記問題点を解消するためになされたもので、ループ発振を抑制した高周波増幅器及び高周波増幅器に用いられる差動増幅器を提供することを課題とする。 The present invention has been made to solve the above problems, and an object thereof is to provide a high-frequency amplifier that suppresses loop oscillation and a differential amplifier used in the high-frequency amplifier.
この発明に係る差動増幅器は、インダクタをコレクタ負荷に用いた差動増幅器において、それぞれのインダクタに直列に抵抗を接続したことを特徴とする。 The differential amplifier according to the present invention is characterized in that, in a differential amplifier using an inductor as a collector load, a resistor is connected in series with each inductor.
また、それぞれのインダクタの一端同士を共通にした後、抵抗を介して電源端子に接続したことを特徴とする。 In addition, after one end of each inductor is made common, it is connected to a power supply terminal through a resistor.
また、この発明に係る高周波増幅器は、前記差動増幅器を少なくともいずれかの増幅器として用い多段増幅器の構成としたことを特徴とする。 The high-frequency amplifier according to the present invention is characterized in that the differential amplifier is used as at least one of the amplifiers to form a multistage amplifier.
この発明によれば、ループ利得1を超える閉ループ回路をなくすことができ、発振を抑制することができる。 According to the present invention, it is possible to eliminate a closed loop circuit having a loop gain of 1 and suppress oscillation.
実施の形態1.
図1は、この発明の実施の形態1による高周波増幅器を示す回路図である。図1に示す高周波増幅器は、多段構成、例えば3段構成の差動増幅器でなり、1段目の差動増幅器は、差動対となるトランジスタ20のコレクタがそれぞれ抵抗12,13でフィードされコレクタ電圧端子11に共通接続され、エミッタが定電流源回路3に共通接続され定電流源回路3を介して接地され、正相入力端子1及び逆相入力端子2に接続されたベースがベース電圧端子5,6に接続された抵抗でそれぞれフィードされている。
1 is a circuit diagram showing a high-frequency amplifier according to
2段目の差動増幅器は、差動対となるトランジスタ21のコレクタがそれぞれインダクタ14,15を介してコレクタ電圧端子11に共通接続され、エミッタが定電流源回路4に共通接続され定電流源回路4を介して接地され、ベースがベース電圧端子7,8に接続された抵抗でそれぞれフィードされキャパシタンス23を介して1段目の差動増幅器の差動対となるトランジスタ20のコレクタに接続されている。
In the second-stage differential amplifier, the collectors of the
3段目の差動増幅器は、差動対となるトランジスタ22のコレクタがそれぞれ正相出力端子18及び逆相出力端子19に接続されると共に、1段目の差動増幅器と同様に、コレクタがそれぞれ抵抗16,17でフィードされコレクタ電圧端子11に共通接続され、ベースがベース電圧端子9,10に接続された抵抗でそれぞれフィードされキャパシタンス24を介して2段目の差動増幅器の差動対となるトランジスタ21のコレクタに接続されている。そして、出力振幅を確保する3段目の差動増幅器の共通エミッタの高周波的な接地端子は、他の増幅段の接地端子と分離して独立している。
In the third-stage differential amplifier, the collector of the
すなわち、図1に示す高周波増幅器は、ベースおよびコレクタ電位を抵抗でフィードし、かつ、差動対となるトランジスタ22の共通エミッタを高周波的に接地した3段目の差動増幅器を含む3段構成の高周波増幅器であり、この差動増幅器のみ共通エミッタの高周波的な接地端子を他の増幅段の接地端子と独立にした構成となっている。
That is, the high-frequency amplifier shown in FIG. 1 has a three-stage configuration including a third-stage differential amplifier in which the base and collector potentials are fed by resistors and the common emitter of the
ところで、図1に示す高周波増幅器において、図2に示す如く従来例のように、3段目の差動増幅器の共通エミッタの接地端子が1段目及び2段目の差動増幅器の接地端子と共通接続されている場合には、図2に示すループL12,L23のループ利得のシミュレーション結果は図3(a)、(b)に示す通りとなる。 By the way, in the high frequency amplifier shown in FIG. 1, as shown in FIG. 2, the ground terminal of the common emitter of the third stage differential amplifier is connected to the ground terminal of the first and second stage differential amplifiers. In the case of common connection, the simulation results of the loop gains of the loops L12 and L23 shown in FIG. 2 are as shown in FIGS. 3 (a) and 3 (b).
ループ利得は、図2に示すループL12,L23における任意の位置からの高周波の進行波をA1、ループ経路を介して戻ってくる高周波の進行波A1'とした場合にA1とA1'の比として求めることができる。図3(a)中、G23はループ23の発振経路の利得の振幅特性、G12はループL12の発振経路の利得の振幅特性、図3(b)中、P23はループL23の発振経路の利得の位相特性、P12はループL12発振経路24の利得の位相特性である。 The loop gain is a ratio of A1 and A1 ′ when A1 is a high-frequency traveling wave from an arbitrary position in the loops L12 and L23 shown in FIG. 2 and A1 ′ is a high-frequency traveling wave returning through the loop path. Can be sought. 3A, G23 is the amplitude characteristic of the gain of the oscillation path of the loop 23, G12 is the amplitude characteristic of the gain of the oscillation path of the loop L12, and in FIG. 3B, P23 is the gain characteristic of the oscillation path of the loop L23. A phase characteristic P12 is a gain phase characteristic of the loop L12 oscillation path 24.
ループ発振が起こる条件としては、|A1'/A1|≧1かつ∠(A1'/A1)=2mπ(mは整数)を満足することである。 Conditions for the occurrence of loop oscillation are that | A1 ′ / A1 | ≧ 1 and ∠ (A1 ′ / A1) = 2mπ (m is an integer).
図3の振幅および位相特性G23、P23に示すように、コレクタ電圧を抵抗フィード、ベース電圧を抵抗フィード、定電流源回路無しとした差動増幅器とのループ利得は、上記条件を満足しているので、ループ発振が起こる可能性がある。しかし、図3に示す振幅および位相特性G12、P12はこの条件を満足していないので、ループ発振は起こらない。 As shown in the amplitude and phase characteristics G23 and P23 in FIG. 3, the loop gain with the differential amplifier having the collector voltage as the resistance feed, the base voltage as the resistance feed, and no constant current source circuit satisfies the above condition. As a result, loop oscillation may occur. However, since the amplitude and phase characteristics G12 and P12 shown in FIG. 3 do not satisfy this condition, loop oscillation does not occur.
実施の形態1によれば、このように、コレクタ、ベースのフィード方法、定電流源の有無の組み合わせにより、ループ発振が起こる可能性があり、ループ利得が生じる回路とは分離する必要がある。 According to the first embodiment, loop oscillation may occur depending on the combination of the collector, the base feed method, and the presence / absence of the constant current source as described above, and it is necessary to separate from the circuit in which the loop gain occurs.
この発明の実施の形態1では、図1に示すように、3段目の差動増幅器の共通エミッタの高周波的な接地端子を、他の増幅段の接地端子と分離して独立しているので、図3のG23で示したループ利得が1を超える閉ループ回路を無くすことができ、図1に示す差動増幅器を多段接続した高周波増幅器は発振することなく安定に動作することが出来る。 In the first embodiment of the present invention, as shown in FIG. 1, the high-frequency ground terminal of the common emitter of the third-stage differential amplifier is separated and independent from the ground terminals of the other amplification stages. 3 can eliminate the closed loop circuit having a loop gain exceeding 1 as indicated by G23 in FIG. 3, and the high frequency amplifier in which the differential amplifiers shown in FIG. 1 are connected in multiple stages can operate stably without oscillation.
実施の形態2.
図4は、この発明の実施の形態2による高周波増幅器を示す回路図である。図4に示す実施の形態2において、図1に示す実施の形態1と同一部分は同一符号を付してその説明は省略する。この実施の形態2においては、図4に示す如く、3段目の差動増幅器の差動対となるトランジスタ22の共通エミッタの接地端子が1段目及び2段目の差動増幅器の差動対となるトランジスタ20,21の共通エミッタの接地端子と共通接続されているが、3段目の差動増幅器の差動対となるトランジスタ22のコレクタがつながるコレクタ電圧端子25を、他の増幅段のコレクタ電圧端子11と分離して独立にしている。
4 is a circuit diagram showing a high frequency amplifier according to
すなわち、図4に示す高周波増幅器は、ベースおよびコレクタ電位を抵抗9,10および16,17でフィードし、かつ、差動対となるトランジスタ22の共通エミッタを高周波的に接地した3段目の差動増幅器を含む多段構成の高周波増幅器であり、この3段目の差動増幅器のみ差動対となるトランジスタのコレクタがつながる電源端子を他の増幅段の電源端子と独立とした構成となっている。
That is, the high-frequency amplifier shown in FIG. 4 feeds the base and collector potentials with
実施の形態2によれば、このように、コレクタ端子を分離することで、図3のG23で示したループ利得が1を超える閉ループ回路を無くすことができ、図4に示す差動増幅器を多段接続した高周波増幅器は発振することなく安定に動作することが出来る。 According to the second embodiment, by separating the collector terminals in this way, the closed loop circuit having a loop gain exceeding G1 shown by G23 in FIG. 3 can be eliminated, and the differential amplifier shown in FIG. The connected high-frequency amplifier can operate stably without oscillation.
図5は、実施の形態1と2を組み合わせた高周波増幅器を示す回路図である。図5に示す回路において、図4に示す回路と同一符号は同一部分を示しその説明は省略する。 FIG. 5 is a circuit diagram showing a high frequency amplifier obtained by combining the first and second embodiments. In the circuit shown in FIG. 5, the same reference numerals as those in the circuit shown in FIG.
この図5に示す回路は、ベースおよびコレクタ電位を抵抗でフィードし、かつ、差動対となるトランジスタの共通エミッタを高周波的に接地した差動増幅器を含む多段高周波増幅器であり、この差動増幅器のみ共通エミッタの高周波的な接地端子を他の増幅段の接地端子と独立とし、かつ、差動対のコレクタがつながる共通電源端子を他の増幅段の電源端子と独立とした構成となっている。 The circuit shown in FIG. 5 is a multistage high-frequency amplifier including a differential amplifier in which a base and a collector potential are fed by a resistor, and a common emitter of a transistor serving as a differential pair is grounded in terms of high frequency. Only the high frequency ground terminal of the common emitter is independent of the ground terminal of the other amplification stage, and the common power supply terminal connected to the collector of the differential pair is independent of the power supply terminal of the other amplification stage. .
このように、接地端子とコレクタ端子を分離することで、図3のG23で示したループ利得が1を超える閉ループ回路を無くすことができ、図5に示す高周波増幅器は発振することなく安定に動作することが出来る。 Thus, by separating the ground terminal and the collector terminal, it is possible to eliminate the closed loop circuit having a loop gain exceeding G1 shown by G23 in FIG. 3, and the high frequency amplifier shown in FIG. 5 operates stably without oscillation. I can do it.
実施の形態3.
図6(a)は、図6(b)に示す差動増幅器に対応して示すこの発明の実施の形態3による差動増幅器を示す回路図である。図6(a)に示す差動増幅器は、差動対となるトランジスタ39,40のコレクタがそれぞれ正相出力端子37,38に接続されると共に、インダクタ35,36および抵抗33,34を介してコレクタ電圧端子30およびキャパシタンス42に共通接続され、共通エミッタが接地され、ベースが抵抗31,32にそれぞれフィードされ抵抗31,32を介してベース電圧端子28,29に接続されると共に、正相入力端子26,27に接続されている。
FIG. 6A is a circuit diagram showing a differential amplifier according to the third embodiment of the present invention, corresponding to the differential amplifier shown in FIG. 6B. In the differential amplifier shown in FIG. 6 (a), the collectors of
すなわち、図6(a)に示す差動増幅器は、インダクタ35,36をコレクタ負荷に用いた差動増幅器において、それぞれのインダクタ35,36に直列に抵抗33,34を接続している。
That is, in the differential amplifier shown in FIG. 6A,
実施の形態3によれば、図6(a)に示すように、レイアウトの非対称性、差動入力信号の非対称性などの原因から差動増幅器の対象性が崩れた際にループLはループ発振の経路となるが、ループ発振の経路であるコレクタ端子側に抵抗33,34を装荷することで、ループ利得を十分に低減することができるので、ループ発振を抑制することが出来る。
According to the third embodiment, as shown in FIG. 6A, when the object of the differential amplifier is broken due to the asymmetry of the layout, the asymmetry of the differential input signal, etc., the loop L is oscillated. However, by loading the
また、図6(a)に示す差動増幅器を多段化し、各段コレクタ端子を共通化した際のコレクタ端子間のループによるループ発振も抑制することができる。 Further, it is possible to suppress the loop oscillation due to the loop between the collector terminals when the differential amplifier shown in FIG.
次に、図7は、実施の形態3による差動増幅器の更なる効果を説明する図である。図7において、G6bは図6(b)に示す差動増幅器の利得、G6aは図6(a)に示す差動増幅器の利得である。 Next, FIG. 7 is a diagram for explaining further effects of the differential amplifier according to the third embodiment. In FIG. 7, G6b is the gain of the differential amplifier shown in FIG. 6B, and G6a is the gain of the differential amplifier shown in FIG.
図7の利得G6aに示すように、差動増幅器のコレクタ負荷側に抵抗33,34を装荷し、これをキャパシタンス(容量性素子)42で接地することで、所望周波数以外の低周波での利得を落とすことができるので、低周波の不要な利得に起因する発振を抑制することができる。
As shown by a gain G6a in FIG. 7,
実施の形態4.
図8は、この発明の実施の形態4による差動増幅器を示す回路図である。図8に示す実施の形態4において、図6(a)に示す実施の形態3と同一符号は同一部分を示しその説明は省略する。図8に示す実施の形態4では、図6(a)に示すインダクタ35,36にそれぞれ直列に接続された抵抗33,34に並列にキャパシタンス43,44を接続している。
FIG. 8 is a circuit diagram showing a differential amplifier according to the fourth embodiment of the present invention. In the fourth embodiment shown in FIG. 8, the same reference numerals as those in the third embodiment shown in FIG. In the fourth embodiment shown in FIG. 8,
実施の形態4によれば、図8に示すように、それぞれのインダクタ35,36に直列に接続された抵抗33,34に並列にキャパシタンス43,44を接続することで、高周波的には抵抗33,34はショートとなり、ループ発振、低周波利得を抑制するために装荷した抵抗による、所望波付近での利得の低下を抑えることが出来る。
According to the fourth embodiment, as shown in FIG. 8, by connecting
この結果、高周波利得を犠牲にすることなく、上記実施の形態3で説明した効果と同等の効果を得ることが出来る。 As a result, an effect equivalent to the effect described in the third embodiment can be obtained without sacrificing the high frequency gain.
実施の形態5.
図9は、この発明の実施の形態5による差動増幅器を示す回路図である。図9に示す差動増幅器は、差動対となるトランジスタ57,58のコレクタがそれぞれ正相出力端子55,56に接続されると共に、インダクタ53,54を介して抵抗52に共通接続され、抵抗52の他端はコレクタ電圧端子49およびキャパシタンス59に接続され、共通エミッタが接地され、ベースが抵抗50,51にそれぞれフィードされ抵抗50,51を介してベース電圧端子47,48に接続されると共に、正相入力端子45,46に接続されている。
FIG. 9 is a circuit diagram showing a differential amplifier according to the fifth embodiment of the present invention. In the differential amplifier shown in FIG. 9, the collectors of
すなわち、図9に示す差動増幅器は、インダクタ53,54の一端同士を共通に接続した後、抵抗52を介してコレクタ電圧端子49に接続している。
That is, in the differential amplifier shown in FIG. 9, after one ends of the
実施の形態5によれば、図9に示すように、インダクタ53,54をコレクタ負荷に用いた差動増幅器において、それぞれのインダクタ53,54の一端同士を共通にした後、抵抗52を介して電源端子に接続することで、所望周波数以外の低周波での利得を落とすことができるので、低周波の不要な利得に起因する発振を抑制することができる。
According to the fifth embodiment, as shown in FIG. 9, in a differential
実施の形態6.
図10は、この発明の実施の形態6による差動増幅器を示す回路図である。図10に示す実施の形態6において、図9に示す実施の形態5と同一符号は同一部分を示しその説明は省略する。図10に示す実施の形態6では、図9に示す抵抗52にキャパシタンス60を接続している。
FIG. 10 is a circuit diagram showing a differential amplifier according to the sixth embodiment of the present invention. In the sixth embodiment shown in FIG. 10, the same reference numerals as those in the fifth embodiment shown in FIG. In the sixth embodiment shown in FIG. 10, a
実施の形態6によれば、図10に示すように、インダクタ53,54をコレクタ負荷に用いた差動増幅器において、それぞれのインダクタ53,54の一端同士を共通にした後、接続された抵抗52に並列にキャパシタンス60を接続することで、高周波的には抵抗52はショートとなり、ループ発振、低周波利得を抑制するために装荷した抵抗52による、所望波付近での利得の低下を抑えることが出来る。
According to the sixth embodiment, as shown in FIG. 10, in a differential
この結果、高周波利得を犠牲にすることなく、上記実施の形態5で説明した効果と同等の効果を得ることが出来る。 As a result, the same effect as that described in the fifth embodiment can be obtained without sacrificing the high frequency gain.
実施の形態7.
図11は、この発明の実施の形態7による高周波増幅器を示す回路図である。図11に示す実施の形態7において、図10に示す実施の形態6と同一符号は同一部分を示しその説明は省略する。図11に示す実施の形態7では、実施の形態5または6に示す差動増幅器を少なくともいずれか1つの増幅器として用い多段構成の高周波増幅器を構成したものである。なお、61、62はキャパシタンスである。
FIG. 11 is a circuit diagram showing a high frequency amplifier according to
実施の形態7によれば、図11に示すように、インダクタ53,54をコレクタ負荷に用いた差動増幅器を多段接続した構成の高周波増幅器において、それぞれのインダクタ53,54の一端同士を共通にした後、電源端子に接続された抵抗52を配置した差動増幅器を用いる、あるいは、上記抵抗52に並列にキャパシタンス60を接続した差動増幅器を用いることで、各段抵抗52の一端を共通化し、各段の電源端子を共通化した際に、レイアウトの非対称性、差動入力信号の非対称性などの原因から差動増幅器の対象性が崩れた時に生じる段間のループ発振を抑制することができる。
According to the seventh embodiment, as shown in FIG. 11, in a high frequency amplifier having a configuration in which differential
特に、ループ利得が生じる原因となる増幅段に上記差動増幅器を用いることで、効果的にループ発振を抑えることが出来る。 In particular, loop oscillation can be effectively suppressed by using the differential amplifier in the amplification stage that causes the loop gain.
また、上記実施の形態5、6で説明した効果と同等の効果を得ることが出来る。 Further, an effect equivalent to the effect described in the fifth and sixth embodiments can be obtained.
実施の形態8.
図12は、この発明の実施の形態8による差動増幅器を示す回路図である。図12に示す差動増幅器は、コレクタからベースへのフィードバック抵抗72を有する増幅器を少なくとも1つの増幅段として用いる多段接続された増幅段を有する高周波増幅器において、フィードバック抵抗72を段間結合容量74の前段側に接続している。なお、図12において、63は入力端子、64、65はコレクタ電圧端子、66、67はベース電圧端子、68〜73は抵抗、75、76はトランジスタ、77は出力端子である。
FIG. 12 is a circuit diagram showing a differential amplifier according to the eighth embodiment of the present invention. The differential amplifier shown in FIG. 12 is a high-frequency amplifier having multi-stage connected amplification stages that use an amplifier having a collector-to-
実施の形態8によれば、図12に示すように、フィードバック抵抗72を有する増幅器を少なくとも1つの増幅段として用いる多段増幅器において、前記増幅器のフィードンバック抵抗72を段間結合容量74の前段側に接続することで、従来、コレクタ電圧とベース電圧を独立に印加するために必要なフィードバック回路のキャパシタンスを省略すことができる。この結果、増幅器の小型化、低コスト化を図ることができる。
According to the eighth embodiment, as shown in FIG. 12, in a multi-stage amplifier using an amplifier having a
なお、実施の形態1〜8では、バイポーラトランジスタを用いた場合の高周波半導体回路を説明したが、上記コレクタ、ベース、エミッタをそれぞれドレイン、ゲート、ソースに置き換えた電界効果トランジスタを用いた高周波半導体回路においても同様の効果を奏する。 In the first to eighth embodiments, the high-frequency semiconductor circuit using the bipolar transistor has been described. However, the high-frequency semiconductor circuit using the field effect transistor in which the collector, base, and emitter are replaced with the drain, gate, and source, respectively. The same effect can be obtained in.
1,26,45 正相入力端子、2,27,46 逆相入力端子、3,4 定電流源回路、5〜10,28,29,47,48,66,67 ベース電圧端子、11,25,30,49,64,65 コレクタ電圧端子、12,13,16,17,31〜34,50〜52,68〜73 抵抗、18,37,55 正相出力端子、19,38,56 逆相出力端子、20〜22,39,40,57,58,75,76 トランジスタ、14,15,53,54 インダクタ、23,24,42〜44,59,60〜62,74 キャパシタンス、63 入力端子、77 出力端子。 1, 26, 45 Positive phase input terminal, 2, 27, 46 Reverse phase input terminal, 3, 4 Constant current source circuit, 5-10, 28, 29, 47, 48, 66, 67 Base voltage terminal, 11, 25 , 30, 49, 64, 65 Collector voltage terminal, 12, 13, 16, 17, 31 to 34, 50 to 52, 68 to 73 Resistance, 18, 37, 55 Positive phase output terminal, 19, 38, 56 Reverse phase Output terminal, 20-22, 39, 40, 57, 58, 75, 76 transistor, 14, 15, 53, 54 inductor, 23, 24, 42-44, 59, 60-62, 74 capacitance, 63 input terminal, 77 Output terminal.
Claims (5)
それぞれのインダクタに直列に抵抗を接続した
ことを特徴とする差動増幅器。 In a differential amplifier using an inductor as a collector or drain load,
A differential amplifier characterized in that a resistor is connected in series with each inductor.
それぞれのインダクタに直列に接続された抵抗に並列にキャパシタンスを接続した
ことを特徴とする差動増幅器。 The differential amplifier according to claim 1.
A differential amplifier characterized in that a capacitance is connected in parallel to a resistor connected in series to each inductor.
それぞれのインダクタの一端同士を共通にした後、抵抗を介して電源端子に接続した
ことを特徴とする差動増幅器。 In a differential amplifier using an inductor as a collector or drain load,
A differential amplifier characterized in that one end of each inductor is made common and then connected to a power supply terminal via a resistor.
コレクタまたはドレイン負荷であるインダクタと電源端子の間に挿入された抵抗に並列にキャパシタンスを接続した
ことを特徴とする差動増幅器。 The differential amplifier according to claim 3.
A differential amplifier characterized in that a capacitance is connected in parallel with a resistor inserted between an inductor, which is a collector or drain load, and a power supply terminal.
ことを特徴とする高周波増幅器。 A high-frequency amplifier characterized in that the differential amplifier according to claim 3 or 4 is used as at least one of the amplifiers to form a multistage amplifier.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010270168A JP5133392B2 (en) | 2010-12-03 | 2010-12-03 | High frequency amplifier and differential amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010270168A JP5133392B2 (en) | 2010-12-03 | 2010-12-03 | High frequency amplifier and differential amplifier |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004301669A Division JP2006115307A (en) | 2004-10-15 | 2004-10-15 | High-frequency amplifier and differential amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011072026A true JP2011072026A (en) | 2011-04-07 |
JP5133392B2 JP5133392B2 (en) | 2013-01-30 |
Family
ID=44016763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010270168A Expired - Fee Related JP5133392B2 (en) | 2010-12-03 | 2010-12-03 | High frequency amplifier and differential amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5133392B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013162391A (en) * | 2012-02-07 | 2013-08-19 | Mitsubishi Electric Corp | Multistage amplifier |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63105505A (en) * | 1986-10-14 | 1988-05-10 | テクトロニックス・インコーポレイテッド | Amplifier |
JPH05500297A (en) * | 1990-02-16 | 1993-01-21 | サイエンティフィック・アトランタ・インコーポレーテッド | push-pull optical receiver |
JPH05251963A (en) * | 1991-10-29 | 1993-09-28 | Sgs Thomson Microelectron Inc | High-gain monolithic microwave integrated circuit amplifier |
JPH118517A (en) * | 1997-06-18 | 1999-01-12 | Nec Corp | Preamplifier circuit |
JPH11274870A (en) * | 1998-03-20 | 1999-10-08 | Fujitsu Quantum Device Kk | High frequency circuit device |
JP2000040925A (en) * | 1998-07-24 | 2000-02-08 | Nec Corp | Differential electronic circuit |
-
2010
- 2010-12-03 JP JP2010270168A patent/JP5133392B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63105505A (en) * | 1986-10-14 | 1988-05-10 | テクトロニックス・インコーポレイテッド | Amplifier |
JPH05500297A (en) * | 1990-02-16 | 1993-01-21 | サイエンティフィック・アトランタ・インコーポレーテッド | push-pull optical receiver |
JPH05251963A (en) * | 1991-10-29 | 1993-09-28 | Sgs Thomson Microelectron Inc | High-gain monolithic microwave integrated circuit amplifier |
JPH118517A (en) * | 1997-06-18 | 1999-01-12 | Nec Corp | Preamplifier circuit |
JPH11274870A (en) * | 1998-03-20 | 1999-10-08 | Fujitsu Quantum Device Kk | High frequency circuit device |
JP2000040925A (en) * | 1998-07-24 | 2000-02-08 | Nec Corp | Differential electronic circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013162391A (en) * | 2012-02-07 | 2013-08-19 | Mitsubishi Electric Corp | Multistage amplifier |
Also Published As
Publication number | Publication date |
---|---|
JP5133392B2 (en) | 2013-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8279003B2 (en) | Differential RF amplifier | |
US20070103232A1 (en) | Operational amplifier | |
US8258867B2 (en) | Front-end equalizer and amplifier circuit | |
JP2001223546A (en) | Multistage signal amplifier circuit | |
JP6136165B2 (en) | Electronic circuit | |
US9571052B1 (en) | Transconductance (gm) boosting transistor arrangement | |
JP2009538552A (en) | Gain control type low noise amplification means | |
US20170187340A1 (en) | Capacitive Cross-Coupling and Harmonic Rejection | |
US8604882B2 (en) | Single-ended to differential amplifier | |
JP5133392B2 (en) | High frequency amplifier and differential amplifier | |
JP6515493B2 (en) | Method and circuit for improving bandwidth of amplifier circuit | |
JP2006115307A (en) | High-frequency amplifier and differential amplifier | |
US20210305974A1 (en) | Circuit for suppressing electromagnetic interference | |
JP6048279B2 (en) | Folded cascode amplifier circuit | |
JP2007060069A (en) | Differential output circuit | |
TWI474614B (en) | Power amplifier | |
US9871492B2 (en) | Analog amplifier for recovering abnormal operation of common mode feedback | |
JP2013150199A (en) | Push-pull gain amplifier | |
US9985589B2 (en) | System and method for improving total harmonic distortion of an amplifier | |
TWI556573B (en) | Active inductor and associated amplifying circuit | |
US20050057309A1 (en) | Transistor amplifier | |
JP2015154483A (en) | Receiver circuit, optical receiver, and return-loss reduction method | |
JPH02105708A (en) | Integrated circuit | |
US9716499B2 (en) | Current amplifier and transmitter using the same | |
Mohammed et al. | Conventional CMOS OTAs driving nF-range capacitive loads |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5133392 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |