JP2011066508A - Filter circuit - Google Patents
Filter circuit Download PDFInfo
- Publication number
- JP2011066508A JP2011066508A JP2009213279A JP2009213279A JP2011066508A JP 2011066508 A JP2011066508 A JP 2011066508A JP 2009213279 A JP2009213279 A JP 2009213279A JP 2009213279 A JP2009213279 A JP 2009213279A JP 2011066508 A JP2011066508 A JP 2011066508A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- filter
- frequency
- filter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、フィルタ回路にかかり、特に、テレビ放送のアンテナとチューナとの間に配置されるフィルタ回路に関する。 The present invention relates to a filter circuit, and more particularly to a filter circuit disposed between an antenna and a tuner for television broadcasting.
現在、テレビ放送が全面的にデジタル放送に切り替わりつつある。デジタル放送では、大凡５０チャネルの放送が可能であり、テレビチューナは、このうちの１つのチャネルの信号を受信する。テレビチューナでは、このために入力された信号から受信すべき信号以外の信号を除去するためのフィルタリングが必要になる。
ただし、テレビチューナは、その電源電圧が比較的低いことが知られており、フィルタリングを内部で行うよりも、外部で行うことが望ましいとされている。
Currently, television broadcasting is being completely switched to digital broadcasting. In digital broadcasting, broadcasting of about 50 channels is possible, and the TV tuner receives a signal of one of these channels. For this reason, the TV tuner requires filtering for removing signals other than the signal to be received from the input signal.
However, the TV tuner is known to have a relatively low power supply voltage, and it is desirable to perform filtering externally rather than internally.
図１６（ａ）〜（ｆ）は、アンテナとチューナとの間にフィルタを備えたフィルタ回路の従来技術を説明するための図である。図１６（ａ）は、フィルタが入っていない状態を示す模式的な回路図であり、破線Ａよりも紙面右側はチューナとして機能するＩＣ（Integrated Circuit）の内部を示している。アンテナのインピーダンスが５０Ωである場合、ＩＣの内部にも５０Ωのインピーダンスを作成して両者を共振させて受信が行われる。 FIGS. 16A to 16F are diagrams for explaining the prior art of a filter circuit including a filter between an antenna and a tuner. FIG. 16A is a schematic circuit diagram showing a state in which no filter is inserted, and the right side of the drawing from the broken line A shows the inside of an IC (Integrated Circuit) functioning as a tuner. When the impedance of the antenna is 50Ω, a 50Ω impedance is also created inside the IC, and both are resonated to receive.
図１６（ｂ）は、図１６（ａ）に示した回路の信号ラインａに現れる信号の周波数の通過特性を示した図である。図１６（ｂ）は、全ての周波数の信号がチューナに受信される状態を示している。
現在、チューナに１つだけのチャネルを受信させる場合、アンテナ１とチューナとの間に周波数フィルタを挿入し、所望の周波数以外の周波数を除去することが行われている。このような従来技術は、例えば、特許文献１に記載されている。特許文献１には、アンテナとチューナとの間にノッチフィルタが挿入された回路が記載されている。
FIG. 16B is a diagram showing the frequency pass characteristics of the signal appearing on the signal line a of the circuit shown in FIG. FIG. 16B shows a state where signals of all frequencies are received by the tuner.
Currently, when the tuner receives only one channel, a frequency filter is inserted between the antenna 1 and the tuner to remove frequencies other than the desired frequency. Such a prior art is described in Patent Document 1, for example. Patent Document 1 describes a circuit in which a notch filter is inserted between an antenna and a tuner.
図１６（ｃ）は、アンテナ１とチューナとの間にフィルタ回路２を挿入した状態を示す模式的な回路図である。図１６（ｃ）に示したフィルタ回路２は、所定の周波数帯域のみを通過するバンドパスフィルタである。図１６（ｄ）は、フィルタ回路２を挿入した場合に信号ラインに出力される信号の周波数の通過特性を示している。図示したように、フィルタ回路２は、通過すべき所定の周波数（以下、通過周波数と記す）ｆｃを通過周波数のピークとしている。
FIG. 16C is a schematic circuit diagram showing a state in which the
しかしながら、フィルタ回路では、一般的に抵抗成分を含み、このために通過される信号のピークが減衰されることが知られている。図１６（ｅ）、（ｆ）は、フィルタ回路における減衰を説明するための図である。図１６（ｅ）は、図１６（ｃ）に示したフィルタ回路２の抵抗成分を説明するための図である。フィルタ回路２は、コイルＬと可変容量素子Ｃとを並列に接続して構成されている。コイルＬの抵抗成分ＲLはコイルに直列に発生し、可変容量素子Ｃの抵抗成分ＲCは可変容量素子Ｃに対して並列に発生する。
However, it is known that the filter circuit generally includes a resistance component, and thus the peak of the signal that is passed is attenuated. FIGS. 16E and 16F are diagrams for explaining attenuation in the filter circuit. FIG. 16E is a diagram for explaining the resistance component of the
この結果、図１６（ｆ）に示したように、フィルタ回路２の通過周波数の信号が低下し（信号のロスとも記す）、チューナが持つノイズ量に対する信号の強度比が低下すること（ＳＮＲの劣化)で、受信感度が低下する。信号のロスは、バンドパスフィルタのＱ値が十分高くない場合に大きくなる。このため、従来技術では、コイルＬのインダクタンス、可変容量素子のコンダクタンスの設計や抵抗成分を抑え、より信号のロスを抑えることが求められていた。
本発明は、このような点に鑑みてなされたものであり、フィルタ回路における信号のロスが生じても、通過すべき周波数の信号のロスを抑えるフィルタ回路を提供することを目的とする。
As a result, as shown in FIG. 16 (f), the signal of the passing frequency of the
The present invention has been made in view of these points, and an object of the present invention is to provide a filter circuit that suppresses a loss of a signal having a frequency to be passed even if a loss of the signal in the filter circuit occurs.
以上の課題を解決するため、本発明の請求項１に記載のフィルタ回路は、信号ライン（例えば図１に示した信号線１１０）に接続され、前記信号ラインを伝搬する信号をフィルタリングするフィルタ回路であって、前記信号ラインから前記信号を入力し、バッファリングするバッファ回路（例えば図１に示したアンプ回路１０１）と、前記バッファ回路によってバッファリングされた信号をフィルタリングするノッチフィルタ（例えば図１に示したノッチフィルタ１０８）と、前記ノッチフィルタから出力された信号を入力し、入力された信号の位相を反転させて前記信号線に出力する反転回路（例えば図１に示した−ｇｍ回路）と、を備えることを特徴とする。
In order to solve the above problems, a filter circuit according to claim 1 of the present invention is connected to a signal line (for example, the
本発明の請求項２に記載のフィルタ回路は、請求項１の発明において、前記バッファ回路が、前記信号を増幅する機能を備えたアンプ回路（例えば図１に示したアンプ回路１０１）であることを特徴とする。
本発明の請求項３に記載のフィルタ回路は、請求項１または２の発明において、前記反転回路が、前記信号を入力し、入力された信号の位相を反転して出力する可変コンダクタンス回路（例えば図１に示した−ｇｍ回路）であることを特徴とする。
A filter circuit according to a second aspect of the present invention is the filter circuit according to the first aspect, wherein the buffer circuit is an amplifier circuit having a function of amplifying the signal (for example, the
According to a third aspect of the present invention, the filter circuit according to the first or second aspect of the present invention is the variable conductance circuit (for example, the inverting circuit that inputs the signal and inverts the phase of the input signal to output the signal). -Gm circuit shown in FIG. 1).
本発明の請求項４に記載のフィルタ回路は、請求項１から３のいずれか１項の発明において、前記ノッチフィルタが、容量素子（例えば図１に示した可変容量素子１０６）と、該容量素子に直列に接続されたインダクタンス素子（例えば図１に示したコイル１０７）を含むことを特徴とする。
本発明の請求項５に記載のフィルタ回路は、請求項２から４のいずれか１項の発明において、前記アンプ回路、前記反転回路の少なくとも一方が、電力の供給を制御可能に構成されてなることを特徴とする。
The filter circuit according to a fourth aspect of the present invention is the filter circuit according to any one of the first to third aspects, wherein the notch filter includes a capacitive element (for example, the variable
According to a fifth aspect of the present invention, in the filter circuit according to any one of the second to fourth aspects, at least one of the amplifier circuit and the inverting circuit is configured to be capable of controlling power supply. It is characterized by that.
本発明の請求項１に記載の発明によれば、信号ラインを伝搬する信号を入力してバッファリングし、バッファリングされた信号をノッチフィルタによってフィルタリングするから、所定の周波数帯域を減衰させる周波数特性の信号を得ることができる。また、ノッチフィルタから出力された信号の周波数分布を反転させて信号線に出力するから、所定の周波数帯域(通過帯域)では信号ラインを伝搬する信号とノッチフィルタによって減衰させられた信号の引き算が行われ、結果信号ラインの信号は減衰することはない。また所定の周波数帯域以外（非通過帯域）では、信号ラインを伝搬する信号とノッチフィルタで減衰させられていない信号の引き算が行われ、結果信号ラインには減衰した信号を合成することができる。この結果、所定の周波数の減衰が少ないバンドパスフィルタ特性を持ったフィルタ回路を提供することができる。 According to the first aspect of the present invention, since the signal propagating through the signal line is input and buffered, and the buffered signal is filtered by the notch filter, the frequency characteristic for attenuating a predetermined frequency band is obtained. Can be obtained. In addition, since the frequency distribution of the signal output from the notch filter is inverted and output to the signal line, the signal propagating through the signal line and the signal attenuated by the notch filter are subtracted in a predetermined frequency band (pass band). As a result, the signal on the result signal line is not attenuated. Further, in a band other than a predetermined frequency band (non-pass band), a signal propagating through the signal line and a signal not attenuated by the notch filter are subtracted, and an attenuated signal can be synthesized with the result signal line. As a result, it is possible to provide a filter circuit having bandpass filter characteristics with little attenuation of a predetermined frequency.
本発明の請求項２に記載の発明によれば、バッファ回路が増幅機能を備えたアンプ回路であるので、入力した信号を増幅した上でノッチフィルタにおいてフィルタリングすることができる。また、アンプのゲインを調整することにより、通過帯域及び非通過帯域での減衰量といったフィルタ回路の周波数特性を調整することができる。
本発明の請求項３に記載の発明によれば、反転回路が可変コンダクタンス回路であるから、可変コンダクタンス回路のｇｍ値を調整することにより、フィルタ回路の周波数特性を調整することができる。
本発明の本発明の請求項４に記載の発明によれば、ノッチフィルタを簡易な構成とすることができる。
本発明の請求項５に記載の発明によれば、アンプ回路、反転回路への電力の供給を制限、または停止してフィルタ特性をＯＦＦできる回路を構成することができる。
According to the second aspect of the present invention, since the buffer circuit is an amplifier circuit having an amplifying function, the input signal can be amplified and filtered by the notch filter. Further, by adjusting the gain of the amplifier, it is possible to adjust the frequency characteristics of the filter circuit such as the attenuation in the pass band and the non-pass band.
According to the third aspect of the present invention, since the inverting circuit is a variable conductance circuit, the frequency characteristic of the filter circuit can be adjusted by adjusting the gm value of the variable conductance circuit.
According to the fourth aspect of the present invention, the notch filter can have a simple configuration.
According to the fifth aspect of the present invention, it is possible to configure a circuit capable of turning off the filter characteristics by restricting or stopping the supply of power to the amplifier circuit and the inverting circuit.
以下、本発明の一実施形態を説明する。
・回路構成
図１（ａ）、（ｂ）は、本発明の一実施形態のフィルタ回路の回路構成を説明するための図である。図１（ａ）に示した本実施形態のフィルタ回路１０は、アンテナ１００と、チューナとして機能するＩＣとの間に設けられている。図中に示した破線より紙面右側（矢線Ａで示す）はチューナの内部である。アンテナ１によって受信された信号のうち、フィルタ回路１０によって通過された周波数成分だけが信号線１１０を介してチューナに入力される。チューナ内部の抵抗を抵抗素子１０５で表す。アンテナ１００は、抵抗素子１０４、交流電源１０３によって構成されている。
Hereinafter, an embodiment of the present invention will be described.
Circuit Configuration FIGS. 1A and 1B are diagrams for explaining a circuit configuration of a filter circuit according to an embodiment of the present invention. The
フィルタ回路１０は、アンプ（図中にＡＭＰと記す）回路１０１と、アンプ回路１０１と直列に接続されたノッチフィルタ１０８と、ノッチフィルタ１０８から出力された信号を反転させて信号線１１０に出力する可変コンダクタンス回路１０２とを備えている。本実施形態の可変コンダクタンス回路１０２は、入力信号の逆相を出力することで入力信号の周波数分布と出力信号の周波数分布とを逆転させる回路である。このため、以降、この可変コンダクタンス回路を、−ｇｍ回路１０２と記す。
ノッチフィルタ１０８は、信号の所望の周波数成分だけを減衰させるフィルタ回路である。本実施形態のノッチフィルタ１０８は、可変容量素子１０６、コイル１０７によって構成されている。
The
The
図１（ｂ）は、ノッチフィルタ１０８の抵抗成分を説明するための模式図である。ノッチフィルタ１０８には、可変容量素子１０６による抵抗成分１０６ｒ、コイル１０７による抵抗成分１０７ｒが生じる。このような抵抗成分により、ノッチフィルタ１０８による減衰すべき周波数（以下、減衰周波数と記す）の減衰量が低下してフィルタの減衰特性が劣化することが知られている。
FIG. 1B is a schematic diagram for explaining the resistance component of the
ここで、図１（ａ）を使って、以上述べたフィルタ回路における伝達関数について説明する。この説明に使用される記号は、以下のとおりである。
Ｖi 交流電源１０３の出力電圧
Ｖs 信号線１１０にかかる電圧値
ＶN アンプ回路１０１の出力電圧値
Ｒ50 抵抗素子１０４の抵抗値、抵抗素子１０５の抵抗値
Ｉ1 抵抗素子１０４を流れる電流値
Ｉ2 −ｇｍ回路１０２の出力電流値
Ｉ3 抵抗素子１０５を流れる電流値
−ｇｍ2 −ｇｍ回路１０２のｇｍ値
Ｚo ノッチフィルタ１０８の出力インピーダンス
Ｚamp アンプ回路１０１の出力インピーダンス
ＶN＝Ｖs・（Ｚo／（Ｚo＋Ｚamp）） …式（１）
Ｉ1＋Ｉ2＝Ｉ3 …式（２）
Ｉ1＝（Ｖi−Ｖs）／Ｒ50 …式（３）
Ｉ2＝−ＶN・ｇｍ2 …式（４）
Ｉ3＝Ｖs／Ｒ50 …式（５）
Here, the transfer function in the filter circuit described above will be described with reference to FIG. The symbols used in this description are as follows.
Vi Output voltage of
I1 + I2 = I3 Formula (2)
I1 = (Vi-Vs) / R50 Formula (3)
I2 = -VN.gm2 Formula (4)
I3 = Vs / R50 (5)
上記した式（１）〜（５）により、
Ｖs＝Ｖi／（２＋（Ｒ50・Ｚo・ｇｍ2）／（Ｚo＋Ｚamp）） …式（６）
を得る。式（６）において、Ｚo＝０ならば、Ｖs＝Ｖi／２となる。以上のことから、図１（ａ）、（ｂ）に示したフィルタ回路では、Ｚampが小さくて、Ｚo、ｇｍ2が十分に大きい場合にＶsが減衰し、Ｚoが十分に小さい場合にＶsが減衰しないことが分かる。したがって、本実施形態では、フィルタ回路を通過する信号の周波数成分を、ノッチフィルタ１０８の出力インピーダンスによって選択することが可能になる。
From the above formulas (1) to (5),
Vs = Vi / (2+ (R50 · Zo · gm2) / (Zo + Zamp)) (6)
Get. In Formula (6), if Zo = 0, Vs = Vi / 2. From the above, in the filter circuit shown in FIGS. 1A and 1B, Vs attenuates when Zamp is small and Zo and gm2 are sufficiently large, and Vs attenuates when Zo is sufficiently small. I understand that I don't. Therefore, in this embodiment, the frequency component of the signal passing through the filter circuit can be selected by the output impedance of the
図２は、図１に示したアンプ回路１０１の回路図である。図示したように、アンプ回路１０１は、入力端子２０５とバイアス電源に接続された抵抗素子２０２との間に容量素子２０１が接続され、容量素子２０１と抵抗素子２０２との接続ノードにトランジスタ素子２０３のゲートが接続されて構成されている。トランジスタ素子２０３は、外部電源ＶｃｃとＧＮＤとの間に接続されたソースフォロア型のトランジスタであって、トランジスタ素子２０３のソースは出力端子２０６に接続されている。出力端子２０６とＧＮＤとの間には電流源２０７が接続されている。
容量素子２０１、抵抗素子２０２はアンプ回路１０１の動作点を最適化するレベルシフタ回路を構成し、
FIG. 2 is a circuit diagram of the
The
図３は、図１に示した−ｇｍ回路１０２の回路図である。−ｇｍ回路１０２は、外部電源ＶｃｃとＧＮＤとの間に直列に接続されたＰＭＯＳトランジスタ３０３、ＮＭＯＳトランジスタ３０４を備えている。ＰＭＯＳトランジスタ３０３のゲートには、ＰＭＯＳトランジスタ３０３と並列に、容量素子３０１、抵抗素子３０２が互いに直列に接続されている。ＮＭＯＳトランジスタ３０４は、レベルシフタ回路を構成する容量素子３０６、抵抗素子３０５と共に、図２に示したアンプと同様の回路を構成している。
FIG. 3 is a circuit diagram of the -
図３に示した−ｇｍ回路は、入力端子３０７から入力された信号を、その信号の位相を反転させて出力端子３０８に出力する。
図２、図３に示したアンプ回路１０１、−ｇｍ回路１０２は、いずれも外部電源Ｖｃｃから電力の供給を受けており、外部電源Ｖｃｃによる電源供給の制御が可能に構成されている。このため、アンプ回路１０１、−ｇｍ回路１０２への電力の供給を制限、または停止すれば、本実施形態のフィルタ回路は周波数全域を通過させ、フィルタ特性をＯＦＦする回路として機能することができる。
The -gm circuit shown in FIG. 3 outputs the signal input from the
The
・動作
図４は、図１（ａ）、（ｂ）に示したノッチフィルタ１０８によってフィルタリングされた信号のフィルタ特性を示した図である。破線は、抵抗成分が十分小さく、信号のロスが略０とみなせる理想的なフィルタ特性を示している。実線は抵抗成分により、信号のロスがみられるフィルタ特性を示している。なお、破線、実線のいずれの場合も、減衰周波数のピークｆｃは、（１／２）π（Ｌ・Ｃ）1/2である。
Operation FIG. 4 is a diagram showing the filter characteristics of the signal filtered by the
図５は、図４に示した周波数特性を持つ信号を−ｇｍ回路１０２が信号線１１０に出力した結果得られる信号の周波数特性を示している。図５においても、破線はノッチフィルタ１０８の周波数特性が理想的な場合、実線はノッチフィルタ１０８において信号がロスする場合を示している。
ノッチフィルタ１０８によってフィルタリングされ、−ｇｍ回路１０２によって反転された信号（以下、反転信号と記す）を信号線１１０に出力させると、出力された信号と図１６（ｂ）に示したアンテナから入力された信号ａ（以下、アンテナ信号と記す）とが加算される。反転信号とアンテナ信号とを合成して得られる信号（合成信号）は、図５に示したように、ノッチフィルタ１０８における減衰の有無に関わらず、ピークｆｃの周波数成分の減衰が小さく、その周辺の周波数成分を十分減衰できる良好な周波数特性を示している。
FIG. 5 shows the frequency characteristics of a signal obtained as a result of the −
When a signal filtered by the
本実施形態が良好な周波数特性を得られる理由について説明する。すなわち、図４に示した破線のピークｐ１とピークｐ２とが例えば１０倍違ったとしても（例えばｐ１が０．００１、ｐ２が０．０１とする）、これを１（０ｄＢ）から差し引いた結果得られる値は０．９９９と０．９９となり、両者の相違は信号のロスの顕著な差異とは認められなくなる。一方、ピークの周波数の周辺の周波数では、反転信号が十分な減衰を示すため、ピークの周波数との十分な強度比を得ることができる。
なお、本実施形態でいう合成は、ノッチフィルタによってフィルタリングされた信号の周波数の分布を反転してアンテナ信号に加算しているので、結果として、上記した例のように減算となる。
The reason why this embodiment can obtain good frequency characteristics will be described. That is, even if the broken-line peak p1 and the peak p2 shown in FIG. 4 are 10 times different (for example, p1 is 0.001 and p2 is 0.01), the result obtained by subtracting this from 1 (0 dB) The values obtained are 0.999 and 0.99, and the difference between the two is not recognized as a significant difference in signal loss. On the other hand, since the inverted signal exhibits sufficient attenuation at frequencies around the peak frequency, a sufficient intensity ratio with the peak frequency can be obtained.
Note that the synthesis referred to in the present embodiment is the addition of the antenna signal by inverting the frequency distribution of the signal filtered by the notch filter, resulting in subtraction as in the above example.
以上述べた本実施形態によれば、ノッチフィルタによって所定の周波数帯域を減衰させる周波数特性の信号を得て、この信号を反転した信号と減衰のない信号とを合成することができる。この結果、ノッチフィルタにおける信号の減衰の有無によらず、所定の周波数の減衰が少ないバンドパスフィルタ特性を持ったフィルタ回路を提供することができる。
また、本実施形態は、ノッチフィルタを使ってバンドパスフィルタ特性を得る構成に限定されるものではない。ノッチフィルタをローパスフィルタや、ハイパスフィルタに変更することで、ハイパスフィルタやローパスフィルタ特性を得ることもできる。さらにノッチフィルタ部に周波数特性を持たさず、例えば図１のノッチフィルタ１０８を抵抗に置き換えることで、全周波数で減衰を得られるアッテネータ回路としても機能する。
According to the present embodiment described above, a signal having a frequency characteristic that attenuates a predetermined frequency band can be obtained by the notch filter, and a signal obtained by inverting this signal and a signal without attenuation can be synthesized. As a result, it is possible to provide a filter circuit having a band-pass filter characteristic with little attenuation of a predetermined frequency regardless of the presence or absence of signal attenuation in the notch filter.
In addition, the present embodiment is not limited to a configuration that obtains bandpass filter characteristics using a notch filter. By changing the notch filter to a low-pass filter or a high-pass filter, a high-pass filter or a low-pass filter characteristic can also be obtained. Further, the notch filter section does not have frequency characteristics, and functions as an attenuator circuit that can obtain attenuation at all frequencies by replacing the
・シミュレーション結果
以下、上記した本実施形態のフィルタ回路の基礎的な構成を検証するために行ったシミュレーションの結果を図６〜図１３を使って説明する。図６、８、１０、１２は、いずれもシミュレーションのモデルを示し、モデルは、アンテナＡＮとチューナＴとの間に特性の異なるフィルタ回路をそれぞれ接続したものである。図６、８、１０、１２に示したアンテナＡＮの抵抗素子Ｒ1、チューナＴの抵抗素子Ｒ2の抵抗値はいずれも５０Ωである。
-Simulation result Hereinafter, the result of the simulation performed in order to verify the basic composition of the filter circuit of this embodiment mentioned above is explained using Drawing 6-Drawing 13. FIG. 6, 8, 10 and 12 all show simulation models, in which filter circuits having different characteristics are connected between the antenna AN and the tuner T, respectively. The resistance value of the resistance element R1 of the antenna AN and the resistance element R2 of the tuner T shown in FIGS.
（１）図６は、シミュレーション１に使用されたモデルを示している。シミュレーション１のモデルは、アンテナＡＮとチューナＴとの間に信号ロスのないバンドパスフィルタｆbp1を接続した構成である。バンドパスフィルタｆbp1のコイルＬ1のインダクタンスは２ｎＨ、キャパシタンスＣ1は４０ｐＦである。
図７は、図６に示したモデルの信号線Ｌｓに出力される信号の周波数特性を示している。バンドパスフィルタｆbp1に信号ロスがない場合、図７のように、−６ｄＢのゲインにおいてロスのない出力信号を得ることができる。
(1) FIG. 6 shows a model used for the simulation 1. The model of simulation 1 has a configuration in which a band-pass filter fbp1 having no signal loss is connected between the antenna AN and the tuner T. The inductance of the coil L1 of the bandpass filter fbp1 is 2 nH, and the capacitance C1 is 40 pF.
FIG. 7 shows the frequency characteristics of the signal output to the signal line Ls of the model shown in FIG. When there is no signal loss in the band pass filter fbp1, an output signal having no loss can be obtained with a gain of −6 dB as shown in FIG.
（２）図８は、シミュレーション２に使用されたモデルを示している。シミュレーション２のモデルは、シミュレーション１のバンドパスフィルタｆbp1に代えて抵抗成分Ｒ3を持ったバンドパスフィルタｆbp2をアンテナＡＮとチューナＴとの間に接続したものである。なお、抵抗成分Ｒ3の抵抗値は０．５Ωである。
図９は、図８に示したモデルの信号線Ｌｓに出力される信号の周波数特性を示している。バンドパスフィルタｆbp2に信号ロスがある場合、図９のように、出力信号は約２ｄＢのロスを生じる。なお、図８では、インダクタンスの抵抗成分としてＲ3を挿入しているが、キャパシタンスの抵抗成分を挿入した場合も、抵抗成分の抵抗値が同じであれば、同様の結果が得られた。
(2) FIG. 8 shows a model used for the
FIG. 9 shows the frequency characteristics of the signal output to the signal line Ls of the model shown in FIG. When there is a signal loss in the bandpass filter fbp2, the output signal has a loss of about 2 dB as shown in FIG. In FIG. 8, R3 is inserted as the resistance component of the inductance. However, even when the resistance component of the capacitance is inserted, the same result is obtained if the resistance value of the resistance component is the same.
（３）図１０は、シミュレーション３に使用されたモデルを示している。シミュレーション３のモデルは、アンテナＡＮとチューナＴとの間に信号ロスのない本実施形態のバンドパスフィルタｆnb1を接続した構成である。バンドパスフィルタｆnb1のコイルＬ2のインダクタンスは２ｎＨ、キャパシタンスＣ2は４０ｐＦである。また、ＡＭＰのインピーダンスは１０Ω、−ｇｍ回路のｇｍ値は１００ｍとする。
図１１は、図１０に示したモデルの信号線Ｌｓに出力される信号の周波数特性を示している。バンドパスフィルタｆnb1に信号ロスがない場合、図１１のように、−６ｄＢのゲインにおいてロスのない出力信号を得ることができる。
(3) FIG. 10 shows a model used for the simulation 3. The model of the simulation 3 has a configuration in which the band-pass filter fnb1 of the present embodiment having no signal loss is connected between the antenna AN and the tuner T. The inductance of the coil L2 of the bandpass filter fnb1 is 2 nH, and the capacitance C2 is 40 pF. The impedance of AMP is 10Ω, and the gm value of the −gm circuit is 100 m.
FIG. 11 shows the frequency characteristics of the signal output to the signal line Ls of the model shown in FIG. When there is no signal loss in the bandpass filter fnb1, as shown in FIG. 11, an output signal with no loss can be obtained with a gain of −6 dB.
（４）図１２は、シミュレーション４に使用されたモデルを示している。シミュレーション４のモデルは、シミュレーション３のバンドパスフィルタｆnb1に代えて抵抗成分Ｒ4を持ったバンドパスフィルタｆnb2をアンテナＡＮとチューナＴとの間に接続したものである。なお、抵抗成分Ｒ4の抵抗値は０．５Ωである。
図１３は、図１２に示したモデルの信号線Ｌｓに出力される信号の周波数特性を示している。バンドパスフィルタｆnb2に信号ロスがある場合、図１３のように、出力信号は約１ｄＢのロスを生じる。
(4) FIG. 12 shows a model used for the simulation 4. In the model of the simulation 4, a bandpass filter fnb2 having a resistance component R4 is connected between the antenna AN and the tuner T instead of the bandpass filter fnb1 of the simulation 3. The resistance value of the resistance component R4 is 0.5Ω.
FIG. 13 shows the frequency characteristics of the signal output to the signal line Ls of the model shown in FIG. When the bandpass filter fnb2 has a signal loss, the output signal has a loss of about 1 dB as shown in FIG.
図１４（ａ）は、シミュレーション３におけるノードＮ1の周波数特性を示し、図１４（ｂ）は位相と周波数との関係を示したグラフである。本実施形態のバンドパスフィルタｆnb1に信号ロスがない場合、図１４（ａ）のように、周波数特性は所定の減衰周波数で大きく減衰している。このため、本実施形態では、信号の帰還による出力信号線の安定性への影響はないと考えられる。 14A shows the frequency characteristic of the node N1 in the simulation 3, and FIG. 14B is a graph showing the relationship between the phase and the frequency. When there is no signal loss in the bandpass filter fnb1 of the present embodiment, the frequency characteristics are greatly attenuated at a predetermined attenuation frequency as shown in FIG. For this reason, in this embodiment, it is considered that there is no influence on the stability of the output signal line due to the feedback of the signal.
また、図１４（ｂ）に示したように、減衰が起こる周波数においては位相が略０度となり、図１０に示した−ｇｍにより位相が反転（＋１８０度）されて信号線Ｌｓに帰還され、負帰還が構成される。このことからも、信号の帰還による出力信号線の安定性への影響はないと考えられる。
図１５（ａ）は、シミュレーション４におけるノードＮ1の周波数特性を示し、図１５（ｂ）は位相と周波数との関係を示したグラフである。本実施形態の信号ロスがあるバンドパスフィルタｆnb2を挿入した場合、図１５（ａ）のように、減衰周波数における減衰量は低下している。ただし信号ロスがある場合であっても、図１５（ｂ）に示したように、減衰が起こる周波数においては位相が略０度となり、減衰周波数から離れるほどに位相は再び０に漸近している。
Further, as shown in FIG. 14B, the phase is substantially 0 degrees at the frequency at which attenuation occurs, and the phase is inverted (+180 degrees) by -gm shown in FIG. 10 and fed back to the signal line Ls. Negative feedback is configured. Also from this, it is considered that the feedback of the signal does not affect the stability of the output signal line.
15A shows the frequency characteristic of the node N1 in the simulation 4, and FIG. 15B is a graph showing the relationship between the phase and the frequency. When the band-pass filter fnb2 having a signal loss according to the present embodiment is inserted, the attenuation amount at the attenuation frequency is reduced as shown in FIG. However, even when there is a signal loss, as shown in FIG. 15B, the phase is approximately 0 degrees at the frequency at which attenuation occurs, and the phase gradually approaches 0 again as the distance from the attenuation frequency increases. .
本実施形態では、ノードＮ1の後段に−ｇｍ回路が設けられており、ノッチフィルタとしての通過周波数付近での帰還ゲインはごく小さくなる。したがって、バンドパスフィルタｆnb2のノッチフィルタに信号ロスがある場合にも、信号の帰還による出力信号線の安定性への影響はないと考えられる。 In the present embodiment, a -gm circuit is provided after the node N1, and the feedback gain near the pass frequency as the notch filter is extremely small. Therefore, even when there is a signal loss in the notch filter of the bandpass filter fnb2, it is considered that the feedback of the signal does not affect the stability of the output signal line.
以上述べたフィルタ回路は、特にアンテナによって受信された信号をフィルタリングして１チャンネルの信号を抽出し、チューナに入力するフィルタ回路に好適である。 The filter circuit described above is particularly suitable for a filter circuit that filters a signal received by an antenna to extract a signal of one channel and inputs the signal to a tuner.
１０１ アンプ回路
１０２ 可変コンダクタンス（−ｇｍ）回路
１０６ 可変容量素子
１０７ コイル
１０８ ノッチフィルタ
１１０ 信号線
２０１ 可変容量コンデンサ
２０２ 抵抗素子
２０３ トランジスタ素子
２０５，３０７ 入力端子
２０６，３０８ 出力端子
２０７ 電流源
３０１，３０６ 可変容量素子
３０２，３０５ 抵抗素子
３０３ ＰＭＯＳトランジスタ
３０４ ＮＭＯＳトランジスタ
DESCRIPTION OF
Claims (5)
前記信号ラインから前記信号を入力し、バッファリングするバッファ回路と、
前記バッファ回路によってバッファリングされた信号をフィルタリングするノッチフィルタと、
前記ノッチフィルタから出力された信号を入力し、入力された信号の周波数分布を反転させて前記信号線に出力する反転回路と、
を備えることを特徴とするフィルタ回路。 A filter circuit connected to the signal line for filtering a signal propagating through the signal line;
A buffer circuit for inputting and buffering the signal from the signal line;
A notch filter for filtering the signal buffered by the buffer circuit;
An inverting circuit that inputs the signal output from the notch filter, inverts the frequency distribution of the input signal, and outputs the inverted signal to the signal line;
A filter circuit comprising:
前記信号を入力し、入力された信号の位相を反転して出力する可変コンダクタンス回路であることを特徴とする請求項１または２に記載のフィルタ回路。 The inverting circuit is
The filter circuit according to claim 1, wherein the filter circuit is a variable conductance circuit that inputs the signal and outputs the input signal by inverting the phase.
容量素子と、該容量素子に直列に接続されたインダクタンス素子を含むことを特徴とする請求項１から３のいずれか１項に記載のフィルタ回路。 The notch filter is
4. The filter circuit according to claim 1, further comprising a capacitive element and an inductance element connected in series with the capacitive element. 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009213279A JP2011066508A (en) | 2009-09-15 | 2009-09-15 | Filter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009213279A JP2011066508A (en) | 2009-09-15 | 2009-09-15 | Filter circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011066508A true JP2011066508A (en) | 2011-03-31 |
Family
ID=43952323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009213279A Pending JP2011066508A (en) | 2009-09-15 | 2009-09-15 | Filter circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011066508A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016117424A (en) * | 2014-12-22 | 2016-06-30 | 株式会社東海理化電機製作所 | Engine switch |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000278785A (en) * | 1999-03-26 | 2000-10-06 | Aiwa Co Ltd | Acoustic reproducing device |
| JP2003500879A (en) * | 1999-05-13 | 2003-01-07 | ハネウェル・インコーポレーテッド | Active filter selectivity, filter with control offset for DC offset control |
-
2009
- 2009-09-15 JP JP2009213279A patent/JP2011066508A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000278785A (en) * | 1999-03-26 | 2000-10-06 | Aiwa Co Ltd | Acoustic reproducing device |
| JP2003500879A (en) * | 1999-05-13 | 2003-01-07 | ハネウェル・インコーポレーテッド | Active filter selectivity, filter with control offset for DC offset control |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016117424A (en) * | 2014-12-22 | 2016-06-30 | 株式会社東海理化電機製作所 | Engine switch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8836447B2 (en) | Tuner and front-end circuit thereof | |
| JP5384630B2 (en) | Method for achieving high selectivity of a receiver RF front end | |
| WO2012170582A2 (en) | Switched-capacitor dc blocking amplifier | |
| EP2874313B1 (en) | Analog active low-pass filters | |
| EP2937996B1 (en) | Low pass filter with common-mode noise reduction | |
| US8081032B1 (en) | Broadband LNA with filter | |
| JP2022530324A (en) | Wideband low noise amplifier with denoising | |
| JP2010161482A (en) | Filter circuit | |
| CN103516314A (en) | Low noise amplifier and receiver without SAW filter | |
| EP2707949A1 (en) | Current buffer | |
| JP6173180B2 (en) | Microphone and microphone device | |
| TW201306497A (en) | Processing a radio frequency signal | |
| JP2008270924A (en) | Frequency conversion circuit and reception device | |
| JP2009530897A (en) | Composite BPF and orthogonal signal filtering method | |
| JP2011066508A (en) | Filter circuit | |
| US9059675B1 (en) | Filter for attenuating undesired frequencies in a signal | |
| JP2022531283A (en) | Low noise amplifier with noise cancellation | |
| US9124251B2 (en) | Two stage source-follower based filter | |
| US8150352B1 (en) | Feedback LNA with image filtering | |
| WO2019098145A1 (en) | Amplification circuit, front end circuit, and reception circuit | |
| WO2015019525A1 (en) | Cascode-type transconductance amplifier and variable gain circuit, and tuner system provided with same | |
| JP5375680B2 (en) | Single phase differential converter | |
| JP5058752B2 (en) | Filter circuit and television tuner circuit using the same | |
| CN109275071B (en) | Audio processing device, chip, system and method | |
| JP4936128B2 (en) | Loss compensation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130702 |