JP2011054875A

JP2011054875A - Electronic device and manufacturing method thereof

Info

Publication number: JP2011054875A
Application number: JP2009204550A
Authority: JP
Inventors: Teru Nakanishi; 輝中西; Nobuyuki Hayashi; 信幸林; Osamu Morita; 将森田; Yasuhiro Yoneda; 泰博米田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2009-09-04
Filing date: 2009-09-04
Publication date: 2011-03-17
Anticipated expiration: 2029-09-04
Also published as: JP5458751B2

Abstract

<P>PROBLEM TO BE SOLVED: To facilitate a connection between a circuit board and a semiconductor device, and to improve connection reliability. <P>SOLUTION: An electronic device 1 includes a circuit board 2 in which an electrode 2a is formed on a main surface, a semiconductor device 3 arranged on the main surface side of the circuit board 2, and having an electrode 3a on a surface facing the main surface, and a conductive bellows 4 connecting electrically between those electrodes 2a, 3a. The bellows 4 can be deformed flexibly by its stretchability at connection and after connection of the circuit board 2 and the semiconductor device 3. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体装置と回路基板を含む電子装置、及びその製造方法に関する。 The present invention relates to an electronic device including a semiconductor device and a circuit board, and a manufacturing method thereof.

半導体装置と回路基板との接続形態の１つに、フリップチップ接続がある。フリップチップ接続には、従来、はんだバンプが広く用いられている。この場合には、半導体装置及び回路基板の電極間にはんだバンプを配置した状態でこれを溶融・固化し、半導体装置と回路基板とをはんだにより電気的に接続する。 One connection form between a semiconductor device and a circuit board is flip-chip connection. Conventionally, solder bumps are widely used for flip chip connection. In this case, the solder bumps are arranged between the electrodes of the semiconductor device and the circuit board, and are melted and solidified to electrically connect the semiconductor device and the circuit board by solder.

このほか、対向する半導体装置と回路基板とを、弾性を有する導電性部材を用いて接続する技術も知られている。 In addition, a technique for connecting an opposing semiconductor device and a circuit board using a conductive member having elasticity is also known.

特開２００１−５３１０６号公報JP 2001-53106 A 特開２０００−１２４３９７号公報JP 2000-1224397 A

半導体装置と回路基板とをフリップチップ接続する際には、それらを高精度に位置合わせしようとすると、高性能な位置合わせ装置の導入、プロセス管理や製品のコストの増加等を招いてしまう場合がある。 When flip-chip connection between a semiconductor device and a circuit board is attempted, high-precision alignment may lead to the introduction of high-performance alignment devices, process management, and increased product costs. is there.

一方、はんだバンプには、接続時に半導体装置と回路基板とに位置ずれが生じていても、その位置ずれに応じて溶融はんだが表面張力により丸くなろうとし、その状態で凝固する、所謂セルフアライメント効果がある。しかし、接続後の半導体装置及び回路基板の熱膨張・熱収縮により、はんだ接続部に応力が発生し、はんだ接続部にクラックが発生し、破断が生じる場合がある。 On the other hand, the solder bumps are so-called self-alignment, in which even if there is a misalignment between the semiconductor device and the circuit board at the time of connection, the molten solder tends to become round due to surface tension and solidifies in that state. effective. However, due to thermal expansion and contraction of the semiconductor device and circuit board after connection, stress may be generated in the solder connection portion, cracks may be generated in the solder connection portion, and breakage may occur.

本発明の一観点によれば、一主面に第１電極が形成された回路基板と、前記回路基板の前記一主面側に配置され、前記一主面と対向する面に第２電極が形成された半導体装置と、前記第１，第２電極間を電気的に接続する導電性のベローズと、を含む電子装置が提供される。 According to one aspect of the present invention, a circuit board having a first electrode formed on one main surface, and a second electrode disposed on the one main surface side of the circuit board and facing the one main surface. An electronic device is provided that includes the formed semiconductor device and a conductive bellows that electrically connects the first and second electrodes.

開示の電子装置によれば、回路基板と半導体装置の接続の容易化を図ると共に、それらの接続信頼性の向上を図ることが可能になる。 According to the disclosed electronic device, it is possible to facilitate the connection between the circuit board and the semiconductor device and to improve the connection reliability thereof.

電子装置の形成方法の一例を示す図である。It is a figure which shows an example of the formation method of an electronic device. 電子装置の形成方法の別例を示す図である。It is a figure which shows another example of the formation method of an electronic device. 電子装置の停止時及び動作時の状態の一例を示す図である。It is a figure which shows an example of the state at the time of a stop and operation | movement of an electronic apparatus. 回路基板及び半導体装置の変形時の状態の一例を示す図である。It is a figure which shows an example of the state at the time of a deformation | transformation of a circuit board and a semiconductor device. ベローズ形成方法の一例を示す図である。It is a figure which shows an example of the bellows formation method. ベローズ形成方法の別例を示す図である。It is a figure which shows another example of the bellows formation method. ベローズと電極の接続部の一例を示す図である。It is a figure which shows an example of the connection part of a bellows and an electrode. 回路基板の一例を示す図である。It is a figure which shows an example of a circuit board. 半導体パッケージの一例を示す図である。It is a figure which shows an example of a semiconductor package. 第１実施例に係る導電性接着剤形成工程の一例を示す図（その１）である。It is FIG. (1) which shows an example of the conductive adhesive formation process which concerns on 1st Example. 第１実施例に係る導電性接着剤形成工程の一例を示す図（その２）である。It is FIG. (2) which shows an example of the conductive adhesive formation process which concerns on 1st Example. 第１実施例に係るベローズ接続工程の一例を示す図である。It is a figure which shows an example of the bellows connection process which concerns on 1st Example. 第１実施例に係るはんだ形成工程の一例を示す図（その１）である。It is FIG. (1) which shows an example of the solder formation process which concerns on 1st Example. 第１実施例に係るはんだ形成工程の一例を示す図（その２）である。It is FIG. (2) which shows an example of the solder formation process which concerns on 1st Example. 第１実施例に係る半導体パッケージ実装工程の一例を示す図である。It is a figure which shows an example of the semiconductor package mounting process which concerns on 1st Example. 第１実施例に係る半導体パッケージ実装後の状態の一例を示す図である。It is a figure which shows an example of the state after the semiconductor package mounting which concerns on 1st Example. 冷却構造を備えた電子装置の一例を示す図である。It is a figure which shows an example of the electronic device provided with the cooling structure. 冷却構造を備えた電子装置の別例を示す図である。It is a figure which shows another example of the electronic device provided with the cooling structure. 第２実施例に係るはんだ形成工程の一例を示す図（その１）である。It is FIG. (1) which shows an example of the solder formation process which concerns on 2nd Example. 第２実施例に係るはんだ形成工程の一例を示す図（その２）である。It is FIG. (2) which shows an example of the solder formation process which concerns on 2nd Example. 第２実施例に係るベローズ接続工程の一例を示す図（その１）である。It is FIG. (1) which shows an example of the bellows connection process which concerns on 2nd Example. 第２実施例に係るベローズ接続工程の一例を示す図（その２）である。It is FIG. (2) which shows an example of the bellows connection process which concerns on 2nd Example. 第２実施例に係る半導体パッケージ実装後の状態の一例を示す図である。It is a figure which shows an example of the state after the semiconductor package mounting concerning 2nd Example. 電子装置の一例を模式的に示す図である。It is a figure which shows an example of an electronic device typically.

図１は電子装置の形成方法の一例を示す図である。
図１には、回路基板２及び半導体装置３を含む電子装置１の形成方法を例示している。尚、図１（Ａ）には、回路基板２への半導体装置３の実装前の状態を例示しており、図１（Ｂ），（Ｃ）には、回路基板２への半導体装置３の実装後の状態を例示している。 FIG. 1 illustrates an example of a method for forming an electronic device.
FIG. 1 illustrates a method for forming an electronic device 1 including a circuit board 2 and a semiconductor device 3. 1A illustrates a state before the semiconductor device 3 is mounted on the circuit board 2, and FIGS. 1B and 1C illustrate the state of the semiconductor device 3 on the circuit board 2. The state after mounting is illustrated.

回路基板２は、その一主面に設けられた複数の電極２ａを有している。各電極２ａは、ここでは図示を省略するが、回路基板２の内部に設けられている導電パターン（配線及びビア）に電気的に接続されている。 The circuit board 2 has a plurality of electrodes 2a provided on one main surface thereof. Although not shown here, each electrode 2 a is electrically connected to a conductive pattern (wiring and via) provided inside the circuit board 2.

半導体装置３は、回路基板２の上方に配置され、その電極２ａの形成面と対向する面に設けられた複数の電極３ａを有している。各電極３ａは、ここでは図示を省略するが、半導体装置３の内部に設けられている回路素子（トランジスタ、抵抗、容量等）に電気的に接続されている。 The semiconductor device 3 has a plurality of electrodes 3a provided above the circuit board 2 and provided on a surface facing the surface on which the electrodes 2a are formed. Although not shown here, each electrode 3a is electrically connected to a circuit element (a transistor, a resistor, a capacitor, or the like) provided inside the semiconductor device 3.

この半導体装置３には、例えば、半導体チップを含む半導体パッケージを用いることができる。半導体パッケージとしては、例えば、インターポーザ等の回路基板に、半導体チップをフリップチップ接続やワイヤボンディング等で電気的に接続（実装）し、封止樹脂で封止してパッケージングしたものを用いることができる。尚、半導体装置３として、このような半導体パッケージのほか、半導体チップを適用することも可能である。 For the semiconductor device 3, for example, a semiconductor package including a semiconductor chip can be used. As the semiconductor package, for example, a semiconductor chip is electrically connected (mounted) to a circuit board such as an interposer by flip-chip connection or wire bonding, and is packaged by sealing with a sealing resin. it can. In addition to the semiconductor package, a semiconductor chip can be applied as the semiconductor device 3.

上記のような回路基板２の各電極２ａと、半導体装置３の各電極３ａとは、互いに対応する配置で、予め形成されている。
図１（Ａ）に示すように、回路基板２への実装前の半導体装置３の各電極３ａには、それぞれ、導電性のベローズ４の一端が、導電性の接合層５を介して接続されており、ベローズ４の他端は、自由端となっている。ベローズ４は、半導体装置３の平面方向（電極３ａの形成面と平行な方向）と直交する方向に伸縮可能で、且つ、その自由端側が半導体装置３の平面方向に揺動可能になっている。ベローズ４は、例えば、電極２ａ，３ａと同等のサイズとされ、また、実装後の回路基板２と半導体装置３との間に確保する距離に基づき、その長さ、伸縮量等が設定される。このようなベローズ４は、例えば、その全部又は一部に金属材料を用いて形成することができる。 Each electrode 2a of the circuit board 2 as described above and each electrode 3a of the semiconductor device 3 are formed in advance so as to correspond to each other.
As shown in FIG. 1A, one end of a conductive bellows 4 is connected to each electrode 3a of the semiconductor device 3 before mounting on the circuit board 2 via a conductive bonding layer 5, respectively. The other end of the bellows 4 is a free end. The bellows 4 can be expanded and contracted in a direction orthogonal to the planar direction of the semiconductor device 3 (direction parallel to the surface on which the electrodes 3 a are formed), and the free end side thereof can swing in the planar direction of the semiconductor device 3. . The bellows 4 is, for example, the same size as the electrodes 2a and 3a, and the length, the amount of expansion and contraction, etc. are set based on the distance secured between the circuit board 2 and the semiconductor device 3 after mounting. . Such a bellows 4 can be formed using, for example, a metal material in whole or in part.

このようなベローズ４の一端を電極３ａに接続する接合層５には、例えば、導電性接着剤、はんだ等の材料が用いられる。
半導体装置３を回路基板２に実装する際には、図１（Ａ）に示したように、まず回路基板２の各電極２ａ上に選択的に導電性の接合層６が形成され、その回路基板２の上方に、ベローズ４を接続した半導体装置３が配置される。 For the bonding layer 5 that connects one end of the bellows 4 to the electrode 3a, for example, a material such as a conductive adhesive or solder is used.
In mounting the semiconductor device 3 on the circuit board 2, as shown in FIG. 1 (A), first bonding layer 6 of selectively conducting on each electrode 2a of the circuit board 2 is formed, the circuit A semiconductor device 3 to which a bellows 4 is connected is disposed above the substrate 2.

回路基板２に形成する接合層６には、例えば、半導体装置３にベローズ４を接続するのに用いている上記接合層５の耐熱温度よりも低温で溶融する、はんだ等の材料が用いられる。尚、接合層６には、溶融した状態で各電極２ａ上に留まるような性質のものを選択することができ、及び／又は、溶融した接合層６が留まるように各電極２ａに表面処理を施しておくこともできる。 For the bonding layer 6 formed on the circuit board 2, for example, a material such as solder that melts at a temperature lower than the heat resistance temperature of the bonding layer 5 used to connect the bellows 4 to the semiconductor device 3 is used. The bonding layer 6 can be selected to have a property of staying on each electrode 2a in a molten state, and / or surface treatment is performed on each electrode 2a so that the molten bonding layer 6 remains. It can also be applied.

回路基板２の上方に半導体装置３を配置する際には、例えば、回路基板２と半導体装置３の間に、それらの距離を一定に保つスタンドオフ（スペーサ）７が介在される。スタンドオフ７は、一端を回路基板２と半導体装置３のいずれか一方に固定したり、両端を回路基板２と半導体装置３にそれぞれ固定したりすることができる。或いは、スタンドオフ７は、両端とも回路基板２と半導体装置３に固定せず、一時的に介在させるようにしてもよい。スタンドオフ７の高さは、例えば、実装後の回路基板２と半導体装置３との間に確保する距離に基づき、設定される。 When the semiconductor device 3 is disposed above the circuit board 2, for example, a standoff (spacer) 7 that maintains a constant distance between the circuit board 2 and the semiconductor device 3 is interposed. One end of the standoff 7 can be fixed to either the circuit board 2 or the semiconductor device 3, or both ends can be fixed to the circuit board 2 or the semiconductor device 3. Alternatively, the standoff 7 may be temporarily interposed without being fixed to the circuit board 2 and the semiconductor device 3 at both ends. The height of the standoff 7 is set based on a distance secured between the circuit board 2 after mounting and the semiconductor device 3, for example.

半導体装置３は、その各電極３ａと、回路基板２の各電極２ａとの位置合わせを行って、回路基板２の上方に配置される。但し、この図１（Ａ）には、敢えて電極２ａ，３ａ間に位置ずれＰを生じさせて、回路基板２の上方に半導体装置３を配置した場合を図示している。 The semiconductor device 3 is positioned above the circuit board 2 by aligning each electrode 3 a with each electrode 2 a of the circuit board 2. However, FIG. 1A shows a case where the semiconductor device 3 is disposed above the circuit board 2 by causing a positional shift P between the electrodes 2a and 3a.

この状態から、接合層６を選択的に溶融させる温度で加熱を行うと、たとえ図１（Ａ）に示したような位置ずれＰが生じていても、ベローズ４は、その伸縮性により、その自由端側が、溶融した接合層６に表面張力で引き寄せられる（セルフアライメント効果）。そして、溶融した接合層６を、その後固化することにより、図１（Ｂ）に示したように、ベローズ４が変形した状態で半導体装置３が回路基板２に実装された電子装置１が得られるようになる。 If heating is performed at a temperature that selectively melts the bonding layer 6 from this state, the bellows 4 has its elasticity due to its stretchability even if the positional deviation P as shown in FIG. The free end side is drawn to the molten bonding layer 6 by surface tension (self-alignment effect). Then, the melted bonding layer 6 is then solidified to obtain the electronic device 1 in which the semiconductor device 3 is mounted on the circuit board 2 with the bellows 4 deformed as shown in FIG. It becomes like this.

尚、図１（Ｂ）には、ベローズ４が変形している状態、即ち、対応する電極２ａ，３ａ同士が対向位置からずれたままの状態を図示している。半導体装置３のみが、或いは半導体装置３がスタンドオフ７と一緒に、回路基板２上を平面方向に移動可能な場合には、半導体装置３は、回路基板２への実装後、ベローズ４の弾性により、対応する電極２ａ，３ａ同士が対向する位置へと移動（スライド）し得る。 FIG. 1B illustrates a state in which the bellows 4 is deformed, that is, a state in which the corresponding electrodes 2a and 3a are displaced from the opposed positions. When only the semiconductor device 3 or the semiconductor device 3 can move in the plane direction on the circuit board 2 together with the standoff 7, the semiconductor device 3 is elastic to the bellows 4 after being mounted on the circuit board 2. Thus, the corresponding electrodes 2a, 3a can move (slide) to a position where the electrodes are opposed to each other.

また、スタンドオフ７は、回路基板２及び半導体装置３のいずれにも固定していない場合には、回路基板２への半導体装置３の実装後に、取り除くようにしてもよい。図１（Ｃ）には、回路基板２への半導体装置３の実装後、スタンドオフ７を取り除いた状態を図示している。この場合、半導体装置３は、図１（Ｃ）に示したように、ベローズ４の弾性により、対応する電極２ａ，３ａ同士が対向する位置へと移動し得る。 Further, when the standoff 7 is not fixed to either the circuit board 2 or the semiconductor device 3, the standoff 7 may be removed after the semiconductor device 3 is mounted on the circuit board 2. FIG. 1C illustrates a state in which the standoff 7 is removed after the semiconductor device 3 is mounted on the circuit board 2. In this case, as shown in FIG. 1C, the semiconductor device 3 can move to a position where the corresponding electrodes 2a and 3a face each other due to the elasticity of the bellows 4.

以上のように、この電子装置１では、半導体装置３がベローズ４を用いて回路基板２に実装される。ベローズ４を用いることにより、たとえ実装前に回路基板２と半導体装置３との間に位置ずれＰが生じていても、実装時にはその位置ずれＰに応じてベローズ４が変形する。そのため、この電子装置１では、回路基板２と半導体装置３との接続不良が効果的に抑えられる。 As described above, in the electronic device 1, the semiconductor device 3 is mounted on the circuit board 2 using the bellows 4. By using the bellows 4, even if a positional deviation P occurs between the circuit board 2 and the semiconductor device 3 before mounting, the bellows 4 is deformed according to the positional deviation P during mounting. Therefore, in this electronic device 1, poor connection between the circuit board 2 and the semiconductor device 3 can be effectively suppressed.

更に、この電子装置１では、実装後もベローズ４が柔軟に変形可能である。例えば、半導体装置３の動作時の発熱により、回路基板２と半導体装置３が熱膨張・熱収縮によって変形する場合にも、その変形に応じてベローズ４が変形可能である。そのため、この電子装置１では、実装後も回路基板２と半導体装置３の接続状態が効果的に維持される。以下、この点について、更に説明する。 Furthermore, in this electronic device 1, the bellows 4 can be flexibly deformed even after mounting. For example, even when the circuit board 2 and the semiconductor device 3 are deformed by thermal expansion / shrinkage due to heat generated during the operation of the semiconductor device 3, the bellows 4 can be deformed according to the deformation. Therefore, in this electronic device 1, the connection state between the circuit board 2 and the semiconductor device 3 is effectively maintained even after mounting. Hereinafter, this point will be further described.

そこで、まず比較のため、ベローズ４に替え、半導体装置３を回路基板２にはんだバンプを用いて実装した電子装置について説明する。
図２は電子装置の形成方法の別例を示す図である。図２（Ａ）には、回路基板２への半導体装置３の実装前の状態を例示しており、図２（Ｂ）には、回路基板２への半導体装置３の実装後の状態を例示している。 Therefore, for comparison, an electronic device in which the semiconductor device 3 is mounted on the circuit board 2 using solder bumps instead of the bellows 4 will be described.
FIG. 2 is a diagram illustrating another example of a method for forming an electronic device. FIG. 2A illustrates a state before the semiconductor device 3 is mounted on the circuit board 2, and FIG. 2B illustrates a state after the semiconductor device 3 is mounted on the circuit board 2. is doing.

ここでは、図２（Ａ）に示すように、半導体装置３の各電極３ａにそれぞれ、はんだバンプ１１０（ここでは一例として、はんだボールを図示）が接続されている。
半導体装置３を回路基板２に実装する際には、図２（Ａ）に示したように、回路基板２の各電極２ａ上に選択的に、接合層６としてはんだが形成され、その回路基板２の上方に、半導体装置３が配置される。そして、はんだバンプ１１０及び接合層６の溶融温度に加熱することで、図２（Ｂ）に示したように、はんだバンプ１１０と接合層６を一体化し、その一体化された接続部１２０により、電極２ａ，３ａ間を電気的に接続する。 Here, as shown in FIG. 2A, solder bumps 110 (here, solder balls are shown as an example) are connected to the electrodes 3a of the semiconductor device 3, respectively.
When the semiconductor device 3 is mounted on the circuit board 2, as shown in FIG. 2A, solder is selectively formed as the bonding layer 6 on each electrode 2a of the circuit board 2, and the circuit board The semiconductor device 3 is disposed above 2. Then, by heating to the melting temperature of the solder bump 110 and the bonding layer 6, as shown in FIG. 2B, the solder bump 110 and the bonding layer 6 are integrated, and the integrated connection portion 120 The electrodes 2a and 3a are electrically connected.

このとき、上記同様、図２（Ａ）に示したように、電極２ａ，３ａ間に位置ずれＰが生じているものとする。この場合、半導体装置３と回路基板２は、はんだバンプ１１０と接合層６が溶融して一体化する際の表面張力により、各電極２ａ，３ａ同士が対向する位置へと補正される（セルフアライメント効果）。はんだを固化した後の接続部１２０は、はんだの表面張力と半導体装置３の自重とが釣り合った形状となる。 At this time, as described above, as shown in FIG. 2A, it is assumed that a positional deviation P has occurred between the electrodes 2a and 3a. In this case, the semiconductor device 3 and the circuit board 2 are corrected to positions where the electrodes 2a and 3a face each other by the surface tension when the solder bump 110 and the bonding layer 6 are melted and integrated (self-alignment). effect). The connection part 120 after solidifying the solder has a shape in which the surface tension of the solder and the weight of the semiconductor device 3 are balanced.

このようにはんだバンプ１１０を用いた電子装置１００の場合にも、回路基板２と半導体装置３を所定の位置関係で接続することは可能である。しかしながら、この電子装置１００では、実装後に加わる熱により、それらの接続部１２０に破壊が生じてしまう場合がある。 Thus, even in the case of the electronic device 100 using the solder bumps 110, the circuit board 2 and the semiconductor device 3 can be connected in a predetermined positional relationship. However, in this electronic device 100, the connection portion 120 may be broken due to heat applied after mounting.

図３は電子装置の停止時及び動作時の状態の一例を示す図である。
図３の上図には、電子装置１００の停止時の状態を例示しており、図３の下図には、電子装置１００の動作時の状態を例示している。 FIG. 3 is a diagram illustrating an example of a state when the electronic apparatus is stopped and operating.
The upper diagram of FIG. 3 illustrates the state of the electronic device 100 when stopped, and the lower diagram of FIG. 3 illustrates the state of the electronic device 100 during operation.

電子装置１００の動作時に半導体装置３で発生した熱は、一部は外部に放熱され、一部は電子装置１００内（半導体装置３、回路基板２、及びそれらの接続部１２０）を伝熱する。 A part of the heat generated in the semiconductor device 3 during the operation of the electronic device 100 is radiated to the outside, and a part of the heat is transferred in the electronic device 100 (the semiconductor device 3, the circuit board 2, and their connecting portion 120). .

このとき、半導体装置３と回路基板２とは、図３の下図に示したように、いずれも熱膨張するが（図３下図の矢印方向）、それぞれの構成材料の違いにより、それらの熱膨張の程度に差が出てくる。このような半導体装置３と回路基板２との熱膨張の程度の差は、接続部１２０に応力を発生させ、図３の上図に示したように一定形状で固化されていた接続部１２０を、図３の下図に示したような形状に変形させ得る。 At this time, the semiconductor device 3 and the circuit board 2 are both thermally expanded as shown in the lower diagram of FIG. 3 (in the direction of the arrow in the lower diagram of FIG. 3). A difference comes out in the degree. Such a difference in the degree of thermal expansion between the semiconductor device 3 and the circuit board 2 causes stress in the connection portion 120, and the connection portion 120 solidified in a certain shape as shown in the upper diagram of FIG. 3 can be deformed into the shape shown in the lower diagram of FIG.

ここに示した接続部１２０の場合、電極２ａ，３ａ近傍の部分１２０ａが細く、くびれた形状となっているために、この部分１２０ａに応力が集中し易い。更に、この部分１２０ａは、電極２ａ，３ａ近傍であるため、電極２ａ，３ａの構成成分との間で金属間化合物を形成したり、電極２ａ，３ａの構成成分が拡散して不安定なはんだ組成になったりする場合がある。そのため、電子装置１００の停止（図３上図）と動作（図３下図）が繰り返されると、接続部１２０が、金属疲労で破壊されてしまう場合がある。このような破壊は、半導体装置３の大型化、電極２ａ，３ａや接続部１２０の微細化、或いは電極２ａ間、電極３ａ間、接続部１２０間のピッチの微細化に伴い、より発生し易くなる可能性がある。 In the case of the connecting portion 120 shown here, the portion 120a in the vicinity of the electrodes 2a and 3a is narrow and has a constricted shape, so that stress is easily concentrated on the portion 120a. Further, since this portion 120a is in the vicinity of the electrodes 2a and 3a, an intermetallic compound is formed between the constituent components of the electrodes 2a and 3a, or the constituent components of the electrodes 2a and 3a diffuse and become unstable solder. It may become a composition. Therefore, when the electronic device 100 is repeatedly stopped (upper view in FIG. 3) and operated (lower view in FIG. 3), the connecting portion 120 may be destroyed due to metal fatigue. Such destruction is more likely to occur as the semiconductor device 3 becomes larger, the electrodes 2a and 3a and the connection part 120 become finer, or the pitch between the electrodes 2a, the electrodes 3a, and the connection part 120 becomes finer. There is a possibility.

これに対し、上記図１に示したようなベローズ４を用いた電子装置１では、まず、実装前の回路基板２と半導体装置３との位置ずれＰに応じ、ベローズ４がセルフアライメント効果により変形し、接続不良の発生を抑えることが可能である。更に、この電子装置１では、実装後に生じる回路基板２と半導体装置３の変形に応じてベローズ４が変形し、それらの接続状態を維持することが可能である。 On the other hand, in the electronic device 1 using the bellows 4 as shown in FIG. 1, the bellows 4 is first deformed by the self-alignment effect according to the positional deviation P between the circuit board 2 and the semiconductor device 3 before mounting. Therefore, it is possible to suppress the occurrence of connection failure. Further, in the electronic device 1, the bellows 4 is deformed in accordance with the deformation of the circuit board 2 and the semiconductor device 3 that occur after mounting, and the connection state thereof can be maintained.

図４は回路基板及び半導体装置の変形時の状態の一例を示す図であって、（Ａ）は回路基板及び半導体装置が膨張した状態の一例、（Ｂ）は回路基板及び半導体装置が反った状態の一例である。 4A and 4B are diagrams illustrating an example of a state when the circuit board and the semiconductor device are deformed. FIG. 4A is an example of a state where the circuit board and the semiconductor device are expanded, and FIG. It is an example of a state.

ベローズ４は、図４（Ａ）に示すように、回路基板２と半導体装置３の平面方向の変形（図４（Ａ）の矢印方向の変形）に応じた変形が可能である。更に、ベローズ４は、図４（Ｂ）に示すように、当該平面方向と直交する方向の変形（図４（Ｂ）の矢印方向の変形（反り））に応じた変形も可能である。 As shown in FIG. 4A, the bellows 4 can be deformed in accordance with the planar deformation of the circuit board 2 and the semiconductor device 3 (deformation in the arrow direction in FIG. 4A). Furthermore, as shown in FIG. 4B, the bellows 4 can be deformed in accordance with deformation in a direction perpendicular to the plane direction (deformation (warpage) in the arrow direction in FIG. 4B).

このように上記電子装置１によれば、回路基板２に半導体装置３を実装する際には、ベローズ４の変形により、接続不良の発生を効果的に抑えることができる。そのため、実装の際には、回路基板２と半導体装置３との位置合わせを、必ずしも高精度に行うことを要しない。従って、そのような高精度な位置合わせを行うことのできる、高性能な位置合わせ装置は必ずしも導入することを要せず、比較的安価な装置を用いても、接続不良の発生を抑えることができる。 As described above, according to the electronic device 1, when the semiconductor device 3 is mounted on the circuit board 2, the occurrence of poor connection can be effectively suppressed due to the deformation of the bellows 4. Therefore, when mounting, it is not always necessary to align the circuit board 2 and the semiconductor device 3 with high accuracy. Therefore, it is not always necessary to introduce a high-performance alignment device that can perform such high-accuracy alignment, and even if a relatively inexpensive device is used, the occurrence of poor connection can be suppressed. it can.

更に、上記電子装置１によれば、実装後の回路基板２と半導体装置３の変形（伸縮、反り）に応じてベローズ４が変形するため、高い接続信頼性を確保することができ、電子装置１を長期にわたって安定に動作させることが可能になる。また、大型の半導体装置３や、微細で狭ピッチの電極２ａ，３ａが用いられている場合にも、高い接続信頼性を確保することができる。 Furthermore, according to the electronic device 1, since the bellows 4 is deformed in accordance with deformation (expansion / contraction, warpage) of the circuit board 2 and the semiconductor device 3 after mounting, high connection reliability can be ensured. 1 can be stably operated over a long period of time. Further, even when the large semiconductor device 3 and the fine and narrow pitch electrodes 2a and 3a are used, high connection reliability can be ensured.

上記のようなベローズ４は、例えば、次のようにして形成することが可能である。
図５はベローズ形成方法の一例を示す図である。図５（Ａ）〜（Ｃ）は、ベローズ４の各形成工程の断面を模式的に示す。 The bellows 4 as described above can be formed, for example, as follows.
FIG. 5 is a diagram illustrating an example of a bellows forming method. 5 (A) to 5 (C) schematically show cross sections of respective forming steps of the bellows 4.

まず、図５（Ａ）に示すように、予め、形成するベローズ４の形状に合わせて形成された蛇腹状の表面（側面）を有するマンドレル２００を用意する。マンドレル２００は、例えば、アルミニウム（Ａｌ）の丸棒の側面を、切削等によって蛇腹状に加工することで、形成することができる。 First, as shown in FIG. 5A, a mandrel 200 having a bellows-like surface (side surface) formed in advance according to the shape of the bellows 4 to be formed is prepared. The mandrel 200 can be formed, for example, by processing the side surface of an aluminum (Al) round bar into a bellows shape by cutting or the like.

次いで、図５（Ｂ）に示すように、マンドレル２００の表面に、電解めっきにより、ベローズ４となる金属皮膜２０１を形成する。金属皮膜２０１としては、例えば、ニッケル（Ｎｉ）皮膜、又はＮｉ皮膜上に金（Ａｕ）皮膜を形成した積層皮膜を形成することができる。Ａｕ皮膜は、ベローズ４のはんだ濡れ性を高める役割を果たす。 Next, as shown in FIG. 5B, a metal film 201 to be the bellows 4 is formed on the surface of the mandrel 200 by electrolytic plating. As the metal film 201, for example, a nickel (Ni) film or a laminated film in which a gold (Au) film is formed on the Ni film can be formed. The Au film plays a role of increasing the solder wettability of the bellows 4.

金属皮膜２０１の形成後は、必要に応じてその端部を加工して寸法（ベローズ４の高さに相当）を調整し、図５（Ｃ）に示すように、マンドレル２００を選択的に除去し、金属皮膜２０１即ちベローズ４を得る。マンドレル２００の除去は、例えば、所定の溶剤を用いて行うことができる。 After the formation of the metal film 201, the end portion is processed as necessary to adjust the dimension (corresponding to the height of the bellows 4), and the mandrel 200 is selectively removed as shown in FIG. Then, the metal film 201, that is, the bellows 4 is obtained. The removal of the mandrel 200 can be performed using a predetermined solvent, for example.

尚、ここではマンドレル２００にＡｌを用いるようにしたが、最終的に溶剤等を用い、金属皮膜２０１に対して選択的に除去することができるものであれば、Ａｌ以外の金属も利用可能である。また、マンドレル２００には、最終的に選択除去が可能であれば、金属のほか、導電性又は絶縁性の樹脂材料も利用可能である。マンドレル２００に絶縁性の樹脂材料を利用する場合には、金属皮膜２０１を、無電解めっきにより形成すればよい。 Here, Al is used for the mandrel 200, but metals other than Al can be used as long as they can be removed selectively with respect to the metal film 201 by finally using a solvent or the like. is there. In addition to the metal, a conductive or insulating resin material can be used for the mandrel 200 as long as selective removal is possible. When an insulating resin material is used for the mandrel 200, the metal film 201 may be formed by electroless plating.

また、金属皮膜２０１は、ここに例示したＮｉ皮膜、Ｎｉ皮膜とＡｕ皮膜の積層皮膜に限定されるものではない。金属皮膜２０１には、銅（Ｃｕ）皮膜、銀（Ａｇ）皮膜等を少なくとも一部に用いるようにすることもできる。ベローズ４は、めっき可能な金属を１層又は２層以上形成して金属皮膜２０１を形成することで、形成可能である。 The metal film 201 is not limited to the Ni film exemplified here, or the laminated film of the Ni film and the Au film. For the metal film 201, a copper (Cu) film, a silver (Ag) film, or the like can be used at least in part. The bellows 4 can be formed by forming a metal film 201 by forming one or more layers of metal that can be plated.

また、図６はベローズ形成方法の別例を示す図である。図６（Ａ）〜（Ｅ）は、ベローズ４の各形成工程の断面模式図である。
ここでは、まず、図６（Ａ）に示すように、予め、形成するベローズ４の形状に合わせて形成されたコイルバネ３００を用意し、そのコイルバネ３００を、熱収縮チューブ３０１に挿入する。 Moreover, FIG. 6 is a figure which shows another example of the bellows formation method. 6A to 6E are schematic cross-sectional views of the forming steps of the bellows 4.
Here, first, as shown in FIG. 6 (A), in advance, a coil spring 300 which is formed in accordance with the shape of the bellows 4 is formed is prepared, and the coil spring 300 is inserted into the heat shrinkable tube 301.

次いで、コイルバネ３００が挿入された熱収縮チューブ３０１を加熱し、図６（Ｂ）に示すように、熱収縮チューブ３０１を収縮させる。これにより、形成するベローズ４の内側形状に相当する型を形成する。 Next, the heat-shrinkable tube 301 into which the coil spring 300 is inserted is heated to shrink the heat-shrinkable tube 301 as shown in FIG. 6B. Thus, a mold corresponding to the inner shape of the bellows 4 to be formed is formed.

次いで、図６（Ｃ）に示すように、収縮させた熱収縮チューブ３０１の表面に、金属皮膜３０２を形成する。金属皮膜３０２としては、例えば、Ｎｉ皮膜、又はＮｉ皮膜上にＡｕ皮膜を形成した積層皮膜を形成することができる。 Next, as shown in FIG. 6C, a metal film 302 is formed on the surface of the heat-shrinkable tube 301 that has been shrunk. As the metal film 302, for example, a Ni film or a laminated film in which an Au film is formed on the Ni film can be formed.

この図６（Ｃ）に示した状態のものを、ベローズ４として用いることが可能である。このほか、図６（Ｄ）に示すように、コイルバネ３００を引き出して取り除いたものをベローズ４として用いたり、図６（Ｅ）に示すように、更に熱収縮チューブ３０１を所定の溶剤を用いて除去したものをベローズ４として用いたりすることも可能である。 The thing shown in FIG. 6C can be used as the bellows 4. In addition, as shown in FIG. 6 (D), the coil spring 300 pulled out and removed can be used as the bellows 4, or as shown in FIG. 6 (E), the heat shrinkable tube 301 can be used with a predetermined solvent. The removed one can be used as the bellows 4.

尚、ここでは、コイルバネ３００と熱収縮チューブ３０１を用いてベローズ４の内側形状に相当する型を得るようにしたが、予め蛇腹状の側面を有する型（蛇腹部を有するストローの当該蛇腹部等）を用いるようにしてもよい。 Here, the coil spring 300 and the heat-shrinkable tube 301 are used to obtain a mold corresponding to the inner shape of the bellows 4, but a mold having a bellows-like side surface (such as the bellows part of a straw having a bellows part). ) May be used.

また、金属皮膜３０２は、ここに例示したＮｉ皮膜、Ｎｉ皮膜とＡｕ皮膜の積層皮膜に限定されるものではない。金属皮膜３０２には、Ｃｕ皮膜、Ａｇ皮膜等を少なくとも一部に用いるようにすることもできる。ベローズ４は、めっき可能な金属を１層又は２層以上形成して金属皮膜３０２を形成することで、形成可能である。 Moreover, the metal film 302 is not limited to the Ni film illustrated here, or the laminated film of the Ni film and the Au film. For the metal film 302, a Cu film, an Ag film, or the like may be used at least in part. The bellows 4 can be formed by forming one or two or more layers of metal that can be plated to form the metal film 302.

また、図５及び図６には、金属皮膜２０１，３０２を、いずれも両端が開口されるように形成し、両端が開口されたベローズ４を形成する場合を例示した。このほか、ベローズ４は、その形成過程における金属皮膜２０１，３０２の形成場所を調整することにより、いずれか一端のみ開口させ、他端を閉塞させることも可能である。このようにベローズ４の両端又は一端を開口させた場合には、各ベローズ４の高さの均一化を図ることが可能になる。 5 and 6 exemplify the case where the metal films 201 and 302 are formed so that both ends are opened, and the bellows 4 having both ends opened is formed. In addition, the bellows 4 can be opened only at one end and closed at the other end by adjusting the formation location of the metal films 201 and 302 in the formation process. Thus, when the both ends or one end of the bellows 4 is opened, the height of each bellows 4 can be made uniform.

図７はベローズと電極の接続部の一例を示す図であって、（Ａ）はベローズの開口端と電極の接続部の一例、（Ｂ）はベローズの閉塞端と電極の接続部の一例である。
ベローズ４の一端が開口端４ａとなっている場合には、例えば、接合層６を介してベローズ４と電極２ａとを接続する際、溶融状態となった接合層６が、図７（Ａ）に示すように、ベローズ４の外側のほか、開口端４ａからベローズ４の内側にも流動していく。それと共に、ベローズ４の開口端４ａ側の端部は、ベローズ４が有する伸縮性のために、溶融状態の接合層６の表面張力によって電極２ａ側へ引き寄せられていき、開口端４ａが電極２ａと接触したような状態が得られ易くなる。 7A and 7B are diagrams showing an example of a connection portion between a bellows and an electrode, in which FIG. 7A is an example of an opening end of the bellows and an electrode connection portion, and FIG. is there.
When one end of the bellows 4 is the opening end 4a, for example, when the bellows 4 and the electrode 2a are connected via the bonding layer 6, the bonding layer 6 in a molten state is shown in FIG. As shown in FIG. 5, the fluid flows from the opening end 4a to the inside of the bellows 4 in addition to the outside of the bellows 4. At the same time, the end portion of the bellows 4 on the opening end 4a side is drawn toward the electrode 2a side by the surface tension of the bonding layer 6 in a molten state due to the stretchability of the bellows 4, and the opening end 4a is drawn to the electrode 2a. It becomes easy to obtain a state in contact with.

ここで仮に、ベローズ４の一端が、このような開口端４ａではなく、図７（Ｂ）に示すように、閉塞端４ｂであったとする。その場合、複数のベローズ４の中には、接合層６がベローズ４の側面に流動せずにその閉塞端４ｂの端面側に留まったものや、接合層６がベローズ４の外側（側面）に流動したもの等、複数の接続状態が生じ得る。このような場合、ベローズ４の高さは不均一になってしまう。 Here, it is assumed that one end of the bellows 4 is not the open end 4a but the closed end 4b as shown in FIG. 7B. In that case, in the plurality of bellows 4, the bonding layer 6 does not flow on the side surface of the bellows 4 and remains on the end surface side of the closed end 4 b, or the bonding layer 6 is on the outer side (side surface) of the bellows 4. Multiple connected states can occur, such as those that have flowed. In such a case, the height of the bellows 4 becomes uneven.

これに対し、上記のように、ベローズ４の一端を開口端４ａとしている場合には、接合層６が開口端４ａからベローズ４の内側へ流れる経路が存在するため、いずれのベローズ４についても、その開口端４ａを電極２ａ側に引き寄せることが可能になる。その結果、各ベローズ４の高さを均一化することが可能になる。 On the other hand, as described above, when one end of the bellows 4 is the opening end 4a, there is a path through which the bonding layer 6 flows from the opening end 4a to the inside of the bellows 4, so for any bellows 4, The open end 4a can be drawn toward the electrode 2a. As a result, the height of each bellows 4 can be made uniform.

ベローズ４の他端をこのように開口端４ａとした場合も同様に、接合層５を介してベローズ４と電極３ａとを接続する際、その開口端４ａを電極３ａ側に引き寄せ、各ベローズ４の高さを均一化することが可能である。 Similarly, when the other end of the bellows 4 is used as the opening end 4a in this way, when the bellows 4 and the electrode 3a are connected via the bonding layer 5, the opening end 4a is drawn toward the electrode 3a, and each bellows 4 Can be made uniform in height.

以下では、上記のようなベローズを用いた電子装置について、より具体的に説明する。ここでは、ベローズを用い、回路基板に、半導体装置として半導体パッケージを実装する場合を例にして、説明する。 Below, the electronic device using the above bellows will be described more specifically. Here, a case where a semiconductor package is mounted as a semiconductor device on a circuit board using a bellows will be described as an example.

まず、第１実施例について説明する。
図８は回路基板の一例を示す図であって、（Ａ）は平面模式図、（Ｂ）は（Ａ）のＬ１−Ｌ１断面模式図である。また、図９は半導体パッケージの一例を示す図であって、（Ａ）は平面模式図、（Ｂ）は（Ａ）のＬ２−Ｌ２断面模式図である。 First, the first embodiment will be described.
8A and 8B are diagrams illustrating an example of a circuit board, in which FIG. 8A is a schematic plan view, and FIG. 8B is a schematic L1-L1 cross-sectional view of FIG. 9A and 9B are diagrams illustrating an example of a semiconductor package, where FIG. 9A is a schematic plan view and FIG. 9B is a schematic L2-L2 cross-sectional view of FIG.

ここでは、図８に例示するような回路基板２０、及び図９に例示するような半導体パッケージ３０を用いる。
回路基板２０には、図８（Ａ）に示したように、平面正方形状で、その中央部に所定サイズの電極２１が所定ピッチで所定数配列されたものを用いる。例えば、平面サイズが１１０ｍｍ角で、その中央部に直径０．６ｍｍの電極２１が１．２７ｍｍピッチで４２０個配列された回路基板２０を用いる。 Here, a circuit board 20 as illustrated in FIG. 8 and a semiconductor package 30 as illustrated in FIG. 9 are used.
As shown in FIG. 8A, the circuit board 20 is a planar square shape in which a predetermined number of electrodes 21 of a predetermined size are arranged at a predetermined pitch at the center. For example, the circuit board 20 having a planar size of 110 mm square and 420 electrodes 21 having a diameter of 0.6 mm arranged at a 1.27 mm pitch in the center is used.

回路基板２０は、図８（Ｂ）に示したように、絶縁層２２と、絶縁層２２内に形成された配線及び異なる配線間を接続するビアを含む導電パターン２３とを有しており、電極２１は、このような回路基板２０の内部に形成された導電パターン２３と電気的に接続されている。電極２１及び導電パターン２３は、例えば、Ｃｕを用いて形成される。 As shown in FIG. 8B, the circuit board 20 includes an insulating layer 22 and a conductive pattern 23 including a wiring formed in the insulating layer 22 and vias connecting different wirings. The electrode 21 is electrically connected to the conductive pattern 23 formed inside the circuit board 20. The electrode 21 and the conductive pattern 23 are formed using Cu, for example.

半導体パッケージ３０には、図９（Ａ）に示したように、平面正方形状で、その中央部に所定サイズの電極３１が所定ピッチで所定数配列されたものを用いる。例えば、平面サイズが４０ｍｍ角で、その中央部に直径０．６ｍｍの電極３１が、回路基板２０の各電極２１と対応するように、１．２７ｍｍピッチで４２０個配列された半導体パッケージ３０を用いる。 As shown in FIG. 9A, the semiconductor package 30 is a planar square shape in which a predetermined number of electrodes 31 having a predetermined size are arranged at a predetermined pitch at the center. For example, a semiconductor package 30 in which 420 electrodes 31 having a plane size of 40 mm square and a diameter of 0.6 mm are arranged at a central portion thereof at a pitch of 1.27 mm so as to correspond to each electrode 21 of the circuit board 20 is used. .

半導体パッケージ３０は、図９（Ｂ）に示したように、インターポーザ３２と、そのインターポーザ３２にはんだ等のバンプ３３ａを介してフリップチップ接続された半導体チップ３３を有している。半導体チップ３３の内部には、例えば、トランジスタ、抵抗、容量等の回路素子が形成されている。 As shown in FIG. 9B, the semiconductor package 30 includes an interposer 32 and a semiconductor chip 33 flip-chip connected to the interposer 32 via bumps 33a such as solder. For example, circuit elements such as transistors, resistors, and capacitors are formed in the semiconductor chip 33.

インターポーザ３２は、絶縁層３２ａと、絶縁層３２ａ内に形成された配線及び異なる配線間を接続するビアを含む導電パターン３２ｂとを有しており、半導体パッケージ３０の電極３１は、導電パターン３２ｂを介して半導体チップ３３と電気的に接続されている。電極３１及び導電パターン３２ｂは、例えば、Ｃｕを用いて形成される。 The interposer 32 has an insulating layer 32a and a conductive pattern 32b including a wiring formed in the insulating layer 32a and a via connecting different wirings. The electrode 31 of the semiconductor package 30 includes the conductive pattern 32b. And electrically connected to the semiconductor chip 33. The electrode 31 and the conductive pattern 32b are formed using Cu, for example.

インターポーザ３２に接続された半導体チップ３３は、封止樹脂３４によって封止されている。
図８に例示した回路基板２０に、図９に例示した半導体パッケージ３０を実装する工程について、以下の図１０から図１８を参照して説明する。尚、図１０から図１８では、便宜上、電極２１を除く回路基板２０の内部構造、及び電極３１を除く半導体パッケージ３０の内部構造については、その図示を省略する。 The semiconductor chip 33 connected to the interposer 32 is sealed with a sealing resin 34.
A process of mounting the semiconductor package 30 illustrated in FIG. 9 on the circuit board 20 illustrated in FIG. 8 will be described with reference to FIGS. 10 to 18 below. 10 to 18, for the sake of convenience, illustration of the internal structure of the circuit board 20 excluding the electrodes 21 and the internal structure of the semiconductor package 30 excluding the electrodes 31 is omitted.

図１０及び図１１は第１実施例に係る導電性接着剤形成工程の一例の要部断面模式図である。
まず、図１０に示すように、半導体パッケージ３０上に、各電極３１と同じ位置に開口部４１ａを形成したマスク４１を、各電極３１と開口部４１ａの位置合わせを行って配置する。マスク４１には、例えば、厚さ０．１ｍｍのメタルマスクを用いることができる。 10 and 11 are schematic cross-sectional views of the relevant part of an example of the conductive adhesive forming step according to the first embodiment.
First, as shown in FIG. 10, a mask 41 in which an opening 41 a is formed at the same position as each electrode 31 is arranged on the semiconductor package 30 by aligning each electrode 31 and the opening 41 a. As the mask 41, for example, a metal mask having a thickness of 0.1 mm can be used.

次いで、このようなマスク４１上に、図１０に示したように、ペースト状の導電性接着剤４２を配置し、図１１に示すように、その導電性接着剤４２を、スキージ４３を用いて、電極３１上にマスク４１の厚さに相当する厚さで印刷する。 Next, a paste-like conductive adhesive 42 is disposed on such a mask 41 as shown in FIG. 10, and the conductive adhesive 42 is squeezed using a squeegee 43 as shown in FIG. Then, printing is performed on the electrode 31 with a thickness corresponding to the thickness of the mask 41.

導電性接着剤４２には、例えば、ポリイミドを含む導電性接着剤を用いることができる。また、この導電性接着剤４２には、後述の回路基板２０上に形成するはんだ（図１３及び図１４）の融点を上回る温度で溶融したり劣化したりしない、耐熱性を有するものを用いる。 As the conductive adhesive 42, for example, a conductive adhesive containing polyimide can be used. Further, as the conductive adhesive 42, a heat-resistant adhesive that does not melt or deteriorate at a temperature higher than the melting point of solder (FIGS. 13 and 14) formed on the circuit board 20 described later is used.

図１２は第１実施例に係るベローズ接続工程の一例の要部断面模式図である。
電極３１への導電性接着剤４２の形成後は、その導電性接着剤４２を用いてベローズ４４を接続する。 FIG. 12 is a schematic cross-sectional view of an essential part of an example of a bellows connection process according to the first embodiment.
After the formation of the conductive adhesive 42 on the electrode 31, the bellows 44 is connected using the conductive adhesive 42.

ベローズ４４には、電極２１，３１の平面サイズ、接続後の回路基板２０と半導体パッケージ３０の距離、発熱による回路基板２０と半導体パッケージ３０の変形量等を基に、予め所定形状で設計され、形成されたものを用いる。例えば、上記の図５又は図６に示したような方法を用い、直径０．６ｍｍ、高さ２ｍｍ、厚さ０．００１ｍｍのＮｉ皮膜上に、厚さ０．０００５ｍｍのＡｕ皮膜が形成されたベローズ４４を用いる。 The bellows 44 is designed in a predetermined shape in advance based on the planar size of the electrodes 21 and 31, the distance between the circuit board 20 and the semiconductor package 30 after connection, the deformation amount of the circuit board 20 and the semiconductor package 30 due to heat generation, and the like. The formed one is used. For example, an Au film having a thickness of 0.0005 mm was formed on a Ni film having a diameter of 0.6 mm, a height of 2 mm, and a thickness of 0.001 mm using the method shown in FIG. 5 or FIG. A bellows 44 is used.

ベローズ４４を電極３１及び導電性接着剤４２の上に配置する際には、例えば、各電極３１及び導電性接着剤４２の位置と同じ位置に、ベローズ４４を直立状態で挿入可能な開口部を形成したマスクを用いる。そのようなマスクを半導体パッケージ３０上に載せ、そのマスク上に複数のベローズ４４を転がし、各開口部にそれぞれベローズ４４を振り込むようにする。 When the bellows 44 is disposed on the electrode 31 and the conductive adhesive 42, for example, an opening in which the bellows 44 can be inserted in an upright state is provided at the same position as each electrode 31 and the conductive adhesive 42. The formed mask is used. Such a mask is placed on the semiconductor package 30, a plurality of bellows 44 are rolled on the mask, and the bellows 44 is swung into each opening.

或いは、各電極３１及び導電性接着剤４２の位置と同じ位置に、剣山状に突起が設けられた部材を用い、まずその部材の各突起にそれぞれベローズ４４を挿しておく。そして、それを半導体パッケージ３０の電極３１及び導電性接着剤４２の形成面に突き合わせ、ベローズ４４を電極３１及び導電性接着剤４２の上に配置するようにしてもよい。 Alternatively, a member provided with a sword-like protrusion at the same position as each electrode 31 and the conductive adhesive 42 is used, and first, a bellows 44 is inserted into each protrusion of the member. Then, it may be abutted against the formation surface of the electrode 31 and the conductive adhesive 42 of the semiconductor package 30, and the bellows 44 may be disposed on the electrode 31 and the conductive adhesive 42.

或いはまた、ベローズ４４を、１つずつ、電極３１及び導電性接着剤４２の上に配置していくようにしてもよい。
電極３１及び導電性接着剤４２の上にベローズ４４を配置した後は、その導電性接着剤４２を硬化し、ベローズ４４を各電極３１の上方に固定する。例えば、２９０℃で２０分間保持することにより、導電性接着剤４２を硬化し、各ベローズ４４の一端を各電極３１の上方に固定する。これにより、図１２に示したようなベローズ４４が接続された半導体パッケージ３０を得る。 Alternatively, the bellows 44 may be disposed on the electrode 31 and the conductive adhesive 42 one by one.
After the bellows 44 is disposed on the electrode 31 and the conductive adhesive 42, the conductive adhesive 42 is cured and the bellows 44 is fixed above each electrode 31. For example, by holding at 290 ° C. for 20 minutes, the conductive adhesive 42 is cured, and one end of each bellows 44 is fixed above each electrode 31. Thereby, the semiconductor package 30 to which the bellows 44 as shown in FIG. 12 is connected is obtained.

続いて、回路基板２０の電極２１上に、はんだを形成する。
図１３及び図１４は第１実施例に係るはんだ形成工程の一例の要部断面模式図である。
まず、図１３に示すように、回路基板２０上に、各電極２１と同じ位置に開口部４５ａを形成したマスク４５を、各電極２１と開口部４５ａの位置合わせを行って配置する。マスク４５には、例えば、厚さ０．１５ｍｍのメタルマスクを用いることができる。 Subsequently, solder is formed on the electrode 21 of the circuit board 20.
13 and 14 are schematic cross-sectional views of the relevant part of an example of the solder forming process according to the first embodiment.
First, as shown in FIG. 13, a mask 45 having openings 45a formed at the same positions as the electrodes 21 is arranged on the circuit board 20 by aligning the electrodes 21 and the openings 45a. As the mask 45, for example, a metal mask having a thickness of 0.15 mm can be used.

次いで、このようなマスク４５上に、図１３に示したように、ペースト状のはんだ４６を配置し、図１４に示すように、そのはんだ４６を、スキージ４７を用いて、電極２１上にマスク４５の厚さに相当する厚さで印刷する。 Next, a paste-like solder 46 is disposed on the mask 45 as shown in FIG. 13, and the solder 46 is masked on the electrode 21 using a squeegee 47 as shown in FIG. Printing with a thickness corresponding to a thickness of 45.

はんだ４６には、例えば、スズ−銀−銅（Ｓｎ−Ａｇ−Ｃｕ；Ｓｎ９６．５％，Ａｇ３％，Ｃｕ０．５％，融点２２０℃）のはんだを用いることができる。
図１５は第１実施例に係る半導体パッケージ実装工程の一例の要部断面模式図、図１６は第１実施例に係る半導体パッケージ実装後の状態の一例の要部断面模式図である。 The solder 46, for example, tin - silver - copper; it is possible to use a solder of (Sn-Ag-Cu Sn96.5%, Ag3%, Cu0.5%, mp 220 ° C.).
Figure 15 is an example schematic sectional view showing an essential part of a semiconductor package mounting process according to the first embodiment, FIG. 16 is an example schematic cross-sectional view of a part of a state after the semiconductor packaging according to the first embodiment.

はんだ４６の形成後は、その上方に、ベローズ４４を接続した半導体パッケージ３０を配置し、回路基板２０の電極２１と、半導体パッケージ３０の電極３１とを、ベローズ４４により電気的に接続する。 After the solder 46 is formed, the semiconductor package 30 to which the bellows 44 is connected is disposed above the solder 46, and the electrode 21 of the circuit board 20 and the electrode 31 of the semiconductor package 30 are electrically connected by the bellows 44.

ベローズ４４を接続した半導体パッケージ３０は、まず、図１５に示すように、回路基板２０の上方に、間にスタンドオフ４８を介在させて、配置する。スタンドオフ４８は、上記のようにベローズ４４の高さを２ｍｍ、導電性接着剤４２の厚さを０．１ｍｍ、はんだ４６の厚さを０．１５ｍｍとしている場合であれば、ベローズ４４とはんだ４６との間に隙間が生じ難いように、例えば、高さ２．１ｍｍに設定する。 The semiconductor package 30 to which the bellows 44 is connected is first disposed above the circuit board 20 with a standoff 48 interposed therebetween, as shown in FIG. If the standoff 48 has the bellows 44 height of 2 mm, the conductive adhesive 42 thickness of 0.1 mm, and the solder 46 thickness of 0.15 mm as described above, For example, the height is set to 2.1 mm so that a gap is not easily formed between the two and 46.

半導体パッケージ３０は、このようなスタンドオフ４８を介して回路基板２０の上方に位置合わせを行って配置するが、この図１５には、敢えて側方への位置ずれＰ（例えば、０．２ｍｍ）を生じさせている場合を図示している。 The semiconductor package 30 is positioned and arranged above the circuit board 20 through such a standoff 48. In FIG. 15, the lateral displacement P (for example, 0.2 mm) is intentionally set. The case where it has produced is shown in figure.

このような位置ずれＰが生じている状態で、はんだ４６及びその周辺の温度が最高で２４０℃になるように設定した窒素雰囲気のリフロー炉を用いて加熱を行い、はんだ４６を溶融させる。尚、導電性接着剤４２は、このときの加熱温度より高い温度でも耐熱性を有する材料を選択しておく。 In a state in which such a positional shift P has occurred, heating is performed using a reflow furnace in a nitrogen atmosphere set so that the temperature of the solder 46 and its surroundings is 240 ° C. at maximum, and the solder 46 is melted. For the conductive adhesive 42, a material having heat resistance even at a temperature higher than the heating temperature at this time is selected.

はんだ４６が溶融すると、ベローズ４４の自由端側は、その溶融したはんだ４６の表面張力によって電極２１の上方へと引き寄せられるようになる。この状態ではんだ４６を固化することにより、たとえ位置ずれＰが生じていても、図１６に示すように、その位置ずれＰに応じて変形したベローズ４４により、回路基板２０と半導体パッケージ３０とが電気的に接続される。これにより、回路基板２０に半導体パッケージ３０が実装された電子装置１０ａが得られる。 When the solder 46 is melted, the free end side of the bellows 44 is drawn upward of the electrode 21 by the surface tension of the melted solder 46. By solidifying the solder 46 in this state, even if the positional deviation P occurs, the circuit board 20 and the semiconductor package 30 are separated by the bellows 44 deformed according to the positional deviation P as shown in FIG. Electrically connected. Thereby, the electronic device 10a in which the semiconductor package 30 is mounted on the circuit board 20 is obtained.

この電子装置１０ａは、その動作時の発熱により回路基板２０及び半導体パッケージ３０に変形（伸縮、反り）が生じても、その変形に応じてベローズ４４が変形するため、それらの接続状態を長期にわたって維持することが可能になる。 In the electronic device 10a, even if the circuit board 20 and the semiconductor package 30 are deformed (expanded or warped) due to heat generated during operation, the bellows 44 is deformed in accordance with the deformation, so that the connection state thereof is maintained for a long time It becomes possible to maintain.

尚、スタンドオフ４８は、回路基板２０と半導体パッケージ３０のいずれにも固定していない場合には、回路基板２０への半導体パッケージ３０の実装後、取り除くことが可能である。 Note that the standoff 48 can be removed after the semiconductor package 30 is mounted on the circuit board 20 if it is not fixed to either the circuit board 20 or the semiconductor package 30.

また、このようにして得られる電子装置には、更に、冷却構造（ヒートシンク）を設けることもできる。
図１７は冷却構造を備えた電子装置の一例を示す図である。 Further, the electronic device obtained in this way can be further provided with a cooling structure (heat sink).
FIG. 17 is a diagram illustrating an example of an electronic device having a cooling structure.

図１７に示す電子装置１０ｂには、上記のようにベローズ４４を用いて回路基板２０に電気的に接続された半導体パッケージ３０の上に、複数のフィン５１ａを備えた冷却構造５１が設けられている。冷却構造５１は、例えば、ＡｌやＣｕ等の熱伝導性の良好な金属材料を用いて形成することができ、一定の熱伝導性を有する接着剤等を用いて（図示せず）、半導体パッケージ３０の上に設けられる。半導体パッケージ３０と冷却構造５１は、熱的に接続された状態になっている。 In the electronic device 10b shown in FIG. 17, a cooling structure 51 including a plurality of fins 51a is provided on the semiconductor package 30 electrically connected to the circuit board 20 using the bellows 44 as described above. Yes. The cooling structure 51 can be formed using, for example, a metal material having good thermal conductivity such as Al or Cu, and an adhesive or the like having a certain thermal conductivity (not shown) to form a semiconductor package. 30 is provided. The semiconductor package 30 and the cooling structure 51 are in a thermally connected state.

このような冷却構造５１を設けることにより、半導体パッケージ３０で発生した熱は、冷却構造５１へと伝熱され、そこから効率的に放熱されるようになる。その結果、半導体パッケージ３０の過剰な温度上昇や、回路基板２０及び半導体パッケージ３０の変形（伸縮、反り）を効果的に抑えることが可能になるため、電子装置１０ｂを長期にわたって安定に動作させることが可能になる。 By providing such a cooling structure 51, the heat generated in the semiconductor package 30 is transferred to the cooling structure 51 and efficiently radiated therefrom. As a result, excessive temperature rise of the semiconductor package 30 and deformation (stretching, warping) of the circuit board 20 and the semiconductor package 30 can be effectively suppressed, so that the electronic device 10b can be stably operated over a long period of time. Is possible.

尚、この図１７には、回路基板２０と半導体パッケージ３０の間にスタンドオフ４８を設けた場合を例示した。このほか、ベローズ４４で半導体パッケージ３０及び冷却構造５１を支持することが可能な場合には、回路基板２０と半導体パッケージ３０の間にスタンドオフ４８を設けない構成とすることも可能である。 FIG. 17 illustrates a case where a standoff 48 is provided between the circuit board 20 and the semiconductor package 30. In addition, in the case where the semiconductor package 30 and the cooling structure 51 can be supported by the bellows 44, a configuration in which the standoff 48 is not provided between the circuit board 20 and the semiconductor package 30 is also possible.

また、図１８は冷却構造を備えた電子装置の別例を示す図である。
図１８に示す電子装置１０ｃには、上記のようにベローズ４４を用いて回路基板２０に電気的に接続された半導体パッケージ３０の上に、複数のフィン５２ａを備えた冷却構造５２が設けられている。冷却構造５２は、例えば、ＡｌやＣｕ等の熱伝導性の良好な金属材料を用いて形成することができ、サーマルグリースや一定の熱伝導性を有する接着剤等を用いて（図示せず）、半導体パッケージ３０の上に設けられる。 FIG. 18 is a diagram showing another example of an electronic device having a cooling structure.
The electronic device 10c shown in FIG. 18 is provided with a cooling structure 52 having a plurality of fins 52a on the semiconductor package 30 electrically connected to the circuit board 20 using the bellows 44 as described above. Yes. The cooling structure 52 can be formed using, for example, a metal material having good thermal conductivity such as Al or Cu, and using thermal grease or an adhesive having a certain thermal conductivity (not shown). The semiconductor package 30 is provided.

冷却構造５２には、複数の固定ネジ５３がそれぞれ貫通する貫通孔５２ｂが設けられている。更に、ここでは回路基板２０にも、複数の固定ネジ５３がそれぞれ貫通する貫通孔２０ｂが設けられている。各固定ネジ５３は、貫通孔５２ｂ，２０ｂに挿通され、回路基板２０の半導体パッケージ３０側と反対側の面において、ネジ留板５４に螺着される。このように電子装置１０ｃでは、冷却構造５２が固定ネジ５３を用いて強固に固定されるようになっている。 The cooling structure 52 is provided with through holes 52b through which the plurality of fixing screws 53 respectively pass. Further, here, the circuit board 20 is also provided with through holes 20b through which the plurality of fixing screws 53 respectively penetrate. Each fixing screw 53 is inserted into the through holes 52b and 20b and screwed to the screw retaining plate 54 on the surface of the circuit board 20 opposite to the semiconductor package 30 side. As described above, in the electronic device 10 c, the cooling structure 52 is firmly fixed using the fixing screw 53.

このような電子装置１０ｃによっても、半導体パッケージ３０の過剰な温度上昇や、回路基板２０及び半導体パッケージ３０の変形（伸縮、反り）を効果的に抑えることが可能になるため、電子装置１０ｃを長期にわたって安定に動作させることが可能になる。 Such an electronic device 10c can also effectively suppress an excessive temperature rise of the semiconductor package 30 and deformation (expansion / contraction, warpage) of the circuit board 20 and the semiconductor package 30. It is possible to operate stably.

尚、この電子装置１０ｃでは、冷却構造５２を固定ネジ５３で回路基板２０側にネジ留めする構成のため、図１８に示したように、回路基板２０と半導体パッケージ３０の間にスタンドオフ４８を設けておくことが望ましい。 In the electronic device 10c, the cooling structure 52 is screwed to the circuit board 20 side with a fixing screw 53, so that a standoff 48 is provided between the circuit board 20 and the semiconductor package 30 as shown in FIG. It is desirable to have it.

次に、第２実施例について説明する。
上記の第１実施例と同様に、図８に例示した回路基板２０に、図９に例示した半導体パッケージ３０を実装する工程について、以下の図１９から図２３を参照して説明する。尚、図１９から図２３では、便宜上、電極２１を除く回路基板２０の内部構造、及び電極３１を除く半導体パッケージ３０の内部構造については、その図示を省略する。 Next, a second embodiment will be described.
Similar to the first embodiment, a process of mounting the semiconductor package 30 illustrated in FIG. 9 on the circuit board 20 illustrated in FIG. 8 will be described with reference to FIGS. In FIG. 19 to FIG. 23, illustration of the internal structure of the circuit board 20 excluding the electrodes 21 and the internal structure of the semiconductor package 30 excluding the electrodes 31 is omitted for convenience.

図１９及び図２０は第２実施例に係るはんだ形成工程の一例の要部断面模式図である。
まず、図１９に示すように、半導体パッケージ３０上に、各電極３１と同じ位置に開口部６１ａを形成したマスク６１を、各電極３１と開口部６１ａの位置合わせを行って配置する。マスク６１には、例えば、厚さ０．１５ｍｍのメタルマスクを用いることができる。 19 and 20 are schematic cross-sectional views of the relevant part of an example of a solder forming process according to the second embodiment.
First, as shown in FIG. 19, a mask 61 in which an opening 61 a is formed at the same position as each electrode 31 is arranged on the semiconductor package 30 by aligning each electrode 31 and the opening 61 a. As the mask 61, for example, a metal mask having a thickness of 0.15 mm can be used.

次いで、このようなマスク６１上に、図１９に示したように、ペースト状のはんだ６２を配置し、図２０に示すように、そのはんだ６２を、スキージ６３を用いて、電極３１上にマスク６１の厚さに相当する厚さで印刷する。はんだ６２には、例えば、Ｓｎ−Ａｇ−Ｃｕ（Ｓｎ９６．５％，Ａｇ３％，Ｃｕ０．５％，融点２２０℃）のはんだを用いることができる。 Next, paste-like solder 62 is disposed on the mask 61 as shown in FIG. 19, and the solder 62 is masked on the electrode 31 using a squeegee 63 as shown in FIG. 20. Printing is performed at a thickness corresponding to a thickness of 61. As the solder 62, for example, Sn—Ag—Cu (Sn 96.5%, Ag 3%, Cu 0.5%, melting point 220 ° C.) can be used.

図２１及び図２２は第２実施例に係るベローズ接続工程の一例の要部断面模式図である。
はんだ６２の形成後は、図２１に示すように、各電極３１及びはんだ６２の上方に、上記第１実施例で例示したベローズ４４を配置する。ベローズ４４を配置する際には、上記第１実施例で例示した手法を用いることができる。 21 and 22 are schematic cross-sectional views of the relevant part of an example of the bellows connection step according to the second embodiment.
After the solder 62 is formed, the bellows 44 exemplified in the first embodiment is disposed above each electrode 31 and the solder 62 as shown in FIG. When arranging the bellows 44, the technique exemplified in the first embodiment can be used.

電極３１及びはんだ６２の上にベローズ４４を配置した後は、２４０℃の窒素雰囲気のリフロー炉を用いてはんだ６２を溶融し、その後固化することで、各ベローズ４４の一端を、各電極３１の上方に固定する。これにより、図２２に示したようなベローズ４４が接続された半導体パッケージ３０を得る。 After arranging the bellows 44 on the electrode 31 and the solder 62, the solder 62 is melted using a reflow furnace in a nitrogen atmosphere at 240 ° C. and then solidified, so that one end of each bellows 44 is connected to each electrode 31. Fix upward. Thereby, the semiconductor package 30 to which the bellows 44 as shown in FIG. 22 is connected is obtained.

続く、回路基板２０の電極２１上にはんだを形成する工程は、上記第１実施例の図１３及び図１４と同様に行うことができる。
但し、マスク４５及びスキージ４７を用いて電極２１上に形成するはんだ４６として、この第２実施例では、上記の電極３１とベローズ４４とを接続しているはんだ６２より低融点のはんだを用いる。例えば、上記のようにはんだ６２にＳｎ−Ａｇ−Ｃｕ（Ｓｎ９６．５％，Ａｇ３％，Ｃｕ０．５％，融点２２０℃）のはんだを用いている場合には、はんだ４６として、スズ−ビスマス（Ｓｎ−Ｂｉ；Ｓｎ４２％，Ｂｉ５８％，融点１３９℃）のはんだを用いる。 The subsequent step of forming solder on the electrode 21 of the circuit board 20 can be performed in the same manner as in FIGS. 13 and 14 of the first embodiment.
However, as the solder 46 formed on the electrode 21 using the mask 45 and the squeegee 47, in the second embodiment, a solder having a lower melting point than the solder 62 connecting the electrode 31 and the bellows 44 is used. For example, when a solder of Sn—Ag—Cu (Sn 96.5%, Ag 3%, Cu 0.5%, melting point 220 ° C.) is used for the solder 62 as described above, tin-bismuth ( Sn—Bi; Sn 42%, Bi 58%, melting point 139 ° C.).

図２３は第２実施例に係る半導体パッケージ実装後の状態の一例の要部断面模式図である。
ベローズ４４を接続した半導体パッケージ３０は、上記の第１実施例と同様に、この図２３に示すように、回路基板２０の上方に、間に例えば高さ２．１ｍｍのスタンドオフ４８を介在させて、配置する。 FIG. 23 is a schematic cross-sectional view of an essential part of an example of a state after mounting a semiconductor package according to the second embodiment.
In the semiconductor package 30 to which the bellows 44 is connected, as shown in FIG. 23, a standoff 48 having a height of 2.1 mm, for example, is interposed above the circuit board 20 as in the first embodiment. And place it.

尚、その際、半導体パッケージ３０は、上記図１５に示したのと同様に、敢えて側方へ位置ずれ（例えば、０．２ｍｍ）を生じさせて配置するものとする。このような位置ずれＰが生じている状態で、はんだ４６及びその周辺の温度が最高で１８０℃になるように設定した窒素雰囲気のリフロー炉を用いて加熱を行い、はんだ４６を溶融させる。 In this case, the semiconductor package 30 is arranged with a positional displacement (for example, 0.2 mm) to the side as in the case shown in FIG. In a state where such a positional shift P occurs, heating is performed using a reflow furnace in a nitrogen atmosphere in which the temperature of the solder 46 and its surroundings is set to 180 ° C. at maximum, and the solder 46 is melted.

はんだ４６が溶融すると、ベローズ４４の自由端側は、その溶融したはんだ４６の表面張力によって電極２１の上方へと引き寄せられるようになる。この状態ではんだ４６を固化することにより、たとえ位置ずれが生じていても、図２３に示すように、その位置ずれに応じて変形したベローズ４４により、回路基板２０と半導体パッケージ３０とが電気的に接続される。これにより、回路基板２０に半導体パッケージ３０が実装された電子装置１０ｄが得られる。 When the solder 46 is melted, the free end side of the bellows 44 is drawn upward of the electrode 21 by the surface tension of the melted solder 46. By solidifying the solder 46 in this state, even if a positional deviation occurs, as shown in FIG. 23, the circuit board 20 and the semiconductor package 30 are electrically connected by the bellows 44 deformed according to the positional deviation. Connected to. Thereby, the electronic device 10d in which the semiconductor package 30 is mounted on the circuit board 20 is obtained.

この電子装置１０ｄは、その動作時の発熱により回路基板２０及び半導体パッケージ３０に変形（伸縮、反り）が生じても、その変形に応じてベローズ４４が変形するため、それらの接続状態を長期にわたって維持することが可能になる。 In the electronic device 10d, even if the circuit board 20 and the semiconductor package 30 are deformed (expanded or warped) due to heat generated during operation, the bellows 44 is deformed according to the deformation. It becomes possible to maintain.

また、電子装置１０ｄには、上記第１実施例で述べた図１７及び図１８の例に従い、更に冷却構造５１，５２を設けることもできる。
また、以上説明した電子装置１０ａ，１０ｄ、及びそれらにそれぞれ冷却構造５１又は冷却構造５２を設けたもの（電子装置１０ｂ，１０ｄ等）は、様々な電子機器（電子装置）に適用可能である。 Further, the electronic device 10d can further be provided with cooling structures 51 and 52 in accordance with the example of FIGS. 17 and 18 described in the first embodiment.
In addition, the electronic devices 10a and 10d described above and those provided with the cooling structure 51 or the cooling structure 52 (electronic devices 10b and 10d, etc.) can be applied to various electronic devices (electronic devices).

図２４は電子装置の一例を模式的に示す図である。
図２４には、電子機器（電子装置）４００として、ノートブック型のコンピュータを例示している。一例として、上記の回路基板２０に半導体パッケージ３０を実装した電子装置１０ａ（ベローズ４４は図示を省略）が、電子機器４００に内蔵されている。尚、図２４では、電子装置１０ａを除く電子機器４００の内部構造については、図示を省略している。 FIG. 24 is a diagram schematically illustrating an example of an electronic device.
FIG. 24 illustrates a notebook computer as the electronic apparatus (electronic device) 400. As an example, an electronic device 10 a (the bellows 44 is not shown) in which the semiconductor package 30 is mounted on the circuit board 20 is built in the electronic device 400. In FIG. 24, illustration of the internal structure of the electronic device 400 excluding the electronic device 10a is omitted.

電子機器４００には、ここに例示した電子装置１０ａに替えて、上記の電子装置１０ｂ，１０ｃ，１０ｄを適用することも可能である。また、ここでは、ノートブック型のコンピュータを例示したが、デスクトップ型のコンピュータ、サーバコンピュータ、半導体製造装置、半導体試験装置等、様々な電子機器に、電子装置１０ａ等を適用することが可能である。 It is also possible to apply the electronic devices 10b, 10c, and 10d described above to the electronic device 400 instead of the electronic device 10a illustrated here. In addition, although a notebook computer is illustrated here, the electronic device 10a and the like can be applied to various electronic devices such as a desktop computer, a server computer, a semiconductor manufacturing apparatus, and a semiconductor test apparatus. .

以上説明したように、回路基板と半導体装置（半導体パッケージ、半導体チップ）とをベローズを用いて接続することで、位置ずれの有無によらず、接続不良の発生を効果的に抑えることが可能になる。回路基板と半導体装置との接続にあたり、必ずしも高精度な位置合わせが可能な高性能な位置合わせ装置を用いることを要しない。 As described above, by connecting a circuit board and a semiconductor device (semiconductor package, semiconductor chip) using a bellows, it is possible to effectively suppress the occurrence of connection failure regardless of the presence or absence of misalignment. Become. When connecting the circuit board and the semiconductor device, it is not always necessary to use a high-performance alignment device capable of highly accurate alignment.

更に、回路基板と半導体装置とをベローズを用いて接続すると、接続後の変形（伸縮、反り）に応じてベローズが変形するため、それらの接続信頼性の向上を図ることが可能になる。また、大型の半導体装置や、微細で狭ピッチの電極が用いられる場合にも、高い接続信頼性を確保することが可能になる。 Furthermore, when the circuit board and the semiconductor device are connected using a bellows, the bellows is deformed in accordance with deformation (expansion / contraction, warpage) after the connection, so that it is possible to improve the connection reliability thereof. Further, even when a large semiconductor device or a fine and narrow pitch electrode is used, high connection reliability can be ensured.

開示の電子装置（電子機器を含む）によれば、回路基板と半導体装置の接続の容易化を図ると共に、それらの接続信頼性の向上を図ることが可能になる。
以上説明した実施の形態に関し、更に以下の付記を開示する。 According to the disclosed electronic device (including the electronic device), it is possible to facilitate the connection between the circuit board and the semiconductor device and to improve the connection reliability thereof.
Regarding the embodiment described above, the following additional notes are further disclosed.

（付記１）一主面に第１電極が形成された回路基板と、
前記回路基板の前記一主面側に配置され、前記一主面と対向する面に第２電極が形成された半導体装置と、
前記第１，第２電極間を電気的に接続する導電性のベローズと、
を含むことを特徴とする電子装置。 (Appendix 1) a circuit board having a first electrode formed on one main surface;
A semiconductor device disposed on the one principal surface side of the circuit board and having a second electrode formed on a surface facing the one principal surface;
A conductive bellows for electrically connecting the first and second electrodes;
An electronic device comprising:

（付記２）前記ベローズは、導電性の第１接合層を介して前記第１電極と電気的に接続され、導電性の第２接合層を介して前記第２電極と電気的に接続されていることを特徴とする付記１に記載の電子装置。 (Appendix 2) The bellows is electrically connected to the first electrode through a conductive first bonding layer, and is electrically connected to the second electrode through a conductive second bonding layer. The electronic device as set forth in Appendix 1, wherein

（付記３）前記第１接合層は、はんだを含み、前記第２接合層は、導電性接着剤を含むことを特徴とする付記２に記載の電子装置。
（付記４）前記第２接合層に含まれる導電性接着剤は、前記第１接合層に含まれるはんだの融点に対し耐熱性を有していることを特徴とする付記３に記載の電子装置。 (Supplementary note 3) The electronic device according to supplementary note 2, wherein the first joining layer includes solder, and the second joining layer includes a conductive adhesive.
(Supplementary note 4) The electronic device according to supplementary note 3, wherein the conductive adhesive included in the second bonding layer has heat resistance with respect to the melting point of the solder included in the first bonding layer. .

（付記５）前記第１，第２接合層は、はんだを含むことを特徴とする付記２に記載の電子装置。
（付記６）前記第２接合層に含まれるはんだは、前記第１接合層に含まれるはんだよりも高融点であることを特徴とする付記５に記載の電子装置。 (Additional remark 5) The said 1st, 2nd joining layer is an electronic apparatus of Additional remark 2 characterized by including a solder.
(Supplementary note 6) The electronic device according to supplementary note 5, wherein the solder contained in the second joining layer has a higher melting point than the solder contained in the first joining layer.

（付記７）前記ベローズは、少なくとも１層の蛇腹状の導電層を含むことを特徴とする付記１乃至６のいずれかに記載の電子装置。
（付記８）前記ベローズは、前記第１電極側の端と、前記第２電極側の端とが、共に開口されていることを特徴とする付記１乃至７のいずれかに記載の電子装置。 (Supplementary note 7) The electronic device according to any one of supplementary notes 1 to 6, wherein the bellows includes at least one bellows-like conductive layer.
(Supplementary Note 8) the bellows, the the end of the first electrode side, wherein an end of the second electrode side, both the electronic device according to any one of Appendixes 1 to 7, characterized in that it is opened.

（付記９）前記回路基板と前記半導体装置の間にスタンドオフが配置されていることを特徴とする付記１乃至８のいずれかに記載の電子装置。
（付記１０）一主面に第１電極が形成された回路基板の前記一主面側に、前記一主面と対向する面に第２電極が形成された半導体装置を配置する工程と、
前記第１，第２電極間を導電性のベローズを用いて電気的に接続する工程と、
を含むことを特徴とする電子装置の製造方法。 (Supplementary note 9) The electronic device according to any one of supplementary notes 1 to 8, wherein a standoff is disposed between the circuit board and the semiconductor device.
(Additional remark 10) The process of arrange | positioning the semiconductor device by which the 2nd electrode was formed in the surface facing the said 1 main surface on the said 1 main surface side of the circuit board in which the 1st electrode was formed in the 1 main surface;
Electrically connecting the first and second electrodes using a conductive bellows;
A method for manufacturing an electronic device, comprising:

（付記１１）前記第２電極に予め前記ベローズを電気的に接続した前記半導体装置を、前記回路基板の前記一主面側に配置することを特徴とする付記１０に記載の電子装置の製造方法。 (Additional remark 11) The said semiconductor device which electrically connected the said bellows to the said 2nd electrode previously is arrange | positioned in the said one main surface side of the said circuit board, The manufacturing method of the electronic device of Additional remark 10 characterized by the above-mentioned. .

（付記１２）前記ベローズを、導電性の第１接合層を介して前記第２電極と電気的に接続し、導電性の第２接合層を介して前記第１電極と電気的に接続することを特徴とする付記１０又は１１に記載の電子装置の製造方法。 (Supplementary Note 12) The bellows is electrically connected to the second electrode via a conductive first bonding layer, and is electrically connected to the first electrode via a conductive second bonding layer. Item 12. The method for manufacturing an electronic device according to Item 10 or 11, wherein:

（付記１３）前記半導体装置を、前記回路基板の前記一主面側に、スタンドオフを介在させて配置することを特徴とする付記１０乃至１２のいずれかに記載の電子装置の製造方法。 (Supplementary note 13) The method for manufacturing an electronic device according to any one of supplementary notes 10 to 12, wherein the semiconductor device is arranged on the one main surface side of the circuit board with a standoff interposed therebetween.

１，１０ａ，１０ｂ，１０ｃ，１０ｄ，１００電子装置
２，２０回路基板
２ａ，３ａ，２１，３１電極
３半導体装置
４，４４ベローズ
４ａ開口端
４ｂ閉塞端
５，６接合層
７，４８スタンドオフ
２０ｂ，５２ｂ貫通孔
２２，３２ａ絶縁層
２３，３２ｂ導電パターン
３０半導体パッケージ
３２インターポーザ
３３半導体チップ
３３ａバンプ
３４封止樹脂
４１，４５，６１マスク
４１ａ，４５ａ，６１ａ開口部
４２導電性接着剤
４３，４７，６３スキージ
４６，６２はんだ
５１，５２冷却構造
５１ａ，５２ａフィン
５３固定ネジ
５４ネジ留板
１１０はんだバンプ
１２０接続部
１２０ａ部分
２００マンドレル
２０１，３０２金属皮膜
３００コイルバネ
３０１熱収縮チューブ
４００電子機器
Ｐ位置ずれ 1,10a, 10b, 10c, 10d, 100 electronic device 2, 20 circuit board 2a, 3a, 21 and 31 electrodes 3 semiconductor device 4, 44 bellows 4a open end 4b closed end 5,6 bonding layer 7,48 standoff 20b , 52b through holes 22,32a insulating layer 23,32b conductive pattern 30 semiconductor package 32 interposer 33 semiconductor chips 33a bumps 34 sealing resin 41,45,61 mask 41a, 45a, 61a openings 42 conductive adhesive 43 and 47, 63 Squeegee 46, 62 Solder 51, 52 Cooling structure 51a, 52a Fin 53 Fixing screw 54 Screw retaining plate 110 Solder bump 120 Connection portion 120a Part 200 Mandrel 201, 302 Metal film 300 Coil spring 301 Heat shrinkable tube 400 Electronic device P Position shift

Claims

A circuit board having a first electrode formed on one main surface;
A semiconductor device disposed on the one principal surface side of the circuit board and having a second electrode formed on a surface facing the one principal surface;
A conductive bellows for electrically connecting the first and second electrodes;
An electronic device comprising:

The bellows is electrically connected to the first electrode through a conductive first bonding layer, and is electrically connected to the second electrode through a conductive second bonding layer. The electronic device according to claim 1.

The electronic device according to claim 1, wherein the bellows includes at least one bellows-like conductive layer.

4. The electronic device according to claim 1, wherein the bellows has an opening on the first electrode side and an end on the second electrode side. 5.

The electronic device according to claim 1, wherein a standoff is disposed between the circuit board and the semiconductor device.

Disposing a semiconductor device having a second electrode formed on a surface opposite to the one main surface on the one main surface side of the circuit board having the first electrode formed on the one main surface;
Electrically connecting the first and second electrodes using a conductive bellows;
A method for manufacturing an electronic device, comprising: