JP2011049469A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2011049469A
JP2011049469A JP2009198423A JP2009198423A JP2011049469A JP 2011049469 A JP2011049469 A JP 2011049469A JP 2009198423 A JP2009198423 A JP 2009198423A JP 2009198423 A JP2009198423 A JP 2009198423A JP 2011049469 A JP2011049469 A JP 2011049469A
Authority
JP
Japan
Prior art keywords
electrode
resistor
semiconductor device
shape
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009198423A
Other languages
Japanese (ja)
Inventor
Takashi Shimizu
隆史 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2009198423A priority Critical patent/JP2011049469A/en
Publication of JP2011049469A publication Critical patent/JP2011049469A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device with improved withstand voltage characteristics, as regards a semiconductor device to which a high voltage is applied. <P>SOLUTION: The semiconductor device includes a first electrode formed on a semiconductor substrate, an annular second electrode formed around the first electrode, and a resistor connected to the first electrode and second electrode. The resistor is arranged in a spiral shape around the first electrode, and has a larger interval of a spiral on an outer peripheral side nearby the second electrode than that on an inner peripheral side connected to the first electrode. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、高電圧が印加される半導体装置に関する。   The present invention relates to a semiconductor device to which a high voltage is applied.

高電圧を印加して用いる高耐圧のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)の耐圧性能の向上を図る技術が特許文献1に開示されている。
図5は、高耐圧のMOSFET900の平面図及び線ABに沿った断面図である。特許文献1に開示されている技術には、図5(a)に示すように、n型の半導体基板101上に円形のドレイン電極111と、環状のソース電極112とが形成され、ドレイン電極111とソース電極112との間に、それぞれの電極に接続された抵抗体913が配置されている。
Patent Document 1 discloses a technique for improving the breakdown voltage performance of a high breakdown voltage MOSFET (Metal Oxide Semiconductor Field Effect Transistor) used by applying a high voltage.
FIG. 5 is a plan view of a high breakdown voltage MOSFET 900 and a cross-sectional view taken along line AB. In the technique disclosed in Patent Document 1, a circular drain electrode 111 and an annular source electrode 112 are formed on an n-type semiconductor substrate 101 as shown in FIG. A resistor 913 connected to each electrode is disposed between the source electrode 112 and the source electrode 112.

抵抗体913は、ドレイン電極111から外周部に設けられたソース電極112に向かって渦巻き形状に配置されている。ドレイン電極111とソース電極112との間に印加される電圧に応じて、渦巻き形状に配置された抵抗体913から生じる電界が半導体基板101に影響して、半導体基板101上の電界を安定させるというものである。   The resistor 913 is arranged in a spiral shape from the drain electrode 111 toward the source electrode 112 provided on the outer periphery. According to the voltage applied between the drain electrode 111 and the source electrode 112, the electric field generated from the resistor 913 arranged in a spiral shape affects the semiconductor substrate 101 and stabilizes the electric field on the semiconductor substrate 101. Is.

図5(b)は、図5(a)における線ABに沿った断面図、ドレイン電極111とソース電極112とに電圧を印加した際の電極間の等電位線、及び電界を示すグラフを示している。
n型の半導体基板101上には、半導体基板101よりも不純物濃度の高いn型のソース領域105及びドレイン領域107が形成されている。p型のベース領域102は、ソース領域105を内包すると共に、ソース領域105に接するベース領域102よりも不純物濃度の高いp型の領域106を内包している。
FIG. 5B is a cross-sectional view taken along the line AB in FIG. 5A, an equipotential line between electrodes when a voltage is applied to the drain electrode 111 and the source electrode 112, and a graph showing an electric field. ing.
An n-type source region 105 and a drain region 107 having an impurity concentration higher than that of the semiconductor substrate 101 are formed on the n-type semiconductor substrate 101. The p-type base region 102 includes a source region 105 and also includes a p-type region 106 having a higher impurity concentration than the base region 102 in contact with the source region 105.

p型のオフセット領域103は、ドレイン領域107を内包すると共に、ソース領域105方向に拡張形成されている。また、オフセット領域103上には、n型のオフセット領域104が形成されている。オフセット領域104上には、オフセット領域103とベース領域102との間のチャネル部分上に形成されたゲート酸化膜108、及びフィールド酸化膜109が形成されている。   The p-type offset region 103 includes the drain region 107 and is extended toward the source region 105. An n-type offset region 104 is formed on the offset region 103. On the offset region 104, a gate oxide film 108 and a field oxide film 109 formed on a channel portion between the offset region 103 and the base region 102 are formed.

ゲート酸化膜108上には、ゲート電極110が形成されている。ソース領域105及び領域106上には、ソース電極112が形成されている。ドレイン領域107上には、ドレイン電極111が形成されている。フィールド酸化膜109上には、図5(a)に示したように、抵抗体913が配置されている。また、抵抗体913は、一端がドレイン電極111に接続され、他端がソース電極112に接続されている。フィールド酸化膜109上には、抵抗体913及びゲート電極110を内包する絶縁層間膜114が形成されている。   A gate electrode 110 is formed on the gate oxide film 108. A source electrode 112 is formed on the source region 105 and the region 106. A drain electrode 111 is formed on the drain region 107. A resistor 913 is disposed on the field oxide film 109 as shown in FIG. The resistor 913 has one end connected to the drain electrode 111 and the other end connected to the source electrode 112. On the field oxide film 109, an insulating interlayer film 114 including the resistor 913 and the gate electrode 110 is formed.

上述のように構成されたMOSFET900は、抵抗体913をフィールドプレートとして設けたことにより、ドレイン電極111とソース電極112との間に生じる電界の集中を緩和し、耐圧特性を改善させている。このとき、オフセット領域103、104、及びフィールド酸化膜109に生じる電界は、抵抗体913の各部位における電位に応じて定まる。   In the MOSFET 900 configured as described above, by providing the resistor 913 as a field plate, the concentration of the electric field generated between the drain electrode 111 and the source electrode 112 is alleviated and the breakdown voltage characteristics are improved. At this time, the electric field generated in the offset regions 103 and 104 and the field oxide film 109 is determined according to the potential at each part of the resistor 913.

特開2001−024191号公報JP 2001-024191 A

ドレイン電極111とソース電極112との電界の集中を緩和するために抵抗体913を設けたが、抵抗体913において隣接する周回間の電位差は、図5(b)に示すように、ソース電極112に近づくにつれ大きくなり、等電位線の間隔がドレイン電極111近傍に比べ狭くなっている。この電位差の偏りは、電界強度の偏りとして表れ、ソース電極112近傍が最も電界強度が大きくなる。ここで、ドレイン電極111とソース電極112との電位差は、電界強度の積分値であり、図5(b)のグラフにおいて斜線部の領域の面積Vbとして表される。   Although the resistor 913 is provided in order to reduce the concentration of the electric field between the drain electrode 111 and the source electrode 112, the potential difference between adjacent turns in the resistor 913 is as shown in FIG. The distance between the equipotential lines becomes narrower as compared with the vicinity of the drain electrode 111. This bias in potential difference appears as a bias in electric field strength, and the electric field strength is greatest near the source electrode 112. Here, the potential difference between the drain electrode 111 and the source electrode 112 is an integral value of the electric field strength, and is represented as the area Vb of the shaded area in the graph of FIG.

MOSFET900の耐圧は、最も電界強度の大きいところが構造上耐えうる電界強度の限界値Emaxを超えないように定められているので、ソース電極112近傍の電界強度に基づいて定められることになる。このとき、図5(b)のグラフに示すように、ドレイン電極111近傍の電界強度は、電界強度の限界値Emaxに対して十分余裕があり、耐圧を改善させる余地があった。   The breakdown voltage of MOSFET 900 is determined based on the electric field strength in the vicinity of the source electrode 112 because the portion with the highest electric field strength is determined not to exceed the limit value Emax of the electric field strength that can withstand the structure. At this time, as shown in the graph of FIG. 5B, the electric field strength in the vicinity of the drain electrode 111 has a sufficient margin with respect to the limit value Emax of the electric field strength, and there is room for improving the breakdown voltage.

本発明は、上記問題を解決すべくなされたもので、その目的は、耐圧特性を改善した半導体装置を提供することにある。   The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor device having improved breakdown voltage characteristics.

(1)上記問題を解決するために、本発明は、半導体基板に形成された第1電極と、該第1電極の周囲に形成された環形状の第2電極と、該第1電極及び該第2電極に接続された抵抗体とを備え、前記抵抗体は、前記第1電極の周囲に螺旋状に配置されると共に、該抵抗体の離間間隔が前記第1電極からの距離に応じて広くなる部位を有することを特徴とする半導体装置である。
(2)また、本発明は、上記記載の発明において、前記抵抗体は、渦巻きの間隔が前記第1電極から離れるにつれて広くなることを特徴とする。
(3)また、本発明は、上記記載の発明において、前記抵抗体の形状は、自己相似形状であることを特徴とする。
(4)前記抵抗体の渦巻き形状は、前記第1電極の中心を原点とした極座標系において、該抵抗体と前記第1電極とが接続する接続点と該原点とを結ぶ直線に対する偏角θ、及び、前記第1電極の中心からの距離Rが、
R=a・b^θ
(但し、aは前記第1電極の半径、bは任意の定数)の関係を満たす対数螺旋であることを特徴とする。
(5)また、本発明は、上記記載の発明において、前記第1電極は円形状に形成され、前記第2電極は円環形状に形成されることを特徴とする。
(1) In order to solve the above problem, the present invention provides a first electrode formed on a semiconductor substrate, a ring-shaped second electrode formed around the first electrode, the first electrode, A resistor connected to the second electrode, and the resistor is spirally disposed around the first electrode, and the spacing between the resistors is in accordance with the distance from the first electrode. A semiconductor device is characterized by having a widened portion.
(2) Further, the present invention is characterized in that, in the above-described invention, the resistor is widened as a space between the spirals becomes farther from the first electrode.
(3) Further, the present invention is characterized in that, in the above-described invention, the shape of the resistor is a self-similar shape.
(4) The spiral shape of the resistor has a declination angle θ relative to a straight line connecting the origin and a connection point where the resistor and the first electrode are connected in a polar coordinate system with the center of the first electrode as the origin. And a distance R from the center of the first electrode is
R = a · b ^ θ
(Where a is the radius of the first electrode, and b is an arbitrary constant), and is a logarithmic spiral satisfying the relationship.
(5) Further, in the present invention described above, the present invention is characterized in that the first electrode is formed in a circular shape, and the second electrode is formed in a circular shape.

この発明によれば、電圧が印加された第1電極と第2電極との間に生じる電界は、電極間に配置された渦巻き形状の抵抗体における電圧降下の影響を受けて、特定の部位に集中することなく分布させることにより、高電圧を印加した際の電界の集中により半導体装置が破壊されることを防ぐことができ、半導体装置の耐圧特性を改善することができる。   According to the present invention, the electric field generated between the first electrode and the second electrode to which a voltage is applied is affected by the voltage drop in the spiral resistor disposed between the electrodes, and is applied to a specific part. By distributing without concentrating, the semiconductor device can be prevented from being destroyed by the concentration of the electric field when a high voltage is applied, and the breakdown voltage characteristics of the semiconductor device can be improved.

図1は、第1実施形態における半導体装置100の平面図、及び線A’B’に沿った断面図である。FIG. 1 is a plan view of the semiconductor device 100 according to the first embodiment and a cross-sectional view taken along the line A′B ′. 対数螺旋を形状として有する抵抗体113を示す図である。It is a figure which shows the resistor 113 which has a logarithmic spiral as a shape. 第2実施形態の半導体装置200の構成を示す平面図である。It is a top view which shows the structure of the semiconductor device 200 of 2nd Embodiment. 第3実施形態における半導体装置300を示す平面図である。It is a top view which shows the semiconductor device 300 in 3rd Embodiment. 高耐圧のMOSFET900の平面図及び線ABに沿った断面図である。FIG. 6 is a plan view of a high breakdown voltage MOSFET 900 and a cross-sectional view taken along line AB.

以下、本発明の実施形態における半導体装置を図面を参照して説明する。   Hereinafter, a semiconductor device in an embodiment of the present invention will be described with reference to the drawings.

<第1実施形態>
図1は、第1実施形態における半導体装置100の平面図、及び線A’B’に沿った断面図である。ここで、半導体装置100がMOSFETの場合について説明する。図1(a)は、半導体装置100の平面図である。図1(b)は、線A’B’に沿った半導体装置100の断面図、電極間に電圧を印加した際の等電位線、及び電極間の電界を示すグラフを示す図である。
図1(a)に示すように、半導体装置100には、n型の半導体基板101上に円形のドレイン電極111と、環状のソース電極112とが形成され、ドレイン電極111とソース電極112との間に、それぞれの電極に接続された抵抗体113が配置されている。
<First Embodiment>
FIG. 1 is a plan view of the semiconductor device 100 according to the first embodiment and a cross-sectional view taken along line A′B ′. Here, a case where the semiconductor device 100 is a MOSFET will be described. FIG. 1A is a plan view of the semiconductor device 100. FIG. 1B is a cross-sectional view of the semiconductor device 100 taken along line A′B ′, a graph showing equipotential lines when a voltage is applied between the electrodes, and an electric field between the electrodes.
As shown in FIG. 1A, in the semiconductor device 100, a circular drain electrode 111 and an annular source electrode 112 are formed on an n-type semiconductor substrate 101, and the drain electrode 111 and the source electrode 112 are Between them, the resistors 113 connected to the respective electrodes are arranged.

抵抗体113は、ドレイン電極111から外周部に設けられたソース電極112に向かって渦巻き形状に配置されている。また、抵抗体113には、抵抗値の高い材料、例えば、ポリシリコンや、厚みを薄くした金属、多結晶半導体、酸化金属、セラミックス、ガラス、及び伝導性高分子などが用いられる。なお、抵抗体113以外の部位は、図5に示した構成と同じであるので、該当する箇所には同じ符号(101〜112、114)を付して、その説明を省略する。   The resistor 113 is arranged in a spiral shape from the drain electrode 111 toward the source electrode 112 provided on the outer periphery. For the resistor 113, a material having a high resistance value, for example, polysilicon, a thin metal, a polycrystalline semiconductor, a metal oxide, ceramics, glass, a conductive polymer, or the like is used. In addition, since parts other than the resistor 113 are the same as the configuration shown in FIG. 5, the corresponding parts are denoted by the same reference numerals (101 to 112, 114), and description thereof is omitted.

ここで、抵抗体113の形状は、ドレイン電極111からの距離が大きくなるにつれて抵抗体113の渦巻きの間隔が広く、すなわち、外周側ほど渦巻きの径が広くなる対数螺旋である。この対数螺旋は、次式(1)により示される曲線である。
R=a・bθ …(1)
但し、θは、ドレイン電極111の中心を原点とした極座標系において、ドレイン電極111及び抵抗体113を接続する接続点と、原点とを結ぶ直線に対する偏角である。Rは、極座標系における原点からの距離であり、aはドレイン電極111の半径であり、bは、対数螺旋の渦巻きの密度を定める任意の定数である。
Here, the shape of the resistor 113 is a logarithmic spiral in which the distance between the spirals of the resistor 113 increases as the distance from the drain electrode 111 increases, that is, the spiral diameter increases toward the outer peripheral side. This logarithmic spiral is a curve represented by the following equation (1).
R = a · b θ (1)
However, θ is a deviation angle with respect to a straight line connecting the connection point connecting the drain electrode 111 and the resistor 113 to the origin in the polar coordinate system with the center of the drain electrode 111 as the origin. R is the distance from the origin in the polar coordinate system, a is the radius of the drain electrode 111, and b is an arbitrary constant that determines the density of the spiral of the logarithmic spiral.

図2は、対数螺旋を形状として有する抵抗体113を示す図である。原点Oからの点a、点b、及び点cまでの距離それぞれをr1、r2、r3とする。但し、抵抗体113の電気抵抗率は一定とする。
このとき、点aから点bまでの抵抗体113の長さLabと、点aから点bまでの距離Δabと、点bから点cまでの抵抗体113の長さLbcと、点bから点cまでの距離Δbcとは、次式(2)〜(5)のように表される。
FIG. 2 is a diagram showing a resistor 113 having a logarithmic spiral as a shape. The distances from the origin O to the points a, b, and c are r1, r2, and r3, respectively. However, the electrical resistivity of the resistor 113 is constant.
At this time, the length Lab of the resistor 113 from the point a to the point b, the distance Δab from the point a to the point b, the length Lbc of the resistor 113 from the point b to the point c, and the point b to the point b The distance Δbc to c is expressed by the following equations (2) to (5).

Lab≒2π{(r1+r2)/2} …(2)
Δab=r2−r1 …(3)
Lbc≒2π{(r2+r3)/2} …(4)
Δbc=r3−r2 …(5)
Lab≈2π {(r1 + r2) / 2} (2)
Δab = r2-r1 (3)
Lbc≈2π {(r2 + r3) / 2} (4)
Δbc = r3-r2 (5)

ここで、点T1と点T2とに電圧を印加したときの抵抗体113に流れる電流が一定であれば、抵抗値は、電位差に比例し、点aと点bとの電圧差Vab、及び点bと点cとの電圧差Vbcは、それぞれの点の間の抵抗体113の長さに比例する。
Vab∝Lab …(6)
Vbc∝Lbc …(7)
なお、∝は、左辺が右辺に対して比例することを意味する。
Here, if the current flowing through the resistor 113 when a voltage is applied to the point T1 and the point T2 is constant, the resistance value is proportional to the potential difference, the voltage difference Vab between the point a and the point b, and the point The voltage difference Vbc between b and point c is proportional to the length of the resistor 113 between each point.
Vab∝Lab (6)
Vbc∝Lbc (7)
Note that ∝ means that the left side is proportional to the right side.

また、点aと点bとの間の電界Eab、及び点bと点cとの間の電界Ebcは、次式(8)、(9)のように表される。
Eab=Vab/Δab …(8)
Ebc=Vbc/Δbc …(9)
Further, the electric field Eab between the point a and the point b and the electric field Ebc between the point b and the point c are expressed by the following equations (8) and (9).
Eab = Vab / Δab (8)
Ebc = Vbc / Δbc (9)

電界Eabと電界Ebcとが同じ場合、以下の次式(10)が成り立つ。
Vab/Δab=Vbc/Δbc …(10)
ここで、式(10)に式(2)〜(7)を代入すると、次式(11)となる。
(r1+r2)/(r2−r1)=(r2+r3)/(r3−r2) …(11)
When the electric field Eab and the electric field Ebc are the same, the following equation (10) is established.
Vab / Δab = Vbc / Δbc (10)
Here, when the equations (2) to (7) are substituted into the equation (10), the following equation (11) is obtained.
(R1 + r2) / (r2-r1) = (r2 + r3) / (r3-r2) (11)

式(11)を展開して整理すると、
r1/r2=r2/r3 …(12)
となる。電界強度が一定の場合、抵抗体113の形状は、式(12)で示されるように一定の比率で半径が拡大する渦巻きとなる。このような渦巻きは、一般に対数螺旋として知られており、極座標系において、式(1)により表される。
If formula (11) is expanded and arranged,
r1 / r2 = r2 / r3 (12)
It becomes. When the electric field strength is constant, the shape of the resistor 113 is a spiral having a radius that expands at a constant ratio, as shown in Expression (12). Such a spiral is generally known as a logarithmic spiral and is represented by the formula (1) in the polar coordinate system.

対数螺旋の形状を有する抵抗体113を配置することにより、ドレイン電極111とソース電極112との間における電位の変化を、図1(b)に示すように一定にすることができ、電界強度の分布を均一にすることができる。その結果、ドレイン電極111の近傍からソース電極112の近傍に亘って、半導体装置100の構造上耐えうる上限に近い電界を加えることができ、耐圧特性を改善させることができる。   By arranging the resistor 113 having a logarithmic spiral shape, the potential change between the drain electrode 111 and the source electrode 112 can be made constant as shown in FIG. The distribution can be made uniform. As a result, an electric field close to the upper limit that can be tolerated in the structure of the semiconductor device 100 can be applied from the vicinity of the drain electrode 111 to the vicinity of the source electrode 112, and the breakdown voltage characteristics can be improved.

また、耐圧特性を改善するために電極間の距離を広げずとも、対数螺旋の形状を有する抵抗体113を配置することにより耐圧特性を改善することができ、半導体装置100の小型化を図ることができる。   In addition, without increasing the distance between the electrodes in order to improve the withstand voltage characteristics, the withstand voltage characteristics can be improved by arranging the resistor 113 having a logarithmic spiral shape, and the semiconductor device 100 can be downsized. Can do.

なお、本実施形態では、半導体装置100がMOSFETである場合について説明したが、MOSFETに限らず、例えば、ダイオードのアノードとカソードとの間に対数螺旋形状の抵抗体を設けて高耐圧化を図ってもよい。また、二つの電極と、当該電極に接続された抵抗体を有する抵抗素子に対して、抵抗体を対数螺旋形状にすることにより、抵抗素子の高耐圧化を図ってもよい。このように、様々な半導体装置に適用することで、電極間に生じる電界が偏ることを防ぐことができ、耐圧特性の改善を図ることができる。   In the present embodiment, the case where the semiconductor device 100 is a MOSFET has been described. However, the present invention is not limited to a MOSFET. For example, a logarithmic spiral resistor is provided between an anode and a cathode of a diode to increase the breakdown voltage. May be. Further, the resistance element may have a high withstand voltage by forming the resistor in a logarithmic spiral shape with respect to the resistance element having two electrodes and a resistor connected to the electrodes. In this manner, by applying to various semiconductor devices, it is possible to prevent the electric field generated between the electrodes from being biased, and to improve the breakdown voltage characteristics.

<第2実施形態>
図3は、第2実施形態の半導体装置200の構成を示す平面図である。半導体装置200は、第1実施形態の半導体装置100の変形例であり、抵抗体113に替えて、p型の領域213aとn型の領域213bとが交互に設けられたポリシリコン配線213を備えたものである。上記の点を除いて、半導体装置200の構成は、半導体装置100の構成と同じであるので、その説明を省略する。
ポリシリコン配線213は、第1実施形態の半導体装置100と同様に、ドレイン電極111と、ソース電極112との間に設けられると共に、その形状は、対数螺旋となっている。
Second Embodiment
FIG. 3 is a plan view showing the configuration of the semiconductor device 200 of the second embodiment. The semiconductor device 200 is a modification of the semiconductor device 100 of the first embodiment, and includes a polysilicon wiring 213 in which p-type regions 213a and n-type regions 213b are alternately provided in place of the resistor 113. It is a thing. Except for the above points, the configuration of the semiconductor device 200 is the same as the configuration of the semiconductor device 100, and thus the description thereof is omitted.
Like the semiconductor device 100 of the first embodiment, the polysilicon wiring 213 is provided between the drain electrode 111 and the source electrode 112, and the shape thereof is a logarithmic spiral.

半導体装置200は、抵抗体113に替えて、複数段のpnダイオードを有するポリシリコン配線213を備えるようにしたので、pnダイオードの逆方向飽和電流により、流れる電流を一定量とすることができ、半導体装置100のリーク電流を削減することができ、消費電力を低下させることができる。   Since the semiconductor device 200 includes the polysilicon wiring 213 having a plurality of stages of pn diodes instead of the resistor 113, the flowing current can be made constant by the reverse saturation current of the pn diode, Leakage current of the semiconductor device 100 can be reduced and power consumption can be reduced.

<第3実施形態>
図4は、第3実施形態における半導体装置300を示す平面図である。半導体装置300は、高電圧回路301と、低電圧回路302と、低位電極303と、抵抗体304とを備える。
<Third Embodiment>
FIG. 4 is a plan view showing a semiconductor device 300 according to the third embodiment. The semiconductor device 300 includes a high voltage circuit 301, a low voltage circuit 302, a low potential electrode 303, and a resistor 304.

高電圧回路301は、基準電位、例えば、接地電位に対して数百[V]〜1000[V]の電圧の信号を出力する回路である。低電圧回路302は、高電圧回路301を制御する信号を出力する。また、低電圧回路302の内部で用いられる電圧は、接地電位[V]に対して数[V]の電圧である。
低位電極303は、接地電位を供給する電極である。抵抗体304は、高電圧回路301と低位電極303とを接続する。また、抵抗体304の形状は、第1実施形態の抵抗体113と同様に、対数螺旋である。
The high voltage circuit 301 is a circuit that outputs a signal having a voltage of several hundred [V] to 1000 [V] with respect to a reference potential, for example, a ground potential. The low voltage circuit 302 outputs a signal for controlling the high voltage circuit 301. The voltage used in the low voltage circuit 302 is several [V] with respect to the ground potential [V].
The lower electrode 303 is an electrode that supplies a ground potential. The resistor 304 connects the high voltage circuit 301 and the low level electrode 303. Moreover, the shape of the resistor 304 is a logarithmic spiral, like the resistor 113 of the first embodiment.

半導体装置300は、上述のように電圧が異なる2つの回路、高電圧回路301と低電圧回路302とを備え、高電圧回路301の高電位側の電極と、低位電極303とを対数螺旋形状の抵抗体304により接続するようにしている。これにより、高電圧回路301と低位電極303との間に生じる電界を均一にし、電界強度が集中することを防ぐことができる。また、抵抗体304により、高電圧回路301近傍の電界を安定させて低電圧回路302に与える影響を削減することができるので、高電圧回路301と低電圧回路301とを同一のシリコン基板上に構成してモノリシック化を容易にすることができる。   The semiconductor device 300 includes two circuits having different voltages, the high voltage circuit 301 and the low voltage circuit 302, as described above, and a high potential side electrode of the high voltage circuit 301 and a low potential electrode 303 are formed in a logarithmic spiral shape. The resistor 304 is connected. As a result, the electric field generated between the high voltage circuit 301 and the lower electrode 303 can be made uniform and concentration of the electric field can be prevented. In addition, since the electric field in the vicinity of the high voltage circuit 301 can be stabilized by the resistor 304 and the influence on the low voltage circuit 302 can be reduced, the high voltage circuit 301 and the low voltage circuit 301 are placed on the same silicon substrate. This makes it easy to make monolithic.

なお、上述の第1実施形態から第3実施形態において、抵抗体113(304)及びポリシリコン配線213の螺旋の間隔を全体的に密にして抵抗体113全体の抵抗値を大きくしてもよい。それにより、抵抗体113に流れる電流(リーク電流)を小さくすることができ、消費電力を削減することができる。   In the first to third embodiments described above, the resistance of the resistor 113 as a whole may be increased by increasing the overall distance between the spirals of the resistor 113 (304) and the polysilicon wiring 213. . Thereby, the current (leakage current) flowing through the resistor 113 can be reduced, and power consumption can be reduced.

また、上述の第1実施形態から第3実施形態において、抵抗体113(304)及びポリシリコン配線213は、全体が対数螺旋の形状を有している場合を説明したが、抵抗体113(304)及びポリシリコン配線213の最外周を含む外周側の一部分が対数螺旋の形状を有し、他の部分が対数螺旋以外の形状、例えば、内周側の渦巻きの間隔が等間隔であってもよい。この場合、少なくともソース電極112及び低位電極303近傍における電界の集中を避けることができ半導体装置の耐圧特性の改善を図ることができる。ここで、ソース電極112及び低位電極303近傍とは、少なくとも、抵抗体113(304)及びポリシリコン配線213において、ソース電極112及び低位電極303までの直線距離が、ドレイン電極111及び高電圧回路301までの直線距離よりも短い範囲のことを示す。   In the first to third embodiments described above, the resistor 113 (304) and the polysilicon wiring 213 have been described as having a logarithmic spiral shape as a whole. However, the resistor 113 (304 ) And a part on the outer peripheral side including the outermost periphery of the polysilicon wiring 213 has a logarithmic spiral shape, and the other part has a shape other than the logarithmic spiral, for example, the spirals on the inner peripheral side are equally spaced. Good. In this case, at least the concentration of the electric field in the vicinity of the source electrode 112 and the lower electrode 303 can be avoided, and the breakdown voltage characteristics of the semiconductor device can be improved. Here, in the vicinity of the source electrode 112 and the lower electrode 303, at least in the resistor 113 (304) and the polysilicon wiring 213, the linear distance to the source electrode 112 and the lower electrode 303 is the drain electrode 111 and the high voltage circuit 301. This indicates a range shorter than the straight line distance up to.

なお、上述の第1実施形態から第3実施形態においては、対数螺旋の形状を適用することにより、電極間に生じる電界の強度を均一にしたが、抵抗体113(304)及びポリシリコン配線213に対して対数螺旋の形状を用いずに、抵抗体113(304)及びポリシリコン配線の太さを外周部に近づくにしたがい太くして、抵抗値を変化させて電極間の電界の強度を均一にするようにしてもよい。   In the first to third embodiments described above, the intensity of the electric field generated between the electrodes is made uniform by applying the logarithmic spiral shape. However, the resistor 113 (304) and the polysilicon wiring 213 are used. On the other hand, without using a logarithmic spiral shape, the thickness of the resistor 113 (304) and the polysilicon wiring is increased as it approaches the outer peripheral portion, and the resistance value is changed to make the electric field strength between the electrodes uniform. You may make it.

例えば、図5の抵抗体913において、点913aと点913bとの電位差と、点931bと点913cとの電位差と、点913cと点913dとの電位差とそれぞれが同じになるように外周方向に向かって抵抗体913を太くし、点913aから点913bまでの抵抗値と、点913bから点913cまでの抵抗値と、点913cから点913dまでの抵抗値とを同じにする。これにより、周回の間隔が等間隔の渦巻きであっても、対数螺旋と同様の効果を得ることができる。   For example, in the resistor 913 of FIG. 5, the potential difference between the points 913a and 913b, the potential difference between the points 931b and 913c, and the potential difference between the points 913c and 913d are directed in the outer circumferential direction. The resistor 913 is thickened so that the resistance value from the point 913a to the point 913b, the resistance value from the point 913b to the point 913c, and the resistance value from the point 913c to the point 913d are the same. Thereby, even if it is a spiral of equal intervals, the same effect as a logarithmic spiral can be obtained.

なお、上述の第1実施形態から第3実施形態において、抵抗体113(304)及びポリシリコン配線213の形状は、円を基にした渦巻き形状の場合を示したが、楕円又は長円環状(レーストラック状)を基にした渦巻き形状によりドレイン電極111及び高電圧回路301を巻回する構成としてもよい。この場合、抵抗体113(304)の隣接する周回の間隔は、中心からの離れるにつれて広くなる形状を有する。また、抵抗体113(304)の形状は、自己相似形状である。それにより、楕円形状又は長円環状に配置された抵抗体113(304)の隣接する周回の間の電界分布は、対数螺旋形状の場合と同様に、均等になり電界の集中を防ぐことができ、耐圧特性を改善することができる。   In the first to third embodiments described above, the resistor 113 (304) and the polysilicon wiring 213 have a spiral shape based on a circle. The drain electrode 111 and the high voltage circuit 301 may be wound in a spiral shape based on a racetrack. In this case, the interval between adjacent turns of the resistor 113 (304) has a shape that becomes wider as the distance from the center increases. The shape of the resistor 113 (304) is a self-similar shape. As a result, the electric field distribution between adjacent turns of the resistor 113 (304) arranged in an elliptical shape or an oval shape is uniform, and the concentration of the electric field can be prevented, as in the case of the logarithmic spiral shape. The withstand voltage characteristics can be improved.

100…半導体装置、101…半導体基板、102…ベース領域、103…オフセット領域、104…オフセット領域、105…ソース領域、106…領域、107…ドレイン領域、108…ゲート酸化膜、109…フィールド酸化膜、110…ゲート電極、111…ドレイン電極、112…ソース電極、113…抵抗体、114…絶縁層間膜、200…半導体装置、213…ポリシリコン配線、213a…p型の領域、213b…n型の領域、300…半導体装置、301…高電圧回路、302…低電圧回路、303…低位電極、304…抵抗体、900…MOSFET、913…抵抗体   DESCRIPTION OF SYMBOLS 100 ... Semiconductor device, 101 ... Semiconductor substrate, 102 ... Base region, 103 ... Offset region, 104 ... Offset region, 105 ... Source region, 106 ... Region, 107 ... Drain region, 108 ... Gate oxide film, 109 ... Field oxide film 110 ... Gate electrode, 111 ... Drain electrode, 112 ... Source electrode, 113 ... Resistor, 114 ... Insulating interlayer film, 200 ... Semiconductor device, 213 ... Polysilicon wiring, 213a ... p-type region, 213b ... n-type Region 300 semiconductor device 301 high voltage circuit 302 low voltage circuit 303 low electrode 304 resistor 900 MOSFET 913 resistor

Claims (5)

半導体基板に形成された第1電極と、該第1電極の周囲に形成された環形状の第2電極と、該第1電極及び該第2電極に接続された抵抗体とを備え、
前記抵抗体は、前記第1電極の周囲に渦巻き形状に配置されると共に、前記第2電極近傍の外周側の渦巻きの間隔が、前記第1電極に接続する内周側の渦巻きの間隔よりも広い
ことを特徴とする半導体装置。
A first electrode formed on a semiconductor substrate; an annular second electrode formed around the first electrode; and a resistor connected to the first electrode and the second electrode.
The resistor is arranged in a spiral shape around the first electrode, and an interval between spirals on the outer peripheral side in the vicinity of the second electrode is larger than an interval between spirals on the inner peripheral side connected to the first electrode. A semiconductor device characterized by its large size.
前記抵抗体は、渦巻きの間隔が前記第1電極から離れるにつれて広くなる
ことを特徴とする請求項1に記載の半導体装置。
The semiconductor device according to claim 1, wherein the resistor has a wider spiral distance as the distance from the first electrode increases.
前記抵抗体の形状は、自己相似形状である
ことを特徴とする請求項1又は請求項2に記載の半導体装置。
The semiconductor device according to claim 1, wherein the resistor has a self-similar shape.
前記抵抗体の渦巻き形状は、前記第1電極の中心を原点とした極座標系において、該抵抗体と前記第1電極とが接続する接続点と該原点とを結ぶ直線に対する偏角θ、及び、前記第1電極の中心からの距離Rが、
R=a・b^θ (但し、aは前記第1電極の半径、bは任意の定数)
の関係を満たす対数螺旋である
ことを特徴とする請求項1から請求項3いずれか1項に記載の半導体装置。
The spiral shape of the resistor has a declination angle θ relative to a straight line connecting the origin and a connection point where the resistor and the first electrode are connected in a polar coordinate system with the center of the first electrode as the origin, and The distance R from the center of the first electrode is
R = a · b ^ θ (where a is the radius of the first electrode and b is an arbitrary constant)
The semiconductor device according to claim 1, wherein the semiconductor device is a logarithmic spiral satisfying the relationship:
前記第1電極は円形状に形成され、前記第2電極は円環形状に形成される
ことを特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置。
5. The semiconductor device according to claim 1, wherein the first electrode is formed in a circular shape, and the second electrode is formed in an annular shape.
JP2009198423A 2009-08-28 2009-08-28 Semiconductor device Pending JP2011049469A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009198423A JP2011049469A (en) 2009-08-28 2009-08-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009198423A JP2011049469A (en) 2009-08-28 2009-08-28 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2011049469A true JP2011049469A (en) 2011-03-10

Family

ID=43835487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009198423A Pending JP2011049469A (en) 2009-08-28 2009-08-28 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2011049469A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012121273A1 (en) 2011-03-07 2012-09-13 味の素株式会社 Salty taste enhancer
JP2012221976A (en) * 2011-04-04 2012-11-12 Toyota Central R&D Labs Inc Semiconductor device
JP2015230965A (en) * 2014-06-05 2015-12-21 ルネサスエレクトロニクス株式会社 Semiconductor device
CN111584482A (en) * 2019-02-19 2020-08-25 半导体元件工业有限责任公司 Semiconductor device and method of forming resistor of semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012121273A1 (en) 2011-03-07 2012-09-13 味の素株式会社 Salty taste enhancer
JP2012221976A (en) * 2011-04-04 2012-11-12 Toyota Central R&D Labs Inc Semiconductor device
JP2015230965A (en) * 2014-06-05 2015-12-21 ルネサスエレクトロニクス株式会社 Semiconductor device
CN105280612A (en) * 2014-06-05 2016-01-27 瑞萨电子株式会社 Semiconductor device
CN111584482A (en) * 2019-02-19 2020-08-25 半导体元件工业有限责任公司 Semiconductor device and method of forming resistor of semiconductor device
US11152356B2 (en) * 2019-02-19 2021-10-19 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor

Similar Documents

Publication Publication Date Title
JP4797203B2 (en) Semiconductor device
US9219142B2 (en) Semiconductor device having element region and termination region surrounding element region
US7564072B2 (en) Semiconductor device having junction termination extension
US10043872B2 (en) Semiconductor device
US10074723B1 (en) Field plate trench FET and a semiconductor component
US10438946B2 (en) Semiconductor device and electrical apparatus
US10439038B2 (en) Semiconductor device and electrical apparatus
US20100258840A1 (en) Semiconductor device
US9818743B2 (en) Power semiconductor device with contiguous gate trenches and offset source trenches
JP2005217152A (en) Semiconductor device
US20150243744A1 (en) Semiconductor device
JP2011049469A (en) Semiconductor device
JP2006269633A (en) Semiconductor device for power
US10396167B2 (en) Semiconductor device
JP2012212842A (en) Semiconductor device
US8921945B2 (en) High-voltage power transistor using SOI technology
JP2017208420A (en) Semiconductor device
JP2013084912A (en) Semiconductor device
JP6471811B2 (en) Semiconductor device
JP5810736B2 (en) Semiconductor device
US9018640B1 (en) Silicon carbide power device equipped with termination structure
US20230090314A1 (en) Semiconductor device
JP4547790B2 (en) Semiconductor device
JP5267510B2 (en) Semiconductor device
US9882043B2 (en) Semiconductor device with trench termination structure