JP2011044798A - Apparatus and method for processing filter, optical recording medium drive unit, and evaluation value measuring method - Google Patents

Apparatus and method for processing filter, optical recording medium drive unit, and evaluation value measuring method Download PDF

Info

Publication number
JP2011044798A
JP2011044798A JP2009190124A JP2009190124A JP2011044798A JP 2011044798 A JP2011044798 A JP 2011044798A JP 2009190124 A JP2009190124 A JP 2009190124A JP 2009190124 A JP2009190124 A JP 2009190124A JP 2011044798 A JP2011044798 A JP 2011044798A
Authority
JP
Japan
Prior art keywords
value
digit
tap coefficient
settable
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009190124A
Other languages
Japanese (ja)
Inventor
Tatsuya Tateno
竜也 立野
Hidetaka Kodama
英隆 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009190124A priority Critical patent/JP2011044798A/en
Publication of JP2011044798A publication Critical patent/JP2011044798A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain an effect equivalent to one to be obtained when a tap coefficient is extended without extending the bit width of the tap coefficient settable in a multiplier in a digital filter. <P>SOLUTION: A target tap coefficient made to be a numeric value in which the number of digits of a lower digit side is larger than that of a settable tap coefficient settable in the multiplier is set. Then, a partial value of settable digits being a numeric value of a part to be the minimum digit or more of the settable tap coefficient and an added numeric value of the minimum digit obtained by adding 1 to the value of the minimum digit with respect to the partial value of settable digits in the target tap coefficient are set in the multiplier such that a setting ratio on the time base thereof is a setting ratio corresponding to a settable numeric value less than the minimum digit being a numeric value of a part to be a digit side lower than the settable digit part in the target tap coefficient. Consequently, an effect equivalent to one to be obtained when a tap coefficient is extended is obtained. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、デジタルフィルタを備えて入力信号についてのフィルタ処理を行うフィルタ処理装置とその方法に関する。
また、光記録媒体からの再生信号に基づき信号品質の評価指標となる品質評価値の測定を行う光記録媒体駆動装置とその評価値測定方法に関する。
The present invention relates to a filter processing apparatus that includes a digital filter and performs filter processing on an input signal, and a method thereof.
The present invention also relates to an optical recording medium driving apparatus that measures a quality evaluation value that is an evaluation index of signal quality based on a reproduction signal from an optical recording medium, and an evaluation value measuring method thereof.

特開2008−47181号公報JP 2008-471181 A 特開平5−55875号公報JP-A-5-55875

光の照射により記録信号の再生が行われる光ディスク記録媒体として、例えばBD(Blu-ray Disc:登録商標)などのいわゆる高記録密度ディスクが普及している。
このような高記録密度ディスクについては、その記録情報の再生にあたりPRML(Partial Response Maximum Likelihood)復号(パーシャルレスポンス最尤復号)が行われる場合がある。
A so-called high recording density disc such as a BD (Blu-ray Disc: registered trademark) is widely used as an optical disc recording medium on which a recording signal is reproduced by light irradiation.
For such a high recording density disc, PRML (Partial Response Maximum Likelihood) decoding (partial response maximum likelihood decoding) may be performed in reproducing the recorded information.

周知のようにPRML復号方式は、再生信号との間のユークリッド距離が最小となるパーシャルレスポンス系列を検出する方式であり、パーシャルレスポンスという過程と最尤検出という過程とが組み合わされた技術となる。
パーシャルレスポンス系列は、ビット系列にターゲットレスポンスで定義される重み付け加算を施すことで得られる。光ディスクシステムにおいてはPR(1,2,2,1)が良く用いられ、これはビット系列に1,2,2,1の重みを付けて加算した値をパーシャルレスポンス値として返すものである。
As is well known, the PRML decoding method is a method for detecting a partial response sequence that minimizes the Euclidean distance from a reproduction signal, and is a technique in which a process of partial response and a process of maximum likelihood detection are combined.
The partial response sequence is obtained by applying a weighted addition defined by the target response to the bit sequence. In the optical disk system, PR (1, 2, 2, 1) is often used, and this returns a value obtained by adding a weight of 1, 2, 2, 1 to the bit sequence as a partial response value.

PRML復号を行うにあたっては、再生信号に対して所定のPR特性が与えられるべく、再生信号にイコライジング処理(PR等化処理)を施すようにされる。
PRML復号では、上記最尤検出としてビタビ検出を行うが、このビタビ検出では、上記イコライジング処理によりパーシャルレスポンスの過程となるように調整された再生信号を入力し、当該再生信号と、想定され得るビット系列のパーシャルレスポンスとの間のユークリッド距離を調べ、その距離が最も近くなるビット系列を検出結果として得るものである。
In performing PRML decoding, equalization processing (PR equalization processing) is performed on the reproduction signal so that a predetermined PR characteristic is given to the reproduction signal.
In PRML decoding, Viterbi detection is performed as the maximum likelihood detection. In this Viterbi detection, a reproduction signal adjusted so as to become a partial response process by the equalizing process is input, and the reproduction signal and a bit that can be assumed The Euclidean distance between the partial responses of the sequences is examined, and the bit sequence having the closest distance is obtained as a detection result.

また、一方で光ディスクシステムでは、記録時において、いわゆるOPC(Optimum Power Control)やライトストラテジ調整などの、記録波形調整パラメータに関するキャリブレーション動作が行われる。   On the other hand, in the optical disk system, a calibration operation relating to recording waveform adjustment parameters such as so-called OPC (Optimum Power Control) and write strategy adjustment is performed during recording.

これら波形調整パラメータに関するキャリブレーション動作のうち、特にライトストラテジ調整を行う際には、記録信号品質を評価するための評価値として、例えば上記特許文献1などに開示されているdSAMなど、再生信号のエッジ位置の誤差を表す評価値が用いられる。   Among these calibration operations related to the waveform adjustment parameters, particularly when performing write strategy adjustment, as an evaluation value for evaluating the recording signal quality, for example, dSAM disclosed in the above-mentioned Patent Document 1 etc. An evaluation value representing an error of the edge position is used.

図8は、例えばBDなどの高記録密度ディスクに対応してPRML復号を行う光ディスクシステムにおいて、上記dSAMなどのエッジ位置の誤差を表す評価値を得るための従来例としての構成を示している。
先ず、上述したPRML復号を実現するための構成として、イコライザ100、ビタビ復号器101が備えられる。
イコライザ100は、デジタルサンプリングした再生信号(以下、再生信号DSとする)を入力し、当該再生信号DSに対し、FIRフィルタ100a(FIR:Finit Impulse Response)により所要の周波数特性を与えることで、上述したPR等化処理を行う。
FIG. 8 shows a configuration as a conventional example for obtaining an evaluation value representing an error of an edge position such as the dSAM in an optical disc system that performs PRML decoding corresponding to a high recording density disc such as a BD.
First, an equalizer 100 and a Viterbi decoder 101 are provided as a configuration for realizing the above-described PRML decoding.
The equalizer 100 receives a digitally sampled reproduction signal (hereinafter referred to as a reproduction signal DS) and gives the reproduction signal DS a desired frequency characteristic by an FIR filter 100a (FIR: Finit Impulse Response). The PR equalization process is performed.

上記イコライザ100による等化処理が施された上記再生信号DS(以下、等化信号ykと称する)は、ビタビ復号器101に供給される。
ビタビ復号器101は上記等化信号ykに基づくビタビ復号処理(最尤復号処理)を行って復号データDTを得る。
The reproduced signal DS (hereinafter referred to as equalized signal yk) that has been equalized by the equalizer 100 is supplied to the Viterbi decoder 101.
The Viterbi decoder 101 performs Viterbi decoding processing (maximum likelihood decoding processing) based on the equalized signal yk to obtain decoded data DT.

ここで、上記ビタビ復号器101により得られた復号データDTはイコライザ100に対しても供給される。これは、上記イコライザ100が、いわゆる適応等化処理を行うことによる。
すなわち後述もするが、この場合のイコライザ100は、上記復号データDT(ビット系列)に対して例えばPR(1、2,2,1)などの所定のPR特性に基づく重み付け加算を行って得た信号波形(パーシャルレスポンス系列)を目標波形とした等化処理を行うようにされている。
Here, the decoded data DT obtained by the Viterbi decoder 101 is also supplied to the equalizer 100. This is because the equalizer 100 performs so-called adaptive equalization processing.
That is, as will be described later, the equalizer 100 in this case is obtained by performing weighted addition based on predetermined PR characteristics such as PR (1, 2, 2, 1), for example, on the decoded data DT (bit series). Equalization processing is performed using a signal waveform (partial response series) as a target waveform.

また、上記イコライザ100により得られた等化信号ykは、評価器102に対しても供給される。
評価器102は、上記等化信号ykに基づき、上述したdSAMなどのエッジ位置の誤差を表す品質評価値を測定する。
具体的に、この場合の評価器102には、上記等化信号ykと再生クロックCK、及び復号データDTとに基づきマーク長ごとに上記品質評価値を測定するマーク長ごと評価値測定部102aと、当該マーク長ごと評価値測定部102aによりマーク長ごとに測定された評価値をマーク長ごとに平均化する平均化部102bとが設けられている。
なお確認のために述べておくと、測定した品質評価値を平均化するのは、評価値の精度・安定性を高めるためである。
また確認のために述べておくと、上記復号データDTは、マーク長ごと評価値測定部102aが、入力される等化信号ykのマーク長を識別するために用いられる。
The equalized signal yk obtained by the equalizer 100 is also supplied to the evaluator 102.
The evaluator 102 measures a quality evaluation value representing an error of the edge position such as dSAM described above based on the equalized signal yk.
Specifically, the evaluator 102 in this case includes an evaluation value measuring unit 102a for each mark length that measures the quality evaluation value for each mark length based on the equalized signal yk, the reproduction clock CK, and the decoded data DT. Further, an averaging unit 102b is provided for averaging the evaluation values measured for each mark length by the evaluation value measuring unit 102a for each mark length.
For confirmation, the measured quality evaluation values are averaged in order to increase the accuracy and stability of the evaluation values.
For confirmation, the decoded data DT is used by the evaluation value measuring unit 102a for each mark length to identify the mark length of the input equalized signal yk.

ここで、上述のようにこの場合のイコライザ100は適応等化処理を行うものとされているが、このような適応等化処理を行うことで、光ディスクの個体ごとの再生信号の周波数特性(及び位相特性)のばらつき等を効果的に吸収でき、再生信号品質の向上を図ることができる。
しかしながら、上述したライトストラテジ調整などのキャリブレーション動作を行う際には、このような適応等化処理が悪影響を与える虞がある。具体的に、ライトストラテジ調整では、例えば記録パルスエッジ位置など記録パラメータを変更しつつ光ディスク上の異なる位置で試し書きを行うなど、それぞれ異なる記録条件の設定下で試し書きを行い、それらの記録部分の評価値を得た結果に基づき、最適とされる記録条件を導出するようにされる。このような動作が行われる場合において、適応等化処理が行われてしまうと、記録条件の差が吸収されてしまう虞があり、その結果、適正な調整動作とすることができなくなってしまう虞がある。
Here, as described above, the equalizer 100 in this case is supposed to perform adaptive equalization processing. By performing such adaptive equalization processing, the frequency characteristics (and the reproduction signal frequency characteristics of each individual optical disk) Variation in phase characteristics) can be effectively absorbed, and the reproduction signal quality can be improved.
However, when performing a calibration operation such as the write strategy adjustment described above, such adaptive equalization processing may have an adverse effect. Specifically, in write strategy adjustment, for example, trial writing is performed under different recording conditions such as trial writing at different positions on the optical disk while changing recording parameters such as the recording pulse edge position, and those recording portions are recorded. On the basis of the result of obtaining the evaluation value, the optimum recording condition is derived. When such an operation is performed, if an adaptive equalization process is performed, a difference in recording conditions may be absorbed, and as a result, an appropriate adjustment operation may not be performed. There is.

このため、従来の光ディスクシステムでは、イコライザ100による等化処理について、通常のデータ再生時にのみタップ係数を可変とする適応等化処理を実行させるものとし、キャリブレーション動作時には、固定のタップ係数を用いた等化処理(つまりタップ係数不変の等化処理)を行うようにしている。   For this reason, in the conventional optical disk system, an adaptive equalization process in which the tap coefficient is made variable only during normal data reproduction is executed for the equalization process by the equalizer 100, and a fixed tap coefficient is used during the calibration operation. Equalization processing (i.e., tap coefficient invariant equalization processing) is performed.

このとき、キャリブレーション動作時に対応して設定する上記固定のタップ係数としては、例えば予め光ディスク上での適応等化処理のタップ係数収束結果を複数回且つ複数箇所で測定しておき、その結果を例外値排除(例えばソートして上下の値のいつくかを排除)及び平均化するなどして、所望のパーシャルレスポンス等化が為され、且つ記録条件の差が吸収されないようなタップ係数を求めておき、これを装置側に保持させておくことになる。   At this time, as the fixed tap coefficient set corresponding to the calibration operation, for example, the tap coefficient convergence result of the adaptive equalization process on the optical disc is measured in advance at a plurality of times and the result is obtained. Exceptional value elimination (for example, sorting to eliminate some of the upper and lower values) and averaging, etc., to find the tap coefficient so that the desired partial response equalization is performed and the difference in recording conditions is not absorbed This is to be held on the device side.

図9は、上記のようなタップ係数可変による適応等化処理と、固定タップ係数による等化処理のとの切り換えを行う場合に対応したイコライザ100の内部構成を例示している。
なおこの図では図8に示したビタビ復号器101も併せて示している。
FIG. 9 illustrates an internal configuration of the equalizer 100 corresponding to the case where switching between the adaptive equalization process using variable tap coefficients as described above and the equalization process using fixed tap coefficients is performed.
In this figure, the Viterbi decoder 101 shown in FIG. 8 is also shown.

図示するようにイコライザ100内において、再生信号DSは、FIRフィルタ100aに対して入力される。FIRフィルタ100aには、遅延回路105、乗算器106、及び加算器107が備えられる。この場合のFIRフィルタ100aとしては、図のように2つの遅延回路105A、105B、3つの乗算器106-1、106-2、106-3が備えられ、タップ数=3のFIRフィルタとされる。
このFIRフィルタ100aにおいては、図中の加算器107による加算結果が、等化信号ykとしてビタビ復号器101に供給される。
また、上記加算器107より出力された等化信号ykはタップ係数更新処理部108に対しても供給される。
As shown in the figure, within the equalizer 100, the reproduction signal DS is input to the FIR filter 100a. The FIR filter 100a includes a delay circuit 105, a multiplier 106, and an adder 107. In this case, the FIR filter 100a includes two delay circuits 105A and 105B and three multipliers 106-1, 106-2, and 106-3 as shown in the figure, and is an FIR filter with the number of taps = 3. .
In the FIR filter 100a, the addition result by the adder 107 in the figure is supplied to the Viterbi decoder 101 as an equalized signal yk.
The equalized signal yk output from the adder 107 is also supplied to the tap coefficient update processing unit 108.

タップ係数更新処理部108は、上記ビタビ復号器101から供給された復号データDTに対し例えば(1,2,2,1)などの所定のPR特性に基づく係数を重み付け加算して得た信号波形(パーシャルレスポンス系列)を目標波形として、該目標波形と等化信号ykの波形との誤差(つまり等化誤差)を計算し、該誤差を最小とするようなタップ係数を計算する。
このように計算されたタップ係数は、乗算器106-1、106-2、106-3のぞれぞれに対応して設けられたタップ係数設定部109-1、109-2、109-3に対して供給される。
The tap coefficient update processing unit 108 weights and adds a coefficient based on a predetermined PR characteristic such as (1, 2, 2, 1) to the decoded data DT supplied from the Viterbi decoder 101. Using (partial response series) as a target waveform, an error (that is, an equalization error) between the target waveform and the waveform of the equalized signal yk is calculated, and a tap coefficient that minimizes the error is calculated.
The tap coefficients calculated in this way are the tap coefficient setting units 109-1, 109-2, 109-3 provided corresponding to the multipliers 106-1, 106-2, 106-3, respectively. Supplied against.

タップ係数設定部109-1、109-2、109-3には、それぞれセレクタ111-1、111-2、111-3が備えられる。
これらのセレクタ111-1、111-2、111-3には、上記タップ係数更新処理部108からのタップ係数が入力されると共に、固定係数110-1、110-2、110-3が入力される。固定係数110-1、110-2、110-3は、上述のようにして予め求めておいた固定のタップ係数である。
The tap coefficient setting units 109-1, 109-2, and 109-3 are provided with selectors 111-1, 111-2, and 111-3, respectively.
These selectors 111-1, 111-2, and 111-3 receive the tap coefficients from the tap coefficient update processing unit 108 and the fixed coefficients 110-1, 110-2, and 110-3. The The fixed coefficients 110-1, 110-2, and 110-3 are fixed tap coefficients obtained in advance as described above.

各セレクタ109には、外部より再生/評価値測定識別信号が供給される。この再生/評価値測定識別信号は、通常再生状態であるかキャリブレーション動作に伴う評価値測定状態であるかの別を表す信号である。
各セレクタ109は、上記再生/評価値測定識別信号により通常再生状態である旨が示される場合は、タップ係数更新処理部108から供給されたタップ係数を選択出力する。
一方、上記再生/評価値測定識別信号により評価値測定状態である旨が示される場合は、固定係数110としてのタップ係数を選択出力する。
これにより、通常再生時に対応しては、再生信号品質の改善が図られれるべく適応等化処理を行うことができ、一方で評価値測定時には、予め定められた固定のタップ係数による等化処理が行われることで、所望のPR等化が為され且つ記録条件の差が吸収されずに適正なキャリブレーション動作が行われるようにすることができる。
Each selector 109 is supplied with a reproduction / evaluation value measurement identification signal from the outside. This reproduction / evaluation value measurement identification signal is a signal indicating whether the reproduction state is the normal reproduction state or the evaluation value measurement state accompanying the calibration operation.
Each selector 109 selects and outputs the tap coefficient supplied from the tap coefficient update processing unit 108 when the reproduction / evaluation value measurement identification signal indicates that it is in the normal reproduction state.
On the other hand, when the reproduction / evaluation value measurement identification signal indicates that the evaluation value is being measured, the tap coefficient as the fixed coefficient 110 is selectively output.
As a result, adaptive equalization processing can be performed so as to improve the reproduction signal quality in response to normal reproduction, while equalization processing using a predetermined fixed tap coefficient is performed during evaluation value measurement. By performing the above, it is possible to perform a desired PR equalization and perform a proper calibration operation without absorbing the difference in recording conditions.

確認のため、図8、図9に示した従来例としての構成により実現されるキャリブレーション時に対応した動作について、図10を参照して説明しておく。
この図10では、キャリブレーションに伴い、記録条件1、及び記録条件2としての2つの異なる記録条件について試し書きが行われる場合を例示している。
上述のように従来例においては、キャリブレーション動作時には固定のタップ係数が設定されるので、図のように記録条件1、記録条件2の何れの設定下においてもタップ係数の設定状態としては固定係数設定状態が維持される。
For confirmation, the operation corresponding to the calibration realized by the configuration of the conventional example shown in FIGS. 8 and 9 will be described with reference to FIG.
FIG. 10 illustrates a case where test writing is performed for two different recording conditions as recording condition 1 and recording condition 2 along with calibration.
As described above, in the conventional example, since a fixed tap coefficient is set during the calibration operation, the fixed coefficient is set as the tap coefficient setting state under either of the recording conditions 1 and 2 as shown in the figure. The setting state is maintained.

また、図からも明らかなように、評価器102は、各記録条件の設定下において、マーク長ごとのエッジ位置誤差の測定、及び測定したエッジ位置誤差をマーク長ごとに平均化する動作を行う。これにより記録条件ごとに、マーク長ごとの評価値(平均評価値)を得ることができる。   Further, as is clear from the figure, the evaluator 102 performs an operation of measuring an edge position error for each mark length and averaging the measured edge position error for each mark length under the setting of each recording condition. . Thereby, an evaluation value (average evaluation value) for each mark length can be obtained for each recording condition.

ところで、図9に示したイコライザ100において、等化処理の目標特性への等化精度(周波数・位相特性の分解能)は、FIRフィルタ100aのタップ数や、タップ係数のビット数(ビット幅)によって決定されるものとなる。すなわち、タップ数やタップ係数のビット数がより多ければ、目標特性への等化精度は向上し、逆に少なければ等化精度は低下する。   By the way, in the equalizer 100 shown in FIG. 9, the equalization accuracy (frequency / phase characteristic resolution) to the target characteristic of the equalization process depends on the number of taps of the FIR filter 100a and the number of bits of the tap coefficient (bit width). To be determined. That is, if the number of taps or the number of bits of the tap coefficient is larger, the equalization accuracy to the target characteristic is improved, and conversely if the number is smaller, the equalization accuracy is lowered.

一方で、特許文献1に開示されるdSAMなど、エッジ位置の誤差を表す評価値としては、ライトストラテジなどの記録パラメータの調整精度向上のために、場合によってはT/32やT/64(ここでTはチャネルビットを表す)といった非常に高い誤差検出精度が要求される。
このように高い誤差検出精度を実現するにあたっては、イコライザ100としては、PRML復号によるデータ再生で要求される等化精度よりも高い等化精度が得られるようにされる必要があり、これに伴い、FIRフィルタ100aのタップ数やタップ係数のビット数をデータ再生時に必要な分より増やすことが要求される。
On the other hand, evaluation values representing edge position errors such as dSAM disclosed in Patent Document 1 may be T / 32 or T / 64 (here, in order to improve the adjustment accuracy of recording parameters such as write strategy). And T represents a channel bit).
In order to realize such high error detection accuracy, the equalizer 100 needs to be able to obtain equalization accuracy higher than the equalization accuracy required for data reproduction by PRML decoding. Therefore, it is required to increase the number of taps of the FIR filter 100a and the number of bits of tap coefficients more than necessary for data reproduction.

しかしながら、デジタルフィルタにおいて、タップ数やタップ係数のビット数の増加は、デバイスのコストアップを助長する。特に、タップ係数のビット数を増やした場合には、一般的に乗算器106としてのデジタル乗算回路の規模は入力ビット数の増加に対し2のべき乗で増加する点を考慮すると、大幅なコストアップを招いてしまうことになる。   However, in a digital filter, an increase in the number of taps and the number of bits of tap coefficients helps increase the cost of the device. In particular, when the number of bits of the tap coefficient is increased, the cost of the digital multiplier circuit as the multiplier 106 is generally increased by considering that the scale of the digital multiplication circuit increases by a power of 2 with respect to the increase in the number of input bits. Will be invited.

本発明は上記のような問題点に鑑み為されたものであり、デジタルフィルタにおける乗算器に設定可能なタップ係数のビット幅を拡張することなく、タップ係数を拡張した場合と等価な効果が得られるようにすることを課題とする。   The present invention has been made in view of the above problems, and an effect equivalent to that obtained when the tap coefficient is expanded without expanding the bit width of the tap coefficient that can be set in the multiplier in the digital filter is obtained. The challenge is to make it possible.

上記課題の解決のために、本発明では、フィルタ処理装置として以下のように構成することとした。
すなわち、本発明のフィルタ処理装置は、デジタルフィルタを備えて入力信号に対してフィルタ処理を施すフィルタ処理装置であって、タップ係数が可変設定される乗算器を備える。
また、上記乗算器に設定可能な設定可能タップ係数よりも下桁側の桁数の多い数値とされた目標タップ係数を保持する目標タップ係数保持部を備える。
また、上記目標タップ係数における上記設定可能タップ係数の最小桁以上となる部分の数値である設定可能桁部分数値と、当該設定可能桁部分数値に対してその最小桁の値に1を加算した最小桁値加算数値とについて、それらのうちの一方を択一的に出力して上記乗算器に設定する係数択一設定部を備える。
その上で、上記乗算器に対する上記最小桁値加算数値と上記設定可能桁部分数値との時間軸上での設定比率を、上記目標タップ係数における上記設定可能桁部分よりも下桁側となる部分の数値である設定可能最小桁未満数値に応じた設定比率とするように上記係数択一設定部を制御する係数設定比率制御部を備えるものである。
In order to solve the above problems, the present invention is configured as follows as a filter processing apparatus.
That is, the filter processing apparatus of the present invention is a filter processing apparatus that includes a digital filter and performs filter processing on an input signal, and includes a multiplier in which tap coefficients are variably set.
In addition, a target tap coefficient holding unit is provided that holds a target tap coefficient that has a number of digits on the lower digit side that is larger than the settable tap coefficient that can be set in the multiplier.
Further, a settable digit partial value that is a numerical value of a portion that is equal to or larger than the minimum digit of the settable tap coefficient in the target tap coefficient, and a minimum obtained by adding 1 to the value of the minimum digit for the settable digit partial value A coefficient alternative setting unit that alternatively outputs one of the digit value added numerical values and sets the value in the multiplier is provided.
Then, the setting ratio on the time axis between the minimum digit value addition value and the settable digit part value for the multiplier is a part on the lower digit side of the settable digit part in the target tap coefficient. A coefficient setting ratio control unit that controls the coefficient selection setting unit so as to obtain a setting ratio corresponding to a numerical value less than the minimum settable digit that is a numerical value of

上記のようにして本発明では、デジタルフィルタを構成する乗算器に設定可能な設定可能タップ係数よりも下桁側の桁数が多い数値とされた目標タップ係数を保持しておくようにしている。例えば、上記設定可能タップ係数が整数であるとすれば、小数点以下の数値も含む(よりビット数の多い)目標タップ係数を保持(設定)するものである。
そして、上記目標タップ係数としての数値における上記設定可能タップ係数の最小桁以上となる部分の数値である設定可能桁部分数値と、当該設定可能桁部分数値に対してその最小桁の値に1を加算した最小桁値加算数値とについて、それらのうちの一方を択一的に出力して上記乗算器に設定可能としている。これは、上記目標タップ係数の数値が例えば「1.4」であれば、「1」(設定可能桁部分数値)と「2」(最小桁値加算数値)とのうちの一方を乗算器に対し択一的に設定可能にするというものである。
その上で、上記乗算器に対する上記最小桁値加算数値(例えば「2」)と上記設定可能桁部分数値(例えば「1」)との時間軸上での設定比率を、上記目標タップ係数における上記設定可能桁部分よりも下桁側となる部分の数値である設定可能最小桁未満数値に応じた設定比率とするようにしている。例えば、上記目標タップ係数の値から上記設定可能桁部分数値を減算した値をXとしたとき、上記最小桁値加算数値と上記設定可能桁部分数値との時間軸上での設定比率は「X:1−X」に設定する。このことによると、上記例では「2」と「1」との設定比率は4:6とされる。
詳しくは後述するが、このようなタップ係数の時間軸上での可変設定が行われることで、当該フィルタ処理装置の後段にて先に説明した測定評価値の平均化処理のように少なくとも積分を伴う処理が行われる場合には、上記乗算器に対して上記目標タップ係数が設定された場合と等価な効果を得ることができる。すなわち、タップ係数のビット幅を上記設定可能タップ係数のビット幅よりも拡張したことと等価な効果が得られるようにできる。
これにより、例えば乗算器には整数によるタップ係数しか設定できない場合であっても、上記目標タップ係数としての小数部も含むタップ係数(よりビット数の多いタップ係数)を設定したフィルタ処理を行った場合と同等の効果を得ることができる。
As described above, in the present invention, the target tap coefficient that is set to a numerical value having more digits on the lower digit side than the settable tap coefficient that can be set in the multiplier constituting the digital filter is held. . For example, if the settable tap coefficient is an integer, the target tap coefficient including a numerical value after the decimal point (having a larger number of bits) is held (set).
Then, in the numerical value as the target tap coefficient, a settable digit partial value that is a numerical value of a portion that is greater than or equal to the minimum digit of the settable tap coefficient, and 1 is set to the value of the minimum digit for the settable digit partial value About the added minimum digit value addition numerical value, one of them can be alternatively output and set in the multiplier. If the numerical value of the target tap coefficient is “1.4”, for example, one of “1” (settable digit partial value) and “2” (minimum digit value addition numerical value) is used as a multiplier. On the other hand, it can be set alternatively.
In addition, the setting ratio on the time axis between the minimum digit value addition value (for example, “2”) and the settable digit partial value (for example, “1”) for the multiplier is set as the value in the target tap coefficient. The setting ratio is set in accordance with the numerical value less than the minimum settable digit, which is the numerical value on the lower digit side of the settable digit portion. For example, when the value obtained by subtracting the settable digit partial value from the target tap coefficient value is X, the setting ratio on the time axis between the minimum digit value added value and the settable digit partial value is “X : 1-X ". According to this, in the above example, the setting ratio of “2” and “1” is 4: 6.
As will be described in detail later, such variable setting of the tap coefficient on the time axis allows at least integration as in the measurement evaluation value averaging process described earlier in the subsequent stage of the filter processing device. When the accompanying process is performed, an effect equivalent to the case where the target tap coefficient is set for the multiplier can be obtained. That is, it is possible to obtain an effect equivalent to extending the bit width of the tap coefficient more than the bit width of the settable tap coefficient.
As a result, for example, even when only a tap coefficient using an integer can be set in the multiplier, a filtering process in which a tap coefficient (a tap coefficient having a larger number of bits) including the decimal part as the target tap coefficient is performed is performed. The same effect as the case can be obtained.

上記のようにして本発明のフィルタ処理装置(フィルタ処理方法)によれば、その後段にて従来行われていた測定評価値の平均化処理のような少なくとも積分を伴う処理が行われる場合において、上記乗算器に対して上記目標タップ係数が設定された場合と等価な効果を得ることができ、つまりは、タップ係数のビット幅を設定可能タップ係数のビット幅よりも拡張したことと等価な効果が得られるようにできる。換言すれば、乗算器に設定するタップ係数のビット幅を拡張せずとも、当該乗算器に設定するタップ係数のビット幅を拡張したことと等価な効果を得ることができるものである。   As described above, according to the filter processing apparatus (filter processing method) of the present invention, in the case where processing involving at least integration, such as the averaging processing of the measurement evaluation value conventionally performed in the subsequent stage, is performed. An effect equivalent to the case where the target tap coefficient is set for the multiplier can be obtained, that is, an effect equivalent to that the bit width of the tap coefficient is expanded beyond the bit width of the settable tap coefficient. Can be obtained. In other words, an effect equivalent to the expansion of the bit width of the tap coefficient set in the multiplier can be obtained without expanding the bit width of the tap coefficient set in the multiplier.

このようにして本発明のフィルタ処理装置によれば、フィルタ処理の精度向上が図られたことと等価な効果が得られるようにしつつ、デジタルフィルタのハードウエア規模の大幅な拡大、及びそれに伴う大幅なコストアップの防止を図ることができる。   As described above, according to the filter processing apparatus of the present invention, it is possible to obtain an effect equivalent to the improvement of the accuracy of the filter processing, while greatly increasing the hardware scale of the digital filter and the accompanying significant increase. Can prevent cost increase.

また、本発明の光記録媒体駆動装置(評価値測定方法)は、光記録媒体からの再生信号に対し上記本発明としてのフィルタ処理を施し、該フィルタ処理の施された再生信号に基づき、信号品質の評価指標となる品質評価値を単位時間あたりに複数回測定し且つ上記複数回測定された評価値を少なくとも積分するものである。
このような本発明の光記録媒体駆動装置によれば、乗算器に設定するタップ係数のビット幅を拡張せずとも、当該乗算器に設定するタップ係数のビット幅を拡張した場合と同等の精度による評価値を得ることができる。
すなわち、このような本発明の光記録媒体駆動装置によれば、デジタルフィルタのハードウエア規模の大幅な拡大やそれに伴う大幅なコストアップの防止を図りつつ、評価値の測定精度を向上させることができる。
Further, the optical recording medium driving apparatus (evaluation value measuring method) of the present invention performs the filtering process according to the present invention on the reproduction signal from the optical recording medium, and the signal is based on the reproduction signal subjected to the filtering process. A quality evaluation value serving as a quality evaluation index is measured a plurality of times per unit time, and at least the evaluation values measured a plurality of times are integrated.
According to such an optical recording medium driving device of the present invention, the accuracy equivalent to that when the bit width of the tap coefficient set in the multiplier is expanded without expanding the bit width of the tap coefficient set in the multiplier. The evaluation value can be obtained.
That is, according to the optical recording medium driving device of the present invention, it is possible to improve the measurement accuracy of the evaluation value while preventing the hardware scale of the digital filter from being significantly increased and the accompanying cost increase. it can.

実施の形態としての光記録媒体駆動装置の内部構成を示した図である。It is the figure which showed the internal structure of the optical recording medium drive device as embodiment. 実施の形態としての光記録媒体駆動装置が備えるイコライザ(実施の形態としてのフィルタ処理装置)の内部構成を示した図である。It is the figure which showed the internal structure of the equalizer (filter processing apparatus as embodiment) with which the optical recording medium drive device as embodiment is provided. 実施の形態としての評価値測定手法について説明するための図である。It is a figure for demonstrating the evaluation value measuring method as embodiment. 実施の形態としてのタップ係数の可変設定動作によりエッジ位置誤差としての品質評価値の測定精度の向上が図られる点について説明するための図である。It is a figure for demonstrating the improvement of the measurement precision of the quality evaluation value as an edge position error by the variable setting operation | movement of the tap coefficient as embodiment. タップ係数設定部の内部構成を示した図である。It is the figure which showed the internal structure of the tap coefficient setting part. タップ係数設定部の動作を説明するためのタイミングチャートである。It is a timing chart for demonstrating operation | movement of a tap coefficient setting part. 変形例としてのタップ係数設定部の内部構成を示した図である。It is the figure which showed the internal structure of the tap coefficient setting part as a modification. PRML復号を行う光ディスクシステムにおいて再生信号のエッジ位置の誤差を表す評価値を得るための従来例としての構成を示した図である。It is the figure which showed the structure as a prior art example for obtaining the evaluation value showing the error of the edge position of a reproduction signal in the optical disk system which performs PRML decoding. 従来例としてのイコライザの内部構成を示した図である。It is the figure which showed the internal structure of the equalizer as a prior art example. 従来例としてのイコライザが評価値測定時に対応して行う動作について説明するための図である。It is a figure for demonstrating the operation | movement which the equalizer as a prior art example respond | corresponds at the time of evaluation value measurement.

以下、発明を実施するための最良の形態(以下実施の形態とする)について説明していく。
なお、説明は以下の順序で行うものとする。

<1.装置構成>
[1-1.ディスクドライブ装置の内部構成]
[1-2.イコライザの内部構成]
<2.実施の形態としての評価値測定手法>
[2-1.具体的な手法]
[2-2.タップ係数設定部の構成・動作]
[2-3.実施の形態のまとめ]
<3.変形例>
Hereinafter, the best mode for carrying out the invention (hereinafter referred to as an embodiment) will be described.
The description will be made in the following order.

<1. Device configuration>
[1-1. Internal configuration of disk drive unit]
[1-2. Internal structure of equalizer]
<2. Evaluation Value Measuring Method as Embodiment>
[2-1. Specific method]
[2-2. Configuration and operation of tap coefficient setting unit]
[2-3. Summary of Embodiment]
<3. Modification>

<1.装置構成>
[1-1.ディスクドライブ装置の内部構成]

図1は、本発明の光記録媒体駆動装置の一実施形態としての、ディスクドライブ装置1の内部構成を示している。
なおこの図1ではディスクドライブ装置1における主に記録/再生、評価値測定に係る構成を抽出して示しており、例えばトラッキング・フォーカスなどの各種のサーボ系など他の構成については図示を省略している。
<1. Device configuration>
[1-1. Internal configuration of disk drive unit]

FIG. 1 shows an internal configuration of a disk drive device 1 as an embodiment of an optical recording medium driving device of the present invention.
In FIG. 1, a configuration mainly relating to recording / reproduction and evaluation value measurement in the disk drive device 1 is extracted and shown, and other configurations such as various servo systems such as tracking and focusing are not shown. ing.

図1において、光ディスクDは、円盤状の光記録媒体である。光記録媒体は、光の照射により記録信号の再生が行われる記録媒体を指す。
光ディスクDは、記録/再生時には図中のスピンドルモータ(SPM)2によって回転される。
In FIG. 1, an optical disk D is a disk-shaped optical recording medium. An optical recording medium refers to a recording medium on which a recording signal is reproduced by light irradiation.
The optical disk D is rotated by a spindle motor (SPM) 2 in the drawing during recording / reproduction.

光学ヘッド3(光ピックアップ)は、レーザダイオードから出射したレーザ光を、所定の光学系により対物レンズを介して光ディスクDに照射する。また光学ヘッド3は、光ディスクDからの反射光を、所定の光学系を介してフォトディテクタに導き、反射光量に応じた電気信号を得る。また複数のフォトディテクタで検出された各光量信号に対して演算処理を行い、記録された情報の再生信号sA(再生RF信号)や、トラッキング、フォーカスなどの各種サーボエラー信号を生成する。   The optical head 3 (optical pickup) irradiates the optical disc D with laser light emitted from a laser diode via an objective lens by a predetermined optical system. Further, the optical head 3 guides the reflected light from the optical disc D to a photodetector through a predetermined optical system, and obtains an electrical signal corresponding to the amount of reflected light. Further, arithmetic processing is performed on each light quantity signal detected by a plurality of photodetectors, and a reproduced signal sA (reproduced RF signal) of recorded information and various servo error signals such as tracking and focus are generated.

記録時には、記録信号発生部8から記録信号DLが光学ヘッド3に供給される。記録信号DLは、光学ヘッド3内のレーザダイオードの駆動信号であり、レーザダイオードは記録信号DLに応じて発光駆動される。
記録時には、光ディスクDに記録しようとする記録データが、記録データエンコーダ9で、例えばRLL(1,7)変調等のエンコード処理が施され、そのエンコード信号DRが記録信号発生部8に供給される。記録信号発生部8では、エンコード信号DRに応じたレーザ駆動信号としての記録信号DLを生成する。
ここで、レーザ駆動信号としてのパルスレベルやパルス幅、パルスエッジタイミング等の、いわゆるライトストラテジ設定は、コントローラ10から指示される。つまり記録信号発生部8は、レーザを発光させる強度を設定する機能と、発光時間/タイミングを設定する機能を有しており、レーザ駆動信号としての記録信号DLを調整することで、光ディスクDに対する記録条件を調整することが可能とされている。
At the time of recording, a recording signal DL is supplied from the recording signal generator 8 to the optical head 3. The recording signal DL is a driving signal for the laser diode in the optical head 3, and the laser diode is driven to emit light in accordance with the recording signal DL.
At the time of recording, the recording data to be recorded on the optical disc D is subjected to an encoding process such as RLL (1, 7) modulation by the recording data encoder 9, and the encoded signal DR is supplied to the recording signal generator 8. . The recording signal generator 8 generates a recording signal DL as a laser drive signal corresponding to the encode signal DR.
Here, so-called write strategy setting such as pulse level, pulse width, and pulse edge timing as a laser drive signal is instructed from the controller 10. That is, the recording signal generator 8 has a function of setting the intensity for emitting the laser and a function of setting the light emission time / timing. By adjusting the recording signal DL as the laser driving signal, the recording signal generator 8 Recording conditions can be adjusted.

再生時には、光学ヘッド3で読み出された再生信号sAは再生クロック生成/サンプリング部4に供給される。再生クロック生成/サンプリング部4では、PLL(Phase Locked Loop)回路を用いて再生信号sAに同期した再生クロックCKを生成し、また再生信号sAのデジタルサンプリングを行ってサンプリング信号(デジタル再生信号)DSを出力する。
上記再生クロックCKはイコライザ5、ビタビ復号器6、及び評価器11での処理に用いられる。
また上記サンプリング信号DSは、イコライザ5に対して供給される。
During reproduction, the reproduction signal sA read by the optical head 3 is supplied to the reproduction clock generation / sampling unit 4. The reproduction clock generation / sampling unit 4 generates a reproduction clock CK synchronized with the reproduction signal sA by using a PLL (Phase Locked Loop) circuit, and also performs digital sampling of the reproduction signal sA to obtain a sampling signal (digital reproduction signal) DS. Is output.
The recovered clock CK is used for processing in the equalizer 5, Viterbi decoder 6, and evaluator 11.
The sampling signal DS is supplied to the equalizer 5.

イコライザ5は、FIR(Finit Impulse Response)フィルタ5aを備え、上記再生信号DSに対し所要の周波数特性を与えることで、PR(Partial Response)等化処理を行う。
本実施の形態のイコライザ5としても、先の従来例として説明したイコライザ100と同様に、データ再生時に対応して適応等化処理を行うようにされる。このためイコライザ5には、図示するようにビタビ復号器6による復号データDTが入力される。
なお、イコライザ5の内部構成については後述する。
The equalizer 5 includes an FIR (Finit Impulse Response) filter 5a, and performs PR (Partial Response) equalization processing by giving a required frequency characteristic to the reproduction signal DS.
Similarly to the equalizer 100 described as the conventional example, the equalizer 5 of the present embodiment is also adapted to perform adaptive equalization processing corresponding to the time of data reproduction. Therefore, the equalizer 5 receives the decoded data DT from the Viterbi decoder 6 as shown in the figure.
The internal configuration of the equalizer 5 will be described later.

上記イコライザ5により等化処理が施された再生信号DS(以下、等化信号ykと称する)は、ビタビ復号器6、及び評価器11に対して供給される。   A reproduction signal DS (hereinafter referred to as equalized signal yk) that has been equalized by the equalizer 5 is supplied to the Viterbi decoder 6 and the evaluator 11.

ビタビ復号器6は、いわゆるビタビ復号処理により再生信号の2値化処理を行う。すなわち ビタビ復号器6は、上記イコライザ5での等化処理により再生信号DSが所定のPRクラスに適合するように波形整形された等化信号ykについて、該等化信号ykと、想定され得るビット系列のパーシャルレスポンスとの間のユークリッド距離を調べ、その距離が最も近くなるビット系列を検出結果として出力する。   The Viterbi decoder 6 performs binarization processing of the reproduction signal by so-called Viterbi decoding processing. That is, the Viterbi decoder 6 uses the equalized signal yk and the bits that can be assumed for the equalized signal yk that has been waveform-shaped so that the reproduction signal DS conforms to a predetermined PR class by the equalization processing in the equalizer 5. The Euclidean distance with the partial response of the sequence is checked, and the bit sequence with the closest distance is output as the detection result.

上記ビタビ復号器6による復号処理で得られた復号データ(2値データ列)DTは、再生データデコーダ7に供給され、RLL(1,7)変調等に対する復調処理やエラー訂正処理、デインターリーブなどの処理が施され、これによって復調された再生データが得られる。   The decoded data (binary data string) DT obtained by the decoding process by the Viterbi decoder 6 is supplied to the reproduction data decoder 7, and a demodulation process, error correction process, deinterleave, etc. for RLL (1, 7) modulation and the like. Thus, the demodulated reproduction data is obtained.

また、ビタビ復号器6から出力された復号データDTは、評価器11に対しても供給される。
評価器11は、上述した等化信号ykと、上記復号データDTと、再生クロックCKとに基づき、再生信号のエッジ位置の誤差を表す品質評価値を測定する。
具体的に、評価器11には、上記等化信号yk、再生クロックCK、復号データDTに基づきマーク長(記録マーク長)ごとに上記品質評価値を測定するマーク長ごと評価値測定部11aと、当該マーク長ごと評価値測定部11aによりマーク長ごとに測定された評価値をマーク長ごとに平均化する平均化部11bとが設けられている。
The decoded data DT output from the Viterbi decoder 6 is also supplied to the evaluator 11.
The evaluator 11 measures a quality evaluation value representing an error in the edge position of the reproduction signal based on the equalized signal yk, the decoded data DT, and the reproduction clock CK.
Specifically, the evaluator 11 includes an evaluation value measuring unit 11a for each mark length that measures the quality evaluation value for each mark length (recording mark length) based on the equalized signal yk, the reproduction clock CK, and the decoded data DT. An averaging unit 11b is provided for averaging the evaluation values measured for each mark length by the evaluation value measuring unit 11a for each mark length.

この場合のマーク長ごと評価値測定部11aは、上記品質評価値を、上記等化信号ykのゼロクロスタイミングと上記再生クロックCKのエッジタイミングとの誤差として測定する。
具体的に、マーク長ごと評価値測定部11aは、上記等化信号ykのゼロクロス点ごとに、該ゼロクロス点のタイミングと上記再生クロックCKのエッジタイミングとの誤差を品質評価値として測定すると共に、上記復号データDTに基づき、測定した品質評価値をマーク長ごとに分けて格納する。
In this case, the evaluation value measuring unit 11a measures the quality evaluation value as an error between the zero cross timing of the equalized signal yk and the edge timing of the reproduction clock CK.
Specifically, the evaluation value measuring unit 11a for each mark length measures, for each zero cross point of the equalized signal yk, an error between the timing of the zero cross point and the edge timing of the reproduction clock CK as a quality evaluation value, Based on the decoded data DT, the measured quality evaluation value is stored separately for each mark length.

なお確認のために述べておくと、上記のように測定した品質評価値を復号データDTに基づきマーク長ごとに分けるためには、上記マーク長ごと評価値測定部11aに対する等化信号ykと復号データDTとの入力タイミングを同期させることになる。このため実際には、マーク長ごと評価値測定部11aに対しては、上記等化信号ykが所定時間分(ビタビ復号の処理時間分)遅延されて入力されるように構成する。   For confirmation, in order to divide the quality evaluation value measured as described above for each mark length based on the decoded data DT, the equalized signal yk and the decoded signal for the evaluation value measuring unit 11a for each mark length are decoded. The input timing with the data DT is synchronized. For this reason, the equalized signal yk is actually input to the evaluation value measuring unit 11a for each mark length after being delayed by a predetermined time (viterbi decoding processing time).

なお勿論、上記マーク長ごと評価値測定部11aとしては、上記エッジ位置の誤差を表す品質評価値として、先の特許文献1に記載されるようなdSAMを測定するように構成することもできる。
また特許文献1に記載されるように、評価値はマーク長のみではなくマーク長とスペース長との組み合わせごとに測定することもできる。
Of course, the evaluation value measuring unit 11a for each mark length can also be configured to measure dSAM as described in Patent Document 1 as a quality evaluation value representing the error of the edge position.
As described in Patent Document 1, the evaluation value can be measured not only for the mark length but also for each combination of the mark length and the space length.

また評価器11において、平均化部11bは、上記のようにしてマーク長ごと評価値測定部11aによりマーク長ごとに測定された品質評価値を、マーク長ごとに平均化する。具体的には、上述のようにしてマーク長ごとに分けて格納された品質評価値をそれぞれ平均化する。
評価器11により得られたマーク長ごとの品質評価値は、コントローラ10に対して供給される。
In the evaluator 11, the averaging unit 11b averages the quality evaluation values measured for each mark length by the evaluation value measuring unit 11a for each mark length as described above. Specifically, the quality evaluation values stored separately for each mark length as described above are averaged.
The quality evaluation value for each mark length obtained by the evaluator 11 is supplied to the controller 10.

コントローラ10は、CPU(Centeral Processing Unit)、ROM、RAMなどを有するマイクロコンピュータで構成される。コントローラ10は、上記ROM等に格納されたプログラムに従った制御・処理を実行することで、ディスクドライブ装置1の全体制御を行う。
特に本実施の形態の場合、コントローラ10は、上記評価器11により得られた品質評価値に基づき再生信号品質を評価し、その評価結果に応じて記録条件設定処理(ライトストラテジ設定)を行う。
The controller 10 includes a microcomputer having a CPU (Centeral Processing Unit), ROM, RAM, and the like. The controller 10 performs overall control of the disk drive device 1 by executing control and processing in accordance with a program stored in the ROM or the like.
Particularly in the case of the present embodiment, the controller 10 evaluates the reproduction signal quality based on the quality evaluation value obtained by the evaluator 11, and performs recording condition setting processing (write strategy setting) according to the evaluation result.

ここで、ライトストラテジの調整動作時には、コントローラ10は、記録データエンコーダ9に対する試し書きデータ(テストパターンデータ)の出力指示や、記録信号発生部8に対する記録波形の調整パラメータの指示を行って、記録条件を逐次変えながらの試し書き動作を実行させる。
そして、このように試し書きを行った箇所についての再生を実行させ、これに伴い評価器11にて測定(計算)される品質評価値を取得し、該取得した品質評価値に基づき記録条件ごとの再生信号品質評価を行い、その結果に基づき最適とされる記録条件の設定処理を行う。
Here, during the write strategy adjustment operation, the controller 10 instructs the recording data encoder 9 to output test writing data (test pattern data), and instructs the recording signal generator 8 to specify the recording waveform adjustment parameters. The test writing operation is executed while sequentially changing the conditions.
Then, reproduction is performed for the portion where test writing has been performed in this way, and a quality evaluation value measured (calculated) by the evaluator 11 is acquired along with this, and each recording condition is determined based on the acquired quality evaluation value. The reproduction signal quality is evaluated, and the optimum recording condition setting process is performed based on the result.

また、コントローラ10は、再生/評価値測定識別信号を生成・出力する。この再生/評価値測定識別信号は、通常のデータ再生が行われる状態にあるか、又は上記のようなライトストラテジの調整動作に伴い品質評価値の測定動作が行われる状態にあるかの別を表す信号となる。
図示するようにして再生/評価値測定識別信号は、イコライザ5に対して供給される。
Further, the controller 10 generates and outputs a reproduction / evaluation value measurement identification signal. This reproduction / evaluation value measurement identification signal indicates whether normal data reproduction is performed or whether a quality evaluation value measurement operation is performed in accordance with the write strategy adjustment operation as described above. Signal.
As shown in the figure, the reproduction / evaluation value measurement identification signal is supplied to the equalizer 5.

[1-2.イコライザの内部構成]

図2は、図1に示したイコライザ5の内部構成を示している。
なお図2ではイコライザ5の内部構成と共に図1に示したビタビ復号器6も併せて示している。
先ず、イコライザ5には、FIRフィルタ5aが備えられている。
FIRフィルタ5aには、図示するようにして入力信号として再生信号DSが与えられる。そしてFIRフィルタ5aには、上記再生信号DSを入力するラインに対して遅延回路15A、及び遅延回路15Bが挿入され、上記遅延回路15Aへの入力前の再生信号DSを分岐出力するタップT1、及び上記遅延回路15Aを経た再生信号DSを分岐出力するタップT2、さらに上記遅延回路15Bを経た再生信号DSを分岐出力するタップT3の計3つのタップが形成されている。
また、FIRフィルタ5aには、上記タップT1、T2、T3に対してそれぞれ対応するタップ係数を与えるための乗算器16-1、乗算器16-2、乗算器16-3が設けられている。
さらに、上記乗算器16-1、16-2、16-3による乗算結果を加算して、FIRフィルタ5aの出力信号である等化信号ykを得る加算器17が備えられる。
図示するようにして加算器17にて得られた等化信号ykは、ビタビ復号器6に対して供給される。
[1-2. Internal structure of equalizer]

FIG. 2 shows an internal configuration of the equalizer 5 shown in FIG.
FIG. 2 also shows the Viterbi decoder 6 shown in FIG. 1 together with the internal configuration of the equalizer 5.
First, the equalizer 5 is provided with an FIR filter 5a.
As shown in the figure, the reproduction signal DS is given to the FIR filter 5a as an input signal. In the FIR filter 5a, a delay circuit 15A and a delay circuit 15B are inserted into a line for inputting the reproduction signal DS, and a tap T1 for branching and outputting the reproduction signal DS before being input to the delay circuit 15A, and A total of three taps are formed: a tap T2 for branching and outputting the reproduction signal DS that has passed through the delay circuit 15A, and a tap T3 for branching and outputting the reproduction signal DS that has passed through the delay circuit 15B.
Further, the FIR filter 5a is provided with a multiplier 16-1, a multiplier 16-2, and a multiplier 16-3 for giving tap coefficients corresponding to the taps T1, T2, and T3, respectively.
Further, an adder 17 is provided which adds the multiplication results of the multipliers 16-1, 16-2 and 16-3 to obtain an equalized signal yk which is an output signal of the FIR filter 5a.
As shown in the figure, the equalized signal yk obtained by the adder 17 is supplied to the Viterbi decoder 6.

ここで、本実施の形態のFIRフィルタ5aにおいては、各乗算器16に対し、整数によるタップ係数の設定のみが可能とされているとする。つまり各乗算器16のハードウエア規模は、整数によるタップ係数の設定のみを許容する規模とされている。   Here, in the FIR filter 5a of the present embodiment, it is assumed that only a tap coefficient can be set for each multiplier 16 by an integer. That is, the hardware scale of each multiplier 16 is set to allow only setting of tap coefficients by integers.

また、イコライザ5には、タップ係数更新処理部18と、当該タップ係数更新処理部18により得られた適応等化用係数としてのタップ係数を上記乗算器16-1、16-2、16-3に設定するためのタップ係数設定部19-1、19-2、19-3が設けられている。   Further, the equalizer 5 receives the tap coefficient update processing unit 18 and the tap coefficients as adaptive equalization coefficients obtained by the tap coefficient update processing unit 18 from the multipliers 16-1, 16-2, 16-3. Tap coefficient setting units 19-1, 19-2, 19-3 are provided.

図示するように上記タップ係数更新処理部18には、FIRフィルタ5aからの等化信号ykが入力されると共に、ビタビ復号器6による復号処理で得られた復号データDTが入力される。
タップ係数更新処理部18は、先に説明した適応等化処理を実現するために各乗算器16にそれぞれ設定されるべきタップ係数(適応等化用係数)を計算する。具体的にタップ係数更新処理部18は、上記復号データDTに対し例えば(1,2,2,1)などの所定のPR特性に基づく係数を重み付け加算して得た信号波形(パーシャルレスポンス系列)を目標波形として、該目標波形と等化信号ykの波形との誤差(つまり等化誤差)を計算し、該誤差を最小とするタップ係数を計算する。
As shown in the figure, the tap coefficient update processing unit 18 receives the equalized signal yk from the FIR filter 5 a and the decoded data DT obtained by the decoding process by the Viterbi decoder 6.
The tap coefficient update processing unit 18 calculates tap coefficients (coefficients for adaptive equalization) to be set in each multiplier 16 in order to realize the adaptive equalization process described above. Specifically, the tap coefficient update processing unit 18 obtains a signal waveform (partial response sequence) obtained by weighting and adding a coefficient based on a predetermined PR characteristic such as (1, 2, 2, 1) to the decoded data DT. Is a target waveform, an error (that is, an equalization error) between the target waveform and the waveform of the equalized signal yk is calculated, and a tap coefficient that minimizes the error is calculated.

なお確認のために述べておくと、上記復号データDTに基づく上記等化誤差の計算が正しく行われるようにすべく、上記タップ係数更新処理部18に対して入力する等化信号ykについても、所定時間分(ビタビ復号の処理時間分)の遅延を与えるようにする。   For confirmation, for the equalization signal yk input to the tap coefficient update processing unit 18 in order to correctly calculate the equalization error based on the decoded data DT, A delay of a predetermined time (viterbi decoding processing time) is given.

上記のようにしてタップ係数更新処理部18により計算されたタップ係数(乗算器16ごとのタップ係数)は、適応等化用係数として、タップ係数設定部19-1、19-2、19-3に対して供給される。確認のために述べておくと、乗算器16-1に設定されるべき適応等化用係数はタップ係数設定部19-1に、また乗算器16-2に設定されるべき適応等化用係数はタップ係数設定部19-2に、また乗算器16-3に設定されるべき適応等化用係数はタップ係数設定部19-3にそれぞれ供給される。   The tap coefficients calculated by the tap coefficient update processing unit 18 as described above (tap coefficients for each multiplier 16) are tap coefficient setting units 19-1, 19-2, 19-3 as adaptive equalization coefficients. Supplied against. For confirmation, the adaptive equalization coefficient to be set in the multiplier 16-1 is applied to the tap coefficient setting unit 19-1, and the adaptive equalization coefficient to be set in the multiplier 16-2. Is supplied to the tap coefficient setting unit 19-2, and the adaptive equalization coefficient to be set to the multiplier 16-3 is supplied to the tap coefficient setting unit 19-3.

タップ係数設定部19は、先に従来例として説明したタップ係数設定部109と同様に、再生/評価値測定識別信号が通常のデータ再生時である旨を示す場合には、タップ係数更新処理部18から供給された適応等化用係数を対応する乗算器16に対して出力する(設定する)。
つまり本実施の形態においても、通常のデータ再生時に対応しては適応等化処理が実行されるものであり、この点は従来例の場合と同様となる。
Similar to the tap coefficient setting unit 109 described above as the conventional example, the tap coefficient setting unit 19 indicates that the reproduction / evaluation value measurement identification signal indicates normal data reproduction, and a tap coefficient update processing unit. The coefficient for adaptive equalization supplied from 18 is output (set) to the corresponding multiplier 16.
That is, also in this embodiment, adaptive equalization processing is executed in response to normal data reproduction, and this point is the same as in the conventional example.

ここで、本実施の形態としてのタップ係数設定部19の内部構成や、評価値測定時に対応して行われる動作については後述する。
Here, the internal configuration of the tap coefficient setting unit 19 as the present embodiment and the operation performed in response to the evaluation value measurement will be described later.

<2.実施の形態としての評価値測定手法>
[2-1.具体的な手法]

前述もしたように、エッジ位置の誤差を表す評価値としては、場合によってはT/32やT/64(Tはチャネルビットを表す)といった非常に高い誤差検出精度が要求される。
このように高い誤差検出精度を実現するにあたっては、イコライザ5としては、PRML復号によるデータ再生で要求される等化精度よりも高い精度が得られるようにされる必要がある。
このとき、イコライザ5による等化精度は、FIRフィルタ5aのタップ数やタップ係数のビット数に依存して決まり、従って上記のような高い誤差検出精度を実現するにあたっては、これらタップ数やタップ係数のビット数を増やせばよい。
<2. Evaluation Value Measuring Method as Embodiment>
[2-1. Specific method]

As described above, the evaluation value representing the edge position error is required to have very high error detection accuracy such as T / 32 or T / 64 (T represents a channel bit).
In order to achieve such high error detection accuracy, it is necessary for the equalizer 5 to obtain higher accuracy than the equalization accuracy required for data reproduction by PRML decoding.
At this time, the equalization accuracy by the equalizer 5 is determined depending on the number of taps of the FIR filter 5a and the number of bits of the tap coefficient. Therefore, in realizing the above high error detection accuracy, the number of taps and the tap coefficient are used. The number of bits should be increased.

しかしながら前述の通り、タップ数やタップ係数のビット数を増加させた場合は、デバイスのコストアップが避けられないものとなる。特に、タップ係数のビット数を増やした場合には、一般的に乗算器16としてのデジタル乗算回路の規模は入力ビット数の増加に対し2のべき乗で増加する点を考慮すると、大幅なコストアップを招いてしまうことになる。   However, as described above, when the number of taps and the number of tap coefficient bits are increased, the cost of the device cannot be avoided. In particular, when the number of tap coefficient bits is increased, the cost of the digital multiplier circuit as the multiplier 16 is generally increased by considering that the scale of the digital multiplier circuit increases by a power of 2 with respect to the increase in the number of input bits. Will be invited.

また、高精度が要求されるのは評価値測定時のみであり、上記のようにタップ数やタップ係数のビット数を増加させてしまうと、通常のデータ再生時には等化処理がオーバースペックとなってしまい、その意味で無駄が生じると言える。   In addition, high accuracy is required only during evaluation value measurement, and if the number of taps or the number of tap coefficient bits is increased as described above, equalization processing becomes overspec when normal data is reproduced. In that sense, it can be said that waste occurs.

そこで本実施の形態では、評価値測定時に対応して以下で説明するようなタップ係数の可変設定を行うようにすることで、FIRフィルタ5aのタップ係数のビット数を増加(ビット幅を拡張)させることなく、タップ係数のビット幅を拡張した場合と等価な効果が得られるようにする。   Therefore, in the present embodiment, the number of tap coefficient bits of the FIR filter 5a is increased (the bit width is expanded) by performing variable setting of the tap coefficient as described below in response to the evaluation value measurement. Without effect, an effect equivalent to the case where the bit width of the tap coefficient is expanded is obtained.

図3は、上記タップ係数の可変設定動作を含む本実施の形態としての評価値測定手法について説明するための図である。
先ず、ライトストラテジ調整を行うにあたっては、先に説明したようにしてそれぞれ異なる記録条件の設定下での試し書きを行い、それら異なる記録条件が設定された下で記録された信号についての評価値測定を行うことになる。
この図3に示されるように、ここでは、記録条件1と記録条件2の2つの異なる記録条件により試し書きが行われる場合を例示している。
FIG. 3 is a diagram for explaining an evaluation value measurement technique as the present embodiment including the tap coefficient variable setting operation.
First, when performing write strategy adjustment, test writing is performed under different recording condition settings as described above, and evaluation values are measured for signals recorded under these different recording conditions. Will do.
As shown in FIG. 3, here, a case where trial writing is performed under two different recording conditions of recording condition 1 and recording condition 2 is illustrated.

ここで、先に説明した従来例においては、品質評価値の測定時には、タップ係数として予め定められた固定の係数を設定するものとしていた(図10を参照)。
すなわち、上記固定のタップ係数として、例えば予め光ディスクD上での適応等化処理のタップ係数収束結果を複数回且つ複数箇所で測定しておき、その結果を例外値排除(例えばソートして上下の値のいつくかを排除)及び平均化するなどして、所望のパーシャルレスポンス等化が為され且つ記録条件の差が吸収されないような係数を求めておき、評価値測定時にはこのように求められた固定のタップ係数を設定するというものである。
前述した通り、評価値測定時に対応してこのように予め定められた固定タップ係数を設定した等化処理を行う(つまり適応等化処理を行わない)ことで、記録条件の差が吸収されて適正なキャリブレーション動作とすることができなくなってしまうといったことの防止が図られる。
Here, in the conventional example described above, a predetermined fixed coefficient is set as a tap coefficient when measuring the quality evaluation value (see FIG. 10).
That is, as the fixed tap coefficient, for example, the tap coefficient convergence result of the adaptive equalization process on the optical disc D is measured in advance at a plurality of times and at a plurality of positions, and the result is excluded (for example, sorted to the upper and lower (Excludes some of the values) and averages, etc., to obtain a coefficient that achieves the desired partial response equalization and does not absorb the difference in the recording conditions. A fixed tap coefficient is set.
As described above, by performing equalization processing (that is, no adaptive equalization processing is performed) in which a fixed tap coefficient is set in advance corresponding to the evaluation value measurement, the difference in recording conditions is absorbed. It is possible to prevent the proper calibration operation from being performed.

本実施の形態においても、このように評価値測定時に対応して設定されるべき固定のタップ係数を予め求めておき、それを装置側に対して保持させておく点は従来例の場合と同様となる。
但し本実施の形態では、このように評価値測定時に対応して設定されるべき固定のタップ係数として、従来例の場合よりもさらに下桁側の数値を含むより詳細な値を装置に対して保持させておくものとする。
具体的に、例えば従来例においても乗算器(106)には整数によるタップ係数のみが設定可能とされていて、上記固定のタップ係数としてもその整数部の値のみを保持させていたと仮定すると、本実施の形態では、整数部の値と共に小数点以下の値も併せて保持させておくというものである。
Also in the present embodiment, the fixed tap coefficient to be set corresponding to the evaluation value measurement in advance is obtained in advance and is retained on the apparatus side in the same manner as in the conventional example. It becomes.
However, in the present embodiment, as the fixed tap coefficient to be set corresponding to the evaluation value measurement in this way, a more detailed value including a numerical value on the lower digit side than the conventional example is given to the apparatus. It shall be retained.
Specifically, for example, in the conventional example, it is assumed that only the integer tap coefficient can be set in the multiplier (106), and only the value of the integer part is held as the fixed tap coefficient. In this embodiment, the value after the decimal point is held together with the value of the integer part.

図3においては、上述のようにしてタップ係数の収束結果を実測するなどして予め求めたタップ係数が、例えば「1.4」であった場合を例示している。
本実施の形態では、このようにして予め求められたタップ係数を、目標係数として装置側に保持させておく。
FIG. 3 illustrates a case where the tap coefficient obtained in advance by actually measuring the convergence result of the tap coefficient as described above is “1.4”, for example.
In the present embodiment, the tap coefficient previously obtained in this way is held on the apparatus side as a target coefficient.

そして本実施の形態において、評価値測定時には、上記のようにして保持された目標係数をそのまま乗算器16に対して設定するものとはせず、上記目標係数の値に応じたタップ係数の可変設定を行う。
具体的に、本例の場合は乗算器16には整数によるタップ係数のみが設定可能とされているので、上記目標係数の数値に応じて、その整数部の値と、該整数部の値に対して「1」を加算した数値とを、時間軸上でのそれらの設定比率が上記目標係数の小数部の値に応じた設定比率となるようにして可変設定する。
In the present embodiment, when the evaluation value is measured, the target coefficient held as described above is not set as it is to the multiplier 16, and the tap coefficient can be changed according to the value of the target coefficient. Set up.
Specifically, in the case of this example, only the integer tap coefficient can be set in the multiplier 16, so that the value of the integer part and the value of the integer part are set according to the numerical value of the target coefficient. On the other hand, the numerical value obtained by adding “1” is variably set such that the setting ratio on the time axis becomes a setting ratio corresponding to the value of the decimal part of the target coefficient.

より具体的に、目標係数が上記「1.4」であるとすると、その整数部の値は「1」で該整数部の値に「1」を加算した値は「2」となる。これらの値を、その時間軸上での設定比率が上記目標係数の小数部の値に応じた設定比率となるようにして可変設定する。   More specifically, if the target coefficient is “1.4”, the value of the integer part is “1”, and the value obtained by adding “1” to the value of the integer part is “2”. These values are variably set so that the setting ratio on the time axis becomes a setting ratio corresponding to the value of the decimal part of the target coefficient.

ここで、係数「2」と係数「1」とを時分割設定して等価的に「1.4」の係数が設定されたものとするためには、図示するようにして係数「2」と係数「1」との時間軸上での設定比率を4:6とすればよい。
本例においては、上記目標係数の整数部の値と該整数部の値に「1」を加算した値との時間軸上での設定比率を、次のように設定する。
すなわち、上記目標係数の整数部の値に「1」を加算した値をA、上記目標係数の整数部の値をB、上記目標係数の値からその整数部の値を減算した値(上記の例では「0.4」)をxとしたとき、

A:B=x:1−x

に設定するものである。
Here, in order to set the coefficient “2” and the coefficient “1” in a time-sharing manner and equivalently set the coefficient “1.4”, the coefficient “2” as shown in FIG. The setting ratio on the time axis with the coefficient “1” may be 4: 6.
In this example, the setting ratio on the time axis between the value of the integer part of the target coefficient and the value obtained by adding “1” to the value of the integer part is set as follows.
That is, the value obtained by adding “1” to the value of the integer part of the target coefficient is A, the value of the integer part of the target coefficient is B, and the value obtained by subtracting the value of the integer part from the value of the target coefficient (above In the example, when “0.4”) is x,

A: B = x: 1-x

Is set to

このような設定比率による係数の可変設定は、図示するようにして記録条件ごとに独立して行うものである。つまりこの場合、1つの記録条件についての評価値測定期間を1つの単位期間として、該単位期間内における時間軸上の係数設定比率が上記の比率となるようにして上記A、Bの各係数の可変設定を行うものである。   Such coefficient variable setting based on the setting ratio is performed independently for each recording condition as shown in the figure. That is, in this case, the evaluation value measurement period for one recording condition is set as one unit period, and the coefficient setting ratio on the time axis in the unit period is set to the above ratio. Variable setting is performed.

そして、このような係数A、Bの可変設定が行われる一方で、各記録条件についてのそれぞれの評価値測定期間には、先に説明した評価器11による品質評価値(エッジ位置誤差)の測定が行われる。具体的には、各記録条件についてのそれぞれの評価値測定期間において、マーク長ごとのエッジ位置誤差の測定、及び測定したエッジ位置誤差をマーク長ごとに平均化する動作が行われる。   While the coefficients A and B are variably set, the quality evaluation value (edge position error) is measured by the evaluator 11 described above during each evaluation value measurement period for each recording condition. Is done. Specifically, in each evaluation value measurement period for each recording condition, an edge position error is measured for each mark length, and the measured edge position error is averaged for each mark length.

上記のようなタップ係数の可変設定動作を含む本実施の形態としての評価値測定手法によれば、エッジ位置誤差としての品質評価値の測定精度は、タップ係数を上記目標係数に設定した場合と同等の精度とすることができる。   According to the evaluation value measurement method as the present embodiment including the variable setting operation of the tap coefficient as described above, the measurement accuracy of the quality evaluation value as the edge position error is the case where the tap coefficient is set to the target coefficient. Equivalent accuracy can be achieved.

図4は、この点について説明するためのイメージ図であり、図4(a)はイコライザ5による等化処理の目標特性のイメージを示し、図4(b)は上述した係数A(目標係数整数部+1の値)を設定した場合の等化処理後の波形イメージを示し、図4(c)は上述した係数B(目標係数整数部の値)を設定した場合の等化処理後の波形イメージを示している。   FIG. 4 is an image diagram for explaining this point. FIG. 4A shows an image of the target characteristic of the equalization processing by the equalizer 5, and FIG. 4B shows the coefficient A (target coefficient integer part) described above. FIG. 4C shows a waveform image after equalization processing when the above-described coefficient B (value of the target coefficient integer part) is set. Show.

ここで、目標係数が本来は小数点以下の数値を含むものであった場合、本例のように乗算器16に整数によるタップ係数しか設定できないことによっては、タップ係数の量子化誤差に伴う等化誤差が生じる。
この点に鑑みると、例えば図4(b)は、本来は「1.4」である目標係数に対してタップ係数「2」を設定した等化処理を行ったことにより等化誤差が生じた場合の波形イメージを示すものであるとも捉えることができる。同様にして図4(c)は、本来は「1.4」である目標係数に対してタップ係数「1」を設定した等化処理を行ったことにより等化誤差が生じた場合の波形イメージを示しているものと捉えることができる。
Here, if the target coefficient originally includes a numerical value after the decimal point, it is possible to set only an integer tap coefficient in the multiplier 16 as in this example. An error occurs.
In view of this point, for example, in FIG. 4B, an equalization error has occurred due to the equalization process in which the tap coefficient “2” is set for the target coefficient that is originally “1.4”. It can also be understood that it shows a waveform image of the case. Similarly, FIG. 4C shows a waveform image when an equalization error occurs due to the equalization process in which the tap coefficient “1” is set for the target coefficient that is originally “1.4”. Can be taken as an indication.

そして、これら図4(b)、図4(c)と図4(a)とを対比して分かるように、上記のようなタップ係数量子化誤差に伴う等化誤差が生じる場合には、等化信号ykのエッジ位置(ゼロクロス位置)にも相応の誤差が生じるものとなる。つまりこの誤差により、エッジ位置誤差としての品質評価値の測定精度が低下してしまうものである。   Then, as can be seen by comparing FIG. 4 (b), FIG. 4 (c) and FIG. 4 (a), when an equalization error accompanying the tap coefficient quantization error as described above occurs, etc. Corresponding errors also occur at the edge position (zero cross position) of the digitized signal yk. That is, due to this error, the measurement accuracy of the quality evaluation value as the edge position error is lowered.

このことからも理解されるように、エッジ位置誤差としての品質評価値の測定精度を向上させるにあたっては、タップ係数の量子化誤差を低減する、すなわち等価的に上記目標係数を設定した等化処理が行われる状態を作り上げればよいということになる。   As can be understood from this, in order to improve the measurement accuracy of the quality evaluation value as the edge position error, the quantization error of the tap coefficient is reduced, that is, an equalization process in which the target coefficient is set equivalently. This means that it is necessary to create a state in which is performed.

上述した本実施の形態としての手法によれば、係数Aの設定下及び係数Bの設定下で測定されたエッジ位置誤差の値が平均化される。これは、図4(b)の波形について測定されたエッジ位置誤差の値と図4(c)の波形について測定されたエッジ位置誤差の値とが平均化されることに相当する。
このとき、本実施の形態では、係数Aと係数Bの時間軸上での設定比率を等価的に目標係数が設定された場合と同等となるように設定しているので、上記のように係数Aの設定下及び係数Bの設定下で測定されたエッジ位置誤差の値が平均化されることによっては、最終的に得られるエッジ位置誤差の値としては、目標係数を設定した場合と同等の数値とすることができる。つまりこれにより、エッジ位置誤差としての品質評価値の測定精度は、小数点以下の数値も含む目標係数を設定した場合と同等の精度とすることができる。
According to the method of the present embodiment described above, the edge position error values measured under the setting of the coefficient A and the setting of the coefficient B are averaged. This corresponds to the averaging of the edge position error value measured for the waveform of FIG. 4B and the edge position error value measured for the waveform of FIG. 4C.
At this time, in the present embodiment, the setting ratio of the coefficient A and the coefficient B on the time axis is set to be equivalent to the case where the target coefficient is set equivalently. By averaging the edge position error values measured under the setting of A and the coefficient B, the edge position error value finally obtained is equivalent to that when the target coefficient is set. It can be a numerical value. That is, as a result, the measurement accuracy of the quality evaluation value as the edge position error can be equal to that when a target coefficient including a numerical value after the decimal point is set.

ところで、本実施の形態では、エッジ位置誤差としての品質評価値をマーク長ごとに測定するものとしている。
このとき、或る1つのマーク長について着眼してみると、仮に、そのマーク長の信号の出現頻度が係数Aの設定下、係数Bの設定下で大幅に異なっていたとすると、係数A、係数Bの何れか一方の係数設定時における測定結果が支配的となって、それにより評価値の測定精度を効果的に向上させることができなくなってしまう虞がある。
この点を考慮すると、1つの記録条件につき光ディスクDに対して記録するテストパターンデータとしては、各マーク長の信号についての係数Aの設定下での出現頻度と係数Bの設定下での出現頻度とが同等となるようにされていることが理想的となる。
このため本実施の形態では、ライトストラテジ調整のための試し書きデータとして用いられるテストパターンデータとして、各マーク長の信号がランダムに出現するようなランダムデータを採用するものとしている。これにより、エッジ位置誤差としての品質評価値の測定精度のより効果的な向上が図られる。
By the way, in this embodiment, the quality evaluation value as the edge position error is measured for each mark length.
At this time, when focusing on one mark length, if the appearance frequency of the signal of the mark length is significantly different under the setting of the coefficient A and the setting of the coefficient B, the coefficient A and the coefficient The measurement result at the time of setting one of the coefficients of B becomes dominant, and it may be impossible to effectively improve the measurement accuracy of the evaluation value.
Considering this point, the test pattern data to be recorded on the optical disc D for one recording condition includes the appearance frequency under the setting of the coefficient A and the appearance frequency under the setting of the coefficient B for each mark length signal. Is ideally set to be equivalent to each other.
For this reason, in the present embodiment, random data such that signals of respective mark lengths appear at random is adopted as test pattern data used as test writing data for write strategy adjustment. Thereby, the measurement accuracy of the quality evaluation value as the edge position error can be improved more effectively.

[2-2.タップ係数設定部の構成・動作]

上記により説明した本実施の形態としてのタップ係数可変設定動作は、先の図2に示したイコライザ5内のタップ係数設定部19により実現される。
図5は、タップ係数設定部19の内部構成を示している。
なお、この図5においては、図2に示した乗算器16も併せて示している。
[2-2. Configuration and operation of tap coefficient setting unit]

The tap coefficient variable setting operation according to the present embodiment described above is realized by the tap coefficient setting unit 19 in the equalizer 5 shown in FIG.
FIG. 5 shows the internal configuration of the tap coefficient setting unit 19.
In FIG. 5, the multiplier 16 shown in FIG. 2 is also shown.

図5において、タップ係数設定部19には、セレクタ20が備えられる。
このセレクタ20に対しては、先の図2に示したタップ係数更新処理部18からの適応等化用係数が入力される。またセレクタ20には、その切換制御信号として、図1に示したコントローラ10からの再生/評価値測定識別信号が入力される。
当該セレクタ20は、先の図9に示した従来例としてのタップ係数設定部109が備えるセレクタ111と同様に、再生/評価値測定識別信号に基づき、適応等化用係数の設定/非設定を切り換えるためのセレクタとして機能する。
In FIG. 5, the tap coefficient setting unit 19 includes a selector 20.
The selector 20 receives the adaptive equalization coefficient from the tap coefficient update processing unit 18 shown in FIG. Also, the selector 20 receives a reproduction / evaluation value measurement identification signal from the controller 10 shown in FIG. 1 as its switching control signal.
The selector 20 sets / not sets the adaptive equalization coefficient based on the reproduction / evaluation value measurement identification signal, similarly to the selector 111 provided in the tap coefficient setting unit 109 as the conventional example shown in FIG. It functions as a selector for switching.

また、本実施の形態のタップ係数設定部19には、評価値測定時に対応して乗算器16に設定されるべき係数を上記セレクタ20に対して与えるための構成として、目標係数保持部21、加算器22、セレクタ23、カウンタ24、及びコンパレータ25が備えられる。
先ず、目標係数保持部21には、目標係数として、先に説明したようにして予めタップ係数収束結果を実測するなどして求めておいたタップ係数が設定される。
本例の場合、目標係数は整数部の値と小数部の値とを有するので、目標係数保持部21には、これら目標係数の整数部の値と小数部の値とが保持されるものとなる。
Further, the tap coefficient setting unit 19 of the present embodiment has a target coefficient holding unit 21, a configuration for giving the selector 20 a coefficient to be set to the multiplier 16 corresponding to the evaluation value measurement. An adder 22, a selector 23, a counter 24, and a comparator 25 are provided.
First, the target coefficient holding unit 21 is set with a tap coefficient obtained in advance by actually measuring the tap coefficient convergence result as described above, as the target coefficient.
In this example, since the target coefficient has an integer part value and a decimal part value, the target coefficient holding part 21 holds the integer part value and the decimal part value of the target coefficient. Become.

なお確認のために述べておくと、この図5では、実際には乗算器16-1〜16-3の各乗算器16ごとに対応して設けられるタップ係数設定部19-1〜19-3を、タップ係数設定部19として1つにまとめて示しているが、上記のようにして予め求められる目標係数は、乗算器16-1〜16-3の個々の乗算器16ごとに求められるものであり、従って上記目標係数保持部21にはこれらの目標係数のうち対応する1つの係数が保持されるものである。   For confirmation, in FIG. 5, tap coefficient setting units 19-1 to 19-3 that are actually provided for the respective multipliers 16 of the multipliers 16-1 to 16-3 are shown in FIG. Are collectively shown as the tap coefficient setting unit 19, but the target coefficient obtained in advance as described above is obtained for each multiplier 16 of the multipliers 16-1 to 16-3. Accordingly, the target coefficient holding unit 21 holds one corresponding coefficient among these target coefficients.

上記目標係数保持部21により保持される目標係数の整数部の値は、セレクタ23と加算器22とに供給される。加算器22は、上記目標係数の整数部の値に対して「1」を加算し、その加算結果をセレクタ23に対して出力する。   The value of the integer part of the target coefficient held by the target coefficient holding unit 21 is supplied to the selector 23 and the adder 22. The adder 22 adds “1” to the value of the integer part of the target coefficient and outputs the addition result to the selector 23.

一方、上記目標係数保持部21に保持された目標係数の小数部の値は、コンパレータ25に対して供給される。また、このコンパレータ25には、カウンタ24によるカウント値も供給される。カウンタ24は、0〜n−1(nは自然数)までのカウントを繰り返し行うフリーランカウンタとされる。
上記コンパレータ25の出力信号は、上記セレクタ23の切換制御信号として当該セレクタ23に対して供給される。
On the other hand, the value of the decimal part of the target coefficient held in the target coefficient holding unit 21 is supplied to the comparator 25. Further, the count value by the counter 24 is also supplied to the comparator 25. The counter 24 is a free-run counter that repeatedly counts from 0 to n-1 (n is a natural number).
The output signal of the comparator 25 is supplied to the selector 23 as a switching control signal for the selector 23.

上記セレクタ23による出力は、セレクタ20に対して供給される。
セレクタ20は、上記再生/評価値測定識別信号に基づき、上記セレクタ23による出力と上述した適応等化用係数とのうち何れか一方を乗算器16に対して択一的に出力する(設定する)。
具体的に、上記再生/評価値測定識別信号により通常のデータ再生時である旨が示される場合は、上記適応等化用係数を選択出力する。また、上記再生/評価値測定識別信号により評価値測定時である旨が示される場合は、上記セレクタ23による出力を選択出力する。
The output from the selector 23 is supplied to the selector 20.
The selector 20 alternatively outputs (sets) one of the output from the selector 23 and the above-mentioned adaptive equalization coefficient to the multiplier 16 based on the reproduction / evaluation value measurement identification signal. ).
Specifically, when the reproduction / evaluation value measurement identification signal indicates that normal data reproduction is in progress, the adaptive equalization coefficient is selected and output. If the reproduction / evaluation value measurement identification signal indicates that the evaluation value is being measured, the output from the selector 23 is selectively output.

図6は、図5に示すタップ係数設定部19の動作を説明するためのタイミングチャートであり、カウンタ24のカウント値(図中カウンタ)、コンパレータ25の出力(コンパレータ出力)、セレクタ23の出力(セレクタ出力)のそれぞれの時間軸上での遷移を示している。   FIG. 6 is a timing chart for explaining the operation of the tap coefficient setting unit 19 shown in FIG. 5. The count value of the counter 24 (counter in the figure), the output of the comparator 25 (comparator output), and the output of the selector 23 ( (Selector output) on each time axis.

先ず、先に説明したようにカウンタ24は、0〜n−1までのカウントを繰り返し行う。図示するようにカウンタ24は、0〜n−1までのカウントを、1記録条件についての評価値測定期間内にて行うようにされている。換言すれば、カウンタ24によるカウント周期は、1記録条件についての評価値測定期間をn等分した周期となるようにされているものである。
本例の場合、1記録条件についての評価値測定期間(つまり1記録条件につき行われる試し書きの記録長)は所定の長さに定められており、従って該期間長に基づき、例えば再生クロックCKを逓倍して上記評価値測定期間の1/n周期のクロックを生成し、これをカウンタ24の動作クロックとして与えるものとしている。これによりカウンタ24は、1記録条件についての評価値測定期間において0〜n−1までのカウントを行うようにされている。
First, as described above, the counter 24 repeatedly counts from 0 to n-1. As shown in the figure, the counter 24 counts from 0 to n-1 within an evaluation value measurement period for one recording condition. In other words, the count cycle by the counter 24 is a cycle obtained by dividing the evaluation value measurement period for one recording condition into n equal parts.
In the case of this example, the evaluation value measurement period for one recording condition (that is, the recording length of trial writing performed for one recording condition) is set to a predetermined length. Therefore, based on the period length, for example, the reproduction clock CK Is multiplied to generate a clock of 1 / n period of the evaluation value measurement period, which is given as an operation clock of the counter 24. As a result, the counter 24 counts from 0 to n−1 in the evaluation value measurement period for one recording condition.

ここで、本例においては、目標係数として小数点第1位までの数値の設定を許容する場合を例示している。このことに対応して、上記nの値としては「10」を設定し、上記カウンタ24には1記録条件についての評価値測定期間において0〜9までのカウントを行わせるものとしている。   Here, in this example, the case where the setting of a numerical value up to the first decimal place is permitted as the target coefficient is illustrated. Corresponding to this, “10” is set as the value of n, and the counter 24 is made to count from 0 to 9 in the evaluation value measurement period for one recording condition.

図5に示したように、コンパレータ25に対しては、カウンタ24のカウント値と目標係数の小数部の値とが入力される。すなわち、上記のようにして1記録条件についての評価値測定期間内に0〜9の間で変化するカウント値と、例えば先に例示した目標係数=「1.4」の場合にはその小数部の値である「4」とが入力されるものである。
このとき、上記目標係数の小数部の値を「i」とおくと、コンパレータ25は、上記カウント値が「i」未満であるときと「i」以上であるときとで出力信号のレベルをH/Lで切り換えるように動作する。すなわち、上記目標係数=「1.4」の例で言えば、カウンタ24のカウント値が「4」未満/以上の別に応じて出力信号のレベルをH/Lで切り換えるものである。
As shown in FIG. 5, the count value of the counter 24 and the value of the decimal part of the target coefficient are input to the comparator 25. That is, as described above, the count value that changes between 0 and 9 within the evaluation value measurement period for one recording condition, and, for example, the fractional part when the target coefficient is “1.4” as exemplified above. “4”, which is the value of, is input.
At this time, if the value of the decimal part of the target coefficient is set to “i”, the comparator 25 sets the level of the output signal to H when the count value is less than “i” and when it is greater than or equal to “i”. Operates to switch at / L. That is, in the example of the target coefficient = “1.4”, the level of the output signal is switched between H / L depending on whether the count value of the counter 24 is less than or equal to “4”.

また一方で、先に説明したように上記コンパレータ25による出力信号は、セレクタ23の切換制御信号となるものであり、従ってセレクタ23は、上記カウント値が「i」未満であるときと「i」以上であるときとで、目標係数の整数部+1の値による係数(係数A)の出力と、目標係数の整数部の値による係数(係数B)の出力とを切り換えることになる。   On the other hand, as described above, the output signal from the comparator 25 serves as a switching control signal for the selector 23. Therefore, the selector 23 determines that when the count value is less than “i” and “i”. When this is the case, the output of the coefficient (coefficient A) based on the value of the integer part + 1 of the target coefficient and the output of the coefficient (coefficient B) based on the value of the integer part of the target coefficient are switched.

図6に例示されているように、本例の場合、上記コンパレータ25は、カウンタ24のカウント値が「i」未満のときは出力信号をHレベルとし、上記カウント値が「i」以上であるときは出力信号をLレベルとするように構成されている。
また上記セレクタ23は、コンパレータ25による出力信号がHレベルのときは目標係数の整数部+1の値による係数を選択出力し、上記出力信号がLレベルのときは目標係数の整数部の値による係数を選択出力するように構成されている。
つまりこれにより、セレクタ23からセレクタ20に対しては、上記カウント値が「i」未満のときは目標係数の整数部+1の値としての係数Aが与えられ、上記カウント値が「i」以上のときは目標係数の整数部の値としての係数Bが与えられるようになっている。従って、評価値測定時において乗算器16に対しては、上記カウント値が「i」未満のときは係数Aが、上記カウント値が「i」以上のときは係数Bが設定されることになる。
As illustrated in FIG. 6, in this example, when the count value of the counter 24 is less than “i”, the comparator 25 sets the output signal to the H level, and the count value is “i” or more. In some cases, the output signal is set to L level.
The selector 23 selectively outputs a coefficient based on the value of the integer part + 1 of the target coefficient when the output signal from the comparator 25 is H level, and a coefficient based on the value of the integer part of the target coefficient when the output signal is L level. Is selected and output.
That is, by this, when the count value is less than “i”, the selector 23 to the selector 20 is given the coefficient A as the value of the integer part + 1 of the target coefficient, and the count value is equal to or greater than “i”. In some cases, the coefficient B is given as the value of the integer part of the target coefficient. Accordingly, when the evaluation value is measured, the multiplier 16 is set with the coefficient A when the count value is less than “i”, and with the coefficient B when the count value is greater than or equal to “i”. .

このようにして図5に示したタップ係数設定部19によれば、評価値測定時において、乗算器16に対する係数Aと係数Bとの時間軸上での設定比率を、目標係数の小数部の値に応じて設定できる。具体的に、目標係数の値からその整数部の値を減算した値をxとしたとき、係数A:係数Bによる比率を「x:1−x」に設定できる。   As described above, according to the tap coefficient setting unit 19 shown in FIG. 5, at the time of evaluation value measurement, the setting ratio on the time axis between the coefficient A and the coefficient B for the multiplier 16 is set to the decimal part of the target coefficient. Can be set according to the value. Specifically, when the value obtained by subtracting the value of the integer part from the target coefficient value is x, the ratio of coefficient A: coefficient B can be set to “x: 1−x”.

なお、上記の例では目標係数として小数点第1位の数値までの設定を許容するものとして、n=10に設定する場合を例示したが、例えば小数点第2位の数値までの設定を許容するなど、目標係数の下桁側の桁数が増える場合には、それに応じてnの桁数を増やすものとすればよい。例えば目標係数が「1.45」である場合には、n=100として1記録条件についての評価値測定期間に0〜99のカウントが行われるようにする。このときi=45であることから、係数A:係数Bの時間軸上での設定比率は45:55(x:1−x=0.45:0.55)に設定されることになる。
In the above example, the target coefficient is set to n = 10 as the target coefficient is allowed to be set to the first decimal place. However, for example, the setting to the second decimal place is allowed. When the number of digits on the lower digit side of the target coefficient increases, the number of digits of n may be increased accordingly. For example, when the target coefficient is “1.45”, n = 100, and 0 to 99 are counted in the evaluation value measurement period for one recording condition. Since i = 45 at this time, the setting ratio of the coefficient A: the coefficient B on the time axis is set to 45:55 (x: 1−x = 0.45: 0.55).

[2-3.実施の形態のまとめ]

上記のようにして本実施の形態によれば、タップ係数のビット幅を拡張することなく、タップ係数のビット幅を拡張した場合と等価な効果を得ることができる。具体的には、タップ係数のビット幅を拡張することなく、エッジ位置誤差としての品質評価値の測定精度の向上を図ることができる。
つまり本実施の形態によれば、タップ係数のビット幅の拡張によるFIRフィルタ5aのハードウエア規模の大幅な拡大、及びそれに伴う大幅なコストアップの防止を図りつつ、等化処理精度の向上が図られたことと等価な効果、具体的にはエッジ位置の誤差としての品質評価値の測定精度の向上効果を得ることができる。
[2-3. Summary of Embodiment]

As described above, according to the present embodiment, an effect equivalent to the case where the bit width of the tap coefficient is expanded can be obtained without expanding the bit width of the tap coefficient. Specifically, the measurement accuracy of the quality evaluation value as the edge position error can be improved without extending the bit width of the tap coefficient.
In other words, according to the present embodiment, it is possible to improve the equalization processing accuracy while preventing the hardware scale of the FIR filter 5a from being greatly increased by extending the bit width of the tap coefficient and the accompanying cost increase. An effect equivalent to that described above, specifically, an effect of improving the measurement accuracy of the quality evaluation value as an error of the edge position can be obtained.

また、上記のように品質評価値の測定精度の向上が図られれば、当該品質評価値を利用して行われるライトストラテジなどの記録波形調整パラメータの調整動作の精度向上も図られる。   Further, if the measurement accuracy of the quality evaluation value is improved as described above, the accuracy of the adjustment operation of the recording waveform adjustment parameter such as the write strategy performed using the quality evaluation value can be improved.

また、本実施の形態は、タップ係数のビット幅の拡張により評価値の測定精度の向上を図るものではないので、通常のデータ再生時における等化処理がオーバースペックとなってその点での無駄が生じてしまうといったことが無いようにできる。
In addition, since this embodiment does not improve the measurement accuracy of the evaluation value by extending the bit width of the tap coefficient, the equalization process at the time of normal data reproduction becomes overspec, and this point is wasted. Can be avoided.

<3.変形例>

以上、本発明の実施の形態について説明したが、本発明としてはこれまでに説明した具体例に限定されるべきものではない。
例えば、タップ係数設定部19の構成については、次の図7のように変更することもできる。
図7において、この場合のタップ係数設定部19では、先の図5に示した加算器22が省略される。またこの場合、図5に示した係数保持部21に代えて、目標係数の整数部の値(係数B)を保持する係数保持部30、目標係数の整数部+1の値(係数A)を保持する係数保持部31、及び目標係数の小数部の値を保持する係数保持部32が設けられる。
セレクタ23に対しては、上記係数保持部31が保持する係数Aと上記係数保持部30が保持する係数Bとが入力される。この場合のセレクタ23は、コンパレータ25の出力信号に基づき、上記係数Aと係数Bのうちの何れか一方を択一的にセレクタ20に対して出力する。
また、この場合のコンパレータ25には、カウンタ24のカウント値と共に上記係数保持部32が保持する目標係数の小数部の値が入力される。この場合もカウンタ24、コンパレータ25の動作は、先の図6にて説明したものと同様となる。
<3. Modification>

Although the embodiments of the present invention have been described above, the present invention should not be limited to the specific examples described above.
For example, the configuration of the tap coefficient setting unit 19 can be changed as shown in FIG.
In FIG. 7, the tap coefficient setting unit 19 in this case omits the adder 22 shown in FIG. In this case, in place of the coefficient holding unit 21 shown in FIG. 5, a coefficient holding unit 30 for holding the integer part value (coefficient B) of the target coefficient and a value of the integer part + 1 of the target coefficient (coefficient A) are held. And a coefficient holding unit 32 for holding the decimal part value of the target coefficient.
A coefficient A held by the coefficient holding unit 31 and a coefficient B held by the coefficient holding unit 30 are input to the selector 23. In this case, the selector 23 alternatively outputs one of the coefficient A and the coefficient B to the selector 20 based on the output signal of the comparator 25.
In this case, the value of the decimal part of the target coefficient held by the coefficient holding unit 32 is input to the comparator 25 together with the count value of the counter 24. Also in this case, the operations of the counter 24 and the comparator 25 are the same as those described with reference to FIG.

また、これまでの説明において、先の図3では、1つの記録条件についての評価値測定期間内において、係数Aを比率xに応じた期間連続して設定した後、残りの期間係数Bを連続して設定する場合を例示したが、本発明においては、係数Aと係数Bの時間軸上での設定比率が結果的にx:x−1(設定可能最小桁未満数値に応じた比率)となるようにされていればよく、係数A、Bの設定の順序やそれらの切換タイミングについては特に限定されるべきものではない。   In the above description, in FIG. 3, the coefficient A is set continuously for a period corresponding to the ratio x within the evaluation value measurement period for one recording condition, and then the remaining period coefficient B is continuously set. However, in the present invention, the setting ratio of the coefficient A and the coefficient B on the time axis is, as a result, x: x−1 (a ratio according to a numerical value less than the settable minimum digit). The order of setting the coefficients A and B and the switching timing thereof are not particularly limited.

また、これまでの説明では、イコライザ5による等化処理にFIRフィルタ5aを用いる場合を例示したが、これに代えてIIRフィルタを用いることもできる。
また、これまでの説明において例示したタップ数やタップ係数の桁数(ビット幅)などの数値はあくまで一例を挙げたものに過ぎず、それらに限定されるべきものではない。
Moreover, although the case where the FIR filter 5a is used for the equalization process by the equalizer 5 was illustrated in the above description, an IIR filter can be used instead.
Further, the numerical values such as the number of taps and the number of digits of the tap coefficient (bit width) exemplified in the above description are merely examples, and should not be limited to them.

また、これまでの説明では、等化信号ykに基づいて測定した品質評価値を平均化する場合を例示したが、品質評価値の精度向上が図られるようにするにあたっては、測定した品質評価値を少なくとも積分するものとすればよい。   In the description so far, the case where the quality evaluation value measured based on the equalized signal yk is averaged is illustrated. However, in order to improve the accuracy of the quality evaluation value, the measured quality evaluation value is used. Should be integrated at least.

また、これまでの説明では、イコライザ5のフィルタ処理により得られた等化信号ykに基づき、再生信号のエッジ位置の誤差を表す品質評価値を測定する場合を例示したが、本発明における評価部としては、上記イコライザ5などのフィルタ処理部によりフィルタ処理の施された再生信号に基づき、信号品質の評価指標となる品質評価値を単位時間あたりに複数回測定し、且つ複数回測定した評価値を少なくとも積分するものであればよい。   Further, in the description so far, the case where the quality evaluation value representing the error of the edge position of the reproduction signal is measured based on the equalized signal yk obtained by the filter processing of the equalizer 5 is exemplified. As an evaluation value obtained by measuring a quality evaluation value, which is an evaluation index of signal quality, a plurality of times per unit time based on a reproduction signal filtered by a filter processing unit such as the equalizer 5 and a plurality of times As long as it integrates at least.

また、これまでの説明では、本発明のフィルタ処理装置が、光記録媒体のドライブ装置に適用される場合を例示したが、本発明のフィルタ処理装置としては他の装置に対しても広く好適に適用することができる。
本発明のフィルタ処理装置によれば、当該フィルタ処理装置によるフィルタ処理後の信号についての上述のような単位時間あたりの複数回の評価値の測定、及びこのように複数回測定された評価値についての少なくとも積分が行われる場合に対応して、タップ係数のビット幅を拡張したことと等価な効果が得られるようにできる。
In the above description, the case where the filter processing apparatus of the present invention is applied to a drive device for an optical recording medium has been exemplified. However, the filter processing apparatus of the present invention is also widely suitable for other apparatuses. Can be applied.
According to the filter processing device of the present invention, the evaluation value measured a plurality of times per unit time as described above for the signal after the filter processing by the filter processing device, and the evaluation value measured a plurality of times in this way Corresponding to the case where at least integration is performed, an effect equivalent to the expansion of the bit width of the tap coefficient can be obtained.

1 ディスクドライブ装置、2 スピンドルモータ、3 光学ヘッド、4 再生クロック生成/サンプリング部、5 イコライザ、5a FIRフィルタ、6 ビタビ復号器、7 再生データデコーダ、8 記録信号発生部、9 記録データエンコーダ、10 コントローラ、11 評価器、11a マーク長ごと評価値測定部、11b 平均化部、15A,15B 遅延回路、16-1〜16-3 乗算器、17,22 加算器、18 タップ係数更新処理部、19-1〜19-3 タップ係数設定部、20,23 セレクタ、21 目標係数保持部、24 カウンタ、25 コンパレータ、30,31,32 係数保持部   DESCRIPTION OF SYMBOLS 1 Disc drive apparatus, 2 Spindle motor, 3 Optical head, 4 Reproduction clock generation / sampling part, 5 Equalizer, 5a FIR filter, 6 Viterbi decoder, 7 Reproduction data decoder, 8 Recording signal generation part, 9 Recording data encoder, 10 Controller, 11 Evaluator, 11a Evaluation unit for each mark length, 11b Averaging unit, 15A, 15B Delay circuit, 16-1 to 16-3 multiplier, 17,22 Adder, 18 Tap coefficient update processing unit, 19 -1 to 19-3 Tap coefficient setting unit, 20, 23 selector, 21 target coefficient holding unit, 24 counter, 25 comparator, 30, 31, 32 coefficient holding unit

Claims (9)

デジタルフィルタを備えて入力信号に対してフィルタ処理を施すフィルタ処理装置であって、
タップ係数が可変設定される乗算器と、
上記乗算器に設定可能な設定可能タップ係数よりも下桁側の桁数の多い数値とされた目標タップ係数を保持する目標タップ係数保持部と、
上記目標タップ係数における上記設定可能タップ係数の最小桁以上となる部分の数値である設定可能桁部分数値と、当該設定可能桁部分数値に対してその最小桁の値に1を加算した最小桁値加算数値とについて、それらのうちの一方を択一的に出力して上記乗算器に設定する係数択一設定部と、
上記乗算器に対する上記最小桁値加算数値と上記設定可能桁部分数値との時間軸上での設定比率を、上記目標タップ係数における上記設定可能桁部分よりも下桁側となる部分の数値である設定可能最小桁未満数値に応じた設定比率とするように上記係数択一設定部を制御する係数設定比率制御部と
を備えるフィルタ処理装置。
A filter processing apparatus that includes a digital filter and performs a filtering process on an input signal,
A multiplier whose tap coefficient is variably set;
A target tap coefficient holding unit that holds a target tap coefficient that is set to a numerical value having a larger number of digits on the lower digit side than the settable tap coefficient that can be set in the multiplier;
A settable digit partial value that is a numerical value of the portion of the target tap coefficient that is greater than or equal to the minimum digit of the settable tap coefficient, and a minimum digit value obtained by adding 1 to the value of the minimum digit for the settable digit partial value A coefficient alternative setting unit that alternatively outputs one of them and sets it in the multiplier for the added numerical value,
The setting ratio of the minimum digit value addition value and the settable digit part value for the multiplier on the time axis is a numerical value of a part on the lower digit side of the settable digit part in the target tap coefficient. A filter processing apparatus comprising: a coefficient setting ratio control unit that controls the coefficient alternative setting unit so as to obtain a setting ratio according to a numerical value that is less than the minimum settable digit.
上記係数設定比率制御部は、
上記目標タップ係数の値から上記設定可能桁部分数値を減算した値をXとしたとき、上記最小桁値加算数値と上記設定可能桁部分数値との時間軸上での設定比率をX:1−Xとするように制御を行う
請求項1に記載のフィルタ処理装置。
The coefficient setting ratio control unit
When a value obtained by subtracting the settable digit partial value from the target tap coefficient value is X, a setting ratio on the time axis between the minimum digit value added value and the settable digit partial value is X: 1- The filter processing apparatus according to claim 1, wherein control is performed so that X is set.
デジタルフィルタを備えて入力信号に対してフィルタ処理を施すフィルタ処理装置におけるフィルタ処理方法であって、
上記デジタルフィルタに備えられる乗算器に設定可能な設定可能タップ係数よりも下桁側の桁数の多い数値とされた目標タップ係数における、上記設定可能タップ係数の最小桁以上となる部分の数値である設定可能桁部分数値と、当該設定可能桁部分数値に対してその最小桁の値に1を加算した最小桁値加算数値とを、上記乗算器に対し、その時間軸上での設定比率が上記目標タップ係数における上記設定可能桁部分よりも下桁側となる部分の数値である設定可能最小桁未満数値に応じた設定比率となるようにして設定する
フィルタ処理方法。
A filter processing method in a filter processing apparatus that includes a digital filter and performs filter processing on an input signal,
The numerical value of the portion of the target tap coefficient that has more digits than the settable tap coefficient that can be set in the multiplier included in the digital filter and that is greater than the minimum digit of the settable tap coefficient. A settable digit partial value and a minimum digit value added value obtained by adding 1 to the minimum digit value of the settable digit partial value are set to the multiplier with a setting ratio on the time axis. A filter processing method for setting so as to have a setting ratio corresponding to a numerical value less than a minimum settable digit that is a numerical value of a lower digit side of the settable digit portion in the target tap coefficient.
光記録媒体に対するレーザ光の照射及び反射光の受光を行って上記光記録媒体に記録された信号についての再生信号を得る光学ヘッド部と、
デジタルフィルタを備えて上記再生信号に対してフィルタ処理を施すフィルタ処理部であって、
タップ係数が可変設定される乗算器と、
上記乗算器に設定可能な設定可能タップ係数よりも下桁側の桁数の多い数値とされた目標タップ係数を保持する目標タップ係数保持部と、
上記目標タップ係数における上記設定可能タップ係数の最小桁以上となる部分の数値である設定可能桁部分数値と、当該設定可能桁部分数値に対してその最小桁の値に1を加算した最小桁値加算数値とについて、それらのうちの一方を択一的に出力して上記乗算器に設定する係数択一設定部と、
上記乗算器に対する上記最小桁値加算数値と上記設定可能桁部分数値との時間軸上での設定比率を、上記目標タップ係数における上記設定可能桁部分よりも下桁側となる部分の数値である設定可能最小桁未満数値に応じた設定比率とするように上記係数択一設定部を制御する係数設定比率制御部と
を備えるフィルタ処理部と、
上記フィルタ処理部によりフィルタ処理の施された上記再生信号に基づき、信号品質の評価指標となる品質評価値を単位時間あたりに複数回測定すると共に、上記複数回測定した品質評価値を少なくとも積分する評価部と
を備える光記録媒体駆動装置。
An optical head unit that irradiates the optical recording medium with laser light and receives reflected light to obtain a reproduction signal for the signal recorded on the optical recording medium;
A filter processing unit that includes a digital filter and performs filter processing on the reproduction signal,
A multiplier whose tap coefficient is variably set;
A target tap coefficient holding unit that holds a target tap coefficient that is set to a numerical value having a larger number of digits on the lower digit side than the settable tap coefficient that can be set in the multiplier;
A settable digit partial value that is a numerical value of the portion of the target tap coefficient that is greater than or equal to the minimum digit of the settable tap coefficient, and a minimum digit value obtained by adding 1 to the value of the minimum digit for the settable digit partial value A coefficient alternative setting unit that alternatively outputs one of them and sets it in the multiplier for the added numerical value,
The setting ratio of the minimum digit value addition value and the settable digit part value for the multiplier on the time axis is a numerical value of a part on the lower digit side of the settable digit part in the target tap coefficient. A filter processing unit comprising: a coefficient setting ratio control unit that controls the coefficient alternative setting unit so as to obtain a setting ratio according to a numerical value less than the minimum settable digit;
Based on the reproduction signal filtered by the filter processing unit, a quality evaluation value serving as an evaluation index of signal quality is measured a plurality of times per unit time, and at least the quality evaluation value measured a plurality of times is integrated. An optical recording medium driving device comprising: an evaluation unit.
上記評価部は、
上記品質評価値として、上記再生信号のエッジ位置の誤差を表す評価値を測定する
請求項4に記載の光記録媒体駆動装置。
The evaluation section
The optical recording medium driving device according to claim 4, wherein an evaluation value representing an error in an edge position of the reproduction signal is measured as the quality evaluation value.
上記評価部は、
上記エッジ位置の誤差を表す評価値を少なくとも記録マーク長ごとに測定する
請求項5に記載の光記録媒体駆動装置。
The evaluation section
The optical recording medium driving device according to claim 5, wherein an evaluation value representing an error in the edge position is measured at least for each recording mark length.
上記評価部は、
少なくとも上記記録マーク長ごとに測定した上記エッジ位置の誤差を表す評価値を、少なくとも上記記録マーク長ごとに平均化する
請求項6に記載の光記録媒体駆動装置。
The evaluation section
The optical recording medium driving device according to claim 6, wherein an evaluation value representing an error of the edge position measured at least for each recording mark length is averaged for at least each recording mark length.
上記係数設定比率制御部は、
上記目標タップ係数の値から上記設定可能桁部分数値を減算した値をXとしたとき、上記最小桁値加算数値と上記設定可能桁部分数値との時間軸上での設定比率をX:1−Xとするように制御を行う
請求項4に記載の光記録媒体駆動装置。
The coefficient setting ratio control unit
When a value obtained by subtracting the settable digit partial value from the target tap coefficient value is X, a setting ratio on the time axis between the minimum digit value added value and the settable digit partial value is X: 1- The optical recording medium driving device according to claim 4, wherein control is performed so that X is set.
光記録媒体に対するレーザ光の照射及び反射光の受光を行って上記光記録媒体に記録された信号についての再生信号を得る光学ヘッド部と、デジタルフィルタを備えて上記再生信号に対してフィルタ処理を施すフィルタ処理部とを備えた光記録媒体駆動装置における評価値測定方法であって、
上記デジタルフィルタに備えられる乗算器に設定可能な設定可能タップ係数よりも下桁側の桁数の多い数値とされた目標タップ係数における、上記設定可能タップ係数の最小桁以上となる部分の数値である設定可能桁部分数値と、当該設定可能桁部分数値に対してその最小桁の値に1を加算した最小桁値加算数値とを、上記乗算器に対し、その時間軸上での設定比率が上記目標タップ係数における上記設定可能桁部分よりも下桁側となる部分の数値である設定可能最小桁未満数値に応じた設定比率となるようにして設定するタップ係数設定手順と、
上記タップ係数設定手順によるタップ係数の設定が行われた上記フィルタ処理部によってフィルタ処理の施された上記再生信号に基づき、信号品質の評価指標となる品質評価値を単位時間あたりに複数回測定すると共に、上記複数回測定した品質評価値を少なくとも積分する評価手順と
を有する評価値測定方法。
An optical head unit for irradiating the optical recording medium with laser light and receiving reflected light to obtain a reproduction signal for the signal recorded on the optical recording medium, and a digital filter, and filtering the reproduction signal An evaluation value measuring method in an optical recording medium driving device comprising a filter processing unit to be applied,
The numerical value of the portion of the target tap coefficient that has more digits than the settable tap coefficient that can be set in the multiplier included in the digital filter and that is greater than the minimum digit of the settable tap coefficient. A settable digit partial value and a minimum digit value added value obtained by adding 1 to the minimum digit value of the settable digit partial value are set to the multiplier with a setting ratio on the time axis. A tap coefficient setting procedure for setting a setting ratio according to a numerical value less than a settable minimum digit that is a numerical value of a lower digit side of the settable digit part in the target tap coefficient;
Based on the reproduced signal filtered by the filter processing unit in which the tap coefficient is set by the tap coefficient setting procedure, a quality evaluation value serving as an evaluation index of signal quality is measured a plurality of times per unit time. And an evaluation procedure for integrating at least the quality evaluation values measured a plurality of times.
JP2009190124A 2009-08-19 2009-08-19 Apparatus and method for processing filter, optical recording medium drive unit, and evaluation value measuring method Pending JP2011044798A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009190124A JP2011044798A (en) 2009-08-19 2009-08-19 Apparatus and method for processing filter, optical recording medium drive unit, and evaluation value measuring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009190124A JP2011044798A (en) 2009-08-19 2009-08-19 Apparatus and method for processing filter, optical recording medium drive unit, and evaluation value measuring method

Publications (1)

Publication Number Publication Date
JP2011044798A true JP2011044798A (en) 2011-03-03

Family

ID=43831919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009190124A Pending JP2011044798A (en) 2009-08-19 2009-08-19 Apparatus and method for processing filter, optical recording medium drive unit, and evaluation value measuring method

Country Status (1)

Country Link
JP (1) JP2011044798A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236893B2 (en) 2014-05-21 2016-01-12 Fujitsu Limited Distortion compensation device and distortion compensation method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236893B2 (en) 2014-05-21 2016-01-12 Fujitsu Limited Distortion compensation device and distortion compensation method

Similar Documents

Publication Publication Date Title
US5754353A (en) Channel quality circuit in a sampled amplitude read channel
US6005731A (en) Channel quality circuit employing a test pattern generator in a sampled amplitude read channel for calibration
US7940622B2 (en) Recording/reproduction device, evaluation value calculation method, and evaluation value calculation device
US7852729B2 (en) Optical disc apparatus with adjustable constraint length PRML
KR101116205B1 (en) Optical disk device
US7835245B2 (en) Evaluation value calculating apparatus, recording and playback apparatus, evaluation value calculating method, recording method
US7952974B2 (en) Apparatus and method for measuring signal quality
US5987634A (en) Channel quality circuit in a sampled amplitude read channel
US20110002375A1 (en) Information reproducing apparatus using adaptive equalizer and adaptive equalization method
US7321531B2 (en) Apparatus for reproducing data from optical storage medium using multiple detector
JP2011044798A (en) Apparatus and method for processing filter, optical recording medium drive unit, and evaluation value measuring method
US20090052294A1 (en) Information recording medium, information reproducing apparatus and information reproducing method
JP2001250341A (en) Asymmetry detecting device, jitter detecting device and recording and reproducing device
US8004443B2 (en) Information readout apparatus and information reproducing method
JP4501960B2 (en) Viterbi detector and information reproducing apparatus
US7599271B2 (en) Optical disk apparatus
JP2006202459A (en) Reproducing device and recording/reproducing device
US8441910B1 (en) System and method of adjusting gain and offset loops in data storage system
JP2009015906A (en) Synchronous pattern detecting device and method of frequency error detecting device, and information processor
WO2009122642A1 (en) Reproduction signal quality evaluation device and method
JP2011060378A (en) Apparatus and method for detecting phase error, and reproduction apparatus
JP2001319427A (en) Information reproducing device
JP4383270B2 (en) Reproduction signal evaluation apparatus, reproduction signal evaluation method, and reproduction signal evaluation computer program
JP2011253604A (en) Optical information recording and playback equipment
JP2008146696A (en) Data reproducing device