JP2011039559A - Display apparatus - Google Patents

Display apparatus Download PDF

Info

Publication number
JP2011039559A
JP2011039559A JP2010249608A JP2010249608A JP2011039559A JP 2011039559 A JP2011039559 A JP 2011039559A JP 2010249608 A JP2010249608 A JP 2010249608A JP 2010249608 A JP2010249608 A JP 2010249608A JP 2011039559 A JP2011039559 A JP 2011039559A
Authority
JP
Japan
Prior art keywords
signal line
pixel
drain signal
display area
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010249608A
Other languages
Japanese (ja)
Inventor
Osamu Nagashima
理 長島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2010249608A priority Critical patent/JP2011039559A/en
Publication of JP2011039559A publication Critical patent/JP2011039559A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display apparatus capable of suppressing the occurrence of brightness irregularity in the display apparatus having a display region formed into a specialized shape. <P>SOLUTION: In the display apparatus, respective signal lines connected with the respective pixels along a pixel group of a plurality of pixels juxtaposed in one direction among the respective pixels arranged in a matrix are formed, wherein the signal lines have different lengths in the display region, area of substantial region of the respective pixels that make the signal lines having smaller length in common is larger than the area of the substantial region of the respective pixels that make the signal lines having larger length in common. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は表示装置に関する。   The present invention relates to a display device.

たとえば液晶表示装置等の表示領域は、多数の画素がマトリクス状に配列され、たとえばそのx方向に並設された各画素の画素群を順次選択し、その選択された画素群の各画素に映像信号を供給する構成からなっているため、各画素群を選択するためのゲート信号線を、また、映像信号を供給するためのドレイン信号線を備える。   For example, in a display area of a liquid crystal display device or the like, a large number of pixels are arranged in a matrix. For example, a pixel group of pixels arranged in parallel in the x direction is sequentially selected, and an image is displayed on each pixel of the selected pixel group. Since it is configured to supply a signal, a gate signal line for selecting each pixel group and a drain signal line for supplying a video signal are provided.

この場合、表示領域が矩形状の場合にあっては、各ゲート信号線の長さ、および各ドレイン信号線の長さがそれぞれ等しく、信号線のたとえば電圧降下等に起因する表示の輝度むら対策も比較的容易であった。
このような対策としては下記特許文献1あるいは特許文献2等に記載されたものが知られている。
In this case, when the display area is rectangular, the length of each gate signal line and the length of each drain signal line are equal, and the display luminance unevenness caused by, for example, voltage drop of the signal line is countered. Was also relatively easy.
As such measures, those described in the following Patent Document 1 or Patent Document 2 are known.

特開平6−67191号公報JP-A-6-67191 特開平8−76136号公報JP-A-8-76136

しかし、上述したような構成からなる表示装置をアミューズメント用に用いるような場合、その用途に適用させるために種々の点において改変を免れず、たとえば表示領域において特殊な形状としなければならない場合等がある。
この場合、表示領域が特殊な形状とした場合、各ゲート信号線の長さ、および各ドレイン信号線の長さが異なってしまうことになり、それに起因する輝度むらは、表示として不適当となる程に発生することになる。
However, when a display device having the above-described configuration is used for amusement, there are cases where it is necessary to make a special shape in the display area, for example, in order to apply it to various uses. is there.
In this case, if the display area has a special shape, the length of each gate signal line and the length of each drain signal line will be different, and the resulting luminance unevenness will be inappropriate for display. Will occur as much as possible.

このことから、表示領域を特殊な形状にすることにともない、輝度むらの発生を抑制する対策が必要となるに至った。
ここで、上記特許文献1,2は、表示領域が矩形状からなるものを前提としており、表示領域が特殊な形状とする本願発明において、そのまま適用できないものとなっている。
本発明は、このような事情に基づいてなされたものであり、表示領域を特殊な形状とするものにあって、輝度むらの発生を抑制させた表示装置を提供することにある。
For this reason, as the display area has a special shape, a measure for suppressing the occurrence of luminance unevenness has become necessary.
Here, Patent Documents 1 and 2 are based on the premise that the display area has a rectangular shape, and cannot be directly applied to the present invention in which the display area has a special shape.
The present invention has been made based on such circumstances, and it is an object of the present invention to provide a display device in which the display area has a special shape and the occurrence of uneven brightness is suppressed.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。   Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.

(1)
本発明による表示装置は、たとえば、マトリックス状に配置された各画素のうち一方向に並設された複数の画素からなる画素群に沿ってこれら各画素に接続されるそれぞれの信号線が形成され、これらの信号線はその長さが異なるものを有するとともに、その幅が異なるものを有し、
幅が小さい信号線はその長さが幅の大きな信号線よりも短く形成されている関係を有することを特徴とする。
(1)
In the display device according to the present invention, for example, each signal line connected to each pixel is formed along a pixel group composed of a plurality of pixels arranged in one direction among the pixels arranged in a matrix. These signal lines have different lengths and different widths,
A signal line having a small width is characterized in that the length thereof is shorter than that of a signal line having a large width.

(2)
本発明による表示装置は、たとえば、(1)の構成を前提とし、各信号線を間にして配置される各画素の実質領域の離間距離は等しく形成されていることを特徴とする。
(2)
The display device according to the present invention is, for example, on the premise of the configuration (1), and is characterized in that the separation distances of the substantial regions of the pixels arranged with the signal lines interposed therebetween are formed equally.

(3)
本発明による表示装置は、たとえば、マトリックス状に配置された各画素のうち一方向に並設された複数の画素からなる画素群に沿ってこれら各画素に接続されるそれぞれの信号線が形成され、
これら信号線は、この信号線に信号を供給する駆動回路の近傍で離間距離を狭めた収斂部を経て該駆動回路のバンプに接続されているとともに、
これらの信号線はその長さが異なるものを有するとともに、その幅が異なるものを有し、
幅が小さい信号線はその長さが幅の大きな信号線よりも短く形成されている関係を有し、
かつ、幅が小さい信号線は、前記収斂部にてさらにその幅が小さく構成されていることを特徴とする。
(3)
In the display device according to the present invention, for example, each signal line connected to each pixel is formed along a pixel group composed of a plurality of pixels arranged in one direction among the pixels arranged in a matrix. ,
These signal lines are connected to the bumps of the drive circuit through a converging portion with a narrower separation distance in the vicinity of the drive circuit that supplies a signal to the signal line,
These signal lines have different lengths and different widths,
A signal line with a small width has a relationship that its length is shorter than that of a signal line with a large width,
In addition, the signal line having a small width is configured such that the width of the signal line is further reduced in the convergent portion.

(4)
本発明による表示装置は、たとえば、マトリックス状に配置された各画素のうち一方向に並設された複数の画素の画素群に沿ってこれら各画素に共通するそれぞれの信号線が形成され、
これら信号線は、この信号線に信号を供給する駆動回路の近傍で離間距離を狭めた収斂部を経て該駆動回路のバンプに接続されているとともに、
これらの信号線はその長さが異なるものを有するとともに、その幅が異なるものを有し、
幅が小さい信号線はその長さが幅の大きな信号線よりも短く形成されている関係を有し、
かつ、幅が大きい信号線は、前記収斂部にて、該信号線の走行方向の少なくとも2箇所で層を異にする他の導電層と接続されて構成されていることを特徴とする。
(4)
In the display device according to the present invention, for example, signal lines common to each pixel are formed along a pixel group of a plurality of pixels arranged in parallel in one direction among the pixels arranged in a matrix.
These signal lines are connected to the bumps of the drive circuit through a converging portion with a narrower separation distance in the vicinity of the drive circuit that supplies a signal to the signal line,
These signal lines have different lengths and different widths,
A signal line with a small width has a relationship that its length is shorter than that of a signal line with a large width,
In addition, the signal line having a large width is configured to be connected to another conductive layer having a different layer in at least two places in the traveling direction of the signal line at the convergence portion.

(5)
本発明による表示装置は、たとえば、マトリックス状に配置された各画素のうち一方向に並設された複数の画素の画素群に沿ってこれら各画素に接続されるそれぞれの信号線が形成され、これらの信号線はその長さが異なるものを有し、
長さの小さな信号線を共通にする各画素の実質領域の面積は、長さの大きな信号線を共通にする各画素の実質領域の面積よりも大きく構成されていることを特徴とする。
(5)
In the display device according to the present invention, for example, each signal line connected to each pixel is formed along a pixel group of a plurality of pixels arranged in parallel in one direction among the pixels arranged in a matrix. These signal lines have different lengths,
The area of the substantial region of each pixel that shares a signal line with a small length is configured to be larger than the area of the substantial region of each pixel that shares a signal line with a large length.

(6)
本発明による表示装置は、(1)から(5)の何れかの構成を前提とし、画素は、走査信号の供給によってオンする薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極を備え、前記信号線はドレイン信号線であることを特徴とする。
(6)
The display device according to the present invention is premised on the configuration of any one of (1) to (5), and a pixel is supplied with a thin film transistor that is turned on by supply of a scanning signal, and a video signal is supplied from a drain signal line through the thin film transistor. The signal line is a drain signal line.

(7)
本発明による表示装置は、(1)から(5)の何れかの構成を前提とし、画素は、ゲート信号線からの走査信号の供給によってオンする薄膜トランジスタと、この薄膜トランジスタを介して映像信号が供給される画素電極を備え、前記信号線はゲート信号線であることを特徴とする。
(7)
The display device according to the present invention is premised on the structure of any one of (1) to (5), and a pixel is supplied with a thin film transistor which is turned on by supply of a scanning signal from a gate signal line, and a video signal is supplied through this thin film transistor. The signal line is a gate signal line.

(8)
本発明による表示装置は、(1)から(5)の何れかの構成を前提とし、画素は、ゲート信号線からの走査信号の供給によってオンする薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極を備え、前記信号線はゲート信号線およびドレイン信号線であることを特徴とする。
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
(8)
The display device according to the present invention is premised on the configuration of any one of (1) to (5), and the pixel includes a thin film transistor that is turned on by supply of a scanning signal from a gate signal line, and a drain signal line through the thin film transistor. The pixel line is supplied with a video signal, and the signal lines are a gate signal line and a drain signal line.
In addition, this invention is not limited to the above structure, A various change is possible in the range which does not deviate from the technical idea of this invention.

本発明による表示装置の一実施例を示す平面図、およびドレイン信号線を示す説明図である。FIG. 2 is a plan view showing an embodiment of a display device according to the present invention and an explanatory view showing drain signal lines. 本発明が適用される表示装置の一実施例を示す平面図、および画素の等価回路図である。1 is a plan view illustrating an embodiment of a display device to which the present invention is applied, and an equivalent circuit diagram of a pixel. 本発明による表示装置の他の実施例を示す平面図、およびドレイン信号線の収斂部における構成を示す説明図である。It is the top view which shows the other Example of the display apparatus by this invention, and explanatory drawing which shows the structure in the convergence part of a drain signal line. 本発明による表示装置の他の実施例を示す平面図、およびドレイン信号線の収斂部における構成を示す説明図である。It is the top view which shows the other Example of the display apparatus by this invention, and explanatory drawing which shows the structure in the convergence part of a drain signal line. 本発明が適用される表示装置の他の実施例を示す平面図、および画素の構成図である。It is the top view which shows the other Example of the display apparatus with which this invention is applied, and the block diagram of a pixel.

以下、図面を用いて本発明による表示装置の実施例を説明する。
図2(a)は、本発明による表示装置の一実施例を示す平面図である。また、同図に示す表示装置は液晶表示装置を示すものであり、また、アミューズメント用として用いられるものとなっている。
すなわち、当該液晶表示装置の液晶表示部ARは矩形状であるのが通常であるが、この実施例の場合、たとえば、矩形をその各長辺のうち一方の長辺の中途部から他方の長辺の一角部に及んで2分割した場合の一方の形状からなり、台形に類似する形状をしたものとなっている。
Embodiments of a display device according to the present invention will be described below with reference to the drawings.
FIG. 2A is a plan view showing an embodiment of the display device according to the present invention. Further, the display device shown in the figure is a liquid crystal display device and is used for amusement.
That is, the liquid crystal display AR of the liquid crystal display device is usually rectangular, but in this embodiment, for example, a rectangle is formed from the middle part of one of the long sides to the length of the other. It consists of one shape when it is divided into two over one corner of the side, and has a shape similar to a trapezoid.

換言すれば、本実施例の液晶表示装置の液晶表示部ARは、矩形部表示領域ARrcとこの矩形部表示領域ARrcの一辺を直角に交わる2辺の一方の辺とした三角形部表示領域ARtrとを組み合わせた形状をなしている。   In other words, the liquid crystal display AR of the liquid crystal display device of the present embodiment includes a rectangular portion display area ARtr and a triangular portion display area ARtr which is one side of two sides that intersect one side of the rectangular portion display area ARrc at a right angle. It has a combined shape.

このため、液晶を介在させて対向配置される透明基板SUB1およびSUB2も液晶表示部ARとほぼ同様な形状をなしている。なお、透明基板SUB1およびSUB2も矩形状をなし、液晶表示部ARのみが上述した形状をなしていても同様である。   For this reason, the transparent substrates SUB1 and SUB2 that are arranged to face each other with the liquid crystal interposed therebetween have substantially the same shape as the liquid crystal display portion AR. Note that the transparent substrates SUB1 and SUB2 are also rectangular, and the same applies to the case where only the liquid crystal display unit AR has the shape described above.

透明基板SUB1に対して透明基板SUB2は若干小さく構成され、それらの互いに直交する各辺の部分において、透明基板SUB1が透明基板SUB2から露呈するようになっている。この部分には、走査駆動回路からなる半導体装置CH(V)および映像駆動回路からなる半導体装置CH(He)が搭載されるようになっているからである。   The transparent substrate SUB2 is configured to be slightly smaller than the transparent substrate SUB1, and the transparent substrate SUB1 is exposed from the transparent substrate SUB2 at each of the sides orthogonal to each other. This is because the semiconductor device CH (V) composed of a scanning drive circuit and the semiconductor device CH (He) composed of a video drive circuit are mounted on this portion.

透明基板SUB2の液晶側の面の周辺にはシール材SLが形成され、このシール材SLによって透明基板SUB2が透明基板SUB1に固定されている。また、このシール材SLは透明基板SUB1とSUB2との間に介在される液晶を封入するための機能をも有している。   A sealing material SL is formed around the liquid crystal side surface of the transparent substrate SUB2, and the transparent substrate SUB2 is fixed to the transparent substrate SUB1 by the sealing material SL. The sealing material SL also has a function for enclosing a liquid crystal interposed between the transparent substrates SUB1 and SUB2.

透明基板SUB1の液晶側の面には、そのx方向に延在するゲート信号線GLがy方向に並設され、y方向に延在するドレイン信号線DLがx方向に並設されている。ゲート信号線GLとドレイン信号線DLとは互いに絶縁されており、たとえばゲート信号線GLを下層として形成された絶縁膜の上面にドレイン信号線DLが形成されるようになっている。   On the liquid crystal side surface of the transparent substrate SUB1, gate signal lines GL extending in the x direction are juxtaposed in the y direction, and drain signal lines DL extending in the y direction are juxtaposed in the x direction. The gate signal line GL and the drain signal line DL are insulated from each other. For example, the drain signal line DL is formed on the upper surface of an insulating film formed with the gate signal line GL as a lower layer.

また、ゲート信号線GLとドレイン信号線DLとで囲まれた矩形状の領域は画素領域として形成され、この画素領域内には、図2(b)の等価回路に示すように、ゲート信号線GLからの走査信号によってオンされる薄膜トランジスタTFTと、この薄膜トランジスタTFTを介してドレイン信号線DLからの映像信号が供給される画素電極PXと、この画素電極PXと当該画素を挟む各ゲート信号線GLのうち前記薄膜トランジスタTFTと接続されていない方のゲート信号線GLとの間に形成された容量素子Caddが備えられている。   A rectangular region surrounded by the gate signal line GL and the drain signal line DL is formed as a pixel region. As shown in the equivalent circuit of FIG. 2B, the gate signal line is formed in the pixel region. A thin film transistor TFT which is turned on by a scanning signal from GL, a pixel electrode PX to which a video signal is supplied from the drain signal line DL via the thin film transistor TFT, and each gate signal line GL sandwiching the pixel electrode PX and the pixel The capacitor element Cadd is formed between the gate signal line GL that is not connected to the thin film transistor TFT.

画素電極PXはたとえば透明基板SUB2の液晶側の面に形成された対向電極(図示せず)との間に電界を生じさせるように機能し、容量素子Caddは画素電極PXに供給された映像信号を比較的長く蓄積させるように機能するようになっている。   The pixel electrode PX functions to generate an electric field with a counter electrode (not shown) formed on the liquid crystal side surface of the transparent substrate SUB2, for example, and the capacitive element Cadd is a video signal supplied to the pixel electrode PX. Is designed to function for a relatively long period of time.

ゲート信号線GLはシール材SLを越えて延在され、互いに隣接するもの同士でグループ化された各ゲート信号線GLは互いにそれらの離間距離を狭めるようにして収斂部CNVを有し、走査駆動回路からなる半導体装置CH(V)のバンプに接続される端子に接続されている。   The gate signal lines GL extend beyond the seal material SL, and the gate signal lines GL grouped together adjacent to each other have a convergent portion CNV so as to reduce the distance between them, and are scanned. It is connected to a terminal connected to a bump of the semiconductor device CH (V) made of a circuit.

ゲート信号線GLに前記収斂部CNVを有するのは、半導体装置CH(V)の隣接するバンプの距離が、隣接するゲート信号線GLの間の距離で定められる画素の幅よりも小さいからである。   The reason why the converged portion CNV is provided in the gate signal line GL is that the distance between adjacent bumps of the semiconductor device CH (V) is smaller than the width of the pixel determined by the distance between the adjacent gate signal lines GL. .

ドレイン信号線DLはシール材SLを越えて延在され、互いに隣接するもの同士でグループ化された各ドレイン信号線DLは互いにそれらの離間距離を狭めるようにして収斂部CNVを有し、映像駆動回路からなる半導体装置CH(He)のバンプに接続される端子に接続されている。   The drain signal lines DL extend beyond the seal material SL, and the drain signal lines DL grouped together adjacent to each other have a convergent portion CNV so as to reduce the distance between them, and drive the video. It is connected to a terminal connected to a bump of a semiconductor device CH (He) made of a circuit.

ドレイン信号線DLに前記収斂部CNVを有するのは、半導体装置CH(He)の隣接するバンプの距離が、隣接するドレイン信号線DLの間の距離で定められる画素の幅よりも小さいからである。   The reason why the drain signal line DL has the convergent portion CNV is that the distance between adjacent bumps of the semiconductor device CH (He) is smaller than the width of the pixel determined by the distance between the adjacent drain signal lines DL. .

そして、上述した説明で明らかとなるように、各ゲート信号線GLはその上段から下段にかけて順次長さが大きくなっており、各ドレイン信号線DLはその左側から右側にかけて中途までは長さは等しくなっているものの、その後は順次小さくなって構成されている。   As will be apparent from the above description, the length of each gate signal line GL increases from the upper stage to the lower stage, and the length of each drain signal line DL is equal from the left side to the right side until the middle. However, after that, it is made smaller in order.

液晶表示部ARが、矩形状となっておらず、矩形部表示領域ARrcとこの矩形部表示領域ARrcの一辺を直角に交わる2辺の一方の辺とした三角形部表示領域ARtrとを組み合わせた形状となっているからである。
このため、信号線の長さの相違による信号の電圧降下の違いから輝度分布の差が生じることは免れず、以下に説明する対策が施されたものとなっている。
The liquid crystal display AR is not rectangular, but is a combination of a rectangular display area ARrc and a triangular display area ARtr that is one of two sides that intersect one side of the rectangular display area ARrc at a right angle. Because it is.
For this reason, it is inevitable that a difference in luminance distribution occurs due to a difference in signal voltage drop due to a difference in signal line length, and measures described below are taken.

図1(a)は、図2(a)と対応する図であり、図2(a)と比較した場合に、ゲート信号線GLとこのゲート信号線GLに接続される半導体装置CH(V)を省略して示している。ドレイン信号線DLとの関係で本発明の構成を明確にせんとするためであるからである。   FIG. 1A is a diagram corresponding to FIG. 2A. When compared with FIG. 2A, the gate signal line GL and the semiconductor device CH (V) connected to the gate signal line GL are illustrated. Is omitted. This is because the configuration of the present invention is clearly described in relation to the drain signal line DL.

すなわち、図1(b)は、液晶表示領域ARの矩形部表示領域ARrcにおけるドレイン信号線DLとこのドレイン信号線DLの両脇に形成される画素PIXを示し、図1(c)は、液晶表示領域ARの三角形部表示領域ARtrにおけるドレイン信号線DLとこのドレイン信号線DLの両脇に形成される画素PIXを示している。   That is, FIG. 1B shows the drain signal line DL in the rectangular display area ARrc of the liquid crystal display area AR and the pixel PIX formed on both sides of the drain signal line DL, and FIG. 1C shows the liquid crystal display area ARrc. A drain signal line DL in the triangular display area ARtr of the display area AR and a pixel PIX formed on both sides of the drain signal line DL are shown.

まず、矩形部表示領域ARrcにおけるドレイン信号線DLの線幅は太く、三角形部表示領域ARtrにおけるドレイン信号線DLの線幅は細く形成されている。この場合、矩形部表示領域ARrcにおける各ドレイン信号線DLの線幅は、これら各ドレイン信号線DLの長さが等しいことから、等しく形成され、三角形部表示領域ARtrにおける各ドレイン信号線DLの線幅は、それらの長さに応じて、すなわち長い場合には太く、短い場合には細くというように、長さに応じて異なるように形成されている。   First, the line width of the drain signal line DL in the rectangular display area ARrc is thick, and the line width of the drain signal line DL in the triangular display area ARtr is narrow. In this case, the line widths of the drain signal lines DL in the rectangular portion display area ARrc are formed to be equal since the lengths of the drain signal lines DL are equal, and the line of the drain signal lines DL in the triangular portion display area ARtr is formed. The width is formed to be different depending on the length, that is, it is thick when it is long, and thin when it is short.

また、ドレイン信号線DLを間にして互いに隣接して配置される各画素PIXの離間距離は、矩形部表示領域ARrcおよび三角形部表示領域ARtrにおいてそれぞれ等しく設定されている。このため、隣接して配置される各画素PIXの離間距離は矩形部表示領域ARrcにおいて決定され、三角形部表示領域ARtrにおいてドレイン信号線DLの幅の変化は該離間距離の範囲内でなされているにすぎない。   In addition, the separation distance between the pixels PIX arranged adjacent to each other with the drain signal line DL therebetween is set to be equal in each of the rectangular portion display area ARrc and the triangular portion display area ARtr. Therefore, the separation distance between adjacent pixels PIX is determined in the rectangular display area ARrc, and the change in the width of the drain signal line DL in the triangular display area ARtr is made within the range of the separation distance. Only.

また、前記画素PIXの領域は画素としての実質領域を示し、たとえば、ブラックマトリックス等の遮光膜によって開口された領域、すなわち、画素情報として光の透過する領域を意味する。   The area of the pixel PIX indicates a substantial area as a pixel, for example, an area opened by a light shielding film such as a black matrix, that is, an area through which light is transmitted as pixel information.

このように構成された表示装置は、ドレイン信号線DLの長さに応じてその線幅を太くしており、各ドレイン信号線DLにおいて、単位長さあたりの電圧降下の割合を等しくするようにしている。このため、液晶表示部ARにおける輝度分布のむらを回避することができるようになる。   The display device configured as described above has a wide line width corresponding to the length of the drain signal line DL, and the drain signal line DL has the same voltage drop rate per unit length. ing. For this reason, it is possible to avoid uneven luminance distribution in the liquid crystal display unit AR.

なお、上述した説明では、ドレイン信号線DLについて示したものであるが、ゲート信号線GLにおいても同様に構成することができ、このようにしてもよいことはいうまでもない。   In the above description, the drain signal line DL is shown. However, the gate signal line GL can be configured in the same manner, and needless to say, this may be done.

また、ドレイン信号線DLおよびゲート信号線GLの場合でも同様であるが、順次隣接する信号線においてその長さが一様に変化する場合、その変化に応じて線幅を変化させてもよいが、隣接するもの同士で複数個グループ化させ、このグループ内において各線幅は等しく、隣接するグループにおいて線幅が順次変化するように構成してもよいことはいうまでもない。   The same applies to the drain signal line DL and the gate signal line GL. However, when the lengths of the adjacent signal lines change uniformly in sequence, the line width may be changed according to the change. Needless to say, a configuration may be adopted in which a plurality of adjacent ones are grouped, the line widths are equal in the group, and the line widths sequentially change in the adjacent groups.

図3(a)は、本発明による表示装置の他の実施例を示す平面図で、図1(a)に対応する図である。
そして、図3(a)に示す構成において、図1(a)から(c)に示した構成がそのまま適用されている。すなわち、ドレイン信号線DLは、その長さが短くなるに応じてその線幅を小さくして形成されている。
FIG. 3A is a plan view showing another embodiment of the display device according to the present invention and corresponds to FIG.
In the configuration shown in FIG. 3A, the configuration shown in FIGS. 1A to 1C is applied as it is. That is, the drain signal line DL is formed with a reduced line width as the length becomes shorter.

しかし、このドレイン信号線DLの線幅を小さくする場合において、ドレイン信号線DLの全体にわたって線幅を小さくすると断線が生じやすくなることから、ドレイン信号線DLの全体にわたって線幅に一定の限度を与えておき、それで充分でない線幅の狭小を該ドレイン信号線DLの収斂部CNVにおいて行おうとするものである。   However, when the line width of the drain signal line DL is reduced, if the line width is reduced over the entire drain signal line DL, disconnection is likely to occur. Therefore, a certain limit is imposed on the line width over the entire drain signal line DL. Given this, an attempt is made to narrow the line width which is not sufficient in the converging portion CNV of the drain signal line DL.

図3(b)は、液晶表示領域ARの矩形部表示領域ARrcにおけるドレイン信号線DLの収斂部CNVを示し、図3(c)は、液晶表示領域ARの三角形部表示領域ARtrにおけるドレイン信号線DLの収斂部CNVを示している。   FIG. 3B shows the converging portion CNV of the drain signal line DL in the rectangular display area ARrc of the liquid crystal display area AR, and FIG. 3C shows the drain signal line in the triangular display area ARtr of the liquid crystal display area AR. The convergence part CNV of DL is shown.

まず、矩形部表示領域ARrcにおけるドレイン信号線DLの線幅は太く、その太さはそのまま収斂部CNVにおいても保持されている。また、三角形部表示領域ARtrにおけるドレイン信号線DLの線幅は、矩形部ARrcにおけるドレイン信号線DLの線幅と比較して、細く形成されている。そして、その細さは、収斂部CNVに至った際にさらに細く形成されるようになっており、半導体装置CH(He)のバンプに接続されるべく端子に至るようになっている。   First, the line width of the drain signal line DL in the rectangular portion display area ARrc is thick, and the thickness is maintained as it is in the convergent portion CNV. In addition, the line width of the drain signal line DL in the triangular portion display area ARtr is narrower than the line width of the drain signal line DL in the rectangular portion ARrc. The narrowness is formed more narrowly when reaching the convergent portion CNV, and reaches the terminal to be connected to the bumps of the semiconductor device CH (He).

なお、この端子は、半導体装置CH(He)の各バンプに接続されるべく他の端子と同様の大きさとなっている。
このように構成した表示装置は、図1に示した構成において輝度分布のむらの補正を充分になしえない場合において、その目的を確実化せしめるようにできる。
This terminal has the same size as other terminals so as to be connected to each bump of the semiconductor device CH (He).
The display device configured as described above can ensure its purpose when the unevenness of the luminance distribution cannot be sufficiently corrected in the configuration shown in FIG.

図4(a)は、本発明による表示装置の他の実施例を示す図で、図1(a)に対応した図となっている。
そして、図4(a)に示す構成において、図1(a)から(c)に示した構成がそのまま適用されている。すなわち、ドレイン信号線DLは、その長さが短くなるに応じてその線幅を小さくして形成されている。
FIG. 4A is a diagram showing another embodiment of the display device according to the present invention and corresponds to FIG.
In the configuration shown in FIG. 4A, the configurations shown in FIGS. 1A to 1C are applied as they are. That is, the drain signal line DL is formed with a reduced line width as the length becomes shorter.

しかし、図1(a)から(c)に示した構成において、隣接する画素(実質的画素領域)の離間距離は、各ドレイン信号線DLのうち最も線幅の大きなドレイン信号線の線幅、すなわち、矩形部表示領域ARrcにおいてのドレイン信号線DLの線幅によって決定されることは上述した通りである。   However, in the configuration shown in FIGS. 1A to 1C, the distance between adjacent pixels (substantially pixel regions) is the line width of the drain signal line having the largest line width among the drain signal lines DL, That is, as described above, it is determined by the line width of the drain signal line DL in the rectangular portion display area ARrc.

このため、矩形部表示領域ARrcにおいてのドレイン信号線DLの抵抗を低減させる工夫がなされれば、矩形部表示領域ARrcはもちろんのこと三角形部表示領域ARtrにおいても画素の隣接距離を狭めることができ、高精細化を図ることができる。   For this reason, if a measure is taken to reduce the resistance of the drain signal line DL in the rectangular display area ARrc, the adjacent distance of the pixels can be reduced not only in the rectangular display area ARrc but also in the triangular display area ARtr. High definition can be achieved.

図4(d)は、矩形部表示領域ARrcにおけるドレイン信号線DLの収斂部CNVにおいて該ドレイン信号線DLの走行方向に沿った部分の断面を示す図である。該ドレイン信号線DLの下層には絶縁膜GIが形成され、この絶縁膜GIの下層には該ドレイン信号線DLの走行方向に沿って形成された導電膜CDL(GL)が形成され、この導電膜CDL(GL)はたとえばその両端において、該絶縁膜GIに形成したスルーホールを通してドレイン信号線DLに接続された構成となっている。なお、導電膜CDL(GL)は、たとえば、ゲート信号線GLと同層となるように形成されることから、たとえば、該ゲート信号線GLの形成の際に同時に形成するようにすることによって、製造工数の低減を図ることができるようになる。   FIG. 4D is a diagram showing a cross section of a portion along the traveling direction of the drain signal line DL in the convergent portion CNV of the drain signal line DL in the rectangular portion display area ARrc. An insulating film GI is formed under the drain signal line DL, and a conductive film CDL (GL) formed along the running direction of the drain signal line DL is formed under the insulating film GI. For example, the film CDL (GL) has a configuration in which both ends thereof are connected to the drain signal line DL through through holes formed in the insulating film GI. The conductive film CDL (GL) is formed, for example, so as to be in the same layer as the gate signal line GL. For example, by forming the conductive film CDL (GL) simultaneously with the formation of the gate signal line GL, The number of manufacturing steps can be reduced.

なお、図4(d)、(e)において、ドレイン信号線DLの上層には絶縁膜INSが形成されている。この絶縁膜INSは、たとえば、一方の電極が該ドレイン信号線DLと接続される薄膜トランジスタTFTが液晶との直接の接触がなされるのを回避させる保護膜としての役割を果たすようになっている。   4D and 4E, an insulating film INS is formed above the drain signal line DL. For example, the insulating film INS serves as a protective film that prevents the thin film transistor TFT having one electrode connected to the drain signal line DL from coming into direct contact with the liquid crystal.

このように構成することによって、ドレイン信号線DLはその電気的抵抗を低減させることができることから、その線幅を、図1(a)の場合よりも小さくすることができる。このため、該ドレイン信号線DLを間にして配置される各画素の離間距離を狭めることができるようになる。   By configuring in this way, the drain signal line DL can reduce its electrical resistance, so that its line width can be made smaller than in the case of FIG. For this reason, it is possible to reduce the distance between the pixels arranged with the drain signal line DL therebetween.

図4(e)は、三角形部表示領域ARtrにおけるドレイン信号線DLの収斂部CNVにおいて該ドレイン信号線DLの走行方向に沿った部分の断面を示す図である。図4(d)の場合と異なり、導電膜CDL(GL)に相当する導電膜は存在していない。   FIG. 4E is a diagram showing a cross section of a portion along the traveling direction of the drain signal line DL in the convergent portion CNV of the drain signal line DL in the triangular portion display area ARtr. Unlike the case of FIG. 4D, there is no conductive film corresponding to the conductive film CDL (GL).

三角形部表示領域ARtrにおけるドレイン信号線DLにおいて、その電気的抵抗を特に低減させる要請は少なく、矩形部表示領域ARrcで設定された各画素の離間距離の範囲内でその線幅を狭めるようにして構成することができるからである。   In the drain signal line DL in the triangular portion display area ARtr, there is little demand for reducing the electrical resistance, and the line width is narrowed within the range of the separation distance of each pixel set in the rectangular portion display area ARrc. This is because it can be configured.

なお、三角形部表示領域ARtrにおける各ドレイン信号線DLは、図4(c)に示すように、その長さが短くなる方向において、互いに隣接する複数のドレイン信号線DLをグループ化し、このグループ毎にドレイン信号線DLの線幅を変化させるようにしている。これは1つの態様を示すもので、図1(a)から(c)に示したように、グループ化することなく、各ドレイン信号線DL毎に線幅を変化させるようにしてもよいことはもちろんである。   As shown in FIG. 4C, each drain signal line DL in the triangular portion display area ARtr is grouped into a plurality of drain signal lines DL adjacent to each other in the direction in which the length is shortened. The line width of the drain signal line DL is changed. This shows one aspect, and as shown in FIGS. 1A to 1C, the line width may be changed for each drain signal line DL without grouping. Of course.

図5(a)は、本発明による表示装置の他の実施例を示す平面図であり、図1(a)と対応した図となっている。
ただし、図1(a)の場合と異なり、ドレイン信号線DLの線幅は矩形部表示領域ARrcおよび三角形部表示領域ARtrにおいてもそれぞれ同一として構成されている。
FIG. 5A is a plan view showing another embodiment of the display device according to the present invention, and corresponds to FIG.
However, unlike the case of FIG. 1A, the line width of the drain signal line DL is also configured to be the same in the rectangular portion display area ARrc and the triangular portion display area ARtr.

そして、各画素の実質的領域にあっては、矩形部表示領域ARrcにおいて小さく、三角形部表示領域ARtrにおいて大きく形成されている。ここで、画素の実質的領域とは、光が透過できる領域であり、たとえばブラックマトリックス等の遮光膜における開口部に相当する領域である。   The substantial area of each pixel is formed small in the rectangular display area ARrc and large in the triangular display area ARtr. Here, the substantial area of the pixel is an area through which light can be transmitted, for example, an area corresponding to an opening in a light shielding film such as a black matrix.

そして、三角部ARtrにおける各画素の実質的領域の大きさは、該画素に接続される(薄膜トランジスタTFTを介して)ドレイン信号線DLの長さが短くなるにつれ大きくなるようになっている。もちろん、この場合にあって、ドレイン信号線DLの長さが短くなる方向において、互いに隣接する複数のドレイン信号線DLをグループ化し、このグループ毎に画素の実質的領域の大きさを変化させるようにしてもよいことはいうまでもない。
すなわち、この実施例では、ドレイン信号線DLの長さの相違に原因する表示の輝度むらを画素の実質的領域の大きさで補正せんとするものである。
The size of the substantial area of each pixel in the triangular portion ARtr is increased as the length of the drain signal line DL connected to the pixel (via the thin film transistor TFT) becomes shorter. Of course, in this case, a plurality of adjacent drain signal lines DL are grouped in the direction in which the length of the drain signal line DL is shortened, and the size of the substantial region of the pixel is changed for each group. Needless to say, it may be.
That is, in this embodiment, display luminance unevenness caused by the difference in the length of the drain signal line DL is corrected with the size of the substantial area of the pixel.

このことから、この実施例では、ドレイン信号線DLの線幅は矩形部表示領域ARrcおよび三角形部表示領域ARtrにおいてもそれぞれ同一となっていることを前提として説明したものである。しかし、これに限定されることはなく、図1(a)から(c)までに示した構成、すなわち、ドレイン信号線DLは、その長さが短くなるに応じてその線幅を小さくして形成される構成を前提として本実施例を適用させてもよいことはいうまでもない。   For this reason, in this embodiment, the line width of the drain signal line DL has been described on the premise that the rectangular display area ARrc and the triangular display area ARtr are the same. However, the present invention is not limited to this, and the configuration shown in FIGS. 1A to 1C, that is, the drain signal line DL has its line width reduced as its length becomes shorter. Needless to say, the present embodiment may be applied on the premise of the formed structure.

この場合、ドレイン信号線DLの線幅の変化、および画素の実質的領域の大きさの変化の各勾配を小さくするようにして形成できることができる。   In this case, it can be formed so as to reduce the respective gradients of the change in the line width of the drain signal line DL and the change in the size of the substantial region of the pixel.

上述した実施例では、液晶表示領域ARがほぼ台形状をなすものについて説明をしたが、必ずしもこのような形状に限定されないことはいうまでもない。特殊な形状にすることによって、各ドレイン信号線DLの長さが異なってしまう場合において適用できるからである。   In the above-described embodiments, the liquid crystal display area AR has been described as having a substantially trapezoidal shape, but it is needless to say that the shape is not necessarily limited to such a shape. This is because the special shape can be applied when the length of each drain signal line DL is different.

上述した実施例では、ドレイン信号線DL、およびこのドレイン信号線DLに接続(薄膜トランジスタTFTを介して)される画素の構成について説明したものである。しかし、ゲート信号線GL、およびこのゲート信号線GLによって選択(薄膜トランジスタTFTが動作されることにより)される画素の構成について適用できることはいうまでもない。   In the embodiment described above, the configuration of the drain signal line DL and the pixel connected to the drain signal line DL (via the thin film transistor TFT) is described. However, it goes without saying that the present invention can be applied to the gate signal line GL and the pixel configuration selected by the gate signal line GL (by operating the thin film transistor TFT).

また、上述した実施例では、液晶表示装置について説明したものであるが、たとえば有機EL表示装置等のような他の表示装置においても同様に適用できることはいうまでもない。たとえば有機EL表示装置にあっては、画素に発光層を有し、この発光層に電流を流すことによって発光させる点において液晶表示装置と異なるが、画素を選択するためのゲート信号線、選択された画素に映像信号を供給するドレイン信号線を備えることにおいて同様であり、また、上述した課題を有するからである。   In the above-described embodiments, the liquid crystal display device has been described. Needless to say, the present invention can be applied to other display devices such as an organic EL display device. For example, an organic EL display device has a light emitting layer in a pixel and differs from a liquid crystal display device in that light is emitted by passing a current through the light emitting layer, but a gate signal line for selecting a pixel is selected. This is because it is the same in providing a drain signal line for supplying a video signal to each pixel and has the above-described problems.

上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。   Each of the embodiments described above may be used alone or in combination. This is because the effects of the respective embodiments can be achieved independently or synergistically.

SUB……透明基板、GL……ゲート信号線、DL……ドレイン信号線、TFT……薄膜トランジスタ、PX……画素電極、CNV……収斂部、AR……液晶表示領域、ARrc……矩形部表示領域、ARtr……三角形部表示領域、CH(V)……半導体装置、CH(He)……半導体装置、CDL(GL)……導電膜。 SUB ... Transparent substrate, GL ... Gate signal line, DL ... Drain signal line, TFT ... Thin film transistor, PX ... Pixel electrode, CNV ... Converged part, AR ... Liquid crystal display area, ARrc ... Rectangular part display Area, ARtr... Triangle portion display area, CH (V)... Semiconductor device, CH (He)... Semiconductor device, CDL (GL).

Claims (4)

マトリックス状に配置された各画素のうち一方向に並設された複数の画素の画素群に沿ってこれら各画素に接続されるそれぞれの信号線が形成され、これらの信号線は表示領域内でその長さが異なるものを有し、
長さの小さな前記信号線を共通にする前記各画素の実質領域の面積は、長さの大きな信号線を共通にする前記各画素の実質領域の面積よりも大きく構成されていることを特徴とする表示装置。
Each signal line connected to each pixel is formed along a pixel group of a plurality of pixels arranged in parallel in one direction among the pixels arranged in a matrix, and these signal lines are formed in the display area. Have different lengths,
The area of the substantial region of each pixel sharing the signal line having a small length is configured to be larger than the area of the substantial region of each pixel sharing the signal line having a large length. Display device.
前記画素は、走査信号の供給によってオンする薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極を備え、前記信号線は前記ドレイン信号線であることを特徴とする請求項1に記載の表示装置。   The pixel includes a thin film transistor that is turned on when a scanning signal is supplied, and a pixel electrode that is supplied with a video signal from a drain signal line through the thin film transistor, and the signal line is the drain signal line. The display device according to claim 1. 前記画素は、ゲート信号線からの走査信号の供給によってオンする薄膜トランジスタと、この薄膜トランジスタを介して映像信号が供給される画素電極を備え、前記信号線は前記ゲート信号線であることを特徴とする請求項1に記載の表示装置。   The pixel includes a thin film transistor that is turned on when a scanning signal is supplied from a gate signal line, and a pixel electrode to which a video signal is supplied through the thin film transistor, and the signal line is the gate signal line. The display device according to claim 1. 前記画素は、ゲート信号線からの走査信号の供給によってオンする薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極を備え、前記信号線は前記ゲート信号線および前記ドレイン信号線であることを特徴とする請求項1に記載の表示装置。   The pixel includes a thin film transistor that is turned on by supply of a scanning signal from a gate signal line, and a pixel electrode to which a video signal is supplied from a drain signal line via the thin film transistor, and the signal line includes the gate signal line and the gate signal line The display device according to claim 1, wherein the display device is a drain signal line.
JP2010249608A 2010-11-08 2010-11-08 Display apparatus Pending JP2011039559A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010249608A JP2011039559A (en) 2010-11-08 2010-11-08 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010249608A JP2011039559A (en) 2010-11-08 2010-11-08 Display apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005045678A Division JP2006234918A (en) 2005-02-22 2005-02-22 Display apparatus

Publications (1)

Publication Number Publication Date
JP2011039559A true JP2011039559A (en) 2011-02-24

Family

ID=43767301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010249608A Pending JP2011039559A (en) 2010-11-08 2010-11-08 Display apparatus

Country Status (1)

Country Link
JP (1) JP2011039559A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015087474A (en) * 2013-10-29 2015-05-07 パナソニック株式会社 Display panel device and electronic apparatus
JP2017076118A (en) * 2015-10-16 2017-04-20 群創光電股▲ふん▼有限公司Innolux Corporation Display
JP2017227880A (en) * 2016-06-01 2017-12-28 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Display device
WO2018012455A1 (en) * 2016-07-12 2018-01-18 シャープ株式会社 Liquid crystal display device
JP6526358B1 (en) * 2017-12-01 2019-06-05 三菱電機株式会社 Display device
WO2020065796A1 (en) * 2018-09-26 2020-04-02 シャープ株式会社 Display device
CN112614872A (en) * 2020-11-30 2021-04-06 厦门天马微电子有限公司 Organic light emitting display panel and display device thereof
US11847973B2 (en) 2016-06-01 2023-12-19 Samsung Display Co., Ltd. Display device capable of displaying an image of uniform brightness

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0667191A (en) * 1992-08-21 1994-03-11 Toshiba Corp Liquid crystal display unit
JPH0876136A (en) * 1994-09-08 1996-03-22 Hitachi Ltd Liquid crystal display device
JP2001281639A (en) * 2000-04-04 2001-10-10 Citizen Watch Co Ltd Liquid crystal display device
JP2003162236A (en) * 2001-11-27 2003-06-06 Seiko Epson Corp Image display device
JP2005528644A (en) * 2002-05-31 2005-09-22 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Non-rectangular display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0667191A (en) * 1992-08-21 1994-03-11 Toshiba Corp Liquid crystal display unit
JPH0876136A (en) * 1994-09-08 1996-03-22 Hitachi Ltd Liquid crystal display device
JP2001281639A (en) * 2000-04-04 2001-10-10 Citizen Watch Co Ltd Liquid crystal display device
JP2003162236A (en) * 2001-11-27 2003-06-06 Seiko Epson Corp Image display device
JP2005528644A (en) * 2002-05-31 2005-09-22 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Non-rectangular display device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015087474A (en) * 2013-10-29 2015-05-07 パナソニック株式会社 Display panel device and electronic apparatus
JP2017076118A (en) * 2015-10-16 2017-04-20 群創光電股▲ふん▼有限公司Innolux Corporation Display
JP2017227880A (en) * 2016-06-01 2017-12-28 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Display device
US11024258B2 (en) 2016-06-01 2021-06-01 Samsung Display Co., Ltd. Display device capable of displaying an image of uniform brightness
US11847973B2 (en) 2016-06-01 2023-12-19 Samsung Display Co., Ltd. Display device capable of displaying an image of uniform brightness
WO2018012455A1 (en) * 2016-07-12 2018-01-18 シャープ株式会社 Liquid crystal display device
US10598993B2 (en) 2016-07-12 2020-03-24 Sharp Kabushiki Kaisha Liquid crystal display device
JP6526358B1 (en) * 2017-12-01 2019-06-05 三菱電機株式会社 Display device
WO2020065796A1 (en) * 2018-09-26 2020-04-02 シャープ株式会社 Display device
CN112614872A (en) * 2020-11-30 2021-04-06 厦门天马微电子有限公司 Organic light emitting display panel and display device thereof
CN112614872B (en) * 2020-11-30 2022-07-26 厦门天马微电子有限公司 Organic light emitting display panel and display device thereof

Similar Documents

Publication Publication Date Title
US11474403B2 (en) Liquid crystal display device
JP2011039559A (en) Display apparatus
US10332473B2 (en) Display device
US8687134B2 (en) Liquid crystal display device
US10108055B2 (en) Curved liquid crystal display
TWI420443B (en) Display apparatus and driving method
JP2006234918A (en) Display apparatus
US10824019B2 (en) Display device comprising first and second common electrodes separated by a first slit that overlaps a part of a first image signal line and a part of a first metal line
US9240149B2 (en) Liquid crystal display device and method of fabricating the same
TWI526761B (en) Liquid crystal display panel
US20160320650A1 (en) Array substrate, manufacture method thereof, and display device
KR102153664B1 (en) Liquid crystal display
US9971212B2 (en) Array substrate, liquid crystal display panel, and liquid crystal display
US11181794B2 (en) Display device and display panel thereof, and manufacturing method for display device
JP4293867B2 (en) IPS liquid crystal display corresponding to pixel enlargement
US9400409B2 (en) Liquid crystal display
KR20160077511A (en) Array substrate for display device
JP2020140157A (en) Liquid crystal display
JP2005215159A (en) Liquid crystal display and driving method therefor
KR20200127073A (en) Display device
JP2016218130A (en) Display device
JP2011059649A (en) Liquid crystal display device
US11002984B2 (en) Stereoscopic display apparatus
JP2006126772A (en) Liquid crystal display
KR20090021938A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110720

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130521