JP2011039543A - 表示装置の駆動回路および表示装置 - Google Patents
表示装置の駆動回路および表示装置 Download PDFInfo
- Publication number
- JP2011039543A JP2011039543A JP2010216105A JP2010216105A JP2011039543A JP 2011039543 A JP2011039543 A JP 2011039543A JP 2010216105 A JP2010216105 A JP 2010216105A JP 2010216105 A JP2010216105 A JP 2010216105A JP 2011039543 A JP2011039543 A JP 2011039543A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- display device
- drive
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】正極性の駆動信号(OUT)が出力される場合には、スイッチ3、6がONになり、負極性の駆動信号(OUT)が出力される場合には、スイッチ4、5がONになる。このときに消費される電力は、駆動信号(OUT)と共通電極電圧(Vcom)との差と、充放電電流(I)との積、または共通電極電圧(Vcom)と駆動信号(OUT)との差と、充放電電流(I)との積になり、トランジスタ12のソースが低電圧(Vss)に接続されている場合や、トランジスタ11のソースが高電圧(Vdd)に接続されている場合に比べて、消費電力が低減される。また、駆動信号(OUT)の極性に応じて差動段回路102の出力を切り替えたりする必要はないので、そのような切り替えによる駆動電圧の精度の低下を招くこともない。
【選択図】図1
Description
本発明は、
画像信号に応じた、表示装置における所定の基準電圧に対して正または負の駆動電圧を選択的に出力する表示装置の駆動回路であって、
入力段回路と、
上記入力段回路から出力される1対の出力段制御信号に応じて、
所定の高電圧と第1の中間電圧との間の駆動電圧、または
第2の中間電圧と所定の低電圧との間の駆動電圧を出力する出力段回路と、
を備えたことを特徴とする。
互いに直列に接続された高電圧側トランジスタおよび低電圧側トランジスタと、
上記高電圧側トランジスタに、上記高電圧または第1の中間電圧を選択的に供給する高電圧側電圧供給回路と、
上記低電圧側トランジスタに、上記第2の中間電圧または低電圧を選択的に供給する低電圧側電圧供給回路と、
を備えてもよい。
上記高電圧と第1の中間電圧との間で互いに直列に接続された第1および第2のトランジスタと、
上記第2の中間電圧と低電圧との間で互いに直列に接続された第3および第4のトランジスタと、
上記第1と第2のトランジスタの接続点、または上記第3と第4のトランジスタの接続点の電圧を選択的に駆動電圧として出力する出力選択スイッチ回路と、
を備えてもよい。
互いに並列に接続され、両端がそれぞれ上記高電圧側トランジスタまたは低電圧側トランジスタの制御端子に接続されたPチャネルトランジスタおよびNチャネルトランジスタと、
上記PチャネルトランジスタおよびNチャネルトランジスタの制御端子に、上記出力段回路における高電圧側トランジスタおよび低電圧側トランジスタに供給される電圧の選択に対応した所定のバイアス電圧を印加するバイアス供給回路と、
を備えるか、または、
互いに並列に接続され、両端がそれぞれ上記第1および第3のトランジスタまたは第2および第4のトランジスタの制御端子に接続されたPチャネルトランジスタおよびNチャネルトランジスタと、
上記PチャネルトランジスタおよびNチャネルトランジスタの制御端子に、上記出力段回路における上記接続点の電圧の選択に対応した所定のバイアス電圧を印加するバイアス供給回路と、
を備えてもよい。
図1は、液晶ディスプレイパネルなどの表示装置を駆動する実施形態1の表示装置駆動回路100の要部の構成を示す回路図である。同図に示すように、表示装置駆動回路100には、入力段回路101と、出力段回路104とが設けられている。
図4は、実施形態2の表示装置駆動回路200の要部の構成を示す回路図である。この表示装置駆動回路200は、前記実施形態1の表示装置駆動回路100に加えて、バイアス供給回路205が設けられて構成されている。このバイアス供給回路205は、スイッチ信号SW7〜SW10によって制御されるスイッチ7〜10を備え、カスコード段回路103に印加されるバイアス電圧BN3、BP3を、駆動信号(OUT)の極性に応じて切り替えるようになっている。
図5は、実施形態3の表示装置駆動回路300の要部の構成を示す回路図である。この表示装置駆動回路300は、前記実施形態1の表示装置駆動回路100と比べて、出力段回路104に代えて出力段回路304を備えている点が異なっている。
上記実施形態1〜3で説明したような表示装置駆動回路は、例えば、図6に示すような液晶ディスプレイパネル400に用いることができる。この液晶ディスプレイパネル400には、液晶表示部401、ソースドライバ411、ゲートドライバ412、およびそれぞれ画素数に応じた複数本のソースライン421とゲートライン422とが設けられている。ソースドライバ411は、複数の上記表示装置駆動回路100等が設けられて構成され、各駆動信号(OUT)が、対応するソースライン421を介して、ゲートライン422によって選択された画素の図示しない画素電極に与えられる。
11〜24 トランジスタ
30 共通電極
31,32 トランジスタ
41,42 トランジスタ
100 表示装置駆動回路
101 入力段回路
102 差動段回路
103 カスコード段回路
104 出力段回路
200 表示装置駆動回路
205 バイアス供給回路
300 表示装置駆動回路
304 出力段回路
304a,304b 出力回路
400 液晶ディスプレイパネル
401 液晶表示部
411 ソースドライバ
412 ゲートドライバ
421 ソースライン
422 ゲートライン
BN1〜BN3,BP1〜BP3 バイアス電圧
SW1SW10 スイッチ信号
Claims (6)
- 画像信号に応じた、表示装置における所定の基準電圧に対して正または負の駆動電圧を選択的に出力する表示装置の駆動回路であって、
入力段回路と、
上記入力段回路から出力される1対の出力段制御信号に応じて、
所定の高電圧と第1の中間電圧との間の駆動電圧、または
第2の中間電圧と所定の低電圧との間の駆動電圧を出力する出力段回路と、
を備え、
上記第2の中間電圧が上記第1の中間電圧より高いことを特徴とする表示装置の駆動回路。 - 請求項1の表示装置の駆動回路であって、
上記出力段回路は、
互いに直列に接続された高電圧側トランジスタおよび低電圧側トランジスタと、
上記高電圧側トランジスタに、上記高電圧または第1の中間電圧を選択的に供給する高電圧側電圧供給回路と、
上記低電圧側トランジスタに、上記第2の中間電圧または低電圧を選択的に供給する低電圧側電圧供給回路と、
を備えたことを特徴とする表示装置の駆動回路。 - 請求項1の表示装置の駆動回路であって、
上記出力段回路は、
上記高電圧と第1の中間電圧との間で互いに直列に接続された第1および第2のトランジスタと、
上記第2の中間電圧と低電圧との間で互いに直列に接続された第3および第4のトランジスタと、
上記第1と第2のトランジスタの接続点、または上記第3と第4のトランジスタの接続点の電圧を選択的に駆動電圧として出力する出力選択スイッチ回路と、
を備えたことを特徴とする表示装置の駆動回路。 - 請求項2の表示装置の駆動回路であって、
上記入力段回路は、
互いに並列に接続され、両端がそれぞれ上記高電圧側トランジスタまたは低電圧側トランジスタの制御端子に接続されたPチャネルトランジスタおよびNチャネルトランジスタと、
上記PチャネルトランジスタおよびNチャネルトランジスタの制御端子に、上記出力段回路における高電圧側トランジスタおよび低電圧側トランジスタに供給される電圧の選択に対応した所定のバイアス電圧を印加するバイアス供給回路と、
を備えたことを特徴とする表示装置の駆動回路。、 - 請求項3の表示装置の駆動回路であって、
上記入力段回路は、
互いに並列に接続され、両端がそれぞれ上記第1および第3のトランジスタまたは第2および第4のトランジスタの制御端子に接続されたPチャネルトランジスタおよびNチャネルトランジスタと、
上記PチャネルトランジスタおよびNチャネルトランジスタの制御端子に、上記出力段回路における上記接続点の電圧の選択に対応した所定のバイアス電圧を印加するバイアス供給回路と、
を備えたことを特徴とする表示装置の駆動回路。 - 請求項1の駆動回路と、
上記駆動回路から出力される駆動電圧と上記所定の基準電圧とに応じて画像を表示する表示部と、
を備えたことを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010216105A JP4696180B2 (ja) | 2010-09-27 | 2010-09-27 | 表示装置の駆動回路および表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010216105A JP4696180B2 (ja) | 2010-09-27 | 2010-09-27 | 表示装置の駆動回路および表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007165221A Division JP4680960B2 (ja) | 2007-06-22 | 2007-06-22 | 表示装置の駆動回路および表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011039543A true JP2011039543A (ja) | 2011-02-24 |
JP4696180B2 JP4696180B2 (ja) | 2011-06-08 |
Family
ID=43767294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010216105A Expired - Fee Related JP4696180B2 (ja) | 2010-09-27 | 2010-09-27 | 表示装置の駆動回路および表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4696180B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09219636A (ja) * | 1996-02-09 | 1997-08-19 | Sharp Corp | 駆動回路 |
JPH11305735A (ja) * | 1998-04-17 | 1999-11-05 | Sharp Corp | 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路 |
WO2000058777A1 (fr) * | 1999-03-31 | 2000-10-05 | Seiko Epson Corporation | Procede d'attaque pour dispositif a cristaux liquides, dispositif a cristaux liquides et equipement electronique |
JP2004032603A (ja) * | 2002-06-28 | 2004-01-29 | Nec Corp | 差動回路と増幅回路及び該増幅回路を用いた表示装置 |
JP2006276879A (ja) * | 2006-05-26 | 2006-10-12 | Seiko Epson Corp | 液晶表示装置の駆動回路及び駆動方法 |
-
2010
- 2010-09-27 JP JP2010216105A patent/JP4696180B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09219636A (ja) * | 1996-02-09 | 1997-08-19 | Sharp Corp | 駆動回路 |
JPH11305735A (ja) * | 1998-04-17 | 1999-11-05 | Sharp Corp | 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路 |
WO2000058777A1 (fr) * | 1999-03-31 | 2000-10-05 | Seiko Epson Corporation | Procede d'attaque pour dispositif a cristaux liquides, dispositif a cristaux liquides et equipement electronique |
JP2004032603A (ja) * | 2002-06-28 | 2004-01-29 | Nec Corp | 差動回路と増幅回路及び該増幅回路を用いた表示装置 |
JP2006276879A (ja) * | 2006-05-26 | 2006-10-12 | Seiko Epson Corp | 液晶表示装置の駆動回路及び駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4696180B2 (ja) | 2011-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9892703B2 (en) | Output circuit, data driver, and display device | |
US8427236B2 (en) | Operational amplifier, driver and display | |
KR101832491B1 (ko) | 출력 회로와 데이터 드라이버 및 표시 장치 | |
US8508515B2 (en) | Buffering circuit with reduced dynamic power consumption | |
JP3908013B2 (ja) | 表示制御回路及び表示装置 | |
JP5442558B2 (ja) | 出力回路及びデータドライバ及び表示装置 | |
KR101920885B1 (ko) | 표시 장치 및 그 구동 방법 | |
US20150009202A1 (en) | Display driving circuit and display device | |
JP5089775B2 (ja) | 容量負荷駆動回路およびこれを備えた表示装置 | |
JP4680960B2 (ja) | 表示装置の駆動回路および表示装置 | |
JP2008268261A (ja) | 表示装置 | |
US10587236B2 (en) | Driver circuit and operational amplifier circuit used therein | |
JP2011166555A (ja) | ソースドライバ及び液晶表示装置 | |
JP2009003260A5 (ja) | ||
JP2011138008A (ja) | 駆動回路及び表示装置 | |
US7821340B2 (en) | Output stage circuit and operational amplifier | |
KR20130018183A (ko) | 액정 구동 회로 | |
JP4676507B2 (ja) | 負荷容量の駆動回路 | |
JP2007312385A (ja) | レベルシフタ | |
US8207960B2 (en) | Source driver with low power consumption and driving method thereof | |
JP5618635B2 (ja) | 液晶ドット反転駆動回路 | |
JP2012137571A (ja) | 液晶表示装置用ソースアンプ、ソースドライバ及び液晶表示装置 | |
JP4696180B2 (ja) | 表示装置の駆動回路および表示装置 | |
KR101750537B1 (ko) | 공통 전극 전압 발생을 위한 회로 | |
US20100164916A1 (en) | Source driver of display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110228 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4696180 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |