JP2011039543A - 表示装置の駆動回路および表示装置 - Google Patents

表示装置の駆動回路および表示装置 Download PDF

Info

Publication number
JP2011039543A
JP2011039543A JP2010216105A JP2010216105A JP2011039543A JP 2011039543 A JP2011039543 A JP 2011039543A JP 2010216105 A JP2010216105 A JP 2010216105A JP 2010216105 A JP2010216105 A JP 2010216105A JP 2011039543 A JP2011039543 A JP 2011039543A
Authority
JP
Japan
Prior art keywords
voltage
circuit
display device
drive
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010216105A
Other languages
English (en)
Other versions
JP4696180B2 (ja
Inventor
Kazuhito Ito
万仁 伊東
Junji Takiguchi
淳二 瀧口
Toru Suyama
透 須山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010216105A priority Critical patent/JP4696180B2/ja
Publication of JP2011039543A publication Critical patent/JP2011039543A/ja
Application granted granted Critical
Publication of JP4696180B2 publication Critical patent/JP4696180B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】駆動電圧の精度を高く保ちつつ、表示装置の駆動回路の消費電力を低減する。
【解決手段】正極性の駆動信号(OUT)が出力される場合には、スイッチ3、6がONになり、負極性の駆動信号(OUT)が出力される場合には、スイッチ4、5がONになる。このときに消費される電力は、駆動信号(OUT)と共通電極電圧(Vcom)との差と、充放電電流(I)との積、または共通電極電圧(Vcom)と駆動信号(OUT)との差と、充放電電流(I)との積になり、トランジスタ12のソースが低電圧(Vss)に接続されている場合や、トランジスタ11のソースが高電圧(Vdd)に接続されている場合に比べて、消費電力が低減される。また、駆動信号(OUT)の極性に応じて差動段回路102の出力を切り替えたりする必要はないので、そのような切り替えによる駆動電圧の精度の低下を招くこともない。
【選択図】図1

Description

本発明は、液晶表示装置などの表示装置、および表示装置を駆動する駆動回路に関するものである。
液晶表示装置などの表示装置においては、通常、表示パネルの対向電極の電位に対して正負の駆動電圧を容量性負荷に印加する交流駆動が行われる。このような駆動電圧を発生する駆動回路としては、例えば特許文献1の図1に示す回路が知られている。
この駆動回路には、同図に示すように、高位側電源8(VDD)と中位側電源10(VDD/2)間で直列に接続された出力トランジスタ11,12が設けられている。また、中位側電源10(VDD/2)と低位側電源9(VSS)間で直列に接続された出力トランジスタ13,14が設けられている。
上記出力トランジスタ11,12、および出力トランジスタ13,14は、スイッチ手段6,7によって切り替えられる差動型入力段回路2,3により制御されて、交互に正負の駆動電圧を容量性負荷に供給するようになっている。
これにより、容量性負荷は、駆動電圧が正負の何れに切り替わるときでも、中位側電源10によって充放電され、消費電力が低減されるようになっている。
特開2002−175052号公報
しかしながら、上記のように差動型入力段回路2,3がスイッチ手段6,7によって切り替えられる場合、駆動電圧の精度の低下を招きがちであるうえ、必要とされるスイッチ回路の数も多くなりがちである。
本発明は、かかる点に鑑みてなされたものであり、表示装置を交流駆動するための消費電力を低減し、しかも、差動型入力段回路の出力を切り替えることによる駆動電圧の精度の低下を招かないようにすることを目的としている。
上記の課題を解決するため、
本発明は、
画像信号に応じた、表示装置における所定の基準電圧に対して正または負の駆動電圧を選択的に出力する表示装置の駆動回路であって、
入力段回路と、
上記入力段回路から出力される1対の出力段制御信号に応じて、
所定の高電圧と第1の中間電圧との間の駆動電圧、または
第2の中間電圧と所定の低電圧との間の駆動電圧を出力する出力段回路と、
を備えたことを特徴とする。
上記出力段回路は、
互いに直列に接続された高電圧側トランジスタおよび低電圧側トランジスタと、
上記高電圧側トランジスタに、上記高電圧または第1の中間電圧を選択的に供給する高電圧側電圧供給回路と、
上記低電圧側トランジスタに、上記第2の中間電圧または低電圧を選択的に供給する低電圧側電圧供給回路と、
を備えてもよい。
また、上記出力段回路は、
上記高電圧と第1の中間電圧との間で互いに直列に接続された第1および第2のトランジスタと、
上記第2の中間電圧と低電圧との間で互いに直列に接続された第3および第4のトランジスタと、
上記第1と第2のトランジスタの接続点、または上記第3と第4のトランジスタの接続点の電圧を選択的に駆動電圧として出力する出力選択スイッチ回路と、
を備えてもよい。
これらにより、高電圧側トランジスタおよび低電圧側トランジスタに供給される電源電圧、または第1および第2のトランジスタや、第3および第4のトランジスタに供給される電圧を低く抑えることができ、消費電力を小さく抑えることが容易にできる。また、駆動電圧の精度を高く保つことも容易にできる。
さらに、上記入力段回路は、
互いに並列に接続され、両端がそれぞれ上記高電圧側トランジスタまたは低電圧側トランジスタの制御端子に接続されたPチャネルトランジスタおよびNチャネルトランジスタと、
上記PチャネルトランジスタおよびNチャネルトランジスタの制御端子に、上記出力段回路における高電圧側トランジスタおよび低電圧側トランジスタに供給される電圧の選択に対応した所定のバイアス電圧を印加するバイアス供給回路と、
を備えるか、または、
互いに並列に接続され、両端がそれぞれ上記第1および第3のトランジスタまたは第2および第4のトランジスタの制御端子に接続されたPチャネルトランジスタおよびNチャネルトランジスタと、
上記PチャネルトランジスタおよびNチャネルトランジスタの制御端子に、上記出力段回路における上記接続点の電圧の選択に対応した所定のバイアス電圧を印加するバイアス供給回路と、
を備えてもよい。
これらにより、駆動信号の過渡応答特性を改善することなどが容易にできる。
本発明によれば、表示装置を交流駆動するための消費電力を低減するとともに、駆動電圧の精度を高く保つことも容易にできる。
実施形態1の表示装置駆動回路100の要部の構成を示す回路図である。 同、駆動信号(OUT)が正の場合の消費電力等を示すグラフである。 同、駆動信号(OUT)が負の場合の消費電力等を示すグラフである。 実施形態2の表示装置駆動回路200の要部の構成を示す回路図である。 実施形態3の表示装置駆動回路300の要部の構成を示す回路図である。 実施形態4の液晶ディスプレイパネル400の概略構成を示す平面図である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、以下の各実施形態において、他の実施形態と同様の機能を有する構成要素については同一の符号を付して説明を省略する。
《発明の実施形態1》
図1は、液晶ディスプレイパネルなどの表示装置を駆動する実施形態1の表示装置駆動回路100の要部の構成を示す回路図である。同図に示すように、表示装置駆動回路100には、入力段回路101と、出力段回路104とが設けられている。
上記入力段回路101は、差動段回路102と、カスコード段回路103とを備えている。
差動段回路102は、画像信号(IN+)と、表示装置駆動回路100から出力される駆動信号(OUT、IN−)との差に応じた信号を出力するようになっている。
カスコード段回路103はトランジスタ13〜24を有し、バイアス電圧BN1〜BN3,BP1〜BP3が供給されて、差動段回路102からの出力信号に応じて出力段回路104を制御する1対の出力段制御信号を出力するようになっている。
また、出力段回路104は、互いに直列に接続されたトランジスタ11,12を有し、これらの接続点の電圧が駆動信号(OUT)として出力される。そこで、例えば、液晶ディスプレイパネルにおけるソースラインを介して、画素電極と共通電極30との間に形成される液晶容量CLに対して、充放電電流(I)により電荷の蓄積放電をするようになっている。上記充放電電流(I)は、例えばカスコード段回路103によって定電流に制御される。
上記出力段回路104には、さらに、スイッチ信号SW3〜SW6によって制御されるスイッチ3〜6が設けられ、トランジスタ11には、所定の高電圧(Vdd)または第1の中間電圧(Vmh)が選択的に供給される一方、トランジスタ12には、所定の低電圧(Vss)または第2の中間電圧(Vml)が選択的に供給されるようになっている。ここで、上記第1、第2の中間電圧(Vmh、Vml)は、その絶対値が、駆動信号(OUT)における黒レベルの電圧よりも低い電圧に設定されるが、その範囲内で、できるだけ高く設定する方が消費電力を小さくできる。
上記のように構成された表示装置駆動回路100の動作について説明する。ここで、以下では説明の簡単化のために、高電圧(Vdd)および低電圧(Vss)は、正または負の白レベルに等しい所定の電圧であるとし、共通電極電圧(Vcom)、および第1、第2の中間電圧(Vmh、Vml)は、互いに等しく、かつ、黒レベルである所定の電圧であり、また、これらは高電圧(Vdd)と低電圧(Vss)との平均の電圧に等しいとして説明する。なお、上記電圧の正負は絶対的な電位を意味するのではなく、例えば共通電極電圧(Vcom)など、所定の基準の電圧に対する相対関係を意味している。
まず、正極性の駆動信号(OUT)が出力される場合には、スイッチ3、6がONになり、トランジスタ11,12が高電圧(Vdd)と共通電極電圧(Vcom)との間で動作する。このとき、例えば、画像信号に応じてトランジスタ11が低抵抗状態、トランジスタ12が高抵抗状態であるとすると、駆動信号(OUT)は、図2に示すように正の白レベルである高電圧(Vdd)になる。
次に、画像信号に応じてトランジスタ11が高抵抗状態、トランジスタ12が低抵抗状態になったとすると、液晶容量CLに蓄積されている電荷が、トランジスタ12を介して流れる充放電電流(I)によって放電され、駆動信号(OUT)は、黒レベルである共通電極電圧(Vcom)まで直線的に低下する。このときに消費される電力は、駆動信号(OUT)と共通電極電圧(Vcom)との差と、充放電電流(I)との積になる。すなわち、トランジスタ12のソースが低電圧(Vss)に接続されている場合に比べて、消費電力が低減される。このような消費電力の低減は、液晶容量(CL)が放電される場合であれば、駆動信号(OUT)のレベルが中間調で変化する場合でも同様である。
一方、負極性の駆動信号(OUT)が出力される場合には、スイッチ4、5がONになり、トランジスタ11,12が共通電極電圧(Vcom)と低電圧(Vss)との間で動作する。この場合には、例えば図3に示すように、負の白レベルである低電圧(Vss)から黒レベルである共通電極電圧(Vcom)になる場合には、共通電極電圧(Vcom)と駆動信号(OUT)との差と、充放電電流(I)との積になり、トランジスタ11のソースが高電圧(Vdd)に接続されている場合に比べて、やはり消費電力が低減される。
上記のように、トランジスタ11,12に供給される電源電圧を駆動信号の極性に応じて切り替え、トランジスタ11,12の両端の電圧を低く抑えることによって、消費電力を小さく抑えることが容易にできる。また、上記のような高電圧(Vdd)や、低電圧(Vss)、中間電圧(Vmh、Vml)を切り替えるスイッチ3〜6を構成するトランジスタは、インピーダンスを比較的低くすることが容易なので、これらのトランジスタの面積を小さく抑えることが容易にできる。さらに、極性の切り替えに際して差動段回路102の出力を切り替えたりする必要はないので、そのような切り替えによる精度の低下を抑制することが容易にできる。
《発明の実施形態2》
図4は、実施形態2の表示装置駆動回路200の要部の構成を示す回路図である。この表示装置駆動回路200は、前記実施形態1の表示装置駆動回路100に加えて、バイアス供給回路205が設けられて構成されている。このバイアス供給回路205は、スイッチ信号SW7〜SW10によって制御されるスイッチ7〜10を備え、カスコード段回路103に印加されるバイアス電圧BN3、BP3を、駆動信号(OUT)の極性に応じて切り替えるようになっている。
具体的には、前記のように出力段回路104のスイッチ3、6がONになって正極性の駆動信号(OUT)が出力される場合には、バイアス供給回路205のスイッチ7、9がONになって、カスコード段回路103におけるトランジスタ14,20(PチャネルトランジスタおよびNチャネルトランジスタ)のゲート(制御端子)に、それぞれバイアス電圧BPH、またはBNHが供給される。一方、負極性の駆動信号(OUT)が出力される場合には、スイッチ8、10がONになって、トランジスタ14,20のゲートに、それぞれバイアス電圧BPL、またはBNLが供給される。
上記のようにトランジスタ14,20のバイアス電圧が駆動電圧(OUT)の極性に応じて切り替えられることにより、例えばこれらのバイアス電圧をBNH>BNL、BPH>BPLに設定して、トランジスタ14,20の抵抗特性を均一にして駆動信号(OUT)の過渡応答特性を改善することなどが容易にできる。
《発明の実施形態3》
図5は、実施形態3の表示装置駆動回路300の要部の構成を示す回路図である。この表示装置駆動回路300は、前記実施形態1の表示装置駆動回路100と比べて、出力段回路104に代えて出力段回路304を備えている点が異なっている。
上記出力段回路304は、出力回路304a,304bと、SW1〜SW2によって制御されるスイッチ1,2とを備えている。
出力回路304aは、互いに直列に接続されたトランジスタ31,32を有し、高電圧(Vdd)と第1の中間電圧(Vml)とで駆動されるようになっている。一方、出力回路304bは、トランジスタ41,42を有し、第2の中間電圧(Vmh)と低電圧(Vss)とで駆動されるようになっている。すなわち、出力回路304aは、実施形態1の出力段回路104においてスイッチ3、6がONになった場合と実質的に同じ状態になる一方、出力回路304bは、スイッチ4、5がONになった場合と実質的に同じ状態になるようになっている。
スイッチ1は、正極性の駆動信号(OUT)が出力される場合にONになる一方、スイッチ2は、負極性の駆動信号(OUT)が出力される場合ONになるようになっている。これらのスイッチ1,2としては、例えばP、Nチャネルトランジスタが並列に接続されたパスゲートなどが用いられ、これらのON時抵抗はできるだけ低いことが好ましい。
上記のように構成された場合にも、正極性の駆動信号(OUT)が出力される場合の消費電力は、駆動信号(OUT)と共通電極電圧(Vcom)との差と、充放電電流(I)との積になる一方、負極性の駆動信号(OUT)が出力される場合の消費電力は、共通電極電圧(Vcom)と駆動信号(OUT)との差と、充放電電流(I)との積になる。したがって、やはり、差動段回路102の出力の切り替えによる精度の低下を招いたりすることなく、消費電力を小さく抑えることが容易にできる。
なお、本実施形態3のような構成においても、実施形態2で説明したようにバイアス供給回路205を設けて、駆動電圧(OUT)の極性に応じて、適切なバイアスがカスコード段回路103内のトランジスタに与えられるようにしてもよい。
《発明の実施形態4》
上記実施形態1〜3で説明したような表示装置駆動回路は、例えば、図6に示すような液晶ディスプレイパネル400に用いることができる。この液晶ディスプレイパネル400には、液晶表示部401、ソースドライバ411、ゲートドライバ412、およびそれぞれ画素数に応じた複数本のソースライン421とゲートライン422とが設けられている。ソースドライバ411は、複数の上記表示装置駆動回路100等が設けられて構成され、各駆動信号(OUT)が、対応するソースライン421を介して、ゲートライン422によって選択された画素の図示しない画素電極に与えられる。
本発明にかかる表示装置の駆動回路は、表示装置を交流駆動するための消費電力を低減するとともに、駆動電圧の精度を高く保つことも容易にできる効果を有し、液晶表示装置などの表示装置、および表示装置を駆動する駆動回路等として有用である。
1〜10 スイッチ
11〜24 トランジスタ
30 共通電極
31,32 トランジスタ
41,42 トランジスタ
100 表示装置駆動回路
101 入力段回路
102 差動段回路
103 カスコード段回路
104 出力段回路
200 表示装置駆動回路
205 バイアス供給回路
300 表示装置駆動回路
304 出力段回路
304a,304b 出力回路
400 液晶ディスプレイパネル
401 液晶表示部
411 ソースドライバ
412 ゲートドライバ
421 ソースライン
422 ゲートライン
BN1〜BN3,BP1〜BP3 バイアス電圧
SW1SW10 スイッチ信号

Claims (6)

  1. 画像信号に応じた、表示装置における所定の基準電圧に対して正または負の駆動電圧を選択的に出力する表示装置の駆動回路であって、
    入力段回路と、
    上記入力段回路から出力される1対の出力段制御信号に応じて、
    所定の高電圧と第1の中間電圧との間の駆動電圧、または
    第2の中間電圧と所定の低電圧との間の駆動電圧を出力する出力段回路と、
    を備え、
    上記第2の中間電圧が上記第1の中間電圧より高いことを特徴とする表示装置の駆動回路。
  2. 請求項1の表示装置の駆動回路であって、
    上記出力段回路は、
    互いに直列に接続された高電圧側トランジスタおよび低電圧側トランジスタと、
    上記高電圧側トランジスタに、上記高電圧または第1の中間電圧を選択的に供給する高電圧側電圧供給回路と、
    上記低電圧側トランジスタに、上記第2の中間電圧または低電圧を選択的に供給する低電圧側電圧供給回路と、
    を備えたことを特徴とする表示装置の駆動回路。
  3. 請求項1の表示装置の駆動回路であって、
    上記出力段回路は、
    上記高電圧と第1の中間電圧との間で互いに直列に接続された第1および第2のトランジスタと、
    上記第2の中間電圧と低電圧との間で互いに直列に接続された第3および第4のトランジスタと、
    上記第1と第2のトランジスタの接続点、または上記第3と第4のトランジスタの接続点の電圧を選択的に駆動電圧として出力する出力選択スイッチ回路と、
    を備えたことを特徴とする表示装置の駆動回路。
  4. 請求項2の表示装置の駆動回路であって、
    上記入力段回路は、
    互いに並列に接続され、両端がそれぞれ上記高電圧側トランジスタまたは低電圧側トランジスタの制御端子に接続されたPチャネルトランジスタおよびNチャネルトランジスタと、
    上記PチャネルトランジスタおよびNチャネルトランジスタの制御端子に、上記出力段回路における高電圧側トランジスタおよび低電圧側トランジスタに供給される電圧の選択に対応した所定のバイアス電圧を印加するバイアス供給回路と、
    を備えたことを特徴とする表示装置の駆動回路。、
  5. 請求項3の表示装置の駆動回路であって、
    上記入力段回路は、
    互いに並列に接続され、両端がそれぞれ上記第1および第3のトランジスタまたは第2および第4のトランジスタの制御端子に接続されたPチャネルトランジスタおよびNチャネルトランジスタと、
    上記PチャネルトランジスタおよびNチャネルトランジスタの制御端子に、上記出力段回路における上記接続点の電圧の選択に対応した所定のバイアス電圧を印加するバイアス供給回路と、
    を備えたことを特徴とする表示装置の駆動回路。
  6. 請求項1の駆動回路と、
    上記駆動回路から出力される駆動電圧と上記所定の基準電圧とに応じて画像を表示する表示部と、
    を備えたことを特徴とする表示装置。
JP2010216105A 2010-09-27 2010-09-27 表示装置の駆動回路および表示装置 Expired - Fee Related JP4696180B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010216105A JP4696180B2 (ja) 2010-09-27 2010-09-27 表示装置の駆動回路および表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010216105A JP4696180B2 (ja) 2010-09-27 2010-09-27 表示装置の駆動回路および表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007165221A Division JP4680960B2 (ja) 2007-06-22 2007-06-22 表示装置の駆動回路および表示装置

Publications (2)

Publication Number Publication Date
JP2011039543A true JP2011039543A (ja) 2011-02-24
JP4696180B2 JP4696180B2 (ja) 2011-06-08

Family

ID=43767294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010216105A Expired - Fee Related JP4696180B2 (ja) 2010-09-27 2010-09-27 表示装置の駆動回路および表示装置

Country Status (1)

Country Link
JP (1) JP4696180B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219636A (ja) * 1996-02-09 1997-08-19 Sharp Corp 駆動回路
JPH11305735A (ja) * 1998-04-17 1999-11-05 Sharp Corp 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路
WO2000058777A1 (fr) * 1999-03-31 2000-10-05 Seiko Epson Corporation Procede d'attaque pour dispositif a cristaux liquides, dispositif a cristaux liquides et equipement electronique
JP2004032603A (ja) * 2002-06-28 2004-01-29 Nec Corp 差動回路と増幅回路及び該増幅回路を用いた表示装置
JP2006276879A (ja) * 2006-05-26 2006-10-12 Seiko Epson Corp 液晶表示装置の駆動回路及び駆動方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219636A (ja) * 1996-02-09 1997-08-19 Sharp Corp 駆動回路
JPH11305735A (ja) * 1998-04-17 1999-11-05 Sharp Corp 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路
WO2000058777A1 (fr) * 1999-03-31 2000-10-05 Seiko Epson Corporation Procede d'attaque pour dispositif a cristaux liquides, dispositif a cristaux liquides et equipement electronique
JP2004032603A (ja) * 2002-06-28 2004-01-29 Nec Corp 差動回路と増幅回路及び該増幅回路を用いた表示装置
JP2006276879A (ja) * 2006-05-26 2006-10-12 Seiko Epson Corp 液晶表示装置の駆動回路及び駆動方法

Also Published As

Publication number Publication date
JP4696180B2 (ja) 2011-06-08

Similar Documents

Publication Publication Date Title
US9892703B2 (en) Output circuit, data driver, and display device
US8427236B2 (en) Operational amplifier, driver and display
KR101832491B1 (ko) 출력 회로와 데이터 드라이버 및 표시 장치
US8508515B2 (en) Buffering circuit with reduced dynamic power consumption
JP3908013B2 (ja) 表示制御回路及び表示装置
JP5442558B2 (ja) 出力回路及びデータドライバ及び表示装置
KR101920885B1 (ko) 표시 장치 및 그 구동 방법
US20150009202A1 (en) Display driving circuit and display device
JP5089775B2 (ja) 容量負荷駆動回路およびこれを備えた表示装置
JP4680960B2 (ja) 表示装置の駆動回路および表示装置
JP2008268261A (ja) 表示装置
US10587236B2 (en) Driver circuit and operational amplifier circuit used therein
JP2011166555A (ja) ソースドライバ及び液晶表示装置
JP2009003260A5 (ja)
JP2011138008A (ja) 駆動回路及び表示装置
US7821340B2 (en) Output stage circuit and operational amplifier
KR20130018183A (ko) 액정 구동 회로
JP4676507B2 (ja) 負荷容量の駆動回路
JP2007312385A (ja) レベルシフタ
US8207960B2 (en) Source driver with low power consumption and driving method thereof
JP5618635B2 (ja) 液晶ドット反転駆動回路
JP2012137571A (ja) 液晶表示装置用ソースアンプ、ソースドライバ及び液晶表示装置
JP4696180B2 (ja) 表示装置の駆動回路および表示装置
KR101750537B1 (ko) 공통 전극 전압 발생을 위한 회로
US20100164916A1 (en) Source driver of display

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4696180

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees