JP2011033549A - Inspection method of probe card, inspection method of semiconductor device and probe card - Google Patents

Inspection method of probe card, inspection method of semiconductor device and probe card Download PDF

Info

Publication number
JP2011033549A
JP2011033549A JP2009181862A JP2009181862A JP2011033549A JP 2011033549 A JP2011033549 A JP 2011033549A JP 2009181862 A JP2009181862 A JP 2009181862A JP 2009181862 A JP2009181862 A JP 2009181862A JP 2011033549 A JP2011033549 A JP 2011033549A
Authority
JP
Japan
Prior art keywords
probe card
standard deviation
probe
semiconductor
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009181862A
Other languages
Japanese (ja)
Inventor
Hiroshi Matsuki
浩 松木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2009181862A priority Critical patent/JP2011033549A/en
Publication of JP2011033549A publication Critical patent/JP2011033549A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inspection method of a probe card, which enables a user to correctly know a replacement time of the probe card, based on a result of a conduction test in the probe card. <P>SOLUTION: The inspection method of the probe card attached to a semiconductor inspection apparatus for electrically testing a chip area formed in a semiconductor wafer has: a conduction test process for bringing an electrode terminal in the chip area into contact with a probe needle of the probe card, flowing a current in the chip area, and measuring a voltage value; a calculation process for calculating a standard deviation of the measured voltage value; and a determination process for determining whether a standard deviation value is within a predetermined range or not. If the standard deviation value exceeds the predetermined range, a display provided in the probe card informs the user of a replacement of the probe card attached to the semiconductor inspection apparatus with a new probe card. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、プローブカードの検査方法、半導体装置の検査方法及びプローブカードに関する。   The present invention relates to a probe card inspection method, a semiconductor device inspection method, and a probe card.

プローブカードは、主にLSI(Large Scale Integration)製造の組立工程前におけるウエハ状態のチップ領域における試験に用いられる。プローブカードは、測定領域となるチップ領域におけるAlパッド、金バンプ、はんだバンプ等の電極部等に接触させるプローブ針を有しており、半導体検査装置であるプローバー等に取り付けて使用する。   The probe card is mainly used for a test in a chip state in a wafer state before an assembly process of LSI (Large Scale Integration) manufacture. The probe card has a probe needle that is brought into contact with an electrode portion such as an Al pad, a gold bump, or a solder bump in a chip region that is a measurement region, and is used by being attached to a prober that is a semiconductor inspection apparatus.

プローバーでは、プローブカードにおけるプローブ針より、チップ領域の電極部に試験信号または試験パターンを入力し、チップ領域の別の電極部等から得られる出力信号をもとにウエハ状態のチップ領域の検査を行うものである。   The prober inputs a test signal or test pattern from the probe needle of the probe card to the electrode area of the chip area, and inspects the chip area in the wafer state based on the output signal obtained from another electrode area of the chip area. Is what you do.

プローブカードのプローブ針は、検査を行う度にウエハ状態のチップ領域における電極部に、所定の圧力をかけて接触させる。このため使用を重ねることにより、プローブ針の先端は、チップ領域における電極部との接触により徐々に削られることにより問題が発生していた。問題の一例として、チップ領域における電極部との接触状態が次第に低下して、プローブ針とチップ領域における電極部との間で良好な電気的な導通が得られなくなる。よって、ウエハ状態のチップ領域における正確な検査が行うことができなくなり、歩留まりの低下を招く一要因である。   The probe needle of the probe card is brought into contact with the electrode portion in the chip area in the wafer state by applying a predetermined pressure every time inspection is performed. For this reason, a problem has occurred due to repeated use and the tip of the probe needle being gradually scraped by contact with the electrode portion in the tip region. As an example of the problem, the contact state with the electrode portion in the tip region gradually decreases, and good electrical continuity cannot be obtained between the probe needle and the electrode portion in the tip region. Therefore, an accurate inspection cannot be performed in the chip area in the wafer state, which is one factor that causes a decrease in yield.

このため、一般的には、所定の使用回数を超えたプローブカードは、新しいプローブカードと交換する方法が用いられている。   For this reason, generally, a method is used in which a probe card that exceeds a predetermined number of uses is replaced with a new probe card.

特開2000−200811号公報JP 2000-200121 A 特開2006−128452号公報JP 2006-128452 A

ところで、上述したように、使用回数により管理し新しいプローブカードと交換する場合、各々のプローブカードにおけるコンタクト回数(ウエハのチップ領域における電極部との接触回数)を台帳等に記録して管理する必要がある。従って、管理のための費用と時間を要していた。   By the way, as described above, when managing with the use frequency and exchanging with a new probe card, it is necessary to record and manage the number of contacts in each probe card (number of contacts with the electrode part in the chip area of the wafer) in a ledger or the like. There is. Therefore, the expense and time for management were required.

また、コンタクト回数を設定して管理する場合、一定のコンタクト回数に達したプローブカードは一律に交換されてしまう。よって、まだ使用することのできるプローブカードであっても新しいプローブカードと交換されてしまう場合や、既に、電極部との間で接触状態が良好ではないプローブカードであっても、一定のコンタクト回数に達するまで交換されない場合が生じる。特に、一定のコンタクト回数に達する前に、電極部との間の接触状態が良好ではない場合では、ウエハ状態のチップ領域における正確な検査を行うことができなくなり、製造されるLSI等の半導体装置の歩留まりの低下を招いてしまう。また、これを回避するため、プローブカードを交換するための設定されるコンタクト回数の値を下げると、まだ十分に使用可能なプローブカードが交換されることとなり、半導体装置の製造コストを上昇させてしまう。   When setting and managing the number of contacts, probe cards that have reached a certain number of contacts are uniformly replaced. Therefore, even if it is a probe card that can still be used, it will be replaced with a new probe card, or even if it is already in a poor contact state with the electrode part, a certain number of contacts It may not be exchanged until In particular, when the contact state with the electrode portion is not good before reaching a certain number of contacts, it is impossible to perform an accurate inspection in the chip state of the wafer state, and a semiconductor device such as an LSI to be manufactured This leads to a decrease in yield. In order to avoid this, if the value of the number of contacts set for replacing the probe card is lowered, a probe card that can still be used will be replaced, which increases the manufacturing cost of the semiconductor device. End up.

従って、使用可能なプローブカードはできるだけ長く使用することができ、また、プローブ針が削られチップ領域における電極部との接触状態が低下したプローブカードは、すぐに新しいプローブカードと交換することができる方法が望まれていた。   Therefore, the usable probe card can be used for as long as possible, and the probe card whose probe needle has been cut and the contact state with the electrode portion in the chip region is lowered can be immediately replaced with a new probe card. A method was desired.

本実施の形態の一観点によれば、半導体ウエハに形成されたチップ領域における電気的な試験を行うための半導体検査装置に取り付けられたプローブカードの検査方法において、前記チップ領域における電極端子と、前記プローブカードのプローブ針とを接触させて、前記チップ領域に電流を流し電圧値を計測する導通試験工程と、前記計測された電圧値の標準偏差を算出する算出工程と、前記標準偏差の値が所定の範囲内であるか否かを判断する判断工程と、を有し、前記標準偏差の値が所定の範囲を超える場合には、前記プローブカードに設けられた表示部において、前記半導体検査装置に取り付けられた前記プローブカードを新しいプローブカードと交換する旨を知らせる。   According to one aspect of the present embodiment, in an inspection method for a probe card attached to a semiconductor inspection apparatus for performing an electrical test in a chip region formed on a semiconductor wafer, an electrode terminal in the chip region; A continuity test step of contacting a probe needle of the probe card and passing a current through the chip region to measure a voltage value, a calculating step of calculating a standard deviation of the measured voltage value, and a value of the standard deviation A determination step of determining whether or not the value is within a predetermined range, and if the value of the standard deviation exceeds a predetermined range, the semiconductor inspection is performed on the display unit provided on the probe card. Inform the user that the probe card attached to the apparatus is to be replaced with a new probe card.

また、本実施の形態の他の観点によれば、半導体ウエハに形成されたチップ領域における半導体装置の検査方法において、前記チップ領域における電極端子と、プローブカードのプローブ針とを接触させて、前記チップ領域に電流を流し電圧値を計測する導通試験工程と、前記計測された電圧値の標準偏差を算出する算出工程と、前記標準偏差の値が所定の範囲内であるか否かを判断する判断工程と、前記標準偏差の値が所定の範囲内である場合には、前記プローブカードを介し前記チップ領域に入力信号を入力し、前記チップ領域からの出力信号を検出することにより検査を行う検査工程と、を有し、前記標準偏差の値が所定の範囲を超える場合には、前記プローブカードに設けられた表示部において、前記半導体検査装置に取り付けられた前記プローブカードを新しいプローブカードと交換する旨を知らせる。   Further, according to another aspect of the present embodiment, in the inspection method of the semiconductor device in the chip region formed on the semiconductor wafer, the electrode terminal in the chip region and the probe needle of the probe card are brought into contact, A continuity test step of passing a current through the chip region and measuring a voltage value; a calculation step of calculating a standard deviation of the measured voltage value; and determining whether the value of the standard deviation is within a predetermined range When the determination step and the value of the standard deviation are within a predetermined range, an inspection is performed by inputting an input signal to the chip area via the probe card and detecting an output signal from the chip area. An inspection step, and when the standard deviation value exceeds a predetermined range, the display unit provided in the probe card is attached to the semiconductor inspection apparatus. Notifying the exchange of the probe card and the new probe card.

また、本実施の形態の他の観点によれば、半導体ウエハに形成されたチップ領域における電気的な試験を行うための半導体検査装置に取り付けられたプローブカードにおいて、前記チップ領域における電極端子と、前記プローブカードのプローブ針とを接触させて、前記チップ領域に電流を流し電圧値を計測し、前記計測された電圧値の標準偏差を算出し、前記標準偏差の値が所定の範囲を超える場合には、前記半導体検査装置に取り付けられた前記プローブカードを新しいプローブカードと交換する旨を知らせる表示部を有することを特徴とする。   Further, according to another aspect of the present embodiment, in a probe card attached to a semiconductor inspection apparatus for performing an electrical test in a chip region formed on a semiconductor wafer, an electrode terminal in the chip region; When the probe needle of the probe card is contacted, a current is passed through the chip area to measure a voltage value, a standard deviation of the measured voltage value is calculated, and the standard deviation value exceeds a predetermined range Has a display section for notifying that the probe card attached to the semiconductor inspection apparatus is to be replaced with a new probe card.

開示のプローブカードの検査方法、半導体装置の検査方法及びプローブカードによれば、プローブ針の先端が削られ使用することができなくなった場合に、この状態となった旨をプローブカードにおいて知らせることができる。これにより、新しいプローブカードと交換することができる。これにより歩留まりの低下を招くことなく低コストで半導体装置を製造することができる。   According to the disclosed probe card inspection method, semiconductor device inspection method, and probe card, when the tip of the probe needle is shaved and can no longer be used, the probe card is informed that this has occurred. it can. Thereby, it can be exchanged for a new probe card. As a result, a semiconductor device can be manufactured at a low cost without causing a decrease in yield.

半導体試験装置の構成図Configuration diagram of semiconductor test equipment ロジックテスターの構成図Logic tester configuration diagram プローブカードの構成図Probe card configuration diagram 半導体ウエハにおける電極端子へのプローブ針の接触状態の説明図Explanatory drawing of the contact state of the probe needle to the electrode terminal on the semiconductor wafer 新しいプローブカードの導通試験における電圧値のヒストグラムHistogram of voltage value in continuity test of new probe card 数ヶ月使用したプローブカードの導通試験における電圧値のヒストグラムHistogram of voltage value in continuity test of probe card used for several months プローブカードのコンタクト回数と導通試験における電圧値のσ値との相関図Correlation diagram of probe card contact count and voltage value σ value in continuity test 第1の実施の形態における半導体検査方法のフローチャートFlowchart of the semiconductor inspection method in the first embodiment 第2の実施の形態における半導体検査方法のフローチャートFlowchart of semiconductor inspection method according to second embodiment

実施するための形態について、以下に説明する。   The form for implementing is demonstrated below.

〔第1の実施の形態〕
(半導体検査装置)
第1の実施の形態について説明する。最初に本実施の形態における半導体検査装置について説明する。
[First Embodiment]
(Semiconductor inspection equipment)
A first embodiment will be described. First, the semiconductor inspection apparatus in this embodiment will be described.

図1に基づき本実施の形態における半導体検査装置について説明する。本実施の形態における半導体検査装置は、ロジックテスター10とプローバー20とを含んだものであり、ロジックテスター10とプローバー20とはケーブル21を介して電気的に接続されている。   A semiconductor inspection apparatus according to the present embodiment will be described with reference to FIG. The semiconductor inspection apparatus according to the present embodiment includes a logic tester 10 and a prober 20, and the logic tester 10 and the prober 20 are electrically connected via a cable 21.

次に、図2に基づきロジックテスター10について説明する。このロジックテスター10は、I/F部11、検査部12、制御部15及び不揮発性メモリ16を有している。   Next, the logic tester 10 will be described with reference to FIG. The logic tester 10 includes an I / F unit 11, an inspection unit 12, a control unit 15, and a nonvolatile memory 16.

I/F部11は、ケーブル21を介し、プローバー20との電気信号の通信を行うためのものである。   The I / F unit 11 is for performing electrical signal communication with the prober 20 via the cable 21.

検査部12は、半導体ウエハのチップ領域の検査を行うための電気信号を生成する信号生成部13と、半導体ウエハのチップ領域より得られた電気信号に基づき検査を行う信号検査部14とを有している。このため、検査部12内には、信号の発生源となるパルスジェネレーター、複数の電源、半導体ウエハのチップ領域より得られた電気信号に基づき検査を行う複数の比較器等を有している。   The inspection unit 12 includes a signal generation unit 13 that generates an electrical signal for inspecting the chip region of the semiconductor wafer, and a signal inspection unit 14 that performs inspection based on the electrical signal obtained from the chip region of the semiconductor wafer. is doing. For this reason, the inspection unit 12 includes a pulse generator serving as a signal generation source, a plurality of power supplies, a plurality of comparators that perform inspection based on electrical signals obtained from the chip region of the semiconductor wafer, and the like.

信号生成部13において生成された電気信号はI/F部11を介し、プローバー20に出力され、プローバー20からの電気信号はI/F部11を介し入力され、信号検査部14において検査が行われる。   The electrical signal generated by the signal generation unit 13 is output to the prober 20 via the I / F unit 11, the electrical signal from the prober 20 is input via the I / F unit 11, and the signal inspection unit 14 performs inspection. Is called.

制御部15は、プローバー20全体の制御を行うためのものであり、I/F部11及び検査部12及び不揮発性メモリ16等の制御を行う。   The control unit 15 is for controlling the entire prober 20 and controls the I / F unit 11, the inspection unit 12, the nonvolatile memory 16, and the like.

不揮発性メモリ16は、ハードディスク等により形成されており、半導体検査装置の電源が切られても記憶された状態を保持することが可能である。   The nonvolatile memory 16 is formed of a hard disk or the like, and can retain the stored state even when the power of the semiconductor inspection apparatus is turned off.

一方、プローバー20内では、試験ボード22を介し、プローブカード30が接続されている。プローブカード30は、プローバー20内に取り付けられた状態で、LSI等の半導体ウエハ40におけるチップ領域の検査を行うものである。尚、プローブカード30はプローバー20と脱着可能な状態で電気的に接続されており、検査の対象となる半導体ウエハ40はプローバー20内に設置されている。   On the other hand, in the prober 20, a probe card 30 is connected via a test board 22. The probe card 30 inspects a chip area in a semiconductor wafer 40 such as an LSI while being attached in the prober 20. The probe card 30 is electrically connected to the prober 20 in a detachable state, and the semiconductor wafer 40 to be inspected is installed in the prober 20.

次に、図3に基づきプローブカード30について説明する。プローブカード30は、プローブ針部31と、I/F部32、制御部33、不揮発性メモリ34、表示部となるLED35等を有している。   Next, the probe card 30 will be described with reference to FIG. The probe card 30 includes a probe needle unit 31, an I / F unit 32, a control unit 33, a nonvolatile memory 34, an LED 35 serving as a display unit, and the like.

プローブ針部31は、複数のプローブ針により形成されており、前述したように、検査の対象となる半導体ウエハ40のチップ領域における各々の電極端子と接触させることにより電気的に接続される。   The probe needle portion 31 is formed by a plurality of probe needles, and as described above, is electrically connected by contacting each electrode terminal in the chip region of the semiconductor wafer 40 to be inspected.

I/F部32は、試験ボード22を介しプローバー20本体との電気信号の通信を行うためのものである。ロジックテスター10において生成された電気信号をI/F部32を介し入力し、半導体ウエハのチップ領域より得られた電気信号をI/F部32を介し、プローバー20本体更にはロジックテスター10に出力する。   The I / F unit 32 is for communicating electrical signals with the prober 20 body via the test board 22. The electrical signal generated in the logic tester 10 is input via the I / F unit 32, and the electrical signal obtained from the chip area of the semiconductor wafer is output to the prober 20 main body and further to the logic tester 10 via the I / F unit 32. To do.

制御部33は、プローブカード30の全体の制御を行うものであり、I/F部32、不揮発性メモリ34等の制御を行う。制御部33はマイコン及び制御のための周辺回路等が含まれている。   The control unit 33 controls the entire probe card 30 and controls the I / F unit 32, the nonvolatile memory 34, and the like. The control unit 33 includes a microcomputer and peripheral circuits for control.

不揮発性メモリ34は、フラッシュメモリ等により形成されており、プローブカード30に電力が供給されない状態においても記憶を保持することが可能である。   The non-volatile memory 34 is formed of a flash memory or the like, and can retain memory even when no power is supplied to the probe card 30.

LED35は、プローブカード30を交換する必要がある旨を知らせるものであり、制御部33の制御に基づき点灯する。尚、LED35に代えて他の表示方法により、プローブカード30を交換する必要がある旨を表示することも可能である。   The LED 35 notifies that the probe card 30 needs to be replaced, and lights up based on the control of the control unit 33. Note that it is possible to display that the probe card 30 needs to be replaced by another display method instead of the LED 35.

プローブカード30には、図4に示すようなプローブ針31aが複数設けられており、半導体ウエハ40のチップ領域を検査する際には、半導体ウエハ40のチップ領域における電極端子41とプローブ針31aの先端部において接触させた状態で行われる。この状態においては、プローブ針31aとチップ領域の電極端子41とが電気的に接続される。しかしながら、電極端子41とのコンタクト回数が増える伴い、プローブ針31aの先端が削られ、電極端子41との良好な接触を保つことができなくなり、プローブ針31aと電極端子41との間で高抵抗となる場合が生じる。   The probe card 30 is provided with a plurality of probe needles 31a as shown in FIG. 4. When inspecting the chip area of the semiconductor wafer 40, the electrode terminals 41 and the probe needles 31a in the chip area of the semiconductor wafer 40 are provided. It is performed in a state of contact at the tip. In this state, the probe needle 31a and the electrode terminal 41 in the tip region are electrically connected. However, as the number of contacts with the electrode terminal 41 increases, the tip of the probe needle 31a is shaved, and good contact with the electrode terminal 41 cannot be maintained, and a high resistance is generated between the probe needle 31a and the electrode terminal 41. May occur.

このことを図5及び図6に基づきより詳しく説明する。図5及び図6は導通試験の結果を示すものである。本実施の形態において行った導通試験は、プローブカード30を介し、所定の電圧を半導体ウエハ40のチップ領域に形成されたダイオードに所定の電流を流し、この状態におけるダイオードの端子電圧を測定することにより行ったものである。   This will be described in more detail with reference to FIGS. 5 and 6 show the results of the continuity test. In the continuity test performed in the present embodiment, a predetermined current is applied to the diode formed in the chip region of the semiconductor wafer 40 via the probe card 30 and the terminal voltage of the diode in this state is measured. It was done by.

図5は、新しいプローブカードにおいて導通試験を行った場合の電圧値と発生頻度のヒストグラムを示す。新しいプローブカードの場合では、全てのプローブ針の先端が確実に半導体ウエハに設けられた電極端子と接触しているため、均一な電圧値が得られる。図6は、数ヶ月使用したプローブカードにおいて導通試験を行った場合の電圧値と発生頻度のヒストグラムを示す。プローブカードを使用することによりプローブ針の先端が削れ、半導体ウエハに設けられた電極端子との接触状態が良好ではなくなり、プローブ針の先端と電極端子との間において抵抗が高くなり、電圧値にバラツキ等が生じる。このような状態では、半導体ウエハのチップ領域における正確な検査を行うことができなくなり、製造されるLSI等の半導体装置の歩留まりを低下させてしまう。   FIG. 5 shows a histogram of voltage values and frequency of occurrence when conducting a continuity test on a new probe card. In the case of a new probe card, since the tips of all the probe needles are surely in contact with the electrode terminals provided on the semiconductor wafer, a uniform voltage value can be obtained. FIG. 6 shows a histogram of voltage values and frequency of occurrence when conducting a continuity test on a probe card used for several months. By using the probe card, the tip of the probe needle is scraped, the contact state with the electrode terminal provided on the semiconductor wafer is not good, the resistance increases between the tip of the probe needle and the electrode terminal, and the voltage value is increased. Variations occur. In such a state, accurate inspection in the chip region of the semiconductor wafer cannot be performed, and the yield of semiconductor devices such as LSIs to be manufactured is reduced.

次に、図7にプローブカードにおけるコンタクト回数と、導通試験において測定される電圧値の標準偏差σとの関係を示す。一般的には、図に示されるように、プローブカードにおける半導体ウエハにおける電極端子とのコンタクト回数が増加するに従い、導通試験において測定される標準偏差σの値が大きくなっており、プローブ針間における検出される電圧値のバラツキが増加する傾向にある。   Next, FIG. 7 shows the relationship between the number of contacts in the probe card and the standard deviation σ of the voltage value measured in the continuity test. In general, as shown in the figure, as the number of contacts with the electrode terminals on the semiconductor wafer in the probe card increases, the standard deviation σ measured in the continuity test increases, The variation in the detected voltage value tends to increase.

本実施の形態における半導体検査装置は、上記標準偏差σの値が基準となる値を超えた場合には、プローブカード30に設けられたLED35が点灯し、プローブカード30の交換が必要である旨を表示する。   In the semiconductor inspection apparatus according to the present embodiment, when the value of the standard deviation σ exceeds a reference value, the LED 35 provided on the probe card 30 is lit and the probe card 30 needs to be replaced. Is displayed.

(プローブカードの検査方法及び半導体装置の検査方法)
次に、本実施の形態におけるプローブカードの検査方法及び半導体装置の検査方法について説明する。
(Probe card inspection method and semiconductor device inspection method)
Next, a probe card inspection method and a semiconductor device inspection method in this embodiment will be described.

図8は、本実施の形態におけるプローブカードの検査方法を含む半導体装置の検査方法の流れ図である。   FIG. 8 is a flowchart of a semiconductor device inspection method including the probe card inspection method according to the present embodiment.

最初に、ステップ102(S102)に示すように、プローブカード30のチェックを行う。具体的には、プローブカード30におけるプローブ針の先端部分に付着物等がないか検査を行う。   First, as shown in step 102 (S102), the probe card 30 is checked. Specifically, the probe card 30 is inspected for any deposits or the like at the tip of the probe needle.

次に、ステップ104(S104)に示すように、プローバー20内に半導体ウエハ40を設置する。具体的には、プローバー20における半導体ウエハ40をソート(sort)することにより設置される。プローバー20内に半導体ウエハ40を所定の位置に設置した後、プローブカード30におけるプローブ針が、半導体ウエハ40のチップ領域に形成された電極端子と接触し、電気的に接続される。   Next, as shown in step 104 (S104), the semiconductor wafer 40 is set in the prober 20. Specifically, the semiconductor wafers 40 in the prober 20 are installed by sorting. After the semiconductor wafer 40 is placed at a predetermined position in the prober 20, the probe needles in the probe card 30 come into contact with the electrode terminals formed in the chip region of the semiconductor wafer 40 and are electrically connected.

次に、ステップ106(S106)に示すように、プローブカードの導通試験を行う。具体的には、半導体ウエハ40のチップ領域に形成されたダイオードに、プローブカード30におけるプローブ針を介し電流を流す。   Next, as shown in step 106 (S106), a continuity test of the probe card is performed. Specifically, an electric current is passed through the diode formed in the chip region of the semiconductor wafer 40 via the probe needle in the probe card 30.

次に、ステップ108(S108)に示すように、導通試験が適正に行われているか否かの判断がなされる。例えば、プローブカード30におけるプローブ針が半導体ウエハ40のチップ領域における電極端子と接触していない状態等においては、導通試験が適正に行われないため、プローブカード30の検査を行うことができない。この場合では、ダイオード等に電流を流すことができないためプローブカード30を介して電圧を検出することができない。よって、この判断はプローブカード30を介し所定の電圧値が検出されるか否かにより行われる。導通試験が適正に行われていないものと判断された場合には、ステップ110に移行する。一方、導通試験が適性に行われているものと判断された場合には、ステップ112に移行する。尚、この判断は、ロジックテスター10において行われる。   Next, as shown in step 108 (S108), it is determined whether or not the continuity test is properly performed. For example, in a state where the probe needles in the probe card 30 are not in contact with the electrode terminals in the chip region of the semiconductor wafer 40, the continuity test is not performed properly, so the probe card 30 cannot be inspected. In this case, since no current can flow through the diode or the like, the voltage cannot be detected via the probe card 30. Therefore, this determination is made based on whether or not a predetermined voltage value is detected via the probe card 30. When it is determined that the continuity test is not properly performed, the process proceeds to step 110. On the other hand, if it is determined that the continuity test is properly performed, the process proceeds to step 112. This determination is made in the logic tester 10.

ステップ110(S110)では、半導体ウエハ40の再セットアップが行われる。例えば、導通試験が適正に行われていないものと判断された場合として、半導体ウエハ40が所定に位置に設置されていない可能性がある。従って、半導体ウエハ40の再セットアップを行う。具体的には、プローバー20より半導体ウエハ40が再セットアップのため搬出され、この後、半導体ウエハ40を再びソートする。この後、ステップ104に移行する。   In step 110 (S110), the semiconductor wafer 40 is set up again. For example, when it is determined that the continuity test is not properly performed, the semiconductor wafer 40 may not be installed at a predetermined position. Therefore, the semiconductor wafer 40 is set up again. Specifically, the semiconductor wafer 40 is unloaded from the prober 20 for re-setup, and then the semiconductor wafer 40 is sorted again. Thereafter, the process proceeds to step 104.

次に、ステップ112(S112)に示すように、プローバー20に設置されている半導体ウエハ20に設置されている半導体ウエハ20のチップ領域の検査を行う。この検査により、半導体ウエハ20におけるチップ領域の良否が判断される。   Next, as shown in step 112 (S112), the chip area of the semiconductor wafer 20 installed on the semiconductor wafer 20 installed on the prober 20 is inspected. By this inspection, the quality of the chip area in the semiconductor wafer 20 is determined.

次に、ステップ114(S114)に示すように、ステップ106において行われた導通試験において得られた電圧値の標準偏差であるσ値が計算される。具体的には、ロジックテスター10の信号検査部14等において、導通試験に基づき得られた電圧値のσ値が算出される。尚、この導通試験において得られた電圧値は不揮発性メモリ16に記憶される。   Next, as shown in step 114 (S114), a σ value that is a standard deviation of the voltage value obtained in the continuity test performed in step 106 is calculated. Specifically, the σ value of the voltage value obtained based on the continuity test is calculated in the signal inspection unit 14 or the like of the logic tester 10. The voltage value obtained in this continuity test is stored in the nonvolatile memory 16.

次に、ステップ116(S116)に示すように、σ値がロジックテスター10からプローブカード30に転送される。   Next, as shown in step 116 (S116), the σ value is transferred from the logic tester 10 to the probe card 30.

次に、ステップ118(S118)に示すように、σ値が所定の範囲内にあるか否かが判断される。具体的には、図7に示すようにコンタクト回数が増加するに従い、σ値が大きくなるため、プローブカードを交換する基準となる所定の値を設け、σ値が所定の値以下であるか否かにより判断される。σ値が所定の範囲内にある場合には終了する。一方、σ値が所定の範囲を超えるものである場合には、ステップ120に移行する。尚、本実施の形態では、この判断はプローブカード30における制御部33において行う。   Next, as shown in step 118 (S118), it is determined whether or not the σ value is within a predetermined range. Specifically, as shown in FIG. 7, as the number of contacts increases, the σ value increases. Therefore, a predetermined value serving as a reference for exchanging the probe card is provided, and whether the σ value is equal to or less than the predetermined value. It is judged by. If the σ value is within the predetermined range, the process ends. On the other hand, if the σ value exceeds the predetermined range, the process proceeds to step 120. In the present embodiment, this determination is made by the control unit 33 in the probe card 30.

次に、ステップ120(S120)に示すように、メンテナンスを行う。具体的には、表示方法の一例として、プローブカード30に設けられたLED35が点灯し、新しいプローブカードとの交換が必要である旨を知らせる。この情報に基づき測定者は、プローバー20に取付けられているプローブカードと新しいプローブカードと交換する。尚、交換した後は、ステップ104に移行する。   Next, as shown in step 120 (S120), maintenance is performed. Specifically, as an example of the display method, an LED 35 provided on the probe card 30 is turned on to inform that replacement with a new probe card is necessary. Based on this information, the measurer exchanges a probe card attached to the prober 20 with a new probe card. After the replacement, the process proceeds to step 104.

以上により、本実施の形態における半導体装置となる半導体ウエハのチップ領域の検査は終了する。本実施の形態では、各々のプローブカード30に対し、個別に良否が判断されるため、各々のプローブカードの寿命となるまで使用することが可能である。よって、検査の対象となる半導体装置をより低コストで製造することができる。   As described above, the inspection of the chip region of the semiconductor wafer to be the semiconductor device in the present embodiment is completed. In this embodiment, since each probe card 30 is judged as good or bad individually, it can be used until the lifetime of each probe card is reached. Therefore, a semiconductor device to be inspected can be manufactured at a lower cost.

〔第2の実施の形態〕
次に、第2の実施の形態について説明する。本実施の形態は、第1の実施の形態とは異なるプローブカードの検査方法及び半導体装置の検査方法である。
[Second Embodiment]
Next, a second embodiment will be described. The present embodiment is a probe card inspection method and a semiconductor device inspection method different from those of the first embodiment.

図9は、本実施の形態におけるプローブカードの検査方法を含む半導体装置の検査方法の流れ図である。   FIG. 9 is a flowchart of a semiconductor device inspection method including a probe card inspection method according to the present embodiment.

最初に、ステップ202(S202)に示すように、プローブカード30のチェックを行う。具体的には、プローブカード30におけるプローブ針の先端部分に付着物等がないか検査を行う。   First, as shown in step 202 (S202), the probe card 30 is checked. Specifically, the probe card 30 is inspected for any deposits or the like at the tip of the probe needle.

次に、ステップ204(S204)に示すように、プローバー20内に半導体ウエハ40を設置する。具体的には、プローバー20における半導体ウエハ40をソート(sort)することにより設置される。プローバー20内に半導体ウエハ40を所定の位置に設置した後、プローブカード30におけるプローブ針が、半導体ウエハ40のチップ領域に形成された電極端子と接触し、電気的に接続される。   Next, as shown in step 204 (S204), the semiconductor wafer 40 is set in the prober 20. Specifically, the semiconductor wafers 40 in the prober 20 are installed by sorting. After the semiconductor wafer 40 is placed at a predetermined position in the prober 20, the probe needles in the probe card 30 come into contact with the electrode terminals formed in the chip region of the semiconductor wafer 40 and are electrically connected.

次に、ステップ206(S206)に示すように、プローブカードの導通試験を行う。具体的には、半導体ウエハ40のチップ領域に形成されたダイオードに、プローブカード30におけるプローブ針を介し電流を流す。   Next, as shown in step 206 (S206), a continuity test of the probe card is performed. Specifically, an electric current is passed through the diode formed in the chip region of the semiconductor wafer 40 via the probe needle in the probe card 30.

次に、ステップ208(S208)に示すように、導通試験が適正に行われているか否かの判断がなされる。例えば、プローブカード30におけるプローブ針が半導体ウエハ40のチップ領域における電極端子と接触していない状態等においては、導通試験が適正に行われないため、プローブカード30の検査を行うことができない。この場合では、ダイオード等に電流を流すことができないためプローブカード30を介して電圧を検出することができない。よって、この判断はプローブカード30を介し所定の電圧値が検出されるか否かにより行われる。導通試験が適正に行われていないものと判断された場合には、ステップ210に移行する。一方、導通試験が適性に行われているものと判断された場合には、ステップ212に移行する。尚、この判断は、ロジックテスター10において行われる。即ち、ステップ206において行われた導通試験における結果により得られた電圧値は、ロジックテスター10に送信され、ロジックテスター10において、ステップ208における判断がなされる。   Next, as shown in step 208 (S208), it is determined whether or not the continuity test is properly performed. For example, in a state where the probe needles in the probe card 30 are not in contact with the electrode terminals in the chip region of the semiconductor wafer 40, the continuity test is not performed properly, so the probe card 30 cannot be inspected. In this case, since no current can flow through the diode or the like, the voltage cannot be detected via the probe card 30. Therefore, this determination is made based on whether or not a predetermined voltage value is detected via the probe card 30. When it is determined that the continuity test is not properly performed, the process proceeds to step 210. On the other hand, if it is determined that the continuity test is properly performed, the process proceeds to step 212. This determination is made in the logic tester 10. That is, the voltage value obtained from the result of the continuity test performed in step 206 is transmitted to the logic tester 10, and the determination in step 208 is made in the logic tester 10.

ステップ210(S210)では、半導体ウエハ40の再セットアップが行われる。例えば、導通試験が適正に行われていないものと判断された場合として、半導体ウエハ40が所定に位置に設置されていない可能性がある。従って、半導体ウエハ40の再セットアップを行う。具体的には、プローバー20より半導体ウエハ40が再セットアップのため搬出され、この後、半導体ウエハ40を再びソートする。この後、ステップ204に移行する。   In step 210 (S210), the semiconductor wafer 40 is set up again. For example, when it is determined that the continuity test is not properly performed, the semiconductor wafer 40 may not be installed at a predetermined position. Therefore, the semiconductor wafer 40 is set up again. Specifically, the semiconductor wafer 40 is unloaded from the prober 20 for re-setup, and then the semiconductor wafer 40 is sorted again. Thereafter, the process proceeds to step 204.

次に、ステップ212(S212)に示すように、プローバー20に設置されている半導体ウエハ20に設置されている半導体ウエハ20のチップ領域の検査を行う。この検査により、半導体ウエハ20におけるチップ領域の良否が判断される。   Next, as shown in step 212 (S212), the chip area of the semiconductor wafer 20 installed on the semiconductor wafer 20 installed on the prober 20 is inspected. By this inspection, the quality of the chip area in the semiconductor wafer 20 is determined.

次に、ステップ214(S214)に示すように、ステップ206において行われた導通試験に基づき得られた電圧値がロジックテスター10からプローブカード30に転送される。尚、導通試験に基づき得られた電圧値はロジックテスター10内の不揮発性メモリ16にも記憶される。   Next, as shown in step 214 (S214), the voltage value obtained based on the continuity test performed in step 206 is transferred from the logic tester 10 to the probe card 30. The voltage value obtained based on the continuity test is also stored in the nonvolatile memory 16 in the logic tester 10.

次に、ステップ216(S216)に示すように、ロジックテスター10からプローブカード30に転送された電圧値、即ち、ステップ206において行われた導通試験に基づき得られた電圧値の標準偏差であるσ値が計算される。具体的には、プローブカード30の制御部33において、導通試験に基づき得られた電圧値のσ値が算出される。   Next, as shown in step 216 (S216), the voltage value transferred from the logic tester 10 to the probe card 30, that is, the standard deviation of the voltage value obtained based on the continuity test performed in step 206 is σ. The value is calculated. Specifically, the control unit 33 of the probe card 30 calculates the σ value of the voltage value obtained based on the continuity test.

次に、ステップ218(S218)に示すように、σ値が所定の範囲内にあるか否かが判断される。具体的には、図7に示すようにコンタクト回数が増加するに従い、σ値が大きくなるため、プローブカードを交換する基準となる所定の値を設け、σ値が所定の値以下であるか否かにより判断する。σ値が所定の範囲内にある場合には終了する。一方、σ値が所定の範囲を超えるものである場合には、ステップ218に移行する。尚、本実施の形態では、この判断はプローブカード30における制御部33において行う。   Next, as shown in step 218 (S218), it is determined whether or not the σ value is within a predetermined range. Specifically, as shown in FIG. 7, as the number of contacts increases, the σ value increases. Therefore, a predetermined value serving as a reference for exchanging the probe card is provided, and whether the σ value is equal to or less than the predetermined value. Judgment by If the σ value is within the predetermined range, the process ends. On the other hand, if the σ value exceeds the predetermined range, the process proceeds to step 218. In the present embodiment, this determination is made by the control unit 33 in the probe card 30.

次に、ステップ220(S220)に示すように、メンテナンスを行う。具体的には、表示方法の一例として、プローブカード30に設けられたLED35が点灯し、新しいプローブカードとの交換が必要である旨を知らせる。この情報に基づき測定者は、プローバー20に取付けられているプローブカードと新しいプローブカードと交換する。尚、交換した後は、ステップ204に移行する。   Next, as shown in step 220 (S220), maintenance is performed. Specifically, as an example of the display method, an LED 35 provided on the probe card 30 is turned on to inform that replacement with a new probe card is necessary. Based on this information, the measurer exchanges a probe card attached to the prober 20 with a new probe card. After the replacement, the process proceeds to step 204.

以上により、本実施の形態における半導体装置となる半導体ウエハのチップ領域の検査は終了する。本実施の形態では、各々のプローブカード30に対し、プローブカード毎に良否が判断されるため、各々のプローブカードの寿命となるまで使用することが可能である。よって、検査の対象となる半導体装置をより低コストで製造することができる。   As described above, the inspection of the chip region of the semiconductor wafer to be the semiconductor device in the present embodiment is completed. In the present embodiment, whether each probe card 30 is good or bad is determined for each probe card 30 and can be used until the lifetime of each probe card is reached. Therefore, a semiconductor device to be inspected can be manufactured at a lower cost.

以上により、本実施の形態における半導体装置となる半導体ウエハのチップ領域の検査は終了する。本実施の形態では、各々のプローブカード30に対し、個別に良否が判断されるため、各々のプローブカードが寿命となるまで使用することができる。よって、検査の対象となる半導体装置をより低コストで製造することが可能となる。   As described above, the inspection of the chip region of the semiconductor wafer to be the semiconductor device in the present embodiment is completed. In the present embodiment, the quality of each probe card 30 is determined individually, so that each probe card can be used until the end of its life. Therefore, the semiconductor device to be inspected can be manufactured at a lower cost.

以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。   Although the embodiment has been described in detail above, it is not limited to the specific embodiment, and various modifications and changes can be made within the scope described in the claims.

以上の説明に関し、更に以下の付記を開示する。
(付記1)
半導体ウエハに形成されたチップ領域における電気的な試験を行うための半導体検査装置に取り付けられたプローブカードの検査方法において、
前記チップ領域における電極端子と、前記プローブカードのプローブ針とを接触させて、前記チップ領域に電流を流し電圧値を計測する導通試験工程と、
前記計測された電圧値の標準偏差を算出する算出工程と、
前記標準偏差の値が所定の範囲内であるか否かを判断する判断工程と、
を有し、前記標準偏差の値が所定の範囲を超える場合には、前記プローブカードに設けられた表示部において、前記半導体検査装置に取り付けられた前記プローブカードを新しいプローブカードと交換する旨を知らせることを特徴とするプローブカードの検査方法。
(付記2)
前記半導体検査装置は、ロジックテスターと前記プローブカードが取り付けられるプローバーとを有しており、
前記算出工程は、前記ロジックテスターにおいて行われるものであることを特徴とする付記1に記載のプローブカードの検査方法。
(付記3)
前記算出工程は、前記プローブカードにおいて行われるものであることを特徴とする付記1に記載のプローブカードの検査方法。
(付記4)
前記判断工程は、前記プローブカードにおいて行われるものであることを特徴とする付記1から3のいずれかに記載のプローブカードの検査方法。
(付記5)
半導体ウエハに形成されたチップ領域における半導体装置の検査方法において、
前記チップ領域における電極端子と、プローブカードのプローブ針とを接触させて、前記チップ領域に電流を流し電圧値を計測する導通試験工程と、
前記計測された電圧値の標準偏差を算出する算出工程と、
前記標準偏差の値が所定の範囲内であるか否かを判断する判断工程と、
前記標準偏差の値が所定の範囲内である場合には、前記プローブカードを介し前記チップ領域に入力信号を入力し、前記チップ領域からの出力信号を検出することにより検査を行う検査工程と、
を有し、前記標準偏差の値が所定の範囲を超える場合には、前記プローブカードに設けられた表示部において、前記半導体検査装置に取り付けられた前記プローブカードを新しいプローブカードと交換する旨を知らせることを特徴とする半導体装置の検査方法。
(付記6)
前記半導体検査装置は、ロジックテスターと前記プローブカードが取り付けられるプローバーとを有しており、
前記算出工程は、前記ロジックテスターにおいて行われるものであることを特徴とする付記5に記載の半導体装置の検査方法。
(付記7)
前記算出工程は、前記プローブカードにおいて行われるものであることを特徴とする付記5に記載の半導体装置の検査方法。
(付記8)
前記判断工程は、前記プローブカードにおいて行われるものであることを特徴とする付記5から7のいずれかに記載の半導体装置の検査方法。
(付記9)
半導体ウエハに形成されたチップ領域における電気的な試験を行うための半導体検査装置に取り付けられたプローブカードにおいて、
前記チップ領域における電極端子と、前記プローブカードのプローブ針とを接触させて、前記チップ領域に電流を流し電圧値を計測し、前記計測された電圧値の標準偏差を算出し、
前記標準偏差の値が所定の範囲を超える場合には、前記半導体検査装置に取り付けられた前記プローブカードを新しいプローブカードと交換する旨を知らせる表示部を有することを特徴とするプローブカード。
(付記10)
前記表示部はLEDを含むものであり、
前記LEDが点灯することにより、前記プローブカードを新しいプローブカードと交換する旨を知らせることを特徴とする付記9に記載のプローブカード。
Regarding the above description, the following additional notes are disclosed.
(Appendix 1)
In an inspection method of a probe card attached to a semiconductor inspection apparatus for performing an electrical test on a chip region formed on a semiconductor wafer,
A continuity test step of contacting the electrode terminal in the chip region and the probe needle of the probe card and passing a current through the chip region to measure a voltage value;
A calculation step of calculating a standard deviation of the measured voltage value;
A determination step of determining whether the value of the standard deviation is within a predetermined range;
When the value of the standard deviation exceeds a predetermined range, the display unit provided on the probe card replaces the probe card attached to the semiconductor inspection apparatus with a new probe card. A method for inspecting a probe card, characterized by notifying.
(Appendix 2)
The semiconductor inspection apparatus has a logic tester and a prober to which the probe card is attached,
The probe card inspection method according to claim 1, wherein the calculation step is performed in the logic tester.
(Appendix 3)
2. The probe card inspection method according to claim 1, wherein the calculation step is performed in the probe card.
(Appendix 4)
4. The probe card inspection method according to any one of appendices 1 to 3, wherein the determination step is performed in the probe card.
(Appendix 5)
In an inspection method of a semiconductor device in a chip region formed on a semiconductor wafer,
A continuity test step of measuring a voltage value by causing an electric current to flow in the chip region by bringing an electrode terminal in the chip region into contact with a probe needle of a probe card;
A calculation step of calculating a standard deviation of the measured voltage value;
A determination step of determining whether the value of the standard deviation is within a predetermined range;
When the value of the standard deviation is within a predetermined range, an inspection process for performing an inspection by inputting an input signal to the chip area through the probe card and detecting an output signal from the chip area;
When the value of the standard deviation exceeds a predetermined range, the display unit provided on the probe card replaces the probe card attached to the semiconductor inspection apparatus with a new probe card. A method for inspecting a semiconductor device, characterized by:
(Appendix 6)
The semiconductor inspection apparatus has a logic tester and a prober to which the probe card is attached,
6. The method of inspecting a semiconductor device according to appendix 5, wherein the calculation step is performed in the logic tester.
(Appendix 7)
6. The method for inspecting a semiconductor device according to appendix 5, wherein the calculation step is performed in the probe card.
(Appendix 8)
8. The semiconductor device inspection method according to any one of appendices 5 to 7, wherein the determination step is performed in the probe card.
(Appendix 9)
In a probe card attached to a semiconductor inspection apparatus for performing an electrical test in a chip region formed on a semiconductor wafer,
Contact the electrode terminal in the chip region and the probe needle of the probe card, flow a current through the chip region, measure the voltage value, calculate the standard deviation of the measured voltage value,
A probe card comprising a display unit for notifying that the probe card attached to the semiconductor inspection apparatus is to be replaced with a new probe card when the value of the standard deviation exceeds a predetermined range.
(Appendix 10)
The display unit includes an LED,
The probe card according to appendix 9, wherein the LED is lit to notify that the probe card is to be replaced with a new probe card.

10 ロジックテスター
11 I/F部
12 検査部
13 信号生成部
14 信号検査部
15 制御部
16 不揮発性メモリ
20 プローバー
21 ケーブル
22 試験ボード
30 プローブカード
31 プローブ針部
31a プローブ針
32 I/F部
33 制御部
34 不揮発性メモリ
40 半導体ウエハ
41 電極端子
DESCRIPTION OF SYMBOLS 10 Logic tester 11 I / F part 12 Inspection part 13 Signal generation part 14 Signal inspection part 15 Control part 16 Non-volatile memory 20 Prober 21 Cable 22 Test board 30 Probe card 31 Probe needle part 31a Probe needle 32 I / F part 33 Control Part 34 nonvolatile memory 40 semiconductor wafer 41 electrode terminal

Claims (5)

半導体ウエハに形成されたチップ領域における電気的な試験を行うための半導体検査装置に取り付けられたプローブカードの検査方法において、
前記チップ領域における電極端子と、前記プローブカードのプローブ針とを接触させて、前記チップ領域に電流を流し電圧値を計測する導通試験工程と、
前記計測された電圧値の標準偏差を算出する算出工程と、
前記標準偏差の値が所定の範囲内であるか否かを判断する判断工程と、
を有し、前記標準偏差の値が所定の範囲を超える場合には、前記プローブカードに設けられた表示部において、前記半導体検査装置に取り付けられた前記プローブカードを新しいプローブカードと交換する旨を知らせることを特徴とするプローブカードの検査方法。
In an inspection method of a probe card attached to a semiconductor inspection apparatus for performing an electrical test on a chip region formed on a semiconductor wafer,
A continuity test step of contacting the electrode terminal in the chip region and the probe needle of the probe card and passing a current through the chip region to measure a voltage value;
A calculation step of calculating a standard deviation of the measured voltage value;
A determination step of determining whether the value of the standard deviation is within a predetermined range;
When the value of the standard deviation exceeds a predetermined range, the display unit provided on the probe card replaces the probe card attached to the semiconductor inspection apparatus with a new probe card. A method for inspecting a probe card, characterized by notifying.
前記判断工程は、前記プローブカードにおいて行われるものであることを特徴とする請求項1に記載のプローブカードの検査方法。   The probe card inspection method according to claim 1, wherein the determination step is performed in the probe card. 半導体ウエハに形成されたチップ領域における半導体装置の検査方法において、
前記チップ領域における電極端子と、プローブカードのプローブ針とを接触させて、前記チップ領域に電流を流し電圧値を計測する導通試験工程と、
前記計測された電圧値の標準偏差を算出する算出工程と、
前記標準偏差の値が所定の範囲内であるか否かを判断する判断工程と、
前記標準偏差の値が所定の範囲内である場合には、前記プローブカードを介し前記チップ領域に入力信号を入力し、前記チップ領域からの出力信号を検出することにより検査を行う検査工程と、
を有し、前記標準偏差の値が所定の範囲を超える場合には、前記プローブカードに設けられた表示部において、前記半導体検査装置に取り付けられた前記プローブカードを新しいプローブカードと交換する旨を知らせることを特徴とする半導体装置の検査方法。
In an inspection method of a semiconductor device in a chip region formed on a semiconductor wafer,
A continuity test step of measuring a voltage value by causing an electric current to flow in the chip region by bringing an electrode terminal in the chip region into contact with a probe needle of a probe card;
A calculation step of calculating a standard deviation of the measured voltage value;
A determination step of determining whether the value of the standard deviation is within a predetermined range;
When the value of the standard deviation is within a predetermined range, an inspection process for performing an inspection by inputting an input signal to the chip area through the probe card and detecting an output signal from the chip area;
When the value of the standard deviation exceeds a predetermined range, the display unit provided on the probe card replaces the probe card attached to the semiconductor inspection apparatus with a new probe card. A method for inspecting a semiconductor device, characterized by:
前記判断工程は、前記プローブカードにおいて行われるものであることを特徴とする請求項3に記載の半導体装置の検査方法。   The semiconductor device inspection method according to claim 3, wherein the determination step is performed in the probe card. 半導体ウエハに形成されたチップ領域における電気的な試験を行うための半導体検査装置に取り付けられたプローブカードにおいて、
前記チップ領域における電極端子と、前記プローブカードのプローブ針とを接触させて、前記チップ領域に電流を流し電圧値を計測し、前記計測された電圧値の標準偏差を算出し、
前記標準偏差の値が所定の範囲を超える場合には、前記半導体検査装置に取り付けられた前記プローブカードを新しいプローブカードと交換する旨を知らせる表示部を有することを特徴とするプローブカード。
In a probe card attached to a semiconductor inspection apparatus for performing an electrical test on a chip area formed on a semiconductor wafer,
Contact the electrode terminal in the chip region and the probe needle of the probe card, flow a current through the chip region, measure the voltage value, calculate the standard deviation of the measured voltage value,
A probe card comprising a display unit for notifying that the probe card attached to the semiconductor inspection apparatus is to be replaced with a new probe card when the value of the standard deviation exceeds a predetermined range.
JP2009181862A 2009-08-04 2009-08-04 Inspection method of probe card, inspection method of semiconductor device and probe card Pending JP2011033549A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009181862A JP2011033549A (en) 2009-08-04 2009-08-04 Inspection method of probe card, inspection method of semiconductor device and probe card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009181862A JP2011033549A (en) 2009-08-04 2009-08-04 Inspection method of probe card, inspection method of semiconductor device and probe card

Publications (1)

Publication Number Publication Date
JP2011033549A true JP2011033549A (en) 2011-02-17

Family

ID=43762749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009181862A Pending JP2011033549A (en) 2009-08-04 2009-08-04 Inspection method of probe card, inspection method of semiconductor device and probe card

Country Status (1)

Country Link
JP (1) JP2011033549A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017017135A (en) * 2015-06-30 2017-01-19 株式会社Sumco Management method for dlts measurement device and dlts measurement device
KR101829657B1 (en) * 2014-12-31 2018-02-20 청주대학교 산학협력단 needles resistance measurement system of NIS vertical probe card
CN116153384A (en) * 2023-04-20 2023-05-23 长鑫存储技术有限公司 Chip testing device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101829657B1 (en) * 2014-12-31 2018-02-20 청주대학교 산학협력단 needles resistance measurement system of NIS vertical probe card
JP2017017135A (en) * 2015-06-30 2017-01-19 株式会社Sumco Management method for dlts measurement device and dlts measurement device
CN116153384A (en) * 2023-04-20 2023-05-23 长鑫存储技术有限公司 Chip testing device
CN116153384B (en) * 2023-04-20 2023-09-12 长鑫存储技术有限公司 Chip testing device

Similar Documents

Publication Publication Date Title
US11187747B2 (en) Inspection system and malfunction analysis/prediction method for inspection system
US7856332B2 (en) Real time system for monitoring the commonality, sensitivity, and repeatability of test probes
CN104237823B (en) Method for effectively verifying probe card abnormality
KR102216324B1 (en) Maintenance method for contactor and inspecting apparatus
KR100805833B1 (en) Apparatus and Method for Testing Semiconductor Test System
KR101798440B1 (en) An apparatus for testing a semiconductor device and a method of testing a semiconductor device
TW201617633A (en) Device inspection method, probe card, interposer, and inspection apparatus
WO2008041678A1 (en) Board testing apparatus and board testing method
JP6155725B2 (en) Semiconductor device inspection method and semiconductor device manufacturing method using the same
JP2011033549A (en) Inspection method of probe card, inspection method of semiconductor device and probe card
JP2003282654A (en) Method of manufacturing semiconductor device
JP2009204491A (en) Method of monitoring probe pin wear
KR20140146535A (en) Circuit board inspection apparatus
US6989682B1 (en) Test key on a wafer
JP2002158265A (en) Testing device and method of electronic device
JP2005315775A (en) Four-terminal inspection method and four-terminal inspection jig using single-sided transfer probe
US20110254580A1 (en) Method for an improved checking of repeatability and reproducibility of a measuring chain for semiconductor device testing
JP5347737B2 (en) Rotor inspection device
JP2008026122A (en) Maintenance method for semiconductor element inspecting apparatus
JP2014219335A (en) Inspection apparatus and inspection method
US20040108867A1 (en) System for and method of assessing chip acceptability and increasing yield
CN108226750A (en) Prevent probe card from burning the method for needle
JP2005049314A (en) Probing test method and probe condition detector
JP2008172045A (en) Inspection method for semiconductor device and contact resistance measuring circuit
TWI735915B (en) A wafer probe card integrated with a light source facing a device under test side and method of manufacturing