JP2011022694A - Program, device and method for supporting verification - Google Patents
Program, device and method for supporting verification Download PDFInfo
- Publication number
- JP2011022694A JP2011022694A JP2009165543A JP2009165543A JP2011022694A JP 2011022694 A JP2011022694 A JP 2011022694A JP 2009165543 A JP2009165543 A JP 2009165543A JP 2009165543 A JP2009165543 A JP 2009165543A JP 2011022694 A JP2011022694 A JP 2011022694A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- verification
- verified
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
本開示技術は、電源ノイズを考慮した性能検証を可能にする検証支援プログラム、検証支援装置および検証支援方法に関する。 The present disclosure relates to a verification support program, a verification support apparatus, and a verification support method that enable performance verification in consideration of power supply noise.
従来より、回路製造工程では実際の製造を開始する前段階の処理として、設計された回路が設計者の要求するスペックを満たすかを検証する検証工程が必須となる。所定の機能を実現するように設計された半導体集積回路が実デバイスでの特性評価の結果、所定の規格を満たさなかった場合、設計変更には多大な費用と時間がかかってしまう。そこで、特に近年では、設計段階において、チップのみでなく、パッケージ(以下、「PKG」とよぶ)やPCBの配線を加味した検証を行わないと所定の機能が実現できなくなってきている。したがって、検証工程において、より高精度な検証を可能にする検証支援技術が求められている。 Conventionally, in a circuit manufacturing process, a verification process for verifying whether a designed circuit satisfies a specification required by a designer is indispensable as a process before starting actual manufacturing. If a semiconductor integrated circuit designed to realize a predetermined function does not satisfy a predetermined standard as a result of characteristic evaluation with an actual device, it takes a lot of cost and time to change the design. Therefore, particularly in recent years, a predetermined function cannot be realized unless verification is performed in consideration of not only the chip but also the package (hereinafter referred to as “PKG”) and the PCB wiring in the design stage. Therefore, there is a need for verification support technology that enables more accurate verification in the verification process.
図9は、従来の検証支援処理の手順を示すフローチャートである。図9のように、従来の検証支援処理では、まず、検証対象となるPKG配線設計をおこなう(ステップS901)。その後、PKGの配線情報からPKG内のLCR(L:電磁誘導値、C:静電容量値、R:抵抗値)を抽出して(ステップS902)、PKGの動作を検証するためにシミュレーションを実行する(ステップS903)。 FIG. 9 is a flowchart showing the procedure of a conventional verification support process. As shown in FIG. 9, in the conventional verification support processing, first, PKG wiring design to be verified is performed (step S901). Thereafter, LCR (L: electromagnetic induction value, C: capacitance value, R: resistance value) in the PKG is extracted from the wiring information of the PKG (step S902), and a simulation is executed to verify the operation of the PKG. (Step S903).
その後、ステップS903におけるシミュレーションの動作結果が設計者の要求するスペックを満たしているか否かの判定をおこなう(ステップS904)。要求するスペックを満たさない場合には(ステップS904:No)、ステップS901に戻り、PKG配線を再検討する。そして、ステップS904の判定がOKとなった場合(ステップS904:Yes)、PKGが要求するスペックを満たすとして一連の検証支援処理を終了する。 Thereafter, it is determined whether or not the simulation operation result in step S903 satisfies the specifications required by the designer (step S904). If the required specifications are not satisfied (step S904: No), the process returns to step S901 to reexamine the PKG wiring. If the determination in step S904 is OK (step S904: Yes), the series of verification support processing is terminated assuming that the specifications required by the PKG are satisfied.
PKGのシミュレーションの際には、チップ内部でコア電源(VDD=1.8V)とI/O電源VDDQ(VDD=1.8V)を分けて、双方にノイズ伝播を防いだ理想環境が利用される。また、メモリ評価ボードでも、VDDとVDDQに別電源(つまり1.8Vで2ch)の電源を割り当てて完全に電源分離している(たとえば、下記特許文献1参照。)。
In the PKG simulation, an ideal environment is used in which the core power supply (VDD = 1.8V) and the I / O power supply VDDQ (VDD = 1.8V) are divided inside the chip, and noise propagation is prevented in both. . Also in the memory evaluation board, separate power sources are assigned to VDD and VDDQ (that is, 2 channels at 1.8 V) to completely separate the power sources (see, for example,
しかしながら、従来技術は、上述のように電源ノイズの発生を考慮しない理想的な電源環境によって検証対象回路の動作に関するデータが採取される。実使用環境にてデバイスを動作させると、デバイスと電源との配線に応じて、理想的な電源環境では発生しなかった電源ノイズが発生するため、動作特性に誤差が生じてしまう。したがって、デバイスに要求するスペックとシミュレーションによる動作結果とのデバイスのスペックに基づいて設計した場合に、電源ノイズによる特性悪化により、動作マージンが削減されたり、不良箇所が発生する恐れがあるといった問題があった。 However, according to the conventional technique, data relating to the operation of the verification target circuit is collected in an ideal power supply environment that does not consider the generation of power supply noise as described above. When the device is operated in an actual use environment, power supply noise that does not occur in an ideal power supply environment is generated according to the wiring between the device and the power supply, resulting in an error in operating characteristics. Therefore, when designing based on the specifications required for the device and the device specifications of the operation result by simulation, there is a possibility that the operation margin may be reduced or a defective part may be generated due to deterioration of characteristics due to power supply noise. there were.
そこで、望ましくは検証対象回路を検証する際には、実使用環境に合わせた電源環境を再現して特性情報を取得したい。しかしながら、実使用環境の形態は多種多様であり、予測不可能である。たとえ予測できたとしても、これら複数の実使用環境を再現するには、複数のテスタ構成や評価ボードの準備が必要となり、電源環境の構築に多大な手間がかかってしまうという問題があった。 Therefore, desirably, when verifying the circuit to be verified, it is desired to reproduce the power supply environment suitable for the actual use environment and acquire the characteristic information. However, the actual usage environment is diverse and unpredictable. Even if it can be predicted, in order to reproduce the plurality of actual use environments, it is necessary to prepare a plurality of tester configurations and evaluation boards, and there is a problem that it takes a lot of time to construct a power supply environment.
本開示技術は、上述した従来技術による問題点を解消するため、実使用環境の電源ノイズを考慮した高精度な検証を実現する検証支援プログラム、検証支援装置および検証支援方法を提供することを目的とする。 An object of the present disclosure is to provide a verification support program, a verification support apparatus, and a verification support method that realize high-accuracy verification in consideration of power supply noise in an actual usage environment in order to solve the above-described problems caused by the conventional technology. And
上述した課題を解決し、目的を達成するため、本開示技術は、検証対象回路のシミュレーションを制御するコンピュータにおいて、前記検証対象回路の設計情報から前記検証対象回路内の電源に発生するLCRを取得する処理と、前記検証対象回路において発生するLCRに応じた動作特性が格納されたデータベースの中から取得された電源ノイズによる動作特性を特定する処理と、前記検証対象回路のシミュレーションによって得られた動作結果を、特定された動作特性に応じて補正する処理と、補正された動作結果を出力する処理と、を含むことを要件とする。 In order to solve the above-described problems and achieve the object, the disclosed technology obtains an LCR generated in the power source in the verification target circuit from the design information of the verification target circuit in a computer that controls the simulation of the verification target circuit. Processing for specifying operation characteristics due to power supply noise acquired from a database in which operation characteristics according to LCR generated in the verification target circuit are stored, and operations obtained by simulation of the verification target circuit It is a requirement to include a process of correcting the result according to the specified operation characteristic and a process of outputting the corrected operation result.
本検証支援プログラム、検証支援装置および検証支援方法によれば、実使用環境の電源ノイズを考慮した高精度な検証を実現することができるという効果を奏する。 According to the verification support program, the verification support apparatus, and the verification support method, there is an effect that it is possible to realize highly accurate verification in consideration of power supply noise in an actual use environment.
以下に添付図面を参照して、この発明にかかる検証支援プログラム、検証支援装置および検証支援方法の好適な実施の形態を詳細に説明する。 Exemplary embodiments of a verification support program, a verification support apparatus, and a verification support method according to the present invention will be explained below in detail with reference to the accompanying drawings.
(実施の形態の一例)
図1は、本実施の形態にかかる検証支援処理の一例を示す説明図である。図1のように、本実施の形態では、検証支援装置100を利用して電源ノイズが発生しない理想環境、すなわちデバイス検証環境110と、実使用環境120とによって得た情報を利用して高精度なデバイス検証を支援する。
(Example of embodiment)
FIG. 1 is an explanatory diagram illustrating an example of a verification support process according to the present embodiment. As shown in FIG. 1, in the present embodiment, high accuracy is obtained by using information obtained in an ideal environment in which power supply noise does not occur using the
具体的には、まず、デバイス検証環境110では、従来の検証支援処理と同様に検証対象となるデバイスのシミュレーションを実行する(ステップS101)。シミュレーションは理想環境で取得されたデバイス特性に基づいておこなわれる。デバイス検証環境110は、ノイズの発生を極力抑え、コア電源(VDD、VSS)とI/O電源(VDDQ、VSSQ)は完全に分離させてノイズ発生による特性悪化を防ぐような構成になっている。
Specifically, first, in the
その一方で検証支援装置100は、実使用環境120を利用して、デバイスを実使用環境120にて動作させた場合の特性情報を取得する(ステップS102)。実使用環境120は、PKGごとに一品一様な構成となっている。したがって、コア電源(VDD、VSS)とI/O電源(VDDQ、VSSQ)とがそれぞれ異なる系統から供給されているとは限らない。場合によっては同一の系統から電源が供給されていることもあり、相互にノイズが伝わることもある。また、電源供給ラインのLCRもPKGによって一様ではない。
On the other hand, the
したがって、検証支援装置100では、ステップS101によって得られた動作結果とステップS102によって得られた特性情報とを用いて実使用環境120に応じた動作結果を作成する(ステップS103)。具体的には、ステップS103では、デバイス検証環境110における動作結果に対して実使用環境120における特性情報に応じた補正を施している。
Therefore, the
ステップS103によって作成された動作結果を利用してデバイスの機能を検証すれば、実使用環境120において電源ノイズが発生して動作特性に誤差が生じた場合であっても、あらかじめ誤差を見越した検証が可能となる。したがって、デバイス検証環境110では要求するスペックにて正しく動作したが、実使用環境120では、要求するスペックでは動作しないといった問題を防ぐことができる。
If the function of the device is verified using the operation result created in step S103, even if a power supply noise occurs in the
つぎに、上述した検証支援処理を実現するための具体的な構成について説明する。 Next, a specific configuration for realizing the verification support process described above will be described.
(検証支援装置のハードウェア構成)
図2は、実施の形態にかかる検証支援装置のハードウェア構成を示すブロック図である。図2において、検証支援装置100は、CPU(Central Processing Unit)201と、ROM(Read‐Only Memory)202と、RAM(Random Access Memory)203と、磁気ディスクドライブ204と、磁気ディスク205と、光ディスクドライブ206と、光ディスク207と、ディスプレイ208と、I/F(Interface)209と、キーボード210と、マウス211と、スキャナ212と、プリンタ213と、を備えている。また、各構成部はバス200によってそれぞれ接続されている。
(Hardware configuration of verification support device)
FIG. 2 is a block diagram of a hardware configuration of the verification support apparatus according to the embodiment. In FIG. 2, a
ここで、CPU201は、検証支援装置100の全体の制御を司る。ROM202は、ブートプログラムや検証支援処理を実現するための検証支援プログラムなどの各種プログラムを記憶している。RAM203は、CPU201のワークエリアとして使用される。磁気ディスクドライブ204は、CPU201の制御にしたがって磁気ディスク205に対するデータのリード/ライトを制御する。磁気ディスク205は、磁気ディスクドライブ204の制御で書き込まれたデータを記憶する。
Here, the
光ディスクドライブ206は、CPU201の制御にしたがって光ディスク207に対するデータのリード/ライトを制御する。光ディスク207は、光ディスクドライブ206の制御で書き込まれたデータを記憶したり、光ディスク207に記憶されたデータをコンピュータに読み取らせたりする。
The
ディスプレイ208は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。ディスプレイ208は、たとえば、CRT、TFT液晶ディスプレイ、プラズマディスプレイなどを採用することができる。
The
インターフェース(以下、「I/F」と略する。)209は、通信回線を通じてLAN(Local Area Network)、WAN(Wide Area Network)、インターネットなどのネットワーク214に接続され、ネットワーク214を介して他の装置に接続される。そして、I/F209は、ネットワーク214と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。I/F209には、たとえばモデムやLANアダプタなどを採用することができる。
An interface (hereinafter abbreviated as “I / F”) 209 is connected to a network 214 such as a LAN (Local Area Network), a WAN (Wide Area Network), and the Internet through a communication line. Connected to the device. The I /
キーボード210は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス211は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。ポインティングデバイスとして同様に機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。
The keyboard 210 includes keys for inputting characters, numbers, various instructions, and the like, and inputs data. Moreover, a touch panel type input pad or a numeric keypad may be used. The
スキャナ212は、画像を光学的に読み取り、検証支援装置100内に検証対象回路に関連する画像データを取り込む。なお、スキャナ212は、OCR(Optical Character Reader)機能を持たせてもよい。また、プリンタ213は、検証結果や検証対象回路に関する画像データや文書データを印刷する。プリンタ213には、たとえば、レーザプリンタやインクジェットプリンタを採用することができる。
The
(検証支援装置の機能的構成)
図3は、検証支援装置の機能的構成を示すブロック図である。検証支援装置100は、検証対象回路のシミュレーションを制御するシミュレーション実行部300を備えている。さらに、検証支援装置100は、本実施の形態にかかる検証支援処理を実現するための機能部として、取得部301と、特定部302と、補正部303と、出力部304と、判定部305と、を含む構成になっている。
(Functional configuration of verification support device)
FIG. 3 is a block diagram illustrating a functional configuration of the verification support apparatus. The
なお、検証支援装置100の制御部となる機能(シミュレーション実行部300〜判定部305)は、具体的には、たとえば、図2に示したROM202、RAM203、磁気ディスク205、光ディスク207などの記憶装置に記憶された検証支援プログラムをCPU201に実行させることにより、または、I/F209により、検証支援処理に関する機能を実現する。
Specifically, the functions (
シミュレーション実行部300は、検証対象回路のシミュレーションを実行する機能を有する。シミュレーション実行部300は、入力された回路設計情報310を利用して、検証対象回路の動作をシミュレーションする。なお、シミュレーションは公知の技術を用いればよく、特に制限はない。本実施の形態では、一例としてSTA(Static Timing Analyze)のツールを利用する。
The
取得部301は、評価対象回路内で生じる電源ノイズを取得する機能を有する。具体的には、取得部301は、外部から入力された評価対象回路の回路設計情報310から評価対象回路内のデバイスと電源との間に発生する電源ノイズを取得する。
The acquisition unit 301 has a function of acquiring power supply noise generated in the evaluation target circuit. Specifically, the acquisition unit 301 acquires power supply noise generated between the device in the evaluation target circuit and the power supply from the
また、一般的に検証対象回路となるPKG内のLCRの値を特定することによって電源ノイズを特定することができる。したがって、取得部301は、回路設計情報310から検証対象回路におけるLCRの各値を取得する構成であってもよい。LCRは、上述した回路設計情報310を参照して各種公知の解析ツール(一例としては、たとえばアンソフト・ジャパン株式会社の3次元磁界解析ツール「TPA」などの専用ツールがある)を利用することにより取得することができる。なお、取得部301によって取得されたデータは、RAM203、磁気ディスク205、光ディスク207などの記憶領域に記憶される。
Further, it is possible to specify power supply noise by specifying the value of LCR in the PKG that is generally a circuit to be verified. Therefore, the acquisition unit 301 may be configured to acquire each value of LCR in the verification target circuit from the
特定部302は、検証対象回路に応じた動作特性を特定する機能を有する。検証支援装置100の特定部302は、あらかじめ、検証対象回路にて発生したLCRや電源ノイズに応じた動作特性が格納されたデータベースにアクセス可能になっている。したがって、取得部301によって検証対象回路内で発生するLCRや電源ノイズの値が取得されると、データベースの中から取得されたLCRや電源ノイズの値に応じた動作特性を特定することができる。
The specifying
なお、特定された特性情報はRAM203、磁気ディスク205、光ディスク207などの記憶領域に記憶される。また、データベースは、検証支援装置100内のRAM203、磁気ディスク205、光ディスク207などの記憶領域に用意されていてもよいし、検証支援装置100から接続可能な外部の記憶領域に用意されていてもよい。
The specified characteristic information is stored in a storage area such as the
補正部303は、シミュレーション実行部300によって得られた動作結果を、特定部302によって特定された動作特性に応じて補正する機能を有する。具体的には、補正部303は、動作結果として出力された値に対して、特性情報に応じた動作誤差が生じた場合を考慮した値となるように補正を施す。
The
たとえば、特性情報として、CPU・メモリ間のアクセス時間が所定値または所定の割合で遅延を表す情報が与えられているとする。したがって、補正部303は、シミュレーション実行部300から出力された動作結果を、特性情報に応じた遅延が生じた値に補正する。なお、補正部303によって補正された動作結果320は、RAM203、磁気ディスク205、光ディスク207などの記憶領域に記憶される。
For example, it is assumed that the access time between the CPU and the memory is given as the characteristic information indicating a delay at a predetermined value or a predetermined ratio. Therefore, the
出力部304は、補正部303によって補正された動作結果320を出力する機能を有する。動作結果320として出力される情報としては、たとえば、シミュレーション時の処理結果や処理時間、さらには要求スペックとの比較結果などがある。なお、出力形式としては、たとえば、ディスプレイ208への表示、プリンタ213への印刷出力、I/F209による外部装置への送信がある。また、出力部304からの出力情報は、RAM203、磁気ディスク205、光ディスク207などの記憶領域に記憶することとしてもよい。
The
判定部305は、補正後の動作結果320が、検証対象回路に要求される動作スペック(要求スペック330)を満たすか否かを判定する機能を有する。なお、要求スペック330は、検証支援装置100の利用者によって任意に設定可能な値である。したがって、デバイスの用途に応じて適宜、要求スペック330を用意すればよい。なお、判定部305による判定結果は、RAM203、磁気ディスク205、光ディスク207などの記憶領域に記憶することとしてもよい。また、判定部305によって補正後の動作結果320が要求スペック330を満たすか否かの判定を下した場合、判定結果は出力部304から出力される。
The
(検証支援処理の手順)
図4は、検証支援処理の手順を示すフローチャートである。図4に示す各ステップは、検証支援装置100による検証支援処理の一例として、要求スペックを満たすPKGを自動選別するための手順を表している。図4のフローチャートの処理を実行することによって、実使用環境を考慮した動作を基準としたスペック判定が可能となる。
(Procedure for verification support processing)
FIG. 4 is a flowchart showing the procedure of the verification support process. Each step shown in FIG. 4 represents a procedure for automatically selecting PKGs that satisfy the required specifications as an example of verification support processing by the
まず、図4において、検証支援装置100は、検証対象回路のPKG配線設計をおこなう(ステップS401)。なお、ステップS401の処理に代わり、すでに設計済みのPKGの回路設計情報310を取得してもよい。つぎに、設計もしくは取得したPKGの回路設計情報310からPKGのLCRを抽出する(ステップS402)。そして、抽出されたLCRを利用して検証対象回路のシミュレーションを実行する(ステップS403)。
First, in FIG. 4, the
また、検証支援装置100は、ステップS403の処理と並行して、ステップS402によって抽出したLCRを利用してPKGにて発生する電源ノイズを特定する(ステップS404)。そして、特定された電源ノイズを利用して、データベースを検索して実使用環境120における特性情報を特定する(ステップS405)。
Further, in parallel with the process of step S403, the
ステップS403のシミュレーションと、ステップS405の特性情報の特定とが終了すると、特性情報を利用してシミュレーションの動作結果の補正処理をおこなう(ステップS406)。なお、ステップS406の補正処理については詳しく後述する。 When the simulation in step S403 and the specification of the characteristic information in step S405 are completed, a correction process for the simulation operation result is performed using the characteristic information (step S406). The correction process in step S406 will be described in detail later.
そして、検証支援装置100では、判定部305によって補正された動作結果320が要求スペック330を満たすか否かの判定をおこなう(ステップS407)。ステップS407において、動作結果320が要求スペック330を満たさない場合には(ステップS407:No)、ステップS401に戻り、PKG配線設計を再検討する。そして、ステップS407の判定がOKとなった場合(ステップS407:Yes)、要求スペック330を満たす動作結果320が得られたとして一連の検証支援処理を終了する。
Then, the
(補正処理の手順)
図5−1は、補正処理の手順を示す説明図である。図5では、図4にて説明したステップS406の処理を詳細に表している。補正処理では、ステップS403によって得られたシミュレーションの動作結果と、ステップS405によって得られた特性情報を用いて実使用環境で動作させた場合の動作結果(補正後の動作結果320)を作成する。
(Correction procedure)
FIG. 5A is an explanatory diagram illustrating a procedure of correction processing. FIG. 5 shows the processing in step S406 described in FIG. 4 in detail. In the correction process, the operation result (corrected operation result 320) when the operation is performed in the actual use environment is created using the simulation operation result obtained in step S403 and the characteristic information obtained in step S405.
図5−2は、STAスペックDBの格納例を示すデータテーブルである。本実施の形態では、上述したようSTAを利用している。したがって、ステップS403のシミュレーションの動作結果は図5−2のデータテーブル520のように所定の項目の動作値がSTAスペックDB501に格納される。また、特性情報を特定するために、ステップS402によって抽出されたPKGのLCRから特定差分DB502が検索される。特性差分DB502には、ステップS403によるシミュレーションの動作結果を補正するための特性情報として、デバイス検証環境110における動作と実使用環境120における動作との特性差分がLCRの値ごとに格納されている。
FIG. 5B is a data table showing an example of storage of the STA spec DB. In this embodiment, STA is used as described above. Therefore, the operation results of the simulation in step S403 are stored in the
したがって、STAスペックDB501に格納された動作結果に対して、特定差分DB502の中から検索された特性情報を利用して補正を施すことにより、実使用環境120に適した動作結果を作成する。作成された動作結果は補正STAスペックDB503に格納される。ステップ407の判定処理では、補正STAスペックDB503に格納された動作結果を利用して要求スペック330を満たすか否かの判定がおこなわれる。
Therefore, the operation result stored in the
(データベース作成処理)
図3の特定部302にて説明したように、検証支援装置100では、あらかじめ用意されたデータベースの中から実使用環境120によって生じる電源ノイズに応じた動作を表す特性情報を特定する。したがって、つぎに、データベース作成処理の一例について説明する。
(Database creation process)
As described in the specifying
図6は、実使用環境例を示す説明図である。本実施の形態では、電源評価用チップ(実機)を用いて、シリコン基板上で柔軟性のある電源ノイズ環境を実現する。具体的な実使用環境120としては、たとえば、図6のような電源環境が挙げられる。電源評価用チップは、CoC(Chip on Chip)やSi貫通ビアなど寄生容量の小さい接続形態の再現が可能な構成になっている。
FIG. 6 is an explanatory diagram illustrating an example of an actual use environment. In the present embodiment, a flexible power supply noise environment is realized on a silicon substrate using a power supply evaluation chip (actual machine). Specific examples of the
図6のような様々な電源ノイズ環境(LCR)における動作データを取得する。そして、これらのデバイス検証環境110と実使用環境120とにおけるそれぞれの動作データの差分を求めることにより、電源ノイズごとの特性情報を得ることができる。なお、電源評価用チップの電源環境は、図6に例示したようなシリコン基板上で形成する構成に限らず、シリコン基板内に受動部品を配置するような構成を組み合わせてもよい。
Operation data in various power supply noise environments (LCR) as shown in FIG. 6 is acquired. And the characteristic information for every power supply noise can be obtained by calculating | requiring the difference of each operation | movement data in these
図7は、特性情報取得システムの構成例を示す説明図である。データベースを作成するには、PKGに搭載するメモリチップ700と電源評価用チップ710とにテスタ720を接続した特性情報取得システムを構成する。図7では、電源評価用チップ710内の可変パラメータによって、PKG内のVDD−VDDQ間の抵抗値を検出する構成になっている。
FIG. 7 is an explanatory diagram illustrating a configuration example of the characteristic information acquisition system. In order to create the database, a characteristic information acquisition system is configured in which a
また、図7には図示していないが、同様に、可変抵抗を設けることによって下記の各値を検出することができる。 Although not shown in FIG. 7, similarly, the following values can be detected by providing a variable resistor.
・VDD−VDDQ間の容量値
・VDD−VDDQ間の誘導値
・VDD(VDDQ)の抵抗
・VSS(VSSQ)の抵抗(電流経路)
・SoCの電源とのノイズ伝達
・ Capacitance value between VDD and VDDQ ・ Inductive value between VDD and VDDQ ・ Resistance of VDD (VDDQ) ・ Resistance of VSS (VSSQ) (current path)
・ Noise transmission with SoC power supply
なお、各スイッチ(SW1〜N)のON/OFF設定は、外部端子(SW)からシリアルに入力し各レジスタ(Reg1〜N)の設定により制御することができる。また、SW/CLKはメモリのAdd/Cnt/DQなどの信号線と同様にテスタから供給する。 The ON / OFF setting of each switch (SW1 to N) can be controlled by serial input from an external terminal (SW) and the setting of each register (Reg1 to N). SW / CLK is supplied from a tester in the same manner as signal lines such as Add / Cnt / DQ of the memory.
図8は、差分特性の格納例を示すデータテーブルである。特性情報取得システムによって測定された値は、差分特性としてデータベースに格納される。具体的には、図8のデータテーブル800のように、VDD−VDDQ間の容量値とVDD−VDDQ間の抵抗値とに応じた処理時間の遅延時間(10ps単位)が特性情報として格納される。データテーブル800は、VDD−VDDQ間の誘導値ごとに用意されているため、LCRの各値が抽出されるとデータベースの中から対応する特性情報が特定される。 FIG. 8 is a data table showing an example of storing the difference characteristics. The value measured by the characteristic information acquisition system is stored in the database as a differential characteristic. Specifically, as shown in the data table 800 of FIG. 8, a delay time (10 ps unit) of processing time corresponding to the capacitance value between VDD and VDDQ and the resistance value between VDD and VDDQ is stored as characteristic information. . Since the data table 800 is prepared for each induction value between VDD and VDDQ, when each LCR value is extracted, the corresponding characteristic information is specified from the database.
なお、実使用環境120では、デバイスと電源の間にLCRのすべての値が発生するとは限らない。すなわち、L,C,Rそれぞれ単独の場合(LCが相殺されている場合も含む)、または、LCRのうちの2つの値のみ発生する場合もある。したがって、データベースには、L=0,C=0,R=0の場合を含んだ特性情報を用意しておく。
In the
以上説明したように、本実施の形態にかかる検証支援プログラム、検証支援装置および検証支援方法によれば、検証対象回路の設計情報を用いてシミュレーションを実行するとともに、設計情報から検証対象回路内で発生する電源ノイズの値に関する情報を取得する。取得された情報は、検証対象回路の実使用環境における動作特性を特定する。そして、特定された動作特性を利用して検証対象回路のシミュレーションから得た動作結果を補正することができる。したがって、実使用環境を考慮した高精度な検証が可能となる。 As described above, according to the verification support program, the verification support apparatus, and the verification support method according to the present embodiment, the simulation is executed using the design information of the verification target circuit, and the design information is used in the verification target circuit. Get information about the value of the generated power supply noise. The acquired information specifies the operating characteristics in the actual use environment of the circuit to be verified. Then, the operation result obtained from the simulation of the circuit to be verified can be corrected using the specified operation characteristic. Therefore, highly accurate verification considering the actual use environment is possible.
また、上記の技術では、さらに要求スペックと補正後の動作結果とを比較する機能部を設けることによって、実使用環境における動作が要求されるスペックを満たすか否かを自動的に判定することができる。したがって、要求するスペックを満たした回路を自動的に選別することができる。また、要求するスペックに満たない場合には、所定のメッセージを出力させたり、設計用ツールを起動させるなどして、設計者に回路の設計変更を促すように設定してもよい。 In the above technology, a function unit that compares the required specifications with the corrected operation results can be provided to automatically determine whether or not the specifications required for operation in the actual use environment are satisfied. it can. Therefore, it is possible to automatically select circuits that satisfy the required specifications. If the required specifications are not met, a setting may be made to prompt the designer to change the design of the circuit by outputting a predetermined message or starting a design tool.
また、上記の技術では、さらに、検証対象回路において発生する可能性のある電源ノイズに応じたそれぞれの特性情報と、理想環境における特性情報との差分情報をデータベースに格納しておいてもよい。そして、データベースの中から検証対象回路によって取得された電源ノイズによる動作特性と、理想環境における動作特性との差分情報が特定される。したがって、差分情報を理想環境におけるシミュレーションの動作結果に加えることによって容易な演算処理のみで実使用環境を考慮した動作結果を得ることができる。 In the above technique, difference information between the characteristic information corresponding to the power supply noise that may occur in the circuit to be verified and the characteristic information in the ideal environment may be stored in the database. Then, difference information between the operation characteristic due to the power supply noise acquired by the verification target circuit from the database and the operation characteristic in the ideal environment is specified. Therefore, by adding the difference information to the operation result of the simulation in the ideal environment, it is possible to obtain an operation result in consideration of the actual use environment with only simple arithmetic processing.
また、上記の技術では、電源ノイズの値による動作特性として検証対象回路における動作の遅延時間を特定する構成でもよい。補正処理の際には、シミュレーションの実行によって得られた動作結果を特定された遅延時間分遅延するように補正する。したがって、検証対象回路の動作結果として実使用環境を考慮した正確な処理時間を得ることができる。 In the above technique, the operation delay time in the verification target circuit may be specified as the operation characteristic based on the value of the power supply noise. In the correction process, the operation result obtained by executing the simulation is corrected so as to be delayed by the specified delay time. Therefore, it is possible to obtain an accurate processing time in consideration of the actual use environment as an operation result of the circuit to be verified.
また、上記の技術では、さらに特性情報として、検証対象回路内の電源とデバイス間に発生する抵抗値、静電容量値および電磁誘導値ごとの値をそれぞれ格納してもよい。検証対象回路の設計情報から検証対象回路内の電源とデバイス間に発生する抵抗値、静電容量値および電磁誘導値を取得すれば、これらの値から検証対象回路を実環境で動作させた際の特性情報を特定することができる。すなわち、電源ノイズの値を個別に取得せずに、実使用環境を考慮した動作結果を得ることができる。 In the above technique, the resistance value, the capacitance value, and the value of each electromagnetic induction value generated between the power source and the device in the verification target circuit may be stored as the characteristic information. If the resistance value, capacitance value, and electromagnetic induction value generated between the power supply and the device in the verification target circuit are obtained from the design information of the verification target circuit, the verification target circuit is operated in the actual environment from these values. The characteristic information can be specified. That is, it is possible to obtain an operation result in consideration of the actual use environment without individually acquiring the power supply noise value.
なお、本実施の形態で説明した検証支援方法は、あらかじめ用意されたプログラムをパーソナル・コンピュータやワークステーションなどのコンピュータで実行することにより実現することができる。本検証支援プログラムは、ハードディスク、フレキシブルディスク、CD−ROM、MO、DVDなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また本検証支援プログラムは、インターネットなどのネットワークを介して配布してもよい。 The verification support method described in this embodiment can be realized by executing a program prepared in advance on a computer such as a personal computer or a workstation. The verification support program is recorded on a computer-readable recording medium such as a hard disk, a flexible disk, a CD-ROM, an MO, and a DVD, and is executed by being read from the recording medium by the computer. The verification support program may be distributed through a network such as the Internet.
また、本実施の形態で説明した検証支援装置100は、スタンダードセルやストラクチャードASIC(Application Specific Integrated Circuit)などの特定用途向けIC(以下、単に「ASIC」と称す。)やFPGAなどのPLD(Programmable Logic Device)によっても実現することができる。具体的には、たとえば、上述した検証支援装置100の機能(取得部301〜判定部305)をHDL記述によって機能定義し、そのHDL記述を論理合成してASICやPLDに与えることにより、検証支援装置100を製造することができる。
In addition, the
上述した実施の形態に関し、さらに以下の付記を開示する。 The following additional notes are disclosed with respect to the embodiment described above.
(付記1)検証対象回路のシミュレーションを制御するコンピュータを、
前記検証対象回路の設計情報から前記検証対象回路内のデバイスと電源との間に発生する電源ノイズの値を取得する取得手段、
電源ノイズの値に応じた動作特性が格納されたデータベースの中から前記取得手段によって取得された電源ノイズの値に応じた動作特性を特定する特定手段、
前記検証対象回路のシミュレーションによって得られた動作結果を、前記特定手段によって特定された動作特性に応じて補正する補正手段、
前記補正手段によって補正された動作結果を出力する出力手段、
として機能させることを特徴とする検証支援プログラム。
(Supplementary note 1) A computer that controls simulation of a circuit to be verified
Obtaining means for obtaining a value of power supply noise generated between a device in the circuit to be verified and a power supply from design information of the circuit to be verified;
A specifying means for specifying an operation characteristic according to a power supply noise value acquired by the acquisition means from a database storing operation characteristics according to a power supply noise value;
Correction means for correcting the operation result obtained by the simulation of the verification target circuit according to the operation characteristic specified by the specifying means;
Output means for outputting the operation result corrected by the correction means;
Verification support program characterized by functioning as
(付記2)前記コンピュータを、さらに、
前記出力手段によって出力された補正後の動作結果が、前記検証対象回路に要求される動作スペックを満たすか否かを判定する判定手段として機能させ、
前記出力手段は、前記判定手段による判定結果を出力することを特徴とする付記1に記載の検証支援プログラム。
(Supplementary note 2)
The corrected operation result output by the output unit functions as a determination unit that determines whether or not the operation specification required for the verification target circuit is satisfied,
The verification support program according to
(付記3)前記データベースには、前記検証対象回路において発生する可能性のある電源ノイズの値に応じたそれぞれの特性情報と、理想環境における特性情報との差分情報が格納されており、
前記特定手段は、前記データベースの中から前記取得手段によって取得された電源ノイズの値による動作特性と、理想環境における動作特性との差分情報を特定し、
前記補正手段は、前記特定手段によって特定された差分情報を用いて前記検証対象回路のシミュレーションによって得られた動作結果を補正することを特徴とする付記1または2に記載の検証支援プログラム。
(Supplementary Note 3) The database stores difference information between each characteristic information corresponding to a value of power supply noise that may occur in the circuit to be verified and characteristic information in an ideal environment,
The specifying means specifies the difference information between the operating characteristics according to the value of the power supply noise acquired by the acquiring means from the database and the operating characteristics in an ideal environment,
The verification support program according to
(付記4)前記特定手段は、前記電源ノイズの値による動作特性として前記検証対象回路における動作の遅延時間を特定し、
前記補正手段は、前記検証対象回路のシミュレーションによって得られた動作結果を前記特定手段によって特定された遅延時間分の遅延を起こす動作結果に補正することを特徴とする付記1〜3のいずれか1つに記載の検証支援プログラム。
(Appendix 4) The specifying means specifies an operation delay time in the circuit to be verified as an operation characteristic depending on a value of the power supply noise,
The correction unit corrects the operation result obtained by the simulation of the circuit to be verified into an operation result that causes a delay corresponding to the delay time specified by the specifying unit. The verification support program described in 1.
(付記5)前記データベースには、抵抗値、静電容量値および電磁誘導値ごとに発生する電源ノイズの値に応じた特性情報が格納されており、
前記取得手段は、前記検証対象回路の設計情報から前記検証対象回路内のデバイスと前記電源との間に発生する抵抗値、静電容量値および電磁誘導値を取得し、
前記特定手段は、前記データベースの中から前記取得手段によって取得された抵抗値、静電容量値および電磁誘導値によって発生する電源ノイズの値に応じた動作特性を特定することを特徴とする付記1〜4のいずれか一つに記載の検証支援プログラム。
(Supplementary Note 5) The database stores characteristic information according to the value of power supply noise generated for each resistance value, capacitance value, and electromagnetic induction value.
The acquisition unit acquires a resistance value, a capacitance value, and an electromagnetic induction value generated between a device in the verification target circuit and the power source from design information of the verification target circuit,
The specifying unit specifies an operation characteristic according to a value of power supply noise generated by a resistance value, a capacitance value, and an electromagnetic induction value acquired from the database by the acquiring unit. The verification support program as described in any one of -4.
(付記6)検証対象回路のシミュレーションを制御する実行手段と、
前記検証対象回路の設計情報から前記検証対象回路内のデバイスと電源との間に発生する電源ノイズの値を取得する取得手段と、
前記検証対象回路において発生する電源ノイズの値に応じた動作特性が格納されたデータベースの中から前記取得手段によって取得された電源ノイズの値に応じた動作特性を特定する特定手段と、
前記実行手段による前記検証対象回路のシミュレーションによって得られた動作結果を、前記特定手段によって特定された動作特性に応じて補正する補正手段と、
前記補正手段によって補正された動作結果を出力する出力手段と、
を備えることを特徴とする検証支援装置。
(Supplementary Note 6) Execution means for controlling simulation of the verification target circuit;
Obtaining means for obtaining a value of power supply noise generated between a device in the circuit to be verified and a power supply from design information of the circuit to be verified;
A specifying means for specifying an operation characteristic according to a power noise value acquired by the acquisition means from a database storing operation characteristics according to a power noise value generated in the circuit to be verified;
Correction means for correcting the operation result obtained by the simulation of the circuit to be verified by the execution means according to the operation characteristic specified by the specifying means;
Output means for outputting the operation result corrected by the correction means;
A verification support apparatus comprising:
(付記7)検証対象回路のシミュレーションを制御するコンピュータが、
前記検証対象回路の設計情報から前記検証対象回路内のデバイスと電源との間に発生する電源ノイズの値を取得する取得工程と、
前記検証対象回路において発生する電源ノイズの値に応じた動作特性が格納されたデータベースの中から前記取得手段によって取得された電源ノイズの値に応じた動作特性を特定する特定工程と、
前記検証対象回路のシミュレーションによって得られた動作結果を、前記特定工程によって特定された動作特性に応じて補正する補正工程と、
前記補正工程によって補正された動作結果を出力する出力工程と、
を実行することを特徴とする検証支援方法。
(Appendix 7) A computer that controls simulation of a circuit to be verified is
An acquisition step of acquiring a value of power supply noise generated between a device in the verification target circuit and a power supply from design information of the verification target circuit;
A specifying step of specifying an operation characteristic according to a value of power supply noise acquired by the acquisition unit from a database storing operation characteristics according to a value of power supply noise generated in the circuit to be verified;
A correction step of correcting the operation result obtained by the simulation of the verification target circuit according to the operation characteristic specified by the specifying step;
An output step of outputting the operation result corrected by the correction step;
The verification support method characterized by performing this.
100 検証支援装置
110 デバイス検証環境
120 実使用環境
300 シミュレーション実行部
301 取得部
302 特定部
303 補正部
304 出力部
305 判定部
310 回路設計情報
320 動作結果
330 要求スペック
501 STAスペックDB(データベース)
502 特定差分DB(データベース)
503 補正STAスペックDB(データベース)
700 メモリチップ
710 電源評価チップ
720 テスタ
DESCRIPTION OF
502 Specific difference DB (database)
503 Correction STA spec DB (database)
700
Claims (5)
前記検証対象回路の設計情報から前記検証対象回路内のデバイスと電源との間に発生する電源ノイズの値を取得する取得手段、
電源ノイズの値に応じた動作特性が格納されたデータベースの中から前記取得手段によって取得された電源ノイズの値に応じた動作特性を特定する特定手段、
前記検証対象回路のシミュレーションによって得られた動作結果を、前記特定手段によって特定された動作特性に応じて補正する補正手段、
前記補正手段によって補正された動作結果を出力する出力手段、
として機能させることを特徴とする検証支援プログラム。 A computer that controls the simulation of the circuit to be verified,
Obtaining means for obtaining a value of power supply noise generated between a device in the circuit to be verified and a power supply from design information of the circuit to be verified;
A specifying means for specifying an operation characteristic according to a power supply noise value acquired by the acquisition means from a database storing operation characteristics according to a power supply noise value;
Correction means for correcting the operation result obtained by the simulation of the verification target circuit according to the operation characteristic specified by the specifying means;
Output means for outputting the operation result corrected by the correction means;
Verification support program characterized by functioning as
前記出力手段によって出力された補正後の動作結果が、前記検証対象回路に要求される動作スペックを満たすか否かを判定する判定手段として機能させ、
前記出力手段は、前記判定手段による判定結果を出力することを特徴とする請求項1に記載の検証支援プログラム。 Said computer further
The corrected operation result output by the output unit functions as a determination unit that determines whether or not the operation specification required for the verification target circuit is satisfied,
The verification support program according to claim 1, wherein the output unit outputs a determination result by the determination unit.
前記補正手段は、前記検証対象回路のシミュレーションによって得られた動作結果を前記特定手段によって特定された遅延時間分の遅延を起こす動作結果に補正することを特徴とする請求項1または2に記載の検証支援プログラム。 The specifying means specifies an operation delay time in the circuit to be verified as an operation characteristic depending on a value of the power supply noise,
3. The correction unit according to claim 1, wherein the correction unit corrects an operation result obtained by simulation of the circuit to be verified into an operation result that causes a delay corresponding to a delay time specified by the specifying unit. Verification support program.
前記検証対象回路の設計情報から前記検証対象回路内のデバイスと電源との間に発生する電源ノイズの値を取得する取得手段と、
前記検証対象回路において発生する電源ノイズの値に応じた動作特性が格納されたデータベースの中から前記取得手段によって取得された電源ノイズの値に応じた動作特性を特定する特定手段と、
前記実行手段による前記検証対象回路のシミュレーションによって得られた動作結果を、前記特定手段によって特定された動作特性に応じて補正する補正手段と、
前記補正手段によって補正された動作結果を出力する出力手段と、
を備えることを特徴とする検証支援装置。 Execution means for controlling the simulation of the circuit to be verified;
Obtaining means for obtaining a value of power supply noise generated between a device in the circuit to be verified and a power supply from design information of the circuit to be verified;
A specifying means for specifying an operation characteristic according to a power noise value acquired by the acquisition means from a database storing operation characteristics according to a power noise value generated in the circuit to be verified;
Correction means for correcting the operation result obtained by the simulation of the circuit to be verified by the execution means according to the operation characteristic specified by the specifying means;
Output means for outputting the operation result corrected by the correction means;
A verification support apparatus comprising:
前記検証対象回路の設計情報から前記検証対象回路内のデバイスと電源との間に発生する電源ノイズの値を取得する取得工程と、
前記検証対象回路において発生する電源ノイズの値に応じた動作特性が格納されたデータベースの中から前記取得手段によって取得された電源ノイズの値に応じた動作特性を特定する特定工程と、
前記検証対象回路のシミュレーションによって得られた動作結果を、前記特定工程によって特定された動作特性に応じて補正する補正工程と、
前記補正工程によって補正された動作結果を出力する出力工程と、
を実行することを特徴とする検証支援方法。 A computer that controls the simulation of the circuit to be verified
An acquisition step of acquiring a value of power supply noise generated between a device in the verification target circuit and a power supply from design information of the verification target circuit;
A specifying step of specifying an operation characteristic according to a value of power supply noise acquired by the acquisition unit from a database storing operation characteristics according to a value of power supply noise generated in the circuit to be verified;
A correction step of correcting the operation result obtained by the simulation of the verification target circuit according to the operation characteristic specified by the specifying step;
An output step of outputting the operation result corrected by the correction step;
The verification support method characterized by performing this.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009165543A JP2011022694A (en) | 2009-07-14 | 2009-07-14 | Program, device and method for supporting verification |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009165543A JP2011022694A (en) | 2009-07-14 | 2009-07-14 | Program, device and method for supporting verification |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011022694A true JP2011022694A (en) | 2011-02-03 |
Family
ID=43632731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009165543A Pending JP2011022694A (en) | 2009-07-14 | 2009-07-14 | Program, device and method for supporting verification |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011022694A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110765596A (en) * | 2019-10-10 | 2020-02-07 | 北京字节跳动网络技术有限公司 | Simulation model modeling method and device for auditing process and electronic equipment |
-
2009
- 2009-07-14 JP JP2009165543A patent/JP2011022694A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110765596A (en) * | 2019-10-10 | 2020-02-07 | 北京字节跳动网络技术有限公司 | Simulation model modeling method and device for auditing process and electronic equipment |
CN110765596B (en) * | 2019-10-10 | 2023-05-26 | 北京字节跳动网络技术有限公司 | Modeling method and device for auditing process simulation model and electronic equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100517537B1 (en) | Design method of semiconductor integrated circuit | |
JP6599057B1 (en) | Design support device, design support method, and machine learning device | |
CN101427254A (en) | Computation of electrical properties of an IC layout | |
KR20110019786A (en) | Design for manufacturability | |
JP2008310573A (en) | Display method for cad drawing | |
JP2007264993A (en) | Verification support apparatus, verification support method, verification support program and recording medium | |
JP4264436B2 (en) | Flip-flop functional element, semiconductor integrated circuit, semiconductor integrated circuit design method, and semiconductor integrated circuit design apparatus | |
US20050251776A1 (en) | Integrated circuit design system | |
JP2011022694A (en) | Program, device and method for supporting verification | |
JP5429889B2 (en) | Semiconductor integrated circuit operation analysis method, operation analysis apparatus, operation analysis program, and operation analysis system | |
KR101117397B1 (en) | Lsi test apparatus, lsi test method, and recording medium having lsi test program | |
JP4539376B2 (en) | Transmission signal waveform analysis method and program | |
JP5136371B2 (en) | Design support method | |
JP2009076679A (en) | Design support program, computer-readable recording medium with the same recorded therein, design support device, and design support method | |
US20080209368A1 (en) | Layout design method, layout design apparatus, and computer product | |
JP2006085635A (en) | Timing analysis device, timing analysis method, timing analysis program and recording medium | |
JP5332972B2 (en) | Decoupling capacity determination method, decoupling capacity determination device and program | |
JP5278271B2 (en) | Design support program, design support apparatus, and design support method | |
JP4855283B2 (en) | Semiconductor integrated circuit design equipment | |
KR101192891B1 (en) | Voltage fluctuation estimating method and apparatus, semiconductor device operation verification apparatus, semiconductor device designing method, and printed circuit board designing method | |
JP4998213B2 (en) | Electrical property estimation program, electrical property estimation device, and electrical property estimation method | |
JP2004086763A (en) | Method and program for designing semiconductor integrated circuit | |
JP4448738B2 (en) | Semiconductor device evaluation design apparatus, semiconductor device evaluation design method, semiconductor device evaluation design program, and recording medium | |
JP4056613B2 (en) | Integrated circuit design method and integrated circuit design support apparatus | |
JP2011077426A (en) | Method for manufacturing semiconductor device, and semiconductor device |