JP2011022281A - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
JP2011022281A
JP2011022281A JP2009165975A JP2009165975A JP2011022281A JP 2011022281 A JP2011022281 A JP 2011022281A JP 2009165975 A JP2009165975 A JP 2009165975A JP 2009165975 A JP2009165975 A JP 2009165975A JP 2011022281 A JP2011022281 A JP 2011022281A
Authority
JP
Japan
Prior art keywords
insulating film
organic insulating
mesa structure
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009165975A
Other languages
Japanese (ja)
Other versions
JP5257281B2 (en
Inventor
Akinori Hayakawa
明憲 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009165975A priority Critical patent/JP5257281B2/en
Publication of JP2011022281A publication Critical patent/JP2011022281A/en
Application granted granted Critical
Publication of JP5257281B2 publication Critical patent/JP5257281B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device capable of suppressing an embedding part embedding a mesa structure from peeling off from a mesa structure part, and to provide a method for manufacturing the semiconductor device. <P>SOLUTION: The semiconductor device includes an optical semiconductor element provided with the mesa structure part 21, the embedding part 22 embedding the mesa structure part 21 from at least the lateral side thereof, and an electrode 23 connected to the mesa structure part 21. A first organic insulating film 8 formed on the lateral side of the mesa structure part 21, a second organic insulating film 11 formed to be made away from the mesa structure part 21 more than the first organic insulating film 8 and an inorganic insulating film 10 formed between the first and second organic insulating films 8 and 11 are provided in the embedding part 22. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof.

近年、ハイメサ構造又はリッジ構造のメサ構造部を備えた光導波路(光変調器を含む)に関し、動作速度の向上、高集積化、多機能化、低コスト化を目的として、スピンコート法で形成することが可能な有機絶縁膜によってメサ構造が埋め込まれた構造に関する検討が行われている。スピンコート法によれば有機絶縁膜を良好なカバレッジで形成することができる。このため、低コスト化及び製造時間の短縮に好適である。また、有機絶縁体の誘電率は半導体のそれと比較して低いため、電極を有する光変調器等のアクティブデバイスにおいては、低寄生容量化及び動作速度の向上に好適である。また、有機絶縁体の屈折率は半導体のそれと比較して低いため、アクティブデバイス及び電極を有さないパッシブデバイスのいずれにおいても、高屈折率コントラストによる小型化及び高性能化に好適である。更に、アクティブデバイス及びパッシブデバイスのいずれにおいても、高い光閉じ込め効果が得られる。   In recent years, optical waveguides (including optical modulators) with high-mesa or ridge-structure mesa structures are formed by spin coating for the purpose of improving operating speed, high integration, multiple functions, and low cost. Studies have been conducted on a structure in which a mesa structure is embedded by an organic insulating film that can be used. According to the spin coating method, the organic insulating film can be formed with good coverage. For this reason, it is suitable for cost reduction and shortening of manufacturing time. In addition, since the dielectric constant of the organic insulator is lower than that of a semiconductor, it is suitable for reducing the parasitic capacitance and improving the operation speed in an active device such as an optical modulator having electrodes. In addition, since the refractive index of the organic insulator is lower than that of the semiconductor, both the active device and the passive device having no electrode are suitable for miniaturization and high performance by the high refractive index contrast. Furthermore, a high light confinement effect can be obtained in both the active device and the passive device.

また、光がシングルモードで伝播することができる光導波路の幅は1μm程度であり、従来、メサ構造部の幅も1μm程度とされている。このため、メサ構造部の周囲が空間となっている場合、アクティブデバイスの電極をメサ構造部上に形成することは困難である。このため、有機絶縁膜は電極のステージとしても用いられている。つまり、アクティブデバイスの作製時には、有機絶縁膜を形成した後に電極を形成している。   The width of the optical waveguide through which light can propagate in a single mode is about 1 μm, and the width of the mesa structure is conventionally about 1 μm. For this reason, when the periphery of the mesa structure portion is a space, it is difficult to form the electrode of the active device on the mesa structure portion. For this reason, the organic insulating film is also used as an electrode stage. In other words, when the active device is manufactured, the electrode is formed after the organic insulating film is formed.

しかしながら、電極の形成時に有機絶縁膜がメサ構造部から剥がれることがある。図1は、従来の半導体装置の製造方法を用い素子を作製した場合に発生しうる有機絶縁膜の剥離とそれによる電極の破損を示す断面図である。   However, the organic insulating film may be peeled off from the mesa structure during electrode formation. FIG. 1 is a cross-sectional view showing peeling of an organic insulating film that may occur when an element is manufactured by using a conventional method for manufacturing a semiconductor device, and damage to an electrode.

従来、図1に示すように、n型の半導体基板101上に、n型のクラッド層102、コア層103、p型のクラッド層104及びp型のコンタクト層105からなるメサ構造部を形成した後、メサ構造部を埋め込む有機絶縁膜108を形成している。その後、有機絶縁膜108をステージとして用いながらメサ構造部上に電極115を形成している。ところが、有機絶縁膜108は、電極115の形成に必要とされるプラズマ処理及び熱処理等の際に収縮しやすい。このため、図1に示すように、有機絶縁膜108がメサ構造部から剥がれることがある。そして、このような剥がれが生じると、電極115を形成することが困難になる。また、製造時に有機絶縁膜108の剥がれが生じなかった場合でも、動作時に発生する熱の影響で有機絶縁膜108が剥がれることもあり、これに伴って電極115が剥がれることもある。   Conventionally, as shown in FIG. 1, a mesa structure including an n-type cladding layer 102, a core layer 103, a p-type cladding layer 104, and a p-type contact layer 105 is formed on an n-type semiconductor substrate 101. Thereafter, an organic insulating film 108 for embedding the mesa structure portion is formed. Thereafter, the electrode 115 is formed on the mesa structure portion using the organic insulating film 108 as a stage. However, the organic insulating film 108 tends to shrink during the plasma treatment and heat treatment required for forming the electrode 115. For this reason, as shown in FIG. 1, the organic insulating film 108 may be peeled off from the mesa structure. When such peeling occurs, it is difficult to form the electrode 115. Even if the organic insulating film 108 does not peel off during manufacturing, the organic insulating film 108 may be peeled off due to the influence of heat generated during operation, and the electrode 115 may peel off accordingly.

このような剥がれは、ハイメサ構造のメサ構造部を備えた光導波路だけでなく、リッジ構造のメサ構造部を備えた光導波路でも生じる。また、光導波路だけでなくメサ構造部を備えた半導体レーザにおいても生じる。   Such peeling occurs not only in an optical waveguide having a mesa structure portion having a high mesa structure but also in an optical waveguide having a mesa structure portion having a ridge structure. It also occurs in semiconductor lasers having mesa structures as well as optical waveguides.

特開2004−280018号公報JP 2004-280018 A 特開2004−128360号公報JP 2004-128360 A

本発明の目的は、メサ構造を埋め込む埋め込み部のメサ構造部からの剥離を抑制することができる半導体装置及びその製造方法を提供することにある。   An object of the present invention is to provide a semiconductor device and a method for manufacturing the same, which can suppress peeling of a buried portion embedding a mesa structure from the mesa structure portion.

半導体装置の一態様には、メサ構造部を備えた光半導体素子と、前記メサ構造部を少なくとも側方から埋め込む埋め込み部と、前記メサ構造部に接続された電極と、が設けられている。前記埋め込み部には、前記メサ構造部の側方に形成された第1の有機絶縁膜と、前記第1の有機絶縁膜よりも前記メサ構造部から離間して形成された第2の有機絶縁膜と、前記第1の有機絶縁膜と前記第2の有機絶縁膜との間に形成された無機絶縁膜と、が設けられている。   In one aspect of the semiconductor device, an optical semiconductor element including a mesa structure portion, an embedded portion in which the mesa structure portion is embedded at least from the side, and an electrode connected to the mesa structure portion are provided. The buried portion includes a first organic insulating film formed on a side of the mesa structure portion and a second organic insulating film formed farther from the mesa structure portion than the first organic insulating film. A film and an inorganic insulating film formed between the first organic insulating film and the second organic insulating film are provided.

半導体装置の製造方法の一態様では、メサ構造部を備えた光半導体素子を形成し、前記メサ構造部を少なくとも側方から埋め込む埋め込み部を形成し、前記メサ構造部に接続される電極を形成する。前記埋め込み部を形成する際に、前記メサ構造部の側方に第1の有機絶縁膜を形成し、前記第1の有機絶縁膜よりも前記メサ構造部から離間する第2の有機絶縁膜を形成し、前記第1の有機絶縁膜と前記第2の有機絶縁膜との間に無機絶縁膜を形成する。   In one aspect of a method for manufacturing a semiconductor device, an optical semiconductor element including a mesa structure is formed, an embedded portion that embeds the mesa structure from at least a side is formed, and an electrode connected to the mesa structure is formed To do. When forming the buried portion, a first organic insulating film is formed on the side of the mesa structure portion, and a second organic insulating film that is separated from the mesa structure portion is formed with respect to the first organic insulating film. And forming an inorganic insulating film between the first organic insulating film and the second organic insulating film.

上記の半導体装置等によれば、第2の有機絶縁膜が熱変形したとしても無機絶縁膜により第1の有機絶縁膜の変形が抑制される。このため、メサ構造部からの第1の有機絶縁膜の剥がれを抑制することができる。   According to the semiconductor device or the like, even if the second organic insulating film is thermally deformed, the deformation of the first organic insulating film is suppressed by the inorganic insulating film. For this reason, peeling of the 1st organic insulating film from a mesa structure part can be suppressed.

従来の半導体装置の製造方法を用い素子を作製した場合に発生しうる有機絶縁膜の剥離とそれによる電極の破損を示す断面図である。It is sectional drawing which shows peeling of the organic insulating film which may generate | occur | produce when an element is produced using the manufacturing method of the conventional semiconductor device, and the damage of the electrode by it. 第1の実施形態に係る半導体装置の構造を示す断面図である。It is sectional drawing which shows the structure of the semiconductor device which concerns on 1st Embodiment. 第1の実施形態に係る半導体装置を製造する方法を工程順に示す断面図である。It is sectional drawing which shows the method of manufacturing the semiconductor device which concerns on 1st Embodiment in order of a process. 図3Aに引き続き、半導体装置を製造する方法を工程順に示す断面図である。FIG. 3B is a cross-sectional view illustrating a method of manufacturing the semiconductor device in order of processes subsequent to FIG. 3A. 図3Bに引き続き、半導体装置を製造する方法を工程順に示す断面図である。FIG. 3B is a cross-sectional view illustrating a method of manufacturing the semiconductor device in order of processes subsequent to FIG. 3B. 図3Cに引き続き、半導体装置を製造する方法を工程順に示す断面図である。FIG. 3D is a cross-sectional view illustrating the method of manufacturing the semiconductor device in order of processes subsequent to FIG. 3C. 図3Dに引き続き、半導体装置を製造する方法を工程順に示す断面図である。FIG. 3D is a cross-sectional view illustrating a method of manufacturing the semiconductor device in order of processes subsequent to FIG. 3D. 図3Eに引き続き、半導体装置を製造する方法を工程順に示す断面図である。FIG. 3E is a cross-sectional view illustrating a method for manufacturing the semiconductor device in order of process, following FIG. 3E. 第2の実施形態に係る半導体装置の構造を示す断面図である。It is sectional drawing which shows the structure of the semiconductor device which concerns on 2nd Embodiment. 第2の実施形態に係る半導体装置を製造する方法を工程順に示す断面図である。It is sectional drawing which shows the method of manufacturing the semiconductor device which concerns on 2nd Embodiment to process order. 第3の実施形態に係るMZ変調器の構成を示すレイアウト図である。It is a layout figure which shows the structure of the MZ modulator which concerns on 3rd Embodiment. 第3の実施形態に係るMZ変調器の構造を示す断面図である。It is sectional drawing which shows the structure of the MZ modulator which concerns on 3rd Embodiment. 第4の実施形態に係る半導体装置の構造を示す断面図である。It is sectional drawing which shows the structure of the semiconductor device which concerns on 4th Embodiment. 第5の実施形態に係る半導体装置の構造を示す断面図である。It is sectional drawing which shows the structure of the semiconductor device which concerns on 5th Embodiment.

以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。   Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings.

(第1の実施形態)
先ず、第1の実施形態について説明する。図2は、第1の実施形態に係る半導体装置の構造を示す断面図である。
(First embodiment)
First, the first embodiment will be described. FIG. 2 is a cross-sectional view showing the structure of the semiconductor device according to the first embodiment.

図2に示すように、第1の実施形態に係る半導体装置では、n型のn−InP基板1上にハイメサ構造のメサ構造部21が形成されている。メサ構造部21の幅は1.0μm〜2.0μm程度(例えば1.4μm)である。メサ構造部21には、順に積層された、n型のn−InPクラッド層2、真性のi−InGaAsPコア層3、p型のp−InPクラッド層4及びp型のp−InGaAsコンタクト層5が含まれている。n−InPクラッド層2の厚さは50nm〜500nm程度(例えば300nm)である。i−InGaAsPコア層3の厚さは150nm〜400nm程度(例えば230nm)であり、組成波長は1.2μm〜1.4μm程度(例えば1.3μm)である。p−InPクラッド層4の厚さは0.5μm〜2.0μm程度(例えば1μm)である。p−InGaAsコンタクト層5の厚さは100nm〜400nm程度(例えば300nm)である。   As shown in FIG. 2, in the semiconductor device according to the first embodiment, a mesa structure portion 21 having a high mesa structure is formed on an n-type n-InP substrate 1. The width of the mesa structure portion 21 is about 1.0 μm to 2.0 μm (for example, 1.4 μm). In the mesa structure portion 21, an n-type n-InP clad layer 2, an intrinsic i-InGaAsP core layer 3, a p-type p-InP clad layer 4 and a p-type p-InGaAs contact layer 5 are sequentially stacked. It is included. The n-InP cladding layer 2 has a thickness of about 50 nm to 500 nm (for example, 300 nm). The i-InGaAsP core layer 3 has a thickness of about 150 nm to 400 nm (for example, 230 nm) and a composition wavelength of about 1.2 μm to 1.4 μm (for example, 1.3 μm). The thickness of the p-InP cladding layer 4 is about 0.5 μm to 2.0 μm (for example, 1 μm). The thickness of the p-InGaAs contact layer 5 is about 100 nm to 400 nm (for example, 300 nm).

そして、メサ構造部21が埋め込み部22により埋め込まれている。埋め込み部22には、シリコン酸化膜7、有機絶縁膜8、シリコン窒化膜10及び有機絶縁膜11が含まれている。シリコン酸化膜7は、メサ構造部21の側面及びn−InP基板1の表面を直接覆っている。シリコン酸化膜7の厚さは200nm〜600nm程度(例えば400nm)である。有機絶縁膜8は、シリコン酸化膜7のメサ構造部21の側面に接する部分に接するようにしてメサ構造部21の両側に形成されている。つまり、シリコン酸化膜7の一部がメサ構造部21及び有機絶縁膜8により挟まれている。有機絶縁膜8の幅は2.0μm〜8.0μm程度(例えば4.3μm)である。シリコン窒化膜10は、有機絶縁膜8の上面及び側面、並びにシリコン酸化膜7の有機絶縁膜8から露出している部分を覆っている。つまり、有機絶縁膜8はn−InP基板1の表面に平行な方向においてシリコン酸化膜7及びシリコン窒化膜10により挟まれている。シリコン窒化膜10の厚さは200nm〜500nm程度(例えば300nm)である。有機絶縁膜11は、シリコン窒化膜10の有機絶縁膜8の側面に接する部分に接するようにしてメサ構造部21の両側に形成されている。つまり、シリコン窒化膜10の一部が有機絶縁膜8及び11により挟まれている。有機絶縁膜8及び11は、例えばベンゾシクロブテン(BCB:benzocyclobutene)を主原料として含んでいる。   The mesa structure portion 21 is embedded by the embedded portion 22. The buried portion 22 includes a silicon oxide film 7, an organic insulating film 8, a silicon nitride film 10, and an organic insulating film 11. The silicon oxide film 7 directly covers the side surface of the mesa structure 21 and the surface of the n-InP substrate 1. The thickness of the silicon oxide film 7 is about 200 nm to 600 nm (for example, 400 nm). The organic insulating film 8 is formed on both sides of the mesa structure portion 21 so as to be in contact with the portion of the silicon oxide film 7 that is in contact with the side surface of the mesa structure portion 21. That is, a part of the silicon oxide film 7 is sandwiched between the mesa structure portion 21 and the organic insulating film 8. The width of the organic insulating film 8 is about 2.0 μm to 8.0 μm (for example, 4.3 μm). The silicon nitride film 10 covers the upper and side surfaces of the organic insulating film 8 and the portion of the silicon oxide film 7 exposed from the organic insulating film 8. That is, the organic insulating film 8 is sandwiched between the silicon oxide film 7 and the silicon nitride film 10 in a direction parallel to the surface of the n-InP substrate 1. The thickness of the silicon nitride film 10 is about 200 nm to 500 nm (for example, 300 nm). The organic insulating film 11 is formed on both sides of the mesa structure portion 21 so as to be in contact with the portion of the silicon nitride film 10 that is in contact with the side surface of the organic insulating film 8. That is, a part of the silicon nitride film 10 is sandwiched between the organic insulating films 8 and 11. The organic insulating films 8 and 11 contain, for example, benzocyclobutene (BCB) as a main raw material.

更に、シリコン窒化膜10及び有機絶縁膜11を覆うシリコン窒化膜12が形成されている。シリコン窒化膜12の厚さは200nm〜500nm程度(例えば300nm)である。シリコン窒化膜12及び10には、有機絶縁膜8の一部及びp−InGaAsコンタクト層5を露出する開口部14が形成されており、開口部14内に電極23が形成されている。電極23には、導電膜15、導電膜16及びAu膜18が含まれている。導電膜15には、例えば順に積層された、Au膜、Zn膜及びAu膜が含まれる。導電膜16には、例えば順に形成されたTi膜、Pt膜及びAu膜が含まれる。   Further, a silicon nitride film 12 covering the silicon nitride film 10 and the organic insulating film 11 is formed. The thickness of the silicon nitride film 12 is about 200 nm to 500 nm (for example, 300 nm). In the silicon nitride films 12 and 10, an opening 14 exposing a part of the organic insulating film 8 and the p-InGaAs contact layer 5 is formed, and an electrode 23 is formed in the opening 14. The electrode 23 includes a conductive film 15, a conductive film 16, and an Au film 18. The conductive film 15 includes, for example, an Au film, a Zn film, and an Au film that are sequentially stacked. The conductive film 16 includes, for example, a Ti film, a Pt film, and an Au film that are sequentially formed.

また、n−InP基板1の裏面に導電膜19を介してAu膜20が形成されている。   An Au film 20 is formed on the back surface of the n-InP substrate 1 with a conductive film 19 interposed therebetween.

物体のある方向における変形量は、当該方向における寸法が大きいほど大きい。従って、図1に示す従来の半導体装置では、有機絶縁膜108のメサ構造部から離間する方向における変形量は、この方向における寸法が大きいほど大きい。これに対し、本実施形態では、電極23のステージとしても機能する有機絶縁膜8と有機絶縁膜11との間にシリコン窒化膜10が介在している。そして、シリコン窒化膜10は有機絶縁膜8と比較すると熱変形率が極めて低い。このため、有機絶縁膜8のメサ構造部21から離間する方向における変形量がシリコン窒化膜10によって低減される。つまり、シリコン窒化膜10が有機絶縁膜11の熱変形に伴う有機絶縁膜8の変形を抑制する。従って、電極23の形成時における有機絶縁膜8の剥離、及び動作時の発熱に伴う有機絶縁膜8の剥離が生じにくくなる。なお、有機絶縁膜11がシリコン窒化膜10から剥がれたとしても、これによって電極23の剥離等が生じることはほとんどない。   The amount of deformation in a certain direction of the object increases as the dimension in the direction increases. Therefore, in the conventional semiconductor device shown in FIG. 1, the amount of deformation in the direction away from the mesa structure portion of the organic insulating film 108 increases as the dimension in this direction increases. On the other hand, in this embodiment, the silicon nitride film 10 is interposed between the organic insulating film 8 and the organic insulating film 11 that also function as the stage of the electrode 23. The silicon nitride film 10 has an extremely low thermal deformation rate as compared with the organic insulating film 8. For this reason, the amount of deformation of the organic insulating film 8 in the direction away from the mesa structure portion 21 is reduced by the silicon nitride film 10. That is, the silicon nitride film 10 suppresses deformation of the organic insulating film 8 due to thermal deformation of the organic insulating film 11. Therefore, peeling of the organic insulating film 8 during formation of the electrode 23 and peeling of the organic insulating film 8 due to heat generation during operation are less likely to occur. Even if the organic insulating film 11 is peeled off from the silicon nitride film 10, the electrode 23 is hardly peeled off by this.

なお、本実施形態では、シリコン窒化膜10にメサ構造部21の側面に平行に広がり有機絶縁膜8及び11を完全に分断する部位が存在するが、有機絶縁膜8及び11が互いに完全に分断されている必要はない。つまり、有機絶縁膜11の熱変形の影響を効果的に抑制するためには、有機絶縁膜8が完全に分断されていることが望ましいが、製造プロセス等の関係で有機絶縁膜8の一部と有機絶縁膜11の一部とが接していてもよい。   In the present embodiment, the silicon nitride film 10 has a portion that extends parallel to the side surface of the mesa structure portion 21 and completely divides the organic insulating films 8 and 11, but the organic insulating films 8 and 11 are completely divided from each other. There is no need to be. That is, in order to effectively suppress the influence of thermal deformation of the organic insulating film 11, it is desirable that the organic insulating film 8 is completely divided, but a part of the organic insulating film 8 is related to the manufacturing process and the like. And a part of the organic insulating film 11 may be in contact with each other.

次に、第1の実施形態に係る半導体装置を製造する方法について説明する。図3A〜図3Fは、第1の実施形態に係る半導体装置を製造する方法を工程順に示す断面図である。   Next, a method for manufacturing the semiconductor device according to the first embodiment will be described. 3A to 3F are cross-sectional views illustrating a method of manufacturing the semiconductor device according to the first embodiment in the order of steps.

先ず、図3A(a)に示すように、n−InP基板1上に、n−InPクラッド層2、i−InGaAsPコア層3、p−InPクラッド層4及びp−InGaAsコンタクト層5をこの順で形成する。n−InPクラッド層2、i−InGaAsPコア層3、p−InPクラッド層4、及びp−InGaAsコンタクト層5の形成では、例えば有機金属気相成長(MOCVD)法によって、これらをエピタキシャル成長させる。次いで、p−InGaAsコンタクト層5上にハードマスク6を形成する。ハードマスク6の形成では、例えばp−InGaAsコンタクト層5の全面にシリコン酸化膜を形成し、フォトリソグラフィー等を用いてこのシリコン酸化膜をパターニングする。ハードマスク6の幅は、後に形成するメサ構造部21の幅と同程度(例えば1.4μm)とする。   First, as shown in FIG. 3A (a), an n-InP clad layer 2, an i-InGaAsP core layer 3, a p-InP clad layer 4 and a p-InGaAs contact layer 5 are arranged in this order on an n-InP substrate 1. Form with. In forming the n-InP clad layer 2, the i-InGaAsP core layer 3, the p-InP clad layer 4, and the p-InGaAs contact layer 5, these are epitaxially grown by, for example, metal organic chemical vapor deposition (MOCVD). Next, a hard mask 6 is formed on the p-InGaAs contact layer 5. In forming the hard mask 6, for example, a silicon oxide film is formed on the entire surface of the p-InGaAs contact layer 5, and this silicon oxide film is patterned using photolithography or the like. The width of the hard mask 6 is approximately the same as the width of the mesa structure portion 21 to be formed later (for example, 1.4 μm).

その後、図3A(b)に示すように、ハードマスク6をマスクとして、p−InGaAsコンタクト層5、p−InPクラッド層4、i−InGaAsPコア層3、及びn−InPクラッド層2をエッチングすることにより、高さが3μm程度のメサ構造部21を形成する。p−InGaAsコンタクト層5、p−InPクラッド層4、i−InGaAsPコア層3、及びn−InPクラッド層2のエッチングとしては、例えば誘導結合型反応性イオンエッチング(ICP−RIE)等を行う。   Thereafter, as shown in FIG. 3A (b), the p-InGaAs contact layer 5, the p-InP cladding layer 4, the i-InGaAsP core layer 3, and the n-InP cladding layer 2 are etched using the hard mask 6 as a mask. Thus, the mesa structure portion 21 having a height of about 3 μm is formed. As the etching of the p-InGaAs contact layer 5, the p-InP cladding layer 4, the i-InGaAsP core layer 3, and the n-InP cladding layer 2, for example, inductively coupled reactive ion etching (ICP-RIE) is performed.

続いて、図3A(c)に示すように、ハードマスク6を除去する。次いで、シリコン酸化膜7を、例えば化学気相成長(CVD)法等により形成する。その後、シリコン酸化膜7上に有機絶縁膜8を形成する。有機絶縁膜8の厚さは、メサ構造部21の高さよりも大きくする。有機絶縁膜8の形成では、スピンコート法等により、例えばBCB等の溶液をシリコン酸化膜7上に塗布し、その後、適切な条件で熱処理(キュア)を施すことにより、固着させる。   Subsequently, as shown in FIG. 3A (c), the hard mask 6 is removed. Next, the silicon oxide film 7 is formed by, for example, a chemical vapor deposition (CVD) method or the like. Thereafter, an organic insulating film 8 is formed on the silicon oxide film 7. The thickness of the organic insulating film 8 is made larger than the height of the mesa structure portion 21. In forming the organic insulating film 8, a solution such as BCB, for example, is applied onto the silicon oxide film 7 by spin coating or the like, and then fixed by performing heat treatment (cure) under appropriate conditions.

次いで、図3B(d)に示すように、有機絶縁膜8のドライエッチングを行い、有機絶縁膜8の表面をp−InGaAsコンタクト層5の表面にほぼ揃える。この結果、シリコン酸化膜7のp−InGaAsコンタクト層5上の部分が有機絶縁膜8の表面から突出する。有機絶縁膜8のドライエッチングとしては、例えば、O2ガス及びCF4ガスの混合ガス(O2ガスの流量:CF4ガスの流量=4:1)を用いたRIEを行う。 Next, as shown in FIG. 3B (d), the organic insulating film 8 is dry-etched so that the surface of the organic insulating film 8 is substantially aligned with the surface of the p-InGaAs contact layer 5. As a result, the portion of the silicon oxide film 7 on the p-InGaAs contact layer 5 protrudes from the surface of the organic insulating film 8. As the dry etching of the organic insulating film 8, for example, RIE using a mixed gas of O 2 gas and CF 4 gas (O 2 gas flow rate: CF 4 gas flow rate = 4: 1) is performed.

その後、図3B(e)に示すように、シリコン酸化膜7の有機絶縁膜8の表面から突出している部分をエッチングにより除去し、p−InGaAsコンタクト層5の表面を露出させる。このエッチングとしては、ウェットエッチング及びドライエッチングのどちらを行ってもよい。   Thereafter, as shown in FIG. 3B (e), the portion of the silicon oxide film 7 protruding from the surface of the organic insulating film 8 is removed by etching, and the surface of the p-InGaAs contact layer 5 is exposed. As this etching, either wet etching or dry etching may be performed.

続いて、図3B(f)に示すように、メサ構造部21及び有機絶縁膜8上にハードマスク9を形成する。ハードマスク9の形成では、例えばメサ構造部21及び有機絶縁膜8上にシリコン窒化膜を形成し、フォトリソグラフィー等を用いてこのシリコン窒化膜をパターニングする。ハードマスク9の幅は、メサ構造部21の幅及び後に残存させる有機絶縁膜8の幅の和と同程度(例えば10μm)とする。   Subsequently, as shown in FIG. 3B (f), a hard mask 9 is formed on the mesa structure portion 21 and the organic insulating film 8. In the formation of the hard mask 9, for example, a silicon nitride film is formed on the mesa structure portion 21 and the organic insulating film 8, and this silicon nitride film is patterned using photolithography or the like. The width of the hard mask 9 is approximately the same as the sum of the width of the mesa structure portion 21 and the width of the organic insulating film 8 to be left later (for example, 10 μm).

次いで、図3C(g)に示すように、ハードマスク9をマスクとして、シリコン酸化膜7が露出されるまで有機絶縁膜8をエッチングする。有機絶縁膜8のエッチングとしては、例えば、O2ガス及びCF4ガスの混合ガス(O2ガスの流量:CF4ガスの流量=4:1)を用いたRIEを行う。 Next, as shown in FIG. 3C (g), the organic insulating film 8 is etched using the hard mask 9 as a mask until the silicon oxide film 7 is exposed. As the etching of the organic insulating film 8, for example, RIE using a mixed gas of O 2 gas and CF 4 gas (O 2 gas flow rate: CF 4 gas flow rate = 4: 1) is performed.

その後、図3C(h)に示すように、ハードマスク9を除去する。続いて、シリコン窒化膜10を、例えばCVD法等により形成する。次いで、シリコン窒化膜10上に有機絶縁膜11を形成する。有機絶縁膜11の厚さは、メサ構造部21の高さよりも大きくする。有機絶縁膜11の形成では、例えば有機絶縁膜8の形成と同様の処理を行う。   Thereafter, as shown in FIG. 3C (h), the hard mask 9 is removed. Subsequently, the silicon nitride film 10 is formed by, for example, a CVD method. Next, an organic insulating film 11 is formed on the silicon nitride film 10. The thickness of the organic insulating film 11 is made larger than the height of the mesa structure portion 21. In the formation of the organic insulating film 11, for example, the same processing as the formation of the organic insulating film 8 is performed.

その後、図3C(i)に示すように、シリコン窒化膜10が露出されるまで有機絶縁膜11をエッチングする。有機絶縁膜11のエッチングとしては、例えば、O2ガス及びCF4ガスの混合ガス(O2ガスの流量:CF4ガスの流量=4:1)を用いたRIEを行う。続いて、シリコン窒化膜10及び有機絶縁膜11上にシリコン窒化膜12を形成する。 Thereafter, as shown in FIG. 3C (i), the organic insulating film 11 is etched until the silicon nitride film 10 is exposed. As the etching of the organic insulating film 11, for example, RIE using a mixed gas of O 2 gas and CF 4 gas (O 2 gas flow rate: CF 4 gas flow rate = 4: 1) is performed. Subsequently, a silicon nitride film 12 is formed on the silicon nitride film 10 and the organic insulating film 11.

次いで、図3D(j)に示すように、シリコン窒化膜12上に、電極23を形成する予定の領域を開口する開口部を備えたレジストパターン13を形成する。レジストパターン13としては、例えば多層構造かつ庇構造のものを形成する。そして、レジストパターン13をマスクとして、シリコン窒化膜12及び10をウェットエッチングすることにより、p−InGaAsコンタクト層5を露出する開口部14を形成する。   Next, as shown in FIG. 3D (j), a resist pattern 13 having an opening for opening a region where an electrode 23 is to be formed is formed on the silicon nitride film 12. As the resist pattern 13, for example, a multi-layered structure and a saddle structure are formed. Then, the silicon nitride films 12 and 10 are wet-etched using the resist pattern 13 as a mask, thereby forming an opening 14 exposing the p-InGaAs contact layer 5.

その後、図3D(k)に示すように、レジストパターン13を残したまま導電膜15を形成する。導電膜15の形成では、例えばAu膜、Zn膜及びAu膜をこの順で蒸着する。導電膜15はp−InGaAsコンタクト層5から有機絶縁膜8にかけて形成され、また、レジストパターン13上にも形成される。   Thereafter, as shown in FIG. 3D (k), the conductive film 15 is formed with the resist pattern 13 remaining. In the formation of the conductive film 15, for example, an Au film, a Zn film, and an Au film are deposited in this order. The conductive film 15 is formed from the p-InGaAs contact layer 5 to the organic insulating film 8, and is also formed on the resist pattern 13.

続いて、図3D(l)に示すように、レジストパターン13をその上に形成されている導電膜15ごと除去する。この結果、導電膜15は開口部14内のみに残存する。つまり、リフトオフの処理を行う。   Subsequently, as shown in FIG. 3D (l), the resist pattern 13 is removed together with the conductive film 15 formed thereon. As a result, the conductive film 15 remains only in the opening 14. That is, lift-off processing is performed.

次いで、図3E(m)に示すように、全面に導電膜16をスパッタリング法等により形成する。導電膜16の形成では、例えばTi膜、Pt膜及びAu膜をこの順で蒸着する。   Next, as shown in FIG. 3E (m), a conductive film 16 is formed on the entire surface by sputtering or the like. In forming the conductive film 16, for example, a Ti film, a Pt film, and an Au film are deposited in this order.

その後、図3E(n)に示すように、電極23を形成する予定の領域を開口する開口部を備えたレジストパターン17を形成する。そして、導電膜16をめっき用電極として用いためっき法により、レジストパターン17の開口部内にAu膜18を形成する。   Thereafter, as shown in FIG. 3E (n), a resist pattern 17 having an opening for opening a region where the electrode 23 is to be formed is formed. Then, an Au film 18 is formed in the opening of the resist pattern 17 by a plating method using the conductive film 16 as a plating electrode.

続いて、図3E(o)に示すように、レジストパターン17を除去する。更に、Au膜18をマスクとして、ドライエッチングを行うことにより、Au膜18から露出している導電膜16を除去する。このようにして表面側の電極23が形成される。   Subsequently, as shown in FIG. 3E (o), the resist pattern 17 is removed. Further, the conductive film 16 exposed from the Au film 18 is removed by dry etching using the Au film 18 as a mask. In this way, the surface-side electrode 23 is formed.

次いで、図3F(p)に示すように、n−InP基板1の裏面を研磨して、n−InP基板1の厚さを150μm程度とする。その後、n−InP基板1の裏面の全体に導電膜19を形成する。導電膜19の形成では、例えばAuGe膜及びAu膜をこの順で蒸着し、パターニングを行う。続いて、導電膜19をめっき用電極としためっき法により、導電膜19上にAu膜20を形成する。このようにして裏面側の電極が形成される。   Next, as shown in FIG. 3F (p), the back surface of the n-InP substrate 1 is polished so that the thickness of the n-InP substrate 1 is about 150 μm. Thereafter, a conductive film 19 is formed on the entire back surface of the n-InP substrate 1. In the formation of the conductive film 19, for example, an AuGe film and an Au film are deposited in this order, and patterning is performed. Subsequently, an Au film 20 is formed on the conductive film 19 by a plating method using the conductive film 19 as a plating electrode. In this way, the back side electrode is formed.

その後、熱処理を行うことにより、p−InGaAsコンタクト層5及び導電膜15を互いにオーミック接触させ、n−InP基板1及び導電膜19を互いにオーミック接触させる。更に、必要に応じて配線等を形成して半導体装置を完成させる。   Thereafter, by performing heat treatment, the p-InGaAs contact layer 5 and the conductive film 15 are brought into ohmic contact with each other, and the n-InP substrate 1 and the conductive film 19 are brought into ohmic contact with each other. Further, wiring and the like are formed as necessary to complete the semiconductor device.

(第2の実施形態)
次に、第2の実施形態について説明する。図4は、第2の実施形態に係る半導体装置の構造を示す断面図である。
(Second Embodiment)
Next, a second embodiment will be described. FIG. 4 is a cross-sectional view showing the structure of the semiconductor device according to the second embodiment.

図4に示すように、有機絶縁膜11がシリコン窒化膜10を挟んで有機絶縁膜8の側方だけでなく、有機絶縁膜8の上方にも位置している。つまり、有機絶縁膜11が、シリコン窒化膜10の有機絶縁膜8上に位置する部分にも接している。他の構成は第1の実施形態と同様である。   As shown in FIG. 4, the organic insulating film 11 is located not only on the side of the organic insulating film 8 but also on the organic insulating film 8 with the silicon nitride film 10 interposed therebetween. That is, the organic insulating film 11 is also in contact with the portion of the silicon nitride film 10 located on the organic insulating film 8. Other configurations are the same as those of the first embodiment.

このような第2の実施形態によっても第1の実施形態と同様の効果が得られる。更に、第1の実施形態と比較して有機絶縁膜11がシリコン窒化膜10から剥がれにくくなる。これは、有機絶縁膜11の有機絶縁膜8上方に位置している部分がシリコン窒化膜10の表面に密着しているため、この部分が剥がれに対する抵抗となるからである。   The effect similar to 1st Embodiment is acquired also by such 2nd Embodiment. Further, the organic insulating film 11 is less likely to be peeled off from the silicon nitride film 10 as compared with the first embodiment. This is because the portion of the organic insulating film 11 located above the organic insulating film 8 is in close contact with the surface of the silicon nitride film 10, and this portion is resistant to peeling.

次に、第2の実施形態に係る半導体装置を製造する方法について説明する。図5は、第2の実施形態に係る半導体装置を製造する方法を工程順に示す断面図である。   Next, a method for manufacturing the semiconductor device according to the second embodiment will be described. FIG. 5 is a cross-sectional view showing a method of manufacturing the semiconductor device according to the second embodiment in the order of steps.

先ず、第1の実施形態と同様にして有機絶縁膜11の形成までの処理を行う(図3C(h))。次いで、図5(a)に示すように、シリコン窒化膜10の有機絶縁膜8上に位置する部分上に、0.2μm〜0.7μm(例えば0.5μm)残して有機絶縁膜11をエッチングする。有機絶縁膜11のエッチングとしては、例えば、O2ガス及びCF4ガスの混合ガス(O2ガスの流量:CF4ガスの流量=4:1)を用いたRIEを行う。 First, processing up to the formation of the organic insulating film 11 is performed as in the first embodiment (FIG. 3C (h)). Next, as shown in FIG. 5A, the organic insulating film 11 is etched by leaving 0.2 μm to 0.7 μm (for example, 0.5 μm) on the portion of the silicon nitride film 10 located on the organic insulating film 8. To do. As the etching of the organic insulating film 11, for example, RIE using a mixed gas of O 2 gas and CF 4 gas (O 2 gas flow rate: CF 4 gas flow rate = 4: 1) is performed.

その後、図5(b)に示すように、有機絶縁膜11上にシリコン窒化膜12を形成する。   Thereafter, a silicon nitride film 12 is formed on the organic insulating film 11 as shown in FIG.

続いて、図5(c)に示すように、シリコン窒化膜12上に、電極23を形成する予定の領域を開口する開口部を備えたレジストパターン13を形成する。レジストパターン13としては、例えば多層構造かつ庇構造のものを形成する。そして、レジストパターン13をマスクとして、シリコン窒化膜12をウェットエッチングし、有機絶縁膜11をドライエッチングし、更にシリコン窒化膜10をウェットエッチングすることにより、p−InGaAsコンタクト層5を露出する開口部14を形成する。   Subsequently, as shown in FIG. 5C, a resist pattern 13 having an opening for opening a region where the electrode 23 is to be formed is formed on the silicon nitride film 12. As the resist pattern 13, for example, a multi-layered structure and a saddle structure are formed. Then, using the resist pattern 13 as a mask, the silicon nitride film 12 is wet etched, the organic insulating film 11 is dry etched, and the silicon nitride film 10 is wet etched to expose the p-InGaAs contact layer 5. 14 is formed.

その後、第1の実施形態と同様にして導電膜15の形成以降の処理を行って半導体装置を完成させる。   Thereafter, similarly to the first embodiment, the processes after the formation of the conductive film 15 are performed to complete the semiconductor device.

(第3の実施形態)
次に、第3の実施形態について説明する。第3の実施形態は、光導波路を備えたマッハツェンダー(MZ:Mach-Zehnder)光変調器に関する。図6は、第3の実施形態に係るMZ変調器の構成を示すレイアウト図である。また、図7(a)は図6中のI−I線に沿った断面図、(b)は図6中のII−II線に沿った断面図、(c)は図6中のIII−III線に沿った断面図である。
(Third embodiment)
Next, a third embodiment will be described. The third embodiment relates to a Mach-Zehnder (MZ) optical modulator including an optical waveguide. FIG. 6 is a layout diagram showing the configuration of the MZ modulator according to the third embodiment. 7A is a cross-sectional view taken along line II in FIG. 6, FIG. 7B is a cross-sectional view taken along line II-II in FIG. 6, and FIG. It is sectional drawing along a III line.

図6に示すように、第3の実施形態に係るMZ変調器には、光の入力側から順に配列した分波部41、位相変調部42及び合波部43が設けられている。分波部41、位相変調部42及び合波部43には、これらの間を貫く2つの光導波路31が設けられている。光導波路31には曲がり導波路(湾曲部)も含まれている。分波部41、位相変調部42及び合波部43は、図7に示すように、n−InP基板1を用いて形成されている。   As illustrated in FIG. 6, the MZ modulator according to the third embodiment includes a demultiplexing unit 41, a phase modulation unit 42, and a multiplexing unit 43 that are arranged in order from the light input side. The demultiplexing unit 41, the phase modulation unit 42, and the multiplexing unit 43 are provided with two optical waveguides 31 penetrating therebetween. The optical waveguide 31 also includes a bent waveguide (curved portion). As shown in FIG. 7, the demultiplexing unit 41, the phase modulation unit 42, and the multiplexing unit 43 are formed using the n-InP substrate 1.

分波部41には、多モード干渉計(MMI:Multi Mode Interferometer)光合波器32が設けられている。このMMI光合波器32は、その入力側に位置する2つの光導波路31のいずれかを導波してきた光を分波して出力側に位置する2つの光導波路31に分波して出力する。   The demultiplexing unit 41 is provided with a multimode interferometer (MMI) optical multiplexer 32. The MMI optical multiplexer 32 demultiplexes the light guided through one of the two optical waveguides 31 located on the input side, demultiplexes it to the two optical waveguides 31 located on the output side, and outputs the demultiplexed light. .

位相変調部42には、2つの光導波路31内の半導体層の屈折率を変化させる電界を印加する電極33を備えた位相変調器が設けられている。この位相変調器では、半導体層の屈折率の変化に応じて2つの光導波路31を通過する信号光間の干渉状態が調整される。   The phase modulation unit 42 is provided with a phase modulator including an electrode 33 that applies an electric field that changes the refractive index of the semiconductor layers in the two optical waveguides 31. In this phase modulator, the interference state between the signal lights passing through the two optical waveguides 31 is adjusted according to the change in the refractive index of the semiconductor layer.

合波部43には、MMI光合波器34が設けられている。このMMI光合波器34は、その入力側に位置する2つの光導波路31を導波してきた光を合波して出力側に位置する2つの光導波路31に出力する。   The multiplexer 43 is provided with an MMI optical multiplexer 34. The MMI optical multiplexer 34 multiplexes the light guided through the two optical waveguides 31 positioned on the input side and outputs the multiplexed light to the two optical waveguides 31 positioned on the output side.

図7(a)は位相変調部42内のI−I線に沿った断面を示している。図7(a)に示すように、各光導波路31の断面構造は第1の実施形態と同様であり、第1の実施形態における電極23が電極33として機能する。また、位相変調部42内の光導波路31がアームとして機能する。   FIG. 7A shows a cross section taken along the line II in the phase modulation section 42. As shown in FIG. 7A, the cross-sectional structure of each optical waveguide 31 is the same as that of the first embodiment, and the electrode 23 in the first embodiment functions as the electrode 33. In addition, the optical waveguide 31 in the phase modulation unit 42 functions as an arm.

図7(b)は分波部41内のII−II線に沿った断面を示している。図7(b)に示すように、MMI光合波器32には、入力側の2つの光導波路31を統合した一つの光導波路が設けられている。MMI光合波器32は、開口部14及び電極23が設けられていないこと、並びにn−InPクラッド層2、i−InGaAsPコア層3、p−InPクラッド層4及びp−InGaAsコンタクト層5の幅が広いことを除き、第1の実施形態に示すものと同様の断面構造を備えている。このMMI光合波器32の後段には、MMI光合波器32の光導波路を2分した光導波路31が位置する。合波部43のMMI光合波器34の断面構造も同様である。   FIG. 7B shows a cross section taken along line II-II in the demultiplexing unit 41. As shown in FIG. 7B, the MMI optical multiplexer 32 is provided with one optical waveguide obtained by integrating two optical waveguides 31 on the input side. In the MMI optical multiplexer 32, the opening 14 and the electrode 23 are not provided, and the widths of the n-InP cladding layer 2, the i-InGaAsP core layer 3, the p-InP cladding layer 4, and the p-InGaAs contact layer 5 are provided. The cross-sectional structure is the same as that shown in the first embodiment except that is wide. An optical waveguide 31 that bisects the optical waveguide of the MMI optical multiplexer 32 is located at the subsequent stage of the MMI optical multiplexer 32. The cross-sectional structure of the MMI optical multiplexer 34 of the multiplexing unit 43 is also the same.

図7(c)は分波部41内のIII−III線に沿った断面を示している。図7(c)に示すように、MMI光合波器32の入力側の2つの光導波路31は、開口部14及び電極23が設けられていないことを除き、第1の実施形態に示すものと同様の断面構造を備えている。   FIG. 7C shows a cross section taken along the line III-III in the branching section 41. As shown in FIG. 7C, the two optical waveguides 31 on the input side of the MMI optical multiplexer 32 are the same as those shown in the first embodiment except that the opening 14 and the electrode 23 are not provided. It has the same cross-sectional structure.

このように、第1の実施形態の構造を採用してMZ変調器を構成することができる。第2の実施形態の構造を採用してもよい。   Thus, the structure of the first embodiment can be adopted to configure the MZ modulator. You may employ | adopt the structure of 2nd Embodiment.

また、曲がり導波路を含む光導波路31のレイアウトを調整するためにはハードマスク6のパターンを調整すればよく、電極33のレイアウトを調整するためにはレジストパターン13のパターンを調整すればよい。アクティブデバイスである位相変調部42の形成と並行して、パッシブデバイスである入出力用の光導波路31、MMI光合波器32及び34並びに曲がり導波路等を形成することにより、半導体装置全体の上面の平坦性を確保することができる。   Further, the pattern of the hard mask 6 may be adjusted to adjust the layout of the optical waveguide 31 including the bent waveguide, and the pattern of the resist pattern 13 may be adjusted to adjust the layout of the electrode 33. In parallel with the formation of the phase modulation unit 42 which is an active device, the upper and lower surfaces of the entire semiconductor device are formed by forming the input / output optical waveguide 31, the MMI optical multiplexers 32 and 34 which are passive devices, the bent waveguide and the like. Can be ensured.

なお、必要に応じて位相調整領域を設けて、位相調整領域の有機絶縁膜及び電極に第1又は第2の実施形態と同様の構造を採用してもよい。また、電界吸収型(EA:Electro-Absorption)変調器の光吸収領域の電極周辺に第1又は第2の実施形態と同様の構造を採用してもよい。この場合、光導波路を構成する半導体層の吸収係数を変化させる電界を印加させるために電極を用いればよい。   Note that a phase adjustment region may be provided as necessary, and the same structure as that of the first or second embodiment may be adopted for the organic insulating film and the electrode in the phase adjustment region. Further, a structure similar to that of the first or second embodiment may be adopted around the electrode in the light absorption region of an electro-absorption (EA) modulator. In this case, an electrode may be used to apply an electric field that changes the absorption coefficient of the semiconductor layer constituting the optical waveguide.

(第4の実施形態)
次に、第4の実施形態について説明する。図8は、第4の実施形態に係る半導体装置の構造を示す断面図である。
(Fourth embodiment)
Next, a fourth embodiment will be described. FIG. 8 is a cross-sectional view showing the structure of the semiconductor device according to the fourth embodiment.

第1の実施形態のメサ構造部21がハイメサ構造を有しているのに対し、第4の実施形態には、リッジ構造のメサ構造部24が設けられている。つまり、n−InP基板1上にn−InPクラッド層2及びi−InGaAsPコア層3が形成され、その上にリッジ構造のメサ構造部24が設けられている。メサ構造部24には、p−InPクラッド層4及びp−InGaAsコンタクト層5が含まれている。そして、メサ構造部24が埋め込み部22により埋め込まれている。他の構成は第1の実施形態と同様である。   Whereas the mesa structure portion 21 of the first embodiment has a high mesa structure, the mesa structure portion 24 having a ridge structure is provided in the fourth embodiment. That is, the n-InP clad layer 2 and the i-InGaAsP core layer 3 are formed on the n-InP substrate 1, and the mesa structure portion 24 having the ridge structure is provided thereon. The mesa structure 24 includes a p-InP cladding layer 4 and a p-InGaAs contact layer 5. The mesa structure portion 24 is embedded by the embedded portion 22. Other configurations are the same as those of the first embodiment.

このような第4の実施形態によっても第1の実施形態と同様の効果を得ることができる。そして、求められる特性に応じてハイメサ構造を採用した第1の実施形態、リッジ構造を採用した第4の実施形態を選択することができる。なお、第2の実施形態においてリッジ構造を採用してもよい。   According to the fourth embodiment as described above, the same effect as that of the first embodiment can be obtained. Then, according to the required characteristics, the first embodiment employing the high mesa structure and the fourth embodiment employing the ridge structure can be selected. In the second embodiment, a ridge structure may be adopted.

(第5の実施形態)
次に、第5の実施形態について説明する。第1〜第4の実施形態が光導波路に関するものであるのに対し、第5の実施形態は半導体レーザに関するものである。図9は、第5の実施形態に係る半導体装置の構造を示す断面図である。
(Fifth embodiment)
Next, a fifth embodiment will be described. The first to fourth embodiments relate to the optical waveguide, while the fifth embodiment relates to the semiconductor laser. FIG. 9 is a cross-sectional view showing the structure of the semiconductor device according to the fifth embodiment.

図9に示すように、第5の実施形態に係る半導体装置では、基板51上に、クラッド層52及び活性層53が形成されている。そして、活性層53上にリッジ構造のメサ構造部74が形成されている。メサ構造部74には、クラッド層54及びコンタクト層55が含まれている。   As shown in FIG. 9, in the semiconductor device according to the fifth embodiment, a cladding layer 52 and an active layer 53 are formed on a substrate 51. A mesa structure 74 having a ridge structure is formed on the active layer 53. The mesa structure 74 includes a cladding layer 54 and a contact layer 55.

そして、メサ構造部74が埋め込み部72により埋め込まれている。埋め込み部72には、シリコン酸化膜57、有機絶縁膜58、シリコン窒化膜60及び有機絶縁膜61が含まれている。シリコン酸化膜57は、メサ構造部74の側面及びクラッド層54の表面を直接覆っている。有機絶縁膜58は、シリコン酸化膜57のメサ構造部74の側面に接する部分に接するようにしてメサ構造部74の両側に形成されている。つまり、シリコン酸化膜57の一部がメサ構造部74及び有機絶縁膜58により挟まれている。シリコン窒化膜60は、有機絶縁膜58の上面及び側面、並びにシリコン酸化膜57の有機絶縁膜58から露出している部分を覆っている。つまり、有機絶縁膜58は基板51の表面に平行な方向においてシリコン酸化膜57及びシリコン窒化膜60により挟まれている。有機絶縁膜61は、シリコン窒化膜60の有機絶縁膜58の側面に接する部分に接するようにしてメサ構造部74の両側に形成されている。つまり、シリコン窒化膜60の一部が有機絶縁膜58及び61により挟まれている。有機絶縁膜58及び61は、例えばBCBを主原料として含んでいる。   The mesa structure portion 74 is embedded by the embedded portion 72. The buried portion 72 includes a silicon oxide film 57, an organic insulating film 58, a silicon nitride film 60 and an organic insulating film 61. The silicon oxide film 57 directly covers the side surface of the mesa structure 74 and the surface of the cladding layer 54. The organic insulating film 58 is formed on both sides of the mesa structure portion 74 so as to be in contact with the portion of the silicon oxide film 57 that is in contact with the side surface of the mesa structure portion 74. That is, a part of the silicon oxide film 57 is sandwiched between the mesa structure portion 74 and the organic insulating film 58. The silicon nitride film 60 covers the upper and side surfaces of the organic insulating film 58 and the portion of the silicon oxide film 57 exposed from the organic insulating film 58. That is, the organic insulating film 58 is sandwiched between the silicon oxide film 57 and the silicon nitride film 60 in a direction parallel to the surface of the substrate 51. The organic insulating film 61 is formed on both sides of the mesa structure portion 74 so as to be in contact with the portion of the silicon nitride film 60 that is in contact with the side surface of the organic insulating film 58. That is, a part of the silicon nitride film 60 is sandwiched between the organic insulating films 58 and 61. The organic insulating films 58 and 61 contain, for example, BCB as a main material.

更に、シリコン窒化膜60及び有機絶縁膜61を覆うシリコン窒化膜62が形成されている。シリコン窒化膜62及び60には、有機絶縁膜58の一部及びコンタクト層55を露出する開口部64が形成されており、開口部64内に電極65が形成されている。   Further, a silicon nitride film 62 covering the silicon nitride film 60 and the organic insulating film 61 is formed. In the silicon nitride films 62 and 60, an opening 64 that exposes part of the organic insulating film 58 and the contact layer 55 is formed, and an electrode 65 is formed in the opening 64.

また、基板51の裏面には電極66が形成されている。   An electrode 66 is formed on the back surface of the substrate 51.

このような第5の実施形態のような半導体レーザにおいても第1の実施形態と同様の効果を得ることができる。特に、半導体レーザにおいては、寄生容量の低下及び表面の平坦度の向上の面で好適である。   Even in such a semiconductor laser as in the fifth embodiment, the same effects as in the first embodiment can be obtained. In particular, the semiconductor laser is suitable in terms of reduction of parasitic capacitance and improvement of surface flatness.

なお、いずれの実施形態においても特に材料は限定されない。例えばInP系半導体に代えて他の化合物半導体を用いてもよい。また、コア層等の組成波長も上記のものに限定されない。また、無機絶縁膜及び有機絶縁膜の材料もシリコン酸化物、シリコン窒化物、BCBに限定されない。また、電極の材料も上記のものに限定されない。各膜の形成方法及び厚さ等も上記のものに限定されない。   In any of the embodiments, the material is not particularly limited. For example, another compound semiconductor may be used instead of the InP-based semiconductor. Further, the composition wavelength of the core layer or the like is not limited to the above. Further, the materials of the inorganic insulating film and the organic insulating film are not limited to silicon oxide, silicon nitride, and BCB. Further, the material of the electrode is not limited to the above. The formation method and thickness of each film are not limited to those described above.

以下、本発明の諸態様を付記としてまとめて記載する。   Hereinafter, various aspects of the present invention will be collectively described as supplementary notes.

(付記1)
メサ構造部を備えた光半導体素子と、
前記メサ構造部を少なくとも側方から埋め込む埋め込み部と、
前記メサ構造部に接続された電極と、
を有し、
前記埋め込み部は、
前記メサ構造部の側方に形成された第1の有機絶縁膜と、
前記第1の有機絶縁膜よりも前記メサ構造部から離間して形成された第2の有機絶縁膜と、
前記第1の有機絶縁膜と前記第2の有機絶縁膜との間に形成された無機絶縁膜と、
を有することを特徴とする半導体装置。
(Appendix 1)
An optical semiconductor element having a mesa structure;
An embedding portion for embedding the mesa structure portion at least from the side;
An electrode connected to the mesa structure;
Have
The embedded portion is
A first organic insulating film formed on the side of the mesa structure,
A second organic insulating film formed farther from the mesa structure than the first organic insulating film;
An inorganic insulating film formed between the first organic insulating film and the second organic insulating film;
A semiconductor device comprising:

(付記2)
前記第2の有機絶縁膜の一部は、前記第1の有機絶縁膜の上方まで延在していることを特徴とする付記1に記載の半導体装置。
(Appendix 2)
2. The semiconductor device according to appendix 1, wherein a part of the second organic insulating film extends to above the first organic insulating film.

(付記3)
前記電極は、前記光半導体素子の上面及び前記第1の有機絶縁膜の上面に接していることを特徴とする付記1又は2に記載の半導体装置。
(Appendix 3)
The semiconductor device according to appendix 1 or 2, wherein the electrode is in contact with an upper surface of the optical semiconductor element and an upper surface of the first organic insulating film.

(付記4)
前記光半導体素子は、光導波路を含むことを特徴とする付記1乃至3のいずれか1項に記載の半導体装置。
(Appendix 4)
The semiconductor device according to any one of appendices 1 to 3, wherein the optical semiconductor element includes an optical waveguide.

(付記5)
前記光半導体素子は、前記電極から印加された電界に応じて屈折率が変化する半導体層を含むことを特徴とする付記1乃至3のいずれか1項に記載の半導体装置。
(Appendix 5)
4. The semiconductor device according to claim 1, wherein the optical semiconductor element includes a semiconductor layer whose refractive index changes according to an electric field applied from the electrode.

(付記6)
前記光半導体素子は、前記電極から印加された電界に応じて吸収係数が変化する半導体層を含むことを特徴とする付記1乃至3のいずれか1項に記載の半導体装置。
(Appendix 6)
4. The semiconductor device according to any one of appendices 1 to 3, wherein the optical semiconductor element includes a semiconductor layer whose absorption coefficient changes according to an electric field applied from the electrode.

(付記7)
前記無機絶縁膜は、前記メサ構造部の側面に平行に広がり前記第1の有機絶縁膜と前記第2の有機絶縁膜とを分断する部位を有することを特徴とする付記1乃至4のいずれか1項に記載の半導体装置。
(Appendix 7)
Any one of Supplementary notes 1 to 4, wherein the inorganic insulating film has a portion that extends parallel to a side surface of the mesa structure portion and separates the first organic insulating film and the second organic insulating film. 2. A semiconductor device according to item 1.

(付記8)
前記第1の有機絶縁膜と前記メサ構造部との間に形成された第2の無機絶縁膜を有することを特徴とする付記1乃至7のいずれか1項に記載の半導体装置。
(Appendix 8)
The semiconductor device according to any one of appendices 1 to 7, further comprising a second inorganic insulating film formed between the first organic insulating film and the mesa structure portion.

(付記9)
前記第2の無機絶縁膜は、前記第1の有機絶縁膜及び前記第2の有機絶縁膜と前記光半導体素子との間に延在していることを特徴とする付記8に記載の半導体装置。
(Appendix 9)
9. The semiconductor device according to appendix 8, wherein the second inorganic insulating film extends between the first organic insulating film, the second organic insulating film, and the optical semiconductor element. .

(付記10)
メサ構造部を備えた光半導体素子を形成する工程と、
前記メサ構造部を少なくとも側方から埋め込む埋め込み部を形成する工程と、
前記メサ構造部に接続される電極を形成する工程と、
を有し、
前記埋め込み部を形成する工程は、
前記メサ構造部の側方に第1の有機絶縁膜を形成する工程と、
前記第1の有機絶縁膜よりも前記メサ構造部から離間する第2の有機絶縁膜を形成する工程と、
前記第1の有機絶縁膜と前記第2の有機絶縁膜との間に無機絶縁膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
(Appendix 10)
Forming an optical semiconductor element having a mesa structure;
Forming an embedding portion for embedding the mesa structure portion at least from the side;
Forming an electrode connected to the mesa structure;
Have
The step of forming the embedded portion includes
Forming a first organic insulating film on a side of the mesa structure;
Forming a second organic insulating film that is more distant from the mesa structure than the first organic insulating film;
Forming an inorganic insulating film between the first organic insulating film and the second organic insulating film;
A method for manufacturing a semiconductor device, comprising:

(付記11)
前記第2の有機絶縁膜の一部を、前記第1の有機絶縁膜の上方まで延在させることを特徴とする付記10に記載の半導体装置の製造方法。
(Appendix 11)
The method of manufacturing a semiconductor device according to appendix 10, wherein a part of the second organic insulating film is extended to above the first organic insulating film.

(付記12)
前記電極を、前記光半導体素子の上面及び前記第1の有機絶縁膜の上面に接するように形成することを特徴とする付記10又は11に記載の半導体装置の製造方法。
(Appendix 12)
12. The method of manufacturing a semiconductor device according to appendix 10 or 11, wherein the electrode is formed so as to be in contact with an upper surface of the optical semiconductor element and an upper surface of the first organic insulating film.

(付記13)
前記光半導体素子を形成する工程は、光導波路を形成する工程を含むことを特徴とする付記10乃至12のいずれか1項に記載の半導体装置の製造方法。
(Appendix 13)
The method for manufacturing a semiconductor device according to any one of appendices 10 to 12, wherein the step of forming the optical semiconductor element includes a step of forming an optical waveguide.

(付記14)
前記光半導体素子を形成する工程は、前記電極から印加された電界に応じて屈折率が変化する半導体層を形成する工程を含むことを特徴とする付記10乃至12のいずれか1項に記載の半導体装置の製造方法。
(Appendix 14)
13. The method according to any one of appendices 10 to 12, wherein the step of forming the optical semiconductor element includes a step of forming a semiconductor layer whose refractive index changes according to an electric field applied from the electrode. A method for manufacturing a semiconductor device.

(付記15)
前記光半導体素子を形成する工程は、前記電極から印加された電界に応じて吸収係数が変化する半導体層を形成する工程を含むことを特徴とする付記10乃至12のいずれか1項に記載の半導体装置の製造方法。
(Appendix 15)
The step of forming the optical semiconductor element includes a step of forming a semiconductor layer whose absorption coefficient changes according to the electric field applied from the electrode. A method for manufacturing a semiconductor device.

(付記16)
前記無機絶縁膜を、前記メサ構造部の側面に平行に広がり前記第1の有機絶縁膜と前記第2の有機絶縁膜とを分断する部位を有するように形成することを特徴とする付記10乃至15のいずれか1項に記載の半導体装置の製造方法。
(Appendix 16)
Appendices 10 to 10, wherein the inorganic insulating film is formed so as to extend in parallel with a side surface of the mesa structure portion and to have a portion that divides the first organic insulating film and the second organic insulating film. 16. A method for manufacturing a semiconductor device according to any one of 15 above.

(付記17)
前記無機絶縁膜を前記第2の有機絶縁膜よりも先に形成することを特徴とする付記10乃至16のいずれか1項に記載の半導体装置の製造方法。
(Appendix 17)
17. The method for manufacturing a semiconductor device according to any one of appendices 10 to 16, wherein the inorganic insulating film is formed prior to the second organic insulating film.

(付記18)
前記第1の有機絶縁膜と前記メサ構造部との間に第2の無機絶縁膜を形成する工程を有することを特徴とする付記10乃至17のいずれか1項に記載の半導体装置の製造方法。
(Appendix 18)
18. The method of manufacturing a semiconductor device according to any one of appendices 10 to 17, further comprising a step of forming a second inorganic insulating film between the first organic insulating film and the mesa structure portion. .

(付記19)
前記第2の無機絶縁膜を、前記第1の有機絶縁膜及び前記第2の有機絶縁膜と前記光半導体素子との間に延在させることを特徴とする付記18に記載の半導体装置の製造方法。
(Appendix 19)
The semiconductor device according to appendix 18, wherein the second inorganic insulating film extends between the first organic insulating film and the second organic insulating film and the optical semiconductor element. Method.

1:n−InP基板
2:n−InPクラッド層
3:i−InGaAsPコア層
4:p−InPクラッド層
5:p−InGaAsコンタクト層
7:シリコン酸化膜
8:有機絶縁膜
10:シリコン窒化膜
11:有機絶縁膜
21:メサ構造部
22:埋め込み部
23:電極
31:光導波路
32:MMI光合波器
33:電極
34:MMI光合波器
41:分波部
42:位相変調部
43:合波部
1: n-InP substrate 2: n-InP clad layer 3: i-InGaAsP core layer 4: p-InP clad layer 5: p-InGaAs contact layer 7: silicon oxide film 8: organic insulating film 10: silicon nitride film 11 : Organic insulating film 21: Mesa structure part 22: Embedding part 23: Electrode 31: Optical waveguide 32: MMI optical multiplexer 33: Electrode 34: MMI optical multiplexer 41: Demultiplexing part 42: Phase modulating part 43: Multiplexing part

Claims (6)

メサ構造部を備えた光半導体素子と、
前記メサ構造部を少なくとも側方から埋め込む埋め込み部と、
前記メサ構造部に接続された電極と、
を有し、
前記埋め込み部は、
前記メサ構造部の側方に形成された第1の有機絶縁膜と、
前記第1の有機絶縁膜よりも前記メサ構造部から離間して形成された第2の有機絶縁膜と、
前記第1の有機絶縁膜と前記第2の有機絶縁膜との間に形成された無機絶縁膜と、
を有することを特徴とする半導体装置。
An optical semiconductor element having a mesa structure;
An embedding portion for embedding the mesa structure portion at least from the side;
An electrode connected to the mesa structure;
Have
The embedded portion is
A first organic insulating film formed on the side of the mesa structure,
A second organic insulating film formed farther from the mesa structure than the first organic insulating film;
An inorganic insulating film formed between the first organic insulating film and the second organic insulating film;
A semiconductor device comprising:
前記第2の有機絶縁膜の一部は、前記第1の有機絶縁膜の上方まで延在していることを特徴とする請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein a part of the second organic insulating film extends to above the first organic insulating film. 前記電極は、前記光半導体素子の上面及び前記第1の有機絶縁膜の上面に接していることを特徴とする請求項1又は2に記載の半導体装置。   The semiconductor device according to claim 1, wherein the electrode is in contact with an upper surface of the optical semiconductor element and an upper surface of the first organic insulating film. 前記無機絶縁膜は、前記メサ構造部の側面に平行に広がり前記第1の有機絶縁膜と前記第2の有機絶縁膜とを分断する部位を有することを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。   4. The inorganic insulating film according to claim 1, wherein the inorganic insulating film has a portion that extends in parallel with a side surface of the mesa structure and divides the first organic insulating film and the second organic insulating film. 2. The semiconductor device according to claim 1. 前記第1の有機絶縁膜と前記メサ構造部との間に形成された第2の無機絶縁膜を有することを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。   5. The semiconductor device according to claim 1, further comprising a second inorganic insulating film formed between the first organic insulating film and the mesa structure portion. 6. メサ構造部を備えた光半導体素子を形成する工程と、
前記メサ構造部を少なくとも側方から埋め込む埋め込み部を形成する工程と、
前記メサ構造部に接続される電極を形成する工程と、
を有し、
前記埋め込み部を形成する工程は、
前記メサ構造部の側方に第1の有機絶縁膜を形成する工程と、
前記第1の有機絶縁膜よりも前記メサ構造部から離間する第2の有機絶縁膜を形成する工程と、
前記第1の有機絶縁膜と前記第2の有機絶縁膜との間に無機絶縁膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
Forming an optical semiconductor element having a mesa structure;
Forming an embedding portion for embedding the mesa structure portion at least from the side;
Forming an electrode connected to the mesa structure;
Have
The step of forming the embedded portion includes
Forming a first organic insulating film on a side of the mesa structure;
Forming a second organic insulating film that is more distant from the mesa structure than the first organic insulating film;
Forming an inorganic insulating film between the first organic insulating film and the second organic insulating film;
A method for manufacturing a semiconductor device, comprising:
JP2009165975A 2009-07-14 2009-07-14 Semiconductor device and manufacturing method thereof Expired - Fee Related JP5257281B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009165975A JP5257281B2 (en) 2009-07-14 2009-07-14 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009165975A JP5257281B2 (en) 2009-07-14 2009-07-14 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2011022281A true JP2011022281A (en) 2011-02-03
JP5257281B2 JP5257281B2 (en) 2013-08-07

Family

ID=43632428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009165975A Expired - Fee Related JP5257281B2 (en) 2009-07-14 2009-07-14 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5257281B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021139A (en) * 2011-07-12 2013-01-31 Nippon Telegr & Teleph Corp <Ntt> Semiconductor laser
JP2017211538A (en) * 2016-05-26 2017-11-30 Nttエレクトロニクス株式会社 Semiconductor circuit
JP2020008710A (en) * 2018-07-06 2020-01-16 住友電気工業株式会社 Mach-zehnder modulator and method for fabricating mach-zehnder modulator
JP2021063951A (en) * 2019-10-16 2021-04-22 住友電気工業株式会社 Optical modulator

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071713A (en) * 2002-08-02 2004-03-04 Sumitomo Electric Ind Ltd Optical device and manufacturing method therefor
JP2004128360A (en) * 2002-10-04 2004-04-22 Sumitomo Electric Ind Ltd Semiconductor optical element and its manufacturing method
JP2004280018A (en) * 2003-03-19 2004-10-07 Nippon Telegr & Teleph Corp <Ntt> Semiconductor optical element
JP2005079188A (en) * 2003-08-28 2005-03-24 Semiconductor Leading Edge Technologies Inc Method of manufacturing electronic device
JP2008205025A (en) * 2007-02-16 2008-09-04 Fujitsu Ltd Optical semiconductor element and its manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071713A (en) * 2002-08-02 2004-03-04 Sumitomo Electric Ind Ltd Optical device and manufacturing method therefor
JP2004128360A (en) * 2002-10-04 2004-04-22 Sumitomo Electric Ind Ltd Semiconductor optical element and its manufacturing method
JP2004280018A (en) * 2003-03-19 2004-10-07 Nippon Telegr & Teleph Corp <Ntt> Semiconductor optical element
JP2005079188A (en) * 2003-08-28 2005-03-24 Semiconductor Leading Edge Technologies Inc Method of manufacturing electronic device
JP2008205025A (en) * 2007-02-16 2008-09-04 Fujitsu Ltd Optical semiconductor element and its manufacturing method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021139A (en) * 2011-07-12 2013-01-31 Nippon Telegr & Teleph Corp <Ntt> Semiconductor laser
JP2017211538A (en) * 2016-05-26 2017-11-30 Nttエレクトロニクス株式会社 Semiconductor circuit
JP2020008710A (en) * 2018-07-06 2020-01-16 住友電気工業株式会社 Mach-zehnder modulator and method for fabricating mach-zehnder modulator
US10901290B2 (en) 2018-07-06 2021-01-26 Sumitomo Electric Industries, Ltd. Method for fabricating Mach-Zehnder modulator, Mach-Zehnder modulator
JP7077824B2 (en) 2018-07-06 2022-05-31 住友電気工業株式会社 How to make a Mach-Zehnder modulator
JP2021063951A (en) * 2019-10-16 2021-04-22 住友電気工業株式会社 Optical modulator

Also Published As

Publication number Publication date
JP5257281B2 (en) 2013-08-07

Similar Documents

Publication Publication Date Title
JP5515927B2 (en) Semiconductor optical device
JP6209843B2 (en) Method for manufacturing semiconductor modulator, semiconductor modulator
JP5598297B2 (en) Semiconductor light modulation device and manufacturing method thereof
US9829628B2 (en) Structure for optical waveguide and contact wire intersection
JP5257281B2 (en) Semiconductor device and manufacturing method thereof
US8986553B2 (en) Method for manufacturing optical semiconductor device
JP2016171135A (en) Method of manufacturing optical semiconductor device
JP6205826B2 (en) Semiconductor optical device manufacturing method
JP2016024409A (en) Modulator and manufacturing method of the same
JP2013044793A (en) Manufacturing method of optical semiconductor element
JP6537742B1 (en) Semiconductor laser device
CN110731035B (en) Semiconductor device and method for manufacturing semiconductor device
JP2012079990A (en) Integrated optical semiconductor device
WO2019026943A1 (en) Method for manufacturing optical semiconductor element, and optical semiconductor element
US8630516B2 (en) Semiconductor optical function device
JP2008066647A (en) Optical semiconductor device and manufacturing method therefor
JP2018097199A (en) Semiconductor element and method for manufacturing the same
JP2013186131A (en) Optical switch
JP2010230978A (en) Optical semiconductor device and method of manufacturing the same
WO2019155679A1 (en) Photosemiconductor device and method for manufacturing the same
JP2013044794A (en) Manufacturing method of optical semiconductor element
JP6408963B2 (en) Semiconductor optical modulator and manufacturing method thereof
JP5760667B2 (en) Manufacturing method of optical semiconductor device
JP2012226162A (en) Method for manufacturing mach-zehnder modulator, and mach-zehnder modulator
JP5096271B2 (en) Semiconductor Mach-Zehnder type optical circuit and manufacturing method thereof, and optical modulator, optical switch, and optical filter provided with the semiconductor Mach-Zehnder type optical circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees