JP2013044794A - Manufacturing method of optical semiconductor element - Google Patents

Manufacturing method of optical semiconductor element Download PDF

Info

Publication number
JP2013044794A
JP2013044794A JP2011180662A JP2011180662A JP2013044794A JP 2013044794 A JP2013044794 A JP 2013044794A JP 2011180662 A JP2011180662 A JP 2011180662A JP 2011180662 A JP2011180662 A JP 2011180662A JP 2013044794 A JP2013044794 A JP 2013044794A
Authority
JP
Japan
Prior art keywords
insulating film
opening
mesa structure
resin
optical waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011180662A
Other languages
Japanese (ja)
Inventor
Kenji Koyama
健二 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011180662A priority Critical patent/JP2013044794A/en
Publication of JP2013044794A publication Critical patent/JP2013044794A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of an optical semiconductor element, which suppresses occurrence of a crack in an insulation film on a resin.SOLUTION: A semiconductor substrate 2 has a principal surface 2a on which a mesa-structure 14 is formed. The principal surface 2a is coated with a resin, and the mesa-structure 14 is buried in a dielectric resin layer 9. Etching is applied to the dielectric resin layer 9 on the mesa-structure 14 to form an opening 9a in the dielectric resin layer 9, so that a contact layer 13 is exposed. An insulation film 16 that covers the contact layer 13 and the dielectric resin layer 9 is formed. Etching is applied to the insulation film 16 on the mesa-structure 14 to form an opening 16a in the insulation film 16 so that the contact layer 13 is exposed again. One end 16c of the opening 16a has a portion having a width wider than a main part 16b. Then an electrode 50 is formed on the mesa-structure 14.

Description

本発明は、光半導体素子の製造方法に関する。   The present invention relates to a method for manufacturing an optical semiconductor element.

特許文献１には、光半導体素子及びその製造方法が開示されている。この光半導体素子は、光導波路を含むメサ構造と、該メサ構造を埋め込む樹脂層とを備えている。メサ構造上には樹脂層の開口が形成されており、樹脂層の表面及び該開口の側面は絶縁膜によって覆われている。メサ構造上には、メサ構造に電流を供給するための電極が設けられている。   Patent Document 1 discloses an optical semiconductor element and a method for manufacturing the same. This optical semiconductor element includes a mesa structure including an optical waveguide and a resin layer that embeds the mesa structure. An opening of the resin layer is formed on the mesa structure, and the surface of the resin layer and the side surface of the opening are covered with an insulating film. An electrode for supplying a current to the mesa structure is provided on the mesa structure.

特開２００８−２０５０２５号公報JP 2008-205025 A

いわゆるリッジ構造やハイメサ構造といったメサ構造の側面が、樹脂によって埋め込まれた構造を備える光半導体素子がある（例えば特許文献１を参照）。図１２は、このような光半導体素子の構造例を示す断面図であり、光導波方向に垂直な断面を示している。図１２に示される光半導体素子１００は、半導体基板１０１と、半導体基板１０１上に設けられた光導波路層１０２と、光導波路層１０２上に設けられたクラッド層１０３と、クラッド層１０３上に設けられたコンタクト層１０４とを備えている。光導波路層１０２、クラッド層１０３及びコンタクト層１０４は、光導波方向に延びるメサ構造１０５を構成している。メサ構造１０５の両側面は、絶縁膜１０６によって覆われている。また、メサ構造１０５の両側方には樹脂層１０７が設けられており、樹脂層１０７によってメサ構造１０５が埋め込まれている。コンタクト層１０４の上方には、絶縁膜１０６及び樹脂層１０７の開口が形成されており、樹脂層１０７の表面上及び該開口の側面上には、絶縁膜１１０が形成されている。樹脂層１０７の開口内にはオーミック電極膜１０８が形成されており、オーミック電極膜１０８はコンタクト層１０４と接触している。オーミック電極膜１０８上及び樹脂層１０７上にわたって、メッキ配線層１０９が設けられている。   There is an optical semiconductor element having a structure in which a side surface of a mesa structure such as a so-called ridge structure or a high mesa structure is embedded with a resin (see, for example, Patent Document 1). FIG. 12 is a cross-sectional view showing a structure example of such an optical semiconductor element, and shows a cross section perpendicular to the optical waveguide direction. An optical semiconductor device 100 shown in FIG. 12 includes a semiconductor substrate 101, an optical waveguide layer 102 provided on the semiconductor substrate 101, a cladding layer 103 provided on the optical waveguide layer 102, and a cladding layer 103. The contact layer 104 is provided. The optical waveguide layer 102, the cladding layer 103, and the contact layer 104 constitute a mesa structure 105 that extends in the optical waveguide direction. Both side surfaces of the mesa structure 105 are covered with an insulating film 106. A resin layer 107 is provided on both sides of the mesa structure 105, and the mesa structure 105 is embedded by the resin layer 107. An opening of the insulating film 106 and the resin layer 107 is formed above the contact layer 104, and an insulating film 110 is formed on the surface of the resin layer 107 and on the side surface of the opening. An ohmic electrode film 108 is formed in the opening of the resin layer 107, and the ohmic electrode film 108 is in contact with the contact layer 104. A plated wiring layer 109 is provided over the ohmic electrode film 108 and the resin layer 107.

図１２に示された構造を備える光半導体素子は、例えば以下の方法によって作製される。まず、光導波路層１０２、クラッド層１０３、及びコンタクト層１０４を半導体基板１０１上に成長させる。次に、所定の光導波方向に延びるエッチングマスクをコンタクト層１０４上に形成する。そして、このエッチングマスクを用いてコンタクト層１０４、クラッド層１０３、及び光導波路層１０２をエッチングすることにより、これらの層１０２〜１０４を含むメサ構造１０５を形成する。この後、エッチングマスクを除去する。   An optical semiconductor element having the structure shown in FIG. 12 is manufactured by, for example, the following method. First, the optical waveguide layer 102, the cladding layer 103, and the contact layer 104 are grown on the semiconductor substrate 101. Next, an etching mask extending in a predetermined optical waveguide direction is formed on the contact layer 104. Then, the mesa structure 105 including these layers 102 to 104 is formed by etching the contact layer 104, the cladding layer 103, and the optical waveguide layer 102 using this etching mask. Thereafter, the etching mask is removed.

続いて、メサ構造１０５および半導体基板１０１を覆う絶縁膜１０６を形成したのち、半導体基板１０１上に樹脂層１０７を塗布することにより、メサ構造１０５を埋め込む。そして、メサ構造１０５上に開口を有するレジストマスクを樹脂層１０７上に形成し、このレジストマスクを用いて樹脂層１０７及び絶縁膜１０６をエッチングすることにより、樹脂層１０７及び絶縁膜１０６に開口を形成してメサ構造１０５のコンタクト層１０４を露出させる。この後、レジストマスクを除去する。   Subsequently, after the insulating film 106 covering the mesa structure 105 and the semiconductor substrate 101 is formed, the mesa structure 105 is embedded by applying a resin layer 107 on the semiconductor substrate 101. Then, a resist mask having an opening on the mesa structure 105 is formed on the resin layer 107, and the resin layer 107 and the insulating film 106 are etched using the resist mask, whereby the resin layer 107 and the insulating film 106 are opened. Then, the contact layer 104 of the mesa structure 105 is exposed. Thereafter, the resist mask is removed.

続いて、樹脂層１０７の表面及び開口、並びに露出したコンタクト層１０４を覆うように絶縁膜１１０を形成する。そして、メサ構造１０５上に開口を有するレジストマスクを絶縁膜１１０上に形成したのち、このレジストマスクを用いて絶縁膜１１０をエッチングすることにより、絶縁膜１１０に開口を形成してメサ構造１０５のコンタクト層１０４を再び露出させる。   Subsequently, an insulating film 110 is formed so as to cover the surface and opening of the resin layer 107 and the exposed contact layer 104. Then, after forming a resist mask having an opening over the mesa structure 105 over the insulating film 110, the insulating film 110 is etched using the resist mask to form an opening in the insulating film 110, thereby forming the mesa structure 105. The contact layer 104 is exposed again.

続いて、レジストマスクを除去したのち、コンタクト層１０４上にオーミック電極膜１０８を形成し、更に、オーミック電極膜１０８上から樹脂層１０７上にかけてメッキ配線層１０９を形成する。こうして、図１２に示された構造を備える光半導体素子１００が作製される。   Subsequently, after removing the resist mask, an ohmic electrode film 108 is formed on the contact layer 104, and a plated wiring layer 109 is formed from the ohmic electrode film 108 to the resin layer 107. Thus, the optical semiconductor element 100 having the structure shown in FIG. 12 is manufactured.

しかしながら、上述した製造方法には、次のような課題がある。図１３は、絶縁膜１１０をエッチングしてメサ構造１０５のコンタクト層１０４を露出させた後の状態を示す斜視図であって、光導波方向における絶縁膜１１０の開口の一端部付近を示している。上述した製造方法では絶縁膜１１０に開口１１０ａを形成するが、これにより、メサ構造１０５の両側に位置する絶縁膜１１０は、互いに分離されることとなる。したがって、これらの絶縁膜１１０には、例えば樹脂層１０７の圧縮応力などに起因して、外側方へ向かう応力（図中の矢印Ａ１）が働く。そして、この応力によって、光導波方向における開口１１０ａの端部に応力集中が生じる。この応力集中によって、絶縁膜１１０には、図１３に示されるクラックＣＲが発生する。クラックＣＲは、光半導体素子１００の長期にわたる信頼性に影響を及ぼすおそれがある。   However, the manufacturing method described above has the following problems. FIG. 13 is a perspective view showing a state after the insulating film 110 is etched to expose the contact layer 104 of the mesa structure 105, and shows the vicinity of one end of the opening of the insulating film 110 in the optical waveguide direction. . In the manufacturing method described above, the opening 110 a is formed in the insulating film 110, whereby the insulating films 110 located on both sides of the mesa structure 105 are separated from each other. Therefore, a stress (arrow A1 in the figure) directed outward is caused on these insulating films 110 due to, for example, the compressive stress of the resin layer 107 or the like. This stress causes stress concentration at the end of the opening 110a in the optical waveguide direction. Due to this stress concentration, a crack CR shown in FIG. 13 is generated in the insulating film 110. The crack CR may affect the long-term reliability of the optical semiconductor element 100.

本発明は、このような問題点に鑑みてなされたものであり、樹脂上の絶縁膜におけるクラックの発生を抑制することができる光半導体素子の製造方法を提供することを目的とする。   The present invention has been made in view of such problems, and an object of the present invention is to provide a method of manufacturing an optical semiconductor element that can suppress the occurrence of cracks in an insulating film on a resin.

上述した課題を解決するために、本発明による光半導体素子の第１の製造方法は、（１）所定の光導波方向に延びるメサ構造が主面上に形成された基板の主面上に樹脂を塗布し、メサ構造を樹脂によって埋め込む樹脂形成工程と、（２）メサ構造上の樹脂に対してエッチングを行い、樹脂に第１の開口を形成することによりメサ構造の頂部を露出させる樹脂エッチング工程と、（３）メサ構造の頂部及び樹脂を覆う絶縁膜を形成する絶縁膜形成工程と、（４）メサ構造上の絶縁膜に対してエッチングを行い、絶縁膜に第２の開口を形成することによりメサ構造の頂部を再び露出させる絶縁膜エッチング工程と、（５）メサ構造上に電極を形成する電極形成工程とを有し、第２の開口が、光導波方向に延びる主部と、光導波方向における該主部の両端に位置する一端部及び他端部とを有し、一端部及び他端部のうち少なくとも一方が、主部と比べて幅広の部分を有することを特徴とする。   In order to solve the above-described problems, a first method for manufacturing an optical semiconductor device according to the present invention includes: (1) a resin on a main surface of a substrate on which a mesa structure extending in a predetermined optical waveguide direction is formed on the main surface; (2) Resin etching that exposes the top of the mesa structure by forming a first opening in the resin by etching the resin on the mesa structure. And (3) an insulating film forming step for forming an insulating film covering the top of the mesa structure and the resin; and (4) etching the insulating film on the mesa structure to form a second opening in the insulating film. And (5) an electrode forming step of forming an electrode on the mesa structure, wherein the second opening has a main portion extending in the optical waveguide direction. The main part in the optical waveguide direction And a one end and the other end located at both ends, at least one of one end and the other end, characterized in that it has a wider portion than the main unit.

この第１の製造方法では、絶縁膜エッチング工程において絶縁膜に第２の開口を形成する際、第２の開口の一端部及び他端部のうち少なくとも一方を、主部と比べて幅広の部分を有するように形成する。第２の開口の端部をこのような形状に形成することによって、絶縁膜の外側方へ向かう応力Ａ１（図１３参照）が第２の開口の端部に集中したときの集中応力の大きさを低減し、絶縁膜におけるクラックの発生を効果的に抑制することができる。   In the first manufacturing method, when the second opening is formed in the insulating film in the insulating film etching step, at least one of the one end and the other end of the second opening is wider than the main part. It forms so that it may have. By forming the end portion of the second opening in such a shape, the magnitude of the concentrated stress when the stress A1 (see FIG. 13) toward the outside of the insulating film is concentrated on the end portion of the second opening. And the occurrence of cracks in the insulating film can be effectively suppressed.

また、上述した第１の製造方法は、第２の開口の一端部及び他端部のうち少なくとも一方の輪郭が、所定の曲率半径を有する１８０°より広角の円弧によって構成されており、所定の曲率半径が主部の幅の半分より大きいことを特徴としてもよい。絶縁膜の第２の開口の端部がこのような形状を有することによって、第２の開口の端部に集中する応力をより効果的に低減することができる。   Further, in the first manufacturing method described above, at least one of the one end and the other end of the second opening is configured by an arc having a wider angle than 180 ° having a predetermined radius of curvature. The curvature radius may be larger than half of the width of the main part. When the end portion of the second opening of the insulating film has such a shape, the stress concentrated on the end portion of the second opening can be more effectively reduced.

また、本発明による光半導体素子の第２の製造方法は、（１）所定の光導波方向に延びるメサ構造が主面上に形成された基板の主面上に樹脂を塗布し、メサ構造を樹脂によって埋め込む樹脂形成工程と、（２）メサ構造上の樹脂に対してエッチングを行い、樹脂に第１の開口を形成することによりメサ構造の頂部を露出させる樹脂エッチング工程と、（３）メサ構造の頂部及び樹脂を覆う絶縁膜を形成する絶縁膜形成工程と、（４）メサ構造上の絶縁膜に対してエッチングを行い、絶縁膜に第２の開口を形成することによりメサ構造の頂部を再び露出させる絶縁膜エッチング工程と、（５）メサ構造上に電極を形成する電極形成工程とを有し、（６）絶縁膜エッチング工程の際に、光導波方向における第２の開口の一端部及び他端部のうち少なくとも一方を、第１の開口の外部に形成することを特徴とする。   According to a second method of manufacturing an optical semiconductor device according to the present invention, (1) a resin is applied to a main surface of a substrate on which a mesa structure extending in a predetermined optical waveguide direction is formed. A resin forming step embedded with resin; (2) a resin etching step of etching the resin on the mesa structure to form a first opening in the resin to expose the top of the mesa structure; and (3) a mesa. An insulating film forming step of forming an insulating film covering the top of the structure and the resin; and (4) etching the insulating film on the mesa structure to form a second opening in the insulating film, thereby forming the top of the mesa structure. And (5) an electrode forming step for forming an electrode on the mesa structure, and (6) one end of the second opening in the optical waveguide direction during the insulating film etching step. Part and other end While the Kutomo, and forming the outside of the first opening.

この第２の製造方法では、絶縁膜エッチング工程において絶縁膜に第２の開口を形成する際、第２の開口の一端部及び他端部のうち少なくとも一方を、樹脂の第１の開口の外部に形成する。第２の開口の端部をこのような位置に形成することによって、絶縁膜の外側方へ向かう応力Ａ１（図１３参照）が第２の開口の端部に集中したときの集中応力の大きさを低減し、絶縁膜におけるクラックの発生を効果的に抑制することができる。   In the second manufacturing method, when the second opening is formed in the insulating film in the insulating film etching step, at least one of the one end and the other end of the second opening is disposed outside the first opening of the resin. To form. By forming the end portion of the second opening at such a position, the magnitude of the concentrated stress when the stress A1 (see FIG. 13) toward the outside of the insulating film is concentrated on the end portion of the second opening. And the occurrence of cracks in the insulating film can be effectively suppressed.

本発明による光半導体素子の製造方法によれば、樹脂上の絶縁膜におけるクラックの発生を抑制することができる。   According to the method for manufacturing an optical semiconductor element of the present invention, it is possible to suppress the occurrence of cracks in the insulating film on the resin.

図１は、一実施形態に係る製造方法により製造される光半導体素子の例として、マッハツェンダー型の光変調器の構成を示す平面図である。FIG. 1 is a plan view showing a configuration of a Mach-Zehnder type optical modulator as an example of an optical semiconductor element manufactured by a manufacturing method according to an embodiment. 図２は、光変調器のII−II線に沿った断面を示す図である。FIG. 2 is a diagram illustrating a cross section taken along line II-II of the optical modulator. 図３は、一実施形態に係る製造方法の各工程を示す断面図である。Drawing 3 is a sectional view showing each process of a manufacturing method concerning one embodiment. 図４は、一実施形態に係る製造方法の各工程を示す断面図である。Drawing 4 is a sectional view showing each process of a manufacturing method concerning one embodiment. 図５は、一実施形態に係る製造方法の各工程を示す断面図である。Drawing 5 is a sectional view showing each process of a manufacturing method concerning one embodiment. 図６は、一実施形態に係る製造方法の各工程を示す断面図である。Drawing 6 is a sectional view showing each process of a manufacturing method concerning one embodiment. 図７は、絶縁膜エッチング工程後における絶縁膜の形状を示す斜視図であって、光導波方向における開口の一端部付近を示す図である。FIG. 7 is a perspective view showing the shape of the insulating film after the insulating film etching step, and is a view showing the vicinity of one end of the opening in the optical waveguide direction. 図８は、図７に示されるVIII−VIII線に沿った断面を示す図である。FIG. 8 is a view showing a cross section taken along line VIII-VIII shown in FIG. 図９は、絶縁膜エッチング工程後における絶縁膜の形状の変形例を示す斜視図であって、光導波方向における開口の一端部付近を示す図である。FIG. 9 is a perspective view showing a modification of the shape of the insulating film after the insulating film etching step, and is a view showing the vicinity of one end of the opening in the optical waveguide direction. 図１０は、図９に示されるＸ−Ｘ線に沿った断面を示す図である。FIG. 10 is a diagram showing a cross section taken along line XX shown in FIG. 図１１は、図９に示されるXI−XI線に沿った断面を示す図である。FIG. 11 is a view showing a cross section taken along line XI-XI shown in FIG. 図１２は、光半導体素子の構造例を示す断面図である。FIG. 12 is a cross-sectional view showing a structural example of an optical semiconductor element. 図１３は、光半導体素子の製造過程における課題を説明するための斜視図である。FIG. 13 is a perspective view for explaining a problem in the manufacturing process of the optical semiconductor element.

以下、添付図面を参照しながら本発明による光半導体素子の製造方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。   Embodiments of an optical semiconductor device manufacturing method according to the present invention will be described below in detail with reference to the accompanying drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.

（実施の形態）
図１は、本実施形態に係る製造方法により製造される光半導体素子の例として、マッハツェンダー型の光変調器の構成を示す平面図である。また、図２は、この光変調器１ＡのII−II線に沿った断面を示す図である。この光変調器１Ａは、２本の光導波路１０，２０と、入射側分波器３０と、出射側合波器４０と、２つの電極５０，６０とを備えている。光導波路１０及び２０、並びに入射側分波器３０及び出射側合波器４０は、図２に示される共通の半導体基板２の主面２ａ上に形成されている。半導体基板２は、第１導電型（例えばｎ型）の半導体からなる基板であり、半導体基板２としては、例えばｎ型ＩｎＰ基板が好適である。また、図２に示されるように、光変調器１Ａは、半導体基板２の裏面２ｂ上に形成された電極８０を更に備えている。 (Embodiment)
FIG. 1 is a plan view showing a configuration of a Mach-Zehnder type optical modulator as an example of an optical semiconductor element manufactured by the manufacturing method according to the present embodiment. FIG. 2 is a diagram showing a cross section taken along line II-II of the optical modulator 1A. This optical modulator 1 </ b> A includes two optical waveguides 10 and 20, an incident side duplexer 30, an output side multiplexer 40, and two electrodes 50 and 60. The optical waveguides 10 and 20, the incident-side duplexer 30 and the emission-side multiplexer 40 are formed on the main surface 2a of the common semiconductor substrate 2 shown in FIG. The semiconductor substrate 2 is a substrate made of a first conductivity type (for example, n-type) semiconductor, and the semiconductor substrate 2 is preferably an n-type InP substrate, for example. As shown in FIG. 2, the optical modulator 1 </ b> A further includes an electrode 80 formed on the back surface 2 b of the semiconductor substrate 2.

光導波路１０，２０は、入射側分波器３０と出射側合波器４０との間に延設されており、その一端は入射側分波器３０に結合され、他端は出射側合波器４０に結合されている。また、光導波路１０，２０は、その延在方向に交差する方向に並んで配置されている。光導波路１０は、光導波領域１０ａ、位相制御領域１０ｂ及び光導波領域１０ｃを含む。光導波領域１０ａ、位相制御領域１０ｂ及び光導波領域１０ｃは、光導波方向（すなわち光導波路１０の延在方向）にこの順で配列されている。同様に、光導波路２０は、光導波領域２０ａ、位相制御領域２０ｂ及び光導波領域２０ｃを含む。光導波領域２０ａ、位相制御領域２０ｂ及び光導波領域２０ｃは、光導波方向（すなわち光導波路２０の延在方向）にこの順で配列されている。   The optical waveguides 10 and 20 are extended between the incident-side duplexer 30 and the output-side multiplexer 40, one end of which is coupled to the incident-side duplexer 30, and the other end is output-side multiplexed. It is coupled to the container 40. The optical waveguides 10 and 20 are arranged side by side in a direction intersecting with the extending direction. The optical waveguide 10 includes an optical waveguide region 10a, a phase control region 10b, and an optical waveguide region 10c. The optical waveguide region 10a, the phase control region 10b, and the optical waveguide region 10c are arranged in this order in the optical waveguide direction (that is, the extending direction of the optical waveguide 10). Similarly, the optical waveguide 20 includes an optical waveguide region 20a, a phase control region 20b, and an optical waveguide region 20c. The optical waveguide region 20a, the phase control region 20b, and the optical waveguide region 20c are arranged in this order in the optical waveguide direction (that is, the extending direction of the optical waveguide 20).

入射側分波器３０は、外部から光変調器１Ａに入射した入射光Ｌ１を、光導波路１０，２０それぞれに分波する。出射側合波器４０は、光導波路１０，２０それぞれを伝搬した光を合波する。入射側分波器３０及び出射側合波器４０は、例えばＭＭＩカプラによって好適に構成される。   The incident side demultiplexer 30 demultiplexes the incident light L1 incident on the optical modulator 1A from the outside into the optical waveguides 10 and 20, respectively. The emission side multiplexer 40 multiplexes the light propagated through the optical waveguides 10 and 20. The incident side duplexer 30 and the emission side multiplexer 40 are preferably configured by, for example, an MMI coupler.

電極５０は位相制御領域１０ｂ上に形成されており、電極６０は位相制御領域２０ｂ上に形成されている。電極５０，６０それぞれは、ワイヤボンディングのためのボンディングパッド５０ａ，６０ａそれぞれを有している。   The electrode 50 is formed on the phase control region 10b, and the electrode 60 is formed on the phase control region 20b. Each of the electrodes 50 and 60 has bonding pads 50a and 60a for wire bonding.

図２を参照して、位相制御領域１０ｂ付近の構造について説明する。なお、位相制御領域２０ｂ付近の構造も、図２と同様である。位相制御領域１０ｂは、光導波路層１１と、クラッド層１２と、コンタクト層１３とを有している。光導波路層１１は、アンドープ半導体からなる。このアンドープ半導体としては、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、ＡｌＩｎＡｓ及びＧａＩｎＡｓ等を例示することができる。光導波路層１１は、単一の層（バルク層）からなってもよく、井戸層を該井戸層よりバンドギャップが大きいバリア層によって挟み込んだ量子井戸構造を有していてもよい。   A structure near the phase control region 10b will be described with reference to FIG. The structure in the vicinity of the phase control region 20b is the same as that in FIG. The phase control region 10 b includes an optical waveguide layer 11, a cladding layer 12, and a contact layer 13. The optical waveguide layer 11 is made of an undoped semiconductor. Examples of the undoped semiconductor include GaInAsP, AlGaInAs, AlInAs, and GaInAs. The optical waveguide layer 11 may be composed of a single layer (bulk layer), or may have a quantum well structure in which a well layer is sandwiched between barrier layers having a larger band gap than the well layer.

クラッド層１２及びコンタクト層１３は、第２導電型（例えばｐ型）の半導体からなる。クラッド層１２のｐ型半導体としては、例えばｐ型ＩｎＰが好適である。コンタクト層１３のｐ型半導体としては、例えばｐ型ＩｎＧａＡｓが好適である。クラッド層１２及びコンタクト層１３は、所定の光導波方向に延びるメサ構造１４を成している。このメサ構造１４の両側面上には、絶縁膜１５が設けられている。絶縁膜１５は、メサ構造１４の両側面上からメサ構造１４の周囲の半導体基板２上にわたって設けられている。絶縁膜１５は、例えばＳｉＮやＳｉＯ２といったシリコン化合物からなる。絶縁膜１５の厚さは、例えば３００ｎｍである。 The clad layer 12 and the contact layer 13 are made of a second conductivity type (for example, p-type) semiconductor. As the p-type semiconductor of the cladding layer 12, for example, p-type InP is suitable. As the p-type semiconductor of the contact layer 13, for example, p-type InGaAs is suitable. The clad layer 12 and the contact layer 13 form a mesa structure 14 extending in a predetermined optical waveguide direction. Insulating films 15 are provided on both side surfaces of the mesa structure 14. The insulating film 15 is provided from both side surfaces of the mesa structure 14 to the semiconductor substrate 2 around the mesa structure 14. The insulating film 15 is made of a silicon compound such as SiN or SiO 2 . The thickness of the insulating film 15 is, for example, 300 nm.

メサ構造１４の両側面は、誘電体樹脂層９により埋め込まれている。誘電体樹脂層９は、例えばＢＣＢやポリイミドといった樹脂からなり、メサ構造１４の周囲の半導体基板２上に設けられている。半導体基板２の主面２ａを基準とする誘電体樹脂層９の表面の高さは、主面２ａを基準とするメサ構造１４の高さより高い。誘電体樹脂層９の層厚は、例えば２μｍである。誘電体樹脂層９は、メサ構造１４上に開口９ａ（第１の開口）を有する。誘電体樹脂層９の表面及び開口９ａの側面は、絶縁膜１６によって覆われている。絶縁膜１６は、例えばＳｉＮやＳｉＯ２といったシリコン化合物からなる。絶縁膜１６の厚さは、例えば２００ｎｍである。絶縁膜１６は、メサ構造１４上に開口１６ａ（第２の開口）を有する。 Both side surfaces of the mesa structure 14 are embedded with the dielectric resin layer 9. The dielectric resin layer 9 is made of a resin such as BCB or polyimide, for example, and is provided on the semiconductor substrate 2 around the mesa structure 14. The height of the surface of the dielectric resin layer 9 with respect to the main surface 2a of the semiconductor substrate 2 is higher than the height of the mesa structure 14 with respect to the main surface 2a. The layer thickness of the dielectric resin layer 9 is, for example, 2 μm. The dielectric resin layer 9 has an opening 9 a (first opening) on the mesa structure 14. The surface of the dielectric resin layer 9 and the side surface of the opening 9 a are covered with an insulating film 16. The insulating film 16 is made of a silicon compound such as SiN or SiO 2 . The thickness of the insulating film 16 is, for example, 200 nm. The insulating film 16 has an opening 16 a (second opening) on the mesa structure 14.

電極５０は、オーミック電極膜５１と、メッキ配線層５２とを有する。オーミック電極膜５１は、メサ構造１４上に設けられており、メサ構造１４のコンタクト層１３と接触している。オーミック電極膜５１は、例えばＡｕ／Ｚｎ／Ａｕといった積層構造を有する。メッキ配線層５２は、例えばＡｕメッキによって形成される。メッキ配線層５２は、オーミック電極膜５１を完全に覆っており、また誘電体樹脂層９の開口９ａを埋め込んでいる。メッキ配線層５２は、メサ構造１４上から誘電体樹脂層９上にわたって（本実施形態では、オーミック電極膜５１上から絶縁膜１６上にわたって）設けられている。   The electrode 50 includes an ohmic electrode film 51 and a plated wiring layer 52. The ohmic electrode film 51 is provided on the mesa structure 14 and is in contact with the contact layer 13 of the mesa structure 14. The ohmic electrode film 51 has a laminated structure of, for example, Au / Zn / Au. The plated wiring layer 52 is formed by, for example, Au plating. The plated wiring layer 52 completely covers the ohmic electrode film 51 and embeds the opening 9 a of the dielectric resin layer 9. The plated wiring layer 52 is provided from the mesa structure 14 to the dielectric resin layer 9 (in this embodiment, from the ohmic electrode film 51 to the insulating film 16).

以上の構成を備える光変調器１Ａの製造方法について説明する。図３〜図６は、光変調器１Ａの製造方法の各工程を示す断面図であり、図１に示されたII−II断面の製造過程を示している。   A method of manufacturing the optical modulator 1A having the above configuration will be described. 3 to 6 are cross-sectional views showing the respective steps of the method for manufacturing the optical modulator 1A, and show the manufacturing process of the II-II cross section shown in FIG.

まず、図３（ａ）に示されるように、光導波路層１１、クラッド層１２、及びコンタクト層１３を半導体基板２の主面２ａ上に順次成長させる（成長工程）。なお、これらの層１１〜１３の成長は、例えば有機金属気相成長法（ＯＭＶＰＥ；Organo Metaric Vapor Phase Epitaxy）によって好適に行われる。   First, as shown in FIG. 3A, the optical waveguide layer 11, the cladding layer 12, and the contact layer 13 are sequentially grown on the main surface 2a of the semiconductor substrate 2 (growth process). The growth of these layers 11 to 13 is preferably performed by, for example, metal organic vapor phase epitaxy (OMVPE).

次に、図３（ｂ）に示されるように、所定の光導波方向に延びるエッチングマスク７０をコンタクト層１３上に形成する（マスク形成工程）。エッチングマスク７０は、例えば次のようにして形成される。まず、プラズマＣＶＤ法を用いて、ＳｉＮといった絶縁膜をコンタクト層１３上の全面に形成する。次に、この絶縁膜上に通常のフォトリソグラフィ技術を用いて所定の光導波方向に延びるレジストマスクを形成する。そして、このレジストマスクを用いて、絶縁膜に対しプラズマエッチングを施す。こうして、絶縁膜からなるエッチングマスク７０が形成される。   Next, as shown in FIG. 3B, an etching mask 70 extending in a predetermined optical waveguide direction is formed on the contact layer 13 (mask forming step). The etching mask 70 is formed as follows, for example. First, an insulating film such as SiN is formed on the entire surface of the contact layer 13 using a plasma CVD method. Next, a resist mask extending in a predetermined optical waveguide direction is formed on the insulating film using a normal photolithography technique. Then, plasma etching is performed on the insulating film using this resist mask. Thus, an etching mask 70 made of an insulating film is formed.

続いて、図３（ｃ）に示されるように、エッチングマスク７０を用いて、少なくともコンタクト層１３及びクラッド層１２に対してドライエッチングを行い、光導波方向に延びるメサ構造を形成する（メサ形成工程）。本実施形態では、コンタクト層１３、クラッド層１２、光導波路層１１及び半導体基板２の一部をエッチングしており、メサ構造１４は、これらの層１１〜１３及び半導体基板２の一部を含んでいる。本工程では、メサ構造１４をドライエッチング（例えばプラズマエッチング）によって形成することにより、メサ構造１４の側面を半導体基板２の主面２ａに対して垂直に近づけることができるので、光を効率良く閉じ込める為に好適な光導波路層１１の側面が得られる。なお、光導波方向と直交する方向におけるメサ構造１４の幅Ｗ１は、例えば１．５μｍである。   Subsequently, as shown in FIG. 3C, by using the etching mask 70, at least the contact layer 13 and the cladding layer 12 are dry-etched to form a mesa structure extending in the optical waveguide direction (mesa formation). Process). In this embodiment, the contact layer 13, the cladding layer 12, the optical waveguide layer 11, and a part of the semiconductor substrate 2 are etched, and the mesa structure 14 includes these layers 11 to 13 and a part of the semiconductor substrate 2. It is out. In this step, by forming the mesa structure 14 by dry etching (for example, plasma etching), the side surface of the mesa structure 14 can be brought close to the main surface 2a of the semiconductor substrate 2, so that light is efficiently confined. Therefore, the side surface of the suitable optical waveguide layer 11 is obtained. The width W1 of the mesa structure 14 in the direction orthogonal to the optical waveguide direction is, for example, 1.5 μm.

続いて、エッチングマスク７０を除去したのち、図４（ａ）に示されるように、メサ構造１４を覆う絶縁膜１５を形成する（第１の絶縁膜形成工程）。一実施例では、プラズマＣＶＤによってＳｉＮからなる絶縁膜１５を製膜する。続いて、半導体基板２上において、例えばＢＣＢやポリイミドといった樹脂を、メサ構造１４が完全に埋め込まれる程度の厚さにスピン塗布したのち、該樹脂の熱硬化を行う。これにより、誘電体樹脂層９が形成される（樹脂形成工程）。   Subsequently, after removing the etching mask 70, as shown in FIG. 4A, an insulating film 15 covering the mesa structure 14 is formed (first insulating film forming step). In one embodiment, the insulating film 15 made of SiN is formed by plasma CVD. Subsequently, a resin such as BCB or polyimide is spin-coated on the semiconductor substrate 2 to such a thickness that the mesa structure 14 is completely embedded, and then the resin is thermally cured. Thereby, the dielectric resin layer 9 is formed (resin forming step).

続いて、図４（ｂ）に示されるように、通常のフォトリソグラフィ技術を用いて、メサ構造１４上に開口を有するレジストマスク７１を誘電体樹脂層９上に形成する。なお、このレジストマスク７１の開口の幅Ｗ２は、メサ構造１４の幅Ｗ１よりも広く形成され、一実施例では１０μｍである。そして、図５（ａ）に示されるように、レジストマスク７１を用いてメサ構造１４上の誘電体樹脂層９及び絶縁膜１５に対してエッチングを行うことにより、開口９ａを形成し、コンタクト層１３（メサ構造１４の頂部）を露出させる（樹脂エッチング工程）。このエッチング方法としては、例えばプラズマエッチング等のドライエッチングが好適である。プラズマエッチングを行う場合、エッチャントガスとしては、例えばＣＦ４及びＯ２の混合ガスが好適である。 Subsequently, as shown in FIG. 4B, a resist mask 71 having an opening on the mesa structure 14 is formed on the dielectric resin layer 9 by using a normal photolithography technique. Note that the width W2 of the opening of the resist mask 71 is formed wider than the width W1 of the mesa structure 14, and is 10 μm in one embodiment. Then, as shown in FIG. 5 (a), the dielectric resin layer 9 and the insulating film 15 on the mesa structure 14 are etched using the resist mask 71, thereby forming an opening 9a and a contact layer. 13 (the top of the mesa structure 14) is exposed (resin etching step). As this etching method, for example, dry etching such as plasma etching is suitable. When performing plasma etching, for example, a mixed gas of CF 4 and O 2 is suitable as the etchant gas.

続いて、レジストマスク７１を除去したのち、図５（ａ）に示されるように、絶縁膜１６を形成する（第２の絶縁膜形成工程）。絶縁膜１６は、誘電体樹脂層９の表面、開口９ａの側面、及びコンタクト層１３を覆う。一実施例では、プラズマＣＶＤによってＳｉＯ２からなる絶縁膜１６を製膜する。 Subsequently, after removing the resist mask 71, the insulating film 16 is formed as shown in FIG. 5A (second insulating film forming step). The insulating film 16 covers the surface of the dielectric resin layer 9, the side surface of the opening 9 a, and the contact layer 13. In one embodiment, the insulating film 16 made of SiO 2 is formed by plasma CVD.

続いて、図５（ｂ）に示されるように、通常のフォトリソグラフィ技術を用いて、メサ構造１４上に開口を有するレジストマスク７２を、誘電体樹脂層９の表面上及び開口９ａの側面上に形成する。そして、図５（ｃ）に示されるように、レジストマスク７２を用いて、絶縁膜１６をエッチングすることにより開口１６ａを形成する（絶縁膜エッチング工程）。この工程におけるエッチング方法としては、例えばプラズマエッチング等のドライエッチングが好適である。ＳｉＯ２から成る絶縁膜１６に対してプラズマエッチングを行う場合、エッチャントガスとしては、例えばＣＦ４ガスが好適である。この工程ののち、レジストマスク７２を除去する（図６（ａ））。 Subsequently, as shown in FIG. 5B, a resist mask 72 having an opening on the mesa structure 14 is formed on the surface of the dielectric resin layer 9 and on the side surface of the opening 9a by using a normal photolithography technique. To form. Then, as shown in FIG. 5C, the opening 16a is formed by etching the insulating film 16 using the resist mask 72 (insulating film etching step). As an etching method in this step, for example, dry etching such as plasma etching is suitable. When plasma etching is performed on the insulating film 16 made of SiO 2 , for example, CF 4 gas is suitable as the etchant gas. After this step, the resist mask 72 is removed (FIG. 6A).

ここで、図７は、上述した絶縁膜エッチング工程後における絶縁膜１６の形状を示す斜視図であって、光導波方向における開口１６ａの一端部付近を示す図である。また、図８は、図７に示されるVIII−VIII線に沿った断面を示す図である。図７に示されるように、絶縁膜エッチング工程によって形成される開口１６ａは、光導波方向に延びる主部１６ｂと、光導波方向における該主部１６ｂの両端に位置する一端部１６ｃ及び他端部（図示せず）とを有する。光導波方向における一端部１６ｃの長さは、例えば５μｍである。そして、一端部１６ｃは、主部１６ｂと比べて幅広の部分を有する。なお、ここでいう幅広とは、光導波方向と直交する方向における当該部分の幅（図８に示される幅Ｗ３）が、同方向における主部１６ｂの幅（図６（ａ）に示される幅Ｗ４）より広いことを意味する。一実施例では、Ｗ３＝３μｍであり、Ｗ４＝１μｍである。このような部分を一端部１６ｃが有することによって、一端部１６ｃの輪郭の一部に、主部１６ｂの輪郭から拡幅される部分が存在することとなる。一実施例では、図７に示されるように、開口１６ａの一端部１６ｃの輪郭が、所定の曲率半径Ｒを有する１８０°より広角の円弧によって構成されており、この曲率半径Ｒは、主部１６ｂの幅Ｗ４の半分より大きい。   Here, FIG. 7 is a perspective view showing the shape of the insulating film 16 after the insulating film etching step described above, and is a view showing the vicinity of one end of the opening 16a in the optical waveguide direction. FIG. 8 is a view showing a cross section taken along line VIII-VIII shown in FIG. As shown in FIG. 7, the opening 16a formed by the insulating film etching process includes a main portion 16b extending in the optical waveguide direction, and one end portion 16c and the other end portion located at both ends of the main portion 16b in the optical waveguide direction. (Not shown). The length of the one end portion 16c in the optical waveguide direction is, for example, 5 μm. And the one end part 16c has a part wider than the main part 16b. Here, the term “wide” means that the width of the portion in the direction orthogonal to the optical waveguide direction (width W3 shown in FIG. 8) is the width of the main portion 16b in the same direction (width shown in FIG. 6A). W4) means wider. In one embodiment, W3 = 3 μm and W4 = 1 μm. When the one end portion 16c has such a portion, a portion widened from the contour of the main portion 16b exists in a part of the contour of the one end portion 16c. In one embodiment, as shown in FIG. 7, the contour of the one end portion 16 c of the opening 16 a is formed by an arc having a predetermined radius of curvature R greater than 180 °, and the curvature radius R is the main portion. It is larger than half of the width W4 of 16b.

続いて、図６（ｂ）に示されるように、メサ構造１４上に電極５０（位相制御領域２０ｂの場合は電極６０）を形成する（電極形成工程）。具体的には、いわゆるリフトオフ法を用いてメサ構造１４上にオーミック電極膜５１を形成したのち、Ａｕメッキを施すことにより、メッキ配線層５２をオーミック電極膜５１上に形成する。オーミック電極膜５１は、メサ構造１４上に形成された絶縁膜１６の開口１６ａを塞ぐように形成され、メサ構造１４のコンタクト層１３と接触する。メッキ配線層５２は、オーミック電極膜５１を完全に覆い、且つ誘電体樹脂層９の開口９ａを埋め込むように形成される。メッキ配線層５２は、メサ構造１４上から誘電体樹脂層９上にわたって形成される。   Subsequently, as shown in FIG. 6B, an electrode 50 (electrode 60 in the case of the phase control region 20b) is formed on the mesa structure 14 (electrode formation step). Specifically, after forming the ohmic electrode film 51 on the mesa structure 14 by using a so-called lift-off method, the plated wiring layer 52 is formed on the ohmic electrode film 51 by performing Au plating. The ohmic electrode film 51 is formed so as to close the opening 16 a of the insulating film 16 formed on the mesa structure 14 and is in contact with the contact layer 13 of the mesa structure 14. The plated wiring layer 52 is formed so as to completely cover the ohmic electrode film 51 and bury the opening 9 a of the dielectric resin layer 9. The plated wiring layer 52 is formed from the mesa structure 14 to the dielectric resin layer 9.

以上に説明した本実施形態による製造方法では、絶縁膜エッチング工程において絶縁膜１６に開口１６ａを形成する際、光導波方向における開口１６ａの一端部１６ｃの形状を、図７に示されたような形状、すなわち主部１６ｂと比べて幅広の部分を有するような形状とする。これにより、一端部１６ｃにおける輪郭線の長さが図１３のような開口形状と比較して長くなるので、開口１６ａの外側方へ向かう絶縁膜１６の応力が一端部１６ｃに集中したときの集中応力の大きさを低減することができる。したがって、本実施形態による製造方法によれば、絶縁膜１６におけるクラックの発生を効果的に抑制することができる。   In the manufacturing method according to the present embodiment described above, when the opening 16a is formed in the insulating film 16 in the insulating film etching step, the shape of the one end portion 16c of the opening 16a in the optical waveguide direction is as shown in FIG. The shape, that is, a shape having a wider portion than the main portion 16b. As a result, the length of the contour line at the one end portion 16c is longer than that of the opening shape as shown in FIG. 13, so that the concentration when the stress of the insulating film 16 toward the outside of the opening 16a is concentrated on the one end portion 16c. The magnitude of stress can be reduced. Therefore, according to the manufacturing method according to the present embodiment, the generation of cracks in the insulating film 16 can be effectively suppressed.

また、本実施形態のように、開口１６ａの一端部１６ｃの輪郭が、曲率半径Ｒを有する１８０°より広角の円弧によって構成され、曲率半径Ｒは主部１６ｂの幅Ｗ４の半分より大きいことが好ましい。一端部１６ｃがこのような形状を有することによって、一端部１６ｃに集中する応力を均等に分散することができるので、一端部１６ｃに集中する応力をより効果的に低減することができる。   Further, as in the present embodiment, the contour of the one end portion 16c of the opening 16a is configured by an arc having a wider angle than 180 ° having the curvature radius R, and the curvature radius R is larger than half of the width W4 of the main portion 16b. preferable. Since the one end portion 16c has such a shape, the stress concentrated on the one end portion 16c can be evenly dispersed, so that the stress concentrated on the one end portion 16c can be more effectively reduced.

なお、本実施形態では絶縁膜１６の開口１６ａの一端部１６ｃの形状について例示したが、他端部についても一端部１６ｃと同様の形状を有することによって、上述した効果を好適に奏することができる。すなわち、開口１６ａの一端部１６ｃ及び他端部のうち何れか一方のみが図７に示されたような形状を有しても良いし、一端部１６ｃ及び他端部の双方が図７に示されたような形状を有しても良い。   In the present embodiment, the shape of the one end portion 16c of the opening 16a of the insulating film 16 is illustrated. However, the other end portion has the same shape as the one end portion 16c, and thus the above-described effects can be suitably achieved. . That is, only one of the one end 16c and the other end of the opening 16a may have a shape as shown in FIG. 7, and both the one end 16c and the other end are shown in FIG. It may have a shape as described above.

（変形例）
続いて、上述した実施形態の絶縁膜エッチング工程（図５（ｃ））によって形成される、絶縁膜１６の開口１６ａの形状に関する変形例について説明する。なお、本変形例では、絶縁膜エッチング工程以外の工程については上記実施形態と同様なので、詳細な説明を省略する。 (Modification)
Subsequently, a modification regarding the shape of the opening 16a of the insulating film 16 formed by the insulating film etching step (FIG. 5C) of the above-described embodiment will be described. In the present modification, steps other than the insulating film etching step are the same as those in the above embodiment, and thus detailed description thereof is omitted.

図９〜図１１は、本変形例における絶縁膜１６の開口１６ａの形状を示す図である。図９は、絶縁膜エッチング工程後における絶縁膜１６の形状を示す斜視図であって、光導波方向における開口１６ａの一端部付近を示す図である。また、図１０は、図９に示されるＸ−Ｘ線に沿った断面を示す図であり、図１１は、図９に示されるXI−XI線に沿った断面を示す図である。   9-11 is a figure which shows the shape of the opening 16a of the insulating film 16 in this modification. FIG. 9 is a perspective view showing the shape of the insulating film 16 after the insulating film etching process, and is a view showing the vicinity of one end of the opening 16a in the optical waveguide direction. 10 is a diagram showing a cross section taken along the line XX shown in FIG. 9, and FIG. 11 is a diagram showing a cross section taken along the line XI-XI shown in FIG.

図９〜図１１に示されるように、本変形例では、絶縁膜エッチング工程（図５（ｃ）参照）によって形成される開口１６ａが、光導波方向に延びる主部１６ｄと、光導波方向における該主部１６ｄの両端に位置する一端部１６ｅ及び他端部（図示せず）とを有する。そして、光導波方向における開口１６ａの一端部１６ｅを、誘電体樹脂層９の開口９ａの外部に形成する。一実施例では、図９に示されるように、絶縁膜１６の開口１６ａを、誘電体樹脂層９の開口９ａの端部を超えるように光導波方向に延伸させる。開口９ａの端縁からの開口１６ａの延伸距離は、例えば５μｍである。その結果、開口１６ａの一端部１６ｅは、光導波方向において誘電体樹脂層９の開口９ａの端部の外側に位置することとなる。   As shown in FIGS. 9 to 11, in this modification, the opening 16 a formed by the insulating film etching step (see FIG. 5C) has a main portion 16 d extending in the optical waveguide direction, and in the optical waveguide direction. It has one end 16e and the other end (not shown) located at both ends of the main portion 16d. Then, one end 16 e of the opening 16 a in the optical waveguide direction is formed outside the opening 9 a of the dielectric resin layer 9. In one embodiment, as shown in FIG. 9, the opening 16 a of the insulating film 16 is extended in the optical waveguide direction so as to exceed the end of the opening 9 a of the dielectric resin layer 9. The extension distance of the opening 16a from the edge of the opening 9a is, for example, 5 μm. As a result, the one end 16e of the opening 16a is located outside the end of the opening 9a of the dielectric resin layer 9 in the optical waveguide direction.

本変形例による製造方法では、絶縁膜エッチング工程において、絶縁膜１６の開口１６ａを上述したような形状とする。誘電体樹脂層９の開口９ａの外部では、絶縁膜１６に生じる応力（開口１６ａの外側方へ向かう応力）が弱くなるので、一端部１６ｅにおける集中応力の大きさを低減することができる。したがって、本変形例によれば、絶縁膜１６におけるクラックの発生を効果的に抑制することができる。   In the manufacturing method according to this modification, in the insulating film etching step, the opening 16a of the insulating film 16 is shaped as described above. Since the stress generated in the insulating film 16 (stress toward the outside of the opening 16a) is weak outside the opening 9a of the dielectric resin layer 9, the concentration stress at the one end portion 16e can be reduced. Therefore, according to this modification, the generation of cracks in the insulating film 16 can be effectively suppressed.

なお、本変形例では絶縁膜１６の開口１６ａの一端部１６ｅの形状について例示したが、他端部についても一端部１６ｅと同様の形状を有することによって、上述した効果を好適に奏することができる。すなわち、開口１６ａの一端部１６ｅ及び他端部のうち何れか一方のみが図９に示されたような形状を有しても良いし、一端部１６ｅ及び他端部の双方が図９に示されたような形状を有しても良い。   In this modification, the shape of the one end portion 16e of the opening 16a of the insulating film 16 is illustrated. However, the other end portion has the same shape as the one end portion 16e, and thus the above-described effects can be suitably achieved. . That is, only one of the one end 16e and the other end of the opening 16a may have a shape as shown in FIG. 9, and both the one end 16e and the other end are shown in FIG. It may have a shape as described above.

本発明による光半導体素子の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述した実施形態では、ＩｎＰ系化合物半導体によって構成される光半導体素子を製造する際に本発明を適用した例を示したが、本発明は、他の種々の半導体によって構成される光半導体素子を製造する際にも適用可能である。   The method for manufacturing an optical semiconductor device according to the present invention is not limited to the above-described embodiment, and various other modifications are possible. For example, in the above-described embodiment, an example in which the present invention is applied when manufacturing an optical semiconductor element composed of an InP-based compound semiconductor has been described. However, the present invention is an optical semiconductor composed of other various semiconductors. The present invention can also be applied when manufacturing an element.

また、上述した実施形態では、本発明の方法によって製造される光半導体素子としてマッハツェンダー型の光変調器を例示したが、本発明による製造方法は、メサ構造が樹脂によって埋め込まれる構造を備える種々の光半導体素子に適用可能である。   In the above-described embodiment, the Mach-Zehnder type optical modulator is exemplified as the optical semiconductor element manufactured by the method of the present invention. However, the manufacturing method according to the present invention has various structures having a mesa structure embedded with resin. It can be applied to the optical semiconductor device.

また、上述した実施形態では、絶縁膜の開口の端部が主部と比べて幅広の部分を有する例と、絶縁膜の開口の端部を樹脂の開口の外部に形成する例とをそれぞれ説明したが、絶縁膜の開口の端部が樹脂の開口の外部に形成され、且つ、絶縁膜の開口の端部が主部と比べて幅広の部分を有する場合には、絶縁膜におけるクラックの発生を顕著に抑制することができる。   In the above-described embodiments, an example in which the end of the opening of the insulating film has a portion wider than the main part and an example in which the end of the opening of the insulating film is formed outside the resin opening are described. However, when the end of the opening of the insulating film is formed outside the opening of the resin and the end of the opening of the insulating film has a portion wider than the main part, cracks are generated in the insulating film. Can be remarkably suppressed.

１Ａ…光変調器、２…半導体基板、２ａ…主面、２ｂ…裏面、９…誘電体樹脂層、９ａ…開口、１０，２０…光導波路、１０ａ，２０ａ…光導波領域、１０ｂ，２０ｂ…位相制御領域、１０ｃ，２０ｃ…光導波領域、１１…光導波路層、１２…クラッド層、１３…コンタクト層、１４…メサ構造、１５，１６…絶縁膜、１６ａ…開口、１６ｂ，１６ｄ…主部、１６ｃ，１６ｅ…一端部、３０…入射側分波器、４０…出射側合波器、５０，６０，８０…電極、５０ａ，６０ａ…ボンディングパッド、５１…オーミック電極膜、５２…メッキ配線層、７０…エッチングマスク、７１，７２…レジストマスク、Ｌ１…入射光。   DESCRIPTION OF SYMBOLS 1A ... Optical modulator, 2 ... Semiconductor substrate, 2a ... Main surface, 2b ... Back surface, 9 ... Dielectric resin layer, 9a ... Opening, 10, 20 ... Optical waveguide, 10a, 20a ... Optical waveguide region, 10b, 20b ... Phase control region, 10c, 20c ... optical waveguide region, 11 ... optical waveguide layer, 12 ... cladding layer, 13 ... contact layer, 14 ... mesa structure, 15, 16 ... insulating film, 16a ... opening, 16b, 16d ... main part , 16c, 16e ... one end, 30 ... incident side duplexer, 40 ... exit side multiplexer, 50, 60, 80 ... electrode, 50a, 60a ... bonding pad, 51 ... ohmic electrode film, 52 ... plated wiring layer , 70 ... Etching mask, 71 and 72 ... Resist mask, L1 ... Incident light.

Claims (3)

所定の光導波方向に延びるメサ構造が主面上に形成された基板の前記主面上に樹脂を塗布し、前記メサ構造を前記樹脂によって埋め込む樹脂形成工程と、
前記メサ構造上の前記樹脂に対してエッチングを行い、前記樹脂に第１の開口を形成することにより前記メサ構造の頂部を露出させる樹脂エッチング工程と、
前記メサ構造の頂部及び前記樹脂を覆う絶縁膜を形成する絶縁膜形成工程と、
前記メサ構造上の前記絶縁膜に対してエッチングを行い、前記絶縁膜に第２の開口を形成することにより前記メサ構造の頂部を再び露出させる絶縁膜エッチング工程と、
前記メサ構造上に電極を形成する電極形成工程と
を有し、
前記第２の開口が、前記光導波方向に延びる主部と、前記光導波方向における該主部の両端に位置する一端部及び他端部とを有し、前記一端部及び他端部のうち少なくとも一方が、前記主部と比べて幅広の部分を有することを特徴とする、光半導体素子の製造方法。 A resin forming step of applying a resin on the main surface of the substrate on which the mesa structure extending in a predetermined optical waveguide direction is formed on the main surface, and embedding the mesa structure with the resin;
Etching the resin on the mesa structure, and forming a first opening in the resin to expose the top of the mesa structure; and
An insulating film forming step of forming an insulating film covering the top of the mesa structure and the resin;
Etching the insulating film on the mesa structure, and forming a second opening in the insulating film to re-expose the top of the mesa structure; and
Forming an electrode on the mesa structure,
The second opening has a main portion extending in the optical waveguide direction, and one end and the other end located at both ends of the main portion in the optical waveguide direction. At least one has a part wider than the said main part, The manufacturing method of the optical semiconductor element characterized by the above-mentioned. 前記第２の開口の前記一端部及び他端部のうち少なくとも一方の輪郭が、所定の曲率半径を有する１８０°より広角の円弧によって構成されており、
前記所定の曲率半径が前記主部の幅の半分より大きいことを特徴とする、請求項１に記載の光半導体素子の製造方法。 The outline of at least one of the one end portion and the other end portion of the second opening is configured by an arc having a wider angle than 180 ° having a predetermined radius of curvature,
2. The method of manufacturing an optical semiconductor element according to claim 1, wherein the predetermined radius of curvature is larger than half of the width of the main part. 所定の光導波方向に延びるメサ構造が主面上に形成された基板の前記主面上に樹脂を塗布し、前記メサ構造を前記樹脂によって埋め込む樹脂形成工程と、
前記メサ構造上の前記樹脂に対してエッチングを行い、前記樹脂に第１の開口を形成することにより前記メサ構造の頂部を露出させる樹脂エッチング工程と、
前記メサ構造の頂部及び前記樹脂を覆う絶縁膜を形成する絶縁膜形成工程と、
前記メサ構造上の前記絶縁膜に対してエッチングを行い、前記絶縁膜に第２の開口を形成することにより前記メサ構造の頂部を再び露出させる絶縁膜エッチング工程と、
前記メサ構造上に電極を形成する電極形成工程と
を有し、
前記絶縁膜エッチング工程の際に、前記光導波方向における前記第２の開口の一端部及び他端部のうち少なくとも一方を、前記第１の開口の外部に形成することを特徴とする、光半導体素子の製造方法。 A resin forming step of applying a resin on the main surface of the substrate on which the mesa structure extending in a predetermined optical waveguide direction is formed on the main surface, and embedding the mesa structure with the resin;
Etching the resin on the mesa structure, and forming a first opening in the resin to expose the top of the mesa structure; and
An insulating film forming step of forming an insulating film covering the top of the mesa structure and the resin;
Etching the insulating film on the mesa structure, and forming a second opening in the insulating film to re-expose the top of the mesa structure; and
Forming an electrode on the mesa structure,
In the insulating film etching step, at least one of the one end and the other end of the second opening in the optical waveguide direction is formed outside the first opening. Device manufacturing method.
JP2011180662A 2011-08-22 2011-08-22 Manufacturing method of optical semiconductor element Withdrawn JP2013044794A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011180662A JP2013044794A (en) 2011-08-22 2011-08-22 Manufacturing method of optical semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011180662A JP2013044794A (en) 2011-08-22 2011-08-22 Manufacturing method of optical semiconductor element

Publications (1)

Publication Number Publication Date
JP2013044794A true JP2013044794A (en) 2013-03-04

Family

ID=48008781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011180662A Withdrawn JP2013044794A (en) 2011-08-22 2011-08-22 Manufacturing method of optical semiconductor element

Country Status (1)

Country Link
JP (1) JP2013044794A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110914745A (en) * 2017-08-01 2020-03-24 三菱电机株式会社 Method for manufacturing optical semiconductor element and optical semiconductor element
CN110970411A (en) * 2018-09-28 2020-04-07 住友电气工业株式会社 Semiconductor device and method of manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110914745A (en) * 2017-08-01 2020-03-24 三菱电机株式会社 Method for manufacturing optical semiconductor element and optical semiconductor element
CN110970411A (en) * 2018-09-28 2020-04-07 住友电气工业株式会社 Semiconductor device and method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP5598297B2 (en) Semiconductor light modulation device and manufacturing method thereof
JP6209843B2 (en) Method for manufacturing semiconductor modulator, semiconductor modulator
JP2010263153A (en) Semiconductor integrated optical device, and method of making the same
US6521476B2 (en) Method for manufacturing a semiconductor optical functional device
JP6365357B2 (en) Manufacturing method of optical semiconductor device
JP6205826B2 (en) Semiconductor optical device manufacturing method
JP5212605B2 (en) Semiconductor laser device and manufacturing method thereof
JP2013044793A (en) Manufacturing method of optical semiconductor element
JP2013115161A (en) Optical semiconductor device
JP2020155715A (en) Optical semiconductor element and method for manufacturing the same
JP2003347674A (en) Semiconductor laser device and manufacturing method therefor
JP2013044794A (en) Manufacturing method of optical semiconductor element
JP5257281B2 (en) Semiconductor device and manufacturing method thereof
JP2013016648A (en) Method for manufacturing semiconductor optical integrated element
CN110731035B (en) Semiconductor device and method for manufacturing semiconductor device
JP5957856B2 (en) Semiconductor integrated device
US8731344B2 (en) Method for manufacturing semiconductor optical modulator and semiconductor optical modulator
JPWO2019026943A1 (en) Optical semiconductor device manufacturing method and optical semiconductor device
JPH05251812A (en) Distributed-feedback semiconductor laser with quantum well structured optical modulator and manufacture thereof
JP2013250527A (en) Semiconductor mach-zehnder modulator and manufacturing method of semiconductor mach-zehnder modulator
CN111684344B (en) Optical semiconductor element and method for manufacturing the same
JP7056440B2 (en) Manufacturing method of optical semiconductor device
JP2010230978A (en) Optical semiconductor device and method of manufacturing the same
JP2009182249A (en) Method of manufacturing semiconductor optical device
US8697464B2 (en) Method of manufacturing optical semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141104