JP2011018952A

JP2011018952A - Sspa matching circuit

Info

Publication number: JP2011018952A
Application number: JP2009160398A
Authority: JP
Inventors: Hiroshi Ito; 博史伊藤; Katsuyoshi Ishida; 克義石田
Original assignee: Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd
Priority date: 2009-07-07
Filing date: 2009-07-07
Publication date: 2011-01-27

Abstract

PROBLEM TO BE SOLVED: To solve the problem of a conventional matching method of SSPA output and input circuits: when expected characteristics cannot be obtained, there is a need to change the length and width of a microstrip line connected to an output of an FET1 and an input of an FET2 for matching, and there is a need to change the outer shape of a PCB and the shape of a casing, thereby remarkably increasing cost.SOLUTION: When expected characteristics cannot be obtained, the length of a resonant electrode connected to input and output of an FET is changed to improve the characteristics, there is no need to change a casing and trial cost can be reduced. Also, the length of the resonant electrode is made little longer than a design value for trimming, thereby easily obtaining desired characteristics.

Description

本発明はマイクロ波の増幅回路等の入出力回路に適した整合回路に関する。 The present invention relates to a matching circuit suitable for an input / output circuit such as a microwave amplifier circuit.

マイクロ波のＳＯＬＩＤＳＴＡＴＥＰＯＷＥＲＡＭＰＬＩＦＩＥＲ（以降ＳＳＰＡと称す）の整合は、直流バイアス回路および直流バイアス等のＤＣ成分をカットし、高周波成分だけを取り出す回路（ＤＣカット回路）を含めて設計を行う必要がある。 SOLID STATE POWER AMPLIFIER (hereinafter referred to as SSPA) matching of microwaves must be designed including a DC bias circuit and a circuit that cuts out DC components such as DC bias and extracts only high frequency components (DC cut circuit). is there.

ＤＣカット回路としては、図１のようなマイクロストリップライン１１と１７のギャップ１６を形成し、この部分に積層チップコンデンサ１２を半田付け１３した回路がある。マイクロストリップライン１１と１７は、裏面にグランド電極１５の形成された低誘電率エポキシ基板１４の表面に形成されている。またＤＣカット回路として、図２のような１／４波長の長さのマイクロストリップライン共振電極２１および２２を用いた回路もある。これらの詳細については特許文献１特開昭６２−２６３７０１に記載されているとおりである。 As a DC cut circuit, there is a circuit in which a gap 16 between microstrip lines 11 and 17 as shown in FIG. 1 is formed, and a multilayer chip capacitor 12 is soldered 13 to this portion. The microstrip lines 11 and 17 are formed on the surface of the low dielectric constant epoxy substrate 14 having the ground electrode 15 formed on the back surface. As a DC cut circuit, there is a circuit using microstrip line resonance electrodes 21 and 22 having a quarter wavelength as shown in FIG. Details thereof are as described in JP-A-62-263701.

また、ＳＳＰＡの増幅回路の出力回路と入力回路の整合は、図３のように、使用する周波数において利得が最大になるようにＦＥＴ１３１の出力とＦＥＴ２３５の入力に接続されているマイクロストリップライン３６および３７の線路長３２および線路幅３３を変化させるのが一般的である。
本発明は、図４に示すように、マイクロストリップライン４１および４４に共振電極４９および５０を用いたＤＣカット回路４２を利用して、ＳＳＰＡの整合をとるものである。 Further, the matching between the output circuit and the input circuit of the amplifier circuit of the SSPA is performed by a microstrip line connected to the output of the FET1 31 and the input of the FET2 35 so that the gain is maximized at the used frequency as shown in FIG. In general, the line length 32 and the line width 33 of 36 and 37 are changed.
As shown in FIG. 4, the present invention uses the DC cut circuit 42 using the resonance electrodes 49 and 50 for the microstrip lines 41 and 44 to achieve the SSPA matching.

特開昭６２−２６３７０１JP 62-263701 A

従来のＳＳＰＡの出力回路と入力回路の整合方法では、ＳＳＰＡの評価において期待した特性が得られなかった場合、図３に示すＦＥＴ１３１の出力とＦＥＴ２３５の入力に接続されているマイクロストリップライン３６および３７の線路長３２および線路幅３３を変化させて整合させる変更が必要であった。この方法では期待した特性が得られない場合、PCB外形、筐体外形の変更が必要になり、整合のために変更が必要になる場合は大幅なコストアップが発生した。 In the conventional matching method of the output circuit and the input circuit of the SSPA, when the expected characteristics are not obtained in the evaluation of the SSPA, the microstrip line 36 connected to the output of the FET1 31 and the input of the FET2 35 shown in FIG. And the line length 32 and the line width 33 of 37 need to be changed to be matched. If the expected characteristics could not be obtained with this method, it was necessary to change the PCB outline and chassis outline, and if changes were required for alignment, a significant cost increase occurred.

そこで本発明は、ＳＳＰＡの評価において希望する特性が得られなかった場合でも、PCB外形、筐体外形の変更が必要のないＳＳＰＡ整合回路を提供することを目的としている。 Accordingly, an object of the present invention is to provide an SSPA matching circuit that does not require a change in the PCB outer shape and the housing outer shape even when desired characteristics are not obtained in the evaluation of the SSPA.

入力回路に接続されるストリップラインの先端開放端と、出力回路に接続されるストリップラインの先端開放端とに、各々１／４波長の長さを持つ共振電極を形成すると共に、両共振電極を並列配置して入力側と出力側を前記電極で結合して、前記電極の長さを変えることにより希望する特性を得る Resonance electrodes each having a length of ¼ wavelength are formed on the open end of the strip line connected to the input circuit and the open end of the strip line connected to the output circuit. Arrange the input side and output side in parallel and connect the electrodes with the electrodes, and change the length of the electrodes to obtain the desired characteristics

本発明に係るＳＳＰＡ整合回路は次に列挙する効果がある。
ＳＳＰＡ評価で期待した特性が得られなかった場合、共振電極の線路長の変更のみで特性改善ができ、筐体の変更は必要ではなく、試作費用を削減できる。また、共振電極の線路長を設計値より少し長めにしておき、トリミングすることにより簡単に希望する特性にすることができる。 The SSPA matching circuit according to the present invention has the following effects.
If the expected characteristics are not obtained in the SSPA evaluation, the characteristics can be improved only by changing the line length of the resonant electrode, the case is not changed, and the cost of trial production can be reduced. Further, the desired characteristic can be easily achieved by trimming the line length of the resonant electrode slightly longer than the design value.

従来の積層コンデンサを使用したＤＣカット回路DC cut circuit using conventional multilayer capacitor 従来のマイクロストリップラインによるＤＣカット回路DC cut circuit with conventional microstrip line 従来のＳＳＰＡの整合回路Conventional SSPA matching circuit 本発明の整合回路Matching circuit of the present invention 本発明の整合回路の利得特性Gain characteristics of matching circuit of the present invention

本発明のＳＳＰＡ整合回路を図４に示す。ＤＣカット回路４７をＦＥＴ１４２とＦＥＴ２４８間に配置している。図４において、マイクロストリップライン４１はＦＥＴ１４７の出力に接続されている。また、マイクロストリップライン４４はＦＥＴ２４８の入力に接続されている。 The SSPA matching circuit of the present invention is shown in FIG. A DC cut circuit 47 is arranged between the FET1 42 and the FET2 48. In FIG. 4, the microstrip line 41 is connected to the output of the FET1 47. Microstrip line 44 is also connected to the input of FET248.

マイクロストリップライン４１は先端開放端に形成されたおよそ１／４波長の長さをもつ共振電極４９を持ち、マイクロストリップライン４４も先端開放端に形成されたおよそ１／４波長の長さをもつ共振電極５0を持ち、これら共振電極４９と５0は平行して配置している。 The microstrip line 41 has a resonance electrode 49 having a length of about 1/4 wavelength formed at the open end of the tip, and the microstrip line 44 has a length of about 1/4 wavelength formed at the open end of the tip. A resonance electrode 50 is provided, and these resonance electrodes 49 and 50 are arranged in parallel.

また、厳密にはＦＥＴ１４７の入力、ＦＥＴ２４８の出力にもＤＣカット回路を含んだマイクロストリップライン４５および４６がつながる。 Strictly speaking, microstrip lines 45 and 46 including a DC cut circuit are connected to the input of FET1 47 and the output of FET2 48, respectively.

通常、ＤＣカット回路４２では、共振電極４９および５0は使用する周波数に対して１／４波長の長さである。本発明を実施したＳＳＰＡ利得特性の実施例を図５に示す。共振電極４９および５0を周波数Aに対して１／４波長の長さにした時の利得特性を実線５１で示す。 Normally, in the DC cut circuit 42, the resonant electrodes 49 and 50 are 1/4 wavelength long with respect to the frequency used. An example of the SSPA gain characteristic embodying the present invention is shown in FIG. The solid line 51 shows the gain characteristics when the resonant electrodes 49 and 50 are made ¼ wavelength long with respect to the frequency A.

また、共振電極を１／４波長からずらした時の利得特性を点線５２で示す。共振電極を１／４波長からずらすことにより、ＳＳＰＡの利得特性を変化させることができる。 Further, the dotted line 52 indicates the gain characteristic when the resonance electrode is shifted from the quarter wavelength. By shifting the resonance electrode from the quarter wavelength, the gain characteristic of the SSPA can be changed.

従って、希望する利得特性が得られなかった場合、図４に示すＦＥＴ間の長さ６１の変更を実施する必要はなくなる。また、共振電極４９および５0の長さを１／４波長の長さより長くしておき、共振電極の長さをトリミングすることにより希望する利得を最適化できるので、プリント基板の大幅変更や筐体の変更をしなくて済み、試作費用の低減が可能となる。 Therefore, when the desired gain characteristic is not obtained, it is not necessary to change the length 61 between the FETs shown in FIG. In addition, since the desired gain can be optimized by making the length of the resonant electrodes 49 and 50 longer than the length of the quarter wavelength and trimming the length of the resonant electrode, it is possible to greatly change the printed circuit board and the housing. Therefore, it is possible to reduce the cost of trial production.

１１、１７、２３、２４、３６、３７、４１、４４、４５、４６マイクロストリップライン
１２積層チップコンデンサ
１３半田付け
１４低誘電率エポキシ基板
１５裏面にグランド電極
１６ギャップ
２１、２２、４９、５0 共振電極
３１、４７ＦＥＴ１
３２線路長
３３線路幅
３４ＤＣカットコンデンサ
３５、４８ＦＥＴ２
４２ＤＣカット回路
５１共振電極の長さを１／４波長にした時
５２共振電極の長さを１／４波長からずらした時
５３周波数Ａ
５４周波数Ｂ
５５利得
６１ＦＥＴ間の長さ

11, 17, 23, 24, 36, 37, 41, 44, 45, 46 Microstrip line 12 Multilayer chip capacitor 13 Soldering 14 Low dielectric constant epoxy substrate 15 Ground electrode 16 on back surface Gap 21, 22, 49, 50 Resonance Electrodes 31, 47 FET1
32 Line length 33 Line width 34 DC cut capacitor 35, 48 FET2
42 DC cut circuit 51 When the length of the resonant electrode is ¼ wavelength 52 When the length of the resonant electrode is shifted from the ¼ wavelength 53 Frequency A
54 Frequency B
55 Gain 61 Length between FETs

Claims

A resonant electrode having a length of ¼ wavelength is formed at each of the open end of the strip line connected to the input circuit and the open end of the strip line connected to the output circuit, and both resonant electrodes are An SSPA matching circuit characterized in that the input side and the output side are coupled in parallel by the electrodes and the length of the electrodes is changed.