JP2011014286A - Plasma display panel and method of manufacturing the same, and plasma display device - Google Patents

Plasma display panel and method of manufacturing the same, and plasma display device Download PDF

Info

Publication number
JP2011014286A
JP2011014286A JP2009155460A JP2009155460A JP2011014286A JP 2011014286 A JP2011014286 A JP 2011014286A JP 2009155460 A JP2009155460 A JP 2009155460A JP 2009155460 A JP2009155460 A JP 2009155460A JP 2011014286 A JP2011014286 A JP 2011014286A
Authority
JP
Japan
Prior art keywords
electron emission
discharge
protective layer
plasma display
mgo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2009155460A
Other languages
Japanese (ja)
Inventor
Shunsuke Mori
俊介 森
Toshiaki Kusunoki
敏明 楠
Kirin Ka
希倫 何
Keizo Suzuki
敬三 鈴木
Tatsuhiko Kawasaki
龍彦 川▲崎▼
Yoshiaki Mikami
佳朗 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2009155460A priority Critical patent/JP2011014286A/en
Priority to PCT/JP2010/050842 priority patent/WO2010084968A1/en
Publication of JP2011014286A publication Critical patent/JP2011014286A/en
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a protective layer technology which enables a high resolution plasma display panel to achieve both a reduction of address discharge delay time throughout a wide temperature range and a reduced voltage fluctuation by suppressing a reduction of wall charges during a rest period, leading to a realization of stable address discharge and high contrast.SOLUTION: The protective layer includes MgO containing impurity element, and actual priming electron emission source numbers in MgO are ≥1.4x10/cell and ≤8.1x10/cell. The protective layer is formed by using MgO containing the priming electron emission source in this range, so that the reduction of the address discharge delay time is reduced as well as the voltage fluctuation during the rest period is reduced. The stable address discharge is possible in the high resolution plasma display panel, thereby a high contrast plasma display device is obtained.

Description

本発明は、プラズマディスプレイパネル(Plasma Display Panel:以下、PDPとも称する)及びプラズマディスプレイ装置に関し、特に、高精細なプラズマディスプレイパネルに適用して有効な技術に関する。   The present invention relates to a plasma display panel (hereinafter also referred to as PDP) and a plasma display device, and more particularly to a technique that is effective when applied to a high-definition plasma display panel.

PDPは、動画性能が良い、視野角が広い、大型化が容易という特徴を有するフラットパネルディスプレイの一つである。PDPは、その構造と駆動方法の違いからDC(直流)型とAC(交流)型に分類される。このうちAC型のAC面放電型PDPは、構造の単純さと高信頼性のため、最も実用化の進んでいる方式である。   The PDP is one of flat panel displays having features of good moving image performance, a wide viewing angle, and easy enlargement. PDPs are classified into a DC (direct current) type and an AC (alternating current) type because of the difference in structure and driving method. Among them, the AC type AC surface discharge type PDP is the most practically used system because of its simple structure and high reliability.

一般的なボックス構造を有するAC面放電型PDPは大きく前面板と背面板で構成され、放電空間を挟んで前面板と背面板が対向配置され、放電空間には放電ガスが封入されている。放電ガスには、He−Xe、Ne−Xe、He−Ne−Xe等の混合ガスが用いられる。   An AC surface discharge type PDP having a general box structure is mainly composed of a front plate and a back plate, the front plate and the back plate are arranged opposite to each other with the discharge space interposed therebetween, and a discharge gas is sealed in the discharge space. A mixed gas such as He—Xe, Ne—Xe, or He—Ne—Xe is used as the discharge gas.

背面板は背面基板上に形成されたストライプ状のアドレス電極(以下、A電極とも称す)と、アドレス電極を覆う誘電体層と、誘電体層上に形成されて放電距離維持と隣接セル間のクロストークを防止し放電セルを形成する隔壁と、各隔壁間に形成された赤色、緑色と青色の各色に発光する蛍光体層とでなる。蛍光体層は放電により発生した紫外線で励起し、赤(R)、緑(G)、青(B)の各色に発光する蛍光体からなる。   The back plate is a striped address electrode (hereinafter also referred to as A electrode) formed on the back substrate, a dielectric layer covering the address electrode, and formed on the dielectric layer to maintain a discharge distance and between adjacent cells. The barrier ribs prevent crosstalk and form discharge cells, and the phosphor layers that emit light in red, green, and blue colors formed between the barrier ribs. The phosphor layer is made of a phosphor that is excited by ultraviolet rays generated by discharge and emits light in red (R), green (G), and blue (B) colors.

前面板は前面基板上にアドレス電極と交差するようにストライプ状のサステイン電極(以下、X電極とも称す)とスキャン電極(以下、Y電極とも称す)の対からなる表示電極が複数形成される。表示電極は透明電極、とバス電極、とで構成される。表示電極は誘電体層で覆われ、誘電体層の表面上には保護層が形成される。   The front plate is formed with a plurality of display electrodes made of pairs of stripe-like sustain electrodes (hereinafter also referred to as X electrodes) and scan electrodes (hereinafter also referred to as Y electrodes) so as to intersect the address electrodes on the front substrate. The display electrode includes a transparent electrode and a bus electrode. The display electrode is covered with a dielectric layer, and a protective layer is formed on the surface of the dielectric layer.

この保護層には、放電ガスのイオン衝撃による誘電体層の保護と二次電子放出及び壁電荷保持といった特性を有することが要求される。PDPでは、これらの特性を併せ持つ酸化マグネシウム(以下、MgOと記す)を主成分とする材料が広く用いられている。   This protective layer is required to have characteristics such as protection of the dielectric layer by ion bombardment of the discharge gas, secondary electron emission, and wall charge retention. In PDP, a material mainly composed of magnesium oxide (hereinafter referred to as MgO) having these characteristics is widely used.

PDPにおける一般的な画像の階調表示方式としてADS(Address Display-Period Separation)がある。ADS方式では、1TVフィールド(1/60s)を所定の輝度比を有する複数のサブフィールドに分割し、それらのサブフィールドを画像に応じて選択的に発光させ、輝度の違いにより階調を表現している。さらにサブフィールドは、リセット期間、アドレス期間、サステイン期間で構成される。リセット期間では、マトリクス配列された全ての放電セル内の壁電圧をほぼ均一に揃えるため、サステイン放電電極対間に放電開始電圧以上のサステイン電圧を印加し、全ての放電セルでリセット放電を行う。アドレス期間では、全ての放電セルのうちの点灯すべき放電セルのみに、適量の壁電荷を生成するアドレス放電を行う。サステイン期間では、その壁電荷を利用して表示データの階調値に応じた回数のサステイン放電(表示放電)を行う。   As a general image gradation display method in the PDP, there is ADS (Address Display-Period Separation). In the ADS system, one TV field (1/60 s) is divided into a plurality of subfields having a predetermined luminance ratio, and these subfields are selectively made to emit light according to an image, and gradations are expressed by differences in luminance. ing. Further, the subfield includes a reset period, an address period, and a sustain period. In the reset period, in order to make the wall voltages in all the discharge cells arranged in a matrix substantially uniform, a sustain voltage higher than the discharge start voltage is applied between the sustain discharge electrode pairs, and reset discharge is performed in all the discharge cells. In the address period, address discharge that generates an appropriate amount of wall charges is performed only on the discharge cells to be lit among all the discharge cells. In the sustain period, sustain discharge (display discharge) is performed a number of times according to the gradation value of the display data using the wall charges.

このPDPを用いたプラズマディスプレイ装置は、デジタル放送等の高品位な画質に対応した画像表示装置としての期待が高まっており、高精細化、高輝度化、高コントラスト化等の高画質化が要求されている。また、黒ノイズの発生率低減といった表示画像の信頼性も要求されている。   The plasma display device using this PDP is expected as an image display device corresponding to high-quality image quality such as digital broadcasting, and high image quality such as high definition, high brightness, and high contrast is required. Has been. In addition, display image reliability such as a reduction in the occurrence rate of black noise is also required.

PDPの高精細化は画素ピッチ及び放電セルサイズを小さくすることにより達成される。高輝度化は発光効率の増加やサステイン放電の回数を多くすることにより達成される。高コントラスト化には、サステイン放電回数が異なるサブフィールド数を増加させることと、リセット放電等の表示放電に寄与しない放電を低減して黒表示時の輝度を低下させることにより達成される。   High definition of the PDP is achieved by reducing the pixel pitch and the discharge cell size. Higher brightness can be achieved by increasing luminous efficiency and increasing the number of sustain discharges. Higher contrast is achieved by increasing the number of subfields with different numbers of sustain discharges and reducing the luminance during black display by reducing discharges that do not contribute to display discharge such as reset discharge.

各サブフィールドのアドレス期間は、PDPのスキャンライン数とアドレスパルス幅で決定される。アドレスパルス幅は、アドレス電圧を印加してからアドレス放電が起こるまでのアドレス放電遅れ時間t(以下、放電遅れ時間とも記す)を考慮して設定される。このとき、アドレス放電遅れ時間tに対してアドレスパルス幅が不十分であると、アドレス電圧を印加している間にアドレス放電が起こらない。そのため、その後のサステイン放電が行われないといった誤放電による黒ノイズが発生する。更に高精細化では画素数の増加に伴いスキャンライン数が増加する。これにより、高精細なPDPでは、各TVフィールドにおけるアドレス期間の割合が増加し、高輝度化、高コントラスト化において重要であるサステイン期間の割合が減少する。 The address period of each subfield is determined by the number of PDP scan lines and the address pulse width. The address pulse width is set in consideration of an address discharge delay time t d (hereinafter also referred to as a discharge delay time) from when the address voltage is applied until the address discharge occurs. At this time, when the address pulse width for the address discharge delay time t d is insufficient, it does not occur address discharge between the application of the address voltage. Therefore, black noise is generated due to erroneous discharge such that subsequent sustain discharge is not performed. Furthermore, in the case of higher definition, the number of scan lines increases with the increase in the number of pixels. Thereby, in the high-definition PDP, the ratio of the address period in each TV field is increased, and the ratio of the sustain period that is important in increasing the brightness and the contrast is decreased.

このアドレス放電遅れ時間tはPDPの高効率化にも関係する。高性能のテレビ装置としてPDP装置の高発光効率化を目的とするPDP構造の改善検討が進められており、Neを主成分とする放電ガス中のXeガスの組成比を増加させ、発生するXe分子線を積極的に利用しようとする検討が盛んに行われている。通常、放電ガス中のキセノンガス組成比(5%程度)より多い組成比領域でこうしたPDPの発光高効率化を達成する検討がなされている。しかし、Xe分圧を増大させると、放電開始電圧の上昇と放電遅れ時間の増大といった問題が起こることも知られている。 The address discharge delay time t d is also related to the efficiency of the PDP. As a high-performance television device, an improvement study of the PDP structure for the purpose of increasing the light emission efficiency of the PDP device is underway, and the Xe gas generated by increasing the composition ratio of the Xe gas in the discharge gas mainly containing Ne. study to try to actively use the 2 molecular beam has been actively conducted. In general, studies have been made to achieve such high emission efficiency of the PDP in a composition ratio region larger than the xenon gas composition ratio (about 5%) in the discharge gas. However, it is also known that when the Xe partial pressure is increased, problems such as an increase in discharge start voltage and an increase in discharge delay time occur.

以上から、PDPの高性能化を実現するためにはアドレス放電遅れ時間t及びアドレス期間を短縮することが必須である。この放電遅れ時間及びアドレス期間を短縮するには、大きく2つの方法がある。アドレス期間を短くするには、大きく2つの方法がある。1つはデータドライバICを増加させる方法である。例えばデータドライバICを2倍にし、パネルの上下でスキャンラインを2分割して同時にスキャンをするデュアルスキャン方式に変えると、見かけ上のアドレス期間が半減する。しかし、デュアルスキャン方式ではデータドライバIC等の駆動に関係する回路数の増加や配線が複雑となり、生産性やコストの点で問題がある。 From the above, in order to achieve the performance of the PDP, it is essential to shorten the address discharge delay time t d and the address period. There are two main methods for shortening the discharge delay time and the address period. There are two main methods for shortening the address period. One is a method of increasing the data driver IC. For example, if the data driver IC is doubled and the scan line is divided into two at the top and bottom of the panel and the scan is simultaneously changed to the dual scan method, the apparent address period is halved. However, the dual scan method has a problem in terms of productivity and cost due to an increase in the number of circuits related to driving of the data driver IC and the like and complicated wiring.

もう1つはアドレス放電遅れ時間tを短縮し、アドレスパルス幅を短くする方法である。アドレス放電遅れ時間tは、Y電極、X電極とA電極の印加電圧とリセット放電後の残留壁電荷に依存する形成遅れ時間t、並びに、放電の種火となる電子(プライミング電子)が保護層から放出されるまでの統計遅れ時間(以下、プライミング電子の放出時定数とも記す)tの和で構成される。保護層のプライミング電子放出特性が良好であるならば、統計遅れ時間t及びアドレス放電遅れ時間tを短縮することができ、安定したアドレス放電を行うことができる。 The other is to reduce the address discharge delay time t d, is a method of shortening the address pulse width. Address discharge delay time t d is, Y electrodes, X electrodes and applied voltage and formation delay time depending on the residual wall charges after the reset discharge of the A electrodes t f, and the electrons become discharge pilot light (priming electrons) statistical delay time until released from the protective layer (hereinafter, also referred to as a release time constant of the priming electrons) consists of the sum of t s. If priming electron emission characteristics of the protective layer is excellent, it is possible to reduce the statistical delay time t s and the address discharge delay time t d, it is possible to perform a stable address discharge.

このアドレス放電遅れ時間tの短縮を実現するために、保護層であるMgOの技術開発が行われている。MgOの技術開発は、MgO中に不純物元素を添加する技術と、保護層上にMgO結晶体等の微粒子からなる層を設ける技術の二つに大きく分けることができる。 In order to realize shortening of the address discharge delay time t d, technical development of the MgO is being performed is a protective layer. Technological development of MgO can be broadly divided into two techniques: a technique of adding an impurity element in MgO and a technique of providing a layer made of fine particles such as MgO crystals on the protective layer.

MgO中に不純物元素を添加する技術としては、例えば特許文献1では不純物元素としてシリコン(以下、Siと記す)が、特許文献2、特許文献3では不純物元素としてスカンジウム(以下、Scと記す)が記載されており、最適とされるMgOに対する各添加元素の濃度についても記載されている。   As a technique for adding an impurity element into MgO, for example, in Patent Document 1, silicon (hereinafter referred to as Si) is used as the impurity element, and in Patent Document 2 and Patent Document 3, scandium (hereinafter referred to as Sc) is used as the impurity element. It also describes the concentration of each additive element with respect to MgO, which is optimal.

保護層上にMgO結晶体等の微粒子からなる層を設ける技術としては、例えば、特許文献4に記載されている。   For example, Patent Document 4 discloses a technique for providing a layer made of fine particles such as MgO crystal on the protective layer.

特開平10−334809号公報JP-A-10-334809 特開2006−169636号公報JP 2006-169636 A 特開2006−207013号公報JP 2006-207013 A 特開2006−54160号公報JP 2006-54160 A WO2005/098890AWO2005 / 098890A

IDW‘06、PDP2−4 2006年、p359〜362IDW '06, PDP2-4 2006, p359-362 IDW‘08、PDP3−3 2008年、p1869〜1872IDW'08, PDP3-3 2008, p. 1869-1872

しかしながら、保護層であるMgOによる放電遅れの対策は、未だ十分になされているとは言い難い現状にある。MgO中に不純物元素を添加する技術に関して、特許文献1ではMgOにSiを添加することで誤放電の発生がある程度抑制できるが、PDP特性の改善において不十分であることが、例えば、特許文献5に記載されている。   However, it is difficult to say that countermeasures against discharge delay due to MgO as a protective layer are still sufficiently taken. Regarding the technique of adding an impurity element into MgO, in Patent Document 1, generation of erroneous discharge can be suppressed to some extent by adding Si to MgO, but it is insufficient in improving PDP characteristics. It is described in.

更に、PDPの動作保証温度は製造メーカによっては、最低温度0℃、更に好ましくは−15℃、最高温度で60℃、更に好ましくは80℃と温度幅がある。そこで、本発明者らは、−10℃〜60℃の広い温度範囲で放電遅れ時間の評価を行った。本発明者らがMgOにSiを添加する技術について検討した結果、放電遅れ時間には温度依存性があり、低温領域では放電遅れ時間が増大することが明らかになっている。そのため、MgOへのSi添加方法が適当でない場合、広い温度範囲で安定したアドレス放電を行うためには、アドレス期間を十分に長くする必要があり、高画質化において重要であるサステイン期間の確保が困難となる。   Furthermore, the guaranteed operating temperature of the PDP has a temperature range of a minimum temperature of 0 ° C., more preferably −15 ° C., a maximum temperature of 60 ° C., more preferably 80 ° C., depending on the manufacturer. Therefore, the present inventors evaluated the discharge delay time in a wide temperature range of −10 ° C. to 60 ° C. As a result of studies on the technique of adding Si to MgO by the present inventors, it has been clarified that the discharge delay time is temperature-dependent and the discharge delay time increases in a low temperature region. Therefore, when the Si addition method to MgO is not appropriate, it is necessary to sufficiently lengthen the address period in order to perform stable address discharge in a wide temperature range, and it is necessary to secure a sustain period that is important in improving image quality. It becomes difficult.

本発明者らは、MgOにScを添加する技術についても−10℃〜60℃の広い温度範囲で放電遅れ時間を評価した結果、放電遅れ時間には温度依存性があり、特に放電遅れ測定前の最後の放電から放電遅れ測定までの時間(以下、休止期間またはtと称す)が長く、高温で駆動させると、放電遅れ時間が増大することが明らかになっている。そのため、MgOにSiを添加する技術と同様に、MgOへのSc添加方法が適当でない場合、広い温度範囲で安定したアドレス放電を行うためには、アドレス期間を十分に長くする必要がある。 As a result of evaluating the discharge delay time in a wide temperature range of −10 ° C. to 60 ° C. with respect to the technique of adding Sc to MgO, the inventors of the present invention have a temperature dependency, and particularly before the discharge delay measurement. last time from discharge to discharge delay measurements (hereinafter, rest referred to as period or t i) it is long, when driving at a high temperature, that the discharge delay time increases are revealed. Therefore, as in the technique of adding Si to MgO, when the method of adding Sc to MgO is not appropriate, it is necessary to sufficiently lengthen the address period in order to perform stable address discharge in a wide temperature range.

以上の特許文献1から3の技術では、これらのMgOに添加する不純物元素の濃度についても示している。しかし、本発明者らが検討した結果、同じような濃度であっても、成膜条件によって放電遅れ時間が異なることが分かっている。成膜条件がMgO中の不純物元素の活性化率、即ち、不純物元素がMgO中に統計遅れに関係するプライミング電子放出源を形成する確率に大きく作用していることが分かる。   The techniques of Patent Documents 1 to 3 described above also show the concentration of the impurity element added to these MgO. However, as a result of studies by the present inventors, it has been found that the discharge delay time varies depending on the film forming conditions even at the same concentration. It can be seen that the film forming conditions greatly affect the activation rate of the impurity element in MgO, that is, the probability that the impurity element forms a priming electron emission source related to statistical delay in MgO.

そのため、活性化率が低い成膜条件では、所望の放電遅れ時間を実現するために不純物元素を多量にMgOへ添加する必要がある。しかしながら、MgOへの不純物元素の多量添加は、MgO中での欠陥や偏析、クラックの発生原因となり、MgOの結晶構造及びスパッタ耐性や電気特性等に悪影響を及ぼす場合がある。更に、多量の不純物元素の使用は、不純物元素に関係する材料コストを増大させることになる。   For this reason, it is necessary to add a large amount of impurity element to MgO in order to realize a desired discharge delay time under film formation conditions with a low activation rate. However, addition of a large amount of an impurity element to MgO causes defects, segregation, and cracks in MgO, and may adversely affect the crystal structure, sputtering resistance, electrical characteristics, and the like of MgO. Furthermore, the use of large amounts of impurity elements increases material costs associated with the impurity elements.

保護層上にMgO結晶体等の微粒子からなる層を設ける技術に関しては、特許文献4で微粒子の特性や粒径を制御することで放電遅れが改善することが示されている。   Regarding the technique of providing a layer made of fine particles such as MgO crystal on the protective layer, Patent Document 4 shows that the discharge delay is improved by controlling the characteristics and particle size of the fine particles.

しかしながら、このような技術では、保護層上に微粒子からなる層を形成するために、PDPの製造工程において複雑なプロセスを追加する必要があり、材料を含む製造コストや歩留まりの面で課題がある。   However, in such a technique, in order to form a layer made of fine particles on the protective layer, it is necessary to add a complicated process in the manufacturing process of the PDP, and there are problems in terms of manufacturing cost including materials and yield. .

更に、本発明者らが評価した結果、保護層上にMgO結晶体等の微粒子からなる層を設ける技術は放電遅れを改善するが、PDPの発光高効率化を目的として放電ガス中のキセノンガス組成比を高めた場合に、放電時のイオン衝撃による保護層であるMgOのスパッタが促進され、PDPの動作保証時間(製品寿命)の短縮や各特性に関する信頼性を著しく低下させる場合がある。また、20℃以上の高温動作時において、黒ノイズや不点灯ラインの出現といった現象の発生頻度が増加することが明らかになっている。この高温動作時のPDP特性の悪化は、MgO中に不純物元素を添加する技術に関しても、MgOに対する不純物元素の濃度が閾値以上であると同様に生じる。   Furthermore, as a result of the evaluation by the present inventors, the technique of providing a layer made of fine particles such as MgO crystals on the protective layer improves the discharge delay, but the xenon gas in the discharge gas is aimed at improving the light emission efficiency of the PDP. When the composition ratio is increased, the sputtering of MgO, which is a protective layer due to ion bombardment at the time of discharge, is promoted, and there are cases where the operation guarantee time (product life) of the PDP is shortened and the reliability related to each characteristic is remarkably lowered. It has also been clarified that the occurrence frequency of black noise and the appearance of non-lighting lines increases during high temperature operation of 20 ° C. or higher. The deterioration of the PDP characteristics during high-temperature operation occurs similarly to the technique of adding an impurity element in MgO if the concentration of the impurity element with respect to MgO is equal to or higher than a threshold value.

この原因の一つとして、リセット放電終了後からアドレス電圧を印加するまでの休止期間t中に、アドレス電極(A電極)を覆う誘電体層及び蛍光体層の放電空間側表面とスキャン電極(Y電極)を覆う誘電体層及び保護層の放電空間側表面との電圧差(即ち、A−Y電極間の放電空間に印加される電圧)VAYが減少することが考えられ、この現象について非特許文献1などで報告されている。以下、休止期間t中の電圧差VAYの減少量を電圧変動ΔVAYと記す。 One of the causes, during the suspension period t i from after the reset discharge ends until applies address voltage, the discharge space side surface of the dielectric layer and the phosphor layer covering the address electrodes (A electrodes) and scan electrodes ( The voltage difference between the dielectric layer covering the Y electrode) and the surface of the protective layer on the discharge space side (that is, the voltage applied to the discharge space between the A-Y electrodes) V AY is considered to decrease. Non-Patent Document 1 and the like are reported. Hereinafter, the decrease of the voltage difference V AY dormant period t i referred to as voltage variation [Delta] V AY.

電圧変動ΔVAYの要因として、リセット放電終了後からアドレス電圧を印加するまでの間に保護層から放出されたプライミング電子が、放電空間側表面の壁電荷を打ち消していると考えられている。非特許文献1によれば、プライミング電子による休止期間t中の電圧変動ΔVAYは、300〜10000V/sであると記載されている。 As a factor of the voltage fluctuation ΔV AY , it is considered that priming electrons emitted from the protective layer between the end of the reset discharge and the application of the address voltage cancel the wall charge on the discharge space side surface. According to Non-Patent Document 1, the voltage fluctuation [Delta] V AY dormant by priming electrons period t i is described as being 300~10000V / s.

この電圧変動ΔVAYは、アドレス電圧印加時に放電空間に印加される実効的な電圧を低下させる。そのため、所定の電圧が放電空間に印加されなくなることでアドレス放電を失敗し、誤放電が発生し易くなる。 This voltage variation ΔV AY reduces the effective voltage applied to the discharge space when the address voltage is applied. For this reason, when a predetermined voltage is not applied to the discharge space, the address discharge fails and erroneous discharge is likely to occur.

したがって、アドレス放電遅れ時間tを短縮するだけでなく、休止期間t中の電圧変動ΔVAYを抑制する保護層技術が必要である。 Therefore, not only shorten the address discharge delay time t d, it is necessary to suppress the protective layer technology voltage variation [Delta] V AY dormant period t i.

本発明の目的は、広い温度範囲においてアドレス放電遅れ時間tの短縮と、休止期間t中の壁電荷の減少及び電圧変動ΔVAYの抑制を両立することにより、安定したアドレス放電と高コントラストなPDPを実現する保護層技術を提供することにある。 An object of the present invention, a wide and shortening the address discharge delay time t d in the temperature range, by both inhibiting the decrease of the wall charges in the rest period t i and voltage variations [Delta] V AY, stable address discharge and high contrast It is to provide a protective layer technology that realizes a PDP.

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

すなわち、代表的な実施の形態によるプラズマディスプレイ装置は、一対の基板が対向に配置されて放電空間を形成し、一方の基板上に複数の電極と前記電極上に誘電体層と前記誘電体層を覆う保護層が形成され、前記放電空間には放電ガスが充填されたPDPと、前記PDPの表示面全体の帯電状態を揃えるリセット期間、表示放電を行う放電セルを選択するアドレス期間、表示放電を行うサステイン期間からなる駆動方法を実現する駆動装置とを有する。   That is, a plasma display device according to a typical embodiment forms a discharge space by arranging a pair of substrates to face each other, a plurality of electrodes on one substrate, a dielectric layer on the electrode, and the dielectric layer A PDP filled with a discharge gas in the discharge space, a reset period for aligning the charged state of the entire display surface of the PDP, an address period for selecting a discharge cell for performing display discharge, and display discharge And a driving device that realizes a driving method including a sustain period for performing the above.

前記PDPは具体的には、前面板とそれに対向する背面板との間の空間が背面板に設けられた隔壁によって区画され、前記空間には放電ガスが充填されている。前記前面板は、第1基板と、前記第1基板上に設けられた表示電極対と、前記表示電極対を覆う第1誘電体層と、前記第1誘電体層上に保護層を設けている。また、前記背面板は、第2基板と、前記第2基板上に設けられたアドレス電極と、前記アドレス電極を覆う第2誘電体層と、前記第2誘電体層上に設けられた前記隔壁と、前記空間に接し、前記第2誘電体層上に設けられた蛍光体層とを有している。   Specifically, in the PDP, a space between the front plate and the back plate facing the PDP is partitioned by a partition provided on the back plate, and the space is filled with a discharge gas. The front plate includes a first substrate, a display electrode pair provided on the first substrate, a first dielectric layer covering the display electrode pair, and a protective layer on the first dielectric layer. Yes. The back plate includes a second substrate, an address electrode provided on the second substrate, a second dielectric layer covering the address electrode, and the partition provided on the second dielectric layer. And a phosphor layer in contact with the space and provided on the second dielectric layer.

ここで、上記課題を解決するために、前記保護層が伝導帯底部から400〜1200meVの深さ(即ち、伝導帯底部から価電子帯に向かって400〜1200meVのエネルギー範囲)に、本質的な物性値であるプライミング電子放出源の実効数(以下、単に実効数とも記す)の総数Neeを1.1×10個/セル以上8.1×10個/セル以下(具体的には、1.1×10個/セル以上5.4×10個/セル以下、または、1.4×10個/セル以上8.1×10個/セル以下)含むことを特徴とした。 Here, in order to solve the above-mentioned problem, the protective layer has an intrinsic depth of 400 to 1200 meV from the bottom of the conduction band (that is, an energy range of 400 to 1200 meV from the bottom of the conduction band to the valence band). The total number Nee of the effective number of priming electron emission sources (hereinafter also simply referred to as effective number), which is a physical property value, is 1.1 × 10 6 cells / cell or more and 8.1 × 10 6 cells / cell or less (specifically, 1.1 × 10 6 cells / cell to 5.4 × 10 6 cells / cell or 1.4 × 10 6 cells / cell to 8.1 × 10 6 cells / cell) did.

この前記プライミング電子放出源は、前記保護層の主成分をMgOとして、前記MgOに不純物元素を添加することで形成される。この主成分である前記MgO中に含まれる前記不純物元素の少なくとも1種がScであることを特徴とした。ここで、主成分であるMgO中に含まれるSc濃度は45質量ppm以上735質量ppm以下(具体的には、45質量ppm以上520質量ppm以下、または、55質量ppm以上735質量ppm以下)であることを特徴とした。   The priming electron emission source is formed by using MgO as a main component of the protective layer and adding an impurity element to the MgO. At least one of the impurity elements contained in the main component MgO is Sc. Here, the Sc concentration contained in MgO as a main component is 45 mass ppm or more and 735 mass ppm or less (specifically, 45 mass ppm or more and 520 mass ppm or less, or 55 mass ppm or more and 735 mass ppm or less). It is characterized by being.

また、前記保護層の主成分をMgOとして、前記MgOに不純物元素を添加することで形成される。ここで、主成分である前記MgO中に含まれる前記不純物元素は、Si、アルミニウム(以下、Alと記す)、イットリウム(以下、Yと記す)、セリウム(以下、Ceと記す)、カルシウム(以下、Caと記す)、ランタン(以下、Laと記す)、サマリウム(以下、Smと記す)、錫(以下、Snと記す)及び水素(以下、Hと記す)で構成される材料群の中から選択される少なくとも1種の元素であることを特徴とした。   Further, the protective layer is formed by using MgO as a main component and adding an impurity element to the MgO. Here, the impurity element contained in the main component MgO is Si, aluminum (hereinafter referred to as Al), yttrium (hereinafter referred to as Y), cerium (hereinafter referred to as Ce), calcium (hereinafter referred to as “Al”). , Ca), lanthanum (hereinafter referred to as La), samarium (hereinafter referred to as Sm), tin (hereinafter referred to as Sn) and hydrogen (hereinafter referred to as H). It is characterized by being at least one element selected.

また、前記保護層が前記不純物元素を添加した蒸着源ペレットを、圧力勾配型プラズマガン(以下、プラズマガンとも記す)で蒸着することにより形成されることを特徴とした。ここで、前記蒸着を水(HO)を含む雰囲気下で行うことを特徴とした。更に、前記蒸着を酸素(O)を含む雰囲気下で行うことを特徴とした。 The protective layer may be formed by depositing a deposition source pellet to which the impurity element is added with a pressure gradient plasma gun (hereinafter also referred to as a plasma gun). Here, the vapor deposition is performed in an atmosphere containing water (H 2 O). Further, the vapor deposition is performed in an atmosphere containing oxygen (O 2 ).

また、前記PDPにおいて、前記放電ガスは、組成比8%以上となる量でXeを含んで構成されたガスであることを特徴とした。組成比とは、放電ガスがXeガスを含み、前記放電ガスのモル濃度をngとし、前記Xeガスのモル濃度をnXgとし、前記放電ガス中のXeモル濃度比をaXeとし、Xeモル濃度比aXe=nXg/ngとして表される。   Further, the PDP is characterized in that the discharge gas is a gas containing Xe in an amount of a composition ratio of 8% or more. The composition ratio means that the discharge gas contains Xe gas, the molar concentration of the discharge gas is ng, the molar concentration of the Xe gas is nXg, the Xe molar concentration ratio in the discharge gas is aXe, and the Xe molar concentration ratio It is expressed as aXe = nXg / ng.

上記課題において、アドレス放電遅れ時間tは形成遅れ時間tとの統計遅れ時間tの和で表されることから、アドレス放電遅れ時間tの短縮は統計遅れ時間tを短縮することで実現される。 In the above problem, since the address discharge delay time t d that is expressed by the sum of the statistical delay time t s of the formation delay time t f, the shortening of the address discharge delay time t d to shorten the statistical delay time t s It is realized with.

この統計遅れ時間tは、保護層のプライミング電子放出特性(以下、電子放出特性とも記す)に関係していることから、測定する以外にも保護層中のプライミング電子放出源のエネルギー状態密度からも得ることができる。 The statistical delay time t s is the priming electron emission characteristics of the protective layer (hereinafter, also referred to as electron emission characteristic) because it is related to, the energy state density of the priming electron emission source in the protective layer in addition to measuring Can also be obtained.

エネルギー状態密度は、アドレス放電遅れ時間tから統計遅れ時間tを分離し、プライミング電子放出特性の計測条件依存性を解析することにより決定される。解析システム及び解析方法の概略は以下のとおりであり、解析方法は非特許文献2に記載されている。詳細については後で説明する。 Energy state density separates the statistical delay time t s the address discharge delay time t d, is determined by analyzing the measurement condition dependency of priming electron emission characteristics. The outline of the analysis system and the analysis method is as follows, and the analysis method is described in Non-Patent Document 2. Details will be described later.

(1)休止期間t、温度Tの計測条件に対するアドレス放電遅れ時間tの計測データを入力する。 (1) The measurement data of the address discharge delay time t d with respect to the measurement conditions of the pause period t i and the temperature T is input.

(2)各休止期間tと温度Tに対する計測データをもとに、アドレス放電遅れ時間毎の累積数を計算し、放電確率頻度と既放電確率を算出する。 (2) Based on the measurement data for each pause period t i and temperature T, the cumulative number for each address discharge delay time is calculated, and the discharge probability frequency and the already discharged probability are calculated.

(3)統計遅れ時間tに関係するプライミング電子の電子放出時定数t exp(t,T)を算出する。 (3) statistical delay time t s when priming electrons of the electron emission related to constant t s exp (t i, T) is calculated.

(4)電子放出源のエネルギー状態密度の関数を設定し、エネルギー状態密度に対する活性化エネルギーの平均値、分散値と実効数の探索範囲と探索幅を設定する。   (4) A function of the energy state density of the electron emission source is set, and an average value, a dispersion value, and an effective number search range and search width of the activation energy with respect to the energy state density are set.

(5)電子放出源のエネルギー状態密度とウインドウ関数のエネルギーに対する重なり積分によりプライミング電子の電子放出時定数ts th(t,T)を算出する。 (5) The electron emission time constant t s th (t i , T) of the priming electrons is calculated by the overlap integral with respect to the energy state density of the electron emission source and the energy of the window function.

(6)休止期間tと温度Tの計測条件の総数に対して、計測データから求めたt exp(t,T)と計算から求めたt th(t,T)の平均二乗誤差が最小となる活性化エネルギーの平均値、分散値と実効数を決定する。 (6) Mean square of t s exp (t i , T) obtained from the measurement data and t s th (t i , T) obtained from the calculation with respect to the total number of measurement conditions of the suspension period t i and the temperature T The average value, dispersion value, and effective number of activation energies that minimize the error are determined.

これにより、一つまたは複数の電子放出源のエネルギー状態密度を解析することができる。更に、(5)により電子放出源のエネルギー状態密度から各計測条件に対するプライミング電子の電子放出時定数t th(t,T)を算出することもできる。 Thereby, the energy state density of one or a plurality of electron emission sources can be analyzed. Furthermore, the electron emission time constant t s th (t i , T) for each measurement condition can be calculated from the energy state density of the electron emission source from (5).

休止期間tの間の電圧変動ΔVAYは、保護層から放出されるプライミング電子放出量Nemに関係する。単位時間当たりに放出されるプライミング電子量は、プライミング電子の放出時定数tの逆数で与えられる。PDPの温度Tを一定として休止期間ti中のプライミング電子放出量Nemは、 Voltage variation [Delta] V AY between the rest period t i is related to the priming electron emission amount N em emitted from the protective layer. Priming amount of electrons emitted per unit time is given by the inverse of the discharge time constant t s of priming electrons. With the temperature T of the PDP being constant, the priming electron emission amount N em during the rest period t i is

Figure 2011014286
Figure 2011014286

で与えられる。放出される電荷Qemは電気素量qを用いて、 Given in. The electric charge Q em to be emitted is expressed using the elementary quantity q.

Figure 2011014286
Figure 2011014286

で与えられる。リセット放電により形成される壁電荷が、A電極側の誘電体層及び蛍光体層表面が正で、Y電極側の誘電体層及び保護層表面が負であるとすると、保護層から放出される電荷Qemは、A電極側の誘電体層及び蛍光体層表面に到達すると考える。この結果、A電極側の誘電体層及び蛍光体層表面の壁電荷が−Qemだけ、Y電極側の誘電体層及び保護層表面の壁電荷がQemだけ減少する。 Given in. Wall charges formed by reset discharge are emitted from the protective layer, assuming that the surface of the dielectric layer and phosphor layer on the A electrode side is positive and the surface of the dielectric layer and protective layer on the Y electrode side is negative. It is considered that the charge Q em reaches the surface of the dielectric layer and the phosphor layer on the A electrode side. As a result, the wall charges on the surface of the dielectric layer and phosphor layer on the A electrode side are reduced by −Q em , and the wall charge on the surface of the dielectric layer and protective layer on the Y electrode side is reduced by Q em .

1つの放電セルにおけるA電極側とY電極側の静電容量をC、Cとすると、プライミング電子放出による壁電荷の変動に伴う電圧変動ΔVAYは、 The capacitance of the A electrode side and the Y electrode side of one discharge cell C A, when the C Y, the voltage fluctuation [Delta] V AY accompanying variation in the wall charges due to priming electron emission,

Figure 2011014286
Figure 2011014286

で表され、プライミング電子放出量Nemに関係する。更に、電圧差VAYが大きければ、放出されたプライミング電子は、放電空間において放電ガスを電離し、保護層から二次電子が放電空間へ放出され、電圧変動ΔVAYを増大させることもある。 And is related to the priming electron emission amount N em . Furthermore, if the voltage difference V AY is large, the emitted priming electrons ionize the discharge gas in the discharge space, and secondary electrons are emitted from the protective layer to the discharge space, which may increase the voltage fluctuation ΔV AY .

プライミング電子放出量Nemは、MgO中のトラップ準位に起因するプライミング電子放出源の実行数Neeに依存する。プライミング電子放出源となるトラップ準位は、不純物元素をMgO中に添加することで形成できることから、プライミング電子放出量Nemは実効数Nee及び不純物濃度を調整することで制御できる。 従来品のMgOでは、高温で動作させたときに、1TVフィールドに相当する休止期間t=16msでは、電圧変動ΔVAYによる黒ノイズが実用上問題のない程度である。そこでプライミング電子放出量Nemの上限値は、休止期間t=16msにおける電圧変動ΔVAY及びプライミング電子放出量Nemについて従来品のMgOで規格化し、各条件での電圧変動ΔVAYが1以下となる値である。 The priming electron emission amount N em depends on the number of priming electron emission sources N ee caused by the trap level in MgO. Since the trap level serving as the priming electron emission source can be formed by adding an impurity element into MgO, the priming electron emission amount N em can be controlled by adjusting the effective number N ee and the impurity concentration. In the conventional product MgO, when operated at a high temperature, the black noise due to the voltage fluctuation ΔV AY is not practically problematic in the rest period t i = 16 ms corresponding to 1 TV field. Therefore the upper limit of the priming electron emission amount N em is normalized by the conventional product MgO for rest period t i = voltage fluctuations in 16 ms [Delta] V AY and priming electron emission N em, voltage variation [Delta] V AY of each condition 1 below Is the value.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

すなわち、代表的な実施の形態によれば、本願において開示されるプライミング電子放出源の実効数Nee、jで形成された保護層をPDPに用いることにより、広い温度範囲において統計遅れ時間t及びアドレス放電遅れ時間tを短縮し、休止期間t中の電圧変動ΔVAYを抑制することで、高精細なPDPにおいて安定したアドレス放電と高コントラストを実現することができる。 That is, according to a typical embodiment, the effective number N ee priming electron emission source disclosed in the present application, by using a protective layer formed by j in PDP, statistical delay time in a wide temperature range t s In addition, by reducing the address discharge delay time t d and suppressing the voltage fluctuation ΔV AY during the pause period t i , stable address discharge and high contrast can be realized in a high-definition PDP.

本発明者らが検討したAC面放電型PDPの要部を模式的に示す分解斜視図である。It is a disassembled perspective view which shows typically the principal part of AC surface discharge type PDP which the present inventors examined. 図1の放電セルのx−z平面の断面図である。It is sectional drawing of the xz plane of the discharge cell of FIG. 図1の放電セルのy−z平面の断面図である。It is sectional drawing of the yz plane of the discharge cell of FIG. 図1のPDPを用いたプラズマディスプレイ装置の構成を示す説明図である。It is explanatory drawing which shows the structure of the plasma display apparatus using PDP of FIG. 図1のPDPにおいて、階調表示方式であるADSにおける1フィールドとサブフィールドの構成を説明するための図である。FIG. 2 is a diagram for explaining a configuration of one field and subfield in ADS that is a gradation display method in the PDP of FIG. 1. 図4中のアドレス期間において、放電セルを選択してアドレス放電させる駆動方法を説明するための図である。FIG. 5 is a diagram for explaining a driving method for selecting a discharge cell and performing address discharge in the address period in FIG. 4. 本発明の前提としてアドレス放電遅れ時間の計測に用いた電圧波形を示す図である。It is a figure which shows the voltage waveform used for the measurement of the address discharge delay time as a premise of this invention. 本発明の前提として検討したアドレス放電遅れ時間の計測データに対する累積数、及び、既放電確率を用いた統計遅れ時間と形成遅れ時間の解析方法を示す図である。It is a figure which shows the accumulated number with respect to the measurement data of the address discharge delay time examined as a premise of this invention, and the analysis method of the statistical delay time and formation delay time using the already-discharge probability. 本発明で用いた電子放出特性の解析システム及び解析方法において、その構成及び手順の一例を示すブロック図である。It is a block diagram which shows an example of the structure and procedure in the analysis system and analysis method of the electron emission characteristic used by this invention. 本発明で用いた電子放出特性の解析システム及び解析方法において、その解析システムのハードウエア構成の一例を示すブロック図である。FIG. 2 is a block diagram illustrating an example of a hardware configuration of an analysis system in an analysis system and an analysis method for electron emission characteristics used in the present invention. 本発明で用いた電子放出特性の解析システム及び解析方法において、既放電確率を用いたプライミング電子の電子放出時定数解析の説明図である。It is explanatory drawing of the electron emission time-constant analysis of the priming electron using the already discharge probability in the analysis system and analysis method of the electron emission characteristic used by this invention. 本発明で用いた電子放出特性の解析システム及び解析方法において、本発明の前提として検討したアドレス放電遅れ時間の計測データから求めたプライミング電子の電子放出時定数を示すプロット図である。It is a plot figure which shows the electron emission time constant of the priming electron calculated | required from the measurement data of the address discharge delay time examined as a premise of the present invention in the electron emission characteristic analysis system and analysis method used in the present invention. 本発明で用いた電子放出特性の解析システム及び解析方法において、休止期間と温度に対するウインドウ関数が最大となるエネルギーを示す図である。It is a figure which shows the energy in which the window function with respect to an idle period and temperature becomes the maximum in the analysis system and analysis method of the electron emission characteristic used by this invention. 本発明で用いた電子放出特性の解析システム及び解析方法において、電子放出源のエネルギー状態密度とウインドウ関数のエネルギー重なり積分の説明図である。It is explanatory drawing of the energy overlap density of the energy state density of an electron emission source and a window function in the analysis system and analysis method of the electron emission characteristic used by this invention. 本発明で用いた電子放出特性の解析システム及び解析方法において、活性化エネルギーの平均値、分散値と実効数の探索範囲と探索幅を示す図である。It is a figure which shows the search range and search width | variety of the average value, dispersion value, and effective number of activation energy in the analysis system and analysis method of the electron emission characteristic used by this invention. 本発明で用いた電子放出特性の解析システム及び解析方法において、電子放出特性の解析システム及び解析方法において、電子放出源に対して計算(実線)から求めたプライミング電子の電子放出時定数と計測データ(プロット)から求めたプライミング電子の電子放出時定数の比較に関する説明図である。In the electron emission characteristic analysis system and analysis method used in the present invention, in the electron emission characteristic analysis system and analysis method, the electron emission time constant and measurement data of the priming electrons obtained from the calculation (solid line) for the electron emission source It is explanatory drawing regarding the comparison of the electron emission time constant of the priming electron calculated | required from (plot). 本発明で用いた電子放出特性の解析システム及び解析方法において、電子放出特性の解析システム及び解析方法において、電子放出源のエネルギー状態密度を示す図である。It is a figure which shows the energy state density of an electron emission source in the analysis system and analysis method of an electron emission characteristic in the analysis system and analysis method of an electron emission characteristic used by this invention. 本発明で用いた電子放出特性の解析システム及び解析方法において、複数種類の電子放出源が存在する場合での、その構成及び手順の一例を示すブロック図である。It is a block diagram which shows an example of the structure and procedure in the case where there are a plurality of types of electron emission sources in the electron emission characteristics analysis system and analysis method used in the present invention. 本発明で用いた電子放出特性の解析システム及び解析方法において、複数種類の電子放出源が存在する場合での、計測データから求めたプライミング電子の電子放出時定数を示すプロット図である。FIG. 6 is a plot diagram showing electron emission time constants of priming electrons obtained from measurement data when there are a plurality of types of electron emission sources in the electron emission characteristic analysis system and analysis method used in the present invention. 本発明で用いた電子放出特性の解析システム及び解析方法において、複数種類の電子放出源が存在する場合での、第1種の電子放出源に対して計算(実線)から求めたプライミング電子の電子放出時定数と計測データ(プロット)から求めたプライミング電子の電子放出時定数の比較図である。In the electron emission characteristic analysis system and analysis method used in the present invention, electrons of priming electrons obtained from calculation (solid line) with respect to the first type of electron emission source when a plurality of types of electron emission sources exist. It is a comparison figure of the electron emission time constant of the priming electron calculated | required from the emission time constant and measurement data (plot). 本発明で用いた電子放出特性の解析システム及び解析方法において、第1種の電子放出源に対するエネルギー状態密度を示す図である。It is a figure which shows the energy state density with respect to the 1st type electron emission source in the analysis system and analysis method of the electron emission characteristic used by this invention. 本発明で用いた電子放出特性の解析システム及び解析方法において、第1種と第2種の電子放出源に対して計算(実線)から求めたプライミング電子の電子放出時定数と計測データ(プロット)から求めたプライミング電子の電子放出時定数の比較に関する図である。In the electron emission characteristic analysis system and analysis method used in the present invention, the electron emission time constant and measurement data (plot) of the priming electrons obtained from the calculations (solid lines) for the first and second electron emission sources It is a figure regarding the comparison of the electron emission time constant of the priming electron calculated | required from FIG. 本発明で用いた電子放出特性の解析システム及び解析方法において、第1種と第2種の電子放出源に対するエネルギー状態密度を示す図である。It is a figure which shows the energy state density with respect to the 1st type and the 2nd type electron emission source in the analysis system and analysis method of the electron emission characteristic used by this invention. 本発明で用いた電子放出特性の解析システム及び解析方法において、実施の形態1の計測データから求めたプライミング電子の電子放出時定数を示すプロット図である。FIG. 4 is a plot diagram showing electron emission time constants of priming electrons obtained from measurement data of Embodiment 1 in the electron emission characteristic analysis system and analysis method used in the present invention. 本発明で用いた電子放出特性の解析システム及び解析方法において、実施の形態1について第1種と第2種の電子放出源に対して計算(実線)から求めたプライミング電子の電子放出時定数と計測データ(プロット)から求めたプライミング電子の電子放出時定数の比較に関する図である。In the electron emission characteristic analysis system and analysis method used in the present invention, the electron emission time constant of priming electrons obtained from calculation (solid line) for the first type and second type electron emission sources in the first embodiment It is a figure regarding the comparison of the electron emission time constant of the priming electron calculated | required from measurement data (plot). 本発明で用いた電子放出特性の解析システム及び解析方法において、実施の形態1の電子放出源に対するエネルギー状態密度を示す図である。In the electron emission characteristic analysis system and analysis method used in the present invention, it is a diagram showing the energy state density for the electron emission source of the first embodiment. 本発明で用いた電子放出特性の解析システム及び解析方法において、保護層中のMgOに対するSc濃度とプライミング電子放出源の実効数の関係について示す図である。It is a figure which shows the relationship between Sc density | concentration with respect to MgO in a protective layer, and the effective number of a priming electron emission source in the analysis system and analysis method of the electron emission characteristic used by this invention. 本発明の実施の形態1のプラズマディスプレイ装置において、良好なアドレス放電を行うことができるプライミング電子放出源の実効数の総数の範囲を示すグラフである。5 is a graph showing a range of the total effective number of priming electron emission sources capable of performing good address discharge in the plasma display device according to the first exemplary embodiment of the present invention. 本発明で用いた電子放出特性の解析システム及び解析方法において、実施の形態2の計測データから求めたプライミング電子の電子放出時定数を示すプロット図である。FIG. 6 is a plot diagram showing electron emission time constants of priming electrons obtained from measurement data of Embodiment 2 in the electron emission characteristic analysis system and analysis method used in the present invention. 本発明で用いた電子放出特性の解析システム及び解析方法において、実施の形態2について第1種と第2種の電子放出源に対して計算(実線)から求めたプライミング電子の電子放出時定数と計測データ(プロット)から求めたプライミング電子の電子放出時定数の比較に関する図である。In the electron emission characteristic analysis system and analysis method used in the present invention, the electron emission time constant of the priming electrons obtained from the calculations (solid lines) for the first type and second type electron emission sources in the second embodiment It is a figure regarding the comparison of the electron emission time constant of the priming electron calculated | required from measurement data (plot). 本発明で用いた電子放出特性の解析システム及び解析方法において、実施の形態2の電子放出源に対するエネルギー状態密度を示す図である。In the electron emission characteristic analysis system and analysis method used in the present invention, it is a diagram showing the energy state density for the electron emission source of the second embodiment. 本発明の実施の形態2のプラズマディスプレイ装置において、良好なアドレス放電を行うことができるプライミング電子放出源の実効数の総数の範囲を示すグラフである。6 is a graph showing the range of the total effective number of priming electron emission sources capable of performing good address discharge in the plasma display device according to the second embodiment of the present invention. 本発明で用いた電子放出特性の解析システム及び解析方法において、実施の形態3の計測データから求めたプライミング電子の電子放出時定数を示すプロット図である。6 is a plot diagram showing electron emission time constants of priming electrons obtained from measurement data of Embodiment 3 in the electron emission characteristic analysis system and analysis method used in the present invention. FIG. 本発明で用いた電子放出特性の解析システム及び解析方法において、実施の形態3について第1種と第2種の電子放出源に対して計算(実線)から求めたプライミング電子の電子放出時定数と計測データ(プロット)から求めたプライミング電子の電子放出時定数の比較に関する図である。In the electron emission characteristic analysis system and analysis method used in the present invention, the electron emission time constant of the priming electrons obtained from the calculation (solid line) for the first type and second type electron emission sources in the third embodiment It is a figure regarding the comparison of the electron emission time constant of the priming electron calculated | required from measurement data (plot). 本発明で用いた電子放出特性の解析システム及び解析方法において、実施の形態3の電子放出源に対するエネルギー状態密度を示す図である。In the electron emission characteristic analysis system and analysis method used in the present invention, it is a diagram showing the energy state density for the electron emission source of the third embodiment. 本発明の実施の形態3のプラズマディスプレイ装置において、良好なアドレス放電を行うことができるプライミング電子放出源の実効数の総数の範囲を示すグラフである。10 is a graph showing a range of the total effective number of priming electron emission sources capable of performing good address discharge in the plasma display device of Embodiment 3 of the present invention. 本発明で用いた電子放出特性の解析システム及び解析方法において、実施の形態4のMgOに対してSiを添加したPDPでの計測データから求めたプライミング電子の電子放出時定数を示すプロット図である。In the analysis system and analysis method for electron emission characteristics used in the present invention, it is a plot diagram showing the electron emission time constant of priming electrons determined from the measurement data in the PDP in which Si is added to MgO in the fourth embodiment. . 本発明で用いた電子放出特性の解析システム及び解析方法において、実施の形態4のMgOに対してSiを添加したPDPでの第1種と第2種の電子放出源に対して計算(実線)から求めたプライミング電子の電子放出時定数と計測データ(プロット)から求めたプライミング電子の電子放出時定数の比較に関する図である。In the electron emission characteristic analysis system and analysis method used in the present invention, calculation is performed for the first and second electron emission sources in the PDP in which Si is added to MgO of the fourth embodiment (solid line). It is a figure regarding the comparison of the electron emission time constant of the priming electron calculated | required from (1) and the electron emission time constant of the priming electron calculated | required from measurement data (plot). 本発明で用いた電子放出特性の解析システム及び解析方法において、実施の形態4のMgOに対してSiを添加したPDPの電子放出源に対するエネルギー状態密度を示す図である。In the electron emission characteristic analysis system and analysis method used in the present invention, it is a diagram showing an energy state density for an electron emission source of a PDP in which Si is added to MgO of the fourth embodiment.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する場合がある。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof may be omitted.

<実施の基本形態>
(PDP基本構造)
まず、本発明の理解を容易にするために、本発明者らが検討したPDPの一例としてAC面放電型PDPの基本構造などについて説明する。なお、本願においてPDPを構成する2つの基板の「前面板」と「背面板」は、両者を組み立ててパネル化した際に、蛍光体による発光が通過して表示面となる方を前面板、表示面とならない方を背面板として説明する。また、本願では、「前面板」および「背面板」はそれぞれガラス基板から構成される前面基板および背面基板をベースとして説明する。
<Basic form of implementation>
(PDP basic structure)
First, in order to facilitate understanding of the present invention, a basic structure of an AC surface discharge type PDP will be described as an example of a PDP studied by the present inventors. In this application, the “front plate” and the “back plate” of the two substrates constituting the PDP are the front plate, which is the display plate through which light emission from the phosphor passes when both are assembled into a panel. The direction which does not become a display surface is demonstrated as a backplate. In the present application, the “front plate” and the “back plate” will be described based on a front substrate and a back substrate each made of a glass substrate.

図1は本発明者らが検討したいわゆるボックス型のAC面放電型のPDP15の要部を模式的に示す分解斜視図である。図2は組み立て後の図1の放電セルCLのx−z平面の断面図である。図3は組み立て後の図1の放電セルCLのy−z平面の断面図である。   FIG. 1 is an exploded perspective view schematically showing a main part of a so-called box-type AC surface discharge type PDP 15 examined by the present inventors. 2 is a cross-sectional view of the discharge cell CL of FIG. 1 in the xz plane after assembly. FIG. 3 is a cross-sectional view of the discharge cell CL of FIG.

まず、前面板12およびその形成方法について説明する。前面基板1上にストライプ状の透明電極4a、5aとバス電極4b、5bとで構成される表示電極6が配設され、表示電極6はサステイン電極(X電極)4とスキャン電極(Y電極)5の対からなる。透明電極4a、5aは透明導電体である酸化インジウムスズ(ITO)からなる膜で形成され、その上に銀の単層膜からなるバス電極4b、5bが透明電極4a、5aより狭い幅で付設されている。なお、透明電極4a、5aとして酸化スズや酸化亜鉛等、バス電極4b、5bとしてアルミニウムの単層膜、またはクロム/銅/クロムの積層膜で形成しても構わない。   First, the front plate 12 and the formation method thereof will be described. A display electrode 6 composed of striped transparent electrodes 4a and 5a and bus electrodes 4b and 5b is disposed on the front substrate 1, and the display electrode 6 is a sustain electrode (X electrode) 4 and a scan electrode (Y electrode). It consists of 5 pairs. The transparent electrodes 4a and 5a are formed of a film made of indium tin oxide (ITO) which is a transparent conductor, and bus electrodes 4b and 5b made of a single silver film are provided on the transparent electrodes 4a and 5a with a narrower width than the transparent electrodes 4a and 5a. Has been. The transparent electrodes 4a and 5a may be formed of tin oxide, zinc oxide or the like, and the bus electrodes 4b and 5b may be formed of a single layer film of aluminum or a laminated film of chromium / copper / chromium.

表示電極6を構成する透明電極4a、5aとバス電極4b、5bは誘電体層2により覆われる。誘電体層2は誘電体ガラス膜で形成される。そして誘電体層2の表面上に保護層3が形成される。この保護層3の詳細については、各実施の形態で説明する。   The transparent electrodes 4 a and 5 a and the bus electrodes 4 b and 5 b constituting the display electrode 6 are covered with the dielectric layer 2. The dielectric layer 2 is formed of a dielectric glass film. Then, the protective layer 3 is formed on the surface of the dielectric layer 2. Details of the protective layer 3 will be described in each embodiment.

次に、背面板13およびその形成方法について説明する。背面基板11上に表示電極6と直交したストライプ状のアドレス電極(A電極)10が配設される。背面基板11はガラス基板であり、アドレス電極(A電極)10はアルミニウムの単層膜、またはクロム/銅/クロムの積層膜で形成される。   Next, the back plate 13 and its forming method will be described. Striped address electrodes (A electrodes) 10 orthogonal to the display electrodes 6 are disposed on the back substrate 11. The back substrate 11 is a glass substrate, and the address electrode (A electrode) 10 is formed of a single layer film of aluminum or a laminated film of chromium / copper / chromium.

アドレス電極(A電極)10は誘電体層9によって覆われ、その上には放電距離維持と隣接セル間のクロストークを防止する隔壁7が形成される。誘電体層9は誘電体ガラス膜で形成される。隔壁7は前面板12の表示電極6とアドレス電極(A電極)10と平行に配設されており、アドレス電極(A電極)10は隔壁7間に位置する。表示電極6と対向する各隔壁7で囲まれた領域(空間)は放電空間14であり、この放電空間14に接するように誘電体層9上には蛍光体層8が形成される。蛍光体層8は赤色が(Y,Gd)BO:Eu2+、青色がBaMgAl1017:Eu2+、緑色がZnSiO:Mn2+で形成される。 The address electrode (A electrode) 10 is covered with a dielectric layer 9, on which a partition wall 7 is formed for maintaining a discharge distance and preventing crosstalk between adjacent cells. The dielectric layer 9 is formed of a dielectric glass film. The partition wall 7 is disposed in parallel with the display electrode 6 and the address electrode (A electrode) 10 of the front plate 12, and the address electrode (A electrode) 10 is located between the partition walls 7. A region (space) surrounded by each partition wall 7 facing the display electrode 6 is a discharge space 14, and a phosphor layer 8 is formed on the dielectric layer 9 so as to be in contact with the discharge space 14. The phosphor layer 8 is formed of (Y, Gd) BO 4 : Eu 2+ in red, BaMgAl 10 O 17 : Eu 2+ in blue, and Zn 2 SiO 4 : Mn 2+ in green.

表示電極6とアドレス電極(A電極)10を直交するように前面板12と背面板13を対向配置させ、両板の非表示領域を封着剤により封着する。これにより外気と隔離された放電空間14が形成される。放電空間14には、放電ガスとしてネオン(Ne)−キセノン(Xe)をガス基体とした混合ガスが所定の圧力及び分圧で封入される。本発明での放電ガスは、全圧が450Torrであり、組成比8%以上となる量でXeを含んで構成されたガスである。   The front plate 12 and the back plate 13 are arranged opposite to each other so that the display electrode 6 and the address electrode (A electrode) 10 are orthogonal to each other, and the non-display areas of both plates are sealed with a sealing agent. Thereby, the discharge space 14 isolated from the outside air is formed. The discharge space 14 is filled with a mixed gas having neon (Ne) -xenon (Xe) as a discharge gas as a gas base at a predetermined pressure and partial pressure. The discharge gas in the present invention is a gas that has a total pressure of 450 Torr and contains Xe in such an amount that the composition ratio is 8% or more.

(PDP装置)
図4は、PDP15を備えたプラズマディスプレイ装置(以下、PDP装置とも記す)20の構成を示す説明図である。プラズマディスプレイ装置20は、アドレス電極(A電極)10、スキャン電極(Y電極)5、サステイン電極(X電極)4を有するPDP15と、アドレス電極(A電極)10を駆動するためのアドレス駆動回路21と、スキャン電極(Y電極)5を駆動するためのスキャンパルス出力回路22と、サステイン電極(X電極)4を駆動するためのサステインパルス出力回路23と、これらの出力回路を制御する駆動制御回路24と、入力信号の処理を行う信号処理回路25と、PDP15などに電圧を印加する駆動電源26と映像信号を生成する映像源27からなる駆動装置を備えている。
(PDP device)
FIG. 4 is an explanatory diagram showing a configuration of a plasma display device (hereinafter also referred to as a PDP device) 20 including the PDP 15. The plasma display apparatus 20 includes an address electrode (A electrode) 10, a scan electrode (Y electrode) 5, a PDP 15 having a sustain electrode (X electrode) 4, and an address drive circuit 21 for driving the address electrode (A electrode) 10. A scan pulse output circuit 22 for driving the scan electrode (Y electrode) 5, a sustain pulse output circuit 23 for driving the sustain electrode (X electrode) 4, and a drive control circuit for controlling these output circuits 24, a signal processing circuit 25 for processing an input signal, a driving power source 26 for applying a voltage to the PDP 15 and the like, and a driving device including a video source 27 for generating a video signal.

プラズマディスプレイ装置20は、PDP15が完成した後、PDP15の電極とフレキシブル基板とを異方性導電フィルムによって接合する。その後、PDP15の変形を防ぎ、放熱性を良くするために例えばアルミニウムなどの板が取り付けられ、この板の上に、駆動電源26やアドレス駆動回路21などの駆動装置が組み込まれ、プラズマディスプレイモジュールが完成する。その後、さらに検査などを行い、外装ケースを取り付けることによって、プラズマディスプレイ装置20が完成する。   In the plasma display device 20, after the PDP 15 is completed, the electrodes of the PDP 15 and the flexible substrate are joined by an anisotropic conductive film. Thereafter, in order to prevent deformation of the PDP 15 and improve heat dissipation, for example, a plate made of aluminum or the like is attached. On the plate, a driving device such as a drive power source 26 or an address drive circuit 21 is incorporated, and the plasma display module is mounted. Complete. Thereafter, the plasma display device 20 is completed by performing further inspection and attaching an exterior case.

(PDP駆動方法)
PDP15に画像の階調表示方式としてADS(Address Display-Period Separation)を適用した場合について説明する。図5は階調表示方式であるADSにおける1TVフィールドとサブフィールドの構成を説明するための図である。図6は図5中のアドレス期間において、放電セルを選択してアドレス放電させる駆動方法を説明するための図である。なお、図6中のGNDは基準電圧(基準電位)である。
(PDP driving method)
A case where ADS (Address Display-Period Separation) is applied to the PDP 15 as an image gradation display method will be described. FIG. 5 is a diagram for explaining the configuration of 1 TV field and subfield in ADS which is a gradation display method. FIG. 6 is a diagram for explaining a driving method in which discharge cells are selected and address discharge is performed in the address period shown in FIG. Note that GND in FIG. 6 is a reference voltage (reference potential).

図5(I)で示されるように1フィールド(1/60s≒16.67ms)を所定の輝度比を有する複数のサブフィールドに分割している。それらのサブフィールドを画像に応じて選択的に発光させ、輝度の違いにより階調を表現している。各サブフィールドは、図5(II)で示されるリセット期間、アドレス期間、サステイン期間で基本的に構成されている。   As shown in FIG. 5I, one field (1/60 s≈16.67 ms) is divided into a plurality of subfields having a predetermined luminance ratio. These subfields are selectively made to emit light according to the image, and the gradation is expressed by the difference in luminance. Each subfield basically includes a reset period, an address period, and a sustain period shown in FIG.

リセット期間では、表示電極間に放電開始電圧以上の電圧が印加され、全ての放電セルでリセット放電が起こる。これにより、全ての放電セル内の壁電圧、即ち帯電状態をほぼ均一に揃えることができる。   In the reset period, a voltage equal to or higher than the discharge start voltage is applied between the display electrodes, and reset discharge occurs in all the discharge cells. Thereby, the wall voltage in all the discharge cells, that is, the charged state can be made substantially uniform.

アドレス期間では、画像データに基づき選択された放電セルのアドレス電極(A電極)とスキャン電極(Y電極)に電圧が印加される。図5は、3つの連続したスキャン電極(Y電極)であり、(Y電極)と(Yi+2電極)が選択され、(Yi+1電極)が選択されない時の、各電極に印加される電圧波形である。選択された放電セルの(Y電極)と(Yi+2電極)には、−Vyのスキャンパルスが印加されるのと同期してアドレス電極(A電極)に電圧Vaのアドレス電圧が印加されてアドレス放電(選択放電)が起こる。選択されアドレス放電が起こった放電セルでは、サステイン期間で行われるサステイン放電(表示放電)を行うのに必要な壁電荷が形成される。一方、選択されない放電セルの(Yi+1電極)では、−Vyのスキャンパルスが印加される時にアドレス電極(A電極)にアドレス電圧が印加されないため、アドレス放電が起こらない。これにより表示放電を行うのに必要な壁電荷が形成されず、サステイン期間でサステイン放電が起こらない。スキャンパルスの幅は、各サブフィールドのアドレス期間を表示電極対数によらず一定とすると、表示電極対数が増加するに従い短くなる。そのため、表示電極対数に応じて許容されるアドレス遅れ時間tは異なる。 In the address period, a voltage is applied to the address electrode (A electrode) and the scan electrode (Y electrode) of the discharge cell selected based on the image data. FIG. 5 shows three consecutive scan electrodes (Y electrodes). When (Y i electrode) and (Y i + 2 electrode) are selected, and (Y i + 1 electrode) is not selected, the voltage applied to each electrode It is a waveform. The address voltage of voltage Va is applied to the address electrode (A electrode) in synchronization with the application of the scan pulse of −Vy to the (Y i electrode) and (Y i + 2 electrode) of the selected discharge cell. Address discharge (selective discharge) occurs. In the selected discharge cell in which the address discharge has occurred, wall charges necessary for performing the sustain discharge (display discharge) performed in the sustain period are formed. On the other hand, in the (Y i + 1 electrode) of the discharge cell that is not selected, no address discharge occurs because the address voltage is not applied to the address electrode (A electrode) when the scan pulse of −Vy is applied. As a result, wall charges necessary for display discharge are not formed, and no sustain discharge occurs during the sustain period. When the address period of each subfield is constant regardless of the number of display electrode pairs, the width of the scan pulse becomes shorter as the number of display electrode pairs increases. Therefore, the address delay time t d that is acceptable according to the display electrode pairs are different.

サステイン期間では、サステイン電極(X電極)とスキャン電極(Y電極)にサステインパルスが交互に印加され、選択された放電セルにおいてサステイン放電が起こる。例えば、2進法に基づく輝度の重みを持った8個のサブフィールドを設けると、赤(R)、緑(G)、青(B)の放電セルはそれぞれ2(=256)階調の輝度表示が得られ、約1678万色の色表示が可能となる。 In the sustain period, sustain pulses are alternately applied to the sustain electrode (X electrode) and the scan electrode (Y electrode), and a sustain discharge occurs in the selected discharge cell. For example, when eight subfields having luminance weights based on the binary system are provided, red (R), green (G), and blue (B) discharge cells each have 2 8 (= 256) gradations. Luminance display is obtained, and color display of about 16.78 million colors is possible.

次に、本発明者らが本発明に至ったアドレス放電遅れ時間測定方法と解析手法について説明する。   Next, the address discharge delay time measuring method and analysis method that the present inventors have reached the present invention will be described.

(アドレス放電遅れ時間測定方法)
アドレス放電遅れ時間tを図7に示す測定用駆動波形を用いて、PDPの管面温度Tを−10〜60℃として測定する。この測定用駆動波形の繰返し周期は100msである。また、リセット放電期間と予備放電期間の各パルスの幅は30μsである。
(Address discharge delay time measurement method)
The address discharge delay time t d with measured driving waveform shown in FIG. 7, for measuring the tube surface temperature T of the PDP as -10 to 60 ° C.. The repetition period of this measurement drive waveform is 100 ms. The width of each pulse in the reset discharge period and the preliminary discharge period is 30 μs.

リセット放電期間では表示電極対を構成するサステイン電極(X電極)とスキャン電極(Y電極)間でリセット放電を発生させ、放電セル内の壁電圧、即ち帯電状態をほぼ均一に揃える。これにより、以前の放電による影響を除去する。予備放電期間では、測定する放電セルを選択するためにアドレス電極(A電極)に電圧を印加した後にサステイン電極(X電極)とスキャン電極(Y電極)に電圧を印加し、サステイン電極(X電極)とスキャン電極(Y電極)間で4回放電を発生させる。このとき、その後、サステイン電極(X電極)とスキャン電極(Y電極)に印加する電圧は、予備放電期間で測定する放電セルで安定した放電が発生する電圧値である。休止期間開始時に一度サステイン電極(X電極)とスキャン電極(Y電極)間で放電を発生させ、電圧を印加した状態で10μs〜50msの休止期間tを経過した後に、アドレス放電期間にアドレス電極(A電極)に電圧を印加し、この電圧印加時から実際に放電が開始されるまでの時間を1000回測定する。このアドレス放電期間にアドレス電極(A電極)に印加する電圧は、測定セルで安定した放電が発生する電圧値である。 In the reset discharge period, a reset discharge is generated between the sustain electrode (X electrode) and the scan electrode (Y electrode) constituting the display electrode pair, and the wall voltage in the discharge cell, that is, the charged state is made substantially uniform. This eliminates the effects of previous discharges. In the preliminary discharge period, in order to select a discharge cell to be measured, a voltage is applied to the address electrode (A electrode) and then a voltage is applied to the sustain electrode (X electrode) and the scan electrode (Y electrode). ) And the scan electrode (Y electrode) are discharged four times. At this time, the voltage applied to the sustain electrode (X electrode) and the scan electrode (Y electrode) thereafter is a voltage value at which stable discharge occurs in the discharge cell measured in the preliminary discharge period. Once the sustain electrode during the start idle period and (X electrode) to generate a discharge between the scan electrodes (Y electrodes), after the lapse of the dead time t i of 10μs~50ms while applying a voltage, the address electrodes in the address discharge period A voltage is applied to (A electrode), and the time from when the voltage is applied until when the discharge is actually started is measured 1000 times. The voltage applied to the address electrode (A electrode) during this address discharge period is a voltage value at which stable discharge occurs in the measurement cell.

この測定用駆動波形において、保護層は各放電により励起されることで電子がトラップ準位に捕捉され、この電子の一部がプライミング電子として放電空間に放出される。   In this measurement drive waveform, the protective layer is excited by each discharge, whereby electrons are trapped in the trap level, and a part of these electrons are emitted as priming electrons to the discharge space.

(解析方法)
アドレス放電遅れ時間tは、Y電極、X電極とA電極の印加電圧とリセット放電後の残留壁電荷に依存する形成遅れ時間t、並びに、放電の種火となるプライミング電子が保護層から放出されるまでの統計遅れ時間tの和で構成される。
(analysis method)
The address discharge delay time t d, Y electrodes, X and A electrodes forming the delay time t f that depends on the residual wall charges after the applied voltage and the reset discharge, as well as priming electrons from the protective layer serving as the discharge of the pilot light consisting of the sum of the statistical delay time t s until it is released.

保護層からプライミング電子が放電空間に放出されることは統計現象であるため、統計遅れ時間tには揺らぎが生じる。図8は、同一放電セルにおけるアドレス放電遅れ時間tを繰り返し計測した計測データを、アドレス放電遅れ時間t毎に累積数(2001)で表示した放電遅れ時間の頻度分布の一例である。なお、2002は既放電確率Gを示す。同一放電セルにもかかわらず、約500nsをピークに、放電時間が早い場合は400ns、放電時間が遅い場合は1000ns以上を示しており、左右非対称な形状を示している。この繰り返し計測した計測データを用いて以下の方法により、統計遅れ時間tに関係する保護層のプライミング電子放出特性を解析し、プライミング電子の放出時定数ts th(t,T)を算出する。 Because the priming electrons are emitted into the discharge space from the protective layer is a statistical phenomenon, the fluctuation occurs in the statistical delay time t s. 8, the measurement data measured repeatedly address discharge delay time t d in the same discharge cell, which is an example of a frequency distribution of the discharge delay time is displayed in the address discharge delay time t d cumulative number for each (2001). Reference numeral 2002 denotes the already discharged probability G. Regardless of the same discharge cell, the peak is about 500 ns, 400 ns when the discharge time is early, and 1000 ns or more when the discharge time is slow, indicating an asymmetric shape. Calculated by the repeated following method using the measurement data measured by analyzing the priming electron emission characteristics of the protective layer related to the statistical delay time t s, release time constants t s th (t i, T ) priming electrons To do.

図9はプライミング電子放出特性の解析システム及び解析方法において、その構成及び手順の一例を示すブロック図、図10はその解析システムのハードウエア構成の一例を示すブロック図である。   FIG. 9 is a block diagram showing an example of the configuration and procedure in the priming electron emission characteristic analysis system and analysis method, and FIG. 10 is a block diagram showing an example of the hardware configuration of the analysis system.

まず、図9及び図10により、本発明に用いたプライミング電子放出特性の解析システムの構成を説明する。本発明に用いた解析システムは、保護層中の電子放出源に対する電子放出特性の解析システムとされ、パーソナルコンピュータ2200と、計算装置102などから構成されている。パーソナルコンピュータ2200は、記憶装置を含む入力装置101と、画像処理装置を含む出力装置103などから構成される。計算装置102は、CPU装置2201と、記憶装置2202などから構成され、CPU装置2201と記憶装置2202は、データ転送用結合バス2204により接続されている。   First, the configuration of the priming electron emission characteristic analysis system used in the present invention will be described with reference to FIGS. The analysis system used in the present invention is an analysis system for electron emission characteristics with respect to the electron emission source in the protective layer, and includes a personal computer 2200, a calculation device 102, and the like. The personal computer 2200 includes an input device 101 including a storage device, an output device 103 including an image processing device, and the like. The computing device 102 includes a CPU device 2201 and a storage device 2202, and the CPU device 2201 and the storage device 2202 are connected by a data transfer coupling bus 2204.

なお、図10では、複数の計算装置102が、データ転送用結合バス2205によりマトリクス状に接続される構成となっているが、これに限定されず、計算装置102は1つであってもよく、また、パーソナルコンピュータ2200内に設けてもよい。   In FIG. 10, a plurality of computing devices 102 are connected in a matrix by a data transfer coupling bus 2205. However, the present invention is not limited to this, and the number of computing devices 102 may be one. Alternatively, it may be provided in the personal computer 2200.

次に、図9及び図10により、本発明で用いた電子放出特性の解析システムについて、その動作例を説明する。計算装置102において、記憶装置2202には電子放出特性の解析プログラムが記憶(保持)されており、パーソナルコンピュータ2200からの指示により、CPU装置2201がそのプログラムを読み出して演算処理を行う。その演算処理の結果は、記憶装置2202に保存される。演算処理に必要なデータ類は、パーソナルコンピュータ2200から、データ転送用結合バス2205を介して送信される。また、計算装置102における演算処理の結果は、データ転送用結合バス2205を介して、パーソナルコンピュータ2200に送信される。また、パーソナルコンピュータ2200において、演算処理に必要なデータは入力装置101から入力され、演算処理の結果は出力装置103で出力・表示される。   Next, an example of the operation of the electron emission characteristic analysis system used in the present invention will be described with reference to FIGS. In the calculation device 102, an analysis program for electron emission characteristics is stored (held) in the storage device 2202, and the CPU device 2201 reads out the program and performs arithmetic processing according to an instruction from the personal computer 2200. The result of the arithmetic processing is stored in the storage device 2202. Data necessary for arithmetic processing is transmitted from the personal computer 2200 via the data transfer coupling bus 2205. The result of the arithmetic processing in the computing device 102 is transmitted to the personal computer 2200 via the data transfer coupling bus 2205. In the personal computer 2200, data necessary for the arithmetic processing is input from the input device 101, and the result of the arithmetic processing is output / displayed by the output device 103.

図9に示すように、計算装置102における演算処理は、以下の手順で実行される。   As shown in FIG. 9, the arithmetic processing in the computing device 102 is executed according to the following procedure.

まず、ステップS102−1において、PDPに対して計測した、サステイン電圧印加後からアドレス電圧印加までの休止期間tとMgOの温度Tに対するアドレス放電遅れ時間tの計測データを、入力装置101から計算装置102に入力する。尚、上記MgOの温度Tはパネル表面温度としている。 First, in step S102-1, measurement data of an address discharge delay time t d with respect to a pause period t i from the sustain voltage application to the address voltage application and the MgO temperature T measured from the PDP is measured from the input device 101. Input to the computing device 102. The MgO temperature T is the panel surface temperature.

次に、ステップS102−2において、計算装置102では、各休止期間tとMgOの温度Tに対する計測データをもとに、アドレス放電遅れ時間毎の累積数を計算し、放電確率頻度P(t)を算出する。 Next, in step S102-2, the calculation device 102 calculates the cumulative number for each address discharge delay time based on the measurement data for each pause period t i and the MgO temperature T, and the discharge probability frequency P (t ) Is calculated.

図11に、放電確率頻度の最大値を1に規格化した放電確率頻度P(t)201を示した。放電確率頻度P(t)は、短時間側ではガウス関数型であるが、長時間側はテールを引いた非対称な形状である。この放電確率頻度P(t)と式(1)を用いて、既放電確率G(t)を算出する。図11には、既放電確率G(t)202を示した。既放電確率G(t)は、下に凸から上に凸の形状を示し、長時間側で傾きはなだらかになっている。   FIG. 11 shows a discharge probability frequency P (t) 201 in which the maximum value of the discharge probability frequency is normalized to 1. The discharge probability frequency P (t) is a Gaussian function type on the short time side, but has an asymmetric shape with a tail on the long time side. The discharge probability G (t) is calculated using the discharge probability frequency P (t) and the equation (1). FIG. 11 shows the already discharged probability G (t) 202. The already discharged probability G (t) shows a convex shape from convex downward to upward and has a gentle slope on the long time side.

Figure 2011014286
Figure 2011014286

ステップS102−3において、形成遅れ時間tの揺らぎを取り除き、プライミング電子の電子放出時定数t expを求めるために、 In step S102-3, in order to remove the fluctuation of the formation delay time t f and obtain the electron emission time constant t s exp of the priming electrons,

Figure 2011014286
Figure 2011014286

を満たす長時間領域における既放電確率G(t)とその時刻tを用いる。ここで、t aveは形成遅れ時間tの平均値、σtfは形成遅れ時間tの分散値である。形成遅れ時間の平均値t aveと形成遅れ時間の分散値σtfは、アドレス電圧印加時にプライミング電子が存在するような短い休止期間tの計測データに対して、そのアドレス放電遅れ時間の平均値と分散値から求めることができる。図11に示すように、 The already discharged probability G (t) and its time t in a long time region satisfying the above are used. Here, t f ave is an average value of the formation delay time t f , and σ tf is a variance value of the formation delay time t f . The average value t f ave of the formation delay time and the dispersion value σ tf of the formation delay time are the average of the address discharge delay time with respect to the measurement data of the short pause period t i in which the priming electrons exist when the address voltage is applied. It can be obtained from the value and the variance value. As shown in FIG.

Figure 2011014286
Figure 2011014286

の長時間領域203を満たすta、tb、その既放電確率G(ta)とG(tb)、並びに、式(2)を用いて、プライミング電子の電子放出時定数t expを算出する。 Of t a satisfying long region 203, t b, with its already-discharge probability G (t a) G (t b), and, using equation (2), a constant t s exp priming electrons of the electron emission calculate.

Figure 2011014286
Figure 2011014286

例えば、t=0.1ms、T=25℃の短い休止期間に対するアドレス放電遅れ時間の計測データでは、アドレス放電遅れ時間の平均値t ave=0.59μs、分散値σtf=0.09μsである。そして、解析対象の計測条件t=50ms、T=25℃における既放電確率G(t)が63.2%と95%となる時刻t63.2とt95は夫々に0.84μsと1.45μsである。式(3)を用いて得られたt exp(t=50ms、T=25℃)は0.31μsである。よって、 For example, in the measurement data of the address discharge delay time for a short rest period of t i = 0.1 ms and T = 25 ° C., the average value of the address discharge delay time t f ave = 0.59 μs and the variance value σ tf = 0.09 μs. It is. Then, the time t 63.2 and t 95 at which the measured discharge probability G (t) at the measurement target condition t i = 50 ms and T = 25 ° C. becomes 63.2% and 95% are 0.84 μs and 1.45 μs, respectively. It is. The t s exp (t i = 50 ms, T = 25 ° C.) obtained using equation (3) is 0.31 μs. Therefore,

Figure 2011014286
Figure 2011014286

は0.71μsになることから、 Is 0.71 μs,

Figure 2011014286
Figure 2011014286

の長時間領域の条件を満たすことが分かる。 It can be seen that the long-time region condition is satisfied.

同様にして、図12には、t=1ms、10ms、50msとT=−10℃(263.15K)、10℃(283.15K)、25℃(298.15K)、60℃(333.15K)の12個の計測条件に対する計測データから求めたプライミング電子の電子放出時定数t expをプロット301で示した。このようにして、休止期間tとMgOの温度Tにおける電子放出時定数t expを求めることができる。 Similarly, in FIG. 12, t i = 1 ms, 10 ms, 50 ms and T = −10 ° C. (263.15 K), 10 ° C. (283.15 K), 25 ° C. (298.15 K), 60 ° C. (333.30). The electron emission time constant t s exp of the priming electrons obtained from the measurement data for 12 measurement conditions (15K) is shown by a plot 301. In this way, the electron emission time constant t s exp at the pause period t i and the temperature T of MgO can be obtained.

次に、電子放出源の種類jのエネルギー状態密度D(E)を解析する方法を述べる。計算から求められるプライミング電子の電子放出時定数t thは、式(4)と(5)によりエネルギー状態密度D(E)と関係付けられる。 Next, a method for analyzing the energy state density D j (E) of the electron emission source type j will be described. The electron emission time constant t s th obtained from the calculation is related to the energy state density D j (E) by the equations (4) and (5).

Figure 2011014286
Figure 2011014286

Figure 2011014286
Figure 2011014286

ここで、Eはプライミング電子放出源のエネルギー深さ(以下、エネルギーとも称する)、fphは電子放出源のフォノン振動数、kはボルツマン定数である。また、W(E,t,T)は、休止期間tとMgOの温度Tの計測条件に対して、 Here, E is the energy depth of the priming electron emission source (hereinafter also referred to as energy), f ph is the phonon frequency of the electron emission source, and k B is the Boltzmann constant. In addition, W j (E, t i , T) is equal to the measurement condition of the rest period t i and the temperature T of MgO.

Figure 2011014286
Figure 2011014286

を中心に最大値e-1 -1とエネルギー幅±数kTを有するウインドウ関数である。計測条件として、休止期間tを一定、MgOの温度Tを変化させた計測では、ウインドウ関数は、最大値e-1 -1を一定としてエネルギーE(t,T)が推移する。一方、MgOの温度Tを一定、休止期間tを変化させた計測では、E(t,T)が推移しながら、最大値e-1 -1も変化する。 Is a window function having a maximum value e −1 t i −1 and an energy width ± several k B T. As a measurement condition, in the measurement in which the pause period t i is constant and the temperature T of MgO is changed, the window function is such that the energy E m (t i , T) changes with the maximum value e −1 t i −1 being constant. . On the other hand, in the measurement in which the temperature T of MgO is constant and the pause period t i is changed, the maximum value e −1 t i −1 changes while E m (t i , T) changes.

図13に、休止期間t=0.01ms、0.1ms、1ms、10ms、100ms、1000msとMgOの温度T=−10℃(263.15K)、0℃(273.15K)、10℃(283.15K)、25℃(298.15K)、40℃(313.15K)、60℃(333.15K)におけるウインドウ関数が最大となるエネルギー FIG. 13 shows the rest periods t i = 0.01 ms, 0.1 ms, 1 ms, 10 ms, 100 ms, 1000 ms and the MgO temperatures T = −10 ° C. (263.15 K), 0 ° C. (273.15 K), 10 ° C. 283.15K), energy that maximizes the window function at 25 ° C (298.15K), 40 ° C (313.15K), and 60 ° C (333.15K)

Figure 2011014286
Figure 2011014286

を示した。ここで、電子放出源のフォノン振動数fphは3.1×1013Hzとした。休止期間t=0.01msとMgOの温度T=−10℃では、ウインドウ関数が最大となるエネルギーは443meVである。また、休止期間t=1000msとMgOの温度T=60℃では、ウインドウ関数が最大となるエネルギーは892meVを表している。 showed that. Here, the phonon frequency f ph of the electron emission source was 3.1 × 10 13 Hz. In the rest period t i = 0.01 ms and the MgO temperature T = −10 ° C., the energy at which the window function is maximized is 443 meV. In the rest period t i = 1000 ms and the MgO temperature T = 60 ° C., the energy at which the window function is maximized represents 892 meV.

図14に示すように、電子放出時定数t thの逆数は、未知なる電子放出源のエネルギー状態密度Dj(E)401と計測条件で決定するウインドウ関数W(E,t,T)402のエネルギーに対する重なり積分を計算し、全電子放出源の種類jについて和を取ることに等しいことが分かる。 As shown in FIG. 14, the reciprocal of the electron emission time constant t s th is the window function W j (E, t i , T determined by the energy state density D j (E) 401 of the unknown electron emission source and the measurement conditions. It can be seen that the overlap integral for the energy of 402) is calculated and is equivalent to taking the sum for all electron emission source types j.

ステップS102−4において、電子放出源のエネルギー状態密度Dj(E)として、式(6)のガウス関数を設定した場合において、図15の条件に従って、一つの電子放出源の種類jに対して、実効数Nee,j、活性化エネルギーの平均値ΔEa,j、活性化エネルギーの分散値σE,jを求める。このとき、これらパラメータ値を探索するために入力すべき探索範囲と探索幅、及び、個数について述べる。 In step S102-4, when the Gaussian function of Equation (6) is set as the energy state density D j (E) of the electron emission source, according to the conditions of FIG. , Effective number N ee, j , activation energy average value ΔE a, j , and activation energy variance σ E, j . At this time, the search range, search width, and number to be input to search for these parameter values will be described.

Figure 2011014286
Figure 2011014286

計測条件t=1ms、10ms、50ms、T=−10℃、10℃、25℃、60℃に対して、ウインドウ関数が最大となるエネルギーは526meV〜778meVの範囲となる。ウインドウ関数のエネルギー幅の3kTは約75meVなので、エネルギー領域は451meV〜853meVとなる。そこで、活性化エネルギーの平均値ΔEa,jの探索範囲として、計測条件により決定するE(t,T)の最小値−3kTからE(t,T)の最大値+3kTを包含する400meV〜900meVとした。また、計測条件により決定するE(t,T)のエネルギー間隔は、最小間隔は10.1meV、最大間隔は52.2meV、平均間隔は31.5meVなので、実験精度は高々30meV程度である。そこで、活性化エネルギーの平均値ΔEa,jと活性化エネルギーの分散値σE,jのエネルギーの探索幅を、E(t,T)のエネルギー間隔の平均値以下の10meVとした。さらに、実効数Nee,jは、計測条件tの時間オーダー幅が2桁程度なので、実効数の探索範囲はその時間オーダー幅である2桁として、1×10個/セル〜1×107個/セルとした。そこで、実効数Nee,jの探索点として、1×10個/セル、1.1×10個/セル、2×10個/セル、2.1×10個/セル、1×106個/セル、1.1×106個/セル、2×106個/セル、2.1×106個/セル、1×10個/セルの201個とした。以上より、活性化エネルギーの平均値ΔEa,jに対する探索範囲は400meV〜900meVを10meV幅で離散化した51個の探索点、活性化エネルギーの分散値σE,jに対する探索範囲は5〜100meVを10meV幅で離散化した10個の探索点、実効数Nee,jに対する探索範囲は1×10個/セル〜1×107個/セルを離散化した201個の探索点から構成され、探索範囲と探索幅、及び、全ての組み合わせとして約1×10個のパラメータ値を入力する。 With respect to the measurement conditions t i = 1 ms, 10 ms, 50 ms, T = −10 ° C., 10 ° C., 25 ° C., and 60 ° C., the energy at which the window function is maximized is in the range of 526 meV to 778 meV. Since the energy width 3k B T of the window function is about 75 meV, the energy region is 451 meV to 853 meV. Therefore, as the search range of the average activation energy ΔE a, j , the minimum value of E m (t i , T) determined by the measurement condition from −3 k B T to the maximum value of E m (t i , T) +3 k It was set to 400 meV to 900 meV including BT. The energy interval of E m (t i , T) determined by the measurement conditions is 10.1 meV for the minimum interval, 52.2 meV for the maximum interval, and 31.5 meV for the average interval, so that the experimental accuracy is about 30 meV at most. . Therefore, the energy search width of the activation energy average value ΔE a, j and the activation energy dispersion value σ E, j is set to 10 meV which is equal to or less than the average value of the energy intervals of E m (t i , T). Further, since the effective number N ee, j has a time order width of the measurement condition t i of about two digits, the effective number search range is set to two digits that are the time order width of 1 × 10 5 pieces / cell to 1 ×. 10 7 cells / cell. Therefore, search points for the effective number N ee, j are 1 × 10 5 cells / cell, 1.1 × 10 5 cells / cell, 2 × 10 5 cells / cell, 2.1 × 10 5 cells / cell, 1 × 10 6 pieces / cell, 1.1 × 10 6 pieces / cell, 2 × 10 6 pieces / cell, 2.1 × 10 6 pieces / cell, and 1 × 10 7 pieces / cell were set to 201 pieces. From the above, the search range for the average activation energy value ΔE a, j is 51 search points obtained by discretizing 400 meV to 900 meV with a width of 10 meV, and the search range for the activation energy variance σ E, j is 5 to 100 meV. The search range for the effective number N ee, j is composed of 201 search points discretized from 1 × 10 5 cells / cell to 1 × 10 7 cells / cell. The search range and the search width, and about 1 × 10 5 parameter values as all combinations are input.

ステップS102−5において、活性化エネルギーの平均値ΔEa,j、活性化エネルギーの分散値σE,jと実効数Nee,jの各パラメータ値を設定した式(6)を式(4)に代入し、電子放出源のエネルギー状態密度Dj(E)とウインドウ関数W(E,t,T)のエネルギーに対する重なり積分を計算し、その逆数からt th(t,T)を求めることができる。ここで、一つの電子放出源の種類jのフォノン振動数fph,jを1.19×1013Hzとした。 In step S102-5, equation (6) in which each parameter value of activation energy average value ΔE a, j , activation energy variance σ E, j, and effective number N ee, j is set is expressed by equation (4). And the overlap integral for the energy of the electron emission source energy state density D j (E) and the window function W j (E, t i , T) is calculated, and t s th (t i , T) is calculated from the reciprocal thereof. Can be requested. Here, the phonon frequency f ph, j of one electron emission source type j was set to 1.19 × 10 13 Hz.

ステップS102−6において、休止期間tとMgOの温度Tの計測条件の総数N=12個に対して、式(7)で表された計測データから求めたt exp(t、T)と計算から求めたt th(t,T)の平均二乗誤差RMSDが最小となる活性化エネルギーの平均値ΔEa,j、活性化エネルギーの分散値σE,j、実効数Nee,jを求める。 In step S102-6, t s exp (t i , T) obtained from the measurement data represented by Expression (7) for the total number N = 12 of the measurement conditions of the rest period t i and the temperature T of MgO. The average value ΔE a, j of the activation energy that minimizes the mean square error RMSD of t s th (t i , T) obtained from the calculation, the dispersion value σ E, j of the activation energy, the effective number N ee, Find j .

ΣN=12 {t exp(t,T)-t th(t,T)} (7)
図16に、計測データから求めたt exp(t,T)をプロット301で、計算から求めたt th(t,T)を実線501で示した。両者は極めて良い一致を示している。結果的に、平均二乗誤差RMSDは最小値165nsであり、活性化エネルギーの平均値ΔEa,j=760meV、活性化エネルギーの分散値σE,j=55meV、実効数Nee,j=1.3×10個/セルであることが求められた。
Σ N = 12 {t s exp (t i , T) −t s th (t i , T)} 2 (7)
16, measurement data t was determined from s exp (t i, T) plot 301, shown was determined from the calculated t s th (t i, T ) and a solid line 501. Both are in very good agreement. As a result, the mean square error RMSD has a minimum value of 165 ns, the average value of activation energy ΔE a, j = 760 meV, the dispersion value of activation energy σ E, j = 55 meV, and the effective number N ee, j = 1. It was determined to be 3 × 10 6 cells / cell.

このようにして、図17に示すように、未知の電子放出源のエネルギー状態密度Dj(E)601として、活性化エネルギーの平均値ΔEa,j=760meV、活性化エネルギーの分散値σE,j=55meV、実効数Nee,j=1.3×10個/セルを出力装置103から出力・表示する。 In this way, as shown in FIG. 17, as the energy state density D j (E) 601 of the unknown electron emission source, the activation energy average value ΔE a, j = 760 meV, the activation energy dispersion value σ E , J = 55 meV, effective number N ee, j = 1.3 × 10 6 cells / cell are output and displayed from the output device 103.

次に、前記図9および図10に対し、保護層中に複数の電子放出源が存在すると考えられる場合の解析システム及び解析方法について述べる。図18は、このときの電子放出特性の解析システム及び解析方法において、その構成及び手順の一例を示すブロック図である。但し、電子放出特性の解析システムのハードウエア構成、及びその動作例は、前記図10に示した単一の電子放出源の解析システムと同一であるので、その説明を省略する。   Next, with reference to FIGS. 9 and 10, an analysis system and an analysis method when a plurality of electron emission sources are considered to exist in the protective layer will be described. FIG. 18 is a block diagram showing an example of the configuration and procedure in the electron emission characteristic analysis system and analysis method at this time. However, the hardware configuration of the electron emission characteristic analysis system and the operation example thereof are the same as those of the single electron emission source analysis system shown in FIG.

図18に示すように、複数の電子放出源の解析システムによる計算装置102における演算処理は、以下の手順で実行される。   As shown in FIG. 18, the calculation process in the calculation apparatus 102 by the analysis system of a plurality of electron emission sources is executed in the following procedure.

ステップS102−1〜S102−3は、前記実施の形態1と同じである。ステップS102−1において、PDPパネルに対して計測した、休止期間tとMgOの温度Tに対するアドレス放電遅れ時間tの計測データを入力装置101から計算装置102に入力する。ステップS102−2において、各休止期間tとMgO温度Tに対する計測データをもとに、アドレス放電遅れ時間毎の累積数を計算し、放電確率頻度P(t)と既放電確率G(t)を算出する。ステップS102−3において、 Steps S102-1 to S102-3 are the same as those in the first embodiment. In step S102-1, measured against the PDP, and inputs from the input device 101 the measured data of the address discharge delay time t d with respect to the temperature T of the rest period t i and MgO to the computing device 102. In step S102-2, based on the measurement data for each idle period t i and MgO temperature T, it calculates the cumulative number of each address discharge delay time, discharge probability frequency P (t) and the previously discharge probability G (t) Is calculated. In step S102-3,

Figure 2011014286
Figure 2011014286

の長時間領域を満たすta、tb、その既放電確率G(ta)とG(tb)、並びに、式(3)を用いて、プライミング電子の電子放出時定数t expを算出する。 The electron emission time constant t s exp of priming electrons is calculated using t a , t b satisfying the long-time region, the already discharged probabilities G (t a ) and G (t b ), and equation (3). To do.

図19に、計測条件t=1ms、10ms、50ms、T=−10℃、0℃、10℃、25℃、40℃、60℃において、18個の計測条件に対する計測データから求めたプライミング電子の電子放出時定数t expをプロット801で示した。 FIG. 19 shows priming electrons obtained from measurement data for 18 measurement conditions at measurement conditions t i = 1 ms, 10 ms, 50 ms, T = −10 ° C., 0 ° C., 10 ° C., 25 ° C., 40 ° C., 60 ° C. The electron emission time constant t s exp is shown by a plot 801.

ステップS102−4において、第1種の電子放出源のエネルギー状態密度D(E)として、式(7)のガウス関数を設定した場合において、図15に従って、実効数Nee,1、活性化エネルギーの平均値ΔEa,1、活性化エネルギーの分散値σE,1を求める。このとき、これらパラメータ値を探索するために入力すべき探索範囲と探索幅、及び、個数について述べる。 In step S102-4, when the Gaussian function of Equation (7) is set as the energy state density D 1 (E) of the first type electron emission source, the effective number N ee, 1 is activated according to FIG. An average value ΔE a, 1 of energy and a dispersion value σ E, 1 of activation energy are obtained. At this time, the search range, the search width, and the number to be input in order to search for these parameter values will be described.

Figure 2011014286
Figure 2011014286

計測条件t=1ms、10ms、50ms、T=−10℃、0℃、10℃、25℃、40℃、60℃に対して、ウインドウ関数のエネルギー領域は451meV〜853meVの範囲となる。前記単一の電子放出源と同様に、活性化エネルギーの平均値ΔEa,1の探索範囲として、400meV〜900meVとした。また、計測条件により決定するE(t,T)のエネルギー間隔は、最小間隔は0.5meV、最大間隔は46.2meV、平均間隔は14.8meVなので、実験精度は高々10meV程度である。そこで、活性化エネルギーの平均値ΔEa,jと活性化エネルギーの分散値σE,jのエネルギーの探索幅を、E(t,T)のエネルギー間隔の平均値以下の5meVとした。 For the measurement conditions t i = 1 ms, 10 ms, 50 ms, T = −10 ° C., 0 ° C., 10 ° C., 25 ° C., 40 ° C., 60 ° C., the energy range of the window function is in the range of 451 meV to 853 meV. Similar to the single electron emission source , the search range of the average activation energy ΔE a, 1 was set to 400 meV to 900 meV. The energy interval of E m (t i , T) determined by the measurement conditions is 0.5 meV for the minimum interval, 46.2 meV for the maximum interval, and 14.8 meV for the average interval, so the experimental accuracy is about 10 meV at most. . Therefore, the search range of the energy of the activation energy average value ΔE a, j and the activation energy dispersion value σ E, j is set to 5 meV which is equal to or less than the average value of the energy interval of E m (t i , T).

次に、実効数Nee,1は、計測条件の時間オーダー幅が2桁程度なので、実効数の探索範囲はその時間オーダー幅である2桁として、1×10個/セル〜1×107個/セルを離散化した201個とした。以上より、活性化エネルギーの平均値ΔEa,1に対する探索範囲は400meV〜900meVを5meV幅で離散化した101個の探索点、活性化エネルギーの分散値σE,1に対する探索範囲は5〜100meVを5meV幅で離散化した20個の探索点、実効数Nee,1に対する探索範囲は1×10個/セル〜1×107個/セルを離散化した201個の探索点から構成され、探索範囲と探索幅、及び、全ての組み合わせとして約4.1×10個のパラメータ値を入力する。 Next, since the effective number N ee, 1 has a time order width of the measurement condition of about two digits, the effective number search range is set to two digits that are the time order width of 1 × 10 5 pieces / cell to 1 × 10. 7 pieces / cell was discretized to 201 pieces. From the above, the search range for the average activation energy ΔE a, 1 is 101 search points obtained by discretizing 400 meV to 900 meV with a width of 5 meV, and the search range for the activation energy variance σ E, 1 is 5 to 100 meV. The search range for effective number N ee, 1 is composed of 201 search points discretized from 1 × 10 5 cells / cell to 1 × 10 7 cells / cell. The search range and the search width, and about 4.1 × 10 5 parameter values are inputted as all combinations.

ステップS102−5では、活性化エネルギーの平均値ΔEa,1、活性化エネルギーの分散値σE,1と実効数Nee,1の各パラメータ値を設定した式(8)を式(4)に代入し、電子放出源のエネルギー状態密度D(E)とウインドウ関数W(E,t,T)のエネルギーに対する重なり積分を計算し、その逆数からt1,s th(t,T)を求めることができる。ここで、第1種の電子放出源のフォノン振動数を1.19×1013Hzとした。 In step S102-5, equation (8) in which each parameter value of activation energy average value ΔE a, 1 , activation energy variance σ E, 1 and effective number N ee, 1 is set is expressed by equation (4). And the overlap integral for the energy of the energy state density D 1 (E) and the window function W 1 (E, t i , T) of the electron emission source is calculated, and t 1, s th (t i , T) can be determined. Here, the phonon frequency of the first type electron emission source was set to 1.19 × 10 13 Hz.

ステップS102−6において、休止期間tとMgOの温度Tの計測条件の総数N=18に対して、式(9)で表された計測データから求めたt exp(t,T)と計算から求めたt1,s th(t,T)の平均二乗誤差RMSDが最小となる活性化エネルギーの平均値ΔEa,1、活性化エネルギーの分散値σE,1、実効数Nee,1を求める。 In step S102-6, based on the total number N = 18 of the measurement conditions of the rest period t i and the temperature T of MgO, t s exp (t i , T) obtained from the measurement data represented by the formula (9) and The average value ΔE a, 1 of activation energy that minimizes the mean square error RMSD of t 1, s th (t i , T) obtained from the calculation, the dispersion value σ E, 1 of the activation energy , and the effective number N ee , 1 .

ΣN=18 {t exp(t,T)-t1,s th(t,T)} (9)
図20に、計測データから求めたt exo(t,T)をプロット801、計算から求めたt1,s th(t,T)を実線901で示した。両者は比較的良い一致を示している。結果的に、平均二乗誤差RMSDは最小値115nsであり、活性化エネルギーの平均値ΔEa,1=780meV、活性化エネルギーの分散値σE,1=95meV、実効数Nee,1=1.0×10個/セルであることが求められた。
Σ N = 18 {t s exp (t i, T) -t 1, s th (t i, T)} 2 (9)
In FIG. 20, t s exo (t i , T) obtained from the measurement data is indicated by a plot 801, and t 1, s th (t i , T) obtained from the calculation is indicated by a solid line 901. Both show a relatively good agreement. As a result, the mean square error RMSD is the minimum value 115 ns, the activation energy average value ΔE a, 1 = 780 meV, the activation energy dispersion value σ E, 1 = 95 meV, and the effective number N ee, 1 = 1. It was determined to be 0 × 10 6 cells / cell.

このようにして、図21に示すように、第1種の電子放出源のエネルギー状態密度D(E)の実線1001に対して、活性化エネルギーの平均値ΔEa,1=780meV、活性化エネルギーの分散値σE,1=95meV、実効数Nee,1=1.0×10個/セルを出力装置103から出力・表示する。 In this way, as shown in FIG. 21, with respect to the solid line 1001 of the energy state density D 1 (E) of the first type electron emission source, the activation energy average value ΔE a, 1 = 780 meV, activation The energy dispersion value σ E, 1 = 95 meV, effective number N ee, 1 = 1.0 × 10 6 cells / cell is output and displayed from the output device 103.

次に、新しい電子放出源が存在すると考えられる場合は、図18に示したステップS102−7に従って、ステップS102−4に戻り、第2種の電子放出源のエネルギー状態密度D(E)として、式(10)のガウス関数を設定した場合において、図15に従って、実効数Nee,2、活性化エネルギーの平均値ΔEa,2、活性化エネルギーの分散値σE,2を求める。このとき、これらパラメータ値を探索するために入力すべき探索範囲と探索幅、及び、個数について述べる。 Next, when it is considered that a new electron emission source exists, the process returns to step S102-4 according to step S102-7 shown in FIG. 18, and the energy state density D 2 (E) of the second type electron emission source is obtained. When the Gaussian function of Equation (10) is set, the effective number N ee, 2 , the activation energy average value ΔE a, 2 , and the activation energy variance σ E, 2 are obtained according to FIG. At this time, the search range, search width, and number to be input to search for these parameter values will be described.

Figure 2011014286
Figure 2011014286

計測条件t=1ms、10ms、50ms、T=−10℃、0℃、10℃、25℃、40℃、60℃に対して、第1種の電子放出源に対して述べたと同様に、活性化エネルギーの平均値ΔEa,2に対する探索範囲は400meV〜900meVを5meV幅で離散化した101個の探索点、活性化エネルギーの分散値σE,2に対する探索範囲は5〜100meVを5meV幅で離散化した20個の探索点、実効数Nee,2に対する探索範囲は1×10個/セル〜1×107個/セルを離散化した201個の探索点から構成され、探索範囲と探索幅、及び、全ての組み合わせとして約4.1×10個のパラメータ値を入力する。 For the measurement conditions t i = 1 ms, 10 ms, 50 ms, T = −10 ° C., 0 ° C., 10 ° C., 25 ° C., 40 ° C., 60 ° C., as described for the first type electron emission source, The search range for the average activation energy ΔE a, 2 is 101 search points obtained by discretizing 400 meV to 900 meV with a width of 5 meV, and the search range for the activation energy variance σ E, 2 is 5 to 100 meV with a width of 5 meV. The search range for the 20 search points discretized by 1 and the effective number N ee, 2 is composed of 201 search points discretized from 1 × 10 5 cells / cell to 1 × 10 7 cells / cell. The search width and about 4.1 × 10 5 parameter values are inputted as all combinations.

ステップS102−5において、活性化エネルギーの平均値ΔEa,2、活性化エネルギーの分散値σE,2と実効数Nee,2の各パラメータ値を設定した式(10)を式(4)に代入し、電子放出源のエネルギー状態密度D(E)とウインドウ関数W(E,t,T)のエネルギーに対する重なり積分を計算し、その逆数からt2,s th(t,T)を求めることができる。ここで、第2種の電子放出源のフォノン振動数を3.1×1013Hzとした。 In step S102-5, equation (10) in which each parameter value of activation energy average value ΔE a, 2 , activation energy dispersion value σ E, 2 and effective number N ee, 2 is set is expressed by equation (4). And the overlap integral for the energy of the energy state density D 2 (E) and the window function W 2 (E, t i , T) of the electron emission source is calculated, and t 2 s th (t i , T) can be determined. Here, the phonon frequency of the second type electron emission source was set to 3.1 × 10 13 Hz.

ステップS102−6において、休止期間tとMgOの温度Tの計測条件の総数N=18個に対して、式(11)で表された計測データから求めたt exp(t、T)と計算から求めたt1,s th(t,T)とt2,s th(t,T)の和に対する平均二乗誤差RMSDが最小となる活性化エネルギーの平均値ΔEa,2、活性化エネルギーの分散値σE,2、実効数Nee,2を求める。 In step S102-6, t s exp (t i , T) obtained from the measurement data represented by the expression (11) for the total number N = 18 of the measurement conditions of the pause period t i and the temperature T of MgO. And the average value ΔE a, 2 , of activation energy that minimizes the mean square error RMSD for the sum of t 1, s th (t i , T) and t 2, s th (t i , T) obtained from The dispersion value σ E, 2 of the activation energy and the effective number N ee, 2 are obtained.

ΣN=18 {t exp(t,T)-t1,s th(t,T) -t2,s th(t,T)} (11)
図22に、計測データから求めたt exp(t,T)をプロット801、計算から求めたt th(t,T)=t2,s th(t,T)+t2,s th(t,T)を実線1001で示した。両者は極めて良い一致を示している。結果的に、平均二乗誤差RMSDは最小値95nsに減少しており、活性化エネルギーの平均値ΔEa,2=500meV、活性化エネルギーの分散値σE,2=20meV、実効数Nee,2=2.0×10個/セルであることが求められた。
Σ N = 18 {t s exp (t i, T) -t 1, s th (t i, T) -t 2, s th (t i, T)} 2 (11)
In FIG. 22, t s exp (t i , T) obtained from the measurement data is plotted 801, and t s th (t i , T) obtained from calculation = t 2, s th (t i , T) + t 2, s th (t i , T) is indicated by a solid line 1001. Both are in very good agreement. As a result, the mean square error RMSD is reduced to the minimum value 95 ns, the activation energy average value ΔE a, 2 = 500 meV, the activation energy variance σ E, 2 = 20 meV, and the effective number N ee, 2. = 2.0 × 10 5 cells / cell.

このようにして、図23に示すように第1種と第2種の電子放出源のエネルギー状態密度D(E)の実線1001と、D(E)の実線1201に対して、活性化エネルギーの平均値ΔEa,1=780meV、活性化エネルギーの分散値σE,1=95meV、実効数Nee,1=1.0×10個/セル、並びに、活性化エネルギーの平均値ΔEa,2=500meV、活性化エネルギーの分散値σE,2=20meV、実効数Nee,2=2.0×10個/セルを出力装置103から出力・表示する。 In this way, as shown in FIG. 23, activation is performed for the solid line 1001 of the energy state density D 1 (E) and the solid line 1201 of D 2 (E) of the first type and second type electron emission sources. Energy average value ΔE a, 1 = 780 meV, activation energy variance σ E, 1 = 95 meV, effective number N ee, 1 = 1.0 × 10 6 cells / cell, and activation energy average value ΔE The output device 103 outputs and displays a, 2 = 500 meV, activation energy variance σ E, 2 = 20 meV, effective number N ee, 2 = 2.0 × 10 5 cells / cell.

更に電子放出源が存在する場合には、第2種の電子放出源と同様に、図18に示したステップS102−7に従って、ステップS102−4に戻り、第n種の電子放出源のエネルギー状態密度D(E)として、式(8)のガウス関数を設定した場合において、図15に従って、実効数Nee,n、活性化エネルギーの平均値ΔEa,n、活性化エネルギーの分散値σE,nを求める。 Further, when there is an electron emission source, similarly to the second type electron emission source, the process returns to step S102-4 according to step S102-7 shown in FIG. 18, and the energy state of the nth type electron emission source. When the Gaussian function of Expression (8) is set as the density D n (E), the effective number N ee, n , the average value of activation energy ΔE a, n , and the dispersion value σ of activation energy are obtained according to FIG. E and n are obtained.

以下において、前記実施の基本形態に基づいた、各実施の形態を具体的に説明する。   Each embodiment will be specifically described below based on the basic embodiment.

<実施の形態1>
本発明の実施の形態1のPDPについて説明する。本実施の形態1ではパネルサイズが50インチで、表示画素数が1280×1080のHDのPDPで検討している。本実施の形態1のPDPに充填されている放電ガスは、全圧が450Torrであり、組成比18%となる量でXeを含んで構成されたガスである。また、本実施の形態1のPDPの駆動方法は図5のADSに対応しており、アドレスパルス幅とスキャンライン数で決定されるアドレス期間も1ms以内である。
<Embodiment 1>
The PDP according to the first embodiment of the present invention will be described. In the first embodiment, an HD PDP having a panel size of 50 inches and a display pixel number of 1280 × 1080 is considered. The discharge gas filled in the PDP according to the first embodiment is a gas having a total pressure of 450 Torr and containing Xe in an amount that provides a composition ratio of 18%. The PDP driving method of the first embodiment corresponds to the ADS in FIG. 5, and the address period determined by the address pulse width and the number of scan lines is also within 1 ms.

本実施の形態1のPDPでは、コントラスト向上のためにリセット放電回数を減らしており、放電セルが黒表示時においてはリセット放電回数が2TVフィールド(1/60s)に1回である。即ち、本実施の形態1での休止期間tは最大でも33.3ms以内である。 In the PDP of the first embodiment, the number of reset discharges is reduced to improve contrast, and when the discharge cells display black, the number of reset discharges is once every 2 TV fields (1/60 s). That is, rest period t i in the first embodiment is within 33.3ms at most.

本実施の形態1の保護層3の主成分はMgOであり、所定量のScを含んでいる。本実施の形態1では、この保護層3を通常の電子ビーム蒸着法により成膜する。このとき、蒸着は結晶性といった膜質を制御するために、酸素雰囲気下で行う。これらの成膜方法により、保護層3は成膜速度5〜6Å/sとして300nmから1000nmの厚さに形成される。   The main component of the protective layer 3 of the first embodiment is MgO, and contains a predetermined amount of Sc. In the first embodiment, the protective layer 3 is formed by a normal electron beam evaporation method. At this time, vapor deposition is performed in an oxygen atmosphere in order to control film quality such as crystallinity. By these film forming methods, the protective layer 3 is formed to a thickness of 300 nm to 1000 nm at a film forming speed of 5 to 6 Å / s.

蒸着源には、粉末状のMgOにSc化合物を混合してペレット状に成型したものを用いるか、ペレット状のMgOとペレット状のSc化合物を混合して用いるか、あるいはこれらのペレット状に成型したものの焼結体を用いる。この蒸着源中のSc濃度は、MgOに対して5質量ppm以上5000質量ppm以下である。   For the vapor deposition source, use is made of powdered MgO mixed with a Sc compound and formed into a pellet, or mixed with pelletized MgO and a pelleted Sc compound, or formed into these pellets. The sintered body is used. The Sc concentration in this vapor deposition source is 5 mass ppm or more and 5000 mass ppm or less with respect to MgO.

この保護層3の膜厚は700nmであり、保護層中のSc濃度は60質量ppmである。但し、膜厚はこれに限定されるものではなく、保護層としての機能を有することができるものであれば構わない。保護層の膜厚に関しては、本実施の形態1に記載されているものだけに限定されず、保護層は500nm以上から2000nm以下であれば構わない。上述した膜厚範囲の場合、誘電体層4などの下地層の影響や、保護層5に発生する膜応力の影響などが小さい。500nm未満では耐スパッタ性が不十分なため、良好な放電応答性を長時間駆動させた場合に得ることができない。また、2000nmを越える厚さでは、MgOの柱状結晶構造が成長し、その構造間に隙間ができるため、クラックの発生や不純物ガスの吸着といった問題が生じることもある。   The thickness of the protective layer 3 is 700 nm, and the Sc concentration in the protective layer is 60 ppm by mass. However, the film thickness is not limited to this, and any film having a function as a protective layer may be used. The thickness of the protective layer is not limited to that described in the first embodiment, and the protective layer may be 500 nm or more and 2000 nm or less. In the case of the above-described film thickness range, the influence of the underlayer such as the dielectric layer 4 and the influence of the film stress generated in the protective layer 5 are small. If the thickness is less than 500 nm, the sputtering resistance is insufficient, so that a good discharge response cannot be obtained when driven for a long time. On the other hand, when the thickness exceeds 2000 nm, a columnar crystal structure of MgO grows and a gap is formed between the structures, which may cause problems such as generation of cracks and adsorption of impurity gases.

図24はアドレス放電遅れ時間測定方法から、式(2)を満たす本実施の形態1のPDPの統計遅れ、即ちプライミング電子の電子放出時定数t exp(t,T)の計測データである。 FIG. 24 shows the measurement data of the statistical delay of the PDP of the first embodiment that satisfies the equation (2), that is, the electron emission time constant t s exp (t i , T) satisfying the equation (2) from the address discharge delay time measurement method. .

図25は本実施の形態1のt expの計測データについて、本実施の形態1の保護層3を2種類の電子放出源とし、フォノン振動数fph,jについて第一の電子放出源(j=1)を1.26×1013Hz、第二の電子放出源(j=2)を1.2×1013Hzとして解析して求められたt th(t,T)を実線にて示している。図25から両者は極めて良い一致を示している。 Figure 25 is the measurement data of t s exp of the first embodiment, the protective layer 3 of the first embodiment with two types of electron-emitting source, phonon frequency f ph, for j first electron emission sources ( j = 1) a 1.26 × 10 13 Hz, the second electron emission sources (j = 2) were analyzed as 1.2 × 10 13 Hz and the obtained t s th (t i, T ) and the solid line Is shown. From FIG. 25, both show a very good match.

このようにして、図26に示すように第一種と第二種の電子放出源のエネルギー状態密度D(E)の実線501と、D(E)の実線502に対して、第一の電子放出源が活性化エネルギーの平均値ΔEa,1=645meV、活性化エネルギーの分散値σE,1=20meV、プライミング電子放出源の実効数Nee,1=6.0×10個/セル、第二の電子放出源が活性化エネルギーの平均値ΔEa,2=875meV、活性化エネルギーの分散値σE,2=95meV、プライミング電子放出源の実効数Nee,2=4.5×10個/セルである。 In this way, as shown in FIG. 26, the first and second types of electron emission sources have an energy state density D 1 (E) of solid line 501 and D 2 (E) of solid line 502. The activation energy average value ΔE a, 1 = 645 meV, activation energy dispersion value σ E, 1 = 20 meV, effective number of priming electron emission sources N ee, 1 = 6.0 × 10 4 / Cell, the second electron emission source is the average activation energy ΔE a, 2 = 875 meV, the activation energy dispersion σ E, 2 = 95 meV, the effective number of priming electron emission sources N ee, 2 = 4. 5 × 10 5 cells / cell.

また図26に示すように、Scは保護層であるMgO中に伝導帯底部から500〜900meVの実用動作条件に相当するエネルギー範囲503に熱励起可能な深さにプライミング電子放出源を形成する。   As shown in FIG. 26, Sc forms a priming electron emission source in MgO as a protective layer at a depth that can be thermally excited in an energy range 503 corresponding to a practical operating condition of 500 to 900 meV from the bottom of the conduction band.

保護層中の伝導帯底部から400〜1200meVの深さに存在するプライミング電子放出源の実効数の総数のNeeは5.1×10個/セルである。本実施の形態1では表示画素数が1280×1080である50インチのHDのPDPで検討しており、放電セルにおいて隔壁との交差部分を除く保護層の放電空間に接する面積が1.3×10−7であり、単位面積あたりの実効数の総数Neeは4.0×1012個/mとなる。更に、保護層の厚さは700nmであるから、単位体積あたりの実効数の総数Neeは5.7×1018個/mとなる。 N ee of the total number of the effective number of priming electron emission source present from the conduction band bottom in the protective layer to a depth of 400~1200meV is 5.1 × 10 5 cells / cell. In the first embodiment, a 50-inch HD PDP having a display pixel number of 1280 × 1080 is studied, and the area of the discharge layer in contact with the discharge space of the protective layer excluding the intersection with the barrier rib is 1.3 ×. 10 −7 m 2 , and the total effective number N ee per unit area is 4.0 × 10 12 / m 2 . Furthermore, since the thickness of the protective layer is 700 nm, the total effective number N ee per unit volume is 5.7 × 10 18 pieces / m 3 .

図27に示すように保護層の主成分であるMgOに対するSc濃度とプライミング電子放出源の実効数Nee,jには濃度依存性がある。この関係は原点を含めて、Sc濃度が増加するとプライミング電子放出源の実効数Nee,jが増加するという関係にある。そのため、プライミング電子放出源の実効数Nee,j及び実効数の総数Neeは、例えば保護層中のSc濃度等の膜質を制御することで調節することができる。 As shown in FIG. 27, the Sc concentration with respect to MgO which is the main component of the protective layer and the effective number N ee, j of the priming electron emission source are concentration dependent. This relationship is such that the effective number Nee, j of the priming electron emission source increases as the Sc concentration increases, including the origin. Therefore, the effective number N ee, j of the priming electron emission source and the total effective number N ee can be adjusted by controlling the film quality such as the Sc concentration in the protective layer, for example.

図28は本実施の形態1のPDPを用いたPDP装置について、前記の動作保証温度範囲−20〜60℃としたとき、良好なアドレス放電を行うことのできる保護層中のプライミング電子放出源の実効数の総数Neeの範囲を表している。尚、このときのプライミング電子放出源の実効数の総数Neeは前記実施の基本形態に示した実験方法と解析方法に従って求められる値である。このとき、実効数の総数Neeの上限値は、電圧変動ΔVAYに起因するとみられる黒ノイズや不灯ラインが出現しない条件である。 FIG. 28 shows the priming electron emission source in the protective layer capable of performing good address discharge when the PDP device using the PDP of the first embodiment is in the operation guaranteed temperature range of −20 to 60 ° C. The range of the total effective number Nee is shown. Incidentally, the effective number of the total number N ee of priming electron emission source at this time is a value determined according to the experimental methods and analysis method shown in the basic form of the embodiment. At this time, the upper limit value of the total effective number N ee is a condition in which black noise and non-lighting lines that appear to be caused by the voltage fluctuation ΔV AY do not appear.

保護層中の伝導帯底部から400〜1200meVの深さに存在するプライミング電子放出源の実効数の総数Neeは5.4×10個/セル以上 1.5×10個/セル以下で良好なアドレス放電を行うことができる。 The total number N ee of effective numbers of priming electron emission sources existing at a depth of 400 to 1200 meV from the bottom of the conduction band in the protective layer is 5.4 × 10 5 or more and 1.5 × 10 6 or less. Good address discharge can be performed.

従って、MgOに対するSc濃度を調製し、所定量以上のエネルギー状態密度とすれば、−20〜60℃という広い温度範囲という1TVフィールド以上黒表示を行ったとしても安定したアドレス放電を行うことができる。   Therefore, if the Sc concentration with respect to MgO is adjusted to an energy state density of a predetermined amount or more, stable address discharge can be performed even if black display is performed over 1 TV field in a wide temperature range of -20 to 60 ° C. .

<実施の形態2>
本発明の実施の形態2のPDPについて説明する。本実施の形態2ではパネルサイズが50インチで、表示画素数が1980×1080のフルHDのPDPで検討している。本実施の形態2のPDPの駆動方法も図5のADSに対応しており、アドレスパルス幅とスキャンライン数で決定されるアドレス期間も1ms以内である。
<Embodiment 2>
A PDP according to a second embodiment of the present invention will be described. In the second embodiment, a full HD PDP having a panel size of 50 inches and a display pixel number of 1980 × 1080 is considered. The PDP driving method of the second embodiment also corresponds to the ADS of FIG. 5, and the address period determined by the address pulse width and the number of scan lines is also within 1 ms.

本実施の形態2のPDPでは、コントラスト向上のためにリセット放電回数を減らしており、放電セルが黒表示時においてはリセット放電回数が3TVフィールド(1/60s)に1回である。即ち、本実施の形態2での休止期間tは最大でも50ms以内である。 In the PDP of the second embodiment, the number of reset discharges is reduced to improve the contrast, and when the discharge cells display black, the number of reset discharges is once every 3 TV fields (1/60 s). That is, rest period t i in the second embodiment is within 50ms at maximum.

本実施の形態2の保護層3の主成分はMgOであり、所定量のScを含んでいる。本実施の形態2では、この保護層3をプラズマガンにより成膜する。蒸着は、結晶性といった膜質を制御するために、Oを250sccmから350sccmで蒸着装置内に流通させてO雰囲気下で行う。これらの成膜方法により、保護層3は成膜速度を20Å/sから140Å/sとして300nmから1000nmの厚さに形成される。 The main component of the protective layer 3 of Embodiment 2 is MgO, and contains a predetermined amount of Sc. In the second embodiment, the protective layer 3 is formed by a plasma gun. Deposition, in order to control the film quality such as crystallinity, performed under an O 2 atmosphere by flowing O 2 into the deposition apparatus in 350sccm from 250 sccm. By these film formation methods, the protective layer 3 is formed to a thickness of 300 nm to 1000 nm at a film formation rate of 20 Å / s to 140 Å / s.

蒸着源には、粉末状のMgOにSc化合物を混合してペレット状に成型したものを用いるか、ペレット状のMgOとペレット状のSc化合物を混合して用いるか、あるいはこれらのペレット状に成型したものの焼結体を用いる。この蒸着源中のSc濃度は、MgOに対して5質量ppm以上5000質量ppm以下である。   For the vapor deposition source, use is made of powdered MgO mixed with a Sc compound and formed into a pellet, or mixed with pelletized MgO and a pelleted Sc compound, or formed into these pellets. The sintered body is used. The Sc concentration in this vapor deposition source is 5 mass ppm or more and 5000 mass ppm or less with respect to MgO.

この保護層3の膜厚は700nmであり、保護層中のSc濃度は40質量ppmである。但し、膜厚はこれに限定されるものではなく、保護層としての機能を有することができるものであれば構わない。   The thickness of the protective layer 3 is 700 nm, and the Sc concentration in the protective layer is 40 ppm by mass. However, the film thickness is not limited to this, and any film having a function as a protective layer may be used.

図29はアドレス放電遅れ時間測定方法から、本実施の形態2のPDPの統計遅れ、即ちプライミング電子の電子放出時定数t exp(t,T)について、式(2)を満たす計測データである。図29に示すように本実施の形態2のPDPのライミング電子の電子放出時定数t expは、管面温度Tが室温付近で減少する傾向がある。 FIG. 29 shows measurement data satisfying the equation (2) for the statistical delay of the PDP of the second embodiment, ie, the electron emission time constant t s exp (t i , T) of the address discharge delay time measurement method. is there. As shown in FIG. 29, the electron emission time constant t s exp of the limbing electrons of the PDP of the second embodiment tends to decrease when the tube surface temperature T is near room temperature.

図30は本実施の形態2のt expの計測データについて、前記実施の形態1と同じく、保護層3を2種類の電子放出源とし、フォノン振動数fph,jについて第一の電子放出源(j=1)を1.26×1013Hz、第二の電子放出源(j=2)を1.2×1013Hzとして解析して求められたt th(t,T)を実線にて示している。図30から両者は極めて良い一致を示している。 FIG. 30 shows the measurement data of t s exp of the second embodiment, using the protective layer 3 as two types of electron emission sources as in the first embodiment, and the first electron emission with respect to the phonon frequency f ph, j . T s th (t i , T) obtained by analyzing the source (j = 1) as 1.26 × 10 13 Hz and the second electron emission source (j = 2) as 1.2 × 10 13 Hz Is shown by a solid line. From FIG. 30, both show very good agreement.

このようにして、図31に示すように第一種と第二種の電子放出源のエネルギー状態密度D(E)の実線504と、D(E)の実線505に対して、第一の電子放出源が活性化エネルギーの平均値ΔEa,1=650meV、活性化エネルギーの分散値σE,1=30meV、プライミング電子放出源の実効数Nee,1=7.4×10個/セル、第二の電子放出源が活性化エネルギーの平均値ΔEa,2=785meV、活性化エネルギーの分散値σE,2=45meV、プライミング電子放出源の実効数Nee,2=2.1×10個/セルである。 In this way, as shown in FIG. 31, the first and second types of electron emission sources have an energy state density D 1 (E) of solid line 504 and D 2 (E) of solid line 505. The electron emission source has an activation energy average value ΔE a, 1 = 650 meV, activation energy dispersion value σ E, 1 = 30 meV, effective number of priming electron emission sources N ee, 1 = 7.4 × 10 5 / Cell, second electron emission source is average activation energy ΔE a, 2 = 785 meV, dispersion of activation energy σ E, 2 = 45 meV, effective number of priming electron emission sources N ee, 2 = 2. 1 × 10 5 cells / cell.

図31に示すように本実施の形態2の保護層は、前記実施の形態1と同様に伝導帯底部から500〜900meVの実用動作条件に相当するエネルギー範囲503に熱励起可能な深さにScに起因したプライミング電子放出源を形成する。   As shown in FIG. 31, the protective layer of the second embodiment is Sc at a depth that can be thermally excited to an energy range 503 corresponding to a practical operating condition of 500 to 900 meV from the bottom of the conduction band as in the first embodiment. Priming electron emission sources resulting from the above are formed.

保護層中の伝導帯底部から400〜1200meVの深さに存在するプライミング電子放出源の実効数の総数のNeeは9.5×10個/セルである。実効数の総数Neeは、本実施の形態2では表示画素数が1980×1080である50インチのフルHDのPDPで検討しており、放電セルにおいて隔壁との交差部分を除く保護層の放電空間に接する面積が7.7×10−8であり、単位面積あたりの実効数の総数Neeは1.2×1013個/mとなる。更に、保護層の厚さは700nmであるから、単位体積あたりの実効数の総数Neeは1.7×1019個/mとなる。 N ee of the total number of the effective number of priming electron emission source present from the conduction band bottom in the protective layer to a depth of 400~1200meV is 9.5 × 10 5 cells / cell. The total effective number N ee is examined in a 50-inch full HD PDP in which the number of display pixels is 1980 × 1080 in the second embodiment, and the discharge of the protective layer excluding the intersection with the barrier rib in the discharge cell. The area in contact with the space is 7.7 × 10 −8 m 2 , and the total effective number N ee per unit area is 1.2 × 10 13 / m 2 . Furthermore, since the thickness of the protective layer is 700 nm, the total effective number N ee per unit volume is 1.7 × 10 19 / m 3 .

しかしながら本実施の形態2は保護層中のSc濃度が40質量ppmであり、前記実施の形態1の60質量ppmと低いにもかかわらず、前記実施の形態1よりもプライミング電子放出源の実効数Nee,jが極めて多い。このことから、本実施の形態2の保護層は、保護層中のScのプライミング電子放出源の形成効率が極めて高いことが分かる。 However, in the second embodiment, the Sc concentration in the protective layer is 40 ppm by mass, and the effective number of priming electron emission sources is higher than that in the first embodiment, although it is as low as 60 ppm by mass in the first embodiment. N ee, j is extremely large. From this, it can be seen that the protective layer according to the second embodiment has an extremely high formation efficiency of the Sc priming electron emission source in the protective layer.

図32は本実施の形態2のPDPを用いたPDP装置について、前記の動作保証温度範囲−20〜60℃としたとき、良好なアドレス放電を行うことのできる保護層中のプライミング電子放出源の実効数の総数Neeの範囲を表している。尚、このときのプライミング電子放出源の実効数の総数Neeは前記実施の基本形態に示した実験方法と解析方法に従って求められる値である。このとき、実効数の総数Neeの上限値は、電圧変動ΔVAYに起因するとみられる黒ノイズや不灯ラインが出現しない条件である。 FIG. 32 shows the priming electron emission source in the protective layer capable of performing good address discharge when the PDP device using the PDP according to the second embodiment is in the above-mentioned guaranteed operating temperature range of −20 to 60 ° C. The range of the total effective number Nee is shown. Incidentally, the effective number of the total number N ee of priming electron emission source at this time is a value determined according to the experimental methods and analysis method shown in the basic form of the embodiment. At this time, the upper limit value of the total effective number N ee is a condition in which black noise and non-lighting lines that appear to be caused by the voltage fluctuation ΔV AY do not appear.

保護層中の伝導帯底部から400〜1200meVの深さに存在するプライミング電子放出源の実効数の総数Neeは1.1×10個/セル以上5.4×10個/セル以下で良好なアドレス放電を行うことができる。 The total effective number N ee of the priming electron emission sources existing at a depth of 400 to 1200 meV from the bottom of the conduction band in the protective layer is 1.1 × 10 6 / cell or more and 5.4 × 10 6 / cell or less. Good address discharge can be performed.

従って、MgOに対するSc濃度を調製し、所定量以上のエネルギー状態密度とすれば、−20〜60℃という広い温度範囲と休止期間t=50ms以上、即ち3TVフィールド以上黒表示を行ったとしても安定したアドレス放電を行うことができ、高精細で高コントラストなPDPを得ることができる。 Therefore, if the Sc concentration with respect to MgO is adjusted to an energy state density of a predetermined amount or more, a wide temperature range of −20 to 60 ° C. and a rest period t i = 50 ms or more, that is, even if black display is performed for 3 TV fields or more. Stable address discharge can be performed, and a high-definition and high-contrast PDP can be obtained.

このとき、主成分であるMgOに対する保護層中のSc濃度は45質量ppm以上520質量ppm以下である。   At this time, the Sc concentration in the protective layer with respect to MgO as the main component is 45 mass ppm or more and 520 mass ppm or less.

<実施の形態3>
本発明の実施の形態3のPDPについて説明する。本実施の形態3ではパネルサイズが50インチで、表示画素数が1980×1080のフルHDのPDPで検討している。本実施の形態3のPDPの駆動方法も図5のADSに対応しており、アドレスパルス幅とスキャンライン数で決定されるアドレス期間も1ms以内である。
<Embodiment 3>
A PDP according to Embodiment 3 of the present invention will be described. In the third embodiment, a full HD PDP having a panel size of 50 inches and a display pixel number of 1980 × 1080 is considered. The PDP driving method of the third embodiment also corresponds to the ADS of FIG. 5, and the address period determined by the address pulse width and the number of scan lines is also within 1 ms.

本実施の形態3のPDPでは、コントラスト向上のためにリセット放電回数を減らしており、放電セルが黒表示時においてはリセット放電回数が3TVフィールド(1/60s)に1回である。即ち、本実施の形態3での休止期間tは最大でも50ms以内である。 In the PDP of the third embodiment, the number of reset discharges is reduced to improve contrast, and when the discharge cells display black, the number of reset discharges is once every 3 TV fields (1/60 s). That is, rest period t i in the third embodiment is within 50ms at maximum.

本実施の形態32の保護層3の主成分はMgOであり、所定量のScを含んでいる。本実施の形態3では、この保護層3をプラズマガンにより成膜する。蒸着は、結晶性といった膜質を制御するためにHOを250sccmから350sccmで流通させてHO雰囲気下で行う。これらの成膜方法により、保護層3は成膜速度を20Å/sから140Å/sとして300nmから1000nmの厚さに形成される。 The main component of the protective layer 3 of Embodiment 32 is MgO and contains a predetermined amount of Sc. In the third embodiment, the protective layer 3 is formed by a plasma gun. Vapor deposition is performed in an H 2 O atmosphere by flowing H 2 O from 250 sccm to 350 sccm in order to control film quality such as crystallinity. By these film formation methods, the protective layer 3 is formed to a thickness of 300 nm to 1000 nm at a film formation rate of 20 Å / s to 140 Å / s.

蒸着源には、粉末状のMgOにSc化合物を混合してペレット状に成型したものを用いるか、ペレット状のMgOとペレット状のSc化合物を混合して用いるか、あるいはこれらのペレット状に成型したものの焼結体を用いる。この蒸着源中のSc濃度は、MgOに対して5質量ppm以上5000質量ppm以下である。   For the vapor deposition source, use is made of powdered MgO mixed with a Sc compound and formed into a pellet, or mixed with pelletized MgO and a pelleted Sc compound, or formed into these pellets. The sintered body is used. The Sc concentration in this vapor deposition source is 5 mass ppm or more and 5000 mass ppm or less with respect to MgO.

この保護層3の膜厚は700nmであり、保護層中のSc濃度は50質量ppmである。但し、膜厚はこれに限定されるものではなく、保護層としての機能を有することができるものであれば構わない。   The thickness of the protective layer 3 is 700 nm, and the Sc concentration in the protective layer is 50 ppm by mass. However, the film thickness is not limited to this, and any film having a function as a protective layer may be used.

図33はアドレス放電遅れ時間測定方法から、本実施の形態3のPDPの統計遅れ、即ちプライミング電子の電子放出時定数t exp(t,T)について、式(2)を満たす計測データである。図33に示すように本実施の形態3のPDPのライミング電子の電子放出時定数t expは、管面温度Tが室温付近で減少する傾向がある。 FIG. 33 shows measurement data satisfying the expression (2) for the statistical delay of the PDP of the third embodiment, that is, the electron emission time constant t s exp (t i , T) of the third embodiment, from the address discharge delay time measurement method. is there. As shown in FIG. 33, the electron emission time constant t s exp of the limbing electrons of the PDP according to the third embodiment tends to decrease near the room temperature T.

図34は本実施の形態3のt expの計測データについて、前記実施の形態1と同じく、保護層3を2種類の電子放出源とし、フォノン振動数fph,jについて第一の電子放出源(j=1)を1.26×1013Hz、第二の電子放出源(j=2)を1.2×1013Hzとして解析して求められたt th(t,T)を実線にて示している。図34から両者は極めて良い一致を示している。 FIG. 34 shows the measurement data of t s exp of the third embodiment, using the protective layer 3 as two types of electron emission sources as in the first embodiment, and the first electron emission with respect to the phonon frequency f ph, j . T s th (t i , T) obtained by analyzing the source (j = 1) as 1.26 × 10 13 Hz and the second electron emission source (j = 2) as 1.2 × 10 13 Hz Is shown by a solid line. From FIG. 34, both show very good agreement.

このようにして、図35に示すように第一種と第二種の電子放出源のエネルギー状態密度D(E)の実線506と、D(E)の実線507に対して、第一の電子放出源が活性化エネルギーの平均値ΔEa,1=650meV、活性化エネルギーの分散値σE,1=20meV、プライミング電子放出源の実効数Nee,1=7.3×10個/セル、第二の電子放出源が活性化エネルギーの平均値ΔEa,2=845meV、活性化エネルギーの分散値σE,2=110meV、プライミング電子放出源の実効数Nee,2=5.2×10個/セルである。 In this way, as shown in FIG. 35, the first and second types of electron emission sources have an energy state density D 1 (E) of solid line 506 and D 2 (E) of solid line 507. The activation energy average value ΔE a, 1 = 650 meV, activation energy dispersion value σ E, 1 = 20 meV, effective number N ee, 1 = 7.3 × 10 5 priming electron emission sources / Cell, the second electron emission source is the average activation energy ΔE a, 2 = 845 meV, the activation energy dispersion σ E, 2 = 110 meV, the effective number of priming electron emission sources N ee, 2 = 5. 2 × 10 5 cells / cell.

図35に示すように本実施の形態3の保護層は、前記実施の形態1と同様に伝導帯底部から500〜900meVの実用動作条件に相当するエネルギー範囲503に熱励起可能な深さにScに起因したプライミング電子放出源を形成する。   As shown in FIG. 35, the protective layer according to the third embodiment has a depth Sc that can be thermally excited to an energy range 503 corresponding to a practical operating condition of 500 to 900 meV from the bottom of the conduction band as in the first embodiment. Priming electron emission sources resulting from the above are formed.

保護層中の伝導帯底部から400〜1200meVの深さに存在するプライミング電子放出源の実効数の総数のNeeは1.3×10個/セルである。実効数の総数Neeは、本実施の形態3では表示画素数が1980×1080である50インチのフルHDのPDPで検討しており、放電セルにおいて隔壁との交差部分を除く保護層の放電空間に接する面積が7.7×10−8であり、単位面積あたりの実効数の総数Neeは1.6×1013個/mとなる。更に、保護層の厚さは700nmであるから、単位体積あたりの実効数の総数Neeは2.3×1019個/mとなる。 N ee of the total number of the effective number of priming electron emission source present from the conduction band bottom in the protective layer to a depth of 400~1200meV is 1.3 × 10 6 cells / cell. The total effective number N ee is examined in a 50-inch full HD PDP in which the number of display pixels is 1980 × 1080 in the third embodiment, and the discharge of the protective layer excluding the intersection with the barrier rib in the discharge cell. The area in contact with the space is 7.7 × 10 −8 m 2 , and the total effective number N ee per unit area is 1.6 × 10 13 / m 2 . Furthermore, since the thickness of the protective layer is 700 nm, the total effective number N ee per unit volume is 2.3 × 10 19 / m 3 .

しかしながら本実施の形態3は保護層中のSc濃度が50質量ppmであり、前記実施の形態1の60質量ppmと低いにもかかわらず、前記実施の形態1よりもプライミング電子放出源の実効数Nee,jが極めて多い。このことから、本実施の形態3の保護層は、保護層中のScのプライミング電子放出源の形成効率が極めて高いことが分かる。 However, in the third embodiment, the Sc concentration in the protective layer is 50 ppm by mass, and the effective number of priming electron emission sources is higher than that in the first embodiment, although it is as low as 60 ppm by mass in the first embodiment. N ee, j is extremely large. From this, it can be seen that the protective layer of the third embodiment has a very high formation efficiency of the Sc priming electron emission source in the protective layer.

図36は本実施の形態3のPDPを用いたPDP装置について、前記の動作保証温度範囲−20〜60℃としたとき、良好なアドレス放電を行うことのできる保護層中のプライミング電子放出源の実効数の総数Neeの範囲を表している。尚、このときのプライミング電子放出源の実効数の総数Neeは前記実施の基本形態に示した実験方法と解析方法に従って求められる値である。このとき、実効数の総数Neeの上限値は、電圧変動ΔVAYに起因するとみられる黒ノイズや不灯ラインが出現しない条件である。 FIG. 36 shows a PDP device using the PDP according to the third embodiment, in which the priming electron emission source in the protective layer capable of performing good address discharge when the operation guaranteed temperature range is −20 to 60 ° C. The range of the total effective number Nee is shown. Incidentally, the effective number of the total number N ee of priming electron emission source at this time is a value determined according to the experimental methods and analysis method shown in the basic form of the embodiment. At this time, the upper limit value of the total effective number N ee is a condition in which black noise and non-lighting lines that appear to be caused by the voltage fluctuation ΔV AY do not appear.

保護層中の伝導帯底部から400〜1200meVの深さに存在するプライミング電子放出源の実効数の総数Neeは1.4×10個/セル以上8.1×10個/セル以下で良好なアドレス放電を行うことができる。 In the following the effective number of the total number N ee is 1.4 × 10 6 cells / cell or more 8.1 × 10 6 cells / cell priming electron emission source present at a depth of 400~1200meV from the conduction band bottom in the protective layer Good address discharge can be performed.

従って、MgOに対するSc濃度を調製し、所定量以上のエネルギー状態密度とすれば、−20〜60℃という広い温度範囲と休止期間t=50ms以上、即ち3TVフィールド以上黒表示を行ったとしても安定したアドレス放電を行うことができ、高精細で高コントラストなPDPを得ることができる。 Therefore, if the Sc concentration with respect to MgO is adjusted to an energy state density of a predetermined amount or more, a wide temperature range of −20 to 60 ° C. and a rest period t i = 50 ms or more, that is, even if black display is performed for 3 TV fields or more. Stable address discharge can be performed, and a high-definition and high-contrast PDP can be obtained.

更に本実施の形態3では、前記実施の形態2よりも安定したアドレス放電を行えるプライミング電子放出源の実効数の総数Neeの最大値が大きく、保護層の壁電荷保持力及び壁電荷の形成状態が優れているとみられる。 Further, in the third embodiment, the maximum value of the effective total number Nee of the priming electron emission sources capable of performing a stable address discharge is larger than that in the second embodiment, and the wall charge holding power and wall charge formation of the protective layer are increased. The condition seems to be excellent.

このとき、主成分であるMgOに対する保護層中のSc濃度は55質量ppm以上735質量ppm以下である。   At this time, the Sc concentration in the protective layer with respect to MgO as the main component is 55 mass ppm or more and 735 mass ppm or less.

<実施の形態4>
本発明の実施の形態4のPDPについて説明する。本実施の形態4では保護層3の主成分はMgOであるが、所定量の不純物元素を含んでいる。
<Embodiment 4>
A PDP according to Embodiment 4 of the present invention will be described. In the fourth embodiment, the main component of the protective layer 3 is MgO, but contains a predetermined amount of impurity elements.

前記実施の形態1〜3で記したように放電遅れを改善するには、保護層中の伝導帯底部から400〜1200meVの深さ、特に改善を期するには500〜900meVの実用動作条件で熱励起可能な深さにプライミング電子放出源を形成しなければならない。   As described in the first to third embodiments, in order to improve the discharge delay, a depth of 400 to 1200 meV from the bottom of the conduction band in the protective layer, particularly 500 to 900 meV in practical operating conditions for improvement. The priming electron emission source must be formed at a depth that allows thermal excitation.

このような、伝導帯底部から500〜900meV付近にプライミング電子放出源を形成する不純物元素として、前記実施の形態1〜3で示したSc以外に、Si、Al、Y、Ce、Ca、La、Sm、Sn、Hが挙げられ、これらの保護層中の濃度を制御することで、プライミング電子放出源の実効数Nee,j及びその総数Neeを調整することができる。選定方法として、前記実施の形態1〜3と同様に放電遅れ時間を測定し、プライミング電子放出源を解析する方法がある。 As such an impurity element that forms a priming electron emission source in the vicinity of 500 to 900 meV from the bottom of the conduction band, in addition to Sc shown in the first to third embodiments, Si, Al, Y, Ce, Ca, La, sm, Sn, H, and the like, by controlling the concentration of these protective layers, the effective number N ee priming electron emission source, it is possible to adjust the j and the total number N ee. As a selection method, there is a method of measuring a discharge delay time and analyzing a priming electron emission source in the same manner as in the first to third embodiments.

保護層3の主成分がMgOであり、最大で50質量ppmのSiを含んでいるPDPについて解析する。Siを含む保護層3は電子ビーム蒸着法により300nmから1000nmの厚さに形成される。   The PDP containing MgO as the main component of the protective layer 3 and containing 50 mass ppm of Si at maximum is analyzed. The protective layer 3 containing Si is formed to a thickness of 300 nm to 1000 nm by an electron beam evaporation method.

蒸着源にはペレット状に成型したものの焼結体を用い、蒸着源中のSi濃度はMgOに対して5質量ppm以上1000質量ppm以下である。   A sintered compact molded in a pellet shape is used as the vapor deposition source, and the Si concentration in the vapor deposition source is 5 mass ppm or more and 1000 mass ppm or less with respect to MgO.

図37はアドレス放電遅れ時間測定方法から、本実施の形態4のPDPの統計遅れ、即ちプライミング電子の電子放出時定数t exp(t,T)について、式(2)を満たす計測データである。図37に示すように本実施の形態4のPDPでは、全休止期間についてプライミング電子の電子放出時定数t expは、管面温度Tが上昇すると減少する。 FIG. 37 shows measurement data satisfying the equation (2) for the statistical delay of the PDP of the fourth embodiment, that is, the electron emission time constant t s exp (t i , T) of the address discharge delay time measurement method. is there. As shown in FIG. 37, in the PDP of the fourth embodiment, the electron emission time constant t s exp of the priming electrons for the entire rest period decreases as the tube surface temperature T increases.

図38は本実施の形態4のt expの計測データについて、保護層3をHとSiの電子放出源とし、フォノン振動数fph,jについてHに起因した電子放出源(j=1)を3.1×1013Hz、Siに起因した電子放出源(j=2)を1.19×1013Hzとして解析して求められたt th(t,T)を実線にて示している。尚、電子放出源の一つをHとしたのは、Hが浅い準位を形成するのと、蒸着といったPDP作製過程で保護層中に含まれるからである。図38から両者は極めて良い一致を示している。 FIG. 38 shows the measurement data of t s exp of the fourth embodiment, in which the protective layer 3 is an electron emission source of H and Si, and the electron emission source caused by H with respect to the phonon frequency f ph, j (j = 1). the indicated 3.1 × 10 13 Hz, an electron emission source due to Si to (j = 2) the t s th obtained by analyzing as 1.19 × 10 13 Hz (t i , T) by a solid line ing. The reason why H is one of the electron emission sources is that H forms a shallow level and is included in the protective layer in the PDP manufacturing process such as vapor deposition. From FIG. 38, both show very good agreement.

このようにして解析により求められた2種類の電子放出源の準位構造は図39に示すように、Hに起因した電子放出源が活性化エネルギーの平均値ΔEa,1=570meV、活性化エネルギーの分散値σE,1=5meV、プライミング電子放出源の実効数Nee,1=2.0×10個/セル、Siに起因した電子放出源が活性化エネルギーの平均値ΔEa,2=845meV、活性化エネルギーの分散値σE,2=90meV、プライミング電子放出源の実効数Nee,2=5.2×10個/セルである。 As shown in FIG. 39, the level structure of the two types of electron emission sources determined by the analysis in this way is that the electron emission source caused by H has an activation energy average value ΔE a, 1 = 570 meV, Energy dispersion value σ E, 1 = 5 meV, effective number of priming electron emission sources N ee, 1 = 2.0 × 10 3 cells / cell, electron emission source due to Si has an average activation energy ΔE a, 2 = 845 meV, activation energy variance σ E, 2 = 90 meV, effective number of priming electron emission sources N ee, 2 = 5.2 × 10 5 / cell.

この解析結果からSiとHは、本実施の形態4の保護層は、前記実施の形態1〜3と同様に伝導帯底部から500〜900meVの実用動作条件で熱励起可能な深さにプライミング電子放出源を形成するため、プライミング電子放出源の実効数Nee,j及び実効数の総数Neeは、例えば保護層中のSiとHの濃度、空孔等の欠陥濃度や結晶性等の膜質を制御することで調節することができる。これにより、放電遅れをといった各種特性を良好なものとすることが可能となる。 From this analysis result, Si and H are primed to a depth that allows the protective layer of the fourth embodiment to be thermally excited under practical operating conditions of 500 to 900 meV from the bottom of the conduction band as in the first to third embodiments. In order to form the emission source, the effective number N ee, j of the priming electron emission source and the total effective number N ee are the film quality such as the concentration of Si and H in the protective layer, the defect concentration such as vacancies, and the crystallinity. It can be adjusted by controlling. As a result, various characteristics such as discharge delay can be improved.

このような、伝導帯底部から500〜900meVの実用動作条件で熱励起可能な深さにプライミング電子放出源を形成する不純物元素としては、MgO以外にもAl、Y、Ce、Ca、La、Sm、Snがある。このことから、Al、Y、Ce、Ca、La、Sm、SnもSc、Siと保護層中のSiとHの濃度、空孔等の欠陥濃度や結晶性等の膜質を制御することでプライミング電子放出源を調節することができ、放電遅れを改善することが可能となる。   Such impurity elements that form the priming electron emission source at a depth that can be thermally excited under practical operating conditions of 500 to 900 meV from the bottom of the conduction band include Al, Y, Ce, Ca, La, Sm in addition to MgO. , Sn. Therefore, Al, Y, Ce, Ca, La, Sm, and Sn are also primed by controlling the film quality such as Sc, Si and Si and H concentration in the protective layer, defect concentration such as vacancies, and crystallinity. The electron emission source can be adjusted, and the discharge delay can be improved.

以上、本発明者によってなされた発明を、前記実施の基本形態、前記実施の形態1〜4に基づき具体的に説明したが、本発明は前記実施の基本形態および前記実施の形態1〜4に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。   As mentioned above, although the invention made by the present inventor has been specifically described based on the basic embodiment and the first to fourth embodiments, the present invention is not limited to the basic embodiment and the first to fourth embodiments. Needless to say, the invention is not limited, and various modifications can be made without departing from the scope of the invention.

本発明は、プラズマディスプレイ装置、特に、高精細なAC面放電型PDPに有効で、映像機器産業、宣伝機器産業、医療機器産業、プラズマディスプレイ装置の製造業といった産業に幅広く利用されるものである。   INDUSTRIAL APPLICABILITY The present invention is effective for plasma display devices, particularly high-definition AC surface discharge PDPs, and is widely used in industries such as video equipment industry, advertising equipment industry, medical equipment industry, and plasma display device manufacturing industry. .

1 前面基板
2 誘電体層
3 保護層
4 サステイン電極(X)
4a 透明電極
4b バス電極
5 スキャン電極(Y)
5a 透明電極
5b バス電極
6 表示電極
7 隔壁
8 蛍光体層
9 誘電体層
10 アドレス電極(A)
11 背面基板
12 前面板
13 背面板
14 放電空間
15 PDP
20 プラズマディスプレイ装置
21 アドレス駆動回路
22 スキャンパルス出力回路
23 サステインパルス出力回路
24 駆動制御回路
25 信号処理回路
26 駆動電源
27 映像源
101 入力装置
102 計算装置
103 出力装置
2200 パーソナルコンピュータ
2201 CPU装置
2202 記憶装置
2204 データ転送用結合バス
2205 データ転送用結合バス
CL 放電セル
1 Front substrate 2 Dielectric layer 3 Protective layer 4 Sustain electrode (X)
4a Transparent electrode 4b Bus electrode 5 Scan electrode (Y)
5a Transparent electrode 5b Bus electrode 6 Display electrode 7 Partition wall 8 Phosphor layer 9 Dielectric layer 10 Address electrode (A)
11 Back substrate 12 Front plate 13 Back plate 14 Discharge space 15 PDP
20 plasma display device 21 address drive circuit 22 scan pulse output circuit 23 sustain pulse output circuit 24 drive control circuit 25 signal processing circuit 26 drive power supply 27 video source 101 input device 102 computer 103 output device 2200 personal computer 2201 CPU device 2202 storage device 2204 Data transfer coupling bus 2205 Data transfer coupling bus CL Discharge cell

Claims (9)

一対の基板が対向に配置されて放電空間を形成し、一方の基板上に複数の電極と前記電極上に誘電体層と前記誘電体層を覆う保護層が形成され、前記放電空間には放電ガスが充填されたプラズマディスプレイパネルであって、
前記保護層は、プライミング電子放出源の実効数の総数を1.1×10個/セル以上、8.1×10個/セル以下含むことを特徴とするプラズマディスプレイパネル。
A pair of substrates are arranged to face each other to form a discharge space, a plurality of electrodes are formed on one substrate, a dielectric layer and a protective layer covering the dielectric layer are formed on the electrodes, and a discharge layer is formed in the discharge space. A plasma display panel filled with gas,
The plasma display panel, wherein the protective layer includes a total effective number of priming electron emission sources of 1.1 × 10 6 cells / cell or more and 8.1 × 10 6 cells / cell or less.
請求項1記載のプラズマディスプレイパネルにおいて、
前記保護層は、MgOを主成分とし、不純物元素として少なくともScを含むことを特徴とするプラズマディスプレイパネル。
The plasma display panel according to claim 1, wherein
The plasma display panel, wherein the protective layer contains MgO as a main component and at least Sc as an impurity element.
請求項1記載のプラズマディスプレイパネルにおいて、
前記保護層は、MgOを主成分とし、不純物元素としてScを含み、
前記MgOに対する前記Scの濃度は、45質量ppm以上、735質量ppm以下であることを特徴とするプラズマディスプレイパネル。
The plasma display panel according to claim 1, wherein
The protective layer includes MgO as a main component and Sc as an impurity element.
The plasma display panel according to claim 1, wherein a concentration of the Sc relative to the MgO is 45 mass ppm or more and 735 mass ppm or less.
請求項1記載のプラズマディスプレイパネルにおいて、
前記保護層は、MgOを主成分とし、不純物元素としてSi、Al、Y、Ce、Ca、La、Sm、Sn、Hの中から選択される少なくとも1種を含むことを特徴とするプラズマディスプレイパネル。
The plasma display panel according to claim 1, wherein
The protective layer includes MgO as a main component and includes at least one selected from Si, Al, Y, Ce, Ca, La, Sm, Sn, and H as an impurity element. .
請求項1〜4のいずれか1項に記載のプラズマディスプレイパネルにおいて、
前記放電ガスは、組成比8%以上となる量でXeを含んで構成されることを特徴とするプラズマディスプレイパネル。
In the plasma display panel according to any one of claims 1 to 4,
The plasma display panel according to claim 1, wherein the discharge gas includes Xe in an amount of a composition ratio of 8% or more.
請求項1〜5のいずれか1項に記載のプラズマディスプレイパネルを製造するプラズマディスプレイパネルの製造方法であって、
前記保護層を形成する工程においては、プラズマガンを使用することを特徴とするプラズマディスプレイパネルの製造方法。
A plasma display panel manufacturing method for manufacturing the plasma display panel according to any one of claims 1 to 5,
A plasma display panel manufacturing method using a plasma gun in the step of forming the protective layer.
請求項6記載のプラズマディスプレイパネルの製造方法において、
前記保護層を形成する工程においては、蒸着室内にOを流通させながら蒸着することを特徴とするプラズマディスプレイパネルの製造方法。
In the manufacturing method of the plasma display panel of Claim 6,
In the step of forming the protective layer, vapor deposition is performed while O 2 is circulated in the vapor deposition chamber.
請求項6記載のプラズマディスプレイパネルの製造方法において、
前記保護層を形成する工程においては、蒸着室内にHOを流通させながら蒸着することを特徴とするプラズマディスプレイパネルの製造方法。
In the manufacturing method of the plasma display panel of Claim 6,
In the step of forming the protective layer, vapor deposition is performed while H 2 O is circulated in the vapor deposition chamber.
請求項1〜5のいずれか1項に記載のプラズマディスプレイパネルと、前記プラズマディスプレイパネルを駆動する駆動装置とからなることを特徴とするプラズマディスプレイ装置。   6. A plasma display device comprising: the plasma display panel according to claim 1; and a driving device that drives the plasma display panel.
JP2009155460A 2009-01-26 2009-06-30 Plasma display panel and method of manufacturing the same, and plasma display device Abandoned JP2011014286A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009155460A JP2011014286A (en) 2009-06-30 2009-06-30 Plasma display panel and method of manufacturing the same, and plasma display device
PCT/JP2010/050842 WO2010084968A1 (en) 2009-01-26 2010-01-22 Plasma display panel and process for producing same, and plasma display device and process for producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009155460A JP2011014286A (en) 2009-06-30 2009-06-30 Plasma display panel and method of manufacturing the same, and plasma display device

Publications (1)

Publication Number Publication Date
JP2011014286A true JP2011014286A (en) 2011-01-20

Family

ID=43592987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009155460A Abandoned JP2011014286A (en) 2009-01-26 2009-06-30 Plasma display panel and method of manufacturing the same, and plasma display device

Country Status (1)

Country Link
JP (1) JP2011014286A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9381534B2 (en) 2012-07-11 2016-07-05 Lg Chem, Ltd. Method for forming bezel pattern of display substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9381534B2 (en) 2012-07-11 2016-07-05 Lg Chem, Ltd. Method for forming bezel pattern of display substrate
US9925553B2 (en) 2012-07-11 2018-03-27 Lg Chem, Ltd. Method for forming bezel pattern of display substrate

Similar Documents

Publication Publication Date Title
US8362979B2 (en) Agglomerated particles forming a protective layer of a plasma display panel
US20080218439A1 (en) Plasma display panel and imaging device using the same
WO2009128238A1 (en) Plasma display device
JP2007048733A (en) Magnesium oxide raw material and manufacturing method of plasma display panel
JP5240401B2 (en) Plasma display device
JPWO2011114672A1 (en) Plasma display device
JP2011014286A (en) Plasma display panel and method of manufacturing the same, and plasma display device
JP4760505B2 (en) Plasma display panel
JP4637941B2 (en) Plasma display panel and plasma display device using the same
US8531356B2 (en) Method of driving a plasma display panel to compensate for the increase in the discharge delay time as the number of sustain pulses increases
KR101094517B1 (en) Plasma display device
JP2010177019A (en) Plasma display panel, method of manufacturing the same, and plasma display device
JP4476173B2 (en) Gas discharge display panel
JP2010177113A (en) Plasma display panel and plasma display device
JP2006269258A (en) Gas discharge display panel
JP2010140729A (en) Plasma display panel and image display device using the same
JP2011040191A (en) Plasma display panel, and image display device using the same
JP2010097861A (en) Display device and plasma display panel
JP2011076757A (en) Plasma display panel and method of manufacturing the same
JP2007141481A (en) Gas discharge display panel
JP2009277491A (en) Plasma display panel
JP2007249227A (en) Plasma display panel and image display device using the same
JP2010186686A (en) Plasma display device
JP2011028872A (en) Plasma display device and its manufacturing method
JP2011159612A (en) Plasma display panel, and plasma display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111128

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20120906