JP4760505B2 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
JP4760505B2
JP4760505B2 JP2006110640A JP2006110640A JP4760505B2 JP 4760505 B2 JP4760505 B2 JP 4760505B2 JP 2006110640 A JP2006110640 A JP 2006110640A JP 2006110640 A JP2006110640 A JP 2006110640A JP 4760505 B2 JP4760505 B2 JP 4760505B2
Authority
JP
Japan
Prior art keywords
discharge
ppm
protective layer
pdp
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006110640A
Other languages
Japanese (ja)
Other versions
JP2007048734A (en
Inventor
塩川  晃
要 溝上
良尚 大江
一夫 上谷
博行 加道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006110640A priority Critical patent/JP4760505B2/en
Publication of JP2007048734A publication Critical patent/JP2007048734A/en
Application granted granted Critical
Publication of JP4760505B2 publication Critical patent/JP4760505B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、表示デバイスなどに用いられるプラズマディスプレイパネルにおいて、安定した放電を実現できるプラズマディスプレイパネルに関する。   The present invention relates to a plasma display panel that can realize stable discharge in a plasma display panel used for a display device or the like.

高品位テレビジョン画像を大画面で表示するためのディスプレイ装置として、プラズマディスプレイパネル(以下PDPと呼ぶ)を使用した表示装置への期待が高まっている。PDPは、基本的には前面パネルと背面パネルとで構成されている。   As a display device for displaying a high-definition television image on a large screen, there is an increasing expectation for a display device using a plasma display panel (hereinafter referred to as PDP). A PDP basically includes a front panel and a back panel.

前面パネルは、ガラス基板と、その一方の主面上に形成されたストライプ状の透明電極とバス電極よりなる表示電極と、表示電極を覆ってコンデンサとしての働きをする誘電体層と、誘電体層上に形成された保護層とで構成されている。一方、背面パネルは、ガラス基板と、その一方の主面上に形成されたストライプ状のアドレス電極と、アドレス電極を覆う下地誘電体層と、下地誘電体層上に形成された隔壁と、各隔壁間に形成された赤色、緑色および青色でそれぞれ発光する蛍光体層とで構成されている。   The front panel includes a glass substrate, a display electrode including a striped transparent electrode and a bus electrode formed on one main surface thereof, a dielectric layer that covers the display electrode and functions as a capacitor, and a dielectric And a protective layer formed on the layer. On the other hand, the back panel includes a glass substrate, striped address electrodes formed on one main surface thereof, a base dielectric layer covering the address electrodes, a partition formed on the base dielectric layer, It is comprised with the fluorescent substance layer each light-emitted in red, green, and blue formed between the partition walls.

前面パネルと背面パネルとはそれぞれの電極形成面側を対向させて気密封着され、隔壁によって形成された放電空間(放電セル)にはNe−Xeなどの放電ガスが400Torr〜600Torrの圧力で封入されている。表示電極に映像信号電圧を選択的に印加することによって放電ガスを放電させ、それによって発生した紫外線が各色蛍光体層を励起して赤色、緑色、青色の発光をさせてカラー画像表示を実現している。   The front panel and the rear panel are hermetically sealed with the electrode forming surfaces facing each other, and a discharge gas (discharge cell) formed by the barrier ribs is filled with a discharge gas such as Ne-Xe at a pressure of 400 Torr to 600 Torr. Has been. By selectively applying a video signal voltage to the display electrodes, the discharge gas is discharged, and the ultraviolet rays generated thereby excite the phosphor layers of each color to emit red, green, and blue light, thereby realizing color image display. ing.

保護層には、ガス放電によるイオン衝撃から誘電体層を保護する保護性能と、放電電圧を下げて応答性の高い放電を実現するための高い電子放出性能が要求され、通常、その材料として酸化マグネシウム(MgO)薄膜が使われている。   The protective layer is required to have a protective performance that protects the dielectric layer from ion bombardment caused by gas discharge, and a high electron emission performance to realize a highly responsive discharge by lowering the discharge voltage. Magnesium (MgO) thin films are used.

映像信号電圧のパルスに応じて応答性の高い放電を実現するために、MgO薄膜にアルミニウム、珪素、ホウ素を含有させる例が開示されている(例えば、特許文献1、2参照)。
特開2003−132801号公報 特開2004−103273号公報
In order to realize highly responsive discharge according to the pulse of the video signal voltage, an example is disclosed in which the MgO thin film contains aluminum, silicon, and boron (see, for example, Patent Documents 1 and 2).
JP 2003-132801 A JP 2004-103273 A

近年、画像の高精細化などに伴い、PDPの放電セルの高精細化が要求されている。高精細化に伴い走査線数が増加してテレビ映像を表示する場合、1フィールド=1/60[s]内で全てのシーケンスを終了させるためには、信号電圧を印加する高速駆動が必要となる。また、シングルスキャン方式などの簡易駆動方式による低コスト化などに伴い、放電の高速応答性が要求されるようになってきている。   2. Description of the Related Art In recent years, there has been a demand for higher definition of PDP discharge cells with higher definition of images. When a television image is displayed with an increase in the number of scanning lines as the resolution becomes higher, in order to complete all sequences within 1 field = 1/60 [s], high-speed driving for applying a signal voltage is required. Become. In addition, with a reduction in cost by a simple drive method such as a single scan method, high-speed discharge responsiveness has been required.

これらの要求に対して、従来のMgO薄膜による保護層では放電遅れが発生しやすく点灯不良が発生するといった課題を有していた。これらの放電遅れを解決するために、アルミニウムや他の元素をMgO薄膜にドーピングし、MgO薄膜の表面からの電子放出性能を増加させて放電遅れ時間を小さくする上述の例が開示されている。MgO薄膜の材料中にアルミニウムを混入させて加熱酸化させると、MgOのバンド構造の比較的浅いエネルギー帯にエネルギー幅の広いバンド構造が形成され、結果として電子放出性能が向上するためと考えられている。   In response to these requirements, the conventional protective layer made of MgO thin film has a problem in that a discharge delay is likely to occur and a lighting failure occurs. In order to solve these discharge delays, the above example is disclosed in which aluminum or other elements are doped into the MgO thin film to increase the electron emission performance from the surface of the MgO thin film, thereby reducing the discharge delay time. It is thought that when aluminum is mixed in the material of the MgO thin film and heated and oxidized, a band structure having a wide energy width is formed in a relatively shallow energy band of the MgO band structure, and as a result, the electron emission performance is improved. Yes.

放電遅れ時間は温度、待機時間、空間電荷の3つに依存して決定される。従来のアルミニウムを添加する方法では温度、空間電荷の依存性が改善され、珪素を添加する方法では待機時間の依存性が改善されることが知られている。しかしながら、これらをバランスさせて3つの依存性について全てを満足することができず、更なる高精細化などの高速駆動に対する放電遅れが解消できないといった課題が発生する。   The discharge delay time is determined depending on three factors: temperature, standby time, and space charge. It is known that the conventional method of adding aluminum improves the dependency of temperature and space charge, and the method of adding silicon improves the dependency of standby time. However, it is impossible to satisfy all of the three dependencies by balancing these, and there arises a problem that the discharge delay for high-speed driving such as further high definition cannot be solved.

本発明は上記課題に鑑みてなされたものであって、放電遅れを解消し、画質に優れたPDPを実現することを目的としている。   The present invention has been made in view of the above problems, and an object thereof is to eliminate a discharge delay and realize a PDP excellent in image quality.

上記課題を解決するために、本発明のPDPは基板上に形成した電極を絶縁層で覆うとともに絶縁層を保護層で覆ったPDPであって、保護層は酸化マグネシウムを主成分とし、重量比率(以下、すべての濃度表示は重量比率とする)で、アルミニウム:900ppm〜2400ppm、珪素:0.1ppm〜25ppm、および亜鉛:15ppm〜100ppm、を含むことを特徴とする。 In order to solve the above problems, the PDP of the present invention is a PDP in which an electrode formed on a substrate is covered with an insulating layer and the insulating layer is covered with a protective layer , and the protective layer is mainly composed of magnesium oxide, and has a weight ratio. (Hereinafter, all concentration indications are weight ratios), including aluminum: 900 ppm to 2400 ppm, silicon: 0.1 ppm to 25 ppm, and zinc: 15 ppm to 100 ppm.

このような構成により、放電遅れに対する総合バラツキの小さい保護層を実現し、画質を落とすことなく高解像度モデルにおけるシングルスキャン化をすることが可能なPDPを実現することができる。   With such a configuration, it is possible to realize a protective layer with a small total variation against discharge delay, and to realize a PDP that can be single-scanned in a high-resolution model without degrading image quality.

さらに、酸化マグネシウムに含まれるアルミニウムの濃度が900ppm〜1600ppmであり、かつ、珪素の濃度が0.1ppm〜25ppmであることで、生産性を落とすことなく輝度低下のないPDPを実現することができる。 Furthermore, when the concentration of aluminum contained in magnesium oxide is 900 ppm to 1600 ppm and the concentration of silicon is 0.1 ppm to 25 ppm, it is possible to realize a PDP with no reduction in luminance without reducing productivity. .

さらに、保護層に含まれる亜鉛の濃度が15ppm〜100ppmであることで、総合バラツキの小さい性能を維持したままで放電電圧を低減させる保護層を実現して放電遅れのないPDPを実現することができる。 Furthermore, when the concentration of zinc contained in the protective layer is 15 ppm to 100 ppm, it is possible to realize a protective layer that reduces the discharge voltage while maintaining a performance with a small total variation, thereby realizing a PDP without a discharge delay. it can.

以上のように、本発明のPDPによれば、特に待機時間依存性を改善し、温度依存性、空間電荷依存性などを含めた総合バラツキの小さい保護層を実現し放電遅れのないPDPを実現することができる。   As described above, according to the PDP of the present invention, the standby time dependency is improved, and a protective layer having a small overall variation including temperature dependency, space charge dependency, etc. is realized, and a PDP without discharge delay is realized. can do.

以下、本発明の実施の形態を図面を用いて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(実施の形態)
図1は本発明の実施の形態における酸化マグネシウム原材料を用いたPDPの製造方法により製造されたPDPの構成を示す断面斜視図である。図1に示すように、PDP1は、前面パネル2と背面パネル3とから構成されている。前面パネル2は、前面ガラス基板11上に走査電極12a、維持電極12bを交互にストライプ状に形成し、さらにこれらの走査電極12a、維持電極12bを絶縁層としての誘電体ガラス層13および酸化マグネシウム(MgO)からなる保護層14で覆うことにより形成されたものである。
(Embodiment)
FIG. 1 is a cross-sectional perspective view showing a configuration of a PDP manufactured by a method for manufacturing a PDP using a magnesium oxide raw material in an embodiment of the present invention. As shown in FIG. 1, the PDP 1 is composed of a front panel 2 and a back panel 3. The front panel 2 has scan electrodes 12a and sustain electrodes 12b alternately formed in stripes on the front glass substrate 11, and further, the dielectric glass layer 13 and the magnesium oxide as the insulating layers. It is formed by covering with a protective layer 14 made of (MgO).

一方、背面パネル3は、背面ガラス基板21上に、ストライプ状にアドレス電極22を形成し、これを覆うように下地誘電体層23を形成している。さらに、アドレス電極22を挟むように下地誘電体層23上にストライプ状に隔壁24を形成し、隔壁24間に蛍光体層25を設けることにより形成されたものである。前面パネル2と背面パネル3とを対向配置して周辺部を封着し、隔壁24で仕切られた空間に放電ガスを封入することで放電セルを有する放電空間4が形成される。蛍光体層はカラー表示のために通常、赤色、緑色、青色の3色の蛍光体層25が順に配置されている。また、放電空間4内には、例えばネオン(Ne)およびキセノン(Xe)を混合してなる放電ガスが通常、0.67×10Pa程度の圧力で封入されている。 On the other hand, the back panel 3 has an address electrode 22 formed in a stripe shape on a back glass substrate 21 and a base dielectric layer 23 formed so as to cover the address electrode 22. Further, the barrier ribs 24 are formed in stripes on the base dielectric layer 23 so as to sandwich the address electrodes 22, and the phosphor layer 25 is provided between the barrier ribs 24. The front panel 2 and the rear panel 3 are arranged to face each other, the peripheral portion is sealed, and a discharge gas 4 is enclosed in a space partitioned by the partition wall 24 to form a discharge space 4 having discharge cells. The phosphor layers are usually arranged in order of phosphor layers 25 of three colors of red, green, and blue for color display. Further, in the discharge space 4, for example, a discharge gas formed by mixing neon (Ne) and xenon (Xe), for example, is usually sealed at a pressure of about 0.67 × 10 5 Pa.

次に、PDPの駆動方式について説明する。図2はPDPの駆動回路の構成を示すブロック図である。駆動回路は、アドレス電極駆動部31と、走査電極駆動部32と、維持電極駆動部33とから構成されている。PDPのアドレス電極22にアドレス電極駆動部31を接続し、走査電極12aに走査電極駆動部32を接続するとともに、維持電極12bに維持電極駆動部33を接続している。   Next, a driving method of the PDP will be described. FIG. 2 is a block diagram showing the configuration of the driving circuit of the PDP. The drive circuit includes an address electrode drive unit 31, a scan electrode drive unit 32, and a sustain electrode drive unit 33. The address electrode driver 31 is connected to the address electrode 22 of the PDP, the scan electrode driver 32 is connected to the scan electrode 12a, and the sustain electrode driver 33 is connected to the sustain electrode 12b.

一般に交流型のPDPでは1フレームの映像を複数のサブフィールド(SF)に分割することによって階調表現をする方式が用いられている。そして、この方式では放電セル中の気体の放電を制御するために1つのSFをさらに4つの期間に分割している。図3は1つのSF中の駆動波形を示すタイムチャートであり、この4つの期間について図3を用いて説明する。図3において、セットアップ期間では放電を生じやすくするためにPDP内の全放電セルに均一に壁電荷を蓄積させる。アドレス期間では点灯させる放電セルの書き込み放電を行う。サステイン期間ではアドレス期間で書き込まれた放電セルを点灯させその点灯を維持させる。イレース期間では壁電荷を消去させることによって放電セルの点灯を停止させる。   In general, in an AC type PDP, a method of expressing gradation by dividing one frame of video into a plurality of subfields (SF) is used. In this method, one SF is further divided into four periods in order to control the gas discharge in the discharge cells. FIG. 3 is a time chart showing drive waveforms in one SF, and these four periods will be described with reference to FIG. In FIG. 3, wall charges are uniformly accumulated in all discharge cells in the PDP in order to facilitate discharge during the setup period. In the address period, the write discharge of the discharge cells to be lit is performed. In the sustain period, the discharge cells written in the address period are turned on and kept on. During the erase period, the discharge of the discharge cells is stopped by erasing the wall charges.

セットアップ期間では、走査電極12aにアドレス電極22および維持電極12bに比べ高い電圧を印加して放電セル内の気体を放電させる。それによって発生した電荷はアドレス電極22、走査電極12aおよび維持電極12b間の電位差を打ち消すように放電セルの壁面に蓄積される。走査電極12a付近の保護層14表面には負の電荷が壁電荷として蓄積され、またアドレス電極22付近の蛍光体層25表面および維持電極12b付近の保護層14表面には正の電荷が壁電荷として蓄積される。この壁電荷により走査電極12aとアドレス電極22間、走査電極12aと維持電極12b間には所定の値の壁電位が生じる。   In the setup period, a voltage higher than that of the address electrode 22 and the sustain electrode 12b is applied to the scan electrode 12a to discharge the gas in the discharge cell. The charges generated thereby are accumulated on the wall surface of the discharge cell so as to cancel the potential difference among the address electrode 22, the scan electrode 12a, and the sustain electrode 12b. Negative charges are accumulated as wall charges on the surface of the protective layer 14 near the scan electrodes 12a, and positive charges are wall charges on the surface of the phosphor layer 25 near the address electrodes 22 and the surface of the protective layer 14 near the sustain electrodes 12b. Accumulated as. Due to the wall charges, a predetermined wall potential is generated between the scan electrode 12a and the address electrode 22 and between the scan electrode 12a and the sustain electrode 12b.

アドレス期間では、放電セルを点灯させる場合に、走査電極12aとアドレス電極22間に前述の壁電位と同方向に電圧を印加させ、走査電極12aと維持電極12b間に壁電位と同方向に電圧を印加させることにより書き込み放電を生じさせる。この結果、蛍光体層25表面、保護層14表面には負の電荷が蓄積され、走査電極12a付近の保護層14表面には正の電荷が壁電荷として蓄積される。これにより維持電極12bと走査電極12a間には所定の値の壁電位が生じる。   In the address period, when the discharge cell is lit, a voltage is applied between the scan electrode 12a and the address electrode 22 in the same direction as the above-described wall potential, and a voltage is applied between the scan electrode 12a and the sustain electrode 12b in the same direction as the wall potential. Is applied to cause a write discharge. As a result, negative charges are accumulated on the phosphor layer 25 surface and the protective layer 14 surface, and positive charges are accumulated as wall charges on the protective layer 14 surface in the vicinity of the scanning electrode 12a. As a result, a predetermined wall potential is generated between sustain electrode 12b and scan electrode 12a.

サステイン期間では走査電極12aに維持電極12bに比べ高い電圧を印加させる。つまり維持電極12bと走査電極12a間に前述の壁電位と同方向に電圧を印加させて維持放電を生じさせる。これによりセル点灯を開始させることができる。そして、維持電極12bと走査電極12a交互に極性が入れ替わるようにパルスを印加することにより断続的にパルス発光させることができる。イレース期間では、幅の狭い消去パルスを維持電極12bに印加することによって不完全な放電が発生して壁電荷が消滅するため、消去が行われる。   In the sustain period, a higher voltage is applied to the scan electrode 12a than the sustain electrode 12b. That is, a sustain discharge is generated by applying a voltage in the same direction as the above-described wall potential between the sustain electrode 12b and the scan electrode 12a. Thereby, cell lighting can be started. Then, pulses can be emitted intermittently by applying a pulse so that the polarity is alternately switched between the sustain electrode 12b and the scan electrode 12a. In the erase period, since an incomplete discharge is generated by applying a narrow erase pulse to the sustain electrode 12b and the wall charges disappear, erase is performed.

放電セル構造の高精細化に伴って走査線数が増加するが、テレビ映像を表示する場合には1フィールド=1/60[s]内で全てのシーケンスを終了させる必要がある。これに応えるには、アドレス期間に印加するアドレスパルスのパルス幅を狭くして高速駆動を行う必要がある。しかしながら、パルスの立ち上がりからかなり遅れて放電が行われるという「放電遅れ」が存在するために、印加されたパルス幅内で放電の終了する確率が低くなり、本来点灯すべきセルに書き込みなどができずに点灯不良が生じてしまう現象が発生する。放電遅れは、放電が開始される際にトリガーとなる初期電子が保護層14表面から放電空間中に放出されにくいことが主要な要因として考えられている。   Although the number of scanning lines increases as the discharge cell structure becomes higher in definition, it is necessary to end all sequences within 1 field = 1/60 [s] when displaying a television image. In order to respond to this, it is necessary to perform high-speed driving by narrowing the pulse width of the address pulse applied in the address period. However, since there is a “discharge delay” in which the discharge is performed with a considerable delay from the rise of the pulse, the probability of the end of the discharge within the applied pulse width is low, and writing to a cell that should be originally lit can be performed. This causes a phenomenon that a lighting failure occurs. It is considered that the discharge delay is caused mainly by the fact that initial electrons that become a trigger when discharge is started are not easily released from the surface of the protective layer 14 into the discharge space.

よって初期電子が放出されやすい状況を作り出すことができれば、放電遅れを効果的に防止することができると考えられる。このための方法として、アドレス期間とサステイン期間での駆動パルス電圧を上昇させるか、あるいは電極間距離を短縮する方法が考えられる。しかし、パルス電圧の増加は、駆動回路のスイッチング素子の耐圧との関係で放電遅れ時間の抑制には限界がある。また、電極間距離を短縮することは、同時に隔壁24の高さを低下させることとなる。隔壁24の高さを低下させると放電空間そのものが縮小し、プラズマを取り囲む単位体積あたりの壁面積が増加するため、プラズマが壁面に衝突した際に消滅してしまうといういわゆる壁面損失によって効率が低下することとなる。   Therefore, if it is possible to create a situation in which initial electrons are easily emitted, it is considered that discharge delay can be effectively prevented. As a method for this, a method of increasing the drive pulse voltage in the address period and the sustain period or shortening the distance between the electrodes can be considered. However, the increase in the pulse voltage has a limit in suppressing the discharge delay time in relation to the breakdown voltage of the switching element of the drive circuit. Moreover, shortening the distance between the electrodes simultaneously reduces the height of the partition wall 24. When the height of the barrier ribs 24 is lowered, the discharge space itself is reduced, and the wall area per unit volume surrounding the plasma is increased. Therefore, the efficiency is reduced due to so-called wall loss that the plasma disappears when it collides with the wall surface. Will be.

放電遅れ時間はPDPの構成や材料、駆動方式によって影響を受けるが、特に保護層14による影響が大きく、さらに、温度、待機時間、空間電荷などに依存する。図4および図5は放電遅れ時間の待機時間依存性の一例を示す図である。図4および図5において、横軸は初期化放電から実際にアドレスパルスを印加するまでの時間を待機時間としてとり、縦軸には実際のアドレスパルスを印加して測定した放電遅れ時間のうちの統計遅れ時間と呼ばれる放電の発生しやすさの目安となる数値をとっている。   The discharge delay time is affected by the configuration, material, and driving method of the PDP, but is particularly affected by the protective layer 14 and further depends on temperature, standby time, space charge, and the like. 4 and 5 are diagrams showing an example of the standby time dependency of the discharge delay time. 4 and 5, the horizontal axis represents the time from the initializing discharge to the actual application of the address pulse as the standby time, and the vertical axis represents the discharge delay time measured by applying the actual address pulse. A numerical value, which is called a statistical delay time, is used as a measure of the likelihood of occurrence of discharge.

この縦軸の値が小さいほど放電が発生しやすいために、放電ミス、すなわち書き込みミスは減少するが、一方で値があまりに小さいと初期化で発生した壁電荷が時間的に減少してしまい、実際にアドレス放電しようとする際に放電ミスを起こす。また、この値が大きすぎると、所定時間内で放電が発生しないために放電ミスを発生する。したがって、この値は一定の範囲内に収まることが望ましい。この範囲はPDPの放電セルサイズ、画素数、画面のサブフィールド構成などにより変化するため一概には決定できないが、種々の点灯状態を再現するようにバラツキを小さくすることが重要となる。   Since the smaller the value on the vertical axis is, the easier the discharge is to occur, the discharge error, that is, the write error is reduced.On the other hand, if the value is too small, the wall charge generated by initialization is reduced in time. A discharge error is caused when an address discharge is actually attempted. On the other hand, if this value is too large, a discharge error occurs because no discharge occurs within a predetermined time. Therefore, it is desirable that this value falls within a certain range. This range varies depending on the PDP discharge cell size, the number of pixels, the subfield configuration of the screen, and the like, but cannot be determined unconditionally. However, it is important to reduce variations so as to reproduce various lighting states.

すなわち、横軸の待機時間は様々な画像を表現する中で決定される。いろいろなサブフィールド構成が用いられ、しかも、暗所コントラスト向上のために初期化パルスを1画面(フィールド)中に一回しか行わない場合も考えあわせると、初期からアドレスパルスまでの時間は、10μsec〜5msec程度の幅をもつ可能性がある。したがって、待機時間依存性としては、この範囲の待機時間の中での放電遅れ時間の最大値と最小値の比の値で表現でき、なおかつその比はできる限り小さい方が望ましい。   That is, the waiting time on the horizontal axis is determined while expressing various images. Considering the case where various subfield configurations are used and the initialization pulse is performed only once in one screen (field) to improve dark place contrast, the time from the initial stage to the address pulse is 10 μsec. There is a possibility of having a width of about 5 msec. Therefore, the standby time dependency can be expressed by the ratio of the maximum value and the minimum value of the discharge delay time in this range of standby time, and the ratio is preferably as small as possible.

また、図4には放電遅れの温度依存性を同様に示している。すなわち、−20℃〜90℃の範囲でPDPの表面温度を変化させ、待機時間に対する放電遅れ時間を測定した。図4に示すように放電遅れは温度依存性を有していることがわかる。したがって、同一待機時間における温度依存性による放電遅れ時間の最大値と最小値の幅が小さくなることが望ましい。   FIG. 4 similarly shows the temperature dependence of the discharge delay. That is, the surface temperature of the PDP was changed in the range of −20 ° C. to 90 ° C., and the discharge delay time with respect to the standby time was measured. As shown in FIG. 4, it can be seen that the discharge delay has temperature dependence. Therefore, it is desirable that the maximum value and the minimum value of the discharge delay time due to temperature dependency in the same standby time be small.

一方、図5には放電遅れの空間電荷依存性を示している。初期化パルスを印加する前に放電セル空間中に強放電を発生させて、強放電のパルス数を放電遅れ時間の変化がほぼなくなるまで増加させる。なお、パルス数の増加に伴う放電遅れ時間の変化がほぼなくなるパルス数の目安としては、200発〜300発のパルス数である。本発明の実施の形態では、パルス数が最小の場合と最大の場合の放電遅れ時間をそれぞれの待機時間において測定してプロットし、最大パルス数での放電遅れ時間と最小パル数での放電遅れ時間との比が最も大きくなる比を倍数と定義している。したがって、図5においては、待機時間が100μsecにおける最小パルス数での放電遅れ時間100nsecと、最大パルス数での放電遅れ時間40nsecとの比が待機時間に対して最も大きな比となり、倍数が2.5であることを示している。   On the other hand, FIG. 5 shows the space charge dependence of the discharge delay. Before applying the initialization pulse, a strong discharge is generated in the discharge cell space, and the number of pulses of the strong discharge is increased until there is almost no change in the discharge delay time. In addition, as a standard of the number of pulses in which the change in the discharge delay time with the increase in the number of pulses is almost eliminated, the number of pulses is 200 to 300. In the embodiment of the present invention, the discharge delay time when the number of pulses is minimum and the maximum is measured and plotted at each standby time, and the discharge delay time at the maximum pulse number and the discharge delay at the minimum pulse number are plotted. The ratio that maximizes the ratio to time is defined as a multiple. Therefore, in FIG. 5, the ratio of the discharge delay time of 100 nsec with the minimum number of pulses when the standby time is 100 μsec and the discharge delay time of 40 nsec with the maximum number of pulses is the largest ratio with respect to the standby time. 5 is shown.

これらの待機時間依存性、温度依存性、空間電荷依存性を基にして、以下の手順によって放電遅れ時間に対する総合バラツキを求めて評価尺度とした。まず、待機時間依存性と温度依存性を示す図4を用いて、図中の全ての値の最大値と最小値の比の値の対数(常用対数:底は10)値を求める。次に図5の空間電荷依存性については、放電遅れ時間測定において与える維持パルスの数が最大から最小までの範囲で、同じ待機時間での放電遅れ時間の比の値の最大値を求め、これを倍数とする。これらを次式のように積として求め、総合バラツキとした。   Based on these standby time dependency, temperature dependency, and space charge dependency, the overall variation with respect to the discharge delay time was obtained by the following procedure and used as an evaluation scale. First, the logarithm (common logarithm: base is 10) of the ratio of the maximum value and the minimum value of all values in the figure is obtained using FIG. 4 showing the standby time dependency and the temperature dependency. Next, regarding the space charge dependency of FIG. 5, the maximum value of the ratio of the discharge delay time in the same standby time is obtained in the range from the maximum to the minimum number of sustain pulses given in the discharge delay time measurement. Is a multiple. These were obtained as products as in the following equation, and the total variation was obtained.

Figure 0004760505
Figure 0004760505

総合バラツキは倍率として求められるが、この倍率が小さければ放電遅れ時間が小さく、温度依存性、待機時間依存性、空間電荷依存性の小さい良質な保護層14であるといえる。   Although the overall variation is obtained as a magnification, it can be said that if the magnification is small, the discharge delay time is small, and the protective layer 14 is of good quality with small temperature dependency, standby time dependency, and space charge dependency.

放電遅れを解決するために、アルミニウム(Al)や他の元素をMgO薄膜にドーピングしてMgO薄膜の表面からの電子放出性能を増加させると、MgOのバンド構造として、比較的浅いエネルギー帯にエネルギー幅の広いバンド構造が形成されて電子放出特性が向上すると考えられている。しかしながら、このようなAlを添加する方法では温度依存性と、空間電荷依存性については改善されるが、待機時間依存性については改善されない。一方、珪素(Si)を添加する方法では待機時間依存性については改善されるが温度依存性と空間電荷依存性については改善されない。   If the MgO thin film is doped with aluminum (Al) or other elements to increase the electron emission performance from the surface of the MgO thin film in order to solve the discharge delay, the MgO band structure has a relatively shallow energy band. It is considered that a wide band structure is formed and the electron emission characteristics are improved. However, such a method of adding Al improves temperature dependency and space charge dependency, but does not improve standby time dependency. On the other hand, the method of adding silicon (Si) improves the standby time dependency, but does not improve the temperature dependency and space charge dependency.

本発明では、酸化マグネシウム中に含まれるアルミニウムと珪素との濃度を制御して、珪素とアルミニウムとを含む酸化マグネシウムを主成分とし、アルミニウムの濃度が900ppm〜2400ppmであり、かつ、珪素の濃度が0.1ppm〜30ppmとすることによって総合バラツキの小さい保護層14を実現している。   In the present invention, the concentration of aluminum and silicon contained in the magnesium oxide is controlled, the main component is magnesium oxide containing silicon and aluminum, the aluminum concentration is 900 ppm to 2400 ppm, and the silicon concentration is The protective layer 14 with a small total variation is realized by setting it to 0.1 ppm to 30 ppm.

すなわち、Alのバンド帯のエネルギーに比較的近い部分に、時間依存性に対してシャープな分布をなすバンド構造をもつような不純物を併せ持たすことができる。その結果、待機時間が長くなって電子が順次奪われていっても、さらに電子を供給できる電子源をもつこととなり待機時間依存性を小さくすることができると考えられる。このような特徴をもつ不純物としてはSiが考えられる。Siを大量に導入すると温度依存性が非常に大きくなる知見を得ている。これは、シャープな分布をなすバンド構造から供給される電子は、その供給量が豊富な反面、電子放出の確率に非常に大きな差異が発生する。そのため、温度変化によるエネルギー差により電子放出される量の差異が発生し、結果として温度依存性が強くなるからであると考えられる。   That is, an impurity having a band structure having a sharp distribution with respect to time dependency can be provided in a portion relatively close to the energy of the Al band band. As a result, even if the standby time becomes long and electrons are sequentially taken away, it is considered that an electron source capable of supplying electrons is provided, and the standby time dependency can be reduced. Si can be considered as an impurity having such characteristics. It has been found that the temperature dependence becomes very large when a large amount of Si is introduced. This is because electrons supplied from a band structure having a sharp distribution are abundant in the amount supplied, but there is a great difference in the probability of electron emission. For this reason, it is considered that a difference in the amount of electrons emitted occurs due to an energy difference due to a temperature change, and as a result, the temperature dependence becomes strong.

すなわち、Siを第2の不純物として混入すると、待機時間依存性は非常に小さくすることができる代わりに、元々のAlのもつブロードなバンド構造よりも浅い準位に、シャープな準位が大きくたつことにより逆に温度依存性が強くなってしまう。したがって、最適なSi濃度を見いだすことによって、温度依存性、待機時間依存性、空間電化依存性の3つの特性を全て満足し、放電遅れ時間の小さいMgO保護層を実現することが可能となる。また、Znを一定量混入することにより、これらの特性を損なうことなく、放電電圧を低下させることができる。また、さらに望ましくは、これらの準位の近い部分にバンド構造を形成する不純物である、鉄(Fe)、カルシウム(Ca)、クロム(Cr)などの金属元素も一定量以下に制限した方がさらに望ましい結果が得られる。   That is, when Si is mixed as the second impurity, the dependence on the standby time can be made very small, but a sharp level becomes larger in a shallower level than the broad band structure of the original Al. On the contrary, the temperature dependency becomes strong. Therefore, by finding the optimum Si concentration, it is possible to realize an MgO protective layer that satisfies all three characteristics of temperature dependence, standby time dependence, and space electrification dependence and has a small discharge delay time. Further, by mixing a certain amount of Zn, the discharge voltage can be reduced without impairing these characteristics. More preferably, the metal elements such as iron (Fe), calcium (Ca), and chromium (Cr), which are impurities that form a band structure near these levels, should be limited to a certain amount or less. Further desirable results are obtained.

本発明の実施の形態では、保護層14を形成する方法として真空蒸着法を用いている。すなわち、前面パネル2の誘電体ガラス層13に電子ビーム真空蒸着法によってアルミニウムと珪素とを含む保護層14を形成している。真空蒸着法の蒸着条件としては下記の蒸着条件を用い、蒸着用原材料としてはアルミニウムを1000ppm〜8000ppm、珪素を0.1ppm〜25ppm含む酸化マグネシウムの焼結体を用いている。また、この時の蒸着条件は以下の通りである。   In the embodiment of the present invention, a vacuum deposition method is used as a method for forming the protective layer 14. That is, a protective layer 14 containing aluminum and silicon is formed on the dielectric glass layer 13 of the front panel 2 by electron beam vacuum deposition. The following deposition conditions are used as the deposition conditions of the vacuum deposition method, and a magnesium oxide sintered body containing 1000 ppm to 8000 ppm of aluminum and 0.1 ppm to 25 ppm of silicon is used as a deposition raw material. Further, the deposition conditions at this time are as follows.

蒸着条件
蒸着圧力:0.2×10−2Pa〜6×10−2Pa
基板(前面ガラス基板)温度:150℃〜400℃
(酸素)流量:0ccm〜200ccm
電子ビームパワー:5kw〜15kw
製膜レート(ダイナミックレート):120nm・m/min〜1200nm・m/min
なお、真空蒸着法に代えて、上記成分のターゲットを用いてスパッタリング方法によって保護層14を形成してもよい。
Deposition conditions deposition pressure: 0.2 × 10 -2 Pa~6 × 10 -2 Pa
Substrate (front glass substrate) temperature: 150 ° C to 400 ° C
O 2 (oxygen) flow rate: 0 ccm to 200 ccm
Electron beam power: 5kw ~ 15kw
Film-forming rate (dynamic rate): 120 nm · m / min to 1200 nm · m / min
Instead of the vacuum deposition method, the protective layer 14 may be formed by a sputtering method using the target of the above components.

上述の蒸着方法を用いてAl濃度とSi濃度を変化させた保護層14を形成したPDPを作成し、前述の放電遅れに対する総合バラツキを評価した。図6は放電遅れに対する総合バラツキを示す図であり、横軸に保護層14中のAl濃度を、縦軸に保護層14中のSi濃度をとっている。前述のように、総合バラツキとしては小さければ小さいほど駆動特性に優れるが、駆動特性として望ましい範囲としては、総合バラツキが4倍以内であれば、画質を落とすことなく高解像度モデルにおけるシングルスキャン化をすることが可能となる。   Using the above-described vapor deposition method, a PDP having a protective layer 14 in which the Al concentration and the Si concentration were changed was created, and the overall variation with respect to the discharge delay was evaluated. FIG. 6 is a diagram showing the total variation with respect to the discharge delay, with the horizontal axis representing the Al concentration in the protective layer 14 and the vertical axis representing the Si concentration in the protective layer 14. As described above, the smaller the overall variation is, the better the drive characteristics are. However, the desired range for the drive characteristics is that if the overall variation is 4 times or less, the single scan in the high resolution model can be made without reducing the image quality. It becomes possible to do.

したがって、図6中の総合バラツキが4倍以内である領域Bの濃度範囲内であれば、画質を落とすことなく高解像度モデルにおけるシングルスキャン化をすることが可能となる。すなわち、Alの濃度が900ppm〜2400ppmであり、かつ、珪素の濃度が0.1ppm〜30ppmである。   Therefore, if the total variation in FIG. 6 is within the density range of the region B, which is 4 times or less, it is possible to perform single scanning in the high resolution model without degrading the image quality. That is, the concentration of Al is 900 ppm to 2400 ppm, and the concentration of silicon is 0.1 ppm to 30 ppm.

さらに、総合バラツキが3倍以内となる領域Aの濃度範囲内では、輝度やコントラストといった画質に関してもさらに向上させることが可能となり、さらに望ましい濃度範囲となる。すなわち、アルミニウムの濃度が900ppm〜1600ppmであり、かつ、珪素の濃度が0.1ppm〜25ppmである。   Furthermore, within the density range of the region A where the total variation is within 3 times, it is possible to further improve image quality such as brightness and contrast, and a more desirable density range. That is, the concentration of aluminum is 900 ppm to 1600 ppm, and the concentration of silicon is 0.1 ppm to 25 ppm.

図7は、MgO保護層のX線回折結果を示す図であり、使用装置としてはリガク製のRINT−2200HLを用いている。図7(a)はMgO保護層を製膜する際の製膜レートが標準の場合を示す、図7(b)は製膜レートを大きくして800nm・m/min程度以上とした場合の結果である。図7に示すように、本発明の実施の形態における保護層14は2θが36.9deg付近にピーク強度を有する(111)面に配向している。図7(a)に示すように、標準の製膜レートではピーク強度は850cps〜1200cps以上となり比較的結晶性の高い保護層14が得られている。この場合には、MgOそのものの電子放出性能が高いため、Alが作る不純物準位からの電子放出の割合を大きくしなくても放電遅れ時間を改善することが可能である。しかしながら、製膜レートを大きくし、ダイナミックレートが800nm・m/minを超える場合などには、図7(b)に示すように(111)配向の結晶性が悪化して2θが36.9deg付近にピーク強度が550cps〜750cps程度に低下する。これは、MgOそのものから電子放出性能が低下するためであり、その場合には、Alが作る不純物準位からの電子放出を大きくすることによって放電遅れ時間を改善することが可能である。   FIG. 7 is a diagram showing an X-ray diffraction result of the MgO protective layer, and RINT-2200HL manufactured by Rigaku is used as an apparatus used. FIG. 7 (a) shows the case where the film formation rate when forming the MgO protective layer is standard, and FIG. 7 (b) shows the result when the film formation rate is increased to about 800 nm · m / min or more. It is. As shown in FIG. 7, the protective layer 14 in the embodiment of the present invention is oriented in the (111) plane where 2θ has a peak intensity in the vicinity of 36.9 deg. As shown in FIG. 7A, the peak intensity is 850 cps to 1200 cps or more at the standard film formation rate, and the protective layer 14 having relatively high crystallinity is obtained. In this case, since the electron emission performance of MgO itself is high, it is possible to improve the discharge delay time without increasing the ratio of electron emission from the impurity level produced by Al. However, when the film forming rate is increased and the dynamic rate exceeds 800 nm · m / min, the crystallinity of (111) orientation deteriorates as shown in FIG. 7B, and 2θ is around 36.9 deg. The peak intensity decreases to about 550 cps to 750 cps. This is because the electron emission performance deteriorates from MgO itself. In that case, the discharge delay time can be improved by increasing the electron emission from the impurity level produced by Al.

したがって、本発明の実施の形態におけるPDPでは、製膜レートが大きい条件でMgO保護層を製膜する場合には、Alの不純物濃度を上げるようにして製膜している。   Therefore, in the PDP according to the embodiment of the present invention, when the MgO protective layer is formed under a condition where the film forming rate is high, the film is formed so as to increase the impurity concentration of Al.

また、前述したようにZnを一定量混入することにより、放電遅れによる駆動特性を改善したままで放電電圧を低減する効果が期待できる。図8は保護層14に含まれるZn濃度を増加させた場合の総合バラツキを示す図であり、具体的にはZn濃度を100ppmを超えて120ppmまで増加させている。図8に示すように、Zn濃度を増加させると、図6に示す総合バラツキ特性の最適倍率の範囲領域が狭くなり、総合バラツキが3倍以内の領域がなくなることがわかる。また、図9はZn濃度の変化による放電電圧の変化を示し、保護層14中のZn濃度が10ppmの保護層14に比べて放電電圧がどれだけ減少あるいは増加するかを示している。図9の結果より、Zn濃度が15ppm以上であれば放電電圧が低減されることがわかり、保護層14中のZn濃度は15ppm〜100ppm存在していることが望ましいことがわかる。   Further, as described above, by mixing a certain amount of Zn, it is possible to expect an effect of reducing the discharge voltage while improving the driving characteristics due to the discharge delay. FIG. 8 is a diagram showing the overall variation when the Zn concentration contained in the protective layer 14 is increased. Specifically, the Zn concentration is increased from 100 ppm to 120 ppm. As shown in FIG. 8, when the Zn concentration is increased, the range region of the optimum magnification of the overall variation characteristic shown in FIG. 6 is narrowed, and the region where the overall variation is within 3 times disappears. FIG. 9 shows a change in the discharge voltage due to a change in the Zn concentration, and shows how much the discharge voltage is reduced or increased compared to the protective layer 14 having a Zn concentration of 10 ppm in the protective layer 14. From the results of FIG. 9, it can be seen that if the Zn concentration is 15 ppm or more, the discharge voltage is reduced, and it is desirable that the Zn concentration in the protective layer 14 is 15 ppm to 100 ppm.

さらには、バンドを形成する不純物であるFe、Ca、Crなどの金属元素は一定量以下に制限した方が好ましく、本実施の形態ではFe,Cr,Caは全て30ppm以下としている。図10は保護層14に含まれるこれらの不純物濃度を増加させた場合の総合バラツキを示す図であり、具体的にはこれらの不純物濃度を30ppmを超えて200ppmまで増加させている。図10に示すように、これらの不純物の濃度を増加させると、最適な総合バラツキ特性を満足する領域が狭くなることがわかる。したがって、Fe,Cr,Caは全て30ppm以下であることが望ましい。   Furthermore, it is preferable to limit metal elements such as Fe, Ca, and Cr, which are impurities that form bands, to a certain amount or less. In this embodiment, Fe, Cr, and Ca are all set to 30 ppm or less. FIG. 10 is a diagram showing the total variation when the concentration of these impurities contained in the protective layer 14 is increased. Specifically, the concentration of these impurities is increased from 30 ppm to 200 ppm. As shown in FIG. 10, it can be seen that when the concentration of these impurities is increased, the region that satisfies the optimum overall variation characteristic becomes narrower. Therefore, it is desirable that Fe, Cr, and Ca are all 30 ppm or less.

以上のように、本発明のPDPによれば、放電遅れがなく、高画質で高解像度モデルにおけるシングルスキャン化が可能なPDPを実現することが可能となる。   As described above, according to the PDP of the present invention, it is possible to realize a PDP that does not have a discharge delay and that can be single-scanned in a high-resolution model with high image quality.

本発明によれば、高画質で高解像度モデルにおけるシングルスキャン化が可能なPDPを実現し、高精細、大画面の表示装置などに有用である。   According to the present invention, a high-definition and high-resolution PDP that can be single-scanned is realized, which is useful for a high-definition, large-screen display device.

本発明の実施の形態におけるPDPの構成を示す断面斜視図Sectional perspective view which shows the structure of PDP in embodiment of this invention 同PDPの駆動回路の構成を示すブロック図The block diagram which shows the structure of the drive circuit of the PDP 同PDPの駆動波形を示すタイムチャートTime chart showing the drive waveform of the PDP 同PDPの放電遅れの温度依存性と待機時間依存性を示す図The figure which shows the temperature dependence and standby time dependence of the discharge delay of the PDP 同PDPの放電遅れの空間電荷依存性と待機時間依存性を示す図The figure which shows the space charge dependence and waiting time dependence of the discharge delay of the PDP 同PDPの放電遅れに対する総合バラツキを示す図The figure which shows the total variation with respect to the discharge delay of the PDP 同PDPの保護層のX線回折結果を示す図The figure which shows the X-ray-diffraction result of the protective layer of the PDP 同PDPの保護層に含まれるZn濃度を増加させた場合の総合バラツキを示す図The figure which shows the total variation at the time of increasing Zn density | concentration contained in the protective layer of the PDP 同PDPの保護層のZn濃度の変化による放電電圧の変化を示す図The figure which shows the change of the discharge voltage by the change of Zn density | concentration of the protective layer of the PDP 同PDPの保護層に含まれるFe、Ca、Crなどの不純物濃度を増加させた場合の総合バラツキを示す図The figure which shows the total variation at the time of increasing impurity concentration, such as Fe, Ca, Cr contained in the protective layer of the PDP

符号の説明Explanation of symbols

1 PDP
2 前面パネル
3 背面パネル
4 放電空間
11 前面ガラス基板
12a 走査電極
12b 維持電極
13 誘電体ガラス層
14 保護層
21 背面ガラス基板
22 アドレス電極
23 下地誘電体層
24 隔壁
25 蛍光体層
31 アドレス電極駆動部
32 走査電極駆動部
33 維持電極駆動部
1 PDP
DESCRIPTION OF SYMBOLS 2 Front panel 3 Back panel 4 Discharge space 11 Front glass substrate 12a Scan electrode 12b Sustain electrode 13 Dielectric glass layer 14 Protective layer 21 Back glass substrate 22 Address electrode 23 Base dielectric layer 24 Partition 25 Phosphor layer 31 Address electrode drive part 32 Scan electrode driver 33 Sustain electrode driver

Claims (1)

基板上に形成した電極を絶縁層で覆うとともに前記絶縁層を保護層で覆ったプラズマディスプレイパネルであって、前記保護層は酸化マグネシウムを主成分とし、重量比率で以下の成分を含むことを特徴とするプラズマディスプレイパネル。
アルミニウム:900ppm〜2400ppm
珪素:0.1ppm〜25ppm
亜鉛:15ppm〜100ppm
A plasma display panel in which an electrode formed on a substrate is covered with an insulating layer and the insulating layer is covered with a protective layer, wherein the protective layer contains magnesium oxide as a main component and includes the following components by weight ratio: Plasma display panel.
Aluminum: 900 ppm to 2400 ppm
Silicon: 0.1 ppm to 25 ppm
Zinc: 15 ppm to 100 ppm
JP2006110640A 2005-07-14 2006-04-13 Plasma display panel Expired - Fee Related JP4760505B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006110640A JP4760505B2 (en) 2005-07-14 2006-04-13 Plasma display panel

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005205290 2005-07-14
JP2005205290 2005-07-14
JP2006110640A JP4760505B2 (en) 2005-07-14 2006-04-13 Plasma display panel

Publications (2)

Publication Number Publication Date
JP2007048734A JP2007048734A (en) 2007-02-22
JP4760505B2 true JP4760505B2 (en) 2011-08-31

Family

ID=37851362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006110640A Expired - Fee Related JP4760505B2 (en) 2005-07-14 2006-04-13 Plasma display panel

Country Status (1)

Country Link
JP (1) JP4760505B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009146686A (en) * 2007-12-13 2009-07-02 Panasonic Corp Plasma display panel
JP2010140836A (en) * 2008-12-15 2010-06-24 Panasonic Corp Plasma display panel
JP2010140837A (en) * 2008-12-15 2010-06-24 Panasonic Corp Plasma display panel

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003027221A (en) * 2001-07-19 2003-01-29 Nec Corp Material for vapor deposition for protective film of plasma display panel and method for manufacturing the same
JP3832310B2 (en) * 2001-10-23 2006-10-11 松下電器産業株式会社 Plasma display panel
JP2004047193A (en) * 2002-07-10 2004-02-12 Hitachi Ltd Plasma display panel
JP2005005086A (en) * 2003-06-11 2005-01-06 Matsushita Electric Ind Co Ltd Plasma display panel and its manufacturing method

Also Published As

Publication number Publication date
JP2007048734A (en) 2007-02-22

Similar Documents

Publication Publication Date Title
JP4839937B2 (en) Magnesium oxide raw material and method for producing plasma display panel
JP3247632B2 (en) Plasma display panel and plasma display device
WO2001056052A1 (en) Gas discharge panel
JPH1125863A (en) Plasma display panel
JP4543852B2 (en) Plasma display panel
JP4760505B2 (en) Plasma display panel
JP5240401B2 (en) Plasma display device
JP3832310B2 (en) Plasma display panel
US8223090B2 (en) Plamsa display device and method for manufacturing the same
KR100884533B1 (en) Plasma display device
US20090079323A1 (en) Plasma display panel and plasma display panel unit
US7847758B2 (en) Plasma display panel driving method
JP4407447B2 (en) Plasma display panel, manufacturing method thereof, and protective layer material thereof
JP4407446B2 (en) Plasma display panel, manufacturing method thereof, and protective layer material thereof
US7795812B2 (en) Plasma display device with magnesium oxide (MgO) protective layer
WO2007007514A1 (en) Plasma display panel and plasma display panel device
EP2023370A2 (en) Plasma display device, and method for manufacturing the same
JP2008204931A (en) Plasma display panel and its driving method
KR100692042B1 (en) Plasma Display Panel
US8026668B2 (en) Plasma display panel and method for driving same
JP4742872B2 (en) Plasma display panel
JP2008262892A (en) Plasma display device
KR20090076667A (en) Plasma display panel
JP2010061818A (en) Plasma display panel
JP2001357785A (en) Plasma display device and display system using same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090129

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110523

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees