JP2011013293A - Electronic apparatus and method for driving electronic apparatus - Google Patents

Electronic apparatus and method for driving electronic apparatus Download PDF

Info

Publication number
JP2011013293A
JP2011013293A JP2009155243A JP2009155243A JP2011013293A JP 2011013293 A JP2011013293 A JP 2011013293A JP 2009155243 A JP2009155243 A JP 2009155243A JP 2009155243 A JP2009155243 A JP 2009155243A JP 2011013293 A JP2011013293 A JP 2011013293A
Authority
JP
Japan
Prior art keywords
voltage
transistor
current
capacitor
current path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009155243A
Other languages
Japanese (ja)
Other versions
JP5381406B2 (en
Inventor
Satoru Shimoda
悟 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2009155243A priority Critical patent/JP5381406B2/en
Publication of JP2011013293A publication Critical patent/JP2011013293A/en
Application granted granted Critical
Publication of JP5381406B2 publication Critical patent/JP5381406B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic apparatus and a method for driving an electronic apparatus that allows an OLED (organic electro-luminescence) to emit light at predetermined luminance.SOLUTION: The electronic apparatus includes a pixel circuit 11(i, j) including a transistor T4. The gate of the transistor T4 is connected to an auxiliary scanning line Ls2(j). When a transistor T2 is turned on and the transistor T4 is turned off, a capacitor Cs is disconnected from a gate-source line of a transistor T3. When a data driver supplies a gradation current to a data line Ld(i), an output voltage of the data driver immediately rises to become a voltage value obtained by adding the gradation voltage to the threshold voltage of the transistor T3. The data driver measures the voltage value and applies the voltage of the voltage value to the data line Ld(i). As the voltage is written in the capacitor Cs according to a voltage writing system, insufficient writing is eliminated even in a low gradation level. As the threshold voltage is added, the OLED 101 can emit light at a luminance corresponding to the preset gradation voltage.

Description

本発明は、電子機器及び電子機器の駆動方法に関するものである。   The present invention relates to an electronic device and a method for driving the electronic device.

OLED(Organic Electro-Luminescence;有機エレクトロルミネッセンス)は電場を加えることによって励起する蛍光性の有機化合物に直流電圧をかけて発光させるものであり、次世代ディスプレイデバイスとして注目されており、画素として、このOLEDを行列配置して表示パネルが構成された電子機器としての表示装置がある。   OLED (Organic Electro-Luminescence) emits light by applying a DC voltage to a fluorescent organic compound that is excited by applying an electric field, and is attracting attention as a next-generation display device. There is a display device as an electronic apparatus in which a display panel is configured by arranging OLEDs in a matrix.

このOLEDは、電流駆動素子であり、流れる電流に比例した輝度で発光する。このようなOLEDを備えた表示装置は、各画素に、電界効果トランジスタ(薄膜トランジスタ)によって構成された駆動トランジスタを備え、駆動トランジスタは、電流値を制御しつつOLEDに電流を供給する。   This OLED is a current driving element and emits light with a luminance proportional to the flowing current. A display device including such an OLED includes a driving transistor configured by a field effect transistor (thin film transistor) in each pixel, and the driving transistor supplies a current to the OLED while controlling a current value.

また、OLEDが行列配置されているため、駆動トランジスタのゲート−ソース間にキャパシタが接続され、このキャパシタに、外部から供給された画像データの階調度に対応する電圧がキャパシタに書き込まれ、キャパシタは、この電圧を保持する。   In addition, since the OLEDs are arranged in a matrix, a capacitor is connected between the gate and the source of the driving transistor, and a voltage corresponding to the gradation of the image data supplied from the outside is written into the capacitor. Hold this voltage.

そして、駆動トランジスタは、ドレイン−ソース間に電圧が印加されると、キャパシタが保持した電圧をゲート−ソース間電圧(以後、「ゲート電圧」と記す。)Vgsとして、このゲート電圧Vgsで電流値を制御しつつ、OLEDに電流を供給する。OLEDは、供給された電流量に対応する輝度で発光し、表示装置は、画像を表示する。   When a voltage is applied between the drain and the source of the driving transistor, the voltage held by the capacitor is set as a gate-source voltage (hereinafter referred to as “gate voltage”) Vgs, and the current value at the gate voltage Vgs. Is supplied to the OLED. The OLED emits light with a luminance corresponding to the supplied amount of current, and the display device displays an image.

このキャパシタに電圧を書き込む方式としては、駆動トランジスタの電流路の下端としてのソースに、指定された電圧を印加する電圧書き込み方式と、駆動トランジスタのソースに、指定された電流を供給する(引き込む)電流書き込み方式とがある(例えば、特許文献1参照)。   As a method for writing a voltage to the capacitor, a voltage writing method in which a specified voltage is applied to the source as the lower end of the current path of the driving transistor, and a specified current is supplied (drawn) to the source of the driving transistor. There is a current writing method (see, for example, Patent Document 1).

特開2003−195810号公報(第11頁、図1、図5)JP 2003-195810 A (page 11, FIG. 1, FIG. 5)

しかし、電圧書き込み方式、電流書き込み方式には、いずれも一長一短がある。即ち、電圧書き込み方式では、キャパシタに電圧を書き込む期間は短くて済むものの、駆動トランジスタの閾値電圧Vthが経時的にシフトするため、この閾値電圧Vthのシフト量に対応する補正を行わなければならない。   However, both the voltage writing method and the current writing method have advantages and disadvantages. That is, in the voltage writing method, although the period for writing the voltage to the capacitor is short, the threshold voltage Vth of the driving transistor shifts with time, so correction corresponding to the shift amount of the threshold voltage Vth must be performed.

また、閾値電圧Vthも各画素間でばらつくことがあり、このばらつきに対応する補正を行わなければならない。この閾値電圧Vthのシフト量に対応する補正、ばらつきに対応する補正方法は複雑であり、補正が適正に行われないと、画像が正しい階調度で表示されなくなる。   Also, the threshold voltage Vth may vary between pixels, and correction corresponding to this variation must be performed. The correction corresponding to the shift amount of the threshold voltage Vth and the correction method corresponding to the variation are complicated, and if the correction is not properly performed, the image cannot be displayed with the correct gradation.

一方、電流書き込み方式では、指定された電流が流れれば、駆動トランジスタの閾値電圧Vthシフト、閾値電圧Vthの各画素間でのばらつきに関わりなく電圧を書き込めるため、キャパシタに書き込む電圧の精度は良い。   On the other hand, in the current writing method, if a specified current flows, the voltage can be written regardless of the threshold voltage Vth shift of the driving transistor and the variation of the threshold voltage Vth among the pixels, so the accuracy of the voltage written to the capacitor is good. .

しかし、この電流書き込み方式では、特に、低階調度画像の場合、書き込み電流が少なくなり、一定の期間内に画像データの階調度に対応する電圧をキャパシタに書き込むことができなくなる。いわゆる書き込み電圧の不足が生じ、有機EL素子を予め設定された輝度(階調度)で発光させることができなくなる。   However, with this current writing method, especially in the case of a low gradation image, the writing current is reduced, and a voltage corresponding to the gradation of the image data cannot be written to the capacitor within a certain period. The so-called writing voltage is insufficient, and the organic EL element cannot emit light with a preset brightness (gradation).

本発明は、このような従来の問題点に鑑みてなされたもので、発光素子を予め設定された輝度で発光させることが可能な電子機器及び電子機器の駆動方法を提供することを目的とする。   The present invention has been made in view of such conventional problems, and an object of the present invention is to provide an electronic device capable of causing a light emitting element to emit light with a preset luminance and a method for driving the electronic device. .

この目的を達成するため、本発明の第1の観点に係る電子機器は、
供給された電流の電流値に対応する輝度で発光する発光素子と、
前記発光素子の一端に電流路の下端が接続され、制御端と前記電流路下端との間の制御電圧に基づいて前記電流路に流れる電流の電流値を制御しつつ、前記発光素子に電流を供給する駆動トランジスタと、
前記駆動トランジスタの前記制御端と前記電流路下端との間に接続されて前記制御電圧を保持するキャパシタと、
前記キャパシタを前記駆動トランジスタの前記制御端と前記電流路下端との間から切り離したり、接続したりするスイッチトランジスタと、
前記スイッチトランジスタを駆動する第1のドライバと、
前記第1のドライバが前記スイッチトランジスタを駆動して前記キャパシタが前記駆動トランジスタの前記制御端と前記電流路下端との間から切り離されたときに、前記発光素子の輝度に対応する電流値の電流を前記駆動トランジスタの前記電流路から引き込んで、前記駆動トランジスタの前記電流路の電圧値を計測し、前記キャパシタが前記駆動トランジスタの前記制御端と前記電流路下端との間に接続されたときに、計測した電圧値の電圧を、前記キャパシタの両端に印加して書き込む第2のドライバと、
前記第2のドライバが前記キャパシタの両端に電圧を書き込んだ後、前記駆動トランジスタの前記電流路上端に電圧を印加して前記発光素子を発光させる第3のドライバと、を備えたことを特徴とする。
In order to achieve this object, an electronic device according to the first aspect of the present invention provides:
A light emitting element that emits light at a luminance corresponding to the current value of the supplied current;
A lower end of a current path is connected to one end of the light emitting element, and a current is supplied to the light emitting element while controlling a current value of a current flowing through the current path based on a control voltage between a control end and the lower end of the current path. A driving transistor to be supplied;
A capacitor connected between the control end of the drive transistor and the lower end of the current path to hold the control voltage;
A switch transistor that disconnects or connects the capacitor between the control end of the drive transistor and the lower end of the current path;
A first driver for driving the switch transistor;
When the first driver drives the switch transistor and the capacitor is disconnected from between the control end of the drive transistor and the lower end of the current path, a current having a current value corresponding to the luminance of the light emitting element Is pulled from the current path of the drive transistor, the voltage value of the current path of the drive transistor is measured, and when the capacitor is connected between the control end of the drive transistor and the lower end of the current path A second driver that writes the voltage of the measured voltage value by applying it across the capacitor;
A third driver for causing the light emitting element to emit light by applying a voltage to an upper end of the current path of the driving transistor after the second driver writes a voltage across the capacitor; To do.

前記第2のドライバは、
前記第1のドライバが前記スイッチトランジスタを駆動して前記キャパシタが前記駆動トランジスタの前記制御端と前記電流路下端との間から切り離されたときに、前記前記駆動トランジスタの前記電流路から引き込む電流出力部と、
前記電流出力部が前記電流を引き込んだときに、前記駆動トランジスタの前記電流路下端との間の信号線のライン電圧を、前記駆動トランジスタの前記電流路の電圧として計測する電圧計測部と、
前記第1のドライバが前記スイッチトランジスタを駆動して前記キャパシタが前記駆動トランジスタの前記制御端と前記電流路下端との間に接続されたときに、前記電圧計測部が計測した電圧値の電圧を、前記キャパシタの両端に印加して書き込む電圧出力部と、を備えたものであってもよい。
The second driver is:
A current output drawn from the current path of the drive transistor when the first driver drives the switch transistor and the capacitor is disconnected from between the control end of the drive transistor and the lower end of the current path; And
A voltage measuring unit that measures the line voltage of the signal line between the current path of the drive transistor and the lower end of the current path as the voltage of the current path of the drive transistor when the current output unit draws the current;
When the first driver drives the switch transistor and the capacitor is connected between the control end of the drive transistor and the lower end of the current path, the voltage of the voltage value measured by the voltage measurement unit is obtained. And a voltage output unit that applies and writes to both ends of the capacitor.

前記第1のドライバは、
前記スイッチトランジスタをオフして、前記キャパシタを前記駆動トランジスタの前記制御端と前記電流路下端との間から切り離し、前記スイッチトランジスタをオンして、前記キャパシタを前記駆動トランジスタの前記制御端と前記電流路下端との間に接続するようにしてもよい。
The first driver is:
The switch transistor is turned off to disconnect the capacitor from between the control end of the drive transistor and the lower end of the current path, and the switch transistor is turned on to connect the capacitor to the control end of the drive transistor and the current. You may make it connect between a road lower end.

前記スイッチトランジスタを第1のスイッチトランジスタとして、
前記発光素子と、前記駆動トランジスタと、前記キャパシタと、前記第1のスイッチトランジスタと、行選択信号が供給されてオンする第2のスイッチトランジスタと、を有する複数の画素回路が行列配置され、
前記第1のドライバは、走査線を介して行選択信号を前記第2のスイッチトランジスタに供給することにより、行を選択し、行を選択した選択期間中に、補助走査線を介して駆動制御信号を、選択された行の前記第1のスイッチトランジスタに供給することにより、前記第1のスイッチトランジスタをオン、オフ駆動するようにしてもよい。
The switch transistor as a first switch transistor,
A plurality of pixel circuits having the light emitting element, the driving transistor, the capacitor, the first switch transistor, and a second switch transistor that is turned on when a row selection signal is supplied are arranged in a matrix.
The first driver selects a row by supplying a row selection signal to the second switch transistor via a scanning line, and performs drive control via the auxiliary scanning line during a selection period in which the row is selected. The first switch transistor may be driven on and off by supplying a signal to the first switch transistor in the selected row.

本発明の第2の観点に係る電子機器の駆動方法は、
供給された電流の電流値に対応する輝度で発光する発光素子と、
前記発光素子の一端に電流路の下端が接続され、制御端と前記電流路下端との間の制御電圧に基づいて前記電流路に流れる電流の電流値を制御しつつ、前記発光素子に電流を供給する駆動トランジスタと、
前記駆動トランジスタの前記制御端と前記電流路下端との間に接続されて前記制御電圧を保持するキャパシタと、を備えた電子機器の駆動方法であって、
前記キャパシタを前記駆動トランジスタの前記制御端と前記電流路下端との間から切り離すステップと、
前記発光素子の輝度に対応する電流値の電流を前記駆動トランジスタの前記電流路から引き込むステップと、
前記駆動トランジスタの前記電流路の電圧値を計測するステップと、
前記キャパシタを前記駆動トランジスタの前記制御端と前記電流路下端との間に接続するステップと、
計測した電圧値の電圧を、前記キャパシタの両端に印加して書き込むステップと、
前記キャパシタの両端に電圧を書き込んだ後、前記駆動トランジスタの前記電流路上端に電圧を印加して前記発光素子を発光させるステップと、を備えたことを特徴とする。
An electronic device driving method according to a second aspect of the present invention includes:
A light emitting element that emits light at a luminance corresponding to the current value of the supplied current;
A lower end of a current path is connected to one end of the light emitting element, and a current is supplied to the light emitting element while controlling a current value of a current flowing through the current path based on a control voltage between a control end and the lower end of the current path. A driving transistor to be supplied;
A capacitor connected between the control end of the drive transistor and the lower end of the current path to hold the control voltage;
Separating the capacitor from between the control end of the drive transistor and the lower end of the current path;
Drawing a current having a current value corresponding to the luminance of the light emitting element from the current path of the driving transistor;
Measuring a voltage value of the current path of the drive transistor;
Connecting the capacitor between the control end of the driving transistor and the lower end of the current path;
Applying and writing the voltage of the measured voltage value across the capacitor;
And a step of applying a voltage to the upper end of the current path of the driving transistor to cause the light emitting element to emit light after writing a voltage across the capacitor.

本発明によれば、発光素子を予め設定された輝度で発光させることができる。   According to the present invention, the light emitting element can emit light with a preset brightness.

本発明の実施形態に係る表示装置の構成を示すブロック図である。It is a block diagram which shows the structure of the display apparatus which concerns on embodiment of this invention. 図1に示す各画素回路の構成を示す回路図である。FIG. 2 is a circuit diagram illustrating a configuration of each pixel circuit illustrated in FIG. 1. 図1に示すデータドライバの構成を示すブロック図である。FIG. 2 is a block diagram illustrating a configuration of a data driver illustrated in FIG. 1. 図2に示す駆動トランジスタのドレイン電圧(ゲート電圧)と階調電流との関係を示す図である。FIG. 3 is a diagram showing a relationship between a drain voltage (gate voltage) and a gradation current of the driving transistor shown in FIG. 図1に示す表示装置の動作を示すタイミングチャートである。3 is a timing chart illustrating an operation of the display device illustrated in FIG. 1. 図1に示す表示装置の詳細な動作を示すタイミングチャートである。3 is a timing chart showing detailed operations of the display device shown in FIG. 1. 閾値電圧がシフトした場合の駆動トランジスタのドレイン電圧(ゲート電圧)と階調電流との関係を示す図である。It is a figure which shows the relationship between the drain voltage (gate voltage) of a drive transistor, and a gradation current when a threshold voltage shifts.

以下、本発明の実施形態に係る表示装置を図面を参照して説明する。尚、本実施形態では、電子機器を、TFT−OLED(Thin Film Transistor−Organic light-emitting diode)を備えた表示装置として説明する。   Hereinafter, a display device according to an embodiment of the present invention will be described with reference to the drawings. In the present embodiment, the electronic apparatus is described as a display device including a TFT-OLED (Thin Film Transistor-Organic light-emitting diode).

本実施形態に係る表示装置1の構成を図1に示す。
本実施形態に係る表示装置1は、TFTパネル11と、スキャンドライバ12と、アノードドライバ13と、データドライバ14と、制御部15と、を備える。
FIG. 1 shows the configuration of the display device 1 according to the present embodiment.
The display device 1 according to this embodiment includes a TFT panel 11, a scan driver 12, an anode driver 13, a data driver 14, and a control unit 15.

TFTパネル11は、複数の画素回路11(i,j)(i=1〜m、j=1〜n、m、n;自然数)を備えたものである。   The TFT panel 11 includes a plurality of pixel circuits 11 (i, j) (i = 1 to m, j = 1 to n, m, n: natural numbers).

画素回路11(i,j)は、それぞれ、2次元の表示データPicの1画素に対応する回路であり、行列配置される。各画素回路11(i,j)は、図2に示すように、OLED101と、トランジスタT1〜T4と、キャパシタCsと、を備える。   Each of the pixel circuits 11 (i, j) is a circuit corresponding to one pixel of the two-dimensional display data Pic, and is arranged in a matrix. As shown in FIG. 2, each pixel circuit 11 (i, j) includes an OLED 101, transistors T1 to T4, and a capacitor Cs.

OLED101は、供給された電流の電流値に対応する輝度で発光する発光素子であり、画素電極、複数のキャリア輸送層からなる有機EL層、対向電極が積層された構造を有する。対向電極(カソード電極)には接地電圧GNDが印加される。   The OLED 101 is a light emitting element that emits light with a luminance corresponding to a current value of a supplied current, and has a structure in which a pixel electrode, an organic EL layer including a plurality of carrier transport layers, and a counter electrode are stacked. A ground voltage GND is applied to the counter electrode (cathode electrode).

トランジスタT1〜T4は、nチャンネル型のFET(Field Effect Transistor;電界効果トランジスタ)によって構成されたポリシリコンまたはアモルファスシリコン薄膜トランジスタ(TFT;Thin Film Transistor)である。   The transistors T1 to T4 are polysilicon or amorphous silicon thin film transistors (TFTs) formed of n-channel FETs (Field Effect Transistors).

トランジスタT3は、制御電圧としてのゲート−ソース間電圧(以後、「ゲート電圧」と記す。)Vgsに基づいて電流値を制御しつつ、OLED101に電流を供給する駆動トランジスタである。   The transistor T3 is a drive transistor that supplies a current to the OLED 101 while controlling a current value based on a gate-source voltage (hereinafter referred to as “gate voltage”) Vgs as a control voltage.

トランジスタT3の制御端としてのゲートがトランジスタT1のソース及びキャパシタCsの一端に接続され、その電流路上端としてのドレインは、アノード線La(j)に接続され、電流路下端としてのソースがトランジスタT2のドレイン、トランジスタT4のソース及びOLED101のアノード(電極)に接続される。   The gate as the control end of the transistor T3 is connected to the source of the transistor T1 and one end of the capacitor Cs, the drain as the upper end of the current path is connected to the anode line La (j), and the source as the lower end of the current path is the transistor T2. , The source of the transistor T4, and the anode (electrode) of the OLED 101.

トランジスタT1は、キャパシタCsの一端に信号Vscan1(j)の電圧を印加するためのトランジスタである。   The transistor T1 is a transistor for applying the voltage of the signal Vscan1 (j) to one end of the capacitor Cs.

画素回路11(i,j)では、トランジスタT1のソースは、トランジスタT3のゲート及びキャパシタCsの一端に接続され、ドレインは、トランジスタT3のドレインに接続される。   In the pixel circuit 11 (i, j), the source of the transistor T1 is connected to the gate of the transistor T3 and one end of the capacitor Cs, and the drain is connected to the drain of the transistor T3.

画素回路11(1,j),・・・,11(m,j)の各トランジスタT1のゲートは、それぞれ、走査線Ls1(j)に接続される。そして、それぞれ、走査線Ls1(1),・・・,Ls1(n)にVscanHレベルの信号Vscan1(j)が出力されると、画素回路11(1,j),・・・,11(m,j)の各トランジスタT1はオンする。   The gates of the transistors T1 of the pixel circuits 11 (1, j),..., 11 (m, j) are connected to the scanning line Ls1 (j), respectively. When the VscanH level signal Vscan1 (j) is output to the scanning lines Ls1 (1),..., Ls1 (n), respectively, the pixel circuits 11 (1, j),. , j) is turned on.

画素回路11(1,1)の場合、スキャンドライバ12から走査線Ls1(1)にVscanHレベルの信号が出力されると、トランジスタT1はオンし、走査線Ls1(1)にVscanLレベルの信号が出力されると、トランジスタT1は、オフする。トランジスタT1がオフすると、キャパシタCsに充電された電荷は保持される。   In the case of the pixel circuit 11 (1,1), when a VscanH level signal is output from the scan driver 12 to the scanning line Ls1 (1), the transistor T1 is turned on, and a VscanL level signal is output to the scanning line Ls1 (1). When output, the transistor T1 is turned off. When the transistor T1 is turned off, the charge charged in the capacitor Cs is held.

トランジスタT2は、スキャンドライバ12によって選択されてオン、オフし、データ線Ld(i)とトランジスタT3,T4のソース及びOLED101との間を導通、遮断するためのスイッチトランジスタである。   The transistor T2 is a switch transistor that is selected and turned on and off by the scan driver 12 to conduct and cut off between the data line Ld (i) and the sources of the transistors T3 and T4 and the OLED 101.

各画素回路11(i,j)のトランジスタT2のドレインは、トランジスタT3,T4のソース及びOLED101のアノード(電極)に接続され、ソースは、データ線Ld(i)に接続される。   The drain of the transistor T2 of each pixel circuit 11 (i, j) is connected to the sources of the transistors T3 and T4 and the anode (electrode) of the OLED 101, and the source is connected to the data line Ld (i).

各画素回路11(1,1)〜11(m,1)のトランジスタT2のゲートは、走査線Ls1(1)に接続される。同様に、各画素回路11(1,2)〜11(m,2)のトランジスタT2のゲートは、走査線Ls1(2)に、・・・各画素回路11(1,n)〜11(m,n)のトランジスタT2のゲートは、走査線Ls1(n)に接続される。   The gates of the transistors T2 of the pixel circuits 11 (1,1) to 11 (m, 1) are connected to the scanning line Ls1 (1). Similarly, the gate of the transistor T2 of each of the pixel circuits 11 (1,2) to 11 (m, 2) is connected to the scanning line Ls1 (2),..., And each pixel circuit 11 (1, n) to 11 (m , n) of the transistor T2 is connected to the scanning line Ls1 (n).

また、各画素回路11(1,1)〜11(n,1)のトランジスタT2の他端としてのソースは、データ線Ld(1)に接続される。同様に、各画素回路11(2,1)〜11(2,n)のトランジスタT2のソースは、データ線Ld(2)に、・・・、各画素回路11(m,n)〜11(m,n)のトランジスタT2のソースは、データ線Ld(m)に接続される。   Further, the source as the other end of the transistor T2 of each pixel circuit 11 (1,1) to 11 (n, 1) is connected to the data line Ld (1). Similarly, the source of the transistor T2 of each pixel circuit 11 (2,1) to 11 (2, n) is connected to the data line Ld (2),..., And each pixel circuit 11 (m, n) to 11 (11). The source of the transistor T2 of m, n) is connected to the data line Ld (m).

画素回路11(1,1)の場合、トランジスタT2は、スキャンドライバ12から走査線Ls1(1)にVscanHレベルの信号が出力されるとオンしてトランジスタT3,T4のソース及びOLED101のアノードとデータ線Ld(1)とを接続する。   In the case of the pixel circuit 11 (1, 1), the transistor T2 is turned on when a signal of VscanH level is output from the scan driver 12 to the scanning line Ls1 (1), and the source of the transistors T3 and T4, the anode of the OLED 101, and the data. Connect the line Ld (1).

また、走査線Ls1(1)にVscanLレベルの信号が出力されると、トランジスタT2はオフしてトランジスタT3,T4のソース及びOLED101のアノードとデータ線Ld(1)とを遮断する。   Further, when a VscanL level signal is output to the scanning line Ls1 (1), the transistor T2 is turned off, and the sources of the transistors T3 and T4, the anode of the OLED 101, and the data line Ld (1) are cut off.

トランジスタT4は、キャパシタCsをトランジスタT3のゲート−ソース間から切り離したり、接続したりするスイッチトランジスタである。   The transistor T4 is a switch transistor that disconnects or connects the capacitor Cs from the gate to the source of the transistor T3.

トランジスタT4は、そのドレインがキャパシタCsの他端に接続され、ソースがトランジスタT2のドレイン、トランジスタT3のソース及びOLED101のアノードとに接続される。   The transistor T4 has a drain connected to the other end of the capacitor Cs, and a source connected to the drain of the transistor T2, the source of the transistor T3, and the anode of the OLED 101.

また、トランジスタT4は、そのゲートが補助走査線Ls2(j)に接続され、ゲートにVscan'Lレベルの信号Vscan2(j)が供給されてオフし、Vscan'Hレベルの信号Vscan2(j)が供給されてオンする。   The gate of the transistor T4 is connected to the auxiliary scanning line Ls2 (j), and the gate is supplied with the Vscan'L level signal Vscan2 (j) to be turned off, and the Vscan'H level signal Vscan2 (j) is supplied. Supplied and turned on.

キャパシタCsは、トランジスタT3のゲート電圧Vgsを保持する補助容量を有するものであり、その一端は、トランジスタT3のゲートとトランジスタT1のソースとに接続される。キャパシタCsは、トランジスタT1及びT2がオフして、トランジスタT3のゲート電圧Vgsを保持する。   The capacitor Cs has an auxiliary capacity for holding the gate voltage Vgs of the transistor T3, and one end thereof is connected to the gate of the transistor T3 and the source of the transistor T1. The capacitor Cs holds the gate voltage Vgs of the transistor T3 when the transistors T1 and T2 are turned off.

図1に戻り、スキャンドライバ12は、制御部15から、クロック信号DotCLK,垂直制御信号Vsync,水平制御信号Hsyncが供給され、供給されたこれらの制御信号に従って、第j行の画素回路11(1,j)〜11(m,j)を選択するとともに、選択した第j行の画素回路11(1,j)〜11(m,j)の各トランジスタT4をオン、オフ駆動するドライバである。   Returning to FIG. 1, the scan driver 12 is supplied with the clock signal DotCLK, the vertical control signal Vsync, and the horizontal control signal Hsync from the control unit 15, and in accordance with these supplied control signals, the pixel circuit 11 (1) in the j-th row. , j) to 11 (m, j), and the transistors T4 of the pixel circuits 11 (1, j) to 11 (m, j) in the selected j-th row are turned on and off.

スキャンドライバ12は、VscanHレベルの信号Vscan1(1)〜Vscan1(n)を、順次、走査線Ls1(1),・・・,Ls1(n)に出力することにより、第1行目の画素回路11(1,1)〜11(m,1)、・・・、第n行目の画素回路11(1,n)〜11(m,n)を選択する。このVscanHレベルの信号Vscan1(j)を出力している期間が、第j行の選択期間となる。   The scan driver 12 sequentially outputs the VscanH level signals Vscan1 (1) to Vscan1 (n) to the scanning lines Ls1 (1),..., Ls1 (n), whereby the pixel circuit in the first row. 11 (1,1) to 11 (m, 1),..., Nth row pixel circuits 11 (1, n) to 11 (m, n) are selected. The period during which the VscanH level signal Vscan1 (j) is output is the selection period of the jth row.

また、スキャンドライバ12は、この選択期間の前半の期間において、選択した第j行目の画素回路11(1,j)〜11(m,j)のトランジスタT4をオフする駆動制御信号として、Vscan'L(<VscanH)レベルの信号Vscan2(j)を補助走査線Ls2(j)に出力する。この選択期間の前半の期間を期間Tm1とする。   Further, the scan driver 12 uses Vscan as a drive control signal for turning off the transistors T4 of the pixel circuits 11 (1, j) to 11 (m, j) in the selected j-th row in the first half of the selection period. A signal Vscan2 (j) of 'L (<VscanH) level is output to the auxiliary scanning line Ls2 (j). The first half of this selection period is defined as period Tm1.

また、スキャンドライバ12は、この選択期間の後半の期間において、選択した第j行目の画素回路11(1,j)〜11(m,j)のトランジスタT4をオンする駆動制御信号として、Vscan'Hレベルの信号Vscan2(j)を補助走査線Ls2(j)に出力する。この選択期間の後半の期間を期間Tm2とする。   In addition, the scan driver 12 uses Vscan as a drive control signal for turning on the transistor T4 of the pixel circuit 11 (1, j) to 11 (m, j) in the selected j-th row in the latter half of the selection period. The 'H level signal Vscan2 (j) is output to the auxiliary scanning line Ls2 (j). The latter half of the selection period is referred to as period Tm2.

アノードドライバ13は、各画素回路11(i,j)のトランジスタT3の電流路として、ドレイン−ソース間に電流を供給するドライバである。   The anode driver 13 is a driver that supplies current between the drain and the source as a current path of the transistor T3 of each pixel circuit 11 (i, j).

アノードドライバ13は、制御部15から、クロック信号DotCLK,垂直制御信号Vsync,水平制御信号Hsyncが供給され、供給されたこれらの制御信号に同期して、アノード線La(1)〜La(n)に、それぞれ、電圧VanodeH又は接地電圧GNDの信号Vanode(1)〜Vanode(n)を出力する。   The anode driver 13 is supplied with the clock signal DotCLK, the vertical control signal Vsync, and the horizontal control signal Hsync from the control unit 15, and in synchronization with these supplied control signals, the anode lines La (1) to La (n). In addition, signals Vanode (1) to Vanode (n) of the voltage VanodeH or the ground voltage GND are output, respectively.

アノードドライバ13は、電圧VanodeH−GNDの電源と、GND−Vss(負電圧)の電源とを有する。尚、本実施形態では、電圧VanodeHが、例えば、+15Vに設定されるものとする。   The anode driver 13 has a power supply of voltage VanodeH-GND and a power supply of GND-Vss (negative voltage). In this embodiment, the voltage VanodeH is set to + 15V, for example.

データドライバ14は、制御部15から、表示データPicの階調度に対応する電圧値の電圧として、順次、第1行目〜第n行目のデジタルデータの階調電圧Vdata(1)〜Vdata(m)が供給され、階調電圧Vdata(1)〜Vdata(m)に基づいた電圧を、それぞれ、画素回路11(1,1)〜11(1,m),・・・,11(1,n)〜11(m,n)の各キャパシタCsに書き込むドライバである。   The data driver 14 sequentially supplies the gradation voltages Vdata (1) to Vdata (1) to Vdata (1) from the first row to the nth row as voltages having a voltage value corresponding to the gradation of the display data Pic. m) is supplied, and voltages based on the gradation voltages Vdata (1) to Vdata (m) are applied to the pixel circuits 11 (1,1) to 11 (1, m),. The driver writes to each capacitor Cs of n) to 11 (m, n).

データドライバ14は、制御部15から、クロック信号DotCLK,垂直制御信号Vsync,水平制御信号Hsyncが供給され、供給されたこれらの制御信号に従って動作する。   The data driver 14 is supplied with the clock signal DotCLK, the vertical control signal Vsync, and the horizontal control signal Hsync from the control unit 15, and operates according to these supplied control signals.

データドライバ14は、図3に示すように、シフトレジスタ21と、データレジスタ22と、ブロック23(1)〜23(m)と、からなる。   As shown in FIG. 3, the data driver 14 includes a shift register 21, a data register 22, and blocks 23 (1) to 23 (m).

シフトレジスタ21は、制御部15からデジタルデータとして、順次、供給された階調電圧Vdata(1)〜Vdata(m)をシフトするものであり、シフトした階調電圧Vdata(1)〜Vdata(m)をデータレジスタ22に供給する。   The shift register 21 sequentially shifts the supplied gradation voltages Vdata (1) to Vdata (m) as digital data from the control unit 15, and the shifted gradation voltages Vdata (1) to Vdata (m). ) Is supplied to the data register 22.

データレジスタ22は、シフトレジスタ21から供給された階調電圧Vdata(1)〜Vdata(m)の各電圧値を保持するものである。また、データレジスタ22は、各ブロック23(i)(i=1〜m)から、階調電圧Vdata(i)に対応する階調電流Idata(i)がデータ線Ld(i)に供給されたときのライン電圧VLd(i)が供給され、階調電圧Vdata(i)の電圧値をライン電圧VLd(i)の電圧値に書き換える。   The data register 22 holds the voltage values of the gradation voltages Vdata (1) to Vdata (m) supplied from the shift register 21. The data register 22 is supplied with the gradation current Idata (i) corresponding to the gradation voltage Vdata (i) from each block 23 (i) (i = 1 to m) to the data line Ld (i). Line voltage VLd (i) is supplied, and the voltage value of the gradation voltage Vdata (i) is rewritten to the voltage value of the line voltage VLd (i).

ブロック23(i)は、それぞれ、D/A変換器31(i),32(i)と、電流出力部33(i)と、電圧計測部34(i)と、A/D変換器35(i)と、電圧出力部36(i)と、切り替えスイッチSw(i)と、切り替え制御部37(i)と、を備える。   The block 23 (i) includes D / A converters 31 (i) and 32 (i), a current output unit 33 (i), a voltage measurement unit 34 (i), and an A / D converter 35 ( i), a voltage output unit 36 (i), a changeover switch Sw (i), and a changeover control unit 37 (i).

D/A変換器31(i)と電流出力部33(i)とは、電流書き込み方式に従って、選択された画素回路11(i,j)のキャパシタCsに電圧を書き込むための構成である。   The D / A converter 31 (i) and the current output unit 33 (i) are configured to write a voltage to the capacitor Cs of the selected pixel circuit 11 (i, j) according to the current writing method.

また、D/A変換器32(i)と電圧出力部36(i)とは、電圧書き込み方式に従って、選択された画素回路11(i,j)のキャパシタCsに電圧を書き込むための構成である。   The D / A converter 32 (i) and the voltage output unit 36 (i) are configured to write a voltage to the capacitor Cs of the selected pixel circuit 11 (i, j) according to the voltage writing method. .

D/A変換器31(i),32(i)は、データレジスタ22が保持している階調電圧Vdata(i)のデジタルデータをアナログの階調電圧Vdata(i)に変換するものである。   The D / A converters 31 (i) and 32 (i) convert the digital data of the gradation voltage Vdata (i) held in the data register 22 into an analog gradation voltage Vdata (i). .

電流出力部33(i)は、D/A変換器31(i)が変換した階調電圧Vdata(i)を階調電流Idata(i)に変換し、変換した階調電流Idata(i)をデータ線Ld(i)に供給するものである。   The current output unit 33 (i) converts the gradation voltage Vdata (i) converted by the D / A converter 31 (i) into the gradation current Idata (i), and the converted gradation current Idata (i). The data line Ld (i) is supplied.

電流出力部33(i)は、選択された第j行の期間Tm1において、画素回路11(i,j)のキャパシタCsがトランジスタT3のドレイン−ソース間から切り離されたときに、階調電流Idata(i)をデータ線Ld(i)に供給することにより、トランジスタT3のドレイン−ソース間から電流を引き込む。   The current output unit 33 (i) generates a gray-scale current Idata when the capacitor Cs of the pixel circuit 11 (i, j) is disconnected from the drain-source of the transistor T3 in the selected period Tm1 of the j-th row. By supplying (i) to the data line Ld (i), a current is drawn from between the drain and source of the transistor T3.

この電流出力部33(i)の一端は、切り替えスイッチSw(i)の電流出力部33(i)側の一端に接続され、他端は、負の電圧Vssのラインに接続される。   One end of the current output unit 33 (i) is connected to one end of the changeover switch Sw (i) on the current output unit 33 (i) side, and the other end is connected to the negative voltage Vss line.

この電流出力部33(i)の階調電流Idata(i)は、トランジスタT3のドレイン電流Idに対応する。   The gradation current Idata (i) of the current output unit 33 (i) corresponds to the drain current Id of the transistor T3.

電圧計測部34(i)は、電流出力部33(i)が電流を引き込んだときに、データ線Ld(i)のライン電圧VLd(i)の電圧値(アナログ)を計測するものである。データ線Ld(i)のライン抵抗を無視すれば、ライン電圧VLd(i)は、トランジスタT3のドレイン電圧Vds(またはゲート電圧Vgs)に相当する。   The voltage measuring unit 34 (i) measures the voltage value (analog) of the line voltage VLd (i) of the data line Ld (i) when the current output unit 33 (i) draws a current. If the line resistance of the data line Ld (i) is ignored, the line voltage VLd (i) corresponds to the drain voltage Vds (or gate voltage Vgs) of the transistor T3.

尚、予めライン抵抗が分かっていれば、ライン電圧VLd(i)から、このライン抵抗による電圧降下分を差し引いた電圧がトランジスタT3のドレイン電圧Vdsになる。   If the line resistance is known in advance, a voltage obtained by subtracting the voltage drop due to the line resistance from the line voltage VLd (i) becomes the drain voltage Vds of the transistor T3.

このトランジスタT3のドレイン電流Idとドレイン電圧Vdsとは、図4に示すような関係になる。この図4に示すように、ドレイン電流Idが電流値a1だけ流れた場合のドレイン電圧Vdsの電圧値をVd1とすると、電圧値Vd1は、閾値電圧(値)Vth1を含むことになる。   The drain current Id and the drain voltage Vds of the transistor T3 have a relationship as shown in FIG. As shown in FIG. 4, when the drain voltage Vds when the drain current Id flows by the current value a1 is Vd1, the voltage value Vd1 includes the threshold voltage (value) Vth1.

即ち、この電圧値Vd1を取得できれば、閾値電圧Vth1の補償処理は不要となる。そして、電圧値Vd1の電圧を、電圧書き込み方式に従ってキャパシタCsに書き込めば、表示データPicの階調度に対応した輝度で、OLED101を発光させることができ、低階調度であっても書き込み不足は解消される。   That is, if this voltage value Vd1 can be acquired, the compensation process for the threshold voltage Vth1 becomes unnecessary. If the voltage of the voltage value Vd1 is written into the capacitor Cs according to the voltage writing method, the OLED 101 can emit light with the luminance corresponding to the gradation of the display data Pic, and the lack of writing is solved even at a low gradation. Is done.

A/D変換器35(i)は、電圧計測部34(i)が計測したライン電圧VLd(i)のアナログの電圧値Vdxをデジタルデータに変換するものである。A/D変換器35(i)は、変換した電圧値Vdxのデジタルデータをデータレジスタ22に供給する。   The A / D converter 35 (i) converts the analog voltage value Vdx of the line voltage VLd (i) measured by the voltage measuring unit 34 (i) into digital data. The A / D converter 35 (i) supplies the digital data of the converted voltage value Vdx to the data register 22.

電圧出力部36(i)は、D/A変換器32(i)が変換したアナログ信号を出力するものである。電圧出力部36(i)は、その一端が切り替えスイッチSw(i)の電圧出力部36(i)側の一端に接続され、他端は、負の電圧Vssのラインに接続される。   The voltage output unit 36 (i) outputs an analog signal converted by the D / A converter 32 (i). One end of the voltage output unit 36 (i) is connected to one end of the changeover switch Sw (i) on the voltage output unit 36 (i) side, and the other end is connected to the negative voltage Vss line.

切り替えスイッチSw(i)は、電流出力部33(i)とデータ線Ld(i)、又は電圧出力部36(i)とデータ線Ld(i)とを接続したり、遮断したりするスイッチである。   The changeover switch Sw (i) is a switch for connecting or disconnecting the current output unit 33 (i) and the data line Ld (i), or the voltage output unit 36 (i) and the data line Ld (i). is there.

切り替え制御部37(i)は、制御部15から切り替え制御信号Cswが供給され、供給された切り替え制御信号Cswに従って切り替えスイッチSw(i)の切り替えを制御するものである。   The switching control unit 37 (i) is supplied with the switching control signal Csw from the control unit 15, and controls switching of the switching switch Sw (i) according to the supplied switching control signal Csw.

切り替え制御部37(i)は、切り替え制御信号Cswとして、制御部15から切り替え制御信号Csw(I)が供給されると、電流出力部33(i)とデータ線Ld(i)とが接続されるように、切り替えスイッチSw(i)を制御する。   When the switching control signal Csw (I) is supplied from the control unit 15 as the switching control signal Csw, the switching control unit 37 (i) connects the current output unit 33 (i) and the data line Ld (i). In this manner, the changeover switch Sw (i) is controlled.

切り替え制御部37(i)は、切り替え制御信号Cswとして、制御部15から切り替え制御信号Csw(V)が供給されると、電圧出力部36(i)とデータ線Ld(i)とが接続されるように、切り替えスイッチSw(i)を制御する。   When the switching control signal Csw (V) is supplied from the control unit 15 as the switching control signal Csw, the switching control unit 37 (i) connects the voltage output unit 36 (i) and the data line Ld (i). In this manner, the changeover switch Sw (i) is controlled.

制御部15は、制御信号をスキャンドライバ12、アノードドライバ13、データドライバ14に供給することにより、これらの各ドライバを制御する。   The control unit 15 controls each of these drivers by supplying control signals to the scan driver 12, the anode driver 13, and the data driver 14.

制御部15は、制御信号として、クロック信号DotCLK,垂直制御信号Vsync,水平制御信号Hsync等の制御信号が外部から供給され、この各制御信号をスキャンドライバ12、アノードドライバ13、データドライバ14に供給する。   The control unit 15 is supplied with control signals such as a clock signal DotCLK, a vertical control signal Vsync, and a horizontal control signal Hsync as control signals from the outside, and supplies these control signals to the scan driver 12, the anode driver 13, and the data driver 14. To do.

また、制御部15は、外部から、2次元の表示データPicが供給され、画素回路11(1,1)〜11(m,1),・・・,11(1,n)〜11(m,n)の各階調度に対応する階調電圧Vdata(1)〜Vdata(m)のデジタルデータを生成し、行毎に、生成した階調電圧Vdata(1)〜Vdata(m)をデータドライバ14に供給する。   Further, the control unit 15 is supplied with two-dimensional display data Pic from the outside, and the pixel circuits 11 (1,1) to 11 (m, 1),..., 11 (1, n) to 11 (m , n) digital data of gradation voltages Vdata (1) to Vdata (m) corresponding to each gradation degree is generated, and the generated gradation voltages Vdata (1) to Vdata (m) are generated for each row by the data driver 14. To supply.

また、制御部15は、制御信号として、切り替え制御信号Cswをデータドライバ14に供給する。   Further, the control unit 15 supplies a switching control signal Csw to the data driver 14 as a control signal.

制御部15は、この切り替え制御信号Cswをデータドライバ14に供給することにより、切り替え制御部37(i)、切り替えスイッチSw(i)を制御する。   The control unit 15 supplies the switching control signal Csw to the data driver 14, thereby controlling the switching control unit 37 (i) and the changeover switch Sw (i).

次に本実施形態に係る表示装置1の動作を説明する。
図5に示すように、制御部15は、時刻t10において、クロック信号DotCLK,垂直制御信号Vsync,水平制御信号Hsync等の制御信号をスキャンドライバ12、アノードドライバ13、データドライバ14に供給する。
Next, the operation of the display device 1 according to this embodiment will be described.
As shown in FIG. 5, the control unit 15 supplies control signals such as the clock signal DotCLK, the vertical control signal Vsync, and the horizontal control signal Hsync to the scan driver 12, the anode driver 13, and the data driver 14 at time t10.

スキャンドライバ12、アノードドライバ13、データドライバ14は、それぞれ、供給された制御信号に同期して動作を開始する。   The scan driver 12, the anode driver 13, and the data driver 14 each start to operate in synchronization with the supplied control signal.

アノードドライバ13は、時刻t10〜t17において、それぞれ、接地電圧GNDの信号Vanode(1)〜Vanode(n)を、アノード線La(1)〜La(n)に出力する。   The anode driver 13 outputs the signals Vanode (1) to Vanode (n) of the ground voltage GND to the anode lines La (1) to La (n) at times t10 to t17, respectively.

時刻t10〜t12において、スキャンドライバ12は、VscanHレベルの信号Vscan1(1)を走査線Ls1(1)に出力する。この時刻t10〜t12が画素回路11(1,1)〜11(m,1)の選択期間となり、第1行目の画素回路11(1,1)〜11(m,1)が選択される。   At times t10 to t12, the scan driver 12 outputs a VscanH level signal Vscan1 (1) to the scanning line Ls1 (1). These times t10 to t12 are the selection period of the pixel circuits 11 (1,1) to 11 (m, 1), and the pixel circuits 11 (1,1) to 11 (m, 1) in the first row are selected. .

第1行目の画素回路11(1,1)〜11(m,1)の各トランジスタT1,T2は、それぞれ、走査線Ls1(1)を介してVscanHレベルの信号Vscan1(1)がゲートに供給されてオンする。   Each of the transistors T1 and T2 of the pixel circuits 11 (1,1) to 11 (m, 1) in the first row has a VscanH level signal Vscan1 (1) as a gate via the scanning line Ls1 (1). Supplied and turned on.

時刻t10〜t11は、第1行の選択期間前半の期間Tm1であり、スキャンドライバ12は、この期間Tm1において、Vscan'Lレベルの信号Vscan2(1)を補助走査線Ls2(1)に出力する。   Times t10 to t11 are a period Tm1 in the first half of the selection period of the first row, and the scan driver 12 outputs a signal Vscan2 (1) of Vscan'L level to the auxiliary scanning line Ls2 (1) in this period Tm1. .

第1行目の画素回路11(1,1)〜11(m,1)の各トランジスタT4は、補助走査線Ls2(1)を介してVscan'Lレベルの信号Vscan2(1)がゲートに供給されてオフし、各キャパシタCsの他端が、トランジスタT2のドレイン、トランジスタT3のソース及びOLED101のアノードから切り離される。   Each transistor T4 of the pixel circuits 11 (1,1) to 11 (m, 1) in the first row supplies the gate with the Vscan'L level signal Vscan2 (1) through the auxiliary scanning line Ls2 (1). Then, the other end of each capacitor Cs is disconnected from the drain of the transistor T2, the source of the transistor T3, and the anode of the OLED 101.

制御部15は、第1行目の画素回路11(1,1)〜11(m,1)の各階調電圧Vdata(1)〜Vdata(m)をデジタルデータとして、順次、データドライバ14に供給する。   The control unit 15 sequentially supplies the gradation voltages Vdata (1) to Vdata (m) of the pixel circuits 11 (1,1) to 11 (m, 1) in the first row to the data driver 14 as digital data. To do.

シフトレジスタ21は、制御部15から供給された階調電圧Vdata(1)〜Vdata(m)を順次、シフトして、データレジスタ22に供給し、データレジスタ22は、供給された階調電圧Vdata(1)〜Vdata(m)を保持する。   The shift register 21 sequentially shifts the gradation voltages Vdata (1) to Vdata (m) supplied from the control unit 15 and supplies them to the data register 22, which in turn supplies the supplied gradation voltages Vdata. (1) to Vdata (m) are retained.

また、データレジスタ22は、供給された階調電圧Vdata(1)〜Vdata(m)を、それぞれ、ブロック23(1)〜23(m)に供給する。   The data register 22 supplies the supplied gradation voltages Vdata (1) to Vdata (m) to the blocks 23 (1) to 23 (m), respectively.

ブロック23(i)のD/A変換器31(i)は、シフトレジスタ21から供給された階調電圧Vdata(i)のデジタルデータを、アナログの階調電圧Vdata(i)に変換する。   The D / A converter 31 (i) of the block 23 (i) converts the digital data of the gradation voltage Vdata (i) supplied from the shift register 21 into an analog gradation voltage Vdata (i).

また、制御部15は、データドライバ14に切り替え制御信号Csw(i)を供給する。この切り替え制御信号Csw(i)が供給されると、データドライバ14のブロック23(i)の切り替え制御部37(i)は、切り替えスイッチSw(i)を制御し、切り替えスイッチSw(i)を介して、電流出力部33(i)とデータ線Ld(i)とが接続される。   The control unit 15 supplies the data driver 14 with a switching control signal Csw (i). When this switching control signal Csw (i) is supplied, the switching control unit 37 (i) of the block 23 (i) of the data driver 14 controls the switching switch Sw (i), and switches the switching switch Sw (i). The current output unit 33 (i) is connected to the data line Ld (i).

電流出力部33(i)とデータ線Ld(i)とが接続されると、アノードドライバ13から、選択された画素回路11(i,1)の各トランジスタT3のドレイン−ソース、トランジスタT2のドレイン−ソース、データ線Ld(i)、電流出力部33(i)を経由してアノードドライバ13に戻る閉回路が形成される。   When the current output unit 33 (i) and the data line Ld (i) are connected, the drain driver of each transistor T3 and the drain of the transistor T2 of the selected pixel circuit 11 (i, 1) are connected from the anode driver 13. A closed circuit is formed that returns to the anode driver 13 via the source, the data line Ld (i), and the current output unit 33 (i).

尚、キャパシタCsの他端がトランジスタT2のドレイン、トランジスタT3のソース及びOLED101のアノードから切り離されているものの、トランジスタTがオンしているため、トランジスタT3は、ゲート−ソース間にゲート電圧Vgsが印加されて導通する。   The other end of the capacitor Cs is disconnected from the drain of the transistor T2, the source of the transistor T3, and the anode of the OLED 101. However, since the transistor T is on, the transistor T3 has a gate voltage Vgs between the gate and the source. Applied to conduct.

電流出力部33(i)は、D/A変換器31(i)が変換したアナログの階調電圧Vdata(i)を階調電流Idata(i)に変換する。そして、電流出力部33(i)が階調電流Idata(i)をデータ線Ld(i)に供給すると、形成された閉回路に電流が流れる。   The current output unit 33 (i) converts the analog gradation voltage Vdata (i) converted by the D / A converter 31 (i) into a gradation current Idata (i). Then, when the current output unit 33 (i) supplies the gradation current Idata (i) to the data line Ld (i), a current flows through the formed closed circuit.

形成された閉回路に電流が流れると、トランジスタT3の寄生容量、閉回路に存在する配線容量は、すぐに充電される。また、この閉回路に電流が流れることによって、トランジスタT3のドレイン−ソース間にドレイン電圧Vdsが印加される。   When a current flows through the formed closed circuit, the parasitic capacitance of the transistor T3 and the wiring capacitance existing in the closed circuit are immediately charged. Further, when a current flows through the closed circuit, a drain voltage Vds is applied between the drain and source of the transistor T3.

図6(a)に示すように、ブロック23(i)のトランジスタT3の閾値電圧VthをVth1、制御部15から供給された階調電圧Vdata(i)の電圧値をVd0として、時刻t10から期間Tm11経過後、電流出力部33(i)が出力した階調電流Idata(i)は、電流値a1に達し、ライン電圧VLd(i)の電圧値Vdxは、電圧値Vd1になる。   As shown in FIG. 6A, the threshold voltage Vth of the transistor T3 of the block 23 (i) is Vth1, and the voltage value of the gradation voltage Vdata (i) supplied from the control unit 15 is Vd0. After Tm11 has elapsed, the gradation current Idata (i) output from the current output unit 33 (i) reaches the current value a1, and the voltage value Vdx of the line voltage VLd (i) becomes the voltage value Vd1.

電圧計測部34(i)は、期間Tm11経過後、時刻t11前の時刻t13において、ライン電圧VLd(i)の電圧値Vd1を計測する。   The voltage measuring unit 34 (i) measures the voltage value Vd1 of the line voltage VLd (i) at the time t13 before the time t11 after the period Tm11 elapses.

この電圧値Vd1は、電圧値Vd0に閾値電圧(値)Vth1を加算した値となる。また、前述のように、この電圧値Vd1は、データ線Ld(i)のライン抵抗を無視すれば、トランジスタT3のドレイン電圧Vds(又はゲート電圧Vgs)になる。   The voltage value Vd1 is a value obtained by adding a threshold voltage (value) Vth1 to the voltage value Vd0. Further, as described above, the voltage value Vd1 becomes the drain voltage Vds (or gate voltage Vgs) of the transistor T3 if the line resistance of the data line Ld (i) is ignored.

一方、表示データPicの階調度が同じままで、図7に示すように、閾値電圧VthがVth1からΔVthだけシフトし、閾値電圧Vth2になった場合、この場合でも、階調電流Idata(i)の電流値はa1のままである。   On the other hand, when the gradation of the display data Pic remains the same and the threshold voltage Vth is shifted by ΔVth from Vth1 to the threshold voltage Vth2 as shown in FIG. 7, even in this case, the gradation current Idata (i) The current value remains at a1.

この場合、電流出力部33(i)が電流値a1の階調電流Idata(i)をデータ線Ld(i)に供給すると、階調電流Idata(i)は、図6(b)に示すように、時刻t10から期間Tm12経過後、電流値a1に達し、ライン電圧VLd(i)の電圧値Vdxは電圧値Vd2になる。この電圧値Vd2は、電圧値Vd0に閾値電圧(値)Vth2を加算した値であり、図7に示すように、電圧値Vd1に閾値電圧Vthのシフト量ΔVthを加算した値でもある。   In this case, when the current output unit 33 (i) supplies the gradation current Idata (i) having the current value a1 to the data line Ld (i), the gradation current Idata (i) is as shown in FIG. In addition, after the period Tm12 has elapsed from time t10, the current value a1 is reached, and the voltage value Vdx of the line voltage VLd (i) becomes the voltage value Vd2. The voltage value Vd2 is a value obtained by adding the threshold voltage (value) Vth2 to the voltage value Vd0, and is also a value obtained by adding the shift amount ΔVth of the threshold voltage Vth to the voltage value Vd1, as shown in FIG.

電圧計測部34(i)は、期間Tm12経過後、時刻t11前の時刻t13において、このライン電圧VLd(i)の電圧値Vdxを計測する。   The voltage measuring unit 34 (i) measures the voltage value Vdx of the line voltage VLd (i) at time t13 before time t11 after the period Tm12 has elapsed.

電圧計測部34(i)は、計測した電圧値VdxをA/D変換器35(i)に供給し、A/D変換器35(i)は、このアナログの電圧値Vdxをデジタルデータに変換してデータレジスタ22に供給する。   The voltage measuring unit 34 (i) supplies the measured voltage value Vdx to the A / D converter 35 (i), and the A / D converter 35 (i) converts the analog voltage value Vdx into digital data. And supplied to the data register 22.

データレジスタ22は、階調電圧Vdata(1)〜Vdata(m)の各電圧値を、ブロック23(i)から供給されたライン電圧VLd(i)の電圧値Vdxに書き換える。   The data register 22 rewrites the voltage values of the gradation voltages Vdata (1) to Vdata (m) to the voltage value Vdx of the line voltage VLd (i) supplied from the block 23 (i).

時刻t11になると、スキャンドライバ12は、Vscan'Hレベルの信号Vscan2(j)を補助走査線Ls2(j)に出力し、画素回路11(1,1)〜11(m,1)の各トランジスタT4をオンする。この時刻t11〜t12が第1行の選択期間後半の期間Tm2になる。   At time t11, the scan driver 12 outputs the Vscan'H level signal Vscan2 (j) to the auxiliary scanning line Ls2 (j), and each transistor of the pixel circuits 11 (1,1) to 11 (m, 1). Turn on T4. These times t11 to t12 become a period Tm2 in the latter half of the selection period of the first row.

トランジスタT4がオンすると、キャパシタCsがトランジスタT3のゲート−ソース間に接続される。   When the transistor T4 is turned on, the capacitor Cs is connected between the gate and the source of the transistor T3.

ブロック23(i)のD/A変換器32(i)は、データレジスタ22がデジタルデータとして保持している階調電圧Vdata(i)の各電圧値をアナログ値に変換して、電圧出力部36(i)に供給する。   The D / A converter 32 (i) of the block 23 (i) converts each voltage value of the gradation voltage Vdata (i) held in the data register 22 as digital data into an analog value, and outputs a voltage output unit. 36 (i).

また、制御部15は、切り替え制御信号Csw(V)をデータドライバ14に供給する。ブロック23(i)の切り替え制御部37(i)は、切り替え制御信号Csw(V)が供給されると、電圧出力部36(i)とデータ線Ld(i)とが接続されるように切り替えスイッチSw(i)を制御し、電圧出力部36(i)とデータ線Ld(i)とは、切り替えスイッチSw(i)を介して接続される。   Further, the control unit 15 supplies a switching control signal Csw (V) to the data driver 14. When the switching control signal Csw (V) is supplied, the switching control unit 37 (i) of the block 23 (i) switches so that the voltage output unit 36 (i) and the data line Ld (i) are connected. The switch Sw (i) is controlled, and the voltage output unit 36 (i) and the data line Ld (i) are connected via the changeover switch Sw (i).

電圧出力部36(i)とデータ線Ld(i)とが接続されると、アノードドライバ13から、選択された画素回路11(i,1)の各トランジスタT3のドレイン−ソース、トランジスタT2のドレイン−ソース、データ線Ld(i)、電圧出力部36(i)を経由して、アノードドライバ13に戻る閉回路が形成される。   When the voltage output unit 36 (i) and the data line Ld (i) are connected, the drain driver of each transistor T3 and the drain of the transistor T2 of the selected pixel circuit 11 (i, 1) are connected from the anode driver 13. A closed circuit returning to the anode driver 13 is formed via the source, the data line Ld (i), and the voltage output unit 36 (i).

電圧出力部36(i)が階調電圧Vdata(i)をデータ線Ld(i)に印加すると、形成された閉回路に電流が流れ、電圧書き込み方式に従ってキャパシタCsに電圧が書き込まれる。   When the voltage output unit 36 (i) applies the gradation voltage Vdata (i) to the data line Ld (i), a current flows through the formed closed circuit, and the voltage is written into the capacitor Cs according to the voltage writing method.

時刻t11直後は、トランジスタT1のドレイン−ソースを経由してキャパシタCsに電流が流れるため、この電流は、図6(a),(b)に示すように、変動するものの、電圧書き込み方式に従ってキャパシタCsに電圧が書き込まれるため、電流値は、すぐに、階調電流Idata(i)と同じ電流値a1になる。   Immediately after time t11, a current flows through the capacitor Cs via the drain-source of the transistor T1, and this current fluctuates as shown in FIGS. 6 (a) and 6 (b). Since a voltage is written in Cs, the current value immediately becomes the same current value a1 as the gradation current Idata (i).

トランジスタT3のドレイン−ソース間にも、この電流値a1のドレイン電流Idが流れるため、図6(a)に示すように、トランジスタT3の閾値電圧Vth1の場合、キャパシタCsに書き込まれる電圧の電圧値Vdxは、電圧値Vd1となり、閾値電圧Vth2の場合、電圧値Vdxは、電圧値Vd2となる。   Since the drain current Id of this current value a1 flows also between the drain and source of the transistor T3, as shown in FIG. 6A, in the case of the threshold voltage Vth1 of the transistor T3, the voltage value of the voltage written to the capacitor Cs. Vdx becomes the voltage value Vd1, and in the case of the threshold voltage Vth2, the voltage value Vdx becomes the voltage value Vd2.

時刻t12になると、スキャンドライバ12は、走査線Ls1(1)にVscanLレベルの信号Vscan1(1)を出力する。走査線Ls1(1)の信号レベルがVscanLレベルになると、トランジスタT1,T2とがオフして第1行の選択期間が終了し、各キャパシタCsは、書き込まれた電圧を各トランジスタT3のゲート電圧Vgsとして保持する。   At time t12, the scan driver 12 outputs a VscanL level signal Vscan1 (1) to the scanning line Ls1 (1). When the signal level of the scanning line Ls1 (1) becomes the VscanL level, the transistors T1 and T2 are turned off, the selection period of the first row ends, and each capacitor Cs uses the written voltage as the gate voltage of each transistor T3. Hold as Vgs.

第1行目の画素回路11(1,1)〜11(m,1)の選択期間が終了すると、スキャンドライバ12は、順次、画素回路11(1,2)〜11(m,2)、・・・、11(1,n)〜11(m,n)を選択する。   When the selection period of the pixel circuits 11 (1,1) to 11 (m, 1) in the first row is completed, the scan driver 12 sequentially outputs the pixel circuits 11 (1,2) to 11 (m, 2), ..., 11 (1, n) to 11 (m, n) are selected.

そして、表示装置1は、同じように、順次、選択された画素回路11(1,2)〜11(m,2)、・・・、11(1,n)〜11(m,n)の各キャパシタCsに電圧を書き込む。   In the same manner, the display device 1 sequentially selects the selected pixel circuits 11 (1, 2) to 11 (m, 2), ..., 11 (1, n) to 11 (m, n). A voltage is written to each capacitor Cs.

図5に示すように、画素回路11(1,n)〜11(m,n)の各キャパシタCsへの電圧書き込みが終了して、時刻t17になると、アノードドライバ13は、VscanHの信号Vanode(1)〜Vanode(n)を、それぞれ、アノード線La(1)〜La(n)に出力する。   As shown in FIG. 5, when the voltage writing to the capacitors Cs of the pixel circuits 11 (1, n) to 11 (m, n) is completed and the time t17 is reached, the anode driver 13 causes the signal Vanode ( 1) to Vanode (n) are output to the anode lines La (1) to La (n), respectively.

i=1〜m,j=1〜nとして、アノードドライバ13が、VscanHの信号Vanode(j)をアノード線La(j)に出力すると、アノードドライバ13から、アノード線La(j)、画素回路11(i,j)のトランジスタT3のドレイン−ソース、OLED101のアノード−カソード、接地電圧GNDのラインを経由してアノードドライバ13に戻る閉回路が形成される。   When i = 1 to m and j = 1 to n and the anode driver 13 outputs a signal Vanode (j) of VscanH to the anode line La (j), the anode driver La outputs the anode line La (j) and the pixel circuit. A closed circuit is formed that returns to the anode driver 13 via the drain-source of the 11 (i, j) transistor T3, the anode-cathode of the OLED 101, and the ground voltage GND line.

各画素回路11(i,j)の各トランジスタT3は、キャパシタCsに保持されたゲート電圧Vgsに対応する電流値に制御して電流をOLED101に供給する。   Each transistor T3 of each pixel circuit 11 (i, j) is controlled to a current value corresponding to the gate voltage Vgs held in the capacitor Cs and supplies a current to the OLED 101.

図6(a),(b)に示す例では、閾値電圧Vth1の場合、トランジスタT3のドレイン電圧Vds(ゲート電圧Vgs)の電圧値は電圧値Vd1となり、閾値電圧Vth2の場合には、電圧値Vd2となるため、OLED101には、閾値電圧Vthの電圧値にかかわらず、電流値a1の電流が供給される。   6A and 6B, in the case of the threshold voltage Vth1, the voltage value of the drain voltage Vds (gate voltage Vgs) of the transistor T3 becomes the voltage value Vd1, and in the case of the threshold voltage Vth2, the voltage value. Since it becomes Vd2, the current of the current value a1 is supplied to the OLED 101 regardless of the voltage value of the threshold voltage Vth.

そして、各画素回路11(i,j)のOLED101は、供給された電流の電流値に対応する輝度で発光する。   The OLED 101 of each pixel circuit 11 (i, j) emits light with a luminance corresponding to the current value of the supplied current.

以上説明したように、本実施形態によれば、表示装置1は、各画素回路11(i,j)にトランジスタT4を備え、第j行目の選択期間の前半の期間Tm1において、キャパシタCsをトランジスタT3のゲート−ソース間から切り離し、電流書き込み方式に従って、階調電流Idata(i)をデータ線Ld(i)に供給し、電圧計測部34(i)がライン電圧VLd(i)を計測する。   As described above, according to the present embodiment, the display device 1 includes the transistor T4 in each pixel circuit 11 (i, j), and the capacitor Cs is provided in the first half period Tm1 of the selection period of the j-th row. The transistor T3 is separated from the gate and source, and the gradation current Idata (i) is supplied to the data line Ld (i) according to the current writing method, and the voltage measuring unit 34 (i) measures the line voltage VLd (i). .

また、選択期間の後半の期間Tm2において、計測されたライン電圧VLd(i)を、電圧書き込み方式に従ってキャパシタCsに書き込むようにした。   In the second half of the selection period Tm2, the measured line voltage VLd (i) is written to the capacitor Cs according to the voltage writing method.

従って、キャパシタCsをトランジスタT3のゲート−ソース間から切り離すことで各トランジスタT3のソース電圧を一定電圧(=ライン電圧VLd(i))に急速に収束させることができる。そして、ライン電圧VLd(i)には、閾値電圧Vthも含まれているため、各トランジスタT3の閾値電圧Vthの複雑な補正処理が不要となる。   Therefore, by separating the capacitor Cs from the gate and source of the transistor T3, the source voltage of each transistor T3 can be rapidly converged to a constant voltage (= line voltage VLd (i)). Since the line voltage VLd (i) includes the threshold voltage Vth, complicated correction processing of the threshold voltage Vth of each transistor T3 is not necessary.

また、期間Tm2では、電圧書き込み方式に従って、キャパシタCsにライン電圧VLd(i)が書き込まれるため、低階調度であっても、表示データPicの階調度に対応する予め設定された輝度でOLED101を発光させることができる。   In the period Tm2, the line voltage VLd (i) is written to the capacitor Cs according to the voltage writing method. Therefore, even when the gradation is low, the OLED 101 is set at a preset luminance corresponding to the gradation of the display data Pic. Can emit light.

尚、各画素回路11(i,j)にトランジスタT4を追加し、補助走査線Ls2(j)を追加することになるものの、トランジスタT4のドレイン−ソース間、補助走査線Ls2(j)に流れる電流の電流値は小さいため、トランジスタT4のサイズを大きくしてもよく、画素開口率に与える影響は少ない。   Although the transistor T4 is added to each pixel circuit 11 (i, j) and the auxiliary scanning line Ls2 (j) is added, it flows between the drain and source of the transistor T4 and the auxiliary scanning line Ls2 (j). Since the current value of the current is small, the size of the transistor T4 may be increased, and the influence on the pixel aperture ratio is small.

尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施形態に限られるものではない。
例えば、上記実施形態では、トランジスタT4をキャパシタCsの他端とトランジスタT3のソース等との間に接続した。しかし、トランジスタT4をトランジスタT3のゲートとキャパシタCsの一端との間に接続してもよい。
In carrying out the present invention, various forms are conceivable and the present invention is not limited to the above embodiment.
For example, in the above embodiment, the transistor T4 is connected between the other end of the capacitor Cs and the source of the transistor T3. However, the transistor T4 may be connected between the gate of the transistor T3 and one end of the capacitor Cs.

本実施形態では、各画素回路11(i,j)がトランジスタT1〜T3を含んで構成されるものとして説明した。しかし、これに限られるものではなく、各画素回路11(i,j)がトランジスタT3と行選択用のトランジスタと、トランジスタT4とを含むものであってもよい。   In the present embodiment, each pixel circuit 11 (i, j) has been described as including transistors T1 to T3. However, the present invention is not limited to this, and each pixel circuit 11 (i, j) may include a transistor T3, a row selection transistor, and a transistor T4.

表示装置1をTFT−OLEDを備えたものとして説明した。しかし、表示装置1は、このものに限られるものではなく、液晶表示装置であってもよい。また、電子機器は、表示装置に限られるものではなく、例えば、電子写真装置等であってもよい。   The display device 1 has been described as including a TFT-OLED. However, the display device 1 is not limited to this, and may be a liquid crystal display device. Further, the electronic device is not limited to the display device, and may be an electrophotographic device, for example.

1・・・表示装置、11(i,j)・・・画素回路、101・・・OLED、T1〜T4・・・トランジスタ、Cs・・・キャパシタ、14・・・データドライバ、31(i),32(i)・・・D/A変換器、33(i)・・・電流出力部、36(i)・・・電圧出力部、Sw(i)・・・切り替えスイッチ、37(i)・・・切り替え制御部、15・・・制御部   DESCRIPTION OF SYMBOLS 1 ... Display apparatus, 11 (i, j) ... Pixel circuit, 101 ... OLED, T1-T4 ... Transistor, Cs ... Capacitor, 14 ... Data driver, 31 (i) 32 (i) ... D / A converter, 33 (i) ... current output unit, 36 (i) ... voltage output unit, Sw (i) ... switch, 37 (i) ... Switch control unit, 15 ... Control unit

Claims (5)

供給された電流の電流値に対応する輝度で発光する発光素子と、
前記発光素子の一端に電流路の下端が接続され、制御端と前記電流路下端との間の制御電圧に基づいて前記電流路に流れる電流の電流値を制御しつつ、前記発光素子に電流を供給する駆動トランジスタと、
前記駆動トランジスタの前記制御端と前記電流路下端との間に接続されて前記制御電圧を保持するキャパシタと、
前記キャパシタを前記駆動トランジスタの前記制御端と前記電流路下端との間から切り離したり、接続したりするスイッチトランジスタと、
前記スイッチトランジスタを駆動する第1のドライバと、
前記第1のドライバが前記スイッチトランジスタを駆動して前記キャパシタが前記駆動トランジスタの前記制御端と前記電流路下端との間から切り離されたときに、前記発光素子の輝度に対応する電流値の電流を前記駆動トランジスタの前記電流路から引き込んで、前記駆動トランジスタの前記電流路の電圧値を計測し、前記キャパシタが前記駆動トランジスタの前記制御端と前記電流路下端との間に接続されたときに、計測した電圧値の電圧を、前記キャパシタの両端に印加して書き込む第2のドライバと、
前記第2のドライバが前記キャパシタの両端に電圧を書き込んだ後、前記駆動トランジスタの前記電流路上端に電圧を印加して前記発光素子を発光させる第3のドライバと、を備えた、
ことを特徴とする電子機器。
A light emitting element that emits light at a luminance corresponding to the current value of the supplied current;
A lower end of a current path is connected to one end of the light emitting element, and a current is supplied to the light emitting element while controlling a current value of a current flowing through the current path based on a control voltage between a control end and the lower end of the current path. A driving transistor to be supplied;
A capacitor connected between the control end of the drive transistor and the lower end of the current path to hold the control voltage;
A switch transistor that disconnects or connects the capacitor between the control end of the drive transistor and the lower end of the current path;
A first driver for driving the switch transistor;
When the first driver drives the switch transistor and the capacitor is disconnected from between the control end of the drive transistor and the lower end of the current path, a current having a current value corresponding to the luminance of the light emitting element Is pulled from the current path of the drive transistor, the voltage value of the current path of the drive transistor is measured, and when the capacitor is connected between the control end of the drive transistor and the lower end of the current path A second driver that writes the voltage of the measured voltage value by applying it across the capacitor;
A third driver that causes the light emitting element to emit light by applying a voltage to the upper end of the current path of the drive transistor after the second driver writes a voltage across the capacitor;
An electronic device characterized by that.
前記第2のドライバは、
前記第1のドライバが前記スイッチトランジスタを駆動して前記キャパシタが前記駆動トランジスタの前記制御端と前記電流路下端との間から切り離されたときに、前記前記駆動トランジスタの前記電流路から引き込む電流出力部と、
前記電流出力部が前記電流を引き込んだときに、前記駆動トランジスタの前記電流路下端との間の信号線のライン電圧を、前記駆動トランジスタの前記電流路の電圧として計測する電圧計測部と、
前記第1のドライバが前記スイッチトランジスタを駆動して前記キャパシタが前記駆動トランジスタの前記制御端と前記電流路下端との間に接続されたときに、前記電圧計測部が計測した電圧値の電圧を、前記キャパシタの両端に印加して書き込む電圧出力部と、を備えた、
ことを特徴とする請求項1に記載の電子機器。
The second driver is:
A current output drawn from the current path of the drive transistor when the first driver drives the switch transistor and the capacitor is disconnected from between the control end of the drive transistor and the lower end of the current path; And
A voltage measuring unit that measures the line voltage of the signal line between the current path of the drive transistor and the lower end of the current path as the voltage of the current path of the drive transistor when the current output unit draws the current;
When the first driver drives the switch transistor and the capacitor is connected between the control end of the drive transistor and the lower end of the current path, the voltage of the voltage value measured by the voltage measurement unit is obtained. A voltage output unit for applying and writing to both ends of the capacitor, and
The electronic device according to claim 1.
前記第1のドライバは、
前記スイッチトランジスタをオフして、前記キャパシタを前記駆動トランジスタの前記制御端と前記電流路下端との間から切り離し、前記スイッチトランジスタをオンして、前記キャパシタを前記駆動トランジスタの前記制御端と前記電流路下端との間に接続する、
ことを特徴とする請求項1又は2に記載の電子機器。
The first driver is:
The switch transistor is turned off to disconnect the capacitor from between the control end of the drive transistor and the lower end of the current path, and the switch transistor is turned on to connect the capacitor to the control end of the drive transistor and the current. Connect between the bottom of the road,
The electronic device according to claim 1, wherein the electronic device is an electronic device.
前記スイッチトランジスタを第1のスイッチトランジスタとして、
前記発光素子と、前記駆動トランジスタと、前記キャパシタと、前記第1のスイッチトランジスタと、行選択信号が供給されてオンする第2のスイッチトランジスタと、を有する複数の画素回路が行列配置され、
前記第1のドライバは、走査線を介して行選択信号を前記第2のスイッチトランジスタに供給することにより、行を選択し、行を選択した選択期間中に、補助走査線を介して駆動制御信号を、選択された行の前記第1のスイッチトランジスタに供給することにより、前記第1のスイッチトランジスタをオン、オフ駆動する、
ことを特徴とする請求項1乃至3のいずれか1項に記載の電子機器。
The switch transistor as a first switch transistor,
A plurality of pixel circuits having the light emitting element, the driving transistor, the capacitor, the first switch transistor, and a second switch transistor that is turned on when a row selection signal is supplied are arranged in a matrix.
The first driver selects a row by supplying a row selection signal to the second switch transistor via a scanning line, and performs drive control via the auxiliary scanning line during a selection period in which the row is selected. Supplying a signal to the first switch transistor in the selected row to drive the first switch transistor on and off;
The electronic device according to any one of claims 1 to 3, wherein
供給された電流の電流値に対応する輝度で発光する発光素子と、
前記発光素子の一端に電流路の下端が接続され、制御端と前記電流路下端との間の制御電圧に基づいて前記電流路に流れる電流の電流値を制御しつつ、前記発光素子に電流を供給する駆動トランジスタと、
前記駆動トランジスタの前記制御端と前記電流路下端との間に接続されて前記制御電圧を保持するキャパシタと、を備えた電子機器の駆動方法であって、
前記キャパシタを前記駆動トランジスタの前記制御端と前記電流路下端との間から切り離すステップと、
前記発光素子の輝度に対応する電流値の電流を前記駆動トランジスタの前記電流路から引き込むステップと、
前記駆動トランジスタの前記電流路の電圧値を計測するステップと、
前記キャパシタを前記駆動トランジスタの前記制御端と前記電流路下端との間に接続するステップと、
計測した電圧値の電圧を、前記キャパシタの両端に印加して書き込むステップと、
前記キャパシタの両端に電圧を書き込んだ後、前記駆動トランジスタの前記電流路上端に電圧を印加して前記発光素子を発光させるステップと、を備えた、
ことを特徴とする電子機器の駆動方法。
A light emitting element that emits light at a luminance corresponding to the current value of the supplied current;
A lower end of a current path is connected to one end of the light emitting element, and a current is supplied to the light emitting element while controlling a current value of a current flowing in the current path based on a control voltage between a control end and the lower end of the current path. A driving transistor to be supplied;
A capacitor connected between the control end of the drive transistor and the lower end of the current path to hold the control voltage;
Separating the capacitor from between the control end of the drive transistor and the lower end of the current path;
Drawing a current having a current value corresponding to the luminance of the light emitting element from the current path of the driving transistor;
Measuring a voltage value of the current path of the drive transistor;
Connecting the capacitor between the control end of the driving transistor and the lower end of the current path;
Applying and writing the voltage of the measured voltage value across the capacitor;
After writing a voltage across the capacitor, applying a voltage to the upper end of the current path of the drive transistor to cause the light emitting element to emit light,
A method for driving an electronic device.
JP2009155243A 2009-06-30 2009-06-30 Electronic device and method for driving electronic device Expired - Fee Related JP5381406B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009155243A JP5381406B2 (en) 2009-06-30 2009-06-30 Electronic device and method for driving electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009155243A JP5381406B2 (en) 2009-06-30 2009-06-30 Electronic device and method for driving electronic device

Publications (2)

Publication Number Publication Date
JP2011013293A true JP2011013293A (en) 2011-01-20
JP5381406B2 JP5381406B2 (en) 2014-01-08

Family

ID=43592292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009155243A Expired - Fee Related JP5381406B2 (en) 2009-06-30 2009-06-30 Electronic device and method for driving electronic device

Country Status (1)

Country Link
JP (1) JP5381406B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015135426A (en) * 2014-01-17 2015-07-27 株式会社ジャパンディスプレイ display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005115144A (en) * 2003-10-09 2005-04-28 Seiko Epson Corp Method for driving pixel circuit, driver circuit electro-optical apparatus, and electronic device
WO2007037269A1 (en) * 2005-09-27 2007-04-05 Casio Computer Co., Ltd. Display device and display device drive method
JP2007179037A (en) * 2005-12-01 2007-07-12 Toshiba Matsushita Display Technology Co Ltd El display apparatus and method for driving the el display apparatus
JP2007206139A (en) * 2006-01-31 2007-08-16 Seiko Epson Corp Method of driving unit circuit, light emitting device and method of driving same, data line driving circuit, and electronic apparatus
JP2008046155A (en) * 2006-08-10 2008-02-28 Casio Comput Co Ltd Display apparatus, its driving method, display drive, and its driving method
JP2008241803A (en) * 2007-03-26 2008-10-09 Casio Comput Co Ltd Display driving device and its drive method, and display apparatus and its drive method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005115144A (en) * 2003-10-09 2005-04-28 Seiko Epson Corp Method for driving pixel circuit, driver circuit electro-optical apparatus, and electronic device
WO2007037269A1 (en) * 2005-09-27 2007-04-05 Casio Computer Co., Ltd. Display device and display device drive method
JP2007179037A (en) * 2005-12-01 2007-07-12 Toshiba Matsushita Display Technology Co Ltd El display apparatus and method for driving the el display apparatus
JP2007206139A (en) * 2006-01-31 2007-08-16 Seiko Epson Corp Method of driving unit circuit, light emitting device and method of driving same, data line driving circuit, and electronic apparatus
JP2008046155A (en) * 2006-08-10 2008-02-28 Casio Comput Co Ltd Display apparatus, its driving method, display drive, and its driving method
JP2008241803A (en) * 2007-03-26 2008-10-09 Casio Comput Co Ltd Display driving device and its drive method, and display apparatus and its drive method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015135426A (en) * 2014-01-17 2015-07-27 株式会社ジャパンディスプレイ display device
US10068523B2 (en) 2014-01-17 2018-09-04 Japan Display Inc. Display device

Also Published As

Publication number Publication date
JP5381406B2 (en) 2014-01-08

Similar Documents

Publication Publication Date Title
KR102102251B1 (en) Organic light emitting display device
US9390652B2 (en) Organic light emitting display device and driving method thereof
KR101073226B1 (en) Organic Light Emitting Display Device
US8723763B2 (en) Threshold voltage correction for organic light emitting display device and driving method thereof
KR101692367B1 (en) Pixel and Organic Light Emitting Display Device Using the Same
US8305303B2 (en) Organic light emitting diode display and method of driving the same
US8674914B2 (en) Display device and method of driving the same
US20110084955A1 (en) Organic light emitting display
US20110063283A1 (en) Organic light emitting display and method of driving the same
KR101578865B1 (en) Pixel and Organic Light Emitting Display Device Using the Same
KR20150077710A (en) Organic light emitting display device and method for driving thereof
TWI537922B (en) Display device
KR20130075743A (en) Driving circuit and method for pixel unit, pixel unit and display apparatus
KR102059806B1 (en) Pixel, display device comprising the same and driving method thereof
EP3048603A1 (en) Pixel unit driving circuit and method, pixel unit, and display device
KR20110030210A (en) Organic light emitting diode display and driving method thereof
KR102004285B1 (en) Driving method for organic light emitting display
US9542886B2 (en) Organic light emitting display device and method for driving the same
KR102118926B1 (en) Organic light emitting display device
JP5218222B2 (en) Pixel driving device, light emitting device, and driving control method of light emitting device
KR102481520B1 (en) Pixel and organic light emittng display device including the same
KR20100053233A (en) Organic electro-luminescent display device and driving method thereof
KR101493220B1 (en) Organic light emitting display
KR101947577B1 (en) Pixel circuit and method for driving thereof, and organic light emitting display device using the same
KR101056318B1 (en) Pixel and organic light emitting display device using same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130916

R150 Certificate of patent or registration of utility model

Ref document number: 5381406

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees