JP2011009781A - Manufacturing method of semiconductor device with through electrode - Google Patents
Manufacturing method of semiconductor device with through electrode Download PDFInfo
- Publication number
- JP2011009781A JP2011009781A JP2010220035A JP2010220035A JP2011009781A JP 2011009781 A JP2011009781 A JP 2011009781A JP 2010220035 A JP2010220035 A JP 2010220035A JP 2010220035 A JP2010220035 A JP 2010220035A JP 2011009781 A JP2011009781 A JP 2011009781A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- thin film
- electrode
- metal thin
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、電子デバイスや光デバイスなどの配線、あるいはデバイスを積層接続する際の配線層に利用する貫通電極付き半導体デバイスの製造方法に関する。 The present invention relates to a method of manufacturing a semiconductor device with a through electrode used for wiring such as an electronic device or an optical device, or a wiring layer when stacking devices.
電子デバイスや光デバイスなどの各種デバイスの配線や、デバイスを積層する際の配線層に貫通電極付き半導体基板を用いることがある。
図7は、貫通電極が設けられた貫通電極付き半導体基板の構成の一例を示す概略断面図である。
この貫通電極付き半導体基板は、シリコン基板などからなる半導体基板1と、半導体基板1の表面および半導体基板1を貫通する細孔4の孔壁に形成された絶縁層2と、細孔4内に充填された金属などの導電性物質層からなる貫通電極3とから概略構成されている。
A semiconductor substrate with a through electrode may be used for wiring of various devices such as electronic devices and optical devices, and a wiring layer when the devices are stacked.
FIG. 7 is a schematic cross-sectional view showing an example of the configuration of a semiconductor substrate with a through electrode provided with a through electrode.
The semiconductor substrate with a through electrode includes a
次に、図8を用いて、貫通電極付き半導体基板の製造方法の一例を説明する。
貫通電極付き半導体基板を製造するには、まず、図8(a)に示すように、半導体基板1に、半導体基板1を貫通する細孔4を形成する細孔形成工程を行う。
細孔4を形成する方法としては、ICP−RIE(Inductively Coupled Plasma−Reactive Ion Etching)に代表されるDRIE(Deep−Reactive Ion Etching)法、水酸化カリウム溶液などを用いた異方性エッチング法、マイクロドリルによる機械加工法、光励起電解研磨法などが挙げられる。
次いで、図8(b)に示すように、半導体基板1の表面および細孔4の孔壁に絶縁層2を形成する絶縁層形成工程を行う。
次いで、図8(c)に示すように、溶融金属吸引法、スパッタ法、めっき法、印刷法などにより、金属などの導電性物質を細孔4内に充填して貫通電極3を形成し、貫通電極付き半導体基板を得る。
Next, an example of a method for manufacturing a semiconductor substrate with a through electrode will be described with reference to FIG.
In order to manufacture a semiconductor substrate with a through electrode, first, as shown in FIG. 8A, a pore forming step for forming a
Examples of the method for forming the
Next, as shown in FIG. 8B, an insulating layer forming step for forming the
Next, as shown in FIG. 8C, a
このようにして得られた貫通電極付き半導体基板は、各種デバイスを作製するための基板として使われたり、あるいは図9に示すように、金属などの導電性物質により配線5を形成し、他のデバイスを積層して配線するための基台(インターポーザ)として利用することができる。 The semiconductor substrate with through electrodes obtained in this way is used as a substrate for manufacturing various devices, or, as shown in FIG. It can be used as a base (interposer) for stacking and wiring devices.
上述したように、従来の貫通電極付き半導体基板の製造方法では、半導体基板に貫通電極を形成した後、各種デバイスや配線を作製する。そのため、貫通電極を形成する導電性物質の物性に応じて、その後の熱処理温度に制約が生じ、結果として作製できるデバイスや配線が制限されてしまう。
例えば、配線をアルミニウムで形成する場合、シンタリング処理という400℃程度の熱処理を行うことがあるが、貫通電極が金錫(Au−Sn)などの共晶金属や、導電性ペーストで形成されている場合には、この熱処理によって金属の溶融や、導電性ペーストの物性変化が生じるおそれがある。
As described above, in the conventional method for manufacturing a semiconductor substrate with a through electrode, various devices and wirings are manufactured after the through electrode is formed on the semiconductor substrate. Therefore, depending on the physical properties of the conductive material forming the through electrode, the subsequent heat treatment temperature is restricted, and as a result, devices and wirings that can be manufactured are limited.
For example, when the wiring is formed of aluminum, a heat treatment of about 400 ° C. called a sintering process may be performed, but the through electrode is formed of a eutectic metal such as gold tin (Au—Sn) or a conductive paste. In such a case, the heat treatment may cause melting of the metal or changes in physical properties of the conductive paste.
また、上述した貫通電極付き半導体基板に、電子デバイスを作製する場合、作製プロセスの面から、以下に示す問題がある。
通常、電子デバイスを作製するクリーンルームでは、重金属汚染などの観点から、アルミニウムなど標準的な金属以外の金属を、極力持ち込むのを避けている。貫通電極付き半導体基板にデバイスや配線を作製する作製プロセスは、成膜装置、パターニング装置など、複数の設備を使用するものとなり、汚染防止の観点から望ましくない。貫通電極付き半導体基板やデバイスが汚染されると、その基板はもちろんのこと、設備を介した汚染(クロスコンタミ)により、貫通電極を有しない他の電子デバイスにおいても、特性が劣化するおそれがある。したがって、貫通電極を電子デバイスに適用する際には、貫通電極の形成は、極力最終工程に集約することが望ましい。
Moreover, when manufacturing an electronic device in the semiconductor substrate with a penetration electrode mentioned above, there exists a problem shown below from the surface of a manufacturing process.
Usually, in a clean room where an electronic device is manufactured, metal other than standard metals such as aluminum is avoided as much as possible from the viewpoint of heavy metal contamination. A manufacturing process for manufacturing a device or wiring on a semiconductor substrate with a through electrode uses a plurality of facilities such as a film forming apparatus and a patterning apparatus, which is not desirable from the viewpoint of preventing contamination. If a semiconductor substrate or device with a through electrode is contaminated, the characteristics may deteriorate not only in the substrate but also in other electronic devices that do not have the through electrode due to contamination through the equipment (cross contamination). . Therefore, when the through electrode is applied to an electronic device, it is desirable that the formation of the through electrode is concentrated in the final process as much as possible.
また、貫通電極の表面には、通常数μm程度の凹凸があるため、作製するデバイスによっては、この凹凸が作製プロセスに影響を及ぼすことがある。例えば、貫通電極付き半導体基板に、スピンコーターによりレジストを塗布する際には、貫通電極の表面に凹凸があると、その近辺では、均一なレジスト塗布が困難となる。 In addition, since the surface of the through electrode usually has irregularities of about several μm, the irregularities may affect the production process depending on the device to be produced. For example, when a resist is applied to a semiconductor substrate with a through electrode using a spin coater, if the surface of the through electrode is uneven, it is difficult to apply a uniform resist in the vicinity thereof.
本発明は、前記事情に鑑みてなされたもので、既にデバイスや配線が形成されている半導体基板に対し、効率良く貫通電極を形成する貫通電極付き半導体デバイスの製造方法を提供することを課題とする。 The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a method for manufacturing a semiconductor device with a through electrode that efficiently forms a through electrode with respect to a semiconductor substrate on which devices and wirings are already formed. To do.
本発明の貫通電極付き半導体デバイスの製造方法は、予めデバイスが形成されている半導体基板の主面同士を配線する貫通電極付き半導体デバイスの製造方法であって、前記半導体基板の少なくともデバイスが形成されている一方の主面に第1の絶縁層を形成する第1の絶縁層形成工程と、前記第1の絶縁層形成工程に次いで、前記第1の絶縁層上に金属薄膜を形成する薄膜形成工程と、前記薄膜形成工程に次いで、前記金属薄膜を露出することなく、前記半導体基板の他方の主面から、前記金属薄膜直下の前記第1の絶縁層に達する細孔を形成する細孔形成工程と、前記細孔形成工程に次いで、前記細孔の孔壁、前記細孔内の前記第1の絶縁層の裏面および前記半導体基板の他方の主面に第2の絶縁層を形成し、Reactive Ion Etching法により、前記細孔の端部の第2の絶縁層、および、前記第1の絶縁層を除去して、前記細孔に、前記金属薄膜を露出する際、前記金属薄膜を形成する金属が飛散して、該金属が前記細孔の孔壁面に直接、付着することを防止する第2の絶縁層形成工程と、前記第2の絶縁層形成工程に次いで、前記細孔の端部の前記第2の絶縁層、および、前記第1の絶縁層を、Reactive Ion Etching法により除去して、前記細孔に、前記金属薄膜を露出する絶縁層除去工程と、前記絶縁層除去工程に次いで、前記細孔内に導電性物質を充填する導電性物質充填工程とを有することを特徴とする。 A method for manufacturing a semiconductor device with a through electrode according to the present invention is a method for manufacturing a semiconductor device with a through electrode in which main surfaces of a semiconductor substrate on which a device is formed in advance are wired, and at least the device of the semiconductor substrate is formed. A first insulating layer forming step of forming a first insulating layer on one of the main surfaces, and a thin film forming step of forming a metal thin film on the first insulating layer following the first insulating layer forming step Forming a pore that reaches the first insulating layer directly below the metal thin film from the other main surface of the semiconductor substrate without exposing the metal thin film, following the step and the thin film forming step And, following the pore formation step, forming a second insulating layer on the pore wall of the pore, the back surface of the first insulating layer in the pore and the other main surface of the semiconductor substrate, Reactive Ion The metal that forms the metal thin film when the metal thin film is exposed to the pores by removing the second insulating layer at the end of the pores and the first insulating layer by etching. The second insulating layer forming step for preventing the metal from directly adhering to the pore wall surface of the pores, and the second insulating layer forming step, and then, at the end of the pores. Following the insulating layer removing step, the second insulating layer and the first insulating layer are removed by a reactive ion etching method to expose the metal thin film in the pores. And a conductive substance filling step of filling the pores with a conductive substance.
前記絶縁層除去工程において、Reactive Ion Etching法により、前記細孔の端部の前記第2の絶縁層、および、前記第1の絶縁層を連続して除去することが好ましい。
前記第2の絶縁層形成工程において、プラズマCVD法またはスパッタリング法により、第2の絶縁層を形成することが好ましい。
In the insulating layer removing step, it is preferable that the second insulating layer and the first insulating layer at the end of the pores are continuously removed by a reactive ion etching method.
In the second insulating layer forming step, the second insulating layer is preferably formed by a plasma CVD method or a sputtering method.
前記細孔を、Deep−Reactive Ion Etching法で形成することが好ましい。 The pores are preferably formed by a deep-reactive ion etching method.
前記金属薄膜を、異なる種類の金属を2層以上積層して形成することが好ましい。 The metal thin film is preferably formed by laminating two or more layers of different kinds of metals.
以上説明したように、本発明によれば、既に電子デバイスや配線が設けられている半導体基板に対し、効率良く貫通電極を形成することができるから、容易に、貫通電極付き半導体デバイスを製造することができる。 As described above, according to the present invention, since a through electrode can be efficiently formed on a semiconductor substrate on which an electronic device and wiring are already provided, a semiconductor device with a through electrode is easily manufactured. be able to.
以下、本発明を詳しく説明する。
本発明の貫通電極付き半導体基板の製造方法の一実施形態について、図1および図2を用いて説明する。
この実施形態では、電子デバイスを積層配線する際の基台(インターポーザ)などとして利用する貫通電極付き半導体基板の製造方法について説明する。
なお、図1は、この実施形態の貫通電極付き半導体基板の製造方法を工程順に示し、半導体基板を貫通電極の延在方向に切断した断面図であり、図2は貫通電極付き半導体基板を半導体基板上面から眺めた平面図である。
The present invention will be described in detail below.
An embodiment of a method for producing a semiconductor substrate with a through electrode according to the present invention will be described with reference to FIGS.
In this embodiment, a method for manufacturing a semiconductor substrate with a through electrode used as a base (interposer) or the like when stacking electronic devices will be described.
FIG. 1 shows a method of manufacturing a semiconductor substrate with a through electrode according to this embodiment in the order of steps, and is a cross-sectional view of the semiconductor substrate cut in the extending direction of the through electrode. FIG. It is the top view seen from the board | substrate upper surface.
この実施形態の貫通電極付き半導体基板では、まず、図1(a)に示すように、厚さ300μm程度のシリコン基板からなる半導体基板11の両主面に、厚さ1μm程度の絶縁層である第1のシリコン酸化膜12を形成する(第1の絶縁層形成工程)。この実施形態では、例えば、温度1000℃、4時間の熱酸化法により、第1のシリコン酸化膜12を形成する。
なお、第1のシリコン酸化膜12を形成する方法は、熱酸化法に限定されるものではなく、シリコン酸化膜の膜厚や所望の用途に応じて、プラズマCVD法やスパッタリング法などによっても形成することができる。
In the semiconductor substrate with through electrodes of this embodiment, first, as shown in FIG. 1A, insulating layers having a thickness of about 1 μm are formed on both main surfaces of a
Note that the method of forming the first
この実施形態では、半導体基板11として、シリコン基板を用いることによって、熱酸化などにより、容易に第1のシリコン酸化膜12からなる絶縁層を形成できる。また、シリコン基板を用いれば、後述のDeep−Reactive Ion Etching(以下、「DRIE」と略すこともある。)法によって、半導体基板11の面内に精度良く後述の細孔を形成することができる。
また、この第1のシリコン酸化膜12を形成することにより、後段の工程において形成される金属薄膜と半導体基板11との間が絶縁される。したがって、この金属薄膜を所望の形状とすることにより、この金属薄膜を半導体基板11上に設けられる電子デバイスと、貫通電極との間の配線として利用することができる。あるいは、貫通電極付き半導体基板を電子デバイスを積層配線する際の基台として使用する場合、この金属薄膜を配線層としても利用することができる。
さらに、絶縁層として第1のシリコン酸化膜12を用いることにより、DRIE法によって細孔を形成する際に、第1のシリコン酸化膜12がエッチングストップ層として働くため、半導体基板11の面内で均一に細孔を形成することができる。そして、エッチングガスを変えることにより、第1のシリコン酸化膜12のみを除去することができる。この場合、後述の金属薄膜がエッチングストップ層として働くから、一連の工程で金属薄膜の直下に、所望の細孔を形成することができる。
In this embodiment, by using a silicon substrate as the
Further, by forming the first
Furthermore, by using the first
次いで、図1(b)に示すように、一方の主面Aにおける貫通電極を形成する箇所の第1のシリコン酸化膜12を除去する。
次いで、図1(c)に示すように、Deep−Reactive Ion Etching法によって、半導体基板11に、一方の主面Aから他方の主面側に形成された第1のシリコン酸化膜12に至る細孔13を形成する(細孔形成工程)。ここで、Deep−Reactive Ion Etching法とは、エッチングガスとして六フッ化硫黄(SF6)などを用い、高密度プラズマによるエッチングと、細孔13の側壁へのパッシベーション成膜を交互に行うことにより(Boschプロセス)、半導体基板11に深堀りエッチングする方法である。
なお、細孔13の深さ方向と垂直な断面の形状は、円形、楕円形、三角形、四角形、矩形などいかなる形状であってもよく、その大きさも、所望の貫通電極付き半導体基板の大きさ、導電性(抵抗値)などに応じて適宜設定される。
Next, as shown in FIG. 1B, the first
Next, as shown in FIG. 1C, a thin-film extending from one main surface A to the first
Note that the shape of the cross section perpendicular to the depth direction of the
このように、細孔13の形成をDRIE法によって行えば、細孔13の微細な加工が容易であり、かつ、使用する半導体基板とエッチングガスを適宜選択することにより、細孔13および後述の金属薄膜直下の第1のシリコン酸化膜12の除去を、一連のプロセスで行うことができるから、効率良く所望の細孔13を形成することができる。
Thus, if the
次いで、図1(d)に示すように、細孔13の孔壁に厚さ1μm程度の絶縁層である第2のシリコン酸化膜14を形成する(第2の絶縁層形成工程)。この実施形態では、例えば、温度1000℃、4時間の熱酸化法により、第2のシリコン酸化膜14を形成する。
なお、第2のシリコン酸化膜14を形成する方法は、熱酸化法に限定されるものではなく、シリコン酸化膜の膜厚や所望の用途に応じて、プラズマCVD法やスパッタリング法などによっても形成することができる。
このように、細孔13の孔壁に、第2の絶縁層を形成することにより、後段の工程において、細孔13内充填される導電性物質と半導体基板11とが絶縁される。
Next, as shown in FIG. 1D, a second
Note that the method of forming the second
In this way, by forming the second insulating layer on the hole wall of the
次いで、図1(e)に示すように、少なくとも細孔13上の第1のシリコン酸化膜12上に、第1の金属薄膜15、およびこれとは異なる素材からなる第2の金属薄膜16を形成する(薄膜形成工程)。この実施形態では、例えば、スパッタリング法により、第1の金属薄膜15および第2の金属薄膜16を形成する。
これら金属薄膜を必要に応じて、適宜の方法でパターニングすることにより、図2(a)に示すような貫通電極部21上の電極パッド22や、図2(b)に示すような基板20上の他の電極パッド23、およびこれらを接続するための配線24などを形成することができる。この実施形態では、例えば、第1の金属薄膜15としてアルミニウム−シリコン(Al−Si)薄膜を、第2の金属薄膜16としてアルミニウム(Al)薄膜を形成する。
なお、この実施形態では、第1の金属薄膜15としてアルミニウム−シリコン薄膜を、第2の金属薄膜16としてアルミニウム薄膜を形成したが、本発明はこれに限定されるものではない。第1の金属薄膜15は、貫通電極17との密着性を高めるために、細孔13内に充填される導電性物質の種類に応じて、金、白金、チタン、銀、銅、ビスマス、錫、ニッケル、クロム、亜鉛などの金属、およびこれらの合金などから選択され、組み合わされて形成することができる。また、第2の金属薄膜16は、他の半導体基板に設けられる、はんだバンプや、回路パターン(配線)などとの密着性を高めるために、これらの種類に応じて、金、白金、チタン、銀、銅、ビスマス、錫、ニッケル、クロム、亜鉛などの金属、およびこれらの合金などから選択され、組み合わされて形成することができる。また、この実施形態では、半導体基板11上に形成される金属薄膜を、第1の金属薄膜15および第2の金属薄膜16の2層からなるものとしたが、本発明はこれに限定されるものではなく、金属薄膜が異なる種類の金属を3層以上積層して形成されたものであってもよい。
Next, as shown in FIG. 1E, a first metal
If necessary, these metal thin films are patterned by an appropriate method so that the
In this embodiment, an aluminum-silicon thin film is formed as the first metal
このように、半導体基板11上に形成される金属薄膜を、異なる種類の金属を2層以上積層して形成すれば、細孔13内に充填される導電性物質と、金属薄膜との密着性を高めることができるから、貫通電極17と金属薄膜(ここでは、第1の金属薄膜15および第2の金属薄膜16)との間で信頼性の高い電気的接続を実現できる。
As described above, if the metal thin film formed on the
次いで、図1(f)に示すように、細孔13の第1の金属薄膜15および第2の金属薄膜16が形成されている側の端部の第1のシリコン酸化膜12のみを、エッチング処理により除去し、細孔13内に第1の金属薄膜15を露出させる(絶縁層除去工程)。この実施形態では、例えば、エッチングガスとして四フッ化炭素(CF4)を用い、RIE(Reactive Ion Etching)法を用いるドライエッチング法により、第1のシリコン酸化膜12のエッチングを行う。
Next, as shown in FIG. 1 (f), only the first
次いで、図1(g)に示すように、溶融金属吸引法または印刷法により、導電性物質を細孔13内に充填し、貫通電極17を形成し(導電性物質充填工程)、貫通電極付き半導体基板を得る。
この導電性物質充填工程においては、細孔13内に導電性物質を充填することにより、第1の金属薄膜15および第2の金属薄膜16と、貫通電極17とが電気的に接続される。
Next, as shown in FIG. 1 (g), the conductive material is filled into the
In the conductive material filling step, the first metal
ここで、溶融金属吸引法とは、真空チャンバ内などの減圧環境下で半導体基板を溶融金属浴に浸した後、増圧(例えば、真空度を低くしたり、大気圧とする)することによって、細孔内に溶融金属を充填する方法である。この溶融金属吸引法では、例えば、導電性物質として、金(Au)80重量%−錫(Sn)20重量%からなる共晶金属を使用する。溶融金属吸引法を用いて、細孔13内に導電性物質を充填すれば、微細な細孔13内にも効率良く導電性物質を充填することができる。また、細孔13内の端部まで導電性物質を充填することができるから、第1の金属薄膜15および第2の金属薄膜16と、この導電性物質によって形成される貫通電極17とが電気的に接続され、貫通電極17が電極として機能するようになる。
なお、この実施形態では、溶融金属吸引法によって細孔13内に、導電性物質として、金80重量%−錫20重量%からなる共晶金属を充填したが、本発明はこれに限定されるものではない。導電性物質として、異なる組成の金−錫合金や、錫、インジウムなどの金属、または、錫−鉛系、錫基、鉛基、金基、インジウム基、アルミニウム基などのはんだを使用することができる。
Here, the molten metal suction method is performed by immersing a semiconductor substrate in a molten metal bath in a reduced pressure environment such as in a vacuum chamber and then increasing the pressure (for example, reducing the degree of vacuum or setting it to atmospheric pressure). In this method, molten metal is filled in the pores. In this molten metal suction method, for example, a eutectic metal composed of gold (Au) 80 wt% -tin (Sn) 20 wt% is used as the conductive material. If the conductive material is filled into the
In this embodiment, eutectic metal composed of 80% by weight of gold and 20% by weight of tin is filled as the conductive material in the
印刷法では、例えば、孔版印刷法により、銅(Cu)ペーストを細孔13内に充填する。印刷法を用いて、細孔13内に導電性物質を充填すれば、半導体基板11または半導体基板11の積層体の主面の面積が大きくなっても、細孔13内に均一に、効率良く導電性物質を充填することができる。また、細孔13内の端部まで導電性物質を充填することができるから、第1の金属薄膜15および第2の金属薄膜16と、この導電性物質によって形成される貫通電極17とが電気的に接続され、貫通電極17が電極として機能するようになる。
なお、印刷法によって細孔13内に、導電性物質として、銅ペーストを充填したが、本発明はこれに限定されるものではない。導電性物質として、銀ペースト、カーボンペースト、金−錫ペーストなどの導電性ペーストを使用することができる。
In the printing method, for example, a copper (Cu) paste is filled in the
Although the
この実施形態で得られた貫通電極付き半導体基板の一方の主面A上には、必要に応じて、図3(a)に示すような電極パッド25や配線26、または、図3(b)に示すような金属バンプ27を設けてもよい。
On one main surface A of the semiconductor substrate with a through electrode obtained in this embodiment, an
また、この実施形態で得られた貫通電極付き半導体基板は、表裏を貫通電極17によって電気的に接続できるため、電子デバイスを積層配線する際の基台(インターポーザ)として利用したり、電子デバイス同士を電気的に接続する際の配線層として利用できる。
In addition, since the semiconductor substrate with a through electrode obtained in this embodiment can be electrically connected to the front and back by the through
次に、本発明の貫通電極付き半導体デバイスの製造方法の一実施形態について、図4および図5を用いて説明する。
この実施形態では、既にMEMS(Micro Electro Mechanical Systems)駆動や制御などの汎用ICあるいは、センサなどのMEMSデバイスが設けられている半導体基板に対し、効率良く貫通電極を形成する貫通電極付き半導体デバイスの製造方法について説明する。
なお、図4は、この実施形態の貫通電極付き半導体デバイスの製造方法を工程順に示し、半導体デバイスを貫通電極の延在方向に切断した断面図であり、図5は貫通電極付き半導体デバイスを半導体基板上面から眺めた平面図である。
Next, an embodiment of a method for manufacturing a semiconductor device with a through electrode according to the present invention will be described with reference to FIGS.
In this embodiment, a semiconductor device with a through electrode that efficiently forms a through electrode with respect to a semiconductor substrate already provided with a general-purpose IC such as a MEMS (Micro Electro Mechanical Systems) drive or control or a MEMS device such as a sensor is provided. A manufacturing method will be described.
FIG. 4 shows the method of manufacturing the semiconductor device with a through electrode of this embodiment in the order of steps, and is a cross-sectional view of the semiconductor device cut in the extending direction of the through electrode. FIG. It is the top view seen from the board | substrate upper surface.
この実施形態の貫通電極付き半導体デバイスの製造方法では、まず、図4(a)に示すように、半導体基板30において、電子デバイス31が設けられている側の面で、少なくとも貫通電極を形成する箇所に、厚さ1μm程度の絶縁層である第1のシリコン酸化膜32を形成する(第1の絶縁層形成工程)。この実施形態では、例えば、テトラエトキシシラン(TEOS)を原料とするプラズマCVD法により、第1のシリコン酸化膜32を形成する。
なお、第1のシリコン酸化膜32を形成する方法は、TEOSを原料とするプラズマCVD法に限定されるものではなく、原料としてシランガス(SiH4)などを用いることができ、また、製膜方法も電子デバイス31へ与えるダメージなどを考慮して、スパッタリング法や熱酸化法などを適用することができる。
In the method for manufacturing a semiconductor device with a through electrode of this embodiment, first, as shown in FIG. 4A, at least a through electrode is formed on the surface of the
The method for forming the first
この実施形態では、半導体基板30として、シリコン基板を用いることによって、プラズマCVD法などにより、容易に第1のシリコン酸化膜32からなる絶縁層を形成できる。また、シリコン基板を用いれば、DRIE法によって、半導体基板30の面内に精度良く後述の細孔を形成することができる。
また、この第1のシリコン酸化膜32を形成することにより、後段の工程において形成される金属薄膜と半導体基板30との間が絶縁される。したがって、この金属薄膜を所望の形状とすることにより、この金属薄膜を半導体基板30上に設けられる電子デバイスと、貫通電極との間の配線として利用することができる。
さらに、絶縁層として第1のシリコン酸化膜32を用いることにより、DRIE法によって細孔を形成する際に、第1のシリコン酸化膜32がエッチングストップ層として働くため、半導体基板30の面内で均一に細孔を形成することができる。そして、エッチングガスを変えることにより、第1のシリコン酸化膜32のみを除去することができる。この場合、後述の金属薄膜がエッチングストップ層として働くから、一連の工程で金属薄膜の直下に、所望の細孔を形成することができる。
In this embodiment, by using a silicon substrate as the
Further, by forming the first
Further, by using the first
次いで、図4(b)に示すように、少なくとも第1のシリコン酸化膜32上に、第1の金属薄膜33、およびこれとは異なる素材からなる第2の金属薄膜34を形成する(薄膜形成工程)。この実施形態では、例えば、スパッタリング法により、第1の金属薄膜33および第2の金属薄膜34を形成する。
これら金属薄膜を必要に応じて、適宜の方法でパターニングすることにより、図5(a)に示すような電極パッド38や、電子デバイス31との配線39を形成することができる。この実施形態では、第1の金属薄膜33としてアルミニウム−シリコン薄膜を、第2の金属薄膜34としてアルミニウム薄膜を形成する。
また、電極パッド38と配線39を同時に形成する。
なお、この実施形態では、第1の金属薄膜33としてアルミニウム−シリコン薄膜を、第2の金属薄膜34としてアルミニウム薄膜を形成したが、本発明はこれに限定されるものではない。第1の金属薄膜33は、貫通電極37との密着性を高めるために、細孔35内に充填される導電性物質の種類に応じて、金、白金、チタン、銀、銅、ビスマス、錫、ニッケル、クロム、亜鉛などの金属、およびこれらの合金などから選択され、組み合わされて形成することができる。また、第2の金属薄膜34は、他の半導体基板に設けられる、はんだバンプや、回路パターン(配線)などとの密着性を高めるために、これらの種類に応じて、金、白金、チタン、銀、銅、ビスマス、錫、ニッケル、クロム、亜鉛などの金属、およびこれらの合金などから選択され、組み合わされて形成することができる。また、この実施形態では、半導体基板30上に形成される金属薄膜を、第1の金属薄膜33および第2の金属薄膜34の2層からなるものとしたが、本発明はこれに限定されるものではなく、金属薄膜が異なる種類の金属を3層以上積層して形成されたものであってもよい。
4B, a first metal
By patterning these metal thin films as necessary, an
Further, the
In this embodiment, an aluminum-silicon thin film is formed as the first metal
このように、半導体基板30上に形成される金属薄膜を、異なる種類の金属を2層以上積層して形成すれば、後述の細孔内に充填される導電性物質と、金属薄膜との密着性を高めることができるから、貫通電極と金属薄膜(ここでは、第1の金属薄膜33および第2の金属薄膜34)との間で信頼性の高い電気的接続を実現できる。
なお、通常のIC製造により、既に図4(b)の構造が実現されている場合は、本実施形態は、次の図4(c)で説明する工程から始めることができる。
Thus, if the metal thin film formed on the
In addition, when the structure of FIG. 4B has already been realized by normal IC manufacturing, the present embodiment can be started from the process described in FIG. 4C.
次いで、図4(c)および図5(b)に示すように、電子デバイス31や電極パッド38が形成されている面とは反対の主面Bにおける電極パッド38と重なる位置に、DRIE法によって、半導体基板30に、主面Bから第1のシリコン酸化膜32に至る細孔35を形成する(細孔形成工程)。
なお、細孔35の深さ方向と垂直な断面の形状は、円形、楕円形、三角形、四角形、矩形などいかなる形状であってもよく、その大きさも、所望の貫通電極付き半導体基板の大きさ、導電性(抵抗値)などに応じて適宜設定される。
Next, as shown in FIG. 4C and FIG. 5B, at a position overlapping the
The shape of the cross section perpendicular to the depth direction of the
このように、細孔35の形成をDRIE法によって行えば、細孔35の微細な加工が容易であり、かつ、使用する半導体基板とエッチングガスを適宜選択することにより、細孔35および後述の、第1の金属薄膜33および第2の金属薄膜34直下の第2のシリコン酸化膜の除去を、一連のプロセスで行うことができるから、効率良く所望の細孔35を形成することができる。
Thus, if the formation of the
次いで、図4(d)に示すように、細孔35の孔壁および半導体基板30の他方の主面Bに、厚さ1μm程度の絶縁層である第2のシリコン酸化膜36を形成する(第2の絶縁層形成工程)。この実施形態では、例えば、テトラエトキシシラン(TEOS)を原料とするプラズマCVD法により、第2のシリコン酸化膜36を形成する。
なお、第2のシリコン酸化膜36を形成する方法は、TEOSを原料とするプラズマCVD法に限定されるものではなく、原料としてシランガス(SiH4)などを用いることができ、また、製膜方法も電子デバイス31へ与えるダメージなどを考慮して、スパッタリング法や熱酸化法などを適用することができる。
Next, as shown in FIG. 4D, a second
The method for forming the second
次いで、図4(e)に示すように、細孔35の第1の金属薄膜33および第2の金属薄膜34が形成されている側の端部における第2のシリコン酸化膜36および第1のシリコン酸化膜32のみを、エッチング処理により除去し、細孔35内に第1の金属薄膜33を露出させる(絶縁層除去工程)。細孔35の端部のシリコン酸化膜のみを除去するには、半導体基板30の表面のシリコン酸化膜をレジストなどで保護し、異方性エッチングプロセスを適用すればよい。この実施形態では、例えば、エッチングガスとして四フッ化炭素(CF4)を用い、RIE(Reactive Ion Etching)法を用いるドライエッチング法により、第1のシリコン酸化膜32および第2のシリコン酸化膜36のエッチングを行う。
Next, as shown in FIG. 4E, the second
次いで、図4(f)に示すように、溶融金属吸引法または印刷法により、導電性物質を細孔35内に充填し、貫通電極37を形成し(導電性物質充填工程)、貫通電極付き半導体デバイスを得る。
この導電性物質充填工程においては、細孔35内に導電性物質を充填することにより、第1の金属薄膜33および第2の金属薄膜34と、貫通電極37とが電気的に接続される。
Next, as shown in FIG. 4 (f), the conductive material is filled into the
In the conductive material filling step, the first metal
溶融金属吸引法では、例えば、導電性物質として、金80重量%−錫20重量%からなる共晶金属を使用する。一方、印刷法では、例えば、孔版印刷法により、銅ペーストを細孔35内に充填する。溶融金属吸引法を用いて、細孔35内に導電性物質を充填すれば、微細な細孔35内にも効率良く導電性物質を充填することができる。また、細孔35内の端部まで導電性物質を充填することができるから、第1の金属薄膜33および第2の金属薄膜34と、この導電性物質によって形成される貫通電極37とが電気的に接続され、貫通電極37が電極として機能するようになる。
なお、この実施形態では、溶融金属吸引法によって細孔35内に、導電性物質として、金80重量%−錫20重量%からなる共晶金属を充填したが、本発明はこれに限定されるものではない。導電性物質として、異なる組成の金−錫合金や、錫、インジウムなどの金属、または、錫−鉛系、錫基、鉛基、金基、インジウム基、アルミニウム基などのはんだを使用することができる。
In the molten metal suction method, for example, a eutectic metal composed of 80% by weight of gold and 20% by weight of tin is used as the conductive material. On the other hand, in the printing method, for example, the copper paste is filled in the
In this embodiment, eutectic metal composed of 80% by weight of gold and 20% by weight of tin is filled in the
印刷法では、例えば、孔版印刷法により、銅(Cu)ペーストを細孔35内に充填する。印刷法を用いて、細孔35内に導電性物質を充填すれば、半導体基板30または半導体基板30の積層体の主面の面積が大きくなっても、細孔35内に均一に、効率良く導電性物質を充填することができる。また、細孔35内の端部まで導電性物質を充填することができるから、第1の金属薄膜33および第2の金属薄膜34と、この導電性物質によって形成される貫通電極37とが電気的に接続され、貫通電極37が電極として機能するようになる。
なお、印刷法によって細孔35内に、導電性物質として、銅ペーストを充填したが、本発明はこれに限定されるものではない。導電性物質として、銀ペースト、カーボンペースト、金−錫ペーストなどの導電性ペーストを使用することができる。
In the printing method, for example, the copper (Cu) paste is filled in the
In addition, although the copper paste was filled into the
この実施形態で得られた貫通電極付き半導体デバイスの他方の主面B上には、必要に応じて、図6(a)に示すような電極パッド40や配線41、または、図6(b)に示すような金属バンプ42を設けてもよい。
また、この実施形態で得られた貫通電極付き半導体デバイスは、表裏を貫通電極35によって電気的に接続できるため、デバイスの積層や素子の小型化を可能とする。
On the other main surface B of the semiconductor device with a through electrode obtained in this embodiment, an
Moreover, since the semiconductor device with a through electrode obtained in this embodiment can be electrically connected to the front and back by the through
また、この実施形態では、第1の金属薄膜33または第2の金属薄膜34をパターニングすることにより、電極パッド38および配線39を同時に形成し、電子デバイス31と貫通電極37とを電気的に接続したが、本発明はこれに限定されず、例えば、電子デバイス31と電極パッド38とを金属ワイヤによるワイヤボンディングで接続することなども可能である。
In this embodiment, by patterning the first metal
11,30・・・半導体基板、12,32・・・第1のシリコン酸化膜、13,35・・・細孔、14,36・・・第2のシリコン酸化膜、15,33・・・第1の金属薄膜、16,34・・・第2の金属薄膜、17,37・・・貫通電極、31・・・電子デバイス。
DESCRIPTION OF
Claims (5)
前記半導体基板の少なくともデバイスが形成されている一方の主面に第1の絶縁層を形成する第1の絶縁層形成工程と、
前記第1の絶縁層形成工程に次いで、前記第1の絶縁層上に金属薄膜を形成する薄膜形成工程と、
前記薄膜形成工程に次いで、前記金属薄膜を露出することなく、前記半導体基板の他方の主面から、前記金属薄膜直下の前記第1の絶縁層に達する細孔を形成する細孔形成工程と、
前記細孔形成工程に次いで、前記細孔の孔壁、前記細孔内の前記第1の絶縁層の裏面および前記半導体基板の他方の主面に第2の絶縁層を形成し、Reactive Ion Etching法により、前記細孔の端部の第2の絶縁層、および、前記第1の絶縁層を除去して、前記細孔に、前記金属薄膜を露出する際、前記金属薄膜を形成する金属が飛散して、該金属が前記細孔の孔壁面に直接、付着することを防止する第2の絶縁層形成工程と、
前記第2の絶縁層形成工程に次いで、前記細孔の端部の前記第2の絶縁層、および、前記第1の絶縁層を、Reactive Ion Etching法により除去して、前記細孔に、前記金属薄膜を露出する絶縁層除去工程と、
前記絶縁層除去工程に次いで、前記細孔内に導電性物質を充填する導電性物質充填工程とを有することを特徴とする貫通電極付き半導体デバイスの製造方法。 A method of manufacturing a semiconductor device with a through electrode for wiring between main surfaces of a semiconductor substrate on which a device is formed in advance,
A first insulating layer forming step of forming a first insulating layer on at least one main surface of the semiconductor substrate on which a device is formed;
Following the first insulating layer forming step, a thin film forming step of forming a metal thin film on the first insulating layer;
Next to the thin film forming step, without exposing the metal thin film, a pore forming step of forming pores reaching the first insulating layer directly below the metal thin film from the other main surface of the semiconductor substrate;
Following the pore formation step, a second insulating layer is formed on the pore wall of the pore, the back surface of the first insulating layer in the pore, and the other main surface of the semiconductor substrate, and Reactive Ion Etching When the second insulating layer at the end of the pore and the first insulating layer are removed by the method to expose the metal thin film to the pore, the metal forming the metal thin film is A second insulating layer forming step for preventing the metal from scattering and adhering directly to the pore wall surface of the pore;
Subsequent to the second insulating layer forming step, the second insulating layer at the end of the pore and the first insulating layer are removed by a reactive ion etching method, and the pore An insulating layer removing step for exposing the metal thin film;
A method for manufacturing a semiconductor device with a through electrode, comprising: a conductive substance filling step of filling the pores with a conductive substance after the insulating layer removing step.
5. The method of manufacturing a semiconductor device with a through electrode according to claim 1, wherein the metal thin film is formed by laminating two or more layers of different kinds of metals.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010220035A JP2011009781A (en) | 2010-09-29 | 2010-09-29 | Manufacturing method of semiconductor device with through electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010220035A JP2011009781A (en) | 2010-09-29 | 2010-09-29 | Manufacturing method of semiconductor device with through electrode |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009035840A Division JP2009111433A (en) | 2009-02-18 | 2009-02-18 | Manufacturing method of semiconductor substrate with penetrating electrode, and manufacturing method of semiconductor device with penetrating electrode |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011009781A true JP2011009781A (en) | 2011-01-13 |
Family
ID=43565988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010220035A Pending JP2011009781A (en) | 2010-09-29 | 2010-09-29 | Manufacturing method of semiconductor device with through electrode |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011009781A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111367A (en) * | 2007-10-09 | 2009-05-21 | Shinko Electric Ind Co Ltd | Method of manufacturing substrate |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01241163A (en) * | 1988-03-23 | 1989-09-26 | Toshiba Corp | Semiconductor device and manufacture thereof |
JP2000260870A (en) * | 1999-03-12 | 2000-09-22 | Toshiba Corp | Manufacture of semiconductor device using dry etching |
WO2001001486A1 (en) * | 1999-06-28 | 2001-01-04 | Intel Corporation | Interposer and method of making same |
JP2002057271A (en) * | 2000-08-10 | 2002-02-22 | Matsushita Electric Ind Co Ltd | Semiconductor and its fabricating method |
WO2002057084A2 (en) * | 2000-10-27 | 2002-07-25 | Lexmark International, Inc. | Improved ink jet printheads and methods therefor |
-
2010
- 2010-09-29 JP JP2010220035A patent/JP2011009781A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01241163A (en) * | 1988-03-23 | 1989-09-26 | Toshiba Corp | Semiconductor device and manufacture thereof |
JP2000260870A (en) * | 1999-03-12 | 2000-09-22 | Toshiba Corp | Manufacture of semiconductor device using dry etching |
WO2001001486A1 (en) * | 1999-06-28 | 2001-01-04 | Intel Corporation | Interposer and method of making same |
JP2002057271A (en) * | 2000-08-10 | 2002-02-22 | Matsushita Electric Ind Co Ltd | Semiconductor and its fabricating method |
WO2002057084A2 (en) * | 2000-10-27 | 2002-07-25 | Lexmark International, Inc. | Improved ink jet printheads and methods therefor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111367A (en) * | 2007-10-09 | 2009-05-21 | Shinko Electric Ind Co Ltd | Method of manufacturing substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004095849A (en) | Method for manufacturing semiconductor substrate with through electrode, and method for manufacturing semiconductor device with through electrode | |
JP5021003B2 (en) | High reliability multilayer circuit board and method for forming the same | |
JP2019106429A (en) | Glass wiring substrate, method for manufacturing the same, and semiconductor device | |
EP2634795A1 (en) | Process for manufacture of through-type wiring substrate, and through-type wiring substrate | |
US20110260200A1 (en) | Method of fabricating non-metal led substrate and non-metal led substrate and method of fabricating led device using the non-metal led substrate and led device with the non-metal led substrate | |
KR20160145801A (en) | Etch Back Processes of Bonding Material for the Manufacture of Through-Glass Vias | |
TWI248141B (en) | Semiconductor device and manufacturing method therefor | |
US8048804B2 (en) | Method of manufacturing semiconductor package | |
JP2009302453A (en) | Semiconductor device and method of manufacturing semiconductor device | |
WO2018168709A1 (en) | Circuit module and method for producing same | |
US8569164B2 (en) | Through substrate structure, device package having the same, and methods for manufacturing the same | |
JP5248179B2 (en) | Manufacturing method of electronic device | |
Fischer et al. | SiCer-A substrate to combine ceramic and silicon based micro systems | |
JP2009111433A (en) | Manufacturing method of semiconductor substrate with penetrating electrode, and manufacturing method of semiconductor device with penetrating electrode | |
JP2009049087A (en) | Method for manufacturing electronic component and electronic component | |
JP2011009781A (en) | Manufacturing method of semiconductor device with through electrode | |
JP6341245B2 (en) | Penetration electrode substrate manufacturing method, penetration electrode substrate, and semiconductor device | |
TWI607678B (en) | Interconnection structure and method of manufacturing the same | |
JP6245086B2 (en) | Package and package manufacturing method | |
JP6354130B2 (en) | Double-sided wiring board manufacturing method, double-sided wiring board, semiconductor device | |
CN211265463U (en) | Semiconductor device | |
JP2013191678A (en) | Multilayer wiring board | |
KR101101432B1 (en) | Fabrication method of semiconductor device and semiconductor device using the same | |
JP2007305715A (en) | Manufacturing method for wiring board | |
JP2017117995A (en) | Electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101029 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110613 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111013 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111104 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20111209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120522 |