JP2011004381A - Semiconductor relay module - Google Patents
Semiconductor relay module Download PDFInfo
- Publication number
- JP2011004381A JP2011004381A JP2009196067A JP2009196067A JP2011004381A JP 2011004381 A JP2011004381 A JP 2011004381A JP 2009196067 A JP2009196067 A JP 2009196067A JP 2009196067 A JP2009196067 A JP 2009196067A JP 2011004381 A JP2011004381 A JP 2011004381A
- Authority
- JP
- Japan
- Prior art keywords
- control
- mosfets
- mosfet
- land
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、半導体リレーモジュールに関するものである。 The present invention relates to a semiconductor relay module.
従来、図９に示す回路構成を有する半導体リレーモジュールが提供されていた（例えば特許文献１参照）。この半導体リレーモジュールＡは、ゲート電極同士およびソース電極同士がそれぞれ接続されるとともにドレイン電極が接続端子Ｔ１１，Ｔ１２にそれぞれ接続された一対のＭＯＳＦＥＴ１１，１２と、入力信号に応じて光信号を発光する発光ダイオード（発光素子）３１と、発光ダイオード３１からの光信号を受光するとＭＯＳＦＥＴ１１，１２を導通させる制御ＩＣ３２とを備えている。制御ＩＣ３２は、フォトダイオードアレイ３３と充放電回路３４とを主要な構成として備え、フォトダイオードアレイ３３および充放電回路３４が１つのパッケージ内に収納されて構成される。フォトダイオードアレイ３３は、複数個のフォトダイオードが直列接続されてなり、発光ダイオード３１の光信号を受光して光起電力を発生する。フォトダイオードアレイ３３が光起電力を発生しているときは、充放電回路３４がＭＯＳＦＥＴ１１，１２のゲート−ソース電極間に効率よく電荷を充電するよう制御することで、ＭＯＳＦＥＴ１１，１２のドレイン−ソース電極間を低インピーダンス状態とする。またフォトダイオードアレイ３３が光起電力を発生していないときは、充放電回路３４がＭＯＳＦＥＴ１１，１２のゲート−ソース電極間に充電された電荷の放電経路となることで、ＭＯＳＦＥＴ１１，１２のドレイン−ソース電極間を高インピーダンス状態とする。すなわち、フォトダイオードアレイ３３が光起電力を発生している時と光起電力を発生していない時とで、充放電回路３４が、ＭＯＳＦＥＴ１１，１２のドレイン−ソース電極間のインピーダンスを変化させ、接続端子Ｔ１１，Ｔ１２間の信号伝送を許可又は遮断している。
Conventionally, a semiconductor relay module having the circuit configuration shown in FIG. 9 has been provided (see, for example, Patent Document 1). This semiconductor relay module A emits an optical signal in response to an input signal and a pair of
この半導体リレーモジュールＡは、上述した各回路部品を誘電体基板の表面に形成された回路パターン上に配置してある。図１０は誘電体基板１００への各回路部品の実装状態を示す要部拡大図であり、誘電体基板１００の表面には、接続端子Ｔ１１とＭＯＳＦＥＴ１１のドレイン電極との間を接続する導体パターン１１１と、接続端子Ｔ１２とＭＯＳＦＥＴ１２のドレイン電極との間を接続する導体パターン１１２とが、所定の隙間を開けて、略同一直線上に並ぶように形成されている。また誘電体基板１００の表面には、導体パターン１１１，１１２の近傍に制御ＩＣ３２を実装するためのランド１０１が形成されるとともに、このランド１０１の近傍に発光ダイオード用の導体パターン１２１，１２２が形成されている。
In the semiconductor relay module A, the above-described circuit components are arranged on a circuit pattern formed on the surface of a dielectric substrate. FIG. 10 is an enlarged view of a main part showing the mounting state of each circuit component on the
発光ダイオード３１は上下両面にそれぞれ電極（アノード電極およびカソード電極）を有しており、一方の導体パターン１２１にダイボンディングされて、下面電極が導体パターン１２１に電気的に接続されると共に、導電性の良好な金などの金属細線からなるボンディングワイヤ２００を介して上面電極が他方の導体パターン１２２に電気的に接続されている。
The
制御ＩＣ３２は、ＭＯＳＦＥＴ１１，１２のゲート電極Ｇにそれぞれ接続される一対の出力電極３２ａ，３２ｂと、ＭＯＳＦＥＴ１１，１２のソース電極Ｓに共通接続される電極３２ｃとを上面に有している。この制御ＩＣ３２はランド１０１上にダイボンディングされ、制御ＩＣ３２の電極３２ｃはボンディングワイヤ２００を介してランド１０１に接続されている。ここで、制御ＩＣ３２の備えるフォトダイオードアレイ３３が発光ダイオード３１からの光信号を受光できるように、制御ＩＣ３２と発光ダイオード３１が配置されている。また、発光ダイオード３１および制御ＩＣ３２は、図示しない透光性樹脂で封止されることによって光学的に結合されるとともに、透光性樹脂の表面が遮光性を有する部材で覆われることによって、外乱光の入射を防止している。
The
ＭＯＳＦＥＴ１１，１２は、いずれも裏面にドレイン電極を備えるとともに、表面にソース電極Ｓ及びゲート電極Ｇを備えている。そして、ＭＯＳＦＥＴ１１，１２をそれぞれ導体パターン１１１，１１２にダイボンディングすることによって、各々のドレイン電極が導体パターン１１１，１１２に電気的に接続されている。またＭＯＳＦＥＴ１１，１２のゲート電極Ｇ，Ｇはそれぞれボンディングワイヤ２００，２００を介して制御ＩＣ３２の電極３２ａ，３２ｂに電気的に接続されている。またＭＯＳＦＥＴ１１，１２のソース電極Ｓ，Ｓ間はボンディングワイヤ２００を介して電気的に接続されると共に、一方のＭＯＳＦＥＴ１２のソース電極Ｓがボンディングワイヤ２００を介してランド１０１に電気的に接続されることによって、制御ＩＣ３２の電極３２ｃとＭＯＳＦＥＴ１１，１２のソース電極Ｓ，Ｓとの間がボンディングワイヤ２００およびランド１０１を介して電気的に接続されている。
Each of the
この半導体リレーモジュールＡでは、導体パターン１１１，１１２を高周波信号の信号伝送線路として用い、ＭＯＳＦＥＴ１１，１２により信号の通過又は遮断を切り替えるようにした場合、ＭＯＳＦＥＴ１１，１２の導通時にはドレイン−ソース電極間のインピーダンスが低下するために、制御ＩＣ３２の電極３２ｃと導体パターン１１１，１１２との間が電気的に導通した状態となり、その結果、導体パターン１１１，１１２と電極３２ｃの間を接続するボンディングワイヤ２００やランド１０１がスタブとなって、高周波信号線路のインピーダンス整合が乱れ、使用可能な周波数帯域が狭くなるという問題があった。
In this semiconductor relay module A, when the
このような制御ＩＣと信号伝送線路との間の配線による高周波特性への悪影響を低減するため、本発明者らは図１１に示すような構成の半導体リレーモジュールを提案している（特願２００８−９８３１号参照）。この半導体リレーモジュールでは、導体パターン１１１，１１２の間に、制御ＩＣ３２を実装するためのランド１０１が設けられ、このランド１０１上に、高周波信号の伝送方向に沿ってＭＯＳＦＥＴ１１，１２と一列に並ぶように制御ＩＣ３２が配置されている。したがって、制御ＩＣ３２とＭＯＳＦＥＴ１１，１２との間を接続するボンディングワイヤ２００が信号の伝送方向に沿って配線されることになり、これらのボンディングワイヤ２００によってスタブが形成されることはないから、スタブの影響による高周波特性の悪化を防止もしくは低減することができる。
In order to reduce the adverse effect on the high frequency characteristics due to the wiring between the control IC and the signal transmission line, the present inventors have proposed a semiconductor relay module having a configuration as shown in FIG. 11 (Japanese Patent Application No. 2008). -9831). In this semiconductor relay module, a
上述した後者の半導体リレーモジュールでは、ＭＯＳＦＥＴ１１，１２の間に制御ＩＣ３２が配置されるため、制御ＩＣ３２とＭＯＳＦＥＴ１１，１２との間を接続するボンディングワイヤ２００がスタブとなることはないが、制御ＩＣ３２が実装されるランド１０１は導体パターン１１１，１１２に比べて幅広に形成されているので、このランド１０１や制御ＩＣ３２がスタブとなって、高周波特性が悪化するという問題があった。
In the latter semiconductor relay module described above, since the
また制御ＩＣ３２は発光ダイオード３１とともに透光性樹脂８で封止され、制御ＩＣ３２が備えるフォトダイオードアレイ３３と発光ダイオード３１とが光学的に結合されるのであるが、透光性樹脂８は流動性を有しているので、この透光性樹脂８が制御ＩＣ３２の近傍に配置されたＭＯＳＦＥＴ１１，１２まで流れ出てしまい、透光性樹脂８の形状を所望の形状に保持するのが困難であった。
The
本発明は上記問題点に鑑みて為されたものであり、その目的とするところは、高周波特性を向上させるとともに、発光素子と制御素子を封止する透光性樹脂の形状を所望の形状に保持しやすい半導体リレーモジュールを提供することにある。 The present invention has been made in view of the above problems, and its object is to improve the high frequency characteristics and to change the shape of the translucent resin that seals the light emitting element and the control element to a desired shape. An object of the present invention is to provide a semiconductor relay module that is easy to hold.
請求項１の発明は、基板の表面に設けられた信号伝送線路の途中に設けられて、信号を通過又は遮断する半導体スイッチと、入力信号に応じて光信号を発光する発光素子と、発光素子からの光信号を受光する受光素子を有し当該受光素子の出力に応じて半導体スイッチのオン／オフを制御する制御素子と、制御素子が備える受光素子および発光素子を光学的に結合させた状態で樹脂封止する透光性樹脂とを備え、制御素子は、信号伝送線路から分岐させたランド上に配置され、信号伝送線路とランドとの間に低域通過フィルタが挿入されたことを特徴とする。
The invention of
請求項２の発明は、請求項１の発明において、半導体スイッチは、ソース電極同士が電気的に接続される一対のＭＯＳＦＥＴからなり、信号伝送線路は、各ＭＯＳＦＥＴが配置されて各ＭＯＳＦＥＴのドレイン電極にそれぞれ電気的に接続される第１及び第２の導体パターンと、第１及び第２の導体パターンの間に配置されて各ＭＯＳＦＥＴのソース電極が共通接続される第３の導体パターンとを有し、制御素子は、第３の導体パターンから分岐されたランド上に配置されるとともに、出力電極が各ＭＯＳＦＥＴのゲート電極に金属細線を介して電気的に接続され、各ＭＯＳＦＥＴのゲート−ソース電極間に制御電圧を印加することで各ＭＯＳＦＥＴのドレイン−ソース電極間のインピーダンスを変化させており、ランドと第３の導体パターンとの間に低域通過フィルタが挿入されたことを特徴とする。 According to a second aspect of the present invention, in the first aspect of the present invention, the semiconductor switch includes a pair of MOSFETs whose source electrodes are electrically connected to each other, and the signal transmission line includes the respective MOSFETs and the drain electrodes of the respective MOSFETs. First and second conductor patterns electrically connected to the first and second conductor patterns, respectively, and a third conductor pattern disposed between the first and second conductor patterns and commonly connected to the source electrodes of the MOSFETs. The control element is disposed on the land branched from the third conductor pattern, and the output electrode is electrically connected to the gate electrode of each MOSFET through a thin metal wire, and the gate-source electrode of each MOSFET. The impedance between the drain and source electrodes of each MOSFET is changed by applying a control voltage between the land and the third conductor pattern. Wherein the low-pass filter is inserted between the.
請求項３の発明は、請求項１の発明において、半導体スイッチは、ドレイン電極同士が電気的に接続される一対のＭＯＳＦＥＴからなり、信号伝送線路は、一対のＭＯＳＦＥＴが信号の伝送方向に沿って配置され、各ＭＯＳＦＥＴのドレイン電極に電気的に接続される第１の導体パターンと、伝送方向において第１の導体パターンの両側にそれぞれ配置され、それぞれ対応するＭＯＳＦＥＴのソース電極に電気的に接続される第２及び第３の導体パターンとを有し、制御素子は、第２及び第３の導体パターンから分岐されたランド上に配置されるとともに、出力電極が各ＭＯＳＦＥＴのゲート電極に金属細線を介して電気的に接続され、各ＭＯＳＦＥＴのゲート−ソース電極間に制御電圧を印加することで各ＭＯＳＦＥＴのドレイン−ソース電極間のインピーダンスを変化させており、第２及び第３の導体パターンとランドとの間にそれぞれ低域通過フィルタが挿入されたことを特徴とする。 According to a third aspect of the present invention, in the first aspect of the invention, the semiconductor switch includes a pair of MOSFETs whose drain electrodes are electrically connected to each other, and the signal transmission line includes a pair of MOSFETs along the signal transmission direction. A first conductor pattern disposed and electrically connected to the drain electrode of each MOSFET, and disposed on both sides of the first conductor pattern in the transmission direction, and electrically connected to the source electrode of the corresponding MOSFET, respectively. And the control element is disposed on the land branched from the second and third conductor patterns, and the output electrode is provided with a thin metal wire on the gate electrode of each MOSFET. The drain and the source of each MOSFET are electrically connected to each other by applying a control voltage between the gate and source electrodes of each MOSFET. And by changing the impedance of the machining gap, each low-pass filter between the second and third conductor pattern and the land is equal to or inserted.
請求項４の発明は、請求項２又は３の発明において、基板の表面において各ＭＯＳＦＥＴの実装部位付近から制御素子の実装部位付近まで中継用の導体パターンが設けられ、各ＭＯＳＦＥＴのゲート電極および制御素子の出力電極がそれぞれ金属細線を介して中継用の導体パターンに接続されたことを特徴とする。 According to a fourth aspect of the present invention, in the second or third aspect of the invention, a conductor pattern for relay is provided on the surface of the substrate from the vicinity of the mounting portion of each MOSFET to the vicinity of the mounting portion of the control element. The output electrodes of the element are each connected to a conductor pattern for relay via a thin metal wire.
請求項５の発明は、請求項４の発明において、中継用の導体パターンの途中に低域通過フィルタが挿入されたことを特徴とする。
The invention of
請求項１の発明によれば、制御素子が配置されるランドと信号伝送線路との間に低域通過フィルタが挿入されているので、信号伝送線路から分岐されたランドや当該ランドに配置された制御素子がスタブとなることはなく、スタブにより信号伝送線路のインピーダンス整合が乱れて、高周波特性が悪化するのを防止できるという効果がある。しかも、発光素子とともに透光性樹脂で封止される制御素子は、信号伝送線路から分岐させたランド上に配置されているので、発光素子および制御素子を封止する封止部の配置を自由に設計できる。したがって、信号伝送線路の途中に設けられた半導体スイッチや他の回路部品とは離れた位置に封止部を配置することができ、流動性を有する透光性樹脂が半導体スイッチや他の回路部品の実装部位に流れていきにくくなるから、透光性樹脂の形状を所望の形状に保つことが容易になるという効果がある。 According to the first aspect of the present invention, since the low-pass filter is inserted between the land where the control element is arranged and the signal transmission line, the land branched from the signal transmission line or the land is arranged. The control element does not become a stub, and there is an effect that the impedance matching of the signal transmission line is disturbed by the stub and the high frequency characteristics can be prevented from deteriorating. In addition, since the control element sealed with the light-transmitting resin together with the light emitting element is disposed on the land branched from the signal transmission line, the arrangement of the sealing portion for sealing the light emitting element and the control element is free. Can be designed. Accordingly, the sealing portion can be disposed at a position away from the semiconductor switch and other circuit components provided in the middle of the signal transmission line, and the translucent resin having fluidity is used for the semiconductor switch and other circuit components. Therefore, there is an effect that it is easy to keep the shape of the translucent resin in a desired shape.
請求項２の発明によれば、信号伝送線路を構成する第３の導体パターンと、第３の導体パターンから分岐されて制御素子が配置されるランドとの間に低域通過フィルタが挿入されているので、信号伝送線路から分岐されたランドや当該ランドに配置された制御素子がスタブとなることはなく、スタブにより信号伝送線路のインピーダンス整合が乱れて、高周波特性が悪化するのを防止できるという効果がある。
According to invention of
請求項３の発明によれば、信号伝送線路を構成する第２及び第３の導体パターンと、第２及び第３の導体パターンから分岐されて制御素子が配置されるランドとの間に低域通過フィルタが挿入されているので、信号伝送線路から分岐されたランドや当該ランドに配置された制御素子がスタブとなることはなく、スタブにより信号伝送線路のインピーダンス整合が乱れて、高周波特性が悪化するのを防止できるという効果がある。
According to invention of
請求項４の発明によれば、各ＭＯＳＦＥＴのゲート電極と制御素子の出力電極との間を電気的に接続する導電路の一部が、基板の表面に形成された中継用の導体パターンで構成されているので、ゲート電極と出力電極との間を金属細線で直接接続する場合に比べて、金属細線の長さを短くでき、金属細線の形状を保ちやすくなるとともに、断線の可能性を低減できるという効果がある。
According to the invention of
請求項５の発明によれば、中継用の導体パターンの途中に低域通過フィルタを挿入することによって、中継用の導体パターンや、ＭＯＳＦＥＴのゲート電極や制御素子の出力電極と中継用の導体パターンとの間を接続する金属細線がスタブとなるのを防止でき、スタブにより信号伝送線路のインピーダンス整合が乱れて、高周波特性が悪化するのを防止できるという効果がある。
According to the invention of
以下に、本発明の技術思想を、高周波信号の伝送を許可又は遮断する半導体リレーモジュールに適用した実施形態について、図面を参照して説明する。 Hereinafter, an embodiment in which the technical idea of the present invention is applied to a semiconductor relay module that permits or blocks transmission of a high-frequency signal will be described with reference to the drawings.
（実施形態１）
本発明の実施形態１を図１〜図３に基づいて説明する。図２は本実施形態の半導体リレーモジュールＡの概略的な回路図であり、この半導体リレーモジュールＡは、高周波信号用の接続端子Ｔ１，Ｔ２と、低周波信号用の接続端子Ｔ３とを備える。
(Embodiment 1)
高周波信号用の接続端子Ｔ１，Ｔ２間を接続する信号伝送線路１１０の途中には半導体スイッチ（以下、スイッチと略称す。）１が接続されている。このスイッチ１は制御回路３によってオン／オフが制御され、制御回路３の出力端とスイッチ１との間には、高周波帯域の信号に減衰を与える低域通過フィルタ（ＬＰＦ）４が挿入されている。尚、ＬＰＦ４は、カットオフ周波数の異なる２つのＬＰＦ４１，４２で構成されている。
A semiconductor switch (hereinafter abbreviated as a switch) 1 is connected in the middle of the
また、高周波信号用の接続端子Ｔ２とスイッチ１との間を接続する信号伝送線路１１０と、低周波信号用の接続端子Ｔ３との間には、高周波帯域の信号に減衰を与える低域通過フィルタ（以下、ＬＰＦと略称す。）６を介して半導体スイッチ（以下、スイッチと略称す。）２が接続されている。このスイッチ２は制御回路５によってオン／オフが制御される。
Further, a low-pass filter that attenuates a high-frequency band signal is provided between the
次に、図３に示すより詳細な回路図を参照して半導体リレーモジュールＡの各構成要素について説明を行う。 Next, each component of the semiconductor relay module A will be described with reference to a more detailed circuit diagram shown in FIG.
高周波の信号伝送線路１１０に設けられたスイッチ１は、ソース電極同士が互いに接続されるとともに、ドレイン電極が接続端子Ｔ１，Ｔ２にそれぞれ接続された一対のＭＯＳＦＥＴ１１，１２からなる。
The
スイッチ１のオン／オフを制御する制御回路３は、端子Ｔ４，Ｔ５を介して入力される入力信号に応じて光信号を発光する発光ダイオード（発光素子）３１と、発光ダイオード３１からの光信号を受光する受光素子を有し受光素子の出力に応じてＭＯＳＦＥＴ１１，１２をオン／オフする制御ＩＣ３２（制御素子）とを備える。なお制御ＩＣ３２は、図１０で説明したものと同様の構成を有しており、発光ダイオード３１の光信号を受光して光起電力を発生するフォトダイオードアレイ３３（受光素子）と、フォトダイオードアレイ３３が光起電力を発生しているときは、ＭＯＳＦＥＴ１１，１２のゲート−ソース電極間に効率よく電荷を充電するよう制御するとともに、フォトダイオードアレイ３３が光起電力を発生していないときはゲート−ソース電極間に充電された電荷の放電経路となることで、ＭＯＳＦＥＴ１１，１２のドレイン−ソース間のインピーダンスを変化させる充放電回路３４とで構成される。そして、制御ＩＣ３２は、フォトダイオードアレイ３３と充放電回路３４とを含む回路を１つのパッケージ内に収納して構成されている。
The
また、低周波信号用のスイッチ２は、上述したスイッチ１と同様、ソース電極同士が互いに接続された一対のＭＯＳＦＥＴ２１，２２からなり、一方のＭＯＳＦＥＴ２１のドレイン電極Ｄは接続端子Ｔ３に接続され、他方のＭＯＳＦＥＴ２２のドレイン電極ＤはＬＰＦ６を介して信号伝送線路１１０に接続されている。
Similarly to the
スイッチ２のオン／オフを制御する制御回路５は、端子Ｔ６，Ｔ７を介して入力される入力信号に応じて光信号を発光する発光ダイオード（発光素子）５１と、発光ダイオード５１からの光信号を受光する受光素子を有し受光素子の出力に応じてＭＯＳＦＥＴ２１，２２をオン／オフする制御ＩＣ５２とを備えている。なお制御ＩＣ５２は、上述の制御ＩＣ３２と同様の構成を有しているので、その説明は省略する。
The
この半導体リレーモジュールＡは、図３の回路を構成する回路部品を、誘電体基板の表面に形成された回路パターン上に配置してある。図１は、ＭＯＳＦＥＴ１１，１２およびその周辺部品を誘電体基板１００に実装した状態を示すパッケージ前の平面図であり、図１を参照してＭＯＳＦＥＴ１１，１２近傍の実装状態を説明する。
In this semiconductor relay module A, circuit components constituting the circuit of FIG. 3 are arranged on a circuit pattern formed on the surface of a dielectric substrate. FIG. 1 is a plan view before packaging showing a state in which the
誘電体基板１００の表面には、制御ＩＣ３２が配置される実装用パターン１３１を分岐させた短冊状の第３の導体パターン（以下、導体パターンと略称す。）１１３が形成されるとともに、この導体パターン１１３を間にして左右方向の両側に帯状の第１及び第２の導体パターン（以下、導体パターンと略称す。）１１１，１１２が形成されている。これら導体パターン１１１，１１２，１１３は同一直線上に並ぶように配置されており、導体パターン１１１，１１２，１１３や、導体パターン１１１，１１２に実装されたＭＯＳＦＥＴ１１，１２のソース電極と導体パターン１１３の間を接続する後述のボンディングワイヤ２００などから高周波信号の信号伝送線路１１０が構成されている。なお誘電体基板１００には高周波信号の伝送方向（図１における左右方向）に沿って上記導体パターン１１１，１１２，１１３とともにマイクロストリップラインを構成するグランドライン（図示せず）が形成されている。
On the surface of the
実装用パターン１３１は、制御ＩＣ３２が接続されるランド１３２と、ＬＰＦ４２の一端側が接続されるランド１３３と、ランド１３２，１３３間を接続する幅狭の導体パターン１３４とが連続一体に形成されて構成されている。この実装用パターン１３１と導体パターン１１３との間には、ＬＰＦ４２の他端側およびＬＰＦ４１の一端側がそれぞれ接続される実装用パターン１３５が設けられている。実装用パターン１３５は、ＬＰＦ４２の他端側が接続されるランド１３６と、ＬＰＦ４１の一端側が接続されるランド１３７と、ランド１３６，１３７間を接続する幅狭のパターン１３８とが連続一体に形成されて構成されている。ここで、実装用パターン１３５，１３１は、高周波信号の伝送方向（図１における左右方向）と直交する方向（図１における上下方向）に向かって導体パターン１１３から延出するように設けられている。
The mounting
また誘電体基板１００の表面には、制御ＩＣ３２が配置されるランド１３２の近傍に、ＬＥＤ用の導体パターン１２１，１２２が形成されている。
On the surface of the
発光ダイオード３１は上下両面にそれぞれ電極（アノード電極およびカソード電極）を有しており、上述した導体パターン１２１，１２２のうち、一方の導体パターン１２１にダイボンディングされて、下面電極が導体パターン１２１に電気的に接続されている。また発光ダイオード３１の上面電極は、導電性の良好な金などの金属細線からなるボンディングワイヤ２００を介して他方の導体パターン１２２に電気的に接続されている。
The
制御ＩＣ３２は、ＭＯＳＦＥＴ１１，１２のゲート電極Ｇ，Ｇにそれぞれ接続される一対の電極３２ａ，３２ｂと、ＭＯＳＦＥＴ１１，１２のソース電極Ｓ，Ｓに共通接続される電極３２ｃを表面に備えている。この制御ＩＣ３２は、ランド１３２上にダイボンディングされており、電極３２ｃはボンディングワイヤ２００を介してランド１３２に電気的に接続されている。
The
ＬＰＦ４２は表面実装タイプのフィルタであり、両端に電極を有し、一端側の電極が実装用パターン１３１のランド１３３に接続され、他端側の電極が実装用パターン１３５のランド１３６に接続されるようにして両パターン１３１，１３５間に実装されている。またＬＰＦ４１も表面実装タイプのフィルタからなり、両端に電極を有し、一端側の電極が実装用パターン１３５のランド１３７に接続され、他端側の電極が導体パターン１１３に接続されるように、両パターン１３５，１１３間に実装されている。
The
またＭＯＳＦＥＴ１１，１２は、裏面にドレイン電極Ｄを備えるとともに、表面にソース電極Ｓおよびゲート電極Ｇを備えており、裏面のドレイン電極Ｄが導体パターン１１１，１１２にそれぞれ直接面接着されて、電気的に接続されている。ＭＯＳＦＥＴ１１，１２のソース電極Ｓは、ボンディングワイヤ２００を介して導体パターン１１３に電気的に接続されている。またＭＯＳＦＥＴ１１，１２のゲート電極Ｇ，Ｇは、それぞれ、ランド１３２上に実装された制御ＩＣ３２の電極３２ａ，３２ｂにボンディングワイヤ２００を介して電気的に接続されている。なお、制御ＩＣ３２の共通電極３２ｃは、ボンディングワイヤ２００を介してランド１３２に接続されているので、ＬＰＦ４１，４２および導体パターン１１３などを介して制御ＩＣ３２の共通電極３２ｃがＭＯＳＦＥＴ１１，１２のソース電極Ｓ，Ｓと電気的に接続されることになる。
The
ここで、制御ＩＣ３２の備えるフォトダイオードアレイ３３が発光ダイオード３１からの光信号を受光できるように、制御ＩＣ３２と発光ダイオード３１が配置されている。そして、発光ダイオード３１と制御ＩＣ３２とが透光性樹脂８で封止されることによって、発光ダイオード３１とフォトダイオードアレイ３３とが光学的に結合されており、さらに透光性樹脂８の表面が遮光性を有する部材で覆われることで、外乱光の入射が防止されるようになっている。
Here, the
上述のように本実施形態では、信号伝送線路１１０を構成する導体パターン１１３から、制御ＩＣ３２が実装されるランド１３２を分岐させるとともに、導体パターン１１３とランド１３２との間にＬＰＦ４が挿入されているので、ＬＰＦ４が高周波帯域の信号に減衰を与えることで、信号伝送線路１１０から分岐されたランド１３２（実装用パターン１３１）やこのランド１３２に配置された制御ＩＣ３２がスタブとなって共振が発生するのを防止できる。したがって、スタブで共振が発生することにより、共振周波数付近でインサーションロスが増加して使用周波数帯域が狭くなるのを防止でき、スタブによって生じる高周波特性の悪化を防止することができる。
As described above, in this embodiment, the
ここにおいて、導体パターン１１３とランド１３２との間に挿入されるＬＰＦ４には、広帯域で減衰特性を持たせる必要があるが、本実施形態では、カットオフ周波数の異なる２つのＬＰＦ４１，４２を直列に接続してＬＰＦ４を構成することで、ＬＰＦ４の広帯域化を図っている。なお、相対的に高い周波数の信号をカットするＬＰＦ４２が、相対的に低い周波数の信号をカットするＬＰＦ４１よりも導体パターン１１３に近い位置に配置された場合は、ＬＰＦ４２やそのフットパターン（実装用パターン１３５）がスタブとなってＬＰＦ４１でカットできない周波数の共振が発生するため、高周波特性が悪化する可能性がある。したがって、本実施形態では、相対的に低い周波数の信号をカットするＬＰＦ４１を、相対的に高い周波数の信号をカットするＬＰＦ４２よりも導体パターン１１３に近い位置に配置しており、ＬＰＦ４１およびそのフットパターン（実装用パターン１３５）がスタブとなって共振が発生したとしても、その発振をＬＰＦ４２でカットできるため、高周波特性を向上させることができる。また導体パターン１１３にはＬＰＦ４１を接続するためのスタブが設けられておらず、ＬＰＦ４１は導体パターン１１３に直接実装されており、スタブとなるフットパターンを無くすことで、高周波特性の悪化を防止して、さらなる広帯域化を図ることができる。
Here, the
また、発光ダイオード３１（発光素子）とともに透光性樹脂８で封止される制御ＩＣ３２は、信号伝送線路１１０から分岐させたランド１３２上に配置されているので、発光ダイオード３１および制御ＩＣ３２を封止する封止部の配置を自由に設計できる。したがって、信号伝送線路１１０の途中に設けられたスイッチ１や他の回路部品とは離れた位置に封止部を配置することができ、流動性を有する透光性樹脂８がスイッチ１や他の回路部品の実装部位に流れていきにくくなるから、透光性樹脂８の形状を所望の形状に保つことが容易になる。
Further, since the
次に、この半導体リレーモジュールＡの動作について説明する。端子Ｔ６，Ｔ７間に信号が入力されていない状態では、発光ダイオード５１が消灯しているので、制御ＩＣ５２がスイッチ２（ＭＯＳＦＥＴ２１，２２）をオフさせており、接続端子Ｔ３を介しての低周波信号の入出力が遮断される。
Next, the operation of the semiconductor relay module A will be described. When no signal is input between the terminals T6 and T7, the light-emitting
そして、スイッチ２のオフ時に、端子Ｔ４，Ｔ５に信号が入力されていない状態では、発光ダイオード３１が消灯しているので、制御ＩＣ３２の充放電回路３４がＭＯＳＦＥＴ１１，１２のゲート−ソース電極間に充電された電荷の放電経路になることで、ＭＯＳＦＥＴ１１，１２のドレイン−ソース電極間を高インピーダンス状態とし、接続端子Ｔ１，Ｔ２間の信号伝送を遮断する。また、スイッチ２のオフ時に端子Ｔ４，Ｔ５間に信号が入力されると、発光ダイオード３１が点灯し、発光ダイオード３１の発光を受けて、制御ＩＣ３２の充放電回路３４がＭＯＳＦＥＴ１１，１２のゲート−ソース電極間に電荷を充電するよう制御することで、ＭＯＳＦＥＴ１１，１２のドレイン−ソース電極間が低インピーダンス状態となるので、接続端子Ｔ１，Ｔ２間で高周波信号の伝送が許可される。而して、端子Ｔ４，Ｔ５間への信号入力の有無に応じて接続端子Ｔ１，Ｔ２間での高周波信号の伝送が許可又は遮断される。
When the
また、制御ＩＣ３２がスイッチ１をオフさせた状態で、端子Ｔ６，Ｔ７間に信号が入力されると、発光ダイオード５１の発光を受けて制御ＩＣ５２が、ＭＯＳＦＥＴ２１，２２のゲート−ソース電極間に電荷を充電するよう制御することによって、ＭＯＳＦＥＴ２１，２２のドレイン−ソース電極間が低インピーダンス状態とされるので、接続端子Ｔ３に入力された低域の信号（低周波信号乃至直流信号）を接続端子Ｔ２に接続される機器（図示せず）に供給したり、接続端子Ｔ２に接続される機器から接続端子Ｔ２に入力された低域信号を接続端子Ｔ３から取り出すことができる。
Further, when a signal is input between the terminals T6 and T7 with the
（実施形態２）
本発明の実施形態２について図４を参照して説明する。尚、ＭＯＳＦＥＴ１１，１２のゲート電極Ｇ，Ｇと、制御ＩＣ３２の電極３２ａ，３２ｂとの間を電気的に接続する構成以外は、実施形態１と同様であるので、共通する構成要素には同一の符号を付して、その説明は省略する。
(Embodiment 2)
A second embodiment of the present invention will be described with reference to FIG. In addition, since it is the same as that of
上述の実施形態１では、信号伝送線路１１０を構成する導体パターン１１１，１１２上にＭＯＳＦＥＴ１１，１２をそれぞれ配置して、信号伝送線路１１０を構成する導体パターン１１３から分岐させたランド１３２上に制御ＩＣ３２を配置するとともに、ＭＯＳＦＥＴ１１のゲート電極Ｇと制御ＩＣ３２の電極３２ａの間、ＭＯＳＦＥＴ１２のゲート電極Ｇと制御ＩＣ３２の電極３２ｂの間をそれぞれボンディングワイヤ２００を介して直接接続しているため、ゲート電極Ｇ，Ｇと電極３２ａ，３２ｂの間を接続するボンディングワイヤ２００の全長が長く、その形状が保ちにくくなっている。
In the first embodiment described above, the
そこで、本実施形態では、図４に示すように誘電体基板１００の表面においてＭＯＳＦＥＴ１１，１２の実装部位付近から制御ＩＣ３２の実装部位付近まで、中継用の導体パターン１４１，１４２がそれぞれ形成されており、ＭＯＳＦＥＴ１１，１２のゲート電極Ｇ，Ｇおよび制御ＩＣ３２の電極３２ａ，３２ｂは、それぞれ、ボンディングワイヤ２００を介して対応する導体パターン１４１，１４２に電気的に接続されている。すなわち、ＭＯＳＦＥＴ１１，１２のゲート電極Ｇ，Ｇと、制御ＩＣ３２の電極３２ａ，３２ｂとの間を電気的に接続する導電路の一部が、誘電体基板１００の表面に形成された中継用の導体パターンで構成されているので、ゲート電極Ｇ，Ｇと出力電極３２ａ，３２ｂとの間をボンディングワイヤ２００で直接接続する場合に比べて、ゲート電極Ｇ，Ｇと導体パターン１４１，１４２の間を接続するボンディングワイヤ２００の長さや、電極３２ａ，３２ｂと導体パターン１４１，１４２の間を接続するボンディングワイヤ２００の長さを短くでき、長さを短くすることでボンディングワイヤ２００の形状を保ちやすくなるととともに、断線の可能性を低減することもできる。
Therefore, in the present embodiment, as shown in FIG. 4,
また本実施形態においても、表面実装タイプのＬＰＦ４１は導体パターン１１３に直接実装されており、ＬＰＦ４１の接続されるフットパターンが導体パターン１１３に設けられていないので、スタブとなるフットパターンを無くすことで、高周波特性の悪化を防止することができる。
Also in this embodiment, the surface-
ここで、導体パターン１１３においてＬＰＦ４１が実装される部位は、接続される回路部品（ＬＰＦ４１）の影響によってインピーダンスが低下するため、本実施形態では導体パターン１１３の一側辺（ＬＰＦ４１が接続される側と反対側）を凹ませることによって、他の部位よりもパターン幅の狭い幅狭部１１３ａが設けられている。したがって、導体パターン１１３においてＬＰＦ４１が接続される部位（幅狭部１１３ａ）のパターン幅が、信号伝送線路１１０における他の部位のパターン幅よりも幅狭に形成されるので、ＬＰＦ４１が実装される部位のインピーダンスの低下を抑制して、高周波特性を改善することができる。
Here, since the impedance of the portion of the
（実施形態３）
本発明の実施形態３について図５及び図６を参照して説明する。実施形態２の半導体リレーモジュールでは、ＭＯＳＦＥＴ１１，１２のゲート電極Ｇ，Ｇと制御ＩＣ３２の出力電極３２ａ，３２ｂとの間をそれぞれ接続する導電路の一部を、誘電体基板１００の表面に形成された導体パターン１４１，１４２で構成したものであるが、本実施形態では、図５及び図６に示すように、ＭＯＳＦＥＴ１１，１２のゲート電極Ｇ，Ｇと制御ＩＣ３２の出力電極３２ａ，３２ｂの間を中継するために設けた導体パターンの途中に低域通過フィルタ（ＬＰＦ）７ａ，７ｂを挿入してある。尚、低域通過フィルタ７，７以外の構成は実施形態２と同様であるので、共通する構成要素には同一の符号を付して、その説明は省略する。
(Embodiment 3)
低域通過フィルタ７ａ，７ｂは、それぞれ、２つのＬＰＦ７１，７２を直列に接続して構成されている。ＬＰＦ７１，７２のカットオフ周波数は互いに異なっており、相対的に低い周波数の信号をカットするＬＰＦ７１が、相対的に高い周波数の信号をカットするＬＰＦ７２よりも導体パターン１１１，１１２に近い位置に配置されている。
The low-
誘電体基板１００の表面には、図５に示すように、ＭＯＳＦＥＴ１１，１２の実装部位の近傍に、ＬＰＦ７１の一端側の電極が接続されるランド１４３がそれぞれ形成されるとともに、制御ＩＣ３２の実装部位の近傍（左右両側）に、ＬＰＦ７２の一端側の電極が接続される実装用パターン１４５がそれぞれ形成されている。さらに、誘電体基板１００の表面において、ランド１４３と実装用パターン１４５の間には、ＬＰＦ７１，７２の他端側の電極が共通接続される実装用パターン１４４がそれぞれ形成されている。
On the surface of the
ここで、ＭＯＳＦＥＴ１１，１２のゲート電極Ｇ，Ｇはボンディングワイヤ２００を介してランド１４３，１４３に接続され、制御ＩＣ３２の電極３２ａ，３２ｂはボンディングワイヤ２００を介して実装用パターン１４５，１４５に接続されており、ランド１４３と実装用パターン１４４との間にはＬＰＦ７１が、実装用パターン１４４と実装用パターン１４５との間にはＬＰＦ７２がそれぞれ接続されている。
Here, the gate electrodes G and G of the
而して、ＭＯＳＦＥＴ１１，１２のゲート電極Ｇ，Ｇと、制御ＩＣ３２の電極３２ａ，３２ｂとの間をそれぞれ接続する中継用の導体パターンの途中にＬＰＦ７（ＬＰＦ７１，７２からなる）が挿入されることになり、中継用の導体パターンや、この導体パターンと制御ＩＣ３２の出力電極３２ａ，３２ｂとの間を接続するボンディングワイヤ２００がスタブとなるのを防止でき、スタブで共振が発生することによる高周波特性の悪化を防止することができる。
Thus, LPF 7 (consisting of
（実施形態４）
本発明の実施形態４について図７及び図８を参照して説明する。上述の実施形態１〜３では、ソース電極同士が電気的に接続された一対のＭＯＳＦＥＴ１１，１２でスイッチ１が構成されているのに対して、本実施形態では、図８に示すようにドレイン電極同士が電気的に接続された一対のＭＯＳＦＥＴ１１，１２でスイッチ１が構成されている。そして、各ＭＯＳＦＥＴ１１，１２のソース電極が接続される第２及び第３の導体パターン（以下、導体パターンと略称す。）１１１，１１２と、導体パターン１１１，１１２から分岐されて制御ＩＣ３２，３２がそれぞれ配置されるランド１３２，１３２との間にそれぞれＬＰＦ４ａ，４ｂが挿入されている。尚、ＭＯＳＦＥＴ１１，１２と制御ＩＣ３２，３２とＬＰＦ４ａ，４ｂ以外の構成は実施形態１〜３で説明した半導体リレーモジュールＡと同様であるので、共通する構成要素には同一の符号を付して、その説明は省略する。
(Embodiment 4)
図７は、誘電体基板１００への各回路部品の実装状態を示す要部拡大図であり、誘電体基板１００の表面には、ＭＯＳＦＥＴ１１，１２の実装される帯状の第１の導体パターン（以下、導体パターンと略称す。）１１３が形成されるとともに、この導体パターン１１３を間にして両側に帯状の導体パターン１１１，１１２が形成されている。これら導体パターン１１１，１１２，１１３は同一直線上に並ぶように配置されており、導体パターン１１１，１１２，１１３や、導体パターン１１３に配置されたＭＯＳＦＥＴ１１，１２のソース電極と導体パターン１１１，１１２の間をそれぞれ接続するボンディングワイヤ２００などから高周波信号の信号伝送線路１１０が構成されている。なお誘電体基板１００には高周波信号の伝送方向に沿って上記導体パターン１１１，１１２，１１３とともにマイクロストリップラインを構成するグランドライン（図示せず）が形成されている。
FIG. 7 is an enlarged view of a main part showing a mounting state of each circuit component on the
また誘電体基板１００の表面には、制御ＩＣ３２，３２のそれぞれ実装される実装用パターン１３１，１３１が、導体パターン１１１，１１２から分岐させた形で形成されている。各実装用パターン１３１は、導体パターン１１３に対して信号伝送方向と直交する方向の片側に配置されて制御ＩＣ３２が実装されるランド１３２と、ランド１３２において導体パターン１１３側の部位から信号伝送方向に沿って、互いに反対向きに延出し、ＬＰＦ４２の一方の電極が電気的に接続される接続パターン１３９とで形成されている。
On the surface of the
また誘電体基板１００の表面には、制御ＩＣ３２，３２が実装されるランド１３２，１３２の近傍に、ＬＥＤ用導体パターン１２１，１２２が形成されている。
On the surface of the
ＭＯＳＦＥＴ１１，１２は、いずれも裏面にドレイン電極を備えるとともに、表面にソース電極Ｓ及びゲート電極Ｇを備えている。そして、信号伝送線路１１０を構成する導体パターン１１３にＭＯＳＦＥＴ１１，１２をそれぞれダイボンディングすることによって、各々のドレイン電極が導体パターン１１３に電気的に接続されている。またＭＯＳＦＥＴ１１，１２のゲート電極Ｇ，Ｇはそれぞれボンディングワイヤ２００を介して対応する制御ＩＣ３２，３２の電極３２ａ又は３２ｂに電気的に接続されている。またＭＯＳＦＥＴ１１，１２のソース電極Ｓ，Ｓは、それぞれボンディングワイヤ２００を介して導体パターン１１１，１１２に電気的に接続されている。また導体パターン１１１（１１２）と、対応する実装用パターン１３５のランド１３７との間にはそれぞれＬＰＦ４１が接続されており、さらに実装用パターン１３５のランド１３６と、対応するランド１３２から延出させた接続パターン１３９との間にはそれぞれＬＰＦ４２が接続されている。
Each of the
このように本実施形態では、信号伝送線路１１０を構成する導体パターン１１１，１１２から、制御ＩＣ３２，３２が配置されるランド１３２，１３２を分岐させるとともに、導体パターン１１１，１１２とランド１３２，１３２との間にそれぞれＬＰＦ４ａ，４ｂが挿入されているので、ＬＰＦ４ａ，４ｂが高周波帯域の信号に減衰を与えることで、信号伝送線路１１０から分岐されたランド１３２，１３２や各ランド１３２に配置された制御ＩＣ３２がスタブとなって共振が発生するのを防止できる。したがって、スタブで共振が発生することにより、共振周波数付近でインサーションロスが増加して使用周波数帯域が狭くなるのを防止でき、スタブによって生じる高周波特性の悪化を防止することができる。
As described above, in the present embodiment, the
ここにおいて、導体パターン１１１，１１２とランド１３２，１３２との間にそれぞれ挿入されるＬＰＦ４ａ，４ｂには、広帯域で減衰特性を持たせる必要があるが、本実施形態では、カットオフ周波数の異なる２つのＬＰＦ４１，４２を直列に接続してＬＰＦ４ａ，４ｂをそれぞれ構成することで、ＬＰＦ４ａ，４ｂの広帯域化を図っている。なお、相対的に高い周波数の信号をカットするＬＰＦ４２が、相対的に低い周波数の信号をカットするＬＰＦ４１よりも導体パターン１１１，１１２に近い位置に配置された場合は、ＬＰＦ４２やそのフットパターン（実装用パターン１３５）がスタブとなってＬＰＦ４１でカットできない周波数の共振が発生するため、高周波特性が悪化する可能性がある。したがって、本実施形態では、相対的に低い周波数の信号をカットするＬＰＦ４１を、相対的に高い周波数の信号をカットするＬＰＦ４２よりも導体パターン１１１，１１２に近い位置に配置しており、ＬＰＦ４１およびそのフットパターン（実装用パターン１３５）がスタブとなって共振が発生したとしても、その発振をＬＰＦ４２でカットできるため、高周波特性を向上させることができる。また表面実装タイプのＬＰＦ４１は導体パターン１１３に直接実装されており、ＬＰＦ４１が接続されるフットパターンを導体パターン１１３に設けた場合に比べて、スタブとなるフットパターンを無くすことで、高周波特性の悪化を防止でき、さらなる広帯域化を図ることができる。
Here, the
また、発光ダイオード３１（発光素子）とともに透光性樹脂８で封止される制御ＩＣ３２，３２は、信号伝送線路１１０から分岐されたランド１３２，１３２上に配置されているので、発光ダイオード３１および制御ＩＣ３２，３２を封止する封止部の配置を自由に設計できる。したがって、信号伝送線路１００の途中に設けられたスイッチ１や他の回路部品とは離れた位置に封止部を配置することができ、流動性を有する透光性樹脂８がスイッチ１や他の回路部品の実装部位に流れていきにくくなるから、透光性樹脂８の形状を所望の形状に保つことが容易になる。
Further, since the
尚、本実施形態においても実施形態２で説明したように、誘電体基板１００の表面においてＭＯＳＦＥＴ１１，１２の実装部位付近から対応する制御ＩＣ３２，３２の実装部位付近まで、中継用の導体パターンを形成し、ＭＯＳＦＥＴ１１，１２のゲート電極Ｇ，Ｇおよび制御ＩＣ３２，３２の電極３２ａ，３２ｂをそれぞれボンディングワイヤ２００を介して中継用の導体パターンに接続してもよい。この場合、ＭＯＳＦＥＴ１１，１２のゲート電極Ｇと制御ＩＣ３２，３２の電極３２ａ，３２ｂの間をボンディングワイヤ２００で直接接続する場合に比べて、ボンディングワイヤ２００の全長を短くできるので、ボンディングワイヤ２００の形状を保ちやすくなり、また全長を短くすることで断線の可能性を少なくできるという利点もある。
In this embodiment as well, as described in the second embodiment, a relay conductor pattern is formed on the surface of the
また実施形態３で説明したように、ＭＯＳＦＥＴ１１，１２のゲート電極Ｇ，Ｇと制御ＩＣ３２，３２の電極３２ａ，３２ｂとの間を中継接続するために設けられた中継用の導体パターンの途中に低域通過フィルタを挿入することも好ましく、中継用の導体パターンや、制御ＩＣ３２，３２の電極３２ａ，３２ｂと中継用の導体パターンとの間を接続するボンディングワイヤ２００がスタブとなるのを防止して、高周波特性の悪化を抑制することができる。
Further, as described in the third embodiment, the relay conductor pattern provided for relay connection between the gate electrodes G and G of the
また本実施形態においても、実施形態２で説明したように、導体パターン１１１，１１２においてＬＰＦ４１が実装される部位のパターン幅を他の部位に比べて幅狭に形成しても良く、導体パターン１１１，１１２に接続されたＬＰＦ４１の影響で配線路のインピーダンスが低下するのを抑制して、インピーダンス整合が乱れるのを防止することができる。
Also in the present embodiment, as described in the second embodiment, the pattern width of the portion where the
次に、この半導体リレーモジュールＡの動作について説明する。端子Ｔ６，Ｔ７間に信号が入力されていない状態では、発光ダイオード５１が消灯しているので、制御ＩＣ５２がスイッチ２（ＭＯＳＦＥＴ２１，２２）をオフさせており、接続端子Ｔ３を介しての低周波信号の入出力が遮断される。
Next, the operation of the semiconductor relay module A will be described. When no signal is input between the terminals T6 and T7, the light-emitting
そして、スイッチ２のオフ時に、端子Ｔ４，Ｔ５に信号が入力されていない状態では、発光ダイオード３１が消灯しているので、制御ＩＣ３２，３２がＭＯＳＦＥＴ１１，１２のゲート−ソース電極間に充電された電荷の放電経路になることで、ＭＯＳＦＥＴ１１，１２のドレイン−ソース電極間を高インピーダンス状態とし、接続端子Ｔ１，Ｔ２間の信号伝送を遮断する。また、スイッチ２のオフ時に端子Ｔ４，Ｔ５間に信号が入力されると、発光ダイオード３１が点灯し、発光ダイオード３１の発光を受けて、制御ＩＣ３２，３２の充放電回路がＭＯＳＦＥＴ１１，１２のゲート−ソース電極間に電荷を充電するよう制御することで、ＭＯＳＦＥＴ１１，１２のドレイン−ソース電極間が低インピーダンス状態となるので、接続端子Ｔ１，Ｔ２間で高周波信号の伝送が許可される。而して、端子Ｔ４，Ｔ５間への信号入力の有無に応じて接続端子Ｔ１，Ｔ２間での高周波信号の伝送が許可又は遮断される。
When the
また、制御ＩＣ３２，３２がスイッチ１をオフさせた状態で、端子Ｔ６，Ｔ７間に信号が入力されると、発光ダイオード５１の発光を受けて制御ＩＣ５２が、ＭＯＳＦＥＴ２１，２２のゲート−ソース電極間に電荷を充電するよう制御することによって、ＭＯＳＦＥＴ２１，２２のドレイン−ソース電極間が低インピーダンス状態とされるので、接続端子Ｔ３に入力された低域の信号（低周波信号乃至直流信号）を接続端子Ｔ２に接続される機器（図示せず）に供給したり、接続端子Ｔ２に接続される機器から接続端子Ｔ２に入力された低域信号を接続端子Ｔ３から取り出すことができる。
Further, when a signal is input between the terminals T6 and T7 with the
尚、図８の回路図では、端子Ｔ４，Ｔ５と端子Ｔ６，Ｔ７のＹ方向位置をずらして表記しているが、端子Ｔ４，Ｔ５と端子Ｔ６，Ｔ７のＹ方向位置が同じ位置となっていてもよい。 In the circuit diagram of FIG. 8, the Y-direction positions of the terminals T4 and T5 and the terminals T6 and T7 are shifted, but the Y-direction positions of the terminals T4 and T5 and the terminals T6 and T7 are the same position. May be.
Ａ 半導体リレーモジュール
１ 半導体スイッチ
４ ＬＰＦ（低域通過フィルタ）
８ 透光性樹脂
１１，１２ ＭＯＳＦＥＴ
３１ 発光ダイオード（発光素子）
３２ 制御ＩＣ（制御素子）
３３ フォトダイオードアレイ（受光素子）
３４ 充放電回路
１００ 誘電体基板
１１０ 信号伝送線路
１１１〜１１３ 導体パターン
１３２ ランド
A
8
31 Light Emitting Diode (Light Emitting Element)
32 Control IC (Control element)
33 Photodiode array (light receiving element)
34 Charging / Discharging
Claims (5)
入力信号に応じて光信号を発光する発光素子と、
前記発光素子からの光信号を受光する受光素子を有し当該受光素子の出力に応じて前記半導体スイッチのオン／オフを制御する制御素子と、
前記制御素子が備える前記受光素子および前記発光素子を光学的に結合させた状態で樹脂封止する透光性樹脂とを備え、
前記制御素子は、前記信号伝送線路から分岐させたランド上に配置され、
前記信号伝送線路と前記ランドとの間に低域通過フィルタが挿入されたことを特徴とする半導体リレーモジュール。 A semiconductor switch that is provided in the middle of the signal transmission line provided on the surface of the substrate and that passes or blocks the signal;
A light emitting element that emits an optical signal in response to an input signal;
A control element having a light receiving element for receiving an optical signal from the light emitting element and controlling on / off of the semiconductor switch in accordance with an output of the light receiving element;
A light-transmitting resin that is resin-sealed in a state in which the light-receiving element and the light-emitting element included in the control element are optically coupled, and
The control element is disposed on a land branched from the signal transmission line,
A semiconductor relay module, wherein a low-pass filter is inserted between the signal transmission line and the land.
前記信号伝送線路は、各ＭＯＳＦＥＴが配置されて各ＭＯＳＦＥＴのドレイン電極にそれぞれ電気的に接続される第１及び第２の導体パターンと、第１及び第２の導体パターンの間に配置されて各ＭＯＳＦＥＴのソース電極が共通接続される第３の導体パターンとを有し、
前記制御素子は、前記第３の導体パターンから分岐された前記ランド上に配置されるとともに、出力電極が各ＭＯＳＦＥＴのゲート電極に金属細線を介して電気的に接続され、各ＭＯＳＦＥＴのゲート−ソース電極間に制御電圧を印加することで各ＭＯＳＦＥＴのドレイン−ソース電極間のインピーダンスを変化させており、
前記ランドと前記第３の導体パターンとの間に前記低域通過フィルタが挿入されたことを特徴とする請求項１記載の半導体リレーモジュール。 The semiconductor switch is composed of a pair of MOSFETs whose source electrodes are electrically connected to each other,
The signal transmission line is disposed between the first and second conductor patterns and the first and second conductor patterns in which each MOSFET is disposed and electrically connected to the drain electrode of each MOSFET, respectively. A third conductor pattern commonly connected to the source electrodes of the MOSFETs,
The control element is disposed on the land branched from the third conductor pattern, and an output electrode is electrically connected to a gate electrode of each MOSFET through a thin metal wire, and a gate-source of each MOSFET The impedance between the drain and source electrodes of each MOSFET is changed by applying a control voltage between the electrodes,
2. The semiconductor relay module according to claim 1, wherein the low-pass filter is inserted between the land and the third conductor pattern.
前記信号伝送線路は、前記一対のＭＯＳＦＥＴが信号の伝送方向に沿って配置され、各ＭＯＳＦＥＴのドレイン電極に電気的に接続される第１の導体パターンと、前記伝送方向において第１の導体パターンの両側にそれぞれ配置され、それぞれ対応するＭＯＳＦＥＴのソース電極に電気的に接続される第２及び第３の導体パターンとを有し、
前記制御素子は、前記第２及び第３の導体パターンから分岐された前記ランド上に配置されるとともに、出力電極が各ＭＯＳＦＥＴのゲート電極に金属細線を介して電気的に接続され、各ＭＯＳＦＥＴのゲート−ソース電極間に制御電圧を印加することで各ＭＯＳＦＥＴのドレイン−ソース電極間のインピーダンスを変化させており、
第２及び第３の導体パターンと前記ランドとの間にそれぞれ前記低域通過フィルタが挿入されたことを特徴とする請求項１記載の半導体リレーモジュール。 The semiconductor switch comprises a pair of MOSFETs whose drain electrodes are electrically connected to each other,
The signal transmission line includes a first conductor pattern in which the pair of MOSFETs are arranged along a signal transmission direction and electrically connected to a drain electrode of each MOSFET, and a first conductor pattern in the transmission direction. Second and third conductor patterns respectively disposed on both sides and electrically connected to the corresponding source electrode of the MOSFET,
The control element is disposed on the land branched from the second and third conductor patterns, and the output electrode is electrically connected to the gate electrode of each MOSFET via a thin metal wire. The impedance between the drain and source electrodes of each MOSFET is changed by applying a control voltage between the gate and source electrodes,
2. The semiconductor relay module according to claim 1, wherein the low-pass filter is inserted between the second and third conductor patterns and the land.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009196067A JP2011004381A (en) | 2009-05-21 | 2009-08-26 | Semiconductor relay module |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009123401 | 2009-05-21 | ||
| JP2009196067A JP2011004381A (en) | 2009-05-21 | 2009-08-26 | Semiconductor relay module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011004381A true JP2011004381A (en) | 2011-01-06 |
Family
ID=43561903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009196067A Withdrawn JP2011004381A (en) | 2009-05-21 | 2009-08-26 | Semiconductor relay module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011004381A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021114325A (en) * | 2017-03-31 | 2021-08-05 | ラピスセミコンダクタ株式会社 | Semiconductor device, battery monitoring system, and reference voltage generation method |
-
2009
- 2009-08-26 JP JP2009196067A patent/JP2011004381A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021114325A (en) * | 2017-03-31 | 2021-08-05 | ラピスセミコンダクタ株式会社 | Semiconductor device, battery monitoring system, and reference voltage generation method |
| JP7104208B2 (en) | 2017-03-31 | 2022-07-20 | ラピスセミコンダクタ株式会社 | Semiconductor devices, battery monitoring systems, and reference voltage generation methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5881752B2 (en) | Transistor outline housing and manufacturing method thereof | |
| JP2007165621A (en) | Optical coupling device | |
| JP2007286454A (en) | Substrate mounted with optical semiconductor device, and optical transmission module | |
| US9979506B2 (en) | Transmitter optical module implemented with a plurality of signal sources | |
| JP2010088299A (en) | Semiconductor device | |
| US10068883B2 (en) | Optical coupling device | |
| US20120199851A1 (en) | Semiconductor relay | |
| JP2009152472A (en) | Optical transmission module | |
| CN106058634A (en) | Optical device package and optical device apparatus | |
| CN114665378A (en) | Optical module | |
| KR20050042724A (en) | Semiconductor apparatus | |
| JP5027680B2 (en) | Semiconductor relay module | |
| JP2008117962A (en) | Semiconductor relay | |
| JP4828103B2 (en) | Optical transceiver module | |
| JP2011004381A (en) | Semiconductor relay module | |
| KR20170052483A (en) | inter-chip power connection in multi-chip system, power distribution network, and method of mitigating power noise | |
| CN111403542A (en) | Optical coupling device and mounting member thereof | |
| JP2007266493A (en) | Laser module | |
| JP2011238687A (en) | Circuit device and semiconductor device | |
| JP2006049766A (en) | Semiconductor relay device | |
| JP2005123894A (en) | High frequency multichip module board | |
| CN114556724B (en) | Optical semiconductor device | |
| CN113169435B (en) | Coupler module | |
| CN117375598A (en) | Semiconductor relay | |
| KR20150095150A (en) | Vertical pin diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120118 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20121106 |