JP2010527094A - Data reading apparatus and method - Google Patents
Data reading apparatus and method Download PDFInfo
- Publication number
- JP2010527094A JP2010527094A JP2010508281A JP2010508281A JP2010527094A JP 2010527094 A JP2010527094 A JP 2010527094A JP 2010508281 A JP2010508281 A JP 2010508281A JP 2010508281 A JP2010508281 A JP 2010508281A JP 2010527094 A JP2010527094 A JP 2010527094A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory cell
- voltage
- boundary
- data reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
Abstract
【課題】フラッシュメモリセルのデータを示すステート間の信頼性が低下する電圧領域を設定し、フラッシュメモリセルの閾値電圧が信頼性が低下する電圧領域に位置した場合、判定不可能値として出力するデータ読み取り方法を提供する。
【解決手段】データ読取装置およびその方法を開示する。本発明の一実施形態に係るデータ読み取り方法は、メモリセルの閾値電圧と第１境界電圧を比較するステップと、閾値電圧と第１境界電圧よりも高い電圧レベルを有する第２境界電圧を比較するステップと、閾値電圧、第１境界電圧、および第２境界電圧の間の比較に基づいてメモリセルのデータを読み取るステップとを含むことを特徴とする。
【選択図】図６When a voltage region where reliability between states indicating data of a flash memory cell is reduced is set, and a threshold voltage of the flash memory cell is located in a voltage region where reliability is lowered, the value is output as an undecidable value Provide a method for reading data.
A data reader and method are disclosed. A data reading method according to an embodiment of the present invention compares a threshold voltage of a memory cell with a first boundary voltage, and compares a threshold voltage with a second boundary voltage having a voltage level higher than the first boundary voltage. And reading the data of the memory cell based on a comparison between the threshold voltage, the first boundary voltage, and the second boundary voltage.
[Selection] Figure 6
Description
本発明は、データ読み取りに関し、より詳細には、メモリセルにプログラムされたデータを２つの境界電圧を用いて読み取って復号し、メモリセルのデータを決定するデータ読取装置およびその方法に関する。 The present invention relates to data reading, and more particularly, to a data reading apparatus and method for determining data in a memory cell by reading and decoding data programmed in a memory cell using two boundary voltages.
フラッシュメモリセルは、データをプログラムするとき、フラッシュメモリセルの閾値電圧の大きさをプログラムするデータに適合するように調節する。すなわち、フラッシュメモリセルの閾値電圧の大きさがフラッシュメモリセルにプログラムされたデータを意味する。
フラッシュメモリセルにプログラムされたデータを読み取るためには、フラッシュメモリセルの閾値電圧と予め設定された１つ以上の基準電圧、すなわち、リードレベルとを比べてフラッシュメモリセルのデータを読み取る。例えば、フラッシュメモリセルがＳＬＣ（ｓｉｎｇｌｅ ｌｅｖｅｌ ｃｅｌｌ）方式で動作して基準電圧がＡであると仮定し、読み取られたフラッシュメモリセルの閾値電圧が基準電圧Ａよりも小さければ、フラッシュメモリセルにプログラムされたデータを１として読み取り、読み取られたフラッシュメモリセルの閾値電圧が基準電圧Ａよりも大きければ、フラッシュメモリセルにプログラムされたデータを０として読み取る。
When a flash memory cell is programmed with data, the flash memory cell threshold voltage magnitude is adjusted to match the data to be programmed. That is, the magnitude of the threshold voltage of the flash memory cell means data programmed in the flash memory cell.
In order to read the data programmed in the flash memory cell, the flash memory cell data is read by comparing the threshold voltage of the flash memory cell with one or more preset reference voltages, that is, the read level. For example, assuming that a flash memory cell operates in an SLC (single level cell) system and the reference voltage is A, and the threshold voltage of the read flash memory cell is smaller than the reference voltage A, the flash memory cell is programmed. If the threshold voltage of the read flash memory cell is higher than the reference voltage A, the data programmed in the flash memory cell is read as 0.
しかしながら、データがプログラムされたフラッシュメモリセルの閾値電圧は、チャージロス（ｃｈａｒｇｅ ｌｏｓｓ）およびフローティングポリカップリング（ｆｌｏａｔｉｎｇ ｐｏｌｙ ｃｏｕｐｌｉｎｇ）などのような様々な要因によって他のレベルの閾値電圧に変わるようになるが、フラッシュメモリセルの閾値電圧が基準電圧付近まで変わる場合、読み取られたフラッシュメモリセルのデータに対する信頼度が低下するようになる。 However, the threshold voltage of flash memory cells programmed with data may be changed to other levels of threshold voltages due to various factors such as charge loss and floating poly coupling. However, when the threshold voltage of the flash memory cell changes to near the reference voltage, the reliability of the read data in the flash memory cell is lowered.
すなわち、基準電圧付近の閾値電圧を有するメモリフラッシュセルでは、「プログラムされたデータが１であるが読み取られたデータは０である場合」、あるいは「プログラムされたデータが０であるが読み取られたデータは１である場合」が発生し、基準電圧付近で多くのエラーが発生するようになる。 That is, in a memory flash cell having a threshold voltage near the reference voltage, “when programmed data is 1 but read data is 0”, or “programmed data is 0 but read. When data is “1” occurs, many errors occur near the reference voltage.
本発明は、上述したような従来技術の問題点を解決するために案出されたものであって、フラッシュメモリセルのデータを示すステート間の信頼性が低下する電圧領域を設定し、フラッシュメモリセルの閾値電圧が信頼性が低下する電圧領域に位置した場合、判定不可能値として出力するデータ読み取り方法を提供することを目的とする。 The present invention has been devised in order to solve the above-described problems of the prior art, and sets a voltage region in which reliability between states indicating data of a flash memory cell is reduced, and the flash memory. An object of the present invention is to provide a data reading method for outputting a value that cannot be determined when a threshold voltage of a cell is located in a voltage region where reliability is lowered.
また、本発明は、データ読み取り方法によって読み取られたフラッシュメモリセルのデータを復号して判定不可能値が含まれたメモリセルのデータを決定することにより、読み取られたメモリセルのデータに対する信頼性を高めることを目的とする。
さらに、本発明は、フラッシュメモリセルの閾値電圧が変わって判定不可能値が出力されても、復号過程を介して信頼性が高いデータとして決定することを目的とする。
In addition, the present invention decodes the data of the flash memory cell read by the data reading method to determine the data of the memory cell containing the indeterminate value, thereby improving the reliability of the data of the read memory cell. The purpose is to increase.
It is another object of the present invention to determine data having high reliability through a decoding process even if a threshold voltage of a flash memory cell changes and an undecidable value is output.
上述した目的を達成し、従来技術の問題点を解決するために、本発明の一実施形態に係るデータ読み取り方法は、メモリセルの閾値電圧と第１境界電圧とを比較するステップと、前記閾値電圧と前記第１境界電圧よりも高い電圧レベルを有する第２境界電圧とを比較するステップと、前記閾値電圧と前記第１境界電圧との比較結果および前記閾値電圧と前記第２境界電圧との比較結果に基づいて前記メモリセルのデータを判定するステップとを含む。 In order to achieve the above object and solve the problems of the prior art, a data reading method according to an embodiment of the present invention includes a step of comparing a threshold voltage of a memory cell with a first boundary voltage, and the threshold value. Comparing a voltage with a second boundary voltage having a voltage level higher than the first boundary voltage, a comparison result between the threshold voltage and the first boundary voltage, and the threshold voltage and the second boundary voltage Determining data of the memory cell based on a comparison result.
このとき、前記メモリセルのデータを判定するステップは、前記閾値電圧が前記第１境界電圧および前記第２境界電圧の間の電圧であれば、前記メモリセルのデータを予め設定された判定不可能値として判定することができる。
このとき、前記メモリセルは、ＭＬＣ（ｍｕｌｔｉ ｌｅｖｅｌ ｃｅｌｌ）方式のメモリセルであるか、ＳＬＣ方式のメモリセルとすることができる。
At this time, in the step of determining the data of the memory cell, if the threshold voltage is a voltage between the first boundary voltage and the second boundary voltage, the data of the memory cell cannot be determined in advance. It can be determined as a value.
At this time, the memory cell may be an MLC (multi level cell) type memory cell or an SLC type memory cell.
このとき、前記第１境界電圧および前記第２境界電圧は、前記メモリセルにプログラムされたデータを区分する境界領域間の予め決定された２つの電圧とすることができる。
このとき、前記データ読み取り方法は、判定された複数のメモリセルのデータを復号するステップと、前記復号によって前記メモリセルにプログラムされたデータを決定するステップとをさらに含むことができる。
At this time, the first boundary voltage and the second boundary voltage may be two predetermined voltages between boundary regions that partition data programmed in the memory cell.
At this time, the data reading method may further include a step of decoding data of the determined plurality of memory cells and a step of determining data programmed in the memory cells by the decoding.
このとき、前記復号するステップは、前記メモリセルのデータを用いて距離復号を実行することができる。
このとき、前記復号するステップは、前記メモリセルのデータを用いてシンドロームを計算し、前記計算されたシンドロームを用いて復号を実行することができる。
At this time, the decoding step may perform distance decoding using data of the memory cell.
At this time, the decoding step may calculate a syndrome using the data of the memory cell and perform decoding using the calculated syndrome.
本発明の一実施形態に係るデータ読取装置は、メモリセルと、前記メモリセルの閾値電圧と第１境界電圧および前記第１境界電圧よりも高い電圧レベルを有する第２境界電圧とを比較し、比較結果による結果値を生成する電圧比較部と、前記電圧比較部から入力された前記結果値に基づいて前記メモリセルのデータを判定するデータ読取部とを備える。 A data reader according to an embodiment of the present invention compares a memory cell, a threshold voltage of the memory cell, a first boundary voltage, and a second boundary voltage having a voltage level higher than the first boundary voltage, A voltage comparison unit that generates a result value based on the comparison result; and a data reading unit that determines data of the memory cell based on the result value input from the voltage comparison unit.
このとき、前記データ読取装置は、前記データ読取部によって判定された複数のメモリセルのデータが入力されて復号する復号部と、前記復号部によって復号された前記メモリセルのデータが入力され、前記復号されたメモリセルのデータによって前記メモリセルにプログラムされたデータを決定するデータ決定部とをさらに備えることができる。 At this time, the data reading device receives the data of the plurality of memory cells determined by the data reading unit and decodes the data, and receives the data of the memory cell decoded by the decoding unit, And a data determining unit that determines data programmed in the memory cell according to the decoded data of the memory cell.
以下、本発明に係る好ましい実施形態について、添付の図面を参照しながら詳細に説明する。
図１は、本発明の一実施形態に係るデータ読取装置に対する構成ブロック図である。
図１に示すように、データ読取装置は、電圧比較部１２０と、データ読取部１３０とを備える。
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a block diagram showing a configuration of a data reading apparatus according to an embodiment of the present invention.
As shown in FIG. 1, the data reading apparatus includes a
電圧比較部１２０は、メモリセル１１０の閾値電圧と第１境界電圧および第１境界電圧よりも高い電圧レベルを有する第２境界電圧とを比較して結果値を生成する。
このとき、第１境界電圧および第２境界電圧は、メモリセルにプログラムされたデータ（０または１）を示すステート間のプログラムされたデータを区分する境界領域に含まれた、予め決定された２つの電圧とすることができる。ここで、プログラムされたデータを区分する境界領域は、データを読み取るときに読み取ったデータを信頼することができない領域であり、プログラムされたデータを区分する境界領域は、少なくとも１つ以上となる。すなわち、メモリセルがＳＬＣ方式で動作する場合には、プログラムされたデータを区分する境界領域は１つとなり、メモリセルがＭＬＣ方式で動作する場合には、プログラムされたデータを区分する境界領域は２つ以上となる。
The
At this time, the first boundary voltage and the second boundary voltage are predetermined 2 included in a boundary region that partitions programmed data between states indicating data (0 or 1) programmed in the memory cell. Can be one voltage. Here, the boundary area for dividing the programmed data is an area in which the read data cannot be trusted when reading the data, and at least one boundary area for dividing the programmed data is present. That is, when the memory cell operates in the SLC method, there is one boundary region for partitioning the programmed data. When the memory cell operates in the MLC method, the boundary region for partitioning the programmed data is Two or more.
ここで、第１境界電圧および第２境界電圧は、メモリセルからデータを読み取るとき、読み取ったデータを信頼することができない境界領域の最小電圧および最大電圧となる。
このとき、境界領域は、状況によって異なることがあるが、チャージロスおよびフローティングポリカップリングなどによる影響を考慮して設定することができる。
Here, when reading data from the memory cell, the first boundary voltage and the second boundary voltage are the minimum voltage and the maximum voltage in the boundary region where the read data cannot be trusted.
At this time, the boundary region may differ depending on the situation, but can be set in consideration of the influence of charge loss and floating polycoupling.
このとき、メモリセル１１０は、フラッシュメモリセルとすることができ、ＮＡＮＤフラッシュメモリセルまたはＮＯＲフラッシュメモリセルとすることができる。
このとき、メモリセル１１０は、ＭＬＣ方式のメモリセルであるか、ＳＬＣ方式のメモリセルとすることができる。
At this time, the
At this time, the
データ読取部１３０は、電圧比較部１２０から生成された結果値が入力され、この入力された結果値に基づいてメモリセルのデータを判定する。すなわち、データ読取部１３０は、結果値に基づいてメモリセルのデータを読み取る。
このとき、データ読取部１３０は、メモリセル１１０の閾値電圧が第１境界電圧および第２境界電圧の間の電圧であれば、メモリセルのデータを判定不可能値として判定することができる。すなわち、データ読取部１３０は、電圧比較部１２０から入力された結果値が、メモリセルの閾値電圧が第１境界電圧および第２境界電圧の間の電圧を示す結果値であれば、メモリセルのデータを０として確信したり１として確信することができないため、０または１ではない特定値として判定する。
The
At this time, if the threshold voltage of the
ここで、データ読取部１３０によって読み取られたメモリセルのデータが判定不可能値として読み取られた場合、判定不可能値は、本発明に係る復号過程を介して正確なデータとして決定される。
図２は、本発明に係るデータ読取装置を説明するための一例を示す図である。
Here, when the data of the memory cell read by the
FIG. 2 is a diagram showing an example for explaining a data reading apparatus according to the present invention.
ここで、図２は、４レベルで動作するメモリセルのＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）データとＬＳＢ（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）データのうち、ＬＳＢデータを示すものである。
図２に示すように、メモリセルのＬＳＢデータ０と１を区分する境界領域間の２つの境界電圧を用いてメモリセルのＬＳＢデータを読み取る。
Here, FIG. 2 shows LSB data among MSB (most significant bit) data and LSB (least significant bit) data of memory cells operating at four levels.
As shown in FIG. 2, the LSB data of the memory cell is read using two boundary voltages between the boundary regions that divide the
すなわち、メモリセルのデータ１１と１０の間であるメモリセルのＬＳＢデータ１と０の間の第１境界電圧ＶSEN_1Aおよび第２境界電圧ＶSEN_1B、またはメモリセルのデータ００と０１の間であるメモリセルのＬＳＢデータ０と１の間の第１境界電圧ＶSEN_3Aおよび第２境界電圧ＶSEN_3Bを用いてメモリセルのＬＳＢデータを読み取る。
That is, the first boundary voltage V SEN — 1A and the second boundary voltage V SEN — 1B between the
例えば、ＬＳＢデータを読み取るためのメモリセルの閾値電圧がＶSEN_1Aよりも小さいかＶSEN_3Bよりも大きい場合には、ＬＢＳデータを１として読み取り、メモリセルの閾値電圧がＶSEN_1BとＶSEN_3Aの間の電圧である場合には、ＬＳＢデータを０として読み取る。
一方、メモリセルの閾値電圧がＶSEN_1AとＶSEN_1Bの間の電圧であるか、ＶSEN_3AとＶSEN_3Bの間の電圧である場合には、ＬＳＢデータを０または１ではない特定値として読み取る。
For example, if the threshold voltage of the memory cell for reading LSB data is larger than the small or V SEN_3B than V SEN_1A reads LBS data as 1, the threshold voltage of the memory cell is between V SEN_1B and V SEN_3A If it is a voltage, the LSB data is read as 0.
On the other hand, when the threshold voltage of the memory cell is a voltage between V SEN — 1A and V SEN — 1B or a voltage between V SEN — 3A and V SEN — 3B , the LSB data is read as a specific value other than 0 or 1.
すなわち、本発明は、メモリセルがチャージロスまたはフローティングポリカップリングなどによってメモリセルにプログラムされた閾値電圧が変わるようになり、メモリセルのデータを０または１として正確に読み取ることができない場合には、判定不可能な値として読み取り、判定不可能な値を復号過程を介して０または１として決定する。 That is, according to the present invention, when the threshold voltage programmed in the memory cell changes due to charge loss or floating polycoupling, and the data of the memory cell cannot be accurately read as 0 or 1. , Read as an undecidable value, and determine the undecidable value as 0 or 1 through the decoding process.
図３は、本発明の他の一実施形態に係るデータ読取装置に対する構成ブロック図である。
図３に示すように、データ読取装置は、電圧比較部３２０と、データ読取部３３０と、復号部３４０と、データ決定部３５０とを備える。
電圧比較部３２０は、メモリ３１０を構成するメモリセルそれぞれの閾値電圧と第１境界電圧および第１境界電圧よりも高い電圧レベルを有する第２境界電圧とを比較して結果値を生成する。
FIG. 3 is a block diagram showing a configuration of a data reading apparatus according to another embodiment of the present invention.
As shown in FIG. 3, the data reading device includes a
The
このとき、第１境界電圧および第２境界電圧は、メモリセルそれぞれにプログラムされたデータそれぞれを区分する境界領域間の予め決定された２つの電圧とすることができる。
ここで、第１境界電圧および第２境界電圧は、メモリセルからデータを読み取るとき、読み取られたデータを信頼することができない境界領域の最小電圧および最大電圧となる。
At this time, the first boundary voltage and the second boundary voltage can be two predetermined voltages between the boundary regions dividing each data programmed in each memory cell.
Here, when reading data from the memory cell, the first boundary voltage and the second boundary voltage are the minimum voltage and the maximum voltage in the boundary region where the read data cannot be trusted.
このとき、メモリセルは、フラッシュメモリセルとすることができ、ＮＡＮＤフラッシュメモリセルまたはＮＯＲフラッシュメモリセルとすることができる。
このとき、メモリセルは、ＭＬＣ方式のメモリセルであるか、ＳＬＣ方式のメモリセルとすることができる。
At this time, the memory cell can be a flash memory cell, and can be a NAND flash memory cell or a NOR flash memory cell.
At this time, the memory cell may be an MLC memory cell or an SLC memory cell.
データ読取部３３０は、電圧比較部３２０から生成された結果値が入力され、この入力された結果値に基づいてメモリセルのデータを判定する。
このとき、データ読取部３３０は、結果値が、メモリセルの閾値電圧が第１境界電圧および第２境界電圧の間の電圧に相応する結果値であれば、メモリセルのデータを判定不可能値として判定することができる。すなわち、データ読取部３３０は、信頼することができないメモリセルのデータに対しては、０または１ではない特定値として判定する。
The
At this time, if the result value is the result value corresponding to the threshold voltage of the memory cell corresponding to the voltage between the first boundary voltage and the second boundary voltage, the
復号部３４０は、データ読取部３３０によって判定されたメモリセルのデータを復号する。
このとき、復号部３４０は、データ読取部３３０によって判定されたメモリセルのデータのうち、判定不可能値のデータを除いたデータを用いて距離復号を実行することができる。
The
At this time, the
このとき、復号部３４０は、データ読取部３３０によって判定されたメモリセルのデータのうち、判定不可能値のデータに対する各場合を考慮したシンドローム計算を用いて復号を実行することができる。
データ決定部３５０は、復号部３４０による復号結果を用いてメモリセルにプログラムされたデータを決定する。
At this time, the
The
このとき、データ決定部３５０は、復号部３４０が距離復号によって復号を実行する場合、距離復号によって計算された距離に基づいてメモリセルにプログラムされたデータを決定することができる。
距離復号を用いたデータ決定過程に対する一例を図４を参照しながら説明すれば、次のとおりとなる。
At this time, when the
An example of the data determination process using distance decoding will be described with reference to FIG.
図４は、メモリセルにプログラムされるコードワードとしてハミングコードが用いられ、メモリセルから読み取られたコードワードが「１０１０ＸＸ１」である場合、可能なプログラムコードワードと読み取られたコードワードの距離を示すものである。
ここで、Ｘは、判定不可能値を意味する。
FIG. 4 shows the distance between a possible program code word and the read code word when a Hamming code is used as the code word programmed into the memory cell and the code word read from the memory cell is “1010XX1”. Is.
Here, X means an undecidable value.
図４に示すように、復号部３４０は、ハミングコードに対する可能なプログラムコードワードと読み取られたコードワード「１０１０ＸＸ１」との距離計算を判定不可能値に該当する位置のデータを除いて実行する。
すなわち、読み取られたコードワードで判定不可能値に該当する位置のデータを除いた残りの位置のデータのみを用いた距離計算により、読み取られたコードワードと可能なプログラムコードワードの間の距離を計算する。例えば、２番目の可能なプログラムコードワード４１０「１０１０００１」と読み取られたコードワード「１０１０ＸＸ１」との距離を計算すれば、読み取られたコードワードから判定不可能値を除いた残りのデータが２番目の可能なプログラムコードワードのデータと同じであるため、距離は０となる。また、３番目の可能なプログラムコードワード「１１１００１０」と読み取られたコードワード「１０１０ＸＸ１」との距離を計算すれば、読み取られたコードワードから判定不可能値を除いた残りのデータのうち、左側２番目ビットと右側１番目ビットが３番目の可能なプログラムコードワードデータと異なるため、距離は２となる。
As illustrated in FIG. 4, the
That is, the distance between the read code word and the possible program code word is calculated by the distance calculation using only the data of the remaining position excluding the data of the position corresponding to the undecidable value in the read code word. calculate. For example, if the distance between the second possible
このような距離計算過程を介して読み取られたコードワードと可能なプログラムコードワードとの間の距離が計算されれば、データ決定部３５０は、計算された距離のうち最も小さい値を有するコードワードを検出し、この検出されたコードワードをプログラムコードワードとして決定する。すなわち、図４で計算された距離が０であるコードワード「１０１０００１」をプログラムコードワードとして決定する。この場合、読み取られたコードワードの判定不可能値がすべて０となり、メモリセルに格納されたデータを「１０１０００１」として決定するようになる。
If the distance between the codeword read through the distance calculation process and the possible program codeword is calculated, the
このとき、データ決定部３５０は、復号部３４０がシンドローム計算を用いて復号を実行する場合、計算されたシンドロームに基づいてメモリセルにプログラムされたデータを決定することができる。
シンドローム計算による復号によってデータ決定過程に対する一例を図５を参照しながら説明すれば、次のとおりとなる。
At this time, when the
An example of the data determination process by decoding by syndrome calculation will be described with reference to FIG.
図５は、メモリセルにプログラムされるコードワードとしてハミングコードが用いられ、メモリセルから読み取られたコードワードが「１０１０Ｘ1Ｘ2１」である場合のシンドロームを示すものである。
ここで、Ｘ1およびＸ2は、判定不可能値を意味する。
図５に示すように、復号部３４０は、読み取られたコードワード「１０１０Ｘ1Ｘ2１」に対するシンドローム計算を実行する。ここで、読み取られたコードワードに対するシンドローム計算過程は、当技術分野において通常の知識を有する当業者において自明であるため、これに関する説明は省略する。
FIG. 5 shows a syndrome when a Hamming code is used as a code word programmed in a memory cell and the code word read from the memory cell is “1010X 1 X 2 1”.
Here, X 1 and X 2 mean undecidable values.
As illustrated in FIG. 5, the
シンドローム計算によるシンドロームｓは、「Ｘ1［０１１］＋Ｘ2［１１１］」となる。
復号部３４０によって計算されたシンドロームｓは、判定不可能値Ｘ1およびＸ2の可能な値００、０１、１０、および１１それぞれに対するシンドロームは、０００、１１１、０１１、および１００となる。
The syndrome s by the syndrome calculation is “X 1 [011] + X 2 [111]”.
The syndrome s calculated by the
データ決定部３５０は、復号部３４０によって計算されたシンドロームに基づいてエラーパターンｅを確認し、読み取られたコードワードおよびエラーパターンに基づいてメモリセルにプログラムされたコードワードを決定する。すなわち、データ決定部３５０は、判定不可能値それぞれに対応する読み取られたコードワードおよびエラーパターンに基づいて可能なプログラムコードワードｃｐを計算し、この計算された可能なプログラムコードワードのうち頻度数が最も高い可能なプログラムコードワードである「１０１０００１」をプログラムコードワードとして決定し、メモリセルに格納されたデータを「１０１０００１」として決定する。
The
図６は、本発明の一実施形態に係るデータ読み取り方法に対するフローチャートである。
図６に示すように、データ読み取り方法は、メモリセルの閾値電圧と第１境界電圧および第１境界電圧よりも高い電圧レベルを有する第２境界電圧を比較する（Ｓ６１０）。
FIG. 6 is a flowchart for a data reading method according to an embodiment of the present invention.
As shown in FIG. 6, the data reading method compares the threshold voltage of the memory cell with the first boundary voltage and the second boundary voltage having a voltage level higher than the first boundary voltage (S610).
このとき、第１境界電圧および第２境界電圧は、メモリセルにプログラムすることができるデータである０または１を区分する境界領域間の予め決定された２つの電圧とすることができる。
ここで、プログラムされたデータを区分する境界領域の数は、メモリセルの動作方式によって異なることがある。例えば、メモリセルがＳＬＣ方式で動作する場合には、プログラムされたデータを区分する境界領域は１つとなり、メモリセルがＭＬＣ方式で動作する場合には、プログラムされたデータを区分する境界領域は２つ以上となる。
At this time, the first boundary voltage and the second boundary voltage can be two predetermined voltages between the boundary regions dividing 0 or 1, which is data that can be programmed into the memory cell.
Here, the number of boundary regions for dividing the programmed data may vary depending on the operation method of the memory cell. For example, when the memory cell operates in the SLC method, there is one boundary region for partitioning the programmed data. When the memory cell operates in the MLC method, the boundary region for partitioning the programmed data is Two or more.
ここで、第１境界電圧および第２境界電圧は、メモリセルにプログラムされたデータを０として判断する領域およびプログラムされたデータを１として判断する領域の間でデータを読み取るとき、読み取られたデータを信頼することができない境界領域の最小電圧および最大電圧となる。
このとき、境界領域は、状況によって異なることがあるが、チャージロスおよびフローティングポリカップリングなどによる影響を考慮して設定することができる。
Here, the first boundary voltage and the second boundary voltage are the data read when the data is read between the area where the data programmed in the memory cell is determined as 0 and the area where the programmed data is determined as 1. The minimum voltage and the maximum voltage of the boundary region that cannot be trusted.
At this time, the boundary region may differ depending on the situation, but can be set in consideration of the influence of charge loss and floating polycoupling.
このとき、メモリセルは、フラッシュメモリセルとすることができ、好ましくは、ＮＡＮＤフラッシュメモリセルまたはＮＯＲフラッシュメモリセルとすることができる。
このとき、メモリセルは、ＭＬＣ方式のメモリセルであるか、ＳＬＣ方式のメモリセルとすることができる。
At this time, the memory cell can be a flash memory cell, preferably a NAND flash memory cell or a NOR flash memory cell.
At this time, the memory cell may be an MLC memory cell or an SLC memory cell.
メモリセルの閾値電圧が第１境界電圧および第２境界電圧の間に位置するか否かを判断し（Ｓ６２０）、判断の結果、閾値電圧が第１境界電圧および第２境界電圧の間に位置すれば、メモリセルのデータを判定不可能値として読み取る（Ｓ６３０）。
一方、ステップＳ６２０の判断の結果、閾値電圧が第１境界電圧および第２境界電圧の間に位置しなければ、メモリセルのデータを該当の閾値電圧が位置した電圧領域に設定されたデータとして読み取る（Ｓ６４０）。例えば、図２に示すように、閾値電圧がＶSEN_1Aよりも小さいかＶSEN_3Bよりも大きい場合には、メモリセルのＬＳＢデータを１として読み取る。
It is determined whether the threshold voltage of the memory cell is located between the first boundary voltage and the second boundary voltage (S620). As a result of the determination, the threshold voltage is positioned between the first boundary voltage and the second boundary voltage. Then, the data in the memory cell is read as an undecidable value (S630).
On the other hand, if the threshold voltage is not located between the first boundary voltage and the second boundary voltage as a result of the determination in step S620, the data of the memory cell is read as data set in the voltage region where the corresponding threshold voltage is located. (S640). For example, as shown in FIG. 2, if the threshold voltage is greater than the smaller or V SEN_3B than V SEN_1A reads the LSB data of the memory cells as one.
図７は、本発明の他の一実施形態に係るデータ読み取り方法に対するフローチャートである。
図７に示すように、データ読み取り方法は、メモリを構成するメモリセルそれぞれの閾値電圧と第１境界電圧および第１境界電圧よりも高い電圧レベルを有する第２境界電圧を比較する（Ｓ７１０）。
FIG. 7 is a flowchart illustrating a data reading method according to another embodiment of the present invention.
As shown in FIG. 7, the data reading method compares the threshold voltage of each memory cell constituting the memory with the first boundary voltage and the second boundary voltage having a voltage level higher than the first boundary voltage (S710).
このとき、第１境界電圧および第２境界電圧は、メモリセルそれぞれにプログラムされたデータそれぞれを区分する境界領域の間の予め決定された２つの電圧とすることができる。
ここで、第１境界電圧および第２境界電圧は、メモリセルにプログラムされたデータを０として判断する領域およびプログラムされたデータを１として判断する領域の間でデータを読み取るとき、読み取られたデータを信頼することができない境界領域の最小電圧および最大電圧となる。
At this time, the first boundary voltage and the second boundary voltage may be two predetermined voltages between the boundary regions dividing the data programmed in each memory cell.
Here, the first boundary voltage and the second boundary voltage are the data read when the data is read between the area where the data programmed in the memory cell is determined as 0 and the area where the programmed data is determined as 1. The minimum voltage and the maximum voltage of the boundary region that cannot be trusted.
このとき、メモリセルは、フラッシュメモリセルとすることができ、好ましくは、ＮＡＮＤフラッシュメモリセルまたはＮＯＲフラッシュメモリセルとすることができる。
このとき、メモリセルは、ＭＬＣ方式のメモリセルであるか、ＳＬＣ方式のメモリセルとすることができる。
At this time, the memory cell can be a flash memory cell, preferably a NAND flash memory cell or a NOR flash memory cell.
At this time, the memory cell may be an MLC memory cell or an SLC memory cell.
メモリセルの閾値電圧が第１境界電圧および第２境界電圧の間に位置するか否かを判断し（Ｓ７２０）、メモリセルそれぞれに対する判断の結果、メモリセルの閾値電圧が第１境界電圧および第２境界電圧の間に位置すれば、該当のメモリセルのデータを判定不可能値として読み取る（Ｓ７３０）。
一方、メモリセルそれぞれに対するステップＳ７２０の判断の結果、メモリセルの閾値電圧が第１境界電圧および第２境界電圧の間に位置しなければ、該当のメモリセルのデータを該当のメモリセルの閾値電圧が位置した電圧領域として設定されたデータとして読み取る（Ｓ７４０）。
It is determined whether the threshold voltage of the memory cell is located between the first boundary voltage and the second boundary voltage (S720). As a result of the determination for each memory cell, the threshold voltage of the memory cell is changed to the first boundary voltage and the first boundary voltage. If it is located between the two boundary voltages, the data in the corresponding memory cell is read as an undecidable value (S730).
On the other hand, if the threshold voltage of the memory cell is not located between the first boundary voltage and the second boundary voltage as a result of the determination in step S720 for each memory cell, the data of the corresponding memory cell is converted to the threshold voltage of the corresponding memory cell. Is read as data set as a voltage region in which S is located (S740).
読み取られたメモリセルのデータを復号し、復号過程を介して判定不可能値が含まれたメモリセルのデータを決定する（Ｓ７５０）。
このとき、読み取られたメモリセルのデータは、読み取られたメモリセルのデータのうちから判定不可能値のデータを除いたデータを用いて距離復号を実行することができる。
The read data of the memory cell is decoded, and the data of the memory cell including the undecidable value is determined through the decoding process (S750).
At this time, the data of the read memory cell can be subjected to distance decoding using the data obtained by removing the data that cannot be determined from the read data of the memory cell.
このとき、読み取られたメモリセルのデータは、読み取られたメモリセルのデータのうち判定不可能値のデータに対する各場合を考慮したシンドローム計算を用いて復号を実行することができる。
図８は、図７に示すステップＳ７５０に対する一実施形態を示すフローチャートである。
At this time, the read data of the memory cell can be decoded by using a syndrome calculation in consideration of each case for the undecidable value data among the read data of the memory cell.
FIG. 8 is a flowchart showing an embodiment for step S750 shown in FIG.
図８に示すように、メモリセルのデータを決定するステップは、メモリセルのデータが読み取られたコードワードと予め決定された可能なプログラムコードワードとの距離を計算する（Ｓ８１０）。
このとき、可能なプログラムコードワードは、メモリセルにデータをプログラムするときに用いるコードによって異なることがある。
As shown in FIG. 8, the step of determining the data of the memory cell calculates the distance between the code word from which the data of the memory cell has been read and a predetermined possible program code word (S810).
At this time, possible program code words may differ depending on codes used when data is programmed in the memory cells.
ここで、距離を計算するステップＳ８１０は、読み取られたコードワードに含まれた判定不可能値を除いたデータを用いて実行される。すなわち、読み取られたコードワードが７ビットであり判定不可能値が２ビットである場合、５ビットのデータを用いて可能なプログラムコードワードとの距離を計算する。
計算された距離のうち最も小さい値を有する距離の可能なプログラムコードワードを検出する（Ｓ８２０）。すなわち、可能なプログラムコードワードのうち可能性が最も高いコードワードを検出する。
Here, step S810 for calculating the distance is executed using data excluding the indeterminate value included in the read code word. That is, when the read code word is 7 bits and the undecidable value is 2 bits, the distance from the possible program code word is calculated using 5 bits of data.
A possible program code word having the smallest value among the calculated distances is detected (S820). That is, the most likely code word is detected among possible program code words.
検出された可能なプログラムコードワードをメモリセルに格納されたプログラムコードワードとして決定し、てメモリセルのデータを決定する（Ｓ８３０）。
図９は、図７に示すステップＳ７５０に対する他の一実施形態を示すフローチャートである。
The detected possible program code word is determined as the program code word stored in the memory cell, and the data of the memory cell is determined (S830).
FIG. 9 is a flowchart showing another embodiment for step S750 shown in FIG.
図９に示すように、メモリセルのデータを決定するステップは、メモリセルのデータである読み取られたコードワードに対するシンドロームを計算する（Ｓ９１０）。
計算されたシンドロームに含まれた判定不可能値それぞれの場合に対するシンドロームを検出する（Ｓ９２０）。例えば、受信コードワードに２つの判定不可能値が含まれた場合、４つのシンドロームを検出する。
As shown in FIG. 9, the step of determining the data of the memory cell calculates a syndrome for the read codeword that is the data of the memory cell (S910).
Syndrome is detected for each case of the indeterminate value included in the calculated syndrome (S920). For example, when two undecidable values are included in the received codeword, four syndromes are detected.
検出したシンドロームに基づいて、シンドロームそれぞれに相応するエラーパターンを確認する（Ｓ９３０）。
エラーパターンおよび読み取られたコードワードに基づいて可能なプログラムコードワードを計算する（Ｓ９４０）。例えば、ハミングコードを用いてメモリセルにデータをプログラムした場合、判定不可能値それぞれに０または１を適用した読み取られたコードワードと該当のエラーパターンの加算演算によって可能なプログラムコードワードを計算する。
Based on the detected syndrome, an error pattern corresponding to each syndrome is confirmed (S930).
A possible program code word is calculated based on the error pattern and the read code word (S940). For example, when data is programmed in a memory cell using a Hamming code, a possible code word is calculated by adding a read code word obtained by applying 0 or 1 to each undecidable value and the corresponding error pattern. .
計算された可能なコードワードのうち頻度数が最も高い可能なプログラムコードワードをメモリセルに格納されたプログラムコードワードとして決定し、メモリセルのデータを決定する（Ｓ９５０）。
図１０は、図２と比較するとき、本発明のさらに他の一実施形態によって軟性決定値を追加的に定義する図である。以下、図１０を参照（図１および図２を補助参照）しながら、本発明に係るデータ読取装置のさらに他の一実施形態について説明すれば、次のとおりとなる。
Among the calculated possible code words, the possible program code word having the highest frequency is determined as the program code word stored in the memory cell, and the data of the memory cell is determined (S950).
FIG. 10 is a diagram for additionally defining the softness determination value according to another embodiment of the present invention when compared with FIG. Hereinafter, another embodiment of the data reading apparatus according to the present invention will be described with reference to FIG. 10 (referring to FIGS. 1 and 2 as an auxiliary).
図１および図２に対する説明において、本発明の一実施形態として、データ読取部１３０は、電圧比較部１２０から生成された結果値が入力され、この入力された結果値に基づいてメモリセルのデータを判定し、このとき、メモリセル１１０の閾値電圧が第１境界電圧および第２境界電圧の間の電圧であれば、メモリセルのデータを判定不可能値として判定することができると説明した。
1 and 2, as an embodiment of the present invention, the
ただし、本発明の他の一実施形態として、信頼度に応じて軟性決定値を生成し、必要によって信頼することができない区間に対する追加的なリーディングオペレーション（ｒｅａｄｉｎｇ ｏｐｅｒａｔｉｏｎ）を実行し、より正確な軟性決定値を生成することが可能となる。したがって、データの復号以前のステップでも、信頼することができない区間で読み取られたデータの正確度を高めるプロセスを実行することにより、最終的にメモリセルのデータをより正確に決定することができるという長点がある。 However, as another embodiment of the present invention, a softness determination value is generated according to the reliability, and an additional reading operation is performed on an unreliable interval if necessary. A decision value can be generated. Therefore, it is possible to finally determine the data of the memory cell more accurately by executing the process for increasing the accuracy of the data read in the unreliable interval even in the step before the data decoding. There is a long point.
例えば、メモリセルの閾値電圧がＶSEN_1A（第１境界電圧）とＶSEN_1B（第２境界電圧）の間の電圧である場合があるため、より正確な閾値電圧の位置を把握するために、図１０に示すように、リーディングオペレーションを追加的に実施し、閾値値が第１境界電圧に近似した場合、閾値電圧が第２境界電圧よりも第１境界電圧により近似するという情報が含まれるように、データ読取部１３０は、メモリセルのデータを特定軟性決定値として判定する。
For example, since the threshold voltage of the memory cell may be a voltage between V SEN — 1A (first boundary voltage) and V SEN — 1B (second boundary voltage), in order to grasp the position of the threshold voltage more accurately, FIG. As shown in FIG. 10, when the reading operation is additionally performed and the threshold value approximates to the first boundary voltage, information that the threshold voltage approximates to the first boundary voltage rather than the second boundary voltage is included. The
一方、リーディングオペレーションを追加的に実施し、閾値電圧が第２境界電圧に近似する場合、閾値電圧が第１境界電圧よりも第２境界電圧により近似するという情報が含まれるように、データ読取部１３０は、メモリセルのデータを特定軟性決定値として判定する。
より具体的に、例えば、図１０に示すように、任意のメモリセルのＬＳＢデータが１である軟性決定値が「１１」で設計され、ＬＳＢデータが０であるときの軟性決定値が「００」で設計された場合、メモリセルの閾値電圧が第２境界電圧よりも第１境界電圧により近似する場合、データ読取部１３０は、メモリセルのデータに対する軟性決定値として「１０」を読み取る。一方、メモリセルの閾値電圧が第１境界電圧よりも第２境界電圧により近似する場合、データ読取部１３０は、メモリセルのデータに対する軟性決定値として「０１」を読み取る。
On the other hand, when the reading operation is additionally performed and the threshold voltage approximates to the second boundary voltage, the data reading unit includes information that the threshold voltage approximates to the second boundary voltage rather than the first boundary voltage. 130 determines the data of the memory cell as a specific softness determination value.
More specifically, for example, as shown in FIG. 10, the soft decision value when the LSB data of an arbitrary memory cell is 1 is designed as “11”, and the soft decision value when the LSB data is 0 is “00”. When the threshold voltage of the memory cell is approximated by the first boundary voltage rather than the second boundary voltage, the
したがって、閾値電圧が第１境界電圧と第２境界電圧との間に存在する場合、すなわち、信頼することができない区間に存在する場合にも、閾値電圧がどの境界電圧に近似するかに対する情報を読み取って復号することにより、データの正確度をより高めることができるという本発明に特有の長所がある。
一方、他の第１境界電圧ＶSEN_3Aと第２境界電圧ＶSEN_3Bとに対しても、上述した同じ説明が適用され、これに対する説明を省略しても、当業者であれば上述した説明によって本発明を十分に理解することができるため、重複する説明は省略する。
Therefore, when the threshold voltage exists between the first boundary voltage and the second boundary voltage, that is, when the threshold voltage exists in an unreliable section, information on which boundary voltage the threshold voltage approximates is obtained. There is an advantage unique to the present invention that the accuracy of data can be further improved by reading and decoding.
On the other hand, the same description is applied to the other first boundary voltage V SEN — 3A and the second boundary voltage V SEN — 3B. Since the invention can be fully understood, redundant description is omitted.
図１１は、図２と比べるとき、本発明のさらに他の一実施形態によって軟性決定値を追加的に定義する他の図である。以下、図１１を参照（図１、図２、および図１０を補助参照）しながら、本発明に係るデータ読取装置のさらに他の一実施形態を説明すれば、次のとおりとなる。参考までに、図１１と図１０を比較するとき、図１０は軟性決定値を２ビットで定義したものであり、図１１は軟性決定値を３ビットで定義したものであるため、詳細な説明は省略しても、上述した図１０に対する説明により、当業者であれば本発明を容易に理解することができる。 FIG. 11 is another diagram that additionally defines the softness determination value according to another embodiment of the present invention when compared with FIG. Hereinafter, another embodiment of the data reading apparatus according to the present invention will be described with reference to FIG. 11 (referring to FIGS. 1, 2 and 10 as an auxiliary). For comparison, when FIG. 11 and FIG. 10 are compared, FIG. 10 shows a soft decision value defined by 2 bits, and FIG. 11 shows a soft decision value defined by 3 bits. Even if is omitted, the present invention can be easily understood by those skilled in the art from the above description of FIG.
より具体的に、例えば、図１１に示すように、任意のメモリセルのＬＳＢデータが１であるときの軟性決定値が「１１１」で設計され、ＬＳＢデータが０であるときの軟性決定値が「０００」で設計された場合、メモリセルの閾値電圧が第２境界電圧よりも第１境界電圧により近似した特定範囲に属する場合には、データ読取部１３０は、メモリセルのデータに対する軟性決定値として「１１０」を読み取る。一方、メモリセルの閾値電圧が第１境界電圧よりも第２境界電圧により近似する特定範囲に属する場合には、データ読取部１３０は、メモリセルのデータに対する軟性決定値として「１００」を読み取る。一方、メモリセルの閾値電圧が第１境界電圧と第２境界電圧と同じ程度の特定範囲に属する場合には、データ読取部１３０は、メモリセルのデータに対する軟性決定値として「１０１」を読み取る。
More specifically, for example, as shown in FIG. 11, the softness determination value when the LSB data of an arbitrary memory cell is 1 is designed as “111”, and the softness determination value when the LSB data is 0 is When the memory cell threshold voltage is designed to be “000” and the threshold voltage of the memory cell belongs to a specific range approximated by the first boundary voltage rather than the second boundary voltage, the
以上のように、２ビットと３ビットの軟性決定値を例示して説明したが、本発明の権利範囲がこれに限定されることはなく、他の数値のビットの軟性決定値を設計することも可能である。
なお、本発明に係るデータ読み取り方法は、コンピュータにより実現される多様な動作を実行するためのプログラム命令を含むコンピュータ読取可能な記録媒体を含む。当該記録媒体は、プログラム命令、データファイル、データ構造などを単独または組み合わせて含むこともでき、記録媒体およびプログラム命令は、本発明の目的のために特別に設計されて構成されたものでもよく、コンピュータソフトウェア分野の技術を有する当業者にとって公知であり使用可能なものであってもよい。コンピュータ読取可能な記録媒体の例としては、ハードディスク、フロッピー（登録商標）ディスク及び磁気テープのような磁気媒体、ＣＤ−ＲＯＭ、ＤＶＤのような光記録媒体、フロプティカルディスクのような磁気−光媒体、およびＲＯＭ、ＲＡＭ、フラッシュメモリなどのようなプログラム命令を保存して実行するように特別に構成されたハードウェア装置が含まれる。また、記録媒体は、プログラム命令、データ構造などを保存する信号を送信する搬送波を含む光または金属線、導波管などの送信媒体でもある。プログラム命令の例としては、コンパイラによって生成されるような機械語コードだけでなく、インタプリタなどを用いてコンピュータによって実行され得る高級言語コードを含む。前記したハードウェア要素は、本発明の動作を実行するために一以上のソフトウェアモジュールとして作動するように構成することができ、その逆もできる。
As described above, the softness determination values of 2 bits and 3 bits have been illustrated and described. However, the scope of rights of the present invention is not limited to this, and the softness determination values of other numerical bits are designed. Is also possible.
The data reading method according to the present invention includes a computer-readable recording medium including program instructions for executing various operations realized by a computer. The recording medium may include program instructions, data files, data structures, etc. alone or in combination, and the recording medium and program instructions may be specially designed and configured for the purposes of the present invention, It may be known and usable by those skilled in the computer software art. Examples of computer-readable recording media include magnetic media such as hard disks, floppy (registered trademark) disks and magnetic tapes, optical recording media such as CD-ROMs and DVDs, and magnetic-lights such as floppy disks. A medium and a hardware device specially configured to store and execute program instructions such as ROM, RAM, flash memory, and the like are included. The recording medium is also a transmission medium such as an optical or metal line or a waveguide including a carrier wave that transmits a signal for storing program instructions, data structures, and the like. Examples of program instructions include not only machine language code generated by a compiler but also high-level language code that can be executed by a computer using an interpreter or the like. The hardware elements described above can be configured to operate as one or more software modules to perform the operations of the present invention, and vice versa.
上述したように、本発明の好ましい実施形態を参照して説明したが、該当の技術分野において熟練した当業者にとっては、特許請求の範囲に記載された本発明の思想および領域から逸脱しない範囲内で、本発明を多様に修正および変更させることができることを理解することができるであろう。すなわち、本発明の技術的範囲は、特許請求の範囲に基づいて定められ、発明を実施するための最良の形態により制限されるものではない。 As described above, the present invention has been described with reference to the preferred embodiments. However, those skilled in the relevant technical field should not depart from the spirit and scope of the present invention described in the claims. Thus, it will be understood that the present invention can be variously modified and changed. In other words, the technical scope of the present invention is defined based on the claims, and is not limited by the best mode for carrying out the invention.
本発明の一実施形態に係るデータ読取装置およびその方法は、フラッシュメモリセルのデータを示すステート間の信頼性が低下する電圧領域を設定し、フラッシュメモリセルの閾値電圧が信頼性が低下する電圧領域に位置した場合、判定不可能値として出力するデータ読み取り方法を提供することができる。
また、本発明は、データ読み取り方法によって読み取られたフラッシュメモリセルのデータを復号して判定不可能値が含まれたメモリセルのデータを決定することにより、読み取られたメモリセルのデータに対する信頼性を高めることができる。
A data reading apparatus and method according to an embodiment of the present invention sets a voltage region in which reliability between states indicating data of a flash memory cell is lowered, and a threshold voltage of the flash memory cell is a voltage at which reliability is lowered. A data reading method of outputting as an indeterminable value when located in an area can be provided.
In addition, the present invention decodes the data of the flash memory cell read by the data reading method to determine the data of the memory cell containing the indeterminate value, thereby improving the reliability of the data of the read memory cell. Can be increased.
さらに、本発明は、フラッシュメモリセルの閾値電圧が変わって判定不可能値が出力されても、復号過程を介して信頼性が高いデータとして決定することができる。
一方、上述した一部実施形態によって、本発明の権利範囲が制限的に解釈されてはならず、本発明の思想を逸脱しない範囲の多様な変更や応用例も、本発明の権利範囲に属するものとして解釈されなければならない。
Furthermore, even if the threshold voltage of the flash memory cell changes and an undecidable value is output, the present invention can be determined as highly reliable data through a decoding process.
On the other hand, the scope of rights of the present invention should not be construed restrictively by the above-described embodiments, and various modifications and application examples without departing from the spirit of the present invention also belong to the scope of rights of the present invention. It must be interpreted as a thing.
Claims (28)
前記閾値電圧と前記第１境界電圧よりも高い電圧レベルを有する第２境界電圧とを比較するステップと、
前記閾値電圧、前記第１境界電圧、および前記第２境界電圧に基づいて前記メモリセルのデータを判定するステップと、
を含むデータ読み取り方法。 Comparing the threshold voltage of the memory cell with the first boundary voltage;
Comparing the threshold voltage with a second boundary voltage having a voltage level higher than the first boundary voltage;
Determining data of the memory cell based on the threshold voltage, the first boundary voltage, and the second boundary voltage;
Data reading method including.
前記閾値電圧が前記第１境界電圧および前記第２境界電圧の間の電圧であれば、前記メモリセルのデータを予め設定された判定不可能値として判定することを特徴とする請求項２に記載のデータ読み取り方法。 The step of determining data of the memory cell includes
The data of the memory cell is determined as a preset non-determinable value if the threshold voltage is a voltage between the first boundary voltage and the second boundary voltage. Data reading method.
フラッシュメモリセルであることを特徴とする請求項２に記載のデータ読み取り方法。 The memory cell is
The data reading method according to claim 2, wherein the data reading method is a flash memory cell.
ＭＬＣ方式のメモリセルであることを特徴とする請求項４に記載のメモリセルのデータ読み取り方法。 The memory cell is
5. The method of reading data from a memory cell according to claim 4, wherein the memory cell is an MLC memory cell.
ＳＬＣ方式のメモリセルであることを特徴とする請求項４に記載のデータ読み取り方法。 The memory cell is
5. The data reading method according to claim 4, wherein the data reading method is an SLC memory cell.
前記メモリセルにプログラムされたデータを区分する境界領域の間の２つの電圧であることを特徴とする請求項２に記載のデータ読み取り方法。 The first boundary voltage and the second boundary voltage are:
3. The data reading method according to claim 2, wherein the voltages are two voltages between boundary regions that partition data programmed in the memory cell.
判定された複数のメモリセルのデータを復号するステップと、
前記復号によって前記メモリセルにプログラムされたデータを決定するステップと、
をさらに含むことを特徴とする請求項２に記載のデータ読み取り方法。 The data reading method is:
Decoding the data of the determined plurality of memory cells;
Determining data programmed into the memory cells by the decoding;
The data reading method according to claim 2, further comprising:
前記メモリセルのデータを用いて距離復号を実行することを特徴とする請求項８に記載のデータ読み取り方法。 The decoding step includes
The data reading method according to claim 8, wherein distance decoding is performed using data of the memory cell.
前記メモリセルのデータを用いてシンドロームを計算し、前記計算されたシンドロームを用いて復号を実行することを特徴とする請求項８に記載のデータ読み取り方法。 The decoding step includes
The data reading method according to claim 8, wherein a syndrome is calculated using data of the memory cell, and decoding is performed using the calculated syndrome.
前記復号によって前記メモリセル内にプログラムされたデータを判定するステップと、
をさらに含む請求項１２に記載のデータ読み取り方法。 Receiving and decoding data of a plurality of memory cells determined by the data reading unit;
Determining data programmed into the memory cell by the decoding;
The data reading method according to claim 12, further comprising:
前記電圧比較部から入力された前記結果値に基づいて前記メモリセルのデータを判定するデータ読取部と、
を備えるデータ読取装置。 The threshold voltage of the memory cell is compared with the first boundary voltage, the other threshold voltage of the memory cell is compared with the second boundary voltage having a voltage level higher than the first boundary voltage, and the result value according to the comparison result A voltage comparison unit for generating
A data reading unit for determining data of the memory cell based on the result value input from the voltage comparison unit;
A data reader comprising:
前記電圧比較部から入力された前記結果値が前記閾値電圧が前記第１境界電圧および前記第２境界電圧の間の電圧を示す結果値であれば、前記メモリセルのデータを予め設定された判定不可能値として判定することを特徴とする請求項１７に記載のデータ読取装置。 The data reading unit is
If the result value input from the voltage comparison unit is a result value indicating that the threshold voltage is a voltage between the first boundary voltage and the second boundary voltage, the data of the memory cell is determined in advance. The data reading device according to claim 17, wherein the data reading device is determined as an impossible value.
フラッシュメモリセルであることを特徴とする請求項１８に記載のデータ読取装置。 The memory cell is
The data reading device according to claim 18, wherein the data reading device is a flash memory cell.
ＭＬＣ方式のメモリセルであることを特徴とする請求項１９に記載のメモリセルのデータ読取装置。 The memory cell is
20. The memory cell data reading device according to claim 19, wherein the memory cell data reading device is an MLC memory cell.
ＳＬＣ方式のメモリセルであることを特徴とする請求項１９に記載のデータ読取装置。 The memory cell is
20. The data reading device according to claim 19, wherein the data reading device is an SLC memory cell.
前記復号部によって復号された前記メモリセルのデータが入力され、前記復号されたメモリセルのデータによって前記メモリセルにプログラムされたデータを決定するデータ決定部と、
をさらに備えることを特徴とする請求項１８に記載のデータ読取装置。 A decoding unit that receives and decodes data of a plurality of memory cells determined by the data reading unit;
A data determination unit that receives data of the memory cell decoded by the decoding unit and determines data programmed in the memory cell according to the decoded data of the memory cell;
The data reader according to claim 18, further comprising:
前記メモリセルのデータを用いて距離復号を実行することを特徴とする請求項２２に記載のデータ読取装置。 The decoding unit
23. The data reading apparatus according to claim 22, wherein distance decoding is performed using data of the memory cell.
前記メモリセルのデータを用いてシンドロームを計算し、前記計算されたシンドロームを用いて復号を実行することを特徴とする請求項２２に記載のデータ読取装置。 The decoding unit
23. The data reader according to claim 22, wherein a syndrome is calculated using data of the memory cell, and decoding is performed using the calculated syndrome.
前記閾値電圧が第２境界電圧よりも第１境界電圧とより近似した場合、前記閾値電圧が第２境界電圧よりも第１境界電圧により近似するという情報が含まれるように、前記メモリセルのデータを特定軟性決定値として判定することを特徴とする請求項２５に記載のデータ読取装置。 The data reading unit is
If the threshold voltage is more approximate to the first boundary voltage than the second boundary voltage, the memory cell data includes information that the threshold voltage approximates to the first boundary voltage rather than the second boundary voltage. 26. The data reading apparatus according to claim 25, wherein the value is determined as a specific softness determination value.
前記閾値電圧が第１境界電圧よりも第２境界電圧とより近似した場合、前記閾値電圧が第１境界電圧よりも第２境界電圧により近似するという情報が含まれるように、前記メモリセルのデータを特定軟性決定値として判定することを特徴とする請求項２５に記載のデータ読取装置。 The data reading unit is
If the threshold voltage is more approximate to the second boundary voltage than the first boundary voltage, the memory cell data includes information that the threshold voltage approximates to the second boundary voltage rather than the first boundary voltage. 26. The data reading apparatus according to claim 25, wherein the value is determined as a specific softness determination value.
前記復号部によって復号された前記メモリセルのデータが入力され、前記復号されたメモリセルのデータによって前記メモリセルにプログラムされたデータを決定するデータ決定部と、
をさらに備えることを特徴とする請求項２５に記載のデータ読取装置。 A decoding unit that receives and decodes data of a plurality of memory cells determined by the data reading unit;
A data determination unit that receives data of the memory cell decoded by the decoding unit and determines data programmed in the memory cell according to the decoded data of the memory cell;
The data reader according to claim 25, further comprising:
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2007-0046622 | 2007-05-14 | ||
| KR20070046622 | 2007-05-14 | ||
| KR10-2007-0075857 | 2007-07-27 | ||
| KR1020070075857A KR20080100750A (en) | 2007-05-14 | 2007-07-27 | Apparatus for reading data and method using the same |
| PCT/KR2008/000239 WO2008140171A1 (en) | 2007-05-14 | 2008-01-15 | Apparatus for reading data and method using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010527094A true JP2010527094A (en) | 2010-08-05 |
| JP5385261B2 JP5385261B2 (en) | 2014-01-08 |
Family
ID=40287177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010508281A Active JP5385261B2 (en) | 2007-05-14 | 2008-01-15 | Data reading apparatus and method |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5385261B2 (en) |
| KR (1) | KR20080100750A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013041634A (en) * | 2011-08-11 | 2013-02-28 | Fujitsu Ltd | Nonvolatile semiconductor memory device |
| JP2017107620A (en) * | 2015-12-07 | 2017-06-15 | ルネサスエレクトロニクス株式会社 | Semiconductor device and nonvolatile memory |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101486980B1 (en) | 2008-10-27 | 2015-01-30 | 삼성전자주식회사 | Analysis method of threshold voltage distribution of non-volatile memory |
Citations (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56143599A (en) * | 1980-04-10 | 1981-11-09 | Toshiba Corp | Check system for fault of p-rom |
| JPH02146200A (en) * | 1988-11-28 | 1990-06-05 | Nec Corp | Eeprom device |
| JPH03142800A (en) * | 1989-10-27 | 1991-06-18 | Nec Corp | Electrically erasable and writable programmable read only memory |
| JPH0877785A (en) * | 1994-08-31 | 1996-03-22 | Toshiba Corp | Semiconductor storage device |
| JPH08235887A (en) * | 1994-12-20 | 1996-09-13 | Sgs Thomson Microelectron Sa | Electrically programmable memory and write method of data into memory |
| JPH08297987A (en) * | 1995-04-26 | 1996-11-12 | Toshiba Corp | Nonvolatile semiconductor memory |
| JPH10222989A (en) * | 1996-09-18 | 1998-08-21 | Nippon Steel Corp | Multiple-value semiconductor storage, its writing method and reading method, and storage medium |
| JPH10255487A (en) * | 1997-03-10 | 1998-09-25 | Fujitsu Ltd | Semiconductor memory |
| JP2002230984A (en) * | 2001-02-05 | 2002-08-16 | Fujitsu Ltd | Non-volatile semiconductor memory |
| JP2003100095A (en) * | 2001-09-21 | 2003-04-04 | Hitachi Ltd | Semiconductor integrated circuit device |
| JP2003297099A (en) * | 2002-03-29 | 2003-10-17 | Mitsubishi Electric Corp | Nonvolatile semiconductor memory device |
| JP2004040199A (en) * | 2002-06-28 | 2004-02-05 | Internatl Business Mach Corp <Ibm> | Encoder, decoder, encoding method, decoding method, program, program recording medium, and data recording medium |
| JP2005011386A (en) * | 2003-06-16 | 2005-01-13 | Renesas Technology Corp | Error correction apparatus |
| JP2005078721A (en) * | 2003-09-01 | 2005-03-24 | Nippon Telegr & Teleph Corp <Ntt> | Error correcting method and memory circuit |
| JP2005173860A (en) * | 2003-12-10 | 2005-06-30 | Sony Corp | Data storage device, method for processing stored data, and computer program |
| JP2005527062A (en) * | 2002-05-20 | 2005-09-08 | サンディスク コーポレイション | Improving the efficiency of error correction codes by using information about the quality of stored data and operating multilevel memory systems |
| JP2006031813A (en) * | 2004-07-15 | 2006-02-02 | Sony Corp | Semiconductor storage device |
| JP2006331497A (en) * | 2005-05-24 | 2006-12-07 | Denso Corp | Semiconductor device |
| JP2006527901A (en) * | 2003-06-17 | 2006-12-07 | ラマト アット テル アビブ ユニバーシティ リミテッド | Reliability enhancement method for flash memory |
| JP2006338789A (en) * | 2005-06-02 | 2006-12-14 | Renesas Technology Corp | Nonvolatile semiconductor memory device |
| JP2007072810A (en) * | 2005-09-07 | 2007-03-22 | Fujitsu Ltd | Redundant replacement method, semiconductor storage device and information processor |
| JP2007507804A (en) * | 2003-10-03 | 2007-03-29 | サンディスク コーポレイション | Flash memory data correction and scrubbing technology |
| JP2007104685A (en) * | 2005-10-07 | 2007-04-19 | Samsung Electronics Co Ltd | Check node updating method in low-density parity check decoder |
-
2007
- 2007-07-27 KR KR1020070075857A patent/KR20080100750A/en not_active Application Discontinuation
-
2008
- 2008-01-15 JP JP2010508281A patent/JP5385261B2/en active Active
Patent Citations (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56143599A (en) * | 1980-04-10 | 1981-11-09 | Toshiba Corp | Check system for fault of p-rom |
| JPH02146200A (en) * | 1988-11-28 | 1990-06-05 | Nec Corp | Eeprom device |
| JPH03142800A (en) * | 1989-10-27 | 1991-06-18 | Nec Corp | Electrically erasable and writable programmable read only memory |
| JPH0877785A (en) * | 1994-08-31 | 1996-03-22 | Toshiba Corp | Semiconductor storage device |
| JPH08235887A (en) * | 1994-12-20 | 1996-09-13 | Sgs Thomson Microelectron Sa | Electrically programmable memory and write method of data into memory |
| JPH08297987A (en) * | 1995-04-26 | 1996-11-12 | Toshiba Corp | Nonvolatile semiconductor memory |
| JPH10222989A (en) * | 1996-09-18 | 1998-08-21 | Nippon Steel Corp | Multiple-value semiconductor storage, its writing method and reading method, and storage medium |
| JPH10255487A (en) * | 1997-03-10 | 1998-09-25 | Fujitsu Ltd | Semiconductor memory |
| JP2002230984A (en) * | 2001-02-05 | 2002-08-16 | Fujitsu Ltd | Non-volatile semiconductor memory |
| JP2003100095A (en) * | 2001-09-21 | 2003-04-04 | Hitachi Ltd | Semiconductor integrated circuit device |
| JP2003297099A (en) * | 2002-03-29 | 2003-10-17 | Mitsubishi Electric Corp | Nonvolatile semiconductor memory device |
| JP2005527062A (en) * | 2002-05-20 | 2005-09-08 | サンディスク コーポレイション | Improving the efficiency of error correction codes by using information about the quality of stored data and operating multilevel memory systems |
| JP2004040199A (en) * | 2002-06-28 | 2004-02-05 | Internatl Business Mach Corp <Ibm> | Encoder, decoder, encoding method, decoding method, program, program recording medium, and data recording medium |
| JP2005011386A (en) * | 2003-06-16 | 2005-01-13 | Renesas Technology Corp | Error correction apparatus |
| JP2006527901A (en) * | 2003-06-17 | 2006-12-07 | ラマト アット テル アビブ ユニバーシティ リミテッド | Reliability enhancement method for flash memory |
| JP2005078721A (en) * | 2003-09-01 | 2005-03-24 | Nippon Telegr & Teleph Corp <Ntt> | Error correcting method and memory circuit |
| JP2007507804A (en) * | 2003-10-03 | 2007-03-29 | サンディスク コーポレイション | Flash memory data correction and scrubbing technology |
| JP2005173860A (en) * | 2003-12-10 | 2005-06-30 | Sony Corp | Data storage device, method for processing stored data, and computer program |
| JP2006031813A (en) * | 2004-07-15 | 2006-02-02 | Sony Corp | Semiconductor storage device |
| JP2006331497A (en) * | 2005-05-24 | 2006-12-07 | Denso Corp | Semiconductor device |
| JP2006338789A (en) * | 2005-06-02 | 2006-12-14 | Renesas Technology Corp | Nonvolatile semiconductor memory device |
| JP2007072810A (en) * | 2005-09-07 | 2007-03-22 | Fujitsu Ltd | Redundant replacement method, semiconductor storage device and information processor |
| JP2007104685A (en) * | 2005-10-07 | 2007-04-19 | Samsung Electronics Co Ltd | Check node updating method in low-density parity check decoder |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013041634A (en) * | 2011-08-11 | 2013-02-28 | Fujitsu Ltd | Nonvolatile semiconductor memory device |
| JP2017107620A (en) * | 2015-12-07 | 2017-06-15 | ルネサスエレクトロニクス株式会社 | Semiconductor device and nonvolatile memory |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080100750A (en) | 2008-11-19 |
| JP5385261B2 (en) | 2014-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101413137B1 (en) | Memory device and memory programming method | |
| KR100907218B1 (en) | Apparatus for controlling read level and method using the same | |
| US9990247B2 (en) | Write mapping to mitigate hard errors via soft-decision decoding | |
| US8898553B1 (en) | Log-likelihood-ratio (LLR) table calibration | |
| TWI594256B (en) | Method for performing memory access management, and associated memory device and controller thereof | |
| JP5502064B2 (en) | Memory device and data determination method | |
| US20140281767A1 (en) | Recovery strategy that reduces errors misidentified as reliable | |
| US8386868B2 (en) | Using programming-time information to support error correction | |
| JP5432189B2 (en) | Apparatus and method for hybrid detection of memory data | |
| KR20090075101A (en) | Memory device and error control codes decoding method | |
| KR102239237B1 (en) | Systems and methods for latency based data recycling in a solid state memory system | |
| US20140026003A1 (en) | Flash memory read error rate reduction | |
| US10176867B2 (en) | Estimation of level-thresholds for memory cells | |
| JP2010530592A (en) | Memory cell read level control apparatus and method | |
| US11144388B2 (en) | Nonvolatile memory device and memory system including nonvolatile memory device | |
| TWI614756B (en) | Read voltage tracking method, memory storage device and memory control circuit unit | |
| JP5385261B2 (en) | Data reading apparatus and method | |
| US11024391B1 (en) | System and method for estimating uninformed log-likelihood ratio (LLR) for NAND flash memories | |
| US7800954B2 (en) | Apparatus for reading data and method using the same | |
| KR100892583B1 (en) | Apparatus for programming a data of memory cell considering floating poly coupling and method using the same | |
| KR101267798B1 (en) | Apparatus for controlling read level and method using the same | |
| US9928923B2 (en) | Estimation of level-thresholds for memory cells | |
| JP5295225B2 (en) | Soft decision value generating apparatus and method | |
| US20190018733A1 (en) | High performance memory controller | |
| KR101348364B1 (en) | Method for determining binary signal of memory cell and apparatus thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131003 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5385261 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |