JP2010522436A - オーバーレイ精度における温度効果 - Google Patents

オーバーレイ精度における温度効果 Download PDF

Info

Publication number
JP2010522436A
JP2010522436A JP2009554771A JP2009554771A JP2010522436A JP 2010522436 A JP2010522436 A JP 2010522436A JP 2009554771 A JP2009554771 A JP 2009554771A JP 2009554771 A JP2009554771 A JP 2009554771A JP 2010522436 A JP2010522436 A JP 2010522436A
Authority
JP
Japan
Prior art keywords
substrate
temperature
pattern
photoresist
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009554771A
Other languages
English (en)
Other versions
JP5309304B2 (ja
Inventor
ディビアス・トニー
スン・メイ・エイチ.
ウィルツ・マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of JP2010522436A publication Critical patent/JP2010522436A/ja
Application granted granted Critical
Publication of JP5309304B2 publication Critical patent/JP5309304B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/708Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70858Environment aspects, e.g. pressure of beam-path gas, temperature
    • G03F7/70866Environment aspects, e.g. pressure of beam-path gas, temperature of mask or workpiece
    • G03F7/70875Temperature, e.g. temperature control of masks or workpieces via control of stage temperature
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Atmospheric Sciences (AREA)
  • Toxicology (AREA)
  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)

Abstract

【解決手段】本発明は、2007年02月23日に出願された先行して係属中の仮出願番号60/891,360の利益を請求する。本発明は集積回路製造の分野に関する。特に、本発明は、基板のフォトレジスト露光中に基板面で温度を測定し、そして温度をオーバーレイ精度に相関させることに関する。
【選択図】図1

Description

本発明は、2007年02月23日に出願された先行して係属中の仮出願番号60/891,360の利益を請求する。本発明は集積回路製造の分野に関する。特に、本発明は、基板のフォトレジスト露光中に基板面で温度を測定し、そして温度をオーバーレイ精度に相関させることに関する。
集積回路は、典型的に基板の形態で製造される。本明細書で用いられるように、用語「集積回路」は、例えばモノリシック半導体基板上に形成されるデバイスおよび、シリコンやゲルマニウムのような第IV類の材料、または砒化ガリウムのような第III〜V類の化合物、或いはこの種の材料の混合物で形成されるデバイス、を含む。前記用語は、メモリおよびロジックのような形成される全ての種類のデバイス、および、MOSおよびバイポーラ形のようなこの種のデバイスの全ての設計、を含む。前記用語はまた、例えばフラットパネルディスプレイ、太陽電池および電荷結合デバイスへの適用を包含する。
集積回路は、典型的には、例えば、層を堆積させるステップ、その層の上にフォトレジスト層を形成するステップ、フォトレジスト内へパターンを露光および現像するステップ、および、フォトレジストを通してその下の露光された層を例えばエッチングすることによってある程度変更し、その後残りのフォトレジスト層が取り除かれるステップ、を含む基本的プロセスフローを用いて製造される。この基本的フローは多くの異なる方法で変更されることができるけれども、この基本的プロセスは、集積回路が基板上に製造されるまで、基板上にさらなる層を作製するために繰り返し実行される。
集積回路の寸法を小さくすることについて継続的な圧力が存在する。この圧力は、所与の空間の中でより多くの回路を有したい、基板上のダイスの数を増加利益に関して増やしたい、そして消費電力を減らしたいという要望のような、多くの異なる原因から来る。集積回路の臨界寸法が減少し続けるにつれて、製造プロセスで解決されなければならない課題は増加し続ける。
例えば、1つの課題は、各種の層において形成される機能の、層から層への厳密な位置合わせである。過去に、この種の厳密な位置合わせは、厳密なマスクセットを作製し、層から層への機能の位置合わせに厳しく注意を払うだけで、確保することができた。しかしながら、フォトレジストの露光に用いる光の光学分割を拡張させる新規なリソグラフィ・プロセスが導入されるにつれて、追加的な考慮すべき課題を考慮に入れる必要がある。
従って、必要とされるものは、少なくとも部分的に、上述したような課題を解決するためのシステムである。
上記および他の必要なものは、フォトリソグラフィプロセスにおけるオーバーレイ・エラーを減らす方法によって満たされる。この方法は、第1のパターンが配置されたパーマネント層を有する基板を準備し、前記基板をフォトレジストで被覆し、前記基板全体の複数の異なる第1の位置で温度を測定しながら、前記フォトレジストを第2パターンで露光し、前記フォトレジスト内の前記第2のパターンを現像し、前記基板全体の複数の異なる第2の位置で前記第1および第2のパターン間のオーバーレイ・エラーを測定し、前記基板上の位置によって前記オーバーレイ・エラーを温度に相関させ、前記相関するオーバーレイ・エラーと温度との間に示される任意の関連を決定し、および、決定される任意の関連に応答して前記フォトリソグラフィプロセスの少なくとも1つの温度制御態様を調整する。
このように、フォトリソグラフィプロセス中において、例えばプロセスの前記オーバーレイ・エラーに影響を及ぼすかもしれない前記基板の表面全体の微妙な温度バリエーションは、検出されることができ、説明されることができ、またはさもなければそのプロセスで修正されることができる。
本発明のこの態様に従うさまざまな実施形態において、前記基板は、組み込まれた温度センサを有する機器搭載基板である。いくつかの実施形態において、前記第1および第2のパターンは、前記基板上において一方を他方の上に位置合わせする同一のパターンである。他の実施態様において、前記第1および第2のパターンは、異なるパターンである。いくつかの実施形態において、前記パーマネント層は、酸化物、窒素化合物および金属材料のうちの少なくとも1つからなるエッチングされた層である。いくつかの実施形態において、前記温度は、前記基板の所定の位置で当該位置の露光と同時に測定される。
本発明の別の態様では、製造プロセスための熱プロファイルを生成する装置であって、組み込まれた温度センサを有する機器搭載基板と、前記温度センサの上に配置されたパーマネント層とを備え、パーマネント層は当該層に配置された第1パターンを有する装置が、記載されている。本発明のこの態様によるいくつかの実施形態において、温度センサは抵抗型熱デバイスであり、他の実施形態では、温度センサは熱電対である。いくつかの実施例において、パーマネント層は、酸化物、窒素化合物および金属的材料のうちの少なくとも1つからなるエッチングされた層である。
本発明の更なる効果は、図と共に考慮されるとき詳細な説明を参照することによって明らかである。図は、より明らかに詳細を示すために一定の比率ではなく、いくつかの図を通して同様の参照番号は同様の要素を示す。
図1は、本発明の一実施形態による基板の上面図である。 図2は、本発明の一実施形態による基板の断面図であり、永久にエッチングされた層およびパターン化されたフォトレジスト層が基板上に配置されている。
本発明の一実施形態によれば、フォトレジストパターンは、例えばカリフォルニア州サンタクララのセンスアレイ社(SensArray Corporation)によって製造されるプロセスプローブ(PROCESS PROBE)のような機器搭載基板上に位置合わせされる。一方、測定温度は基板上の異なる位置で変化する。集められる情報は、好ましくは、基板面で温度変動によって生じるオーバーレイ・エラーを処理するために用いられる。
図1を参照すると、基板12を含む本発明によるシステム10の一実施形態が示されている。基板12は、好ましくは、基板12中のさまざまな位置に配置される温度センサ14を含む。以下でより多くの特殊性に関して記載されているように、センサ14の正確な数および位置は、分析されるプロセスの必要性に従って特定されることができる。センサ14は、例えば抵抗型熱デバイスまたは熱電対のような異なるタイプのものでもよい。
センサ14は、センサ14と測定器16との間の電気的接続を形成することによってモニターされる。この種の電気的接続を形成する1つの方法は、図1に示すように、ハーネス18によってセンサ14を配線することである。しかしながら、より多くの好ましい実施形態では、配線されて基板上の制御システムに付随するセンサ14は、機器搭載基板12に気密封止される。このように、機器搭載基板12は、これらの実施形態において、集めたデータをワイヤレスで伝え、外部のハーネス18が不要な内蔵型の気密封止システムである。
基板12は、好ましくは、図2に示すように、酸化物または一部の他のフィルムからなり永久的なエッチングパターンを有する層20を加えることによって修正される。センサ14は、図2には示されていないが、好ましくは層20より下に存在する。永久的なエッチングパターン層20は、本実施形態における2つのオーバーレイ構造の第1部分を成す。「永久的(パーマネント)」とは、基板12から層20を取り除く方法が絶対にないということを意味しない。むしろ、層20が実質的に取り除かれないか、侵食されないか、またはさもなければ、後で詳しく述べるように、基板12の通常の使用によって修正されないことを意味する。しかしながら、層20は、好ましくは、他の手段によって取り除かれることが可能である。この種の除去は、層20のパターンを変えるか、層20が形成される材料を変えるか、または、使用する時間とともにすり減るかまたはさもなければ損傷を受けたあとで層20を更新したいという要望がある場合に、実行される場合がある。
オーバーレイ構造の第2部分は、パターン化され現像済みのフォトレジストの層22である。フォトレジスト層22は、好ましくは、基板12をフォトレジストの層22でコーティングし、フォトレジストの層22をソフトベークし、フォトレジスト層22を露光し、フォトレジスト層22を現像し、フォトレジスト層22を光学的にハードベークすることによって形成される。電気ハーネス18が基板12に対する電気的接続として用いられる実施形態のために、回転すること以外でフォトレジスト層22を適用するための方法が必要な場合がある。
基板12の温度は、好ましくは、例えば露光プロセス中のような、フォトレジストプロセスのさまざまな段階中に測定される。このように、基板12の熱プロファイルは獲得されることができる。ここで、基板12の異なる位置の温度は、温度が測定された位置に関連して測定され、記録される。この情報は、要望通り、多くの異なるプロセスステップのために、そして、多くの異なる基板12のために、集められて例えばデータベースに記録されることができる。あるいは、センサは、記載されているように温度プロファイルを生成するために、例えば標準的な基板が備わっているプラテンまたはチャックの内部または上部のような、標準的な基板の裏側に配置されることができる。
パターン化されたフォトレジスト層22が永久的なエッチング層20の上に形成されたあと、永久的なエッチング層20と現像済みのフォトレジストパターン22との間のオーバーレイ・エラーが測定される。オーバーレイ・エラーは、フォトレジスト層22の所望のパターンと実際のパターンとの違いである。これらの違いは、多くの異なる方法で決定されることができる。例えば、図2に24で示されるように、永久的なエッチング層20のパターンは、フォトレジスト層22のパターンと正確に同じパターンである場合がある。この場合、2つのパターンの違いは、直接測定されることができる。
あるいは、または加えて、永久的なエッチング層20のパターンは、フォトレジスト層22のパターンに対する優遇のパターンである場合がある。ここで、パターンは正確に同じではないが、図2に26で示されるように、例えば交錯する線、ネスティングボックス、および他のこの種の幾何学的なパターンのような、相互に簡単な基準を提供する形構造である。このように、パーマネント層20のパターンが、フォトレジスト層22のパターンにおけるオーバーレイ・エラーを決定する基準として、好ましくは使われる。
基板12上のさまざまな位置で測定されるときのオーバーレイ・エラーは、基板12上の位置によって被測定オーバーレイ・エラーと被測定温度との相関を決定するために、同じ位置か近くの位置で測定されるときの温度と好ましくは関連している。プロセス中における基板12の異なる位置間での温度の差異が非常にわずかな場合でも、基板12全体の温度差はそれでもフォトリソグラフィプロセス中にオーバーレイ・エラーの課題の原因となるのに充分な場合がある。このように、温度とオーバーレイ・エラーとの間に検出されるいかなる相関も、将来の生産プロセスにおけるオーバーレイ・エラーを減らすために、プロセスを生成しまたは測定器の修正をするのに用いることができる。
基板12は、フォトレジスト層22を取り除き、プロセスを例えば異なるプロセス条件のように要望通り繰り返すことによって、好ましくは再利用される。上述したように、フォトレジスト層22が基板12から取り除かれる方法は、いずれにせよパーマネント層20を実質的には修正しないことが好ましい。
本実施形態が多種多様な異なるプロセスに適用できるけれども、本発明のさまざまな実施形態が、例えば、流体メニスカスの変化が蒸発または他の効果に起因する温度変動を生じさせる浸漬スキャナの特性試験において使われることができる。本発明の実施形態は、ドライ走査に適用されることもできる。
本発明のための好ましい実施形態の前述の説明は、図例および説明のために示された。それは、正確な開示形式に対して網羅的であること、または本発明を制限することを目的としない。明らかな修正または変更は、上記の教示を考慮して可能である。実施形態は選択され、本発明および実際的適用の原理で最高の具体例を提供するべく記載されている。これにより、当業者は、さまざまな実施形態において本発明を利用することができ、そして、考察される特定の使用に適するようにさまざまな修正とともに本発明を利用することができる。すべてのこの種の修正変更は、それらが公正に、合法的に、そして正当に権利を与えられる外延に従って解釈される場合に、添付の請求の範囲によって定まる本発明の範囲内である。

Claims (14)

  1. フォトリソグラフィプロセスにおけるオーバーレイ・エラーを減少する方法であって、
    第1のパターンが配置されたパーマネント層を有する基板を準備するステップ、
    前記基板をフォトレジストで被覆するステップ、
    前記基板全体の複数の異なる第1の位置で温度を測定しながら、前記フォトレジストを第2パターンで露光するステップ、
    前記フォトレジスト内の前記第2のパターンを現像するステップ、
    前記基板全体の複数の異なる第2の位置で前記第1および第2のパターン間のオーバーレイ・エラーを測定するステップ、
    前記基板上の位置によって前記オーバーレイ・エラーを温度に相関させるステップ、
    前記相関するオーバーレイ・エラーと温度との間に示される任意の関連を決定するステップ、および
    決定される任意の関連に応答して前記フォトリソグラフィプロセスの少なくとも1つの温度制御態様を調整するステップ、
    を含む方法。
  2. 請求項1に記載の方法であって、前記基板は、組み込まれた温度センサを有する機器搭載基板である、方法。
  3. 請求項1に記載の方法であって、前記第1および第2のパターンは、前記基板上において一方を他方の上に位置合わせする同一のパターンである、方法。
  4. 請求項1に記載の方法であって、前記第1および第2のパターンは異なるパターンである、方法。
  5. 請求項1に記載の方法であって、前記パーマネント層は、酸化物、窒素化合物および金属材料のうちの少なくとも1つからなるエッチングされた層である、方法。
  6. 請求項1に記載の方法であって、前記温度は、前記基板の所定の位置で当該位置の露光と同時に測定される、方法。
  7. フォトリソグラフィプロセスにおけるオーバーレイ・エラーを減少する方法あって、
    第1のパターンが配置されたパーマネント層を有する基板であり、組み込まれた温度センサを有する機器搭載基板を準備するステップ、
    前記基板をフォトレジストで被覆するステップ、
    前記基板の所定の位置で当該位置の露光と同時に測定される温度を、前記基板全体の複数の異なる第1の位置で温度測定しながら、前記フォトレジストを第2のパターンで露光するステップ、
    前記フォトレジスト内の前記第2のパターンを現像するステップ、
    前記基板全体の複数の異なる第2の位置で前記第1および第2のパターン間のオーバーレイ・エラーを測定するステップ、
    前記基板上の位置によって前記オーバーレイ・エラーを温度に相関させるステップ、
    前記相関するオーバーレイ・エラーと温度との間に示される任意の関連を決定するステップ、および
    決定される任意の関連に応答して前記フォトリソグラフィプロセスの少なくとも1つの温度制御態様を調整するステップ、
    を含む方法。
  8. 請求項7に記載の方法であって、前記第1および第2のパターンは、前記基板上において一方を他方の上に位置合わせする同一のパターンである、方法。
  9. 請求項7に記載の方法であって、前記第1および第2のパターンは異なるパターンである、方法。
  10. 請求項7に記載の方法であって、前記パーマネント層は、酸化物、窒素化合物および金属材料のうちの少なくとも1つからなるエッチングされた層である、方法。
  11. 製造プロセスための熱プロファイルを生成する装置であって、組み込まれた温度センサを有する機器搭載基板と、前記温度センサの上に配置され、第1のパターンを有するパーマネント層と、を備える装置。
  12. 請求項11に記載の装置であって、前記温度センサは、抵抗型熱デバイス、熱電対、集積回路センサ、およびサーミスタのうちの少なくとも1つを含む、装置。
  13. 請求項11に記載の装置であって、前記機器搭載基板は、生産シリコン基板に実質的に等しい平坦度および厚みを有する、装置。
  14. 請求項11に記載の装置であって、前記パーマネント層は、酸化物、窒素化合物および金属材料のうちの少なくとも1つからなるエッチングされた層である、装置。
JP2009554771A 2007-03-24 2008-03-21 オーバーレイ・エラーを減少する方法及び製造プロセスのための熱プロファイルを生成する装置 Active JP5309304B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/690,813 US7924408B2 (en) 2007-02-23 2007-03-24 Temperature effects on overlay accuracy
US11/690,813 2007-03-24
PCT/US2008/057833 WO2008118780A1 (en) 2007-03-24 2008-03-21 Temperature effects on overlay accuracy

Publications (2)

Publication Number Publication Date
JP2010522436A true JP2010522436A (ja) 2010-07-01
JP5309304B2 JP5309304B2 (ja) 2013-10-09

Family

ID=39789467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009554771A Active JP5309304B2 (ja) 2007-03-24 2008-03-21 オーバーレイ・エラーを減少する方法及び製造プロセスのための熱プロファイルを生成する装置

Country Status (4)

Country Link
US (1) US7924408B2 (ja)
JP (1) JP5309304B2 (ja)
TW (1) TWI392042B (ja)
WO (1) WO2008118780A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102136825B1 (ko) * 2011-11-17 2020-07-24 에이에스엠엘 네델란즈 비.브이. 리소그래피 장치 및 디바이스 제조 방법
CN102411268B (zh) * 2011-11-30 2014-01-29 上海华力微电子有限公司 光刻装置及提高光刻机套准精度的方法
NL2016982A (en) 2015-07-16 2017-01-19 Asml Netherlands Bv An Inspection Substrate and an Inspection Method
US10393594B2 (en) * 2016-08-12 2019-08-27 Qualcomm Incorporated Thermopile mesh
US10916411B2 (en) 2018-08-13 2021-02-09 Tokyo Electron Limited Sensor-to-sensor matching methods for chamber matching
CN113661449A (zh) * 2019-04-10 2021-11-16 Asml荷兰有限公司 确定套刻的方法和系统
CN113126442B (zh) * 2019-12-31 2022-06-28 上海微电子装备(集团)股份有限公司 一种套刻设备的误差补偿方法、装置、设备及介质
CN113432737A (zh) * 2020-03-19 2021-09-24 长鑫存储技术有限公司 晶圆卡盘温度量测及温度校准的方法和温度量测系统
US11487929B2 (en) 2020-04-28 2022-11-01 Kla Corporation Target design process for overlay targets intended for multi-signal measurements

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10208994A (ja) * 1997-01-16 1998-08-07 Nec Corp 露光方法及び露光装置
JP2002520587A (ja) * 1998-07-10 2002-07-09 センズアレイ コーポレイション 統合されたウェーハ温度センサ
JP2002544502A (ja) * 1999-05-10 2002-12-24 センサーレイ コーポレイション 集積回路製造ツール基板上で温度を検出する装置
JP2004517477A (ja) * 2000-12-27 2004-06-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ オーバーレイの測定方法
JP2005191569A (ja) * 2003-12-23 2005-07-14 Asml Netherlands Bv リソグラフィ処理におけるウェハの熱変形に対する最適補正
WO2006010108A2 (en) * 2004-07-10 2006-01-26 Onwafer Technologies, Inc. Methods and apparatus for low distortion parameter measurements
JP2007116148A (ja) * 2005-10-04 2007-05-10 Asml Netherlands Bv 放射で誘発された熱歪みを補償するシステムおよび方法
JP2007528126A (ja) * 2004-03-01 2007-10-04 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Ic製造のための複数の層のオーバーレイ測定および補正技術

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577914B1 (en) * 1999-08-10 2003-06-10 Advanced Micro Devices, Inc. Method and apparatus for dynamic model building based on machine disturbances for run-to-run control of semiconductor devices
US7192845B2 (en) * 2004-06-08 2007-03-20 Macronix International Co., Ltd. Method of reducing alignment measurement errors between device layers

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10208994A (ja) * 1997-01-16 1998-08-07 Nec Corp 露光方法及び露光装置
JP2002520587A (ja) * 1998-07-10 2002-07-09 センズアレイ コーポレイション 統合されたウェーハ温度センサ
JP2002544502A (ja) * 1999-05-10 2002-12-24 センサーレイ コーポレイション 集積回路製造ツール基板上で温度を検出する装置
JP2004517477A (ja) * 2000-12-27 2004-06-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ オーバーレイの測定方法
JP2005191569A (ja) * 2003-12-23 2005-07-14 Asml Netherlands Bv リソグラフィ処理におけるウェハの熱変形に対する最適補正
JP2007528126A (ja) * 2004-03-01 2007-10-04 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Ic製造のための複数の層のオーバーレイ測定および補正技術
WO2006010108A2 (en) * 2004-07-10 2006-01-26 Onwafer Technologies, Inc. Methods and apparatus for low distortion parameter measurements
JP2007116148A (ja) * 2005-10-04 2007-05-10 Asml Netherlands Bv 放射で誘発された熱歪みを補償するシステムおよび方法

Also Published As

Publication number Publication date
JP5309304B2 (ja) 2013-10-09
TW200903684A (en) 2009-01-16
US20080204678A1 (en) 2008-08-28
US7924408B2 (en) 2011-04-12
WO2008118780A1 (en) 2008-10-02
TWI392042B (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
JP5309304B2 (ja) オーバーレイ・エラーを減少する方法及び製造プロセスのための熱プロファイルを生成する装置
JP5805808B2 (ja) プロセス条件測定デバイス
US20130089935A1 (en) Overlay and semiconductor process control using a wafer geometry metric
US20090258304A1 (en) Substrate processing method, program, computer-readable storage medium and substrate processing system
JP2007103928A (ja) オーバーレイキー、これの形成方法、及びこれを用いるオーバーレイ精度の測定方法
US7288848B2 (en) Overlay mark for measuring and correcting alignment errors
JPH07231022A (ja) パターン重ね合せ精度測定マークの製造法
US6733936B1 (en) Method for generating a swing curve and photoresist feature formed using swing curve
TWI246734B (en) A method for monitoring overlay alignment on a wafer
US7333173B2 (en) Method to simplify twin stage scanner OVL machine matching
JP5160920B2 (ja) 半導体装置の製造方法、半導体装置の製造装置、及び製造プログラム
US6962854B2 (en) Marks and method for multi-layer alignment
US7524595B2 (en) Process for forming anti-reflection coating and method for improving accuracy of overlay measurement and alignment
CN102508413B (zh) 获取光阻厚度变化和监控光阻厚度对图形尺寸影响的方法
CN102376553B (zh) 一种栅极刻蚀方法
KR20080061163A (ko) 반도체 소자의 오버레이 버니어 및 그 제조 방법
JP4535242B2 (ja) 熱処理評価方法
KR20080048703A (ko) 에픽텍셜 공정에서의 표면 단차를 이용한 두께 측정방법
JP7516203B2 (ja) 基板処理方法及び基板処理システム
JP2004134629A (ja) 半導体装置の製造方法及び製造装置
KR100559619B1 (ko) 중첩도 측정용 정렬 마크 및 그 제조 방법
KR20090079713A (ko) 반도체 장치의 오버레이 키 및 그 형성방법
US6417912B1 (en) Method and apparatus for controlling optical-parameters in a stepper
KR100677996B1 (ko) 포토리소그래피 공정의 제어 방법
JP2002324742A (ja) 露光装置の線幅管理ウエハおよびその管理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5309304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250