JP2010514119A - リフォーカシング・ゲートを有するフラット・パネル・ディスプレイ用のカソード構造 - Google Patents

Abstract

本発明は、三極管型のカソード構造に関するものであり、カソード構造は、基板（４１）上に積層され、カソード電極（４２）と電気絶縁層（４４）とゲート電極（４５）とを備え、電気絶縁層（４４）とゲート電極（４５）とは、放出開口部（４６）を有し、放出開口部は、カソード電極（４２）と電気的に接続されている電子放出素子（４８）の少なくとも１つを露出させる。さらに、この構造は、ゲート電極によって引き出された電子を集束するように構成されたリフォーカシング電極を備える。リフォーカシング電極（５０）は、電気絶縁層（４４）の上に構成され、電気伝導ナノチューブ（５８）を介してリフォーカシング電極にリフォーカシング電圧が印加できるように、電気接続手段と接続される。
本発明は、マトリックス・アドレス型のフィールド・エミッション素子にも関する。

Description

本発明は、カソード構造に関するものであり、詳細には、リフォーカシング・ゲート（refocusing gate）を備えるフラット・パネル・ディスプレイに関するものである。

フィールド・エミッション（field emission）によって励起（excite）される陰極線ルミネッセンス（cathode luminescence）を使ったディスプレイ・デバイスは、電子放出カソード（electron-emitting cathode）、又は、カソード構造と、発光層（luminescent layer）とに覆われ反対側に配置されたアノード（opposite-lying anode）と、を備える。アノードとカソードとは、真空にされた空間によって分離される。

カソードは、マイクロチップ・ソース（microtip source）、又は、低い閾値の電界放出層を有するソース、である。放出層は、カーボン・ナノチューブ層、もしくは、炭素ベースの構造であることができ、又は、他の材料や積層（ＡｌＮ、ＢＮ）を含むことができる。

カソードの構造は、ダイオード型、又は、三極管（triode）型にすることができる。文献ＦＲ−Ａ−２ ５９３ ９５３(対応米国特許Ｎ^○ ４ ８５７ １６１)は、フィールド・エミッションによって励起される陰極線ルミネッセンスを用いるディスプレイ・デバイスの製造プロセスを、開示する。このカソード構造は、三極管型である。電子放出材料（electron-emitting material） は、電子引き出しゲート（electron extracting gate）を支える絶縁層に形成された穴の底部の露出された伝導層の上に、堆積される。

文献ＦＲ−Ａ−２ ８３６ ２７９（対応米国特許出願２００４／０２５６９６９）は、エミッション・ディスプレイ（emission display）のための三極管型のカソード構造を開示する。このカソード構造は、基板の上に積層され、電子放出材料と電気的に接続されるカソードを形成する電極と、電気絶縁層と、ゲート電極と、を備える。ゲート電極に形成された開口部と、電気絶縁層に形成された開口部と、は、ゲート電極の開口部の中央部分にある電子放出材料を、露出する。これらの開口部は、スロット（slot）形状であり、スロットによって露出された電子放出材料は、スロットの長軸に沿って並ぶ素子を構成する。

電子放出材料は、例えば、カーボン・ナノチューブといった、ナノチューブで構成することができる。

図１は、文献ＦＲ−Ａ−２ ８３６ ２７９によって開示されている、三極管型のカソード構造の断面を概略的に示すものである。この図では、１つの放出素子のみを示している。このカソード構造は、基板１の上に形成される。基板１の上に積層された構造は、抵抗層（resistive layer）３を支えるカソード２と、絶縁層４と、電子引き出しゲートを形成する金属層５と、を備える。スロット６は、抵抗層３を露出する。スロット６の中央部において、スロットの長軸に沿って、成長パッド（growth pad）７が、抵抗層３の上に、配置されている。この図においては、１つの成長パッドのみが示されている。この成長パッド７は、触媒に覆われた電気伝導材料である。この成長パッドは、例えば、カーボンのナノチューブといった、ナノチューブ８の成長を可能にする。典型的には、画像素子（picture element）、又は、ピクセル（pixel）は、スロットに平行に構成（arrange）された数１０、又は、数１００のパッドを備える。

十分な放出電流密度のために、ナノチューブは、電子引き出しゲートから電気的に絶縁されている必要があり、そのため、図１に示されるように、ゲートは、ナノチューブ・パッドに対して、途切れている（recessing）。

フィールド・エミッション・フラット・パネル・ディスプレイは、通常は、ライン（line）を構成するゲート・コンダクタと、通常は、カラム（column）を構成するカソード・コンダクタと、を備える。画像素子、又は、ピクセルは、ライン（ゲート・コンダクタ）とカラム（カソード・コンダクタ）との交叉するところに形成され、各ピクセルは、数１０、又は、数１００の電子放出素子（electron-emitting element）を備える。例えば、１つのピクセルは、図２の中のピクセルによって示されるようなラインの交叉によって、且つ、図３の中のピクセルによって示されるようなカラムの交叉によって、形成される。よりわかりやすくするために、ゲート・コンダクタ（ライン）とカソード・コンダクタ（カラム）とは、異なる図で表現されている。ゲート・コンダクタとカソード・コンダクタとは、重ねられ、スロット１１（図２参照）とスロット２１（図３参照）とが、図１のように一致することがわかる。図２と図３とを参照すると、これらのスロットは、ディスプレイのラインに沿って向いており、しかしながら、変形例として、文献ＦＲ−Ａ−２ ８７３ ８５２の示唆に従って、カラムの方向に向かせることもできる。

図２を参照すると、ゲート・コンダクタ１０のようなゲート（又は、ライン）コンダクタは、領域（zone）１４によって規則的に接続された２つの平行なストリップ（strip）１２と１３とで構成され、各領域は、ピクセルを定める（define）。各領域１４は、図１の中のスロット６に対応する所定の数のスロット１１を備える。ゲート・コンダクタ１０の内側において、２つの連続する領域１４は、自由空間（free space）１５によって分離される。２つの連続するゲート・コンダクタ１０の間には、自由空間１６がある。

図３を参照すると、カソード・コンダクタ２０のようなカソード（又は、カラム）コンダクタは、領域２４によって規則的に接続された２つの平行したストリップ２２と２３とで構成され、各領域は、ピクセルを定める。各領域２４は、図１のスロット６に対応する所定の数のスロット２１を備える。

ディスプレイ・パネルの電気的機能は、ライン（ゲート・コンダクタ）をタイム・シーケンシャル・スキャニング（time-sequential scanning）をすることによって、確保される。所定ライン（given line）にアドレスを割り当てる際には、３０から１００ボルトのオーダーのコントロール電圧は、このラインに印加され、他のラインは接地電位のままである。１０ボルト程度の変調電圧は、カラム・コンダクタ（カソード）にさらに印加され、この電圧は、このラインに表示される映像データ(video data)を示すものである。１つのラインの各ピクセルの放出素子(emitting element)（例えば、カーボン・ナノチューブ）の電子放出（electronic emission）は、アドレスが割り当てられたラインと、対象となっているピクセルと関連するカラムと、の間のポテンシャルの違いによって制御される。

８０から１００ボルトオーダーの、このポテンシャルの違いは、ナノチューブの端に電界(electric field)を形成し、電子の放出を可能にする。放出された電子は、発光団（luminophores）で覆われたアノードへ向かって加速され、アノードは、高い電圧を与えられ、且つ、カソード構造から数ミリメートル離されて配置（locate）されている。このエネルギーをもった電子の衝突（impact）によって、発光団は、モノクロ、又は、カラーの表示（display）を構成する、赤、青、又は、緑の色の放射線（radiation）を放出する。

このタイプのＦＥＤディスプレイの解像度（resolution）は、このアノード上に形成される光スポット（optical spot)のサイズによって決定される。基本的なディスプレイの構造で説明すると、このスポットのサイズは、アノード電圧と、カソード−アノードの距離と、カソードから出る電子ビームの初期運動エネルギー（initial kinetic energy）と初期反射角度(initial angle defection)と、で、決定される。これらのパラメータについて、異なる技術の折衷（different technology compromises）を考慮することによって、複雑な構造を製造するためのコストを除く、光解像度（optical resolution）を改善することは可能である。この点については、ＳＴＤ ０５ Ｄｉｇｅｓｔ、１６２０頁から１６２３頁のＥ．Ｊ．ＣＨＩらの“ＣＮＴ ＦＥＤｓ ｆｏｒ Ｌａｒｇｅ Ａｒｅａ ａｎｄ ＨＤＴＶ Ａｐｐｌｉｃａｔｉｏｎｓ”に記載されている。この文献に記載されたこの複合化は、放出電子のビームのためのリフォーカシング・ゲートを形成するために、カソード構造の上に第３の金属層を追加することで構成される。このリフォーカシング・ゲートは、引き出しゲートと比べて低いポテンシャルの極性を有し、それによって、放出素子（例えば、カーボン・ナノチューブ）によって電子が放出されるとすぐに、電子を再集束（refocus）する。図４は、この構造を示す。基板３１の上に形成されたカソード構造を示す。基板３１上に積層されたこの構造は、抵抗層３３を支えるカソード・コンダクタ３２と、第１の絶縁層３４と、電子引き出しゲートを形成する金属層３５と、第２の絶縁層３９と、リフォーカシング・ゲートを形成する金属層３０（第３の金属層）と、を備える。スロット３６は、ナノチューブ３８の成長を可能にする成長パッド３７（１つのパッドが示されている）を支える抵抗層３３を、露出する。

文献ＵＳ ２００６／００１３５９は、三極管型のカソード構造を開示し、このカソード構造は、基板上に積層され、カソード電極と電気絶縁層とゲート電極とを備え、電気絶縁層とゲート電極とは、カソード電極に電気的に接続された電子放出素子の少なくとも１つを露出する放出開口部を有し、さらに、このカソード構造は、ゲート電極によって引き出された電子を再集束するように構成されたリフォーカシング電極を備える。このリフォーカシング電極は、電気絶縁層の上に構成され、且つ、リフォーカシング電圧（refocusing voltage）をリフォーカシング電極に印加できるように、電気接続手段（electric connection means）と接続される。リフォーカシング電極は、ゲート電極のポテンシャルと比べて低いポテンシャルの極性を持つことが必要であるため、リフォーカシング電極は、上部ゲート電極(upper gate metal)において極性を持ち、上部ゲート電極は、この面（level）にフォーカシング電極を形成するために、追加電極（additional electrode）を必要とする。

本発明の目的の１つは、従来技術における、第３の金属層を支える第２の絶縁層を必要とすることのない電子リフォーカシング・ゲートを有するフラット・パネル・ディスプレイ用のカソード構造を提案することである。

本発明は、マトリックス・アドレッシング(matrix addressing)を用いるフラット・パネル・ディスプレイのためのカソード構造に応用することができるという特有の利点を有する。それにもかかわらず、本発明は、より単純な構造に適用することも可能であり、例えば、カソード構造は、少なくとも１つの電子放出素子を有する。

従って、本発明の対象は、三極管型のカソード構造であって、基板の上に積層され、カソード電極と電気絶縁層とゲート電極とを備え、電気絶縁層とゲート電極とは、カソード電極と接続された少なくとも１つの電子放出素子を露出させる放出開口部を有し、このカソード構造は、ゲート電極によって引き出された電子を再集束するように構成されたリフォーカシング電極をさらに備え、リフォーカシング電極は、電気絶縁層の上に構成され、リフォーカシング電圧がリフォーカシング電極に印加されるようにすることができるように電気接続手段と接続されており、リフォーカシング電極は、カーボン・ナノチューブのような電気伝導ナノチューブを介して電気接続手段と接続されていることを特徴とするものである。

電気接続手段は、カソード電極を備える。

電子放出素子は、抵抗層を用いて、カソード電極と電気的に接続される。電気接続手段は、抵抗層の材料となる抵抗材料を備える。有利には、接続手段のナノチューブは、電気絶縁層の少なくとも１つの開口部に設けられる（house）。

電子放出素子は、ナノチューブによって構成される。好ましくは、電子放出素子のナノチューブは、カーボン・ナノチューブである。

１つの好ましい実施形態においては、電気絶縁層とゲート電極との中の放出開口部（emission openings）は、対応するゲート電極のスロット形状の開口部と対応する、少なくとも１つの電気絶縁層のスロット形状の開口部を備える。さらに、好ましくは、電気絶縁層のスロット形状の開口部と、対応するゲート電極のスロット形状の開口部と、は、スロットの方向に一列に並べられた電子放出素子の少なくとも１つの列を露出する。

さらに、本発明の対象は、マトリックス・アドレス・フィールド・エミッタ素子(matrix-addressed field emitter device)であって、フィールド・エミッタ素子は、先に説明した複数のカソード構造で構成され、ラインとカラムとを定めるようにマトリックス・アレイの形状に構成され、同じラインの複数のゲート電極は、ゲート・コンダクタとしてグループ化され、同じカラムの複数のカソード電極は、カソード・コンダクタとしてグループ化され、カソード・コンダクタとゲート・コンダクタとの交叉するところは、画像素子、又は、ピクセルを定める。

ゲート・コンダクタとリフォーカシング電極とは、ピクセルの内部で互いにかみ合う（intermesh）。それらは、互いにかみあうような、２つのくし形状を形成する。

有利には、ピクセル・リフォーカシング電極（pixel refocusing electrode）のパッドを構成するために、ゲート・コンダクタは、各ピクセルと、それに隣接する各ピクセルと、の間に、自由空間が存在することが可能である構造を有する。

他の好ましい実施形態によると、リフォーカシング電極の各領域は、少なくとも１つの開口部を有し、その開口部は、接続手段のナノチューブが設けられている（housing）電気絶縁層の開口部の少なくとも１つと接続され、且つ、接続手段のナノチューブが、リフォーカシング電極と電気的に接続することを確保することができるようにするものである。

１つの特定の実施形態によれば、リフォーカシング電極の各領域は、少なくとも１つの円形開口部を有し、その円形開口部は、接続手段のナノチューブが設けられている電気絶縁層の円形開口部の少なくとも１つと接続する。これらの開口部は、開口部の空間全体を占める複数の電気伝導ナノチューブを露出する。

従来技術による三極管型のカソード構造の断面図を示す。 従来技術のよるフラット・パネル・ディスプレイの１つのピクセルを限定するゲート・コンダクタを示す。 従来技術のよるフラット・パネル・ディスプレイの１つのピクセルを限定するカラム・コンダクタを示す。 従来技術によるリフォーカシング・ゲートを有する、三極管型のカソード構造の断面図を示す。 本発明によるリフォーカシング・ゲートを有する、三極管型のカソード構造の断面図を示す。 本発明によるフィールド・エミッタ素子の上面の一部を示す。 本発明による他のフィールド・エミッタ素子の上面の一部を示す。 他の実施例の拡大図を示す。 本発明によるカソード構造の第１の製造方法を示す。 本発明によるカソード構造の第２の製造方法を示す。 本発明によるカソード構造の第３の製造方法を示す。

下記の説明を読むことによって、本発明はより理解され、且つ、他の利点及び特徴が、明らかにされる。下記の説明は、例示であって、本発明を限定するものではない。

図５は、本発明によるリフォーカシング電極を有する三極管型のカソード構造の断面図である。基板４１上に形成されたカソード構造が示されている。基板４１上に積層されたこの構造は、抵抗層４３を支えるカソード・コンダクタ４２と、単一の絶縁層４４と、電子引き出しゲートを形成する金属層４５と、を備える。スロット４６は、ナノチューブ４８の成長を可能にする成長パッド４７を支える抵抗層４３を、露出する。成長パッド４７は、スロット４６の中央にあり、成長パッドと、引き出しゲートを支える絶縁層の端と、の間には、所定の距離がある。このようにすることで、ナノチューブ４８と引き出しゲート４５とが電気的に導通することを避けることができる。図５は、絶縁層４４の部分の上における、他の金属層の存在を示すものであり、金属層５０は、有利には、リフォーカシング・ゲートを形成し、そのリフォーカシング・ゲートは、引き出しゲートを形成する金属層４５と同じ金属面(metal level)を有するように、形成される。リフォーカシング・ゲート５０と抵抗層４３との間の電気的接続は、絶縁層４４に形成された開口部５６の底部に形成された成長パッドの存在と、成長パッド５７とリフォーカシング・ゲート５０との間を電気的に導通させる、有利にはカーボン・ナノチューブである電気的伝導ナノチューブ５８と、によって、確保される。ナノチューブ５８とリフォーカシング・ゲート５０との間を電気的に導通させるように、成長パッド５７は、有利には、開口部５６の底部全体に形成されることとなる。

図５に示されているカソード構造は、部分図である。効率のために、リフォーカシング・ゲート（又は、セルフ・フォーカシング・ゲート:self-focusing gate）は、アプリケーションに応じて、１つの電子放出素子、又は、電子放出素子のグループを、取り囲む必要があり、例えば、電子放出素子の各グループは、フラット・パネル・ディスプレイのピクセルを構成する。従って、既に示した図２を考慮した場合、示されているピクセルと取り囲まれるピクセルとのために、ゲート・コンダクタを支える絶縁層の上に、自由空間１５と１６とが存在することが明らかである。これらの自由空間は、本発明のリフォーカシング・ゲートを受けとめることができる。これらの自由空間においては、スロットによって提供されるリフォーカシング・ゲート・パッド（refocusing gate pad）を、定めることは可能であり、例えば、カーボン・ナノチューブの成長パッドを堆積することによって行う。これらのリフォーカシング・ゲート・パッドは、事実上、図２と図３とに示されるスロットによって決められた電子放出領域と同じ形状となる。

図６は、マトリックス・アドレス・フラット・パネル・ディスプレイを形成することとなるフィールド・エミッタ素子の上面の部分を示す。この図は、図２のゲート・コンダクタと同様のゲート・コンダクタ１０を示し、ゲート・コンダクタ１０は、絶縁層６３によって支えられ、ゲート・コンダクタ１０のスロット１１は、このスロットの方向に並んだ電子放出素子６８を、露出させる。図６におけるスロット１１は、ディスプレイ・ラインの方向に向いているが、しかし、変形例として、パネル・ディスプレイのカラムの方向に向かせることも可能である。自由空間１５と１６とは、ピクセル１４を取り囲む４つのパッドを形成する。これらのパッドの各々は、このピクセルのためのリフォーカシング電極の一部分を備える。これらの部分の各々は、隣り合うピクセルのリフォーカシング電極の一部分でもある。従って、図６に示されているように、４つの部分７１、７２、７３、７４は、スロットによって提供され、このスロットの主軸は、この実施例においては、ゲート・コンダクタ１０に形成されたスロット７５の軸と同じ方向に配置されている。他の形状としては、部分７１、７２、７３、７４が、ナノチューブとリフォーカシング・ゲートとの間の電気的導通が最大にすることが明らかに予想されるものであり、例えば、１つの成長パッドに対して１つ開口部があるという比率をもつ、小さな円形開口部とする。スロット７５は、カーボン・ナノチューブで構成された電子放出素子を露出させ、カーボン・ナノチューブは、リフォーカシング電極のパッドとカソード・コンダクタとを、抵抗層を介して、又は、抵抗層を介さずに、電気的に接続し、それは、抵抗層が、事前にエッチングされたものか否かに依存する。従って、このリフォーカシング・ゲートには、カソードのポテンシャルが与えられて、リフォーカシング・ゲートは、放出領域の中央部にある電子ビームを再集束するような、望ましい効果を生むこととなる。従って、新しい金属面を追加することなしに、さらに、このリフォーカシング・ゲートに極性を持たせるための下側のカソード金属（lower cathode metal）に新しいコンタクトを追加することなしに、これらのゲート・パッドは、“自己集束（self-refocusing）”することとなる。しかしながら、このオプションは、下側のカソード金属にも可能である。この下側のカソード金属においては、カソード・コンダクタの列の第１のサブ・アセンブリ（sub-assembly）は、図３のように、定められ、カラム・コンダクタの列の第２のサブ・アセンブリは、第１のサブ・アセンブリと電気的に絶縁されている。第１のサブ・アセンブリと平行であるコンダクタの列の第２のサブ・アセンブリは、リフォーカシング・ゲートの出力コンタクトと同じ極性を持ち、電気的に導通する全てのカラムを、備えることとなる。デザインを除く、この多少複雑な構造の利点は、新しいコンタクトにポテンシャルをかけることによって、集束（focusing）効果の制御が可能であることであり、このポテンシャルは、映像となるカソード・カラムのポテンシャルと異なるものである。この場合、抵抗バラスト層（resistive ballast layer）をエッチングすることが好ましく、それによって、ビデオ・カラム・コンダクタと、リフォーカシング・ポテンシャル(refocusing potential)を制御するコンダクタと、のポテンシャルの違いによって引き起こされる、この層の消耗（consumption）を避けることができる。

リフォーカシング・ゲートがカソードと接続されている場合には、リフォーカシング・ゲートにおける抵抗バラスト層を、局所的にエッチングすることができ、これによって、カソード金属の上に電気的に導通する経路を形成する。この場合、リフォーカシング・ゲートの接続ナノチューブの成長パッドは、カソードの上に直接堆積され、ナノチューブは、リフォーカシング・ゲートとカソードとを直接内部で接続する。

これらのセルフ・リフォーカシング・ゲート領域は、ピクセル自体に挿入することができ、これによって、これらのセルフ・リフォーカシング・ゲート領域と電子放出パッドとを近接させる。この幾何学的な接近は、フォーカス領域を補強することとなり、これによって、効果を改善することができる。図７と図８とで与えられている例のようなデザインは、放出パッドの密度と、ピクセルによって与えられる電流と、を損失させる。図７は、ピクセルの面における引き出しゲート８０の上面図であり、引き出しゲート８０は、電子リフォーカシング電極９０のフィンガーのシリーズ９１と互いにかみ合うような、フィンガー８１のシリーズを有する。明確にするために、ナノチューブを配置するためのゲートに形成された開口部は、示されていない。それにもかかわらず、引き出しゲート８０の各フィンガー８１は、その中央部において、１つ、又は、それ以上の開口部を有する（有利には、スロット形状であって、且つ、フィンガーの長さよりも伸びる）。同じように、リフォーカシング電極９０の各フィンガー９１は、１つ、又は、１つ以上の、有利には、円形の、開口部を備える。示されている例においては、集束度は、垂直軸Ｙに沿って高められており、垂直軸Ｙは、引き出し、且つ、集束する“フィンガー”のＸに沿って、かみ合うものである。色彩が混在することを避けるために、Ｘ軸に沿って集束度をさらに高めることは有利であり、従って、Ｙに沿って“フィンガー”がかみ合うように設けられる。

両方向に再集束（refocus）する必要がある場合には、２つのゲートは、ＸとＹとに沿ってかみ合わされることができ、各ゲート“フィンガー”は、図８に示されるように設計される。引き出しゲートのフィンガー８１は、開口部８２を有し、この開口部８２を、開口部８２の中央部に配置された電子放出素子によって放出された電子が通過する。符号９２は、開口部を示し、この開口部は、電気接続手段（例えば、カーボン・ナノチューブ）を備え、この電気接続手段は、リフォーカシング電極を確実に導通させ、且つ、導通を最大のものとするために開口部全体を占める。放出パッドの密度と、各ピクセルの放出電流と、損失のために、事前に、集束度は高められる。Ｘ軸、又は、Ｙ軸に沿った集束効果を最大にするためには、各放出パッドは、セルフ・フォーカス・パッドによって可能な限り囲まれる必要がある。２つのゲートが同じ金属面に配置されるため、リフォーカシング・ゲートによって、引き出しゲートを完全に取り囲むことは不可能である。従って、例えば、下記の拡大図中のＹ軸に沿った正方向といった、集束が良好ではない方向に、常に保たれることとなる。設計は、同じ１つのピクセルの異なるフィンガー、若しくは、同じディスプレイ・パネルの異なるピクセル、に対して、４つの方向の効果が平均化されるように、この方向が異なるような構成にすることができる。

図９Ａから図９Ｇは，本発明によるカソード構造の第１の製造方法を示す。簡単にするために、１つのエミッタしか示していない。

図９Ａは、例えばガラスである基板１０１を示し、カソード・コンダクタ１０２を形成するために、その上に、金属層は堆積され、且つ、エッチングされる。この金属層は、モリブデン、又は、タングステン−チタン合金であることができ、一般的には、０．１から数μｍの厚さを有することが可能である。バラスト（ballast）層と呼ばれる、抵抗層１０３は、例えば、０．５μｍから２μｍの間の厚さを有するアモルファス・シリコンの層を堆積させたものである。抵抗層の上に、絶縁層１０４は堆積され、例えば、厚さが１から３μｍのシリカ（silica）層である。絶縁層の上に、コンダクタ層１０５は堆積され、例えば、０．１から数μｍの厚さである、モリブデン、銅の層である。変形例としては、リフォーカシング・ゲートを接続するための、ナノチューブの成長領域に局在する抵抗層１０３をエッチングすることが可能である。

引き出しゲート・コンダクタ１０５´とリフォーカシング電極１０５´´とを定めるように、コンダクタ層１０５は、エッチングされる（図９Ｂ参照）。

樹脂層１０６は、これまでに得られた積層（stack）に堆積される（図９Ｃ参照）。開口部１０７は、樹脂膜１０６に形成され、リフォーカシング電極となる成長パッドの大きさと同じであり、且つ、リフォーカシング電極１０５´´を露出するまで、形成される。成長パッドが、円形の場合には、成長パッドの直径は、数μｍであり、成長パッドが、長方形、正方形の場合には、成長パッドの一辺は、数μｍである。

開口部１０７のエッチングは、開口部が、リフォーカシング電極１０５´´と絶縁層１０４と貫き、抵抗層１０３に達するまで、続けられる。そのために、ドライ・リアクティブ・エッチング（dry reactive etching）が用いられる（図９Ｄ参照）。抵抗層１０３の上の開口部１０７の底部に、触媒層１０８は、厚さ１ｎｍから２０ｎｍとして堆積される（成長パッド）。触媒は、鉄、ニッケル、又は、鉄／シリコン／パラジウム／ニッケル合金とすることができる。５０ｎｍの厚さのＴｉＮ、ＴａＮ、Ａｌ、又は、Ｔｉの金属のサブ層（metal sub-layer）は、触媒の下部に提供される。

樹脂層１０６が除去され、新しい樹脂層１０９が堆積されて（図９Ｅ参照）、電子放出素子が配置されることとなる開口部１１０を、引き出しゲート・コンダクタ１０５´を露出するまで、エッチングすることを可能にする。開口部１１０の大きさは、数μｍである。樹脂層１０９は、成長パッド１０８を保護する。

ウエット・リアクティブ・エッチング（wet reactive etching）を使用して、引き出しゲート・コンダクタ１０５´と絶縁層とはエッチングされ、開口部１１０と比べてへこんだ凹部になるようにする。次いで、成長パッド１０８と同じように、触媒、又は、成長パッド１１１は、堆積される（図９Ｆ参照）。

樹脂層１０９は除去され、５５０℃、１分間の条件の、数１０ｍｂａｒの圧力のアセチレンを用いたＣＶＤプロセスによって、カーボン・ナノチューブの成長が行われる。図９Ｇは、引き出しゲート・コンダクタ１０５´に達することのないナノチューブ１１２と、リフォーカシング電極１０５´´と電気的に接続するナノチューブ１１３と、を示す。

図１０Ａから図１０Ｇは、本発明によるカソード構造の第２の製造方法を示す。簡単にするために、１つの放出エミッタしか示していない。この第２の方法は、引き出しゲートが、保護抵抗層（protective resistive layer）に覆われている場合に適用するものである。

図１０Ａは、例えばガラスである基板２０１を示し、カソード・コンダクタ２０２を形成するために、その上に、金属層は堆積され、且つ、エッチングされる。この金属層は、モリブデン、又は、タングステン−チタン合金であることができ、０．１から数μｍの厚さを有することができる。バラスト層と呼ばれる、抵抗層２０３は、例えば、０．５μｍから２μｍの間の厚さを有するアモルファス・シリコンの層を堆積させたものである。抵抗層の上に、絶縁層２０４は堆積され、例えば、１から３μｍの厚さのシリカ（silica）層である。絶縁層の上に、コンダクタ層２０５は堆積され、例えば、０．１から数μｍの厚さである、モリブデン、銅の層である。

引き出しゲート・コンダクタ２０５´とリフォーカシング電極２０５´´とを定めるため、コンダクタ層２０５はエッチングされる（図１０Ｂ参照）。引き出しゲート・コンダクタ２０５´とリフォーカス電極２０５´´とにおいて開口部２０３と２１７とが得られるように、エッチングは行われる。

保護抵抗層２２０は、先に得られた構造の上に堆積される（図１０Ｃ参照）。この抵抗層２２０は、高い抵抗率を有するアモルファス・シリコンの層、又は、ＤＬＣ（ダイヤモンド・ライク・カーボン）と呼ばれるアモルファス・カーボン層である。抵抗層２２０がアモルファス・シリコン層である場合には、抵抗層の抵抗率は、バラスト層２０３の抵抗率の少なくとも１０倍以上であり、さらに、抵抗層の厚さが、数１００ｎｍであれば、その抵抗率は、バラスト層の抵抗率の１００倍のものとなる。

次に、樹脂層２０６は、これまでに得られた構造の上に堆積され、マスクを用いて、成長パッド・パターンは露光される（図１０Ｄ参照）。開口部のサイズが、数μｍ×数μｍである開口部が、樹脂層２０６中に得られる。開口部２１０は、引き出しゲート・コンダクタ２０５´の開口部２０３の中心に置かれ、開口部２０７は、リフォーカシング電極の開口部２１７の中心に置かれる。開口部２１０と２０７とは、それぞれ、放出領域、及び、フォーカス領域（focusing zone）において、異なるサイズを有する。

ドライ・リアクティブ・エッチングを用いて、開口部２０７と２１０との底部にあるバラスト層２０３を露出するように、抵抗層２２０と絶縁層２０４とは、エッチングされる（図１０Ｅ参照）。必要に応じて、選択的エッチングを用いて、樹脂２０６と比べて、絶縁層２０４と抵抗層２２０とをくぼませるようにする。リフォーカシング電極２０５´´の金属層は、凹形状とするようにエッチングされるこことはなく、このリフォーカシング電極の“突出部(overhang)”の上に、ナノチューブの電気的導通経路を形成することとなる。

次に、バラスト層２０３の上の開口部２０７と２１０との底部において、触媒層（成長パッド）は堆積される。開口部２０７には層２０８を、開口部２１０には層２１１を、形成する。触媒は、第１の製造方法で用いられたものと同じものにすることができる（図１０Ｆ参照）。

樹脂層２０６は除去され、５５０℃、１分間、数１０ｍｂａｒの圧力の条件で、アセチレンを用いたＣＶＤプロセスによって、カーボン・ナノチューブの成長は行われる。図１０Ｇは、保護抵抗層２２０によって、引き出しゲート・コンダクタ２０５´と電気的に導通することがないナノチューブ２１２を示す。この図は、リフォーカシング電極２０５´´と電気的に接続されるナノチューブ２１３も示す。

図１１Ａから１１Ｈとは、本発明によるカソード構造の第３の製造方法を示す。簡単にするために、１つの放出エミッタしか示していない。この第３の方法は、第２の製造方法の変形例であり、放出素子と、バラスト層とリフォーカシング電極とを接続する電気接続手段と、の間の絶縁層のオーバーエッチングを制御することを必要としない製造方法である。

図１１Ａは、基板３０１を示し、カソード・コンダクタ３０２を形成するために、基板の上に、金属層は堆積され、エッチングされる。次いで、抵抗層３０３（バラスト層）は堆積され、順次、絶縁層３０４と、最後に、伝導層３０５と、は堆積される。これらの様々な要素は、第２の製造方法のものと同じものである。

引き出しゲート・コンダクタ３０５´とリフォーカシング電極３０５´´とを定めるように、伝導層３０５は、エッチングされる（図１１Ｂ参照）。リフォーカシング電極３０５´´を除く引き出しゲート・コンダクタ３０５´の中に、開口部３３０が得られるように、エッチングは行われる。

次いで、保護抵抗層３２０は、これまでに得られた構造の上に、堆積される（図１１Ｃ参照）。この抵抗層は、第２の製造方法での保護抵抗層と同じタイプのものとすることができる。

次いで、樹脂層３０６は、これまでに得られた構造の上に、堆積され、放出成長パッドと電気接続手段との形成予定領域を覆うマスクを用いて、成長パッド・パターンの露光は、行われる。開口部のサイズが、数μｍ×数μｍである開口部が、樹脂層３０６中に得られる。開口部３１０は、引き出しゲート・コンダクタ３０５´の開口部３０３の中心に置かれ、開口部３０７は、リフォーカシング電極３０５´´の上に配置される（図１１Ｄ参照）。後に成長パッドとなる、開口部３１０と３０７とは、それぞれ、放出領域、及び、フォーカス領域において、異なるサイズを有する。

ドライ・リアクティブ・エッチングを用いて、抵抗層３２０は、次いで、エッチングされる。エッチングは、開口部３１０から、絶縁層３０４を貫いて、抵抗層３０３が露出するまで、続けられる。絶縁層３０４のウエット・エッチングを用いて、樹脂層３０６と比べて絶縁層３０４をくぼませるようにする。リフォーカシング電極３０５´´は、開口部３０７のエッチングをストップさせる層として、用いられる（図１１Ｅ参照）。

次に、ドライ・リアクティブ・エッチングを用いて、開口部３０７を延長し、バラスト層３０３が露出するまで、リフォーカシング電極３０５´´と絶縁層３０４とはエッチングされる（図１１Ｆ参照）。

バラスト層３０３上の開口部３０７と３１０との底部に、触媒層（成長パッド）は堆積される。開口部３０７には層３０８を、開口部３１０には層３１１を、形成する。触媒は、第１と第２との製造方法と同じものを用いることができる（図１１Ｇ参照）。樹脂層３０６は除去され、先に説明した方法を適用し、ＣＶＤプロセスによって、カーボン・ナノチューブの成長は行われる。図１１Ｈは、保護抵抗層３２０によって、引き出しゲート・コンダクタ３０５´と電気的に導通することがないナノチューブ３１２を示す。この図は、リフォーカシング電極３０５´´と電気的に接続されるナノチューブ３１３も示す。

Claims (18)

1. 三極管型のカソード構造であって、前記カソード構造は、基板（４１）の上に積層されており、カソード電極（４２）と、電気絶縁層（４４）と、ゲート電極（４５）と、を備え、前記電気絶縁層（４４）と前記ゲート電極（４５）とは、放出開口部（４６）を有し、前記放出開口部（４６）は、少なくとも１つの電子放出素子（４８）を露出させ、前記電子放出素子（４８）は、前記カソード電極（４２）と電気的に接続されており、前記カソード構造は、前記ゲート電極（４５）によって引き出された電子を集束させるように構成されたリフォーカシング電極をさらに備え、前記リフォーカシング電極（５０）は、前記電気絶縁層（４４）の上に構成され、且つ、リフォーカシング電圧が前記リフォーカシング電極に印加できるように電気接続手段と接続され、前記リフォーカシング電極は、電気伝導ナノチューブ（５８）を介して電気接続手段と接続されることを特徴とする、カソード構造。
2. 前記電気接続手段は、前記カソード電極（４２）を備えることを特徴とする請求項１に記載のカソード構造。
3. 前記電子放出素子（４８）は、抵抗層（４３）によって前記カソード電極（４２）と電気的に接続されることを特徴とする請求項２に記載のカソード構造。
4. 前記電気接続手段は、抵抗材料を備えることを特徴とする請求項１に記載のカソード構造。
5. 前記抵抗材料は、前記抵抗層（４３）の材料であることを特徴とする請求項３又は４に記載のカソード構造。
6. 前記接続手段の前記ナノチューブ（５８）は、前記電気絶縁層（４４）の開口部（５６）の少なくとも１つに設けられていることを特徴とする請求項１に記載のカソード構造。
7. 前記ナノチューブ（５８）は、カーボン・ナノチューブであることを特徴とする請求項１から５のいずれかに記載のカソード構造。
8. 前記電子放出素子は、ナノチューブ（４８）で構成されることを特徴とする請求項１から６のいずれかに記載のカソード構造。
9. 前記電子放出素子の前記ナノチューブ（４８）は、カーボン・ナノチューブであることを特徴とする請求項８に記載のカソード構造。
10. 前記電気絶縁層と前記ゲート電極との前記放出開口部は、前記電気絶縁層中のスロット形状の開口部を少なくとも１つは備え、前記開口部は、前記ゲート電極中のスロット形状の整合開口部と結合することを特徴とする請求項１から９のいずれかに記載のカソード構造。
11. 前記電気絶縁層中の前記スロット形状の開口部と、前記ゲート電極中の前記スロット形状の整合開口部とは、前記スロットの方向に並べられた電子放出素子の列を少なくとも１つを露出することを特徴とする請求項１０に記載のカソード構造。
12. 請求項１から１１のいずれかに記載された複数のカソード構造から構成されているマトリックス・アドレス・フィールド・エミッション素子であって、前記フィールド・エミッション素子は、ラインとカラムとを定めるようにマトリックス・アレイ状に構成され、同じ１つのラインの前記ゲート電極は集まってゲート・コンダクタ（１０）となり、同じ１つのカラムの前記カソード電極は集まってカソード・コンダクタ（２０）となり、カソード・コンダクタ（２０）とゲート・コンダクタ（１０）とが交叉するところは、画像素子、又は、ピクセル（１４）を定めることを特徴とする、マトリックス・アドレス・フィールド・エミッション素子。
13. 前記ゲート・コンダクタと前記リフォーカシング電極とは、ピクセル内部で互いにかみあうことを特徴とする請求項１２に記載の素子。
14. 前記ゲート・コンダクタと前記リフォーカシング電極とは、互いにかみ合うようなくし形状を形成することを特徴とする請求項１３に記載の素子。
15. 前記ゲート・コンダクタは、各ピクセル（１４）とそれに隣接する各ピクセルとの間に、自由空間（１５、１６）が存在することができる構造を有し、前記ピクセル・リフォーカシング電極の領域（７１、７２、７３、７４）を形成することができることを特徴とする請求項１２に記載のデバイス。
16. デバイスが請求項６に記載の複数のカソード構造で構成されている場合における請求項１５に記載のデバイスであって、前記リフォーカシング電極の各領域（７１、７２、７３、７４）は、少なくとも１つの開口部を有し、前記開口部は、前記電気絶縁層中の開口部の少なくとも１つと、接続しており、前記電気絶縁層中の開口部は、接続手段の前記ナノチューブが設けられ、且つ、前記接続手段の前記ナノチューブが前記リフォーカシング電極と電気的に接続されていることを確保することができる、ことを特徴とするデバイス。
17. 前記リフォーカシング電極の各領域（７１、７２、７３、７４）は、少なくとも円形開口部（７５）を有し、前記円形開口部は、前記接続手段の前記ナノチューブが設けられている前記電気絶縁層の円形開口部の少なくとも１つと接続することを特徴とする請求項１６に記載のデバイス。
18. 前記リフォーカシング電極の少なくとも１つの領域（７１、７２、７３、７４）の前記円形開口部は、前記開口部の空間の全てを占める複数の電気伝導ナノチューブを露出することを特徴とする請求項１７に記載のデバイス。

Images