JP2010287724A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2010287724A JP2010287724A JP2009140233A JP2009140233A JP2010287724A JP 2010287724 A JP2010287724 A JP 2010287724A JP 2009140233 A JP2009140233 A JP 2009140233A JP 2009140233 A JP2009140233 A JP 2009140233A JP 2010287724 A JP2010287724 A JP 2010287724A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- semiconductor device
- forming
- film plug
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
本発明は、半導体装置の製造方法に関し、特に、相変化メモリセルを備える半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device including phase change memory cells.
電子機器の高速化及び小型化の要望に応えるため、近年、記憶媒体として相変化材料を用いた不揮発性半導体記憶装置(以下「相変化メモリ」という)が開発されている。相変化メモリは、熱によって相変化する相変化材料と、相変化材料にジュール熱を与えるための2つの電極と、を有している。相変化メモリにおいて、データの書き換えは、電極から相変化材料へのジュール熱付与の切り換えにより、相変化材料の2つの相状態(結晶状態とアモルファス状態)を制御することで行われる。相変化メモリにおいては、データ書き換え電流の低減化を図る必要性から、相変化材料の発熱効率の向上が求められている。 In order to meet the demand for speeding up and downsizing of electronic devices, a nonvolatile semiconductor memory device (hereinafter referred to as “phase change memory”) using a phase change material as a storage medium has been developed in recent years. The phase change memory has a phase change material that changes phase by heat and two electrodes for applying Joule heat to the phase change material. In the phase change memory, data is rewritten by controlling two phase states (crystalline state and amorphous state) of the phase change material by switching the application of Joule heat from the electrode to the phase change material. In the phase change memory, it is required to improve the heat generation efficiency of the phase change material because it is necessary to reduce the data rewrite current.
発滅効率を向上させる方法の1つとして、相変化材料のうち相変化させる領域を小さくすることにより、書き換えに必要なジュール熱を少なくする方法がある。例えば、特許文献1(実施例1及び図1〜図6)には、ヒーター電極と相変化材料の接する面積を小さくする方法が開示されている。特許文献1に開示された相変化メモリの製造方法は下記のように行われる。まず、第1絶縁膜に孔部を開口する。この孔部の開口径は、リソグラフィで加工できる最小寸法となるようにする。次に、孔部が埋まらないような膜厚を有し、孔部の底部及び側壁並びに第1絶縁膜上を被覆する第2絶縁膜を形成する。次に、第2絶縁膜をエッチバックして、孔部の側壁に第2絶縁膜から成るサイドウォールスペーサを形成する。孔部の開口径は、このサイドウォールスペーサの膜厚分だけ縮小される。次に、この縮小された孔部にTiN膜を形成する。次に、このTiN膜をCMP法により研磨除去し、TiN膜からなる埋め込みプラグを形成する。この埋め込みプラグはヒーター電極となる。次に、埋め込みプラグ上に相変化材料層を形成する。特許文献1に記載のこの方法によれば、リソグラフィで加工できる最小寸法よりも小さな径の上面を有するヒーター電極を形成することができる。
As one of the methods for improving the extinction efficiency, there is a method of reducing Joule heat necessary for rewriting by reducing a region where a phase change is made in a phase change material. For example, Patent Document 1 (Example 1 and FIGS. 1 to 6) discloses a method of reducing the area where the heater electrode and the phase change material are in contact with each other. The manufacturing method of the phase change memory disclosed in
しかしながら、特許文献1に記載の技術には、次のような課題がある。エッチバックにより孔部側壁に形成されたサイドウォールスペーサは、上面が湾曲した形状となりやすい。すなわち、サイドウォールスペーサの幅は、孔部の上部ほど薄くなりやすい。このようなサイドウォールスペーサが形成された孔部の開口径においては、孔部の底部の開口径と比較して、孔部上部の開口径は大きく形成されることになる。そのため、孔部内に埋め込まれたヒーター電極は、このサイドウォールスペーサ形状を反映して、上部が広がった形状になりやすい。この結果、特許文献1に記載の技術には、ヒーター電極の底面の径を、製造可能限界まで縮小しても、ヒーター電極上面の径は底面よりも大きい径にしか形成できないため、ヒーター電極上面を十分に縮小化することができないという課題が存在することになる。
However, the technique described in
本発明の第1視点によれば、第1絶縁膜に孔部を形成する工程と、孔部内に導電膜プラグを形成する工程と、導電膜プラグの上表面に、導電膜プラグの上表面の一部が露出されるようにマスク体を形成する工程と、マスク体をマスクとして導電膜プラグを選択的にエッチングして、導電膜プラグの上表面の面積を縮小させる工程と、この縮小させた上表面に接して相変化材料層を形成する工程と、を含む半導体装置の製造方法が提供される。 According to the first aspect of the present invention, a step of forming a hole in the first insulating film, a step of forming a conductive film plug in the hole, and an upper surface of the conductive film plug are formed on the upper surface of the conductive film plug. The step of forming a mask body so as to be partially exposed, the step of selectively etching the conductive film plug using the mask body as a mask to reduce the area of the upper surface of the conductive film plug, and the reduction And a step of forming a phase change material layer in contact with an upper surface.
本発明の第2視点によれば、第1絶縁膜に孔部を形成する工程と、孔部内に導電膜プラグを形成する工程と、導電膜プラグの上表面に、導電膜プラグの上表面の一部が露出されるようにマスク体を形成する工程と、マスク体をマスクとして導電膜プラグを選択的にエッチングして、導電膜プラグの上部に突起部を形成する工程と、突起部の頂部領域と接触するように相変化材料層を形成する工程と、を含む半導体装置の製造方法が提供される。 According to a second aspect of the present invention, a step of forming a hole in the first insulating film, a step of forming a conductive film plug in the hole, a top surface of the conductive film plug, A step of forming a mask body so as to be partially exposed; a step of selectively etching the conductive film plug using the mask body as a mask to form a protrusion on the conductive film plug; and a top of the protrusion Forming a phase change material layer so as to be in contact with the region.
本発明の第3視点によれば、第1絶縁膜に孔部を形成する工程と、孔部内に導電膜プラグを形成する工程と、導電膜プラグの上表面に、導電膜プラグの上表面の一部を被覆するようにマスク体を形成する工程と、マスク体をマスクとして導電膜プラグの上部の一部を選択的にエッチングする工程と、マスク体によって被覆された導電膜プラグの上表面のうちの少なくとも一部と接触するように相変化材料層を形成する工程と、を含む半導体装置の製造方法が提供される。 According to the third aspect of the present invention, a step of forming a hole in the first insulating film, a step of forming a conductive film plug in the hole, a top surface of the conductive film plug, A step of forming a mask body so as to cover a portion, a step of selectively etching a portion of the upper portion of the conductive film plug using the mask body as a mask, and an upper surface of the conductive film plug covered by the mask body. And a step of forming a phase change material layer so as to be in contact with at least a part of the semiconductor device.
本発明の製造方法においては、第1絶縁膜に開口した孔部に導電膜プラグ(ヒーター電極プラグ)を形成し、導電膜プラグの上面の一部を覆うようにマスク体を形成し、このマスク体をマスクとして導電膜の上表面を等方性エッチングにより部分的に除去することにより、導電膜プラグの上表面を縮小させている。かくして、エッチング量を調整することにより、導電膜プラグの上表面の大きさは、縮小できる大きさに制限が加わることなく、任意の大きさに縮小化することができる。 In the manufacturing method of the present invention, a conductive film plug (heater electrode plug) is formed in the hole opening in the first insulating film, and a mask body is formed so as to cover a part of the upper surface of the conductive film plug. By partially removing the upper surface of the conductive film by isotropic etching using the body as a mask, the upper surface of the conductive film plug is reduced. Thus, by adjusting the etching amount, the size of the upper surface of the conductive film plug can be reduced to an arbitrary size without limiting the size that can be reduced.
本発明の実施例1に係る半導体装置の製造方法について説明する。図1〜図14に、本発明の実施例1に係る半導体装置の製造方法を説明するための概略図を示す。図1〜図5、図7、図8及び図12〜図14は、半導体装置の概略断面図である。図6は、図5に示す半導体装置の概略部分平面図である。図9は、図8に示す半導体装置の概略部分平面図である。図10及び図11は、図6及び図9とは別の形態を示す半導体装置の概略部分平面図である。以下で説明する半導体装置は、相変化メモリを備える半導体装置である。
A method for manufacturing a semiconductor device according to
第1工程として、メモリアドレスを選択するための選択用トランジスタ等を形成する(図1)。まず、半導体基板2に、ソース領域及びドレイン領域となる第1拡散層3及び第2拡散層4、ゲート絶縁膜(不図示)、及びゲート電極5を形成する。次に、半導体基板2上に、第1絶縁膜層6を形成する。次に、第1絶縁膜層6に、第2拡散層4が露出するように貫通孔を形成し、貫通孔に金属を埋め込むことにより、第2拡散層4と電気的に接続される第2コンタクトプラグ8を形成する。さらに、第1絶縁膜層6を積層し、第1拡散層3が露出するように貫通孔を形成し、貫通孔に金属を埋め込むことにより、第1拡散層3と電気的に接続される第1コンタクトプラグ7を形成する。第1コンタクトプラグ7は、複数の種類の金属から形成することができる。例えば、第1コンタクトプラグ7は、半導体基板2側から、チタン膜、バリアメタルとしての窒化チタン膜、及びタングステンを貫通孔内に積層して埋め込むことにより形成することができる。次に、第1絶縁膜層6上に、第2絶縁膜層10(特許請求の範囲でいう「第1絶縁膜」)を形成する。第2絶縁膜層10は、例えばシリコン酸化膜で形成することができる。第2絶縁膜層10の膜厚は、例えば200nmとすることができる。
As a first step, a selection transistor or the like for selecting a memory address is formed (FIG. 1). First, the
第2工程として、第2絶縁膜層10にヒーター開口部10a(特許請求の範囲でいう「孔部」)を形成する(図2)。ヒーター開口部10aは、第2絶縁膜層10を貫通し、第1コンタクトプラグ7の上面が露出するように形成する。ヒーター開口部10aの平面形状は、上方から見て円形状とすることができる。ヒーター開口部10aの上部の開口径は、例えば200nmとすることができる。
As a second step, a
第3工程として、ヒーター電極材料11Aを成膜する(図3)。ヒーター電極材料11Aは、第1コンタクトプラグ7と接触し、ヒーター開口部10aを充填すると共に、第2絶縁膜層10上を覆うように形成する。ヒーター電極材料11Aとしては、例えば窒化チタンを使用することができる。第2絶縁膜層10上のヒーター電極材料11Aの膜厚は、例えば150nmとすることができる。
As a third step, a
第4工程として、ヒーター電極11(特許請求の範囲でいう「導電膜プラグ」)を形成する(図4)。例えば、化学機械研磨(CMP;Chemical Mechanical Polishing)技術を用いて、第2絶縁膜層10上のヒーター電極材料11Aを研磨除去する。これにより、ヒーター開口部10aに埋め込まれた、プラグ形状のヒーター電極11が形成される。このとき、ヒーター電極11の上面と第2絶縁膜層10の上面とは同一平面をなすようにすると好ましい。
As the fourth step, the heater electrode 11 (“conductive film plug” in the claims) is formed (FIG. 4). For example, the
第5工程として、ヒーター電極11上にハードマスク12(特許請求の範囲でいう「マスク体」)を形成する(図5)。例えば、リソグラフィ技術とエッチング技術を用いて、ヒーター電極11の上面の一部を覆うように(残部を露出するように)ハードマスク12を形成する。ハードマスク12の材料としては、ヒーター電極11をエッチング処理する際にマスクとして作用可能な材料を使用する。例えば、ヒーター電極11が窒化チタンである場合、ハードマスク12の材料としてシリコン窒化膜を使用することができる。ハードマスク12の上面の面積は、ヒーター電極11の上面(第2絶縁膜層10からの露出面)の面積よりも小さくする。また、ハードマスク12の上面の大きさは、ヒーター電極11のエッチング処理によってヒーター電極11の上表面の一部を所定の大きさに残存させることができるような大きさとするが、後述のエッチング処理におけるエッチング条件によって適宜その大きさを設定すると好ましい。ハードマスク12の平面形状は、特に限定されるものではなく、例えば円形状、矩形状等を使用することができる。ハードマスク12の形成位置は、ヒーター電極11の上表面の一部を覆う位置であればよく、好ましくは、ヒーター電極11の上表面の中央領域である。
As a fifth step, a hard mask 12 (“mask body” in the claims) is formed on the heater electrode 11 (FIG. 5). For example, the
図6に、ヒーター電極11及びハードマスク12の上面形態の一例を示す。図6に示す例においては、ハードマスク12は、円形状であり、ヒーター電極11の上面に対して同心円状に形成されている。ハードマスク12の大きさ(直径)d2は、ヒーター電極11の上面の大きさ(直径)d1が200nmである場合、例えば100nmとすることができる。ハードマスク12の膜厚は、例えば100nmとすることができる。
FIG. 6 shows an example of top surface forms of the
第6工程として、ハードマスク12をマスクとして、ヒーター電極11の上部(一部)をエッチング処理する(図7)。エッチング条件は、ハードマスク12下にあるヒーター電極11の上面の一部を残存させることができるような条件とする。エッチング方法としては、例えば、等方性ドライエッチングを選択することができる。ヒーター電極11が窒化チタンであり、ヒーター電極11及びハードマスク12が上記例のような形態である場合、例えば、以下の表1の条件でエッチングすることができる。この条件においては、ヒーター電極11は、5nm/秒のエッチングレートでエッチングすることができ、例えば、8秒間のエッチングで、最深部が深さ40nmとなるようなエッチングとすることができる。
As a sixth step, the upper part (part) of the
第7工程として、ハードマスク12を除去する(図8)。ハードマスク12は、例えばエッチング処理で除去することができる。ハードマスク12が窒化シリコンである場合、例えば熱リン酸液を用いた湿式エッチングを使用することができる。
As a seventh step, the
図9に、エッチング処理後のヒーター電極の上面形態の一例を示す。図9に示す例は、図6に示す形態をエッチング処理したものである。図9において、ヒーター電極11がエッチングされた領域はハッチングで示してある。図6に示す形態において、ハードマスク12をマスクとして用いてヒーター電極11の上部をエッチングすると、ハードマスク12から露出した部分からハードマスク12の下縁を中心にヒーター電極11の半球状内の領域はエッチングされる。すなわち、ヒーター開口部10aの内壁上部を露出するように、ヒーター開口部10aの外周に沿ってヒーター電極11の上部の環状領域が除去される。これにより、ヒーター電極11の上部には、図8及び図9に示すように、エッチングされた裾形状の傾斜領域11cを斜面とし、エッチングされずに残存した頂部領域11bを上面とする山状の突起部11aが形成される。突起部11aの頂部領域11bは、ヒーター電極11の中央部分に略円形状に形成される。傾斜領域11cは、頂部領域11bの周囲に環状に形成される。また、突起部11aの頂部領域11bの大きさは、ハードマスク12の大きさよりも小さくなっている。例えば、上記において説明した例のように図6に示す形態において、ハードマスク12の直径d2が100nm、窒化チタン膜のヒーター電極11の上面の直径d1が200nmであり、表1のエッチング条件で8秒エッチングした場合、突起部11aの頂部領域11bの直径d3は、約20nmとすることができる。
FIG. 9 shows an example of the upper surface form of the heater electrode after the etching process. The example shown in FIG. 9 is obtained by etching the form shown in FIG. In FIG. 9, the area | region where the
上記例においては、平面形状が円形状のハードマスク12を例に説明したが、平面形状が例えば矩形状のハードマスク12を用いた場合には、突起部11aの頂部領域11bの平面形状は、矩形状か又は角の取れた円形に近い矩形形状とすることができる。
In the above example, the
なお、特許請求の範囲にいう「上表面」には、ヒーター電極11のエッチングされた領域(傾斜領域11c)は含まれない。
The “upper surface” in the claims does not include the etched region (
図5〜図7に示す形態においては、ハードマスク12は、第2絶縁膜層10に掛からないように形成されているが、ハードマスク12は、図10に示すように、ヒーター電極11のみならずのみならず第2絶縁層10上を被覆してもよい。図10に示す形態において、ヒーター電極11をエッチング処理すると、ヒーター電極11の上部は、図11(ハッチングは、ヒーター電極11がエッチングされた領域を示す)に示すように、ヒーター開口部10aの内壁に沿って円弧状に除去され、突起部11aは、ヒーター開口部10aの内壁に接して形成することができる。
5 to 7, the
第8工程として、第2絶縁膜層10上及びヒーター電極11上(傾斜領域11c上含む)に、第3絶縁膜層の前駆層13Aを形成する(図12)。第3絶縁膜層の前駆層13Aは、例えばシリコン酸化膜として形成することができる。第3絶縁膜層の前駆層13Aの第2絶縁膜層10上の膜厚は、例えば150nmとすることができる。
As an eighth step, a
第9工程として、第3絶縁膜層13(特許請求の範囲にいう「第2絶縁膜」)を形成する(図13)。例えば、CMP技術を用いて、第2絶縁層10及びヒーター電極11の突起部11aの頂部領域11bが露出するように、第3絶縁膜層の前駆層13Aを研磨除去し、突起部11aの傾斜領域11cと第2絶縁膜層10とによって形成された凹部を埋めるように第3絶縁膜層13を形成する。これにより、突起部11aの傾斜領域11cは、第3絶縁膜層13によって被覆される。第3絶縁膜層13は環状形状となっており、その中央領域には、上記例でいえば直径d3が約20nmの円形状の突起部11aの頂部領域11bが露出する。
As a ninth step, a third insulating film layer 13 (“second insulating film” in the claims) is formed (FIG. 13). For example, by using the CMP technique, the
第10工程として、第2絶縁膜10、ヒーター電極11の突起部11aの頂部領域11b、及び第3絶縁膜13上を覆うように、相変化材料膜14を形成し、相変化材料膜14上に上部電極15を形成する(図14)。相変化材料膜14の材料としては、例えばカルコゲナイド系材料を用いることができる。カルコゲナイド系材料としては、例えば、GaSb、InSb、InSe、Sb2Te3、GeTe等の2元系カルコゲナイド、Ge2Sb2Te5、InSbTe、GaSeTe、SnSb2Te4、InSbGe等の3元系カルコゲナイド、AgInSbTe、(GeSn)SbTe、GeSb(SeTe)、Te81Ge15Sb2S2等の4元系カルコゲナイド等を用いることができる。相変化材料膜14の膜厚は、例えば100nmとすることができる。また、上部電極15の材料としては、例えば窒化チタンを用いることができる。上部電極15の膜厚は、例えば50nmとすることができる。
As a tenth step, the phase
以上の工程を含む製造方法により、半導体装置1を製造することができる。本発明の製造方法によって製造された半導体装置1においては、相変化材料膜14と接触するヒーター電極11の面積は、リソグラフィ技術を用いて形成できるヒーター電極11の最小面積よりも小さくすることができる。また、ハードマスク12の形態及びエッチング条件を適宜設定することにより、相変化材料膜14とヒーター電極11との接触面積を任意の大きさに制御することができる。これにより、相変化材料膜14の発熱効率を向上させることができる。
The
本発明の実施例2に係る半導体装置の製造方法について説明する。図15〜図17に、本発明の実施例2に係る半導体装置の製造方法を説明するための概略図を示す。図16は、図15に示す半導体装置の概略部分平面図である。なお、図15〜図17において、実施例1と同じ要素には同じ符号を付してある。実施例1と実施例2とでは、使用するハードマスクの形態が異なっている。 A method for manufacturing a semiconductor device according to Example 2 of the present invention will be described. 15 to 17 are schematic views for explaining a method for manufacturing a semiconductor device according to the second embodiment of the present invention. 16 is a schematic partial plan view of the semiconductor device shown in FIG. 15 to 17, the same elements as those in the first embodiment are denoted by the same reference numerals. In the first embodiment and the second embodiment, the form of the hard mask used is different.
実施例2に係る製造方法において第1工程から第4工程までは実施例1の第1工程から第4工程と同様である。 In the manufacturing method according to the second embodiment, the first to fourth steps are the same as the first to fourth steps of the first embodiment.
第5工程として、ヒーター電極11の上面の一部及び第2絶縁膜層10の上面を覆うようにハードマスク22を形成する(図15)。実施例1における図5〜図7に示す例においては、ハードマスクはヒーター電極を被覆する領域のみに形成されていたが、本実施形態においては、ハードマスク22は、ヒーター電極11をエッチング処理する領域に貫通孔22dを有するように形成されている。例えば、図15及び図16に示す例においては、ハードマスク22は、ヒーター電極11の上部に頂部領域を有する突起部11aを形成するためにヒーター電極11の上表面の一部を覆う被覆部22aと、被覆部22aを支持するために第2絶縁膜層10上を覆う支持部22cと、被覆部22aを支持部22cに支持させために被覆部22aと支持部22cとを架橋する架橋部22bと、を有する。貫通孔22dは、被覆部22a、架橋部22b及び支持部22cによって囲まれて形成されている。
As a fifth step, a
ハードマスク22の被覆部22aに関する形態は、実施例1におけるハードマスクの形態と同様の形態にすることができる。図16に示す形態においては、架橋部22bは、1つの被覆部22aに対して2箇所形成されているが、1箇所であってもよい。また、架橋部22bは、1つの被覆部22aに対して3箇所以上形成することもできるが、この場合には、架橋部22bの形成箇所は、貫通孔22dが、後のヒーター電極11のエッチング処理によりヒーター電極11の上部に突起部11aを形成できるような位置とする。また、架橋部22bの幅wは、例えば洗浄工程等によりハードマスク22に大きな力が掛かっても、被覆部22aがヒーター電極11上から剥がれないような強度となるように設定すると好ましい。また、架橋部22bの幅wは、広すぎると所定の領域以外のヒーター電極11の上表面が残存してしまうおそれがあるので、突起部11aの形成に支障が生じないような幅とする。貫通孔22dの大きさ及び位置は、ヒーター電極11の上面の外周部分にヒーター電極が残存しないような大きさとする。例えば、ヒーター電極11の上面の直径が例えば実施例1と同様に200nmである場合、円形状の被覆部22aの大きさ(直径に相当)d5は、例えば100nmとすることができる。架橋部22bの幅wは、例えば40nmとすることができる。1つのヒーター電極11に対して、2つの貫通孔22dを合わせた大きさd4は、ヒーター電極11の上面の大きさと同等以上とすると好ましい。
The form regarding the coating |
ハードマスク22は、実施例1と同様にして、リソグラフィ技術とエッチング技術を用いて形成することができる。ハードマスク22における被覆部22a、架橋部22b及び支持部22cは一体的に形成することができる。ハードマスク22は、例えばシリコン窒化膜として形成することができる。ハードマスク22の膜厚は、例えば100nmとすることができる。図16に示す形態においては、支持部22cは、第2絶縁膜層10の上面全体に形成されているが、被覆部22aを支持できるような強度及び面積を有するのであれば、第2絶縁膜層10の上面に部分的に形成することもできる。また、ハードマスク22は、複数のヒーター電極11のマスクとして作用するように形成してもよい。
The
第6工程として、ハードマスク22をマスクとして、ヒーター電極11の上部(一部)をエッチング処理する(図17)。エッチング条件は、ハードマスク22下にあるヒーター電極11の上面の一部を残存させることができるような条件とする。すなわち、実施例1と同様に、ヒーター電極11の上部に突起部11aを形成することができるように、ヒーター電極11の上部をエッチング処理する。エッチング方法としては、例えば、等方性ドライエッチングを選択することができる。ヒーター電極11が窒化チタンであり、ヒーター電極11及びハードマスク22が上記例のような形態である場合、実施例1の表1の条件でエッチングすることができる。この条件においては、ヒーター電極11は、5nm/秒のエッチングレートでエッチングすることができ、例えば、8秒間のエッチングで、最も深い部分で深さ40nmエッチングすることができる。この場合、架橋部22b下のヒーター電極11部分もエッチング除去することができ、突起部11aの傾斜領域とすることができる。これにより、ヒーター電極11の形状は、実施例1におけるヒーター電極11の形状と同様の形状とすることができる。
As a sixth step, the upper part (part) of the
実施例2に係る製造方法において第7工程から第10工程までは実施例1の第7工程から第10工程と同様とすることができる。 In the manufacturing method according to the second embodiment, the seventh process to the tenth process can be the same as the seventh process to the tenth process of the first embodiment.
本実施例によれば、突起部11aを形成するためのハードマスク22部分(被覆部22a)が、架橋部22bによって支持部22cと接続されているため、ヒーター電極11の上面に対する被覆部22aの接触強度を高めることができる。例えば、実施例1において、ヒーター電極の上部をエッチング処理した後においては、ハードマスクは、ヒーター電極の突起部の頂部領域のみで支持されることになる(図7)。この場合、強い力が与えられると、ハードマスクが剥がれてしまうことが懸念される。そのため、機械的に大きな力が加わる洗浄工程等を実施しにくくなる。一方、実施例2によれば、ハードマスク22の被覆部22aは、ヒーター電極11の上部から剥がれてしまうおそれがないので、洗浄工程等を実施することができるようになる。
According to the present embodiment, the
実施例1及び実施例2において図示したハードマスクの形態は一例であり、ハードマスクの形態は、これらに限定されること無く、相変化材料層と接触するヒーター電極の面積を小さくできるものであればいずれの形態でも使用することができる。 The form of the hard mask illustrated in Example 1 and Example 2 is an example, and the form of the hard mask is not limited to these, and the area of the heater electrode in contact with the phase change material layer can be reduced. Any form can be used.
実施例1及び実施例2において図示したエッチング処理後のヒーター電極の上部形態は一例であり、これらに限定されること無く、相変化材料層と接触するヒーター電極の面積を小さくできるものであればいずれの形態でも使用することができる。 The upper form of the heater electrode after the etching process illustrated in the first embodiment and the second embodiment is an example, and is not limited thereto, as long as the area of the heater electrode in contact with the phase change material layer can be reduced. Either form can be used.
本発明の半導体装置の製造方法は、上記実施形態に基づいて説明されているが、上記実施形態に限定されることなく、本発明の範囲内において、かつ本発明の基本的技術思想に基づいて、上記実施形態に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の請求の範囲の枠内において、種々の開示要素の多様な組み合わせ・置換ないし選択が可能である。 The method for manufacturing a semiconductor device of the present invention has been described based on the above embodiment, but is not limited to the above embodiment, and is within the scope of the present invention and based on the basic technical idea of the present invention. It goes without saying that various modifications, changes and improvements can be included in the above embodiment. Further, various combinations, substitutions, or selections of various disclosed elements are possible within the scope of the claims of the present invention.
本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。 Further problems, objects, and developments of the present invention will become apparent from the entire disclosure of the present invention including the claims.
1 半導体装置
2 半導体基板
3 第1拡散層
4 第2拡散層
5 ゲート電極
6 第1絶縁膜層
7 第1コンタクトプラグ
8 第2コンタクトプラグ
9 電源配線
10 第2絶縁膜層
10a ヒーター開口部
11 ヒーター電極
11a 突起部
11b 頂部領域
11c 傾斜領域
11A ヒーター電極材料
12 ハードマスク
13 第3絶縁膜層
13A 第3絶縁膜層の前駆層
14 相変化材料膜
15 上部電極
22 ハードマスク
22a 被覆部
22b 架橋部
22c 支持部
22d 貫通孔
DESCRIPTION OF
Claims (9)
前記孔部内に導電膜プラグを形成する工程と、
前記導電膜プラグの上表面に、前記導電膜プラグの前記上表面の一部が露出されるようにマスク体を形成する工程と、
前記マスク体をマスクとして前記導電膜プラグを選択的にエッチングして、前記導電膜プラグの前記上表面の面積を縮小させる工程と、
この縮小させた上表面に接して相変化材料層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 Forming a hole in the first insulating film;
Forming a conductive film plug in the hole;
Forming a mask body on the upper surface of the conductive film plug so that a part of the upper surface of the conductive film plug is exposed;
Selectively etching the conductive film plug using the mask body as a mask to reduce the area of the upper surface of the conductive film plug;
Forming a phase change material layer in contact with the reduced upper surface;
A method for manufacturing a semiconductor device, comprising:
前記孔部内に導電膜プラグを形成する工程と、
前記導電膜プラグの上表面に、前記導電膜プラグの前記上表面の一部が露出されるようにマスク体を形成する工程と、
前記マスク体をマスクとして前記導電膜プラグを選択的にエッチングして、前記導電膜プラグの上部に突起部を形成する工程と、
前記突起部の頂部領域と接触するように相変化材料層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 Forming a hole in the first insulating film;
Forming a conductive film plug in the hole;
Forming a mask body on the upper surface of the conductive film plug so that a part of the upper surface of the conductive film plug is exposed;
Selectively etching the conductive film plug using the mask body as a mask to form a protrusion on the conductive film plug; and
Forming a phase change material layer in contact with the top region of the protrusion;
A method for manufacturing a semiconductor device, comprising:
前記孔部内に導電膜プラグを形成する工程と、
前記導電膜プラグの上表面に、前記導電膜プラグの前記上表面の一部を被覆するようにマスク体を形成する工程と、
前記マスク体をマスクとして前記導電膜プラグの上部の一部を選択的にエッチングする工程と、
前記マスク体によって被覆された前記導電膜プラグの前記上表面のうちの少なくとも一部と接触するように相変化材料層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 Forming a hole in the first insulating film;
Forming a conductive film plug in the hole;
Forming a mask body on the upper surface of the conductive film plug so as to cover a part of the upper surface of the conductive film plug;
Selectively etching part of the upper portion of the conductive film plug using the mask body as a mask;
Forming a phase change material layer so as to be in contact with at least a part of the upper surface of the conductive film plug covered with the mask body;
A method for manufacturing a semiconductor device, comprising:
前記導電膜プラグは等方性エッチング処理され、前記マスク体の下縁を中心に半球状内の領域が除去されることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置の製造方法。 In the step of etching the conductive film plug,
4. The semiconductor device according to claim 1, wherein the conductive film plug is subjected to an isotropic etching process, and a hemispherical region is removed around a lower edge of the mask body. Manufacturing method.
前記導電膜プラグは等方性エッチング処理され、前記孔部の開口の外周に沿って環状又は円弧状の領域が除去されることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置の製造方法。 In the step of etching the conductive film plug,
The conductive film plug is subjected to an isotropic etching process, and an annular or arcuate region is removed along an outer periphery of the opening of the hole. A method for manufacturing a semiconductor device.
前記マスク体平面の面積を前記導電膜プラグの前記上表面の面積より小さくすると共に、前記孔部に対して同心的になるように前記マスク体を形成することを特徴とする請求項1〜6のいずれか一項に記載の半導体装置の製造方法。 In the step of forming the mask body,
The area of the mask body plane is made smaller than the area of the upper surface of the conductive film plug, and the mask body is formed so as to be concentric with the hole. The manufacturing method of the semiconductor device as described in any one of these.
前記導電膜プラグの上表面の一部を露出させる貫通孔を有するように、前記導電膜プラグ上及び前記第1絶縁膜上に前記マスク体を形成することを特徴とする請求項1〜6のいずれか一項に記載の半導体装置の製造方法。 In the step of forming the mask body,
The mask body is formed on the conductive film plug and the first insulating film so as to have a through hole exposing a part of the upper surface of the conductive film plug. A manufacturing method of a semiconductor device given in any 1 paragraph.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009140233A JP2010287724A (en) | 2009-06-11 | 2009-06-11 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009140233A JP2010287724A (en) | 2009-06-11 | 2009-06-11 | Method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010287724A true JP2010287724A (en) | 2010-12-24 |
Family
ID=43543211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009140233A Withdrawn JP2010287724A (en) | 2009-06-11 | 2009-06-11 | Method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010287724A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104900806A (en) * | 2015-06-04 | 2015-09-09 | 宁波时代全芯科技有限公司 | Phase change memory element and manufacturing method thereof |
-
2009
- 2009-06-11 JP JP2009140233A patent/JP2010287724A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104900806A (en) * | 2015-06-04 | 2015-09-09 | 宁波时代全芯科技有限公司 | Phase change memory element and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI508338B (en) | One-mask phase change memory process integration | |
JP4777820B2 (en) | Semiconductor memory device and manufacturing method thereof | |
JP5360496B2 (en) | Phase change memory device using a self-aligned phase change material layer and methods of making and using the same. | |
TWI427743B (en) | Resistance variable memory cell structures and methods | |
CN101047230B (en) | Phase change memory unit structure, phase change memory unit and its forming method | |
JP2009212202A (en) | Phase change memory device and fabrication method thereof | |
US7935564B2 (en) | Self-converging bottom electrode ring | |
US20100320435A1 (en) | Phase-change memory and method of making same | |
JP4437299B2 (en) | Semiconductor device and manufacturing method thereof | |
CN1960020A (en) | Non-volatile memory element and method of manufacturing the same | |
US8685783B2 (en) | Phase change memory cell | |
JP2006344976A (en) | Phase transformation memory element and its manufacturing method | |
US20120267601A1 (en) | Phase change memory cells with surfactant layers | |
TW200937693A (en) | Phase-change memory and method for fabricating the same | |
JP2008182230A (en) | Phase change memory device and its manufacturing method | |
JP2011091156A (en) | Semiconductor device and method of manufacturing the same | |
US8168535B2 (en) | Method fabricating semiconductor device using multiple polishing processes | |
JP5557421B2 (en) | Phase change nonvolatile memory, manufacturing method thereof, and semiconductor device | |
KR20080050098A (en) | Method of manufacturing phase change ram device | |
US8536013B2 (en) | Forming phase change memory cells | |
US20120007033A1 (en) | Phase-change memory device and method of manufacturing the same | |
JP2010287724A (en) | Method of manufacturing semiconductor device | |
US8748958B1 (en) | Phase-change random access memory device and method of manufacturing the same | |
KR20110035783A (en) | Fabrication method of phase change random access memory device | |
KR101078718B1 (en) | Phase change RAM device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120904 |