JP2010287724A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2010287724A
JP2010287724A JP2009140233A JP2009140233A JP2010287724A JP 2010287724 A JP2010287724 A JP 2010287724A JP 2009140233 A JP2009140233 A JP 2009140233A JP 2009140233 A JP2009140233 A JP 2009140233A JP 2010287724 A JP2010287724 A JP 2010287724A
Authority
JP
Japan
Prior art keywords
conductive film
semiconductor device
forming
film plug
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009140233A
Other languages
Japanese (ja)
Inventor
Takayuki Sasaki
孝幸 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2009140233A priority Critical patent/JP2010287724A/en
Publication of JP2010287724A publication Critical patent/JP2010287724A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device reducing a contact area between a conductive film plug and a phase changing material layer. <P>SOLUTION: The method of manufacturing the semiconductor device includes the steps of forming a hole portion in a first insulating film, forming the conductive film plug in the hole portion, forming a mask element on an upper surface of the conductive film plug to expose a portion of the upper surface of the conductive film plug, selectively etching the conductive film plug by using the mask element as a mask to reduce the area of the upper surface of the conductive film plug, and forming the phase changing material layer in contact with the reduced upper surface. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体装置の製造方法に関し、特に、相変化メモリセルを備える半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device including phase change memory cells.

電子機器の高速化及び小型化の要望に応えるため、近年、記憶媒体として相変化材料を用いた不揮発性半導体記憶装置(以下「相変化メモリ」という)が開発されている。相変化メモリは、熱によって相変化する相変化材料と、相変化材料にジュール熱を与えるための2つの電極と、を有している。相変化メモリにおいて、データの書き換えは、電極から相変化材料へのジュール熱付与の切り換えにより、相変化材料の2つの相状態(結晶状態とアモルファス状態)を制御することで行われる。相変化メモリにおいては、データ書き換え電流の低減化を図る必要性から、相変化材料の発熱効率の向上が求められている。   In order to meet the demand for speeding up and downsizing of electronic devices, a nonvolatile semiconductor memory device (hereinafter referred to as “phase change memory”) using a phase change material as a storage medium has been developed in recent years. The phase change memory has a phase change material that changes phase by heat and two electrodes for applying Joule heat to the phase change material. In the phase change memory, data is rewritten by controlling two phase states (crystalline state and amorphous state) of the phase change material by switching the application of Joule heat from the electrode to the phase change material. In the phase change memory, it is required to improve the heat generation efficiency of the phase change material because it is necessary to reduce the data rewrite current.

発滅効率を向上させる方法の1つとして、相変化材料のうち相変化させる領域を小さくすることにより、書き換えに必要なジュール熱を少なくする方法がある。例えば、特許文献1(実施例1及び図1〜図6)には、ヒーター電極と相変化材料の接する面積を小さくする方法が開示されている。特許文献1に開示された相変化メモリの製造方法は下記のように行われる。まず、第1絶縁膜に孔部を開口する。この孔部の開口径は、リソグラフィで加工できる最小寸法となるようにする。次に、孔部が埋まらないような膜厚を有し、孔部の底部及び側壁並びに第1絶縁膜上を被覆する第2絶縁膜を形成する。次に、第2絶縁膜をエッチバックして、孔部の側壁に第2絶縁膜から成るサイドウォールスペーサを形成する。孔部の開口径は、このサイドウォールスペーサの膜厚分だけ縮小される。次に、この縮小された孔部にTiN膜を形成する。次に、このTiN膜をCMP法により研磨除去し、TiN膜からなる埋め込みプラグを形成する。この埋め込みプラグはヒーター電極となる。次に、埋め込みプラグ上に相変化材料層を形成する。特許文献1に記載のこの方法によれば、リソグラフィで加工できる最小寸法よりも小さな径の上面を有するヒーター電極を形成することができる。   As one of the methods for improving the extinction efficiency, there is a method of reducing Joule heat necessary for rewriting by reducing a region where a phase change is made in a phase change material. For example, Patent Document 1 (Example 1 and FIGS. 1 to 6) discloses a method of reducing the area where the heater electrode and the phase change material are in contact with each other. The manufacturing method of the phase change memory disclosed in Patent Document 1 is performed as follows. First, a hole is opened in the first insulating film. The opening diameter of the hole is set to a minimum dimension that can be processed by lithography. Next, a second insulating film having a film thickness that does not fill the hole and covering the bottom and side walls of the hole and the first insulating film is formed. Next, the second insulating film is etched back to form sidewall spacers made of the second insulating film on the sidewalls of the hole. The opening diameter of the hole is reduced by the thickness of the sidewall spacer. Next, a TiN film is formed in the reduced hole. Next, this TiN film is polished and removed by a CMP method to form a buried plug made of the TiN film. This embedded plug becomes a heater electrode. Next, a phase change material layer is formed on the embedded plug. According to this method described in Patent Document 1, it is possible to form a heater electrode having an upper surface with a diameter smaller than the minimum dimension that can be processed by lithography.

特開2008−71797号公報JP 2008-71797 A

しかしながら、特許文献1に記載の技術には、次のような課題がある。エッチバックにより孔部側壁に形成されたサイドウォールスペーサは、上面が湾曲した形状となりやすい。すなわち、サイドウォールスペーサの幅は、孔部の上部ほど薄くなりやすい。このようなサイドウォールスペーサが形成された孔部の開口径においては、孔部の底部の開口径と比較して、孔部上部の開口径は大きく形成されることになる。そのため、孔部内に埋め込まれたヒーター電極は、このサイドウォールスペーサ形状を反映して、上部が広がった形状になりやすい。この結果、特許文献1に記載の技術には、ヒーター電極の底面の径を、製造可能限界まで縮小しても、ヒーター電極上面の径は底面よりも大きい径にしか形成できないため、ヒーター電極上面を十分に縮小化することができないという課題が存在することになる。   However, the technique described in Patent Document 1 has the following problems. Sidewall spacers formed on the sidewalls of the holes by etch back tend to have a curved upper surface. That is, the width of the sidewall spacer tends to be thinner toward the upper part of the hole. In the opening diameter of the hole portion in which such a sidewall spacer is formed, the opening diameter of the upper portion of the hole portion is formed larger than the opening diameter of the bottom portion of the hole portion. For this reason, the heater electrode embedded in the hole portion is likely to have a shape in which the upper portion is widened reflecting this sidewall spacer shape. As a result, in the technique described in Patent Document 1, even if the diameter of the bottom surface of the heater electrode is reduced to a manufacturable limit, the diameter of the upper surface of the heater electrode can be formed only to a larger diameter than the bottom surface. Therefore, there is a problem that it is not possible to reduce the size sufficiently.

本発明の第1視点によれば、第1絶縁膜に孔部を形成する工程と、孔部内に導電膜プラグを形成する工程と、導電膜プラグの上表面に、導電膜プラグの上表面の一部が露出されるようにマスク体を形成する工程と、マスク体をマスクとして導電膜プラグを選択的にエッチングして、導電膜プラグの上表面の面積を縮小させる工程と、この縮小させた上表面に接して相変化材料層を形成する工程と、を含む半導体装置の製造方法が提供される。   According to the first aspect of the present invention, a step of forming a hole in the first insulating film, a step of forming a conductive film plug in the hole, and an upper surface of the conductive film plug are formed on the upper surface of the conductive film plug. The step of forming a mask body so as to be partially exposed, the step of selectively etching the conductive film plug using the mask body as a mask to reduce the area of the upper surface of the conductive film plug, and the reduction And a step of forming a phase change material layer in contact with an upper surface.

本発明の第2視点によれば、第1絶縁膜に孔部を形成する工程と、孔部内に導電膜プラグを形成する工程と、導電膜プラグの上表面に、導電膜プラグの上表面の一部が露出されるようにマスク体を形成する工程と、マスク体をマスクとして導電膜プラグを選択的にエッチングして、導電膜プラグの上部に突起部を形成する工程と、突起部の頂部領域と接触するように相変化材料層を形成する工程と、を含む半導体装置の製造方法が提供される。   According to a second aspect of the present invention, a step of forming a hole in the first insulating film, a step of forming a conductive film plug in the hole, a top surface of the conductive film plug, A step of forming a mask body so as to be partially exposed; a step of selectively etching the conductive film plug using the mask body as a mask to form a protrusion on the conductive film plug; and a top of the protrusion Forming a phase change material layer so as to be in contact with the region.

本発明の第3視点によれば、第1絶縁膜に孔部を形成する工程と、孔部内に導電膜プラグを形成する工程と、導電膜プラグの上表面に、導電膜プラグの上表面の一部を被覆するようにマスク体を形成する工程と、マスク体をマスクとして導電膜プラグの上部の一部を選択的にエッチングする工程と、マスク体によって被覆された導電膜プラグの上表面のうちの少なくとも一部と接触するように相変化材料層を形成する工程と、を含む半導体装置の製造方法が提供される。   According to the third aspect of the present invention, a step of forming a hole in the first insulating film, a step of forming a conductive film plug in the hole, a top surface of the conductive film plug, A step of forming a mask body so as to cover a portion, a step of selectively etching a portion of the upper portion of the conductive film plug using the mask body as a mask, and an upper surface of the conductive film plug covered by the mask body. And a step of forming a phase change material layer so as to be in contact with at least a part of the semiconductor device.

本発明の製造方法においては、第1絶縁膜に開口した孔部に導電膜プラグ(ヒーター電極プラグ)を形成し、導電膜プラグの上面の一部を覆うようにマスク体を形成し、このマスク体をマスクとして導電膜の上表面を等方性エッチングにより部分的に除去することにより、導電膜プラグの上表面を縮小させている。かくして、エッチング量を調整することにより、導電膜プラグの上表面の大きさは、縮小できる大きさに制限が加わることなく、任意の大きさに縮小化することができる。   In the manufacturing method of the present invention, a conductive film plug (heater electrode plug) is formed in the hole opening in the first insulating film, and a mask body is formed so as to cover a part of the upper surface of the conductive film plug. By partially removing the upper surface of the conductive film by isotropic etching using the body as a mask, the upper surface of the conductive film plug is reduced. Thus, by adjusting the etching amount, the size of the upper surface of the conductive film plug can be reduced to an arbitrary size without limiting the size that can be reduced.

本発明の実施例1に係る半導体装置の製造方法における第1工程を説明するための半導体装置の概略断面図。1 is a schematic cross-sectional view of a semiconductor device for explaining a first step in a method for manufacturing a semiconductor device according to Example 1 of the invention. 本発明の実施例1に係る半導体装置の製造方法における第2工程を説明するための半導体装置の概略断面図。FIG. 5 is a schematic cross-sectional view of a semiconductor device for explaining a second step in the method for manufacturing a semiconductor device according to the first embodiment of the invention. 本発明の実施例1に係る半導体装置の製造方法における第3工程を説明するための半導体装置の概略断面図。FIG. 5 is a schematic cross-sectional view of a semiconductor device for explaining a third step in the method for manufacturing the semiconductor device according to the first embodiment of the invention. 本発明の実施例1に係る半導体装置の製造方法における第4工程を説明するための半導体装置の概略断面図。FIG. 5 is a schematic cross-sectional view of a semiconductor device for explaining a fourth step in the method for manufacturing a semiconductor device according to the first embodiment of the invention. 本発明の実施例1に係る半導体装置の製造方法における第5工程を説明するための半導体装置の概略断面図。FIG. 5 is a schematic cross-sectional view of a semiconductor device for explaining a fifth step in the method for manufacturing the semiconductor device according to the first embodiment of the invention. 図5に示す半導体装置の概略部分平面図。FIG. 6 is a schematic partial plan view of the semiconductor device shown in FIG. 5. 本発明の実施例1に係る半導体装置の製造方法における第6工程を説明するための半導体装置の概略断面図。FIG. 6 is a schematic cross-sectional view of a semiconductor device for explaining a sixth step in the method for manufacturing the semiconductor device according to the first embodiment of the invention. 本発明の実施例1に係る半導体装置の製造方法における第7工程を説明するための半導体装置の概略断面図。FIG. 6 is a schematic cross-sectional view of a semiconductor device for explaining a seventh step in the method for manufacturing the semiconductor device according to the first embodiment of the invention. 図8に示す半導体装置の概略部分平面図。FIG. 9 is a schematic partial plan view of the semiconductor device shown in FIG. 8. 図6とは別の形態を示す半導体装置の概略部分平面図。FIG. 7 is a schematic partial plan view of a semiconductor device showing a different form from FIG. 6. 図9とは別の形態を示す半導体装置の概略部分平面図。FIG. 10 is a schematic partial plan view of a semiconductor device showing a form different from FIG. 9. 本発明の実施例1に係る半導体装置の製造方法における第8工程を説明するための半導体装置の概略断面図。FIG. 10 is a schematic cross-sectional view of a semiconductor device for illustrating an eighth step in the method for manufacturing the semiconductor device according to the first embodiment of the invention. 本発明の実施例1に係る半導体装置の製造方法における第9工程を説明するための半導体装置の概略断面図。FIG. 9 is a schematic cross-sectional view of a semiconductor device for explaining a ninth step in the method for manufacturing the semiconductor device according to the first embodiment of the invention. 本発明の実施例1に係る半導体装置の製造方法における第10工程を説明するための半導体装置の概略断面図。FIG. 10 is a schematic cross-sectional view of a semiconductor device for explaining a tenth step in the method for manufacturing the semiconductor device according to the first embodiment of the invention. 本発明の実施例2に係る半導体装置の製造方法における第5工程を説明するための半導体装置の概略断面図。FIG. 6 is a schematic cross-sectional view of a semiconductor device for explaining a fifth step in the method for manufacturing the semiconductor device according to the second embodiment of the invention. 図14に示す半導体装置の概略部分平面図。FIG. 15 is a schematic partial plan view of the semiconductor device shown in FIG. 14. 本発明の実施例2に係る半導体装置の製造方法における第6工程を説明するための半導体装置の概略断面図。FIG. 10 is a schematic cross-sectional view of a semiconductor device for explaining a sixth step in the method for manufacturing the semiconductor device according to the second embodiment of the invention.

本発明の実施例1に係る半導体装置の製造方法について説明する。図1〜図14に、本発明の実施例1に係る半導体装置の製造方法を説明するための概略図を示す。図1〜図5、図7、図8及び図12〜図14は、半導体装置の概略断面図である。図6は、図5に示す半導体装置の概略部分平面図である。図9は、図8に示す半導体装置の概略部分平面図である。図10及び図11は、図6及び図9とは別の形態を示す半導体装置の概略部分平面図である。以下で説明する半導体装置は、相変化メモリを備える半導体装置である。   A method for manufacturing a semiconductor device according to Embodiment 1 of the present invention will be described. 1 to 14 are schematic views for explaining a method for manufacturing a semiconductor device according to Embodiment 1 of the present invention. 1 to 5, 7, 8, and 12 to 14 are schematic cross-sectional views of the semiconductor device. FIG. 6 is a schematic partial plan view of the semiconductor device shown in FIG. FIG. 9 is a schematic partial plan view of the semiconductor device shown in FIG. 10 and 11 are schematic partial plan views of a semiconductor device showing another form different from those in FIGS. 6 and 9. A semiconductor device described below is a semiconductor device including a phase change memory.

第1工程として、メモリアドレスを選択するための選択用トランジスタ等を形成する(図1)。まず、半導体基板2に、ソース領域及びドレイン領域となる第1拡散層3及び第2拡散層4、ゲート絶縁膜(不図示)、及びゲート電極5を形成する。次に、半導体基板2上に、第1絶縁膜層6を形成する。次に、第1絶縁膜層6に、第2拡散層4が露出するように貫通孔を形成し、貫通孔に金属を埋め込むことにより、第2拡散層4と電気的に接続される第2コンタクトプラグ8を形成する。さらに、第1絶縁膜層6を積層し、第1拡散層3が露出するように貫通孔を形成し、貫通孔に金属を埋め込むことにより、第1拡散層3と電気的に接続される第1コンタクトプラグ7を形成する。第1コンタクトプラグ7は、複数の種類の金属から形成することができる。例えば、第1コンタクトプラグ7は、半導体基板2側から、チタン膜、バリアメタルとしての窒化チタン膜、及びタングステンを貫通孔内に積層して埋め込むことにより形成することができる。次に、第1絶縁膜層6上に、第2絶縁膜層10(特許請求の範囲でいう「第1絶縁膜」)を形成する。第2絶縁膜層10は、例えばシリコン酸化膜で形成することができる。第2絶縁膜層10の膜厚は、例えば200nmとすることができる。   As a first step, a selection transistor or the like for selecting a memory address is formed (FIG. 1). First, the first diffusion layer 3 and the second diffusion layer 4 that become the source region and the drain region, the gate insulating film (not shown), and the gate electrode 5 are formed on the semiconductor substrate 2. Next, the first insulating film layer 6 is formed on the semiconductor substrate 2. Next, a through-hole is formed in the first insulating film layer 6 so that the second diffusion layer 4 is exposed, and a metal is embedded in the through-hole, whereby a second electrically connected to the second diffusion layer 4 is obtained. Contact plug 8 is formed. Further, the first insulating film layer 6 is laminated, a through hole is formed so that the first diffusion layer 3 is exposed, and a metal is embedded in the through hole, whereby the first insulating layer 6 is electrically connected to the first diffusion layer 3. One contact plug 7 is formed. The first contact plug 7 can be formed from a plurality of types of metals. For example, the first contact plug 7 can be formed by stacking and filling a titanium film, a titanium nitride film as a barrier metal, and tungsten in the through hole from the semiconductor substrate 2 side. Next, a second insulating film layer 10 (“first insulating film” in the claims) is formed on the first insulating film layer 6. The second insulating film layer 10 can be formed of, for example, a silicon oxide film. The film thickness of the second insulating film layer 10 can be set to 200 nm, for example.

第2工程として、第2絶縁膜層10にヒーター開口部10a(特許請求の範囲でいう「孔部」)を形成する(図2)。ヒーター開口部10aは、第2絶縁膜層10を貫通し、第1コンタクトプラグ7の上面が露出するように形成する。ヒーター開口部10aの平面形状は、上方から見て円形状とすることができる。ヒーター開口部10aの上部の開口径は、例えば200nmとすることができる。   As a second step, a heater opening 10a (a “hole” in the claims) is formed in the second insulating film layer 10 (FIG. 2). The heater opening 10 a is formed so as to penetrate the second insulating film layer 10 and expose the upper surface of the first contact plug 7. The planar shape of the heater opening 10a can be circular when viewed from above. The opening diameter of the upper part of the heater opening 10a can be set to 200 nm, for example.

第3工程として、ヒーター電極材料11Aを成膜する(図3)。ヒーター電極材料11Aは、第1コンタクトプラグ7と接触し、ヒーター開口部10aを充填すると共に、第2絶縁膜層10上を覆うように形成する。ヒーター電極材料11Aとしては、例えば窒化チタンを使用することができる。第2絶縁膜層10上のヒーター電極材料11Aの膜厚は、例えば150nmとすることができる。   As a third step, a heater electrode material 11A is formed (FIG. 3). The heater electrode material 11 </ b> A is formed so as to contact the first contact plug 7, fill the heater opening 10 a, and cover the second insulating film layer 10. For example, titanium nitride can be used as the heater electrode material 11A. The film thickness of the heater electrode material 11A on the second insulating film layer 10 can be set to, for example, 150 nm.

第4工程として、ヒーター電極11(特許請求の範囲でいう「導電膜プラグ」)を形成する(図4)。例えば、化学機械研磨(CMP;Chemical Mechanical Polishing)技術を用いて、第2絶縁膜層10上のヒーター電極材料11Aを研磨除去する。これにより、ヒーター開口部10aに埋め込まれた、プラグ形状のヒーター電極11が形成される。このとき、ヒーター電極11の上面と第2絶縁膜層10の上面とは同一平面をなすようにすると好ましい。   As the fourth step, the heater electrode 11 (“conductive film plug” in the claims) is formed (FIG. 4). For example, the heater electrode material 11A on the second insulating film layer 10 is removed by polishing using a chemical mechanical polishing (CMP) technique. Thereby, the plug-shaped heater electrode 11 embedded in the heater opening 10a is formed. At this time, it is preferable that the upper surface of the heater electrode 11 and the upper surface of the second insulating film layer 10 are in the same plane.

第5工程として、ヒーター電極11上にハードマスク12(特許請求の範囲でいう「マスク体」)を形成する(図5)。例えば、リソグラフィ技術とエッチング技術を用いて、ヒーター電極11の上面の一部を覆うように(残部を露出するように)ハードマスク12を形成する。ハードマスク12の材料としては、ヒーター電極11をエッチング処理する際にマスクとして作用可能な材料を使用する。例えば、ヒーター電極11が窒化チタンである場合、ハードマスク12の材料としてシリコン窒化膜を使用することができる。ハードマスク12の上面の面積は、ヒーター電極11の上面(第2絶縁膜層10からの露出面)の面積よりも小さくする。また、ハードマスク12の上面の大きさは、ヒーター電極11のエッチング処理によってヒーター電極11の上表面の一部を所定の大きさに残存させることができるような大きさとするが、後述のエッチング処理におけるエッチング条件によって適宜その大きさを設定すると好ましい。ハードマスク12の平面形状は、特に限定されるものではなく、例えば円形状、矩形状等を使用することができる。ハードマスク12の形成位置は、ヒーター電極11の上表面の一部を覆う位置であればよく、好ましくは、ヒーター電極11の上表面の中央領域である。   As a fifth step, a hard mask 12 (“mask body” in the claims) is formed on the heater electrode 11 (FIG. 5). For example, the hard mask 12 is formed using a lithography technique and an etching technique so as to cover a part of the upper surface of the heater electrode 11 (so that the remaining part is exposed). As the material of the hard mask 12, a material that can act as a mask when the heater electrode 11 is etched is used. For example, when the heater electrode 11 is titanium nitride, a silicon nitride film can be used as the material of the hard mask 12. The area of the upper surface of the hard mask 12 is made smaller than the area of the upper surface of the heater electrode 11 (exposed surface from the second insulating film layer 10). Further, the size of the upper surface of the hard mask 12 is set such that a part of the upper surface of the heater electrode 11 can be left in a predetermined size by the etching process of the heater electrode 11. It is preferable to set the size appropriately according to the etching conditions. The planar shape of the hard mask 12 is not particularly limited, and for example, a circular shape or a rectangular shape can be used. The formation position of the hard mask 12 may be a position that covers a part of the upper surface of the heater electrode 11, and is preferably a central region of the upper surface of the heater electrode 11.

図6に、ヒーター電極11及びハードマスク12の上面形態の一例を示す。図6に示す例においては、ハードマスク12は、円形状であり、ヒーター電極11の上面に対して同心円状に形成されている。ハードマスク12の大きさ(直径)dは、ヒーター電極11の上面の大きさ(直径)dが200nmである場合、例えば100nmとすることができる。ハードマスク12の膜厚は、例えば100nmとすることができる。 FIG. 6 shows an example of top surface forms of the heater electrode 11 and the hard mask 12. In the example shown in FIG. 6, the hard mask 12 has a circular shape and is formed concentrically with respect to the upper surface of the heater electrode 11. The size of the hard mask 12 (diameter) d 2, when the size of the upper surface of the heater electrode 11 (diameter) d 1 is 200 nm, can be, for example, 100 nm. The film thickness of the hard mask 12 can be set to 100 nm, for example.

第6工程として、ハードマスク12をマスクとして、ヒーター電極11の上部(一部)をエッチング処理する(図7)。エッチング条件は、ハードマスク12下にあるヒーター電極11の上面の一部を残存させることができるような条件とする。エッチング方法としては、例えば、等方性ドライエッチングを選択することができる。ヒーター電極11が窒化チタンであり、ヒーター電極11及びハードマスク12が上記例のような形態である場合、例えば、以下の表1の条件でエッチングすることができる。この条件においては、ヒーター電極11は、5nm/秒のエッチングレートでエッチングすることができ、例えば、8秒間のエッチングで、最深部が深さ40nmとなるようなエッチングとすることができる。   As a sixth step, the upper part (part) of the heater electrode 11 is etched using the hard mask 12 as a mask (FIG. 7). The etching conditions are such that a part of the upper surface of the heater electrode 11 under the hard mask 12 can remain. As an etching method, for example, isotropic dry etching can be selected. When the heater electrode 11 is titanium nitride and the heater electrode 11 and the hard mask 12 are in the form as in the above example, for example, etching can be performed under the conditions shown in Table 1 below. Under this condition, the heater electrode 11 can be etched at an etching rate of 5 nm / second. For example, the etching can be performed such that the deepest portion has a depth of 40 nm by etching for 8 seconds.

Figure 2010287724
Figure 2010287724

第7工程として、ハードマスク12を除去する(図8)。ハードマスク12は、例えばエッチング処理で除去することができる。ハードマスク12が窒化シリコンである場合、例えば熱リン酸液を用いた湿式エッチングを使用することができる。   As a seventh step, the hard mask 12 is removed (FIG. 8). The hard mask 12 can be removed by, for example, an etching process. When the hard mask 12 is silicon nitride, for example, wet etching using a hot phosphoric acid solution can be used.

図9に、エッチング処理後のヒーター電極の上面形態の一例を示す。図9に示す例は、図6に示す形態をエッチング処理したものである。図9において、ヒーター電極11がエッチングされた領域はハッチングで示してある。図6に示す形態において、ハードマスク12をマスクとして用いてヒーター電極11の上部をエッチングすると、ハードマスク12から露出した部分からハードマスク12の下縁を中心にヒーター電極11の半球状内の領域はエッチングされる。すなわち、ヒーター開口部10aの内壁上部を露出するように、ヒーター開口部10aの外周に沿ってヒーター電極11の上部の環状領域が除去される。これにより、ヒーター電極11の上部には、図8及び図9に示すように、エッチングされた裾形状の傾斜領域11cを斜面とし、エッチングされずに残存した頂部領域11bを上面とする山状の突起部11aが形成される。突起部11aの頂部領域11bは、ヒーター電極11の中央部分に略円形状に形成される。傾斜領域11cは、頂部領域11bの周囲に環状に形成される。また、突起部11aの頂部領域11bの大きさは、ハードマスク12の大きさよりも小さくなっている。例えば、上記において説明した例のように図6に示す形態において、ハードマスク12の直径dが100nm、窒化チタン膜のヒーター電極11の上面の直径dが200nmであり、表1のエッチング条件で8秒エッチングした場合、突起部11aの頂部領域11bの直径dは、約20nmとすることができる。 FIG. 9 shows an example of the upper surface form of the heater electrode after the etching process. The example shown in FIG. 9 is obtained by etching the form shown in FIG. In FIG. 9, the area | region where the heater electrode 11 was etched is shown by hatching. In the form shown in FIG. 6, when the upper portion of the heater electrode 11 is etched using the hard mask 12 as a mask, the region within the hemisphere of the heater electrode 11 centering on the lower edge of the hard mask 12 from the portion exposed from the hard mask 12. Is etched. That is, the annular region of the upper part of the heater electrode 11 is removed along the outer periphery of the heater opening 10a so as to expose the upper part of the inner wall of the heater opening 10a. As a result, as shown in FIGS. 8 and 9, the heater electrode 11 has a mountain-like shape in which an etched skirt-shaped inclined region 11 c is an inclined surface and a top region 11 b remaining without being etched is an upper surface. A protrusion 11a is formed. The top region 11 b of the protrusion 11 a is formed in a substantially circular shape at the central portion of the heater electrode 11. The inclined region 11c is formed in an annular shape around the top region 11b. Further, the size of the top region 11 b of the protrusion 11 a is smaller than the size of the hard mask 12. For example, in the embodiment shown in FIG. 6 as in the example described above, the diameter d 2 is 100nm hard mask 12, the diameter d 1 of the upper surface of the heater electrode 11 of the titanium nitride film 200 nm, the etching conditions of Table 1 in 8 seconds when etched, the diameter d 3 of the top region 11b of the protrusion 11a may be about 20 nm.

上記例においては、平面形状が円形状のハードマスク12を例に説明したが、平面形状が例えば矩形状のハードマスク12を用いた場合には、突起部11aの頂部領域11bの平面形状は、矩形状か又は角の取れた円形に近い矩形形状とすることができる。   In the above example, the hard mask 12 having a circular planar shape has been described as an example. However, when the hard mask 12 having a rectangular planar shape is used, the planar shape of the top region 11b of the protrusion 11a It can be a rectangular shape or a rectangular shape close to a rounded corner.

なお、特許請求の範囲にいう「上表面」には、ヒーター電極11のエッチングされた領域(傾斜領域11c)は含まれない。   The “upper surface” in the claims does not include the etched region (inclined region 11 c) of the heater electrode 11.

図5〜図7に示す形態においては、ハードマスク12は、第2絶縁膜層10に掛からないように形成されているが、ハードマスク12は、図10に示すように、ヒーター電極11のみならずのみならず第2絶縁層10上を被覆してもよい。図10に示す形態において、ヒーター電極11をエッチング処理すると、ヒーター電極11の上部は、図11(ハッチングは、ヒーター電極11がエッチングされた領域を示す)に示すように、ヒーター開口部10aの内壁に沿って円弧状に除去され、突起部11aは、ヒーター開口部10aの内壁に接して形成することができる。   5 to 7, the hard mask 12 is formed so as not to cover the second insulating film layer 10, but the hard mask 12 only includes the heater electrode 11 as shown in FIG. 10. You may coat | cover on the 2nd insulating layer 10 not only. In the form shown in FIG. 10, when the heater electrode 11 is etched, the upper part of the heater electrode 11 is shown in FIG. 11 (hatching indicates the region where the heater electrode 11 is etched), as shown in FIG. The protrusion 11a can be formed in contact with the inner wall of the heater opening 10a.

第8工程として、第2絶縁膜層10上及びヒーター電極11上(傾斜領域11c上含む)に、第3絶縁膜層の前駆層13Aを形成する(図12)。第3絶縁膜層の前駆層13Aは、例えばシリコン酸化膜として形成することができる。第3絶縁膜層の前駆層13Aの第2絶縁膜層10上の膜厚は、例えば150nmとすることができる。   As an eighth step, a precursor layer 13A of the third insulating film layer is formed on the second insulating film layer 10 and the heater electrode 11 (including the inclined region 11c) (FIG. 12). The precursor layer 13A of the third insulating film layer can be formed as a silicon oxide film, for example. The film thickness of the precursor layer 13A of the third insulating film layer on the second insulating film layer 10 can be set to 150 nm, for example.

第9工程として、第3絶縁膜層13(特許請求の範囲にいう「第2絶縁膜」)を形成する(図13)。例えば、CMP技術を用いて、第2絶縁層10及びヒーター電極11の突起部11aの頂部領域11bが露出するように、第3絶縁膜層の前駆層13Aを研磨除去し、突起部11aの傾斜領域11cと第2絶縁膜層10とによって形成された凹部を埋めるように第3絶縁膜層13を形成する。これにより、突起部11aの傾斜領域11cは、第3絶縁膜層13によって被覆される。第3絶縁膜層13は環状形状となっており、その中央領域には、上記例でいえば直径dが約20nmの円形状の突起部11aの頂部領域11bが露出する。 As a ninth step, a third insulating film layer 13 (“second insulating film” in the claims) is formed (FIG. 13). For example, by using the CMP technique, the precursor layer 13A of the third insulating film layer is polished and removed so that the second insulating layer 10 and the top region 11b of the protrusion 11a of the heater electrode 11 are exposed, and the protrusion 11a is inclined. The third insulating film layer 13 is formed so as to fill the recess formed by the region 11 c and the second insulating film layer 10. As a result, the inclined region 11 c of the protrusion 11 a is covered with the third insulating film layer 13. The third insulating layer 13 has a circular shape, in its central region, a top region 11b of the circular protrusion 11a of the diameter d 3 In terms of the above example is about 20nm is exposed.

第10工程として、第2絶縁膜10、ヒーター電極11の突起部11aの頂部領域11b、及び第3絶縁膜13上を覆うように、相変化材料膜14を形成し、相変化材料膜14上に上部電極15を形成する(図14)。相変化材料膜14の材料としては、例えばカルコゲナイド系材料を用いることができる。カルコゲナイド系材料としては、例えば、GaSb、InSb、InSe、SbTe、GeTe等の2元系カルコゲナイド、GeSbTe、InSbTe、GaSeTe、SnSbTe、InSbGe等の3元系カルコゲナイド、AgInSbTe、(GeSn)SbTe、GeSb(SeTe)、Te81Ge15Sb等の4元系カルコゲナイド等を用いることができる。相変化材料膜14の膜厚は、例えば100nmとすることができる。また、上部電極15の材料としては、例えば窒化チタンを用いることができる。上部電極15の膜厚は、例えば50nmとすることができる。 As a tenth step, the phase change material film 14 is formed so as to cover the second insulating film 10, the top region 11 b of the protrusion 11 a of the heater electrode 11, and the third insulating film 13. An upper electrode 15 is formed on the substrate (FIG. 14). As a material of the phase change material film 14, for example, a chalcogenide material can be used. Examples of the chalcogenide-based material include binary chalcogenides such as GaSb, InSb, InSe, Sb 2 Te 3 and GeTe, ternary chalcogenides such as Ge 2 Sb 2 Te 5 , InSbTe, GaSeTe, SnSb 2 Te 4 and InSbGe. Quaternary chalcogenides such as AgInSbTe, (GeSn) SbTe, GeSb (SeTe), and Te 81 Ge 15 Sb 2 S 2 can be used. The film thickness of the phase change material film 14 can be set to 100 nm, for example. Further, as a material of the upper electrode 15, for example, titanium nitride can be used. The film thickness of the upper electrode 15 can be set to, for example, 50 nm.

以上の工程を含む製造方法により、半導体装置1を製造することができる。本発明の製造方法によって製造された半導体装置1においては、相変化材料膜14と接触するヒーター電極11の面積は、リソグラフィ技術を用いて形成できるヒーター電極11の最小面積よりも小さくすることができる。また、ハードマスク12の形態及びエッチング条件を適宜設定することにより、相変化材料膜14とヒーター電極11との接触面積を任意の大きさに制御することができる。これにより、相変化材料膜14の発熱効率を向上させることができる。   The semiconductor device 1 can be manufactured by the manufacturing method including the above steps. In the semiconductor device 1 manufactured by the manufacturing method of the present invention, the area of the heater electrode 11 in contact with the phase change material film 14 can be made smaller than the minimum area of the heater electrode 11 that can be formed using lithography technology. . Further, by appropriately setting the form of the hard mask 12 and the etching conditions, the contact area between the phase change material film 14 and the heater electrode 11 can be controlled to an arbitrary size. Thereby, the heat generation efficiency of the phase change material film 14 can be improved.

本発明の実施例2に係る半導体装置の製造方法について説明する。図15〜図17に、本発明の実施例2に係る半導体装置の製造方法を説明するための概略図を示す。図16は、図15に示す半導体装置の概略部分平面図である。なお、図15〜図17において、実施例1と同じ要素には同じ符号を付してある。実施例1と実施例2とでは、使用するハードマスクの形態が異なっている。   A method for manufacturing a semiconductor device according to Example 2 of the present invention will be described. 15 to 17 are schematic views for explaining a method for manufacturing a semiconductor device according to the second embodiment of the present invention. 16 is a schematic partial plan view of the semiconductor device shown in FIG. 15 to 17, the same elements as those in the first embodiment are denoted by the same reference numerals. In the first embodiment and the second embodiment, the form of the hard mask used is different.

実施例2に係る製造方法において第1工程から第4工程までは実施例1の第1工程から第4工程と同様である。   In the manufacturing method according to the second embodiment, the first to fourth steps are the same as the first to fourth steps of the first embodiment.

第5工程として、ヒーター電極11の上面の一部及び第2絶縁膜層10の上面を覆うようにハードマスク22を形成する(図15)。実施例1における図5〜図7に示す例においては、ハードマスクはヒーター電極を被覆する領域のみに形成されていたが、本実施形態においては、ハードマスク22は、ヒーター電極11をエッチング処理する領域に貫通孔22dを有するように形成されている。例えば、図15及び図16に示す例においては、ハードマスク22は、ヒーター電極11の上部に頂部領域を有する突起部11aを形成するためにヒーター電極11の上表面の一部を覆う被覆部22aと、被覆部22aを支持するために第2絶縁膜層10上を覆う支持部22cと、被覆部22aを支持部22cに支持させために被覆部22aと支持部22cとを架橋する架橋部22bと、を有する。貫通孔22dは、被覆部22a、架橋部22b及び支持部22cによって囲まれて形成されている。   As a fifth step, a hard mask 22 is formed so as to cover a part of the upper surface of the heater electrode 11 and the upper surface of the second insulating film layer 10 (FIG. 15). In the example shown in FIGS. 5 to 7 in Example 1, the hard mask is formed only in the region covering the heater electrode, but in this embodiment, the hard mask 22 etches the heater electrode 11. The region is formed to have a through hole 22d. For example, in the example shown in FIGS. 15 and 16, the hard mask 22 has a covering portion 22 a that covers a part of the upper surface of the heater electrode 11 in order to form a protrusion 11 a having a top region on the heater electrode 11. A support portion 22c that covers the second insulating film layer 10 to support the covering portion 22a, and a bridging portion 22b that bridges the covering portion 22a and the support portion 22c to support the covering portion 22a on the support portion 22c. And having. The through hole 22d is formed so as to be surrounded by the covering portion 22a, the bridging portion 22b, and the support portion 22c.

ハードマスク22の被覆部22aに関する形態は、実施例1におけるハードマスクの形態と同様の形態にすることができる。図16に示す形態においては、架橋部22bは、1つの被覆部22aに対して2箇所形成されているが、1箇所であってもよい。また、架橋部22bは、1つの被覆部22aに対して3箇所以上形成することもできるが、この場合には、架橋部22bの形成箇所は、貫通孔22dが、後のヒーター電極11のエッチング処理によりヒーター電極11の上部に突起部11aを形成できるような位置とする。また、架橋部22bの幅wは、例えば洗浄工程等によりハードマスク22に大きな力が掛かっても、被覆部22aがヒーター電極11上から剥がれないような強度となるように設定すると好ましい。また、架橋部22bの幅wは、広すぎると所定の領域以外のヒーター電極11の上表面が残存してしまうおそれがあるので、突起部11aの形成に支障が生じないような幅とする。貫通孔22dの大きさ及び位置は、ヒーター電極11の上面の外周部分にヒーター電極が残存しないような大きさとする。例えば、ヒーター電極11の上面の直径が例えば実施例1と同様に200nmである場合、円形状の被覆部22aの大きさ(直径に相当)dは、例えば100nmとすることができる。架橋部22bの幅wは、例えば40nmとすることができる。1つのヒーター電極11に対して、2つの貫通孔22dを合わせた大きさdは、ヒーター電極11の上面の大きさと同等以上とすると好ましい。 The form regarding the coating | coated part 22a of the hard mask 22 can be made into the form similar to the form of the hard mask in Example 1. FIG. In the form shown in FIG. 16, the bridging portion 22b is formed at two places for one covering portion 22a, but it may be at one place. In addition, the bridging portion 22b can be formed at three or more locations on one covering portion 22a. In this case, the through-hole 22d is formed at the location where the bridging portion 22b is formed, and the heater electrode 11 is etched later. The position is such that the protrusion 11a can be formed on the heater electrode 11 by processing. Further, it is preferable that the width w of the bridging portion 22b is set so that the covering portion 22a does not peel off from the heater electrode 11 even when a large force is applied to the hard mask 22 by a cleaning process or the like. Further, if the width w of the bridging portion 22b is too large, the upper surface of the heater electrode 11 other than the predetermined region may remain, so that the width of the bridging portion 22b does not hinder the formation of the protrusion 11a. The size and position of the through hole 22d are set such that the heater electrode does not remain on the outer peripheral portion of the upper surface of the heater electrode 11. For example, if the upper surface of the diameter of the heater electrode 11 is 200nm in the same manner for example as in Example 1, the size of the circular cover portion 22a (corresponding to the diameter) d 5 may be, for example 100 nm. The width w of the bridging portion 22b can be set to 40 nm, for example. For one heating electrode 11, size combined two through holes 22 d d 4, the size of the upper surface of the heater electrode 11 and when the equal or preferable.

ハードマスク22は、実施例1と同様にして、リソグラフィ技術とエッチング技術を用いて形成することができる。ハードマスク22における被覆部22a、架橋部22b及び支持部22cは一体的に形成することができる。ハードマスク22は、例えばシリコン窒化膜として形成することができる。ハードマスク22の膜厚は、例えば100nmとすることができる。図16に示す形態においては、支持部22cは、第2絶縁膜層10の上面全体に形成されているが、被覆部22aを支持できるような強度及び面積を有するのであれば、第2絶縁膜層10の上面に部分的に形成することもできる。また、ハードマスク22は、複数のヒーター電極11のマスクとして作用するように形成してもよい。   The hard mask 22 can be formed using the lithography technique and the etching technique in the same manner as in the first embodiment. The covering portion 22a, the bridging portion 22b, and the support portion 22c in the hard mask 22 can be integrally formed. The hard mask 22 can be formed as a silicon nitride film, for example. The film thickness of the hard mask 22 can be set to 100 nm, for example. In the form shown in FIG. 16, the support portion 22c is formed on the entire upper surface of the second insulating film layer 10. However, if the strength and area can support the covering portion 22a, the second insulating film It can also be partially formed on the upper surface of the layer 10. Further, the hard mask 22 may be formed so as to act as a mask for the plurality of heater electrodes 11.

第6工程として、ハードマスク22をマスクとして、ヒーター電極11の上部(一部)をエッチング処理する(図17)。エッチング条件は、ハードマスク22下にあるヒーター電極11の上面の一部を残存させることができるような条件とする。すなわち、実施例1と同様に、ヒーター電極11の上部に突起部11aを形成することができるように、ヒーター電極11の上部をエッチング処理する。エッチング方法としては、例えば、等方性ドライエッチングを選択することができる。ヒーター電極11が窒化チタンであり、ヒーター電極11及びハードマスク22が上記例のような形態である場合、実施例1の表1の条件でエッチングすることができる。この条件においては、ヒーター電極11は、5nm/秒のエッチングレートでエッチングすることができ、例えば、8秒間のエッチングで、最も深い部分で深さ40nmエッチングすることができる。この場合、架橋部22b下のヒーター電極11部分もエッチング除去することができ、突起部11aの傾斜領域とすることができる。これにより、ヒーター電極11の形状は、実施例1におけるヒーター電極11の形状と同様の形状とすることができる。   As a sixth step, the upper part (part) of the heater electrode 11 is etched using the hard mask 22 as a mask (FIG. 17). The etching conditions are such that a part of the upper surface of the heater electrode 11 under the hard mask 22 can remain. That is, like the first embodiment, the upper portion of the heater electrode 11 is etched so that the protrusion 11a can be formed on the upper portion of the heater electrode 11. As an etching method, for example, isotropic dry etching can be selected. When the heater electrode 11 is titanium nitride and the heater electrode 11 and the hard mask 22 are in the form as in the above example, the etching can be performed under the conditions shown in Table 1 of Example 1. Under this condition, the heater electrode 11 can be etched at an etching rate of 5 nm / second. For example, the etching can be performed at a depth of 40 nm at the deepest portion by etching for 8 seconds. In this case, the heater electrode 11 portion under the bridging portion 22b can also be removed by etching, and the inclined region of the protruding portion 11a can be obtained. Thereby, the shape of the heater electrode 11 can be made into the shape similar to the shape of the heater electrode 11 in Example 1. FIG.

実施例2に係る製造方法において第7工程から第10工程までは実施例1の第7工程から第10工程と同様とすることができる。   In the manufacturing method according to the second embodiment, the seventh process to the tenth process can be the same as the seventh process to the tenth process of the first embodiment.

本実施例によれば、突起部11aを形成するためのハードマスク22部分(被覆部22a)が、架橋部22bによって支持部22cと接続されているため、ヒーター電極11の上面に対する被覆部22aの接触強度を高めることができる。例えば、実施例1において、ヒーター電極の上部をエッチング処理した後においては、ハードマスクは、ヒーター電極の突起部の頂部領域のみで支持されることになる(図7)。この場合、強い力が与えられると、ハードマスクが剥がれてしまうことが懸念される。そのため、機械的に大きな力が加わる洗浄工程等を実施しにくくなる。一方、実施例2によれば、ハードマスク22の被覆部22aは、ヒーター電極11の上部から剥がれてしまうおそれがないので、洗浄工程等を実施することができるようになる。   According to the present embodiment, the hard mask 22 portion (covering portion 22a) for forming the protruding portion 11a is connected to the support portion 22c by the bridging portion 22b, so that the covering portion 22a on the upper surface of the heater electrode 11 is provided. Contact strength can be increased. For example, in Example 1, after etching the upper portion of the heater electrode, the hard mask is supported only by the top region of the protrusion of the heater electrode (FIG. 7). In this case, there is a concern that the hard mask may be peeled off when a strong force is applied. Therefore, it becomes difficult to carry out a cleaning process or the like in which a large mechanical force is applied. On the other hand, according to the second embodiment, since the covering portion 22a of the hard mask 22 is not likely to be peeled off from the upper portion of the heater electrode 11, a cleaning process or the like can be performed.

実施例1及び実施例2において図示したハードマスクの形態は一例であり、ハードマスクの形態は、これらに限定されること無く、相変化材料層と接触するヒーター電極の面積を小さくできるものであればいずれの形態でも使用することができる。   The form of the hard mask illustrated in Example 1 and Example 2 is an example, and the form of the hard mask is not limited to these, and the area of the heater electrode in contact with the phase change material layer can be reduced. Any form can be used.

実施例1及び実施例2において図示したエッチング処理後のヒーター電極の上部形態は一例であり、これらに限定されること無く、相変化材料層と接触するヒーター電極の面積を小さくできるものであればいずれの形態でも使用することができる。   The upper form of the heater electrode after the etching process illustrated in the first embodiment and the second embodiment is an example, and is not limited thereto, as long as the area of the heater electrode in contact with the phase change material layer can be reduced. Either form can be used.

本発明の半導体装置の製造方法は、上記実施形態に基づいて説明されているが、上記実施形態に限定されることなく、本発明の範囲内において、かつ本発明の基本的技術思想に基づいて、上記実施形態に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の請求の範囲の枠内において、種々の開示要素の多様な組み合わせ・置換ないし選択が可能である。   The method for manufacturing a semiconductor device of the present invention has been described based on the above embodiment, but is not limited to the above embodiment, and is within the scope of the present invention and based on the basic technical idea of the present invention. It goes without saying that various modifications, changes and improvements can be included in the above embodiment. Further, various combinations, substitutions, or selections of various disclosed elements are possible within the scope of the claims of the present invention.

本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。   Further problems, objects, and developments of the present invention will become apparent from the entire disclosure of the present invention including the claims.

1 半導体装置
2 半導体基板
3 第1拡散層
4 第2拡散層
5 ゲート電極
6 第1絶縁膜層
7 第1コンタクトプラグ
8 第2コンタクトプラグ
9 電源配線
10 第2絶縁膜層
10a ヒーター開口部
11 ヒーター電極
11a 突起部
11b 頂部領域
11c 傾斜領域
11A ヒーター電極材料
12 ハードマスク
13 第3絶縁膜層
13A 第3絶縁膜層の前駆層
14 相変化材料膜
15 上部電極
22 ハードマスク
22a 被覆部
22b 架橋部
22c 支持部
22d 貫通孔
DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Semiconductor substrate 3 1st diffused layer 4 2nd diffused layer 5 Gate electrode 6 1st insulating film layer 7 1st contact plug 8 2nd contact plug 9 Power supply wiring 10 2nd insulating film layer 10a Heater opening part 11 Heater Electrode 11a Protruding portion 11b Top region 11c Inclined region 11A Heater electrode material 12 Hard mask 13 Third insulating film layer 13A Precursor layer of third insulating film 14 Phase change material film 15 Upper electrode 22 Hard mask 22a Covering portion 22b Crosslinking portion 22c Support part 22d Through hole

Claims (9)

第1絶縁膜に孔部を形成する工程と、
前記孔部内に導電膜プラグを形成する工程と、
前記導電膜プラグの上表面に、前記導電膜プラグの前記上表面の一部が露出されるようにマスク体を形成する工程と、
前記マスク体をマスクとして前記導電膜プラグを選択的にエッチングして、前記導電膜プラグの前記上表面の面積を縮小させる工程と、
この縮小させた上表面に接して相変化材料層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
Forming a hole in the first insulating film;
Forming a conductive film plug in the hole;
Forming a mask body on the upper surface of the conductive film plug so that a part of the upper surface of the conductive film plug is exposed;
Selectively etching the conductive film plug using the mask body as a mask to reduce the area of the upper surface of the conductive film plug;
Forming a phase change material layer in contact with the reduced upper surface;
A method for manufacturing a semiconductor device, comprising:
第1絶縁膜に孔部を形成する工程と、
前記孔部内に導電膜プラグを形成する工程と、
前記導電膜プラグの上表面に、前記導電膜プラグの前記上表面の一部が露出されるようにマスク体を形成する工程と、
前記マスク体をマスクとして前記導電膜プラグを選択的にエッチングして、前記導電膜プラグの上部に突起部を形成する工程と、
前記突起部の頂部領域と接触するように相変化材料層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
Forming a hole in the first insulating film;
Forming a conductive film plug in the hole;
Forming a mask body on the upper surface of the conductive film plug so that a part of the upper surface of the conductive film plug is exposed;
Selectively etching the conductive film plug using the mask body as a mask to form a protrusion on the conductive film plug; and
Forming a phase change material layer in contact with the top region of the protrusion;
A method for manufacturing a semiconductor device, comprising:
第1絶縁膜に孔部を形成する工程と、
前記孔部内に導電膜プラグを形成する工程と、
前記導電膜プラグの上表面に、前記導電膜プラグの前記上表面の一部を被覆するようにマスク体を形成する工程と、
前記マスク体をマスクとして前記導電膜プラグの上部の一部を選択的にエッチングする工程と、
前記マスク体によって被覆された前記導電膜プラグの前記上表面のうちの少なくとも一部と接触するように相変化材料層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
Forming a hole in the first insulating film;
Forming a conductive film plug in the hole;
Forming a mask body on the upper surface of the conductive film plug so as to cover a part of the upper surface of the conductive film plug;
Selectively etching part of the upper portion of the conductive film plug using the mask body as a mask;
Forming a phase change material layer so as to be in contact with at least a part of the upper surface of the conductive film plug covered with the mask body;
A method for manufacturing a semiconductor device, comprising:
前記導電膜プラグをエッチングする工程において、
前記導電膜プラグは等方性エッチング処理され、前記マスク体の下縁を中心に半球状内の領域が除去されることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置の製造方法。
In the step of etching the conductive film plug,
4. The semiconductor device according to claim 1, wherein the conductive film plug is subjected to an isotropic etching process, and a hemispherical region is removed around a lower edge of the mask body. Manufacturing method.
前記導電膜プラグをエッチングする工程において、
前記導電膜プラグは等方性エッチング処理され、前記孔部の開口の外周に沿って環状又は円弧状の領域が除去されることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置の製造方法。
In the step of etching the conductive film plug,
The conductive film plug is subjected to an isotropic etching process, and an annular or arcuate region is removed along an outer periphery of the opening of the hole. A method for manufacturing a semiconductor device.
前記相変化材料層を形成する工程の前に、前記導電膜プラグがエッチングされた部分に第2絶縁膜を埋め込む工程をさらに含むことを特徴とする請求項1〜5のいずれか一項に記載の半導体装置の製造方法。   6. The method according to claim 1, further comprising a step of embedding a second insulating film in a portion where the conductive film plug is etched before the step of forming the phase change material layer. Semiconductor device manufacturing method. 前記マスク体を形成する工程において、
前記マスク体平面の面積を前記導電膜プラグの前記上表面の面積より小さくすると共に、前記孔部に対して同心的になるように前記マスク体を形成することを特徴とする請求項1〜6のいずれか一項に記載の半導体装置の製造方法。
In the step of forming the mask body,
The area of the mask body plane is made smaller than the area of the upper surface of the conductive film plug, and the mask body is formed so as to be concentric with the hole. The manufacturing method of the semiconductor device as described in any one of these.
前記マスク体を形成する工程において、
前記導電膜プラグの上表面の一部を露出させる貫通孔を有するように、前記導電膜プラグ上及び前記第1絶縁膜上に前記マスク体を形成することを特徴とする請求項1〜6のいずれか一項に記載の半導体装置の製造方法。
In the step of forming the mask body,
The mask body is formed on the conductive film plug and the first insulating film so as to have a through hole exposing a part of the upper surface of the conductive film plug. A manufacturing method of a semiconductor device given in any 1 paragraph.
前記貫通孔は、前記導電膜プラグの上表面の一部を覆う被覆部と、前記第1絶縁膜を覆う支持部と、前記被覆部と前記支持部とを接続する架橋部と、によって形成されることを特徴とする請求項8に記載の半導体装置の製造方法。   The through hole is formed by a covering portion that covers a part of the upper surface of the conductive film plug, a support portion that covers the first insulating film, and a bridging portion that connects the covering portion and the support portion. The method of manufacturing a semiconductor device according to claim 8.
JP2009140233A 2009-06-11 2009-06-11 Method of manufacturing semiconductor device Withdrawn JP2010287724A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009140233A JP2010287724A (en) 2009-06-11 2009-06-11 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009140233A JP2010287724A (en) 2009-06-11 2009-06-11 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2010287724A true JP2010287724A (en) 2010-12-24

Family

ID=43543211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009140233A Withdrawn JP2010287724A (en) 2009-06-11 2009-06-11 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2010287724A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900806A (en) * 2015-06-04 2015-09-09 宁波时代全芯科技有限公司 Phase change memory element and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900806A (en) * 2015-06-04 2015-09-09 宁波时代全芯科技有限公司 Phase change memory element and manufacturing method thereof

Similar Documents

Publication Publication Date Title
TWI508338B (en) One-mask phase change memory process integration
JP4777820B2 (en) Semiconductor memory device and manufacturing method thereof
JP5360496B2 (en) Phase change memory device using a self-aligned phase change material layer and methods of making and using the same.
TWI427743B (en) Resistance variable memory cell structures and methods
CN101047230B (en) Phase change memory unit structure, phase change memory unit and its forming method
JP2009212202A (en) Phase change memory device and fabrication method thereof
US7935564B2 (en) Self-converging bottom electrode ring
US20100320435A1 (en) Phase-change memory and method of making same
JP4437299B2 (en) Semiconductor device and manufacturing method thereof
CN1960020A (en) Non-volatile memory element and method of manufacturing the same
US8685783B2 (en) Phase change memory cell
JP2006344976A (en) Phase transformation memory element and its manufacturing method
US20120267601A1 (en) Phase change memory cells with surfactant layers
TW200937693A (en) Phase-change memory and method for fabricating the same
JP2008182230A (en) Phase change memory device and its manufacturing method
JP2011091156A (en) Semiconductor device and method of manufacturing the same
US8168535B2 (en) Method fabricating semiconductor device using multiple polishing processes
JP5557421B2 (en) Phase change nonvolatile memory, manufacturing method thereof, and semiconductor device
KR20080050098A (en) Method of manufacturing phase change ram device
US8536013B2 (en) Forming phase change memory cells
US20120007033A1 (en) Phase-change memory device and method of manufacturing the same
JP2010287724A (en) Method of manufacturing semiconductor device
US8748958B1 (en) Phase-change random access memory device and method of manufacturing the same
KR20110035783A (en) Fabrication method of phase change random access memory device
KR101078718B1 (en) Phase change RAM device and method of manufacturing the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120904