JP2010283294A - Method for manufacturing semiconductor device and grinder - Google Patents

Method for manufacturing semiconductor device and grinder Download PDF

Info

Publication number
JP2010283294A
JP2010283294A JP2009137556A JP2009137556A JP2010283294A JP 2010283294 A JP2010283294 A JP 2010283294A JP 2009137556 A JP2009137556 A JP 2009137556A JP 2009137556 A JP2009137556 A JP 2009137556A JP 2010283294 A JP2010283294 A JP 2010283294A
Authority
JP
Japan
Prior art keywords
back surface
aqueous solution
heavy metal
silicon substrate
acid aqueous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009137556A
Other languages
Japanese (ja)
Inventor
Hisashi Adachi
尚志 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009137556A priority Critical patent/JP2010283294A/en
Publication of JP2010283294A publication Critical patent/JP2010283294A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To prevent contamination of a silicon wafer due to heavy metal in a device post-step. <P>SOLUTION: This manufacturing method includes; a rear surface grinding step S31 for grinding a rear surface of a silicon substrate to make thickness to ≤100 μm; a rear surface polishing step S32 for polishing the ground rear surface of the silicon substrate; and a heavy metal removing step S33 for immersing at least the rear surface of the silicon substrate into an acid aqueous solution. According to this method, the heavy metal introduced in the rear surface grinding step or the like is extracted by the acid aqueous solution, thereby removing the heavy metal from the silicon wafer. Thus, contamination of the silicon wafer due to the heavy metal in the device post-step is prevented. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は半導体デバイスの製造方法に関し、特に、マルチチップパッケージ(MCP)への搭載が好適な半導体デバイスの製造方法に関する。また、本発明はグラインダー装置に関し、特に、シリコンウェーハの裏面を研削又は研磨するグラインダー装置に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device suitable for mounting on a multichip package (MCP). The present invention also relates to a grinder device, and more particularly to a grinder device for grinding or polishing the back surface of a silicon wafer.

半導体プロセスにおける問題点の一つとして、シリコンウェーハ中への不純物である重金属の混入が挙げられる。シリコンウェーハの表面側に形成されるデバイス領域へ重金属が拡散した場合、ポーズタイム不良、リテンション不良、接合リーク不良、及び酸化膜の絶縁破壊といったデバイス特性に著しい悪影響をもたらす。このため、シリコンウェーハに混入した重金属がデバイス領域に拡散するのを抑制するため、ゲッタリング法を採用するのが一般的である。ゲッタリングは、シリコン基板の表面にデバイス形成を行うデバイス前工程での重金属汚染防止を目的としている。   One of the problems in the semiconductor process is that heavy metals as impurities are mixed in the silicon wafer. When heavy metals diffuse into a device region formed on the surface side of a silicon wafer, device characteristics such as pause time failure, retention failure, junction leak failure, and dielectric breakdown of the oxide film are significantly adversely affected. For this reason, in order to suppress the heavy metal mixed in the silicon wafer from diffusing into the device region, the gettering method is generally adopted. Gettering is aimed at preventing heavy metal contamination in a device pre-process for forming a device on the surface of a silicon substrate.

一方、デバイス前工程の後に行われるシリコン基板の薄厚化、ワイヤーボンディングあるいは樹脂封入などのデバイス後工程での重金属汚染は、これまで特に重視されていなかった。これは、デバイス後工程の初期においてシリコンウェーハの裏面を研削除去する工程があり、この裏面研削時に導入されるスクラッチやダメージ等が強力なエクストリンシック・ゲッタリング(EG)によるゲッタリング源として作用するからである。   On the other hand, heavy metal contamination in post-device processes such as thinning of the silicon substrate, wire bonding, or resin encapsulation performed after the pre-device process has not been particularly emphasized. This is a process of grinding and removing the back surface of the silicon wafer in the early stage of the device post-process. Scratches and damage introduced during the back surface grinding act as a gettering source by strong extrinsic gettering (EG). Because.

しかしながら、最終的なチップ厚みは年々薄型化しており、特に、MCP搭載されるチップは100μm以下に薄型化されることが多く、製品によっては現在25μm以下まで薄型化され、将来的には10μm以下とも予測されている。チップの厚みが100μm以下まで薄型化されると、裏面研削時のダメージによってシリコンウェーハが割れやすくなるという問題が生じる。このような問題を解決するためには、裏面研削後にダメージ除去する工程、すなわちCMP法による裏面研磨工程やウェットエッチング工程を新たに追加する必要が生じる。   However, the final chip thickness is becoming thinner year by year, and in particular, the chip mounted on the MCP is often made thinner to 100 μm or less, and depending on the product, it is currently made thinner to 25 μm or less, and in the future it will be 10 μm or less. Both are predicted. When the thickness of the chip is reduced to 100 μm or less, there arises a problem that the silicon wafer is easily broken due to damage during back grinding. In order to solve such a problem, it is necessary to newly add a process of removing damage after the back surface grinding, that is, a back surface polishing process and a wet etching process by the CMP method.

ところが、裏面研磨によってシリコンウェーハ裏面のダメージを除去すると、裏面のゲッタリング源も消失することから、EG効果が失われてしまう。しかも、薄型化されたシリコンウェーハはイントリンシック・ゲッタリング(IG)層の厚みも薄いことから、酸素析出物による通常のIG層では十分なIG効果も期待できない。より詳細には、IG法を用いたエピタキシャルウェーハやシリコンウェーハであっても、熱処理によってエピタキシャル膜の厚みを含め、酸素析出核が存在しないDZ層がウェーハ表面から10μm以上形成される。チップの最終膜厚が薄くなってくるとIG層は殆ど存在しない状態になり、デバイス後工程で発生した不純物金属を全くゲッタリングできなくなる。   However, if the damage on the back surface of the silicon wafer is removed by back surface polishing, the back surface gettering source also disappears, and the EG effect is lost. Moreover, since a thin silicon wafer has a thin intrinsic gettering (IG) layer, a sufficient IG effect cannot be expected with a normal IG layer formed of oxygen precipitates. More specifically, even in the case of an epitaxial wafer or silicon wafer using the IG method, a DZ layer having no oxygen precipitation nuclei including the thickness of the epitaxial film is formed by heat treatment to have a thickness of 10 μm or more from the wafer surface. When the final film thickness of the chip becomes thinner, the IG layer hardly exists and the impurity metal generated in the device post-process cannot be gettered at all.

このように、シリコンウェーハ裏面が研磨される薄型の半導体デバイスにおいては、デバイス後工程における重金属汚染の問題が顕在化し始めている。   As described above, in the thin semiconductor device in which the back surface of the silicon wafer is polished, the problem of heavy metal contamination in the device post-process is beginning to become apparent.

これに関し、特許文献1には、薄厚化されたウェーハ裏面に種々の方法によりゲッタリング能力を付与する技術が開示されている。例えば、薄厚化されたシリコンウェーハの裏面に多結晶シリコン膜や窒化膜を堆積させる方法、シリカ粒子を用いて裏面にダメージを与える方法、イオン注入により裏面にダメージ層を形成する方法などが挙げられている。   In this regard, Patent Document 1 discloses a technique for providing gettering capability to a thinned wafer back surface by various methods. For example, a method of depositing a polycrystalline silicon film or nitride film on the back surface of a thinned silicon wafer, a method of damaging the back surface using silica particles, a method of forming a damage layer on the back surface by ion implantation, etc. ing.

特開2006−41258号公報JP 2006-41258 A 特開2006−32859号公報JP 2006-32859 A

しかしながら、多結晶シリコン膜や窒化膜の堆積にはCVD装置などの成膜装置が必要であることから、デバイス後工程でこれらを形成することは量産品においては現実的ではない。また、シリカ粒子を用いて裏面にダメージを与える方法は、チップ厚みがある程度厚ければ効果があるものと考えられるが、既に説明したとおり、最終的なチップ厚みが100μm以下、将来的には10μm程度まで薄型化されると、シリカ粒子などによる物理的ダメージ導入によって抗折強度が低下し、チップ割れの問題が生じてしまうため、歩留まりが大幅に低下することが予想される。   However, since deposition of a polycrystalline silicon film or a nitride film requires a film forming apparatus such as a CVD apparatus, it is not practical for a mass-produced product to form these in a device post-process. Further, the method of damaging the back surface using silica particles is considered to be effective if the chip thickness is thick to some extent, but as already explained, the final chip thickness is 100 μm or less, and in the future 10 μm. If the thickness is reduced to a certain extent, the bending strength is reduced due to the introduction of physical damage due to silica particles and the like, and the problem of chip cracking occurs.

他方、シリコンウェーハを酸水溶液に接触させると、シリコンウェーハに取り込まれている重金属が抽出されることは従来から知られており、例えば特許文献2に開示されている。特許文献2には、厚さ500〜800μmである通常のシリコンウェーハを200℃の酸水溶液に48分間浸すことにより、シリコンウェーハ中のCu、Niをほぼ完全に抽出できることが示されている。   On the other hand, when a silicon wafer is brought into contact with an acid aqueous solution, it has been conventionally known that heavy metals taken into the silicon wafer are extracted, for example, disclosed in Patent Document 2. Patent Document 2 shows that Cu and Ni in a silicon wafer can be almost completely extracted by immersing a normal silicon wafer having a thickness of 500 to 800 μm in an acid aqueous solution at 200 ° C. for 48 minutes.

しかしながら、特許文献2に示されているのはあくまでシリコンウェーハ中の重金属を分析する方法であり、量産工程でシリコンウェーハ中の重金属を取り除くことは想定されていない。事実、デバイス後工程において、シリコンウェーハを200℃の酸水溶液に48分間浸すといったプロセスを付加するのは現実的でない。そもそも、デバイス後工程における裏面研削や裏面研磨によって、シリコンウェーハに重金属が混入するといった課題の認識はない。   However, Patent Document 2 discloses a method for analyzing heavy metals in a silicon wafer to the last, and it is not assumed that heavy metals in a silicon wafer are removed in a mass production process. In fact, it is not practical to add a process of immersing a silicon wafer in an acid aqueous solution at 200 ° C. for 48 minutes in the device post-process. In the first place, there is no recognition of the problem that heavy metals are mixed into the silicon wafer by back surface grinding or back surface polishing in the device post-process.

本発明はこのような背景からなされたものであり、デバイス後工程における重金属汚染を排除することが可能な半導体デバイスの製造方法、並びに、重金属汚染を排除することが可能なグラインダー装置を提供するものである。   The present invention has been made from such a background, and provides a semiconductor device manufacturing method capable of eliminating heavy metal contamination in a device post-process, and a grinder apparatus capable of eliminating heavy metal contamination. It is.

本発明による半導体デバイスの製造方法は、表面に半導体素子が形成されたシリコン基板の一部を裏面側から除去することにより、前記シリコン基板の厚みを100μm以下とする薄型化工程と、薄型化された前記シリコン基板の裏面を研磨する裏面研磨工程と、前記薄型化工程若しくは前記裏面研磨工程と同時に又は前記裏面研磨工程の終了後に、前記シリコン基板の少なくとも裏面を酸水溶液又は温水に接触させる重金属除去工程と、を備えることを特徴とする。   A method for manufacturing a semiconductor device according to the present invention includes a thinning step of removing a part of a silicon substrate having a semiconductor element formed on a front surface from the back side, thereby reducing the thickness of the silicon substrate to 100 μm or less. In addition, a backside polishing step for polishing the backside of the silicon substrate, and a heavy metal removal for bringing at least the backside of the silicon substrate into contact with an aqueous acid solution or hot water simultaneously with the thinning step or the backside polishing step or after completion of the backside polishing step. And a process.

本発明によれば、デバイス後工程における薄型化工程若しくは裏面研磨工程と同時に又は裏面研磨工程の終了後に、シリコン基板の裏面を酸水溶液又は温水に接触させていることから、主に薄型化工程や裏面研磨工程において混入する重金属を、デバイス後工程においてオンラインで除去することが可能となる。   According to the present invention, since the back surface of the silicon substrate is brought into contact with the aqueous acid solution or hot water simultaneously with the thinning step or the back surface polishing step in the device post-process or after the back surface polishing step, mainly the thinning step or The heavy metal mixed in the back surface polishing process can be removed online in the device post-process.

本発明において、前記酸水溶液は硝酸水溶液、フッ酸水溶液又は過酸化水素水であることが好ましい。これによれば、Cu、Niなどデバイス領域に顕著な悪影響を与える重金属を除去することが可能となる。   In the present invention, the acid aqueous solution is preferably a nitric acid aqueous solution, a hydrofluoric acid aqueous solution or a hydrogen peroxide solution. According to this, it is possible to remove heavy metals such as Cu and Ni that have a significant adverse effect on the device region.

本発明において、前記重金属除去工程における前記酸水溶液の温度は、室温以上200℃以下であることが好ましく、室温以上100℃以下であることがより好ましい。これによれば、重金属除去工程を容易にデバイス後工程に組み込ことが可能となる。また、研削又は研磨時に用いるバックグラインド保護テープをシリコンウェーハの表面に貼り付けた状態であっても、酸水溶液の温度は室温以上100℃以下であれば、バックグラインド保護テープが劣化することがない。   In the present invention, the temperature of the acid aqueous solution in the heavy metal removing step is preferably room temperature to 200 ° C., more preferably room temperature to 100 ° C. This makes it possible to easily incorporate the heavy metal removal step into the device post-process. Even if the back grind protective tape used for grinding or polishing is attached to the surface of the silicon wafer, the back grind protective tape will not deteriorate if the temperature of the aqueous acid solution is not lower than room temperature and not higher than 100 ° C. .

本発明において、前記重金属除去工程における前記シリコン基板の裏面と前記酸水溶液との接触時間は5分間以下であることが好ましい。これによれば、デバイス後工程における生産性の大幅な低下を防止することが可能となる。しかも、本発明が対象としている半導体デバイスは薄型化工程によって厚みが100μm以下に薄型化されることから、酸水溶液で1分間から5分間処理すれば十分な除去効果が得られる。   In the present invention, the contact time between the back surface of the silicon substrate and the aqueous acid solution in the heavy metal removal step is preferably 5 minutes or less. According to this, it becomes possible to prevent a significant decrease in productivity in the device post-process. Moreover, since the semiconductor device targeted by the present invention is thinned to 100 μm or less by the thinning step, a sufficient removal effect can be obtained by treating it with an acid aqueous solution for 1 minute to 5 minutes.

本発明において、前記重金属除去工程は、前記薄型化工程又は前記裏面研磨工程で用いるスラリーの供給を停止した後、前記スラリーの代わりに前記酸水溶液を供給することにより行うことが好ましい。これによれば、薄型化工程又は裏面研磨工程に連続して重金属の除去が行われることから、生産性の低下はほとんど生じない。また、スラリーの代わりに酸水溶液を供給するだけで済むことから、装置および設備の変更もほとんど生じない。   In the present invention, the heavy metal removal step is preferably performed by supplying the acid aqueous solution instead of the slurry after stopping the supply of the slurry used in the thinning step or the back surface polishing step. According to this, since the heavy metal is removed continuously after the thinning process or the back surface polishing process, the productivity is hardly lowered. Further, since only the aqueous acid solution needs to be supplied instead of the slurry, the apparatus and equipment are hardly changed.

前記薄型化工程、前記裏面研磨工程及び前記重金属除去工程は、前記シリコン基板の表面にバックグラインド保護テープを貼り付けた状態で行うことが好ましい。これによれば、バックグラインド保護テープを貼り付けた状態で、薄型化工程、裏面研磨工程及び重金属除去工程を連続実行できることから、高い生産性を確保することができる。   The thinning step, the back surface polishing step, and the heavy metal removal step are preferably performed in a state where a back grind protective tape is attached to the surface of the silicon substrate. According to this, since the thinning process, the back surface polishing process, and the heavy metal removal process can be continuously performed in a state where the back grind protective tape is applied, high productivity can be ensured.

また、本発明によるグラインダー装置は、シリコンウェーハの裏面を研削又は研磨するグラインダー装置であって、前記シリコンウェーハの裏面と対向するパッドと、前記シリコンウェーハの裏面に酸水溶液を供給する供給部とを備えることを特徴とする。本発明によれば、シリコンウェーハの研削又は研磨に連続して、シリコンウェーハ中の重金属を除去することが可能となる。   The grinder device according to the present invention is a grinder device for grinding or polishing a back surface of a silicon wafer, and a pad that faces the back surface of the silicon wafer, and a supply unit that supplies an acid aqueous solution to the back surface of the silicon wafer. It is characterized by providing. According to the present invention, it is possible to remove heavy metals in a silicon wafer continuously with grinding or polishing of the silicon wafer.

このように、本発明によれば、デバイス後工程において成膜装置やイオン注入機を用いたり、チップ裏面に物理的ダメージを与えたりすることなく、デバイス後工程、特に、薄型化工程や裏面研磨工程にてシリコン基板の裏面に導入される重金属を除去することができる。これにより、デバイス後工程における製造コストの大幅な増大や、チップの抗折強度の低下を防止しつつ、100μm以下に薄型化される半導体デバイスの歩留まりを高めることが可能となる。   As described above, according to the present invention, the device post-process, particularly the thinning process and the back surface polishing, can be performed without using a film forming apparatus or an ion implanter in the device post-process or physically damaging the back surface of the chip. The heavy metal introduced into the back surface of the silicon substrate in the process can be removed. As a result, it is possible to increase the yield of semiconductor devices thinned to 100 μm or less while preventing a significant increase in manufacturing costs in the device post-process and a reduction in the bending strength of the chip.

本発明の好ましい実施形態による半導体デバイス10構造を示す略断面図である。1 is a schematic cross-sectional view illustrating a semiconductor device 10 structure according to a preferred embodiment of the present invention. 変形例による半導体デバイス10構造を示す略断面図である。It is a schematic sectional drawing which shows the structure of the semiconductor device 10 by a modification. 半導体デバイス10を用いたMCP20の構造を示す略断面図である。1 is a schematic cross-sectional view showing a structure of an MCP 20 using a semiconductor device 10. 半導体デバイス10の製造方法を大まかに説明するためのフローチャートである。4 is a flowchart for roughly explaining a method for manufacturing the semiconductor device 10. デバイス後工程(ステップS30)を説明するためのフローチャートである。It is a flowchart for demonstrating a device back process (step S30). 本発明の好ましい実施形態によるグラインダー装置30の構成を示す模式図である。It is a schematic diagram which shows the structure of the grinder apparatus 30 by preferable embodiment of this invention.

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図1は、本発明の好ましい実施形態による半導体デバイス10構造を示す略断面図である。   FIG. 1 is a schematic cross-sectional view illustrating the structure of a semiconductor device 10 according to a preferred embodiment of the present invention.

図1に示すように、本実施形態による半導体デバイス10は、シリコン基板11と、シリコン基板11の表面11a側に設けられたデバイス領域12によって構成されている。シリコン基板11の厚みは100μm以下に薄型化されており、これによりMCPへの搭載が好適である。また、シリコン基板11の裏面11bは鏡面研磨されている。これにより、合計厚みが100μm以下に薄型化されているにもかかわらず、抗折強度が確保されることから、チップの割れが防止される。   As shown in FIG. 1, the semiconductor device 10 according to the present embodiment includes a silicon substrate 11 and a device region 12 provided on the surface 11 a side of the silicon substrate 11. The thickness of the silicon substrate 11 is reduced to 100 μm or less, which makes it suitable for mounting on an MCP. The back surface 11b of the silicon substrate 11 is mirror-polished. Thereby, although the total thickness is reduced to 100 μm or less, the bending strength is ensured, so that the chip is prevented from cracking.

シリコン基板11は、特に限定されるものではないが、ボロンがドーピングされたいわゆるP−基板であり、ボロン濃度に基づくシリコン基板11の比抵抗は1Ω・cm以上、100Ω・cm以下に調整される。また、特に限定されるものではないが、シリコン基板11の初期酸素濃度は、7×1017atoms/cm以上であることが好ましい。これによれば、熱処理によって形成される酸素析出物がCuやNiなどの重金属のゲッタリング源として機能するからである。シリコン基板11に酸素析出物を形成するための酸素析出熱処理は、デバイス前工程を行う前に行っても構わないし、デバイス前工程中における熱プロセスによって代用しても構わない。 The silicon substrate 11 is not particularly limited, but is a so-called P-substrate doped with boron, and the specific resistance of the silicon substrate 11 based on the boron concentration is adjusted to 1 Ω · cm or more and 100 Ω · cm or less. . Although not particularly limited, the initial oxygen concentration of the silicon substrate 11 is preferably 7 × 10 17 atoms / cm 3 or more. This is because the oxygen precipitate formed by the heat treatment functions as a gettering source for heavy metals such as Cu and Ni. The oxygen precipitation heat treatment for forming oxygen precipitates on the silicon substrate 11 may be performed before the device pre-process, or may be substituted by a thermal process in the device pre-process.

デバイス領域12は、MOSトランジスタなどの半導体素子や、セルキャパシタなどの受動素子、さらには金属配線などが形成された領域である。このうち、少なくとも半導体素子については、シリコン基板11の表面11aを含む表層部分に形成される。また、金属配線などはシリコン基板11の表面11aよりも上方に形成される。シリコン基板11のうち、デバイス領域12とそれ以外の領域との境界は必ずしも明確ではないが、デバイス領域12の厚みは空乏層の最大深さとして定義することができる。空乏層の最大深さは、デバイス設計によるが、例えば10μm程度である。   The device region 12 is a region where a semiconductor element such as a MOS transistor, a passive element such as a cell capacitor, and a metal wiring are formed. Among these, at least the semiconductor element is formed on the surface layer portion including the surface 11 a of the silicon substrate 11. Further, the metal wiring and the like are formed above the surface 11a of the silicon substrate 11. Although the boundary between the device region 12 and other regions in the silicon substrate 11 is not necessarily clear, the thickness of the device region 12 can be defined as the maximum depth of the depletion layer. The maximum depth of the depletion layer depends on the device design, but is about 10 μm, for example.

デバイス領域12に形成されるデバイス構成については、半導体デバイス10の種類によって異なる。例えば、半導体デバイス10の種類としては、MPUやDSPなどロジック系のデバイス、DRAMやフラッシュメモリなどメモリ系のデバイスが挙げられる。   The device configuration formed in the device region 12 differs depending on the type of the semiconductor device 10. For example, examples of the semiconductor device 10 include logic devices such as MPU and DSP, and memory devices such as DRAM and flash memory.

本実施形態においては、シリコン基板11内にCu、Niなどの重金属がほとんど含まれていない。これは、後述する重金属除去工程によって、シリコン基板11の裏面11b側から重金属が抽出・除去されているからである。   In the present embodiment, the silicon substrate 11 hardly contains heavy metals such as Cu and Ni. This is because heavy metals are extracted and removed from the back surface 11b side of the silicon substrate 11 by the heavy metal removal step described later.

以上が半導体デバイス10の構成である。尚、半導体デバイス10の構成が図1に示す構成に限定されるものではなく、例えば、図2に示すように、シリコン基板11の表面11aにエピタキシャル膜13が設けられていても構わない。この場合、エピタキシャル膜13の表層にデバイス領域12が形成される。このようなエピタキシャル膜13を用いた場合、シリコン基板11へのドーパント種やドーパント濃度は特に限定されないが、高濃度のボロンがドーピングされたいわゆるP+基板を用いることが好ましい。これによれば、抽出されなかった重金属が、シリコン基板11に含まれるボロンによるゲッタリングされる。この場合、ボロンのドーズ量は、1.2×1017atoms/cm以上5.5×1019atoms/cm以下(2mΩ・cm以上200mΩ・cm以下)とすることが好ましく、4×1017atoms/cm以上1×1018atoms/cm未満(20mΩ・cm以上100mΩ・cm以下)とすることがより好ましい。 The above is the configuration of the semiconductor device 10. The configuration of the semiconductor device 10 is not limited to the configuration shown in FIG. 1. For example, as shown in FIG. 2, an epitaxial film 13 may be provided on the surface 11 a of the silicon substrate 11. In this case, the device region 12 is formed on the surface layer of the epitaxial film 13. When such an epitaxial film 13 is used, the dopant species and dopant concentration to the silicon substrate 11 are not particularly limited, but a so-called P + substrate doped with a high concentration of boron is preferably used. According to this, the heavy metal that has not been extracted is gettered by the boron contained in the silicon substrate 11. In this case, the dose of boron is preferably 1.2 × 10 17 atoms / cm 3 or more and 5.5 × 10 19 atoms / cm 3 or less (2 mΩ · cm to 200 mΩ · cm), preferably 4 × 10. More preferably, it is 17 atoms / cm 3 or more and less than 1 × 10 18 atoms / cm 3 (20 mΩ · cm or more and 100 mΩ · cm or less).

図3は、薄型化された半導体デバイス10を用いたMCP20の構造を示す略断面図である。図3に示すMCP20は、パッケージ基板21上に4つの半導体デバイス10が積層された構成を有している。上下に隣接する半導体デバイス10及びパッケージ基板21は、接着剤22によって固定されている。また、半導体デバイス10とパッケージ基板21はボンディングワイヤ23によって接続されており、これにより、各半導体デバイス10は、パッケージ基板21に設けられた内部配線(図示せず)を介して外部電極24に電気的に接続される。また、パッケージ基板21上には、半導体デバイス10及びボンディングワイヤ23を保護するための封止樹脂25が設けられている。   FIG. 3 is a schematic cross-sectional view showing the structure of the MCP 20 using the thinned semiconductor device 10. The MCP 20 shown in FIG. 3 has a configuration in which four semiconductor devices 10 are stacked on a package substrate 21. The semiconductor device 10 and the package substrate 21 that are vertically adjacent to each other are fixed by an adhesive 22. Further, the semiconductor device 10 and the package substrate 21 are connected by the bonding wire 23, whereby each semiconductor device 10 is electrically connected to the external electrode 24 via an internal wiring (not shown) provided on the package substrate 21. Connected. A sealing resin 25 for protecting the semiconductor device 10 and the bonding wire 23 is provided on the package substrate 21.

このような構成を有するMCP20においては、1つの半導体デバイス10の厚みが例えば100μm程度まで薄型化されていることから、MCP全体の厚みを例えば1mm程度まで薄くすること可能となる。このため、モバイル機器など低背化が要求される用途への適用が好適である。   In the MCP 20 having such a configuration, since the thickness of one semiconductor device 10 is reduced to, for example, about 100 μm, the entire thickness of the MCP can be reduced to, for example, about 1 mm. For this reason, the application to the use as which a low profile is requested | required, such as a mobile apparatus, is suitable.

次に、半導体デバイス10の製造方法についてフローチャートを参照しながら説明する。   Next, a method for manufacturing the semiconductor device 10 will be described with reference to a flowchart.

図4は、半導体デバイス10の製造方法を大まかに説明するためのフローチャートである。図4に示すように、半導体デバイス10の製造工程は、大きく分けてシリコンウェーハの製造工程(ステップS10)、デバイス前工程(ステップS20)、デバイス後工程(ステップS30)の3つに分類される。以下、それぞれの工程について詳細に説明する。   FIG. 4 is a flowchart for roughly explaining a method for manufacturing the semiconductor device 10. As shown in FIG. 4, the manufacturing process of the semiconductor device 10 is roughly classified into three processes: a silicon wafer manufacturing process (step S10), a device pre-process (step S20), and a device post-process (step S30). . Hereinafter, each process will be described in detail.

シリコンウェーハの製造工程(ステップS10)は、チョクラルスキー(CZ)法によって引き上げられたシリコンインゴットからシリコンウェーハを切り出すことにより行う。シリコンウェーハの比抵抗については、シリコン融液に添加するボロン量によって調整することができ、初期酸素濃度については、シリコン融液の対流制御などによって調整することができる。また、必要に応じて熱処理を行うことにより、酸素析出物を形成する。また、必要に応じてエピタキシャル膜を形成する。   The silicon wafer manufacturing process (step S10) is performed by cutting a silicon wafer from a silicon ingot pulled up by the Czochralski (CZ) method. The specific resistance of the silicon wafer can be adjusted by the amount of boron added to the silicon melt, and the initial oxygen concentration can be adjusted by convection control of the silicon melt. Moreover, an oxygen precipitate is formed by performing heat treatment as necessary. Further, an epitaxial film is formed as necessary.

デバイス前工程(ステップS20)は、シリコン基板11(又はエピタキシャル膜13)に半導体素子などを形成する工程であるが、製造される半導体デバイスの種類によって異なることから、その詳細については省略する。半導体デバイスの種類としては、MPUやDSPなどロジック系の半導体デバイス、DRAMやフラッシュメモリなどメモリ系の半導体デバイスが挙げられる。   The device pre-process (step S20) is a process of forming a semiconductor element or the like on the silicon substrate 11 (or the epitaxial film 13). However, since it differs depending on the type of semiconductor device to be manufactured, details thereof are omitted. Examples of the semiconductor device include logic semiconductor devices such as MPU and DSP, and memory semiconductor devices such as DRAM and flash memory.

図5は、第1の実施形態におけるデバイス後工程(ステップS30)を説明するためのフローチャートである。   FIG. 5 is a flowchart for explaining the device post-process (step S30) in the first embodiment.

図5に示すように、デバイス後工程においては、まずシリコンウェーハの裏面研削が行われる(ステップS31)。裏面研削は、シリコン基板11の一部を裏面側から粗研削することにより行い、これにより、シリコン基板11の厚みを100μm以下に薄型化する。尚、本工程(薄型化工程)は、研削に限らず、エッチングなどによって行うことも可能である。   As shown in FIG. 5, in the device post-process, first, the back grinding of the silicon wafer is performed (step S31). The back surface grinding is performed by roughly grinding a part of the silicon substrate 11 from the back surface side, thereby reducing the thickness of the silicon substrate 11 to 100 μm or less. Note that this step (thinning step) is not limited to grinding but can be performed by etching or the like.

次に、研削されたシリコン基板11の裏面を鏡面研磨する(ステップS32)これにより、裏面研削(ステップS31)によって導入されたダメージが除去され、機械的強度が高められる。尚、上述した裏面研削(ステップS31)及び裏面研磨(ステップS32)は、デバイス領域12を保護すべく、シリコンウェーハ(シリコン基板11)の表面側にバックグラインド保護テープを貼り付けた状態で行うことが好ましい。   Next, the polished back surface of the silicon substrate 11 is mirror-polished (step S32), whereby the damage introduced by the back surface grinding (step S31) is removed and the mechanical strength is increased. The back grinding (step S31) and back grinding (step S32) described above are performed in a state where a back grind protective tape is attached to the front side of the silicon wafer (silicon substrate 11) in order to protect the device region 12. Is preferred.

以上の裏面研削工程(ステップS31)及び裏面研磨工程(ステップS32)においては、特にCuなどの重金属がシリコン基板11の裏面11bから侵入することがある。デバイス後工程で導入されるこのような重金属は、次の重金属除去工程(ステップS33)にてシリコン基板11の裏面11bから吸い取られる。   In the above back grinding process (step S31) and back polishing process (step S32), particularly heavy metals such as Cu may enter from the back surface 11b of the silicon substrate 11. Such heavy metal introduced in the device post-process is sucked from the back surface 11b of the silicon substrate 11 in the next heavy metal removal process (step S33).

重金属除去工程(ステップS33)は、シリコン基板11の少なくとも裏面11bを酸水溶液に浸すことにより行う。これにより、ステップS31,32にてシリコン基板11の裏面11bから導入された重金属が、再びシリコン基板11の裏面11bから吸い取られる。これにより、シリコン基板11内に重金属がほとんどない状態とすることができる。   The heavy metal removing step (step S33) is performed by immersing at least the back surface 11b of the silicon substrate 11 in an acid aqueous solution. Thereby, the heavy metal introduced from the back surface 11b of the silicon substrate 11 in steps S31 and S32 is sucked again from the back surface 11b of the silicon substrate 11. As a result, the silicon substrate 11 can be in a state where there is almost no heavy metal.

重金属除去工程(ステップS33)において用いる酸水溶液は、硝酸水溶液、フッ酸水溶液又は過酸化水素水であることが好ましい。これによれば、Cu、Niなどデバイス領域に顕著な悪影響を与える重金属を効果的に除去することが可能となる。尚、酸水溶液ほどの効果は得られないものの、酸水溶液の代わりに温水を用いても重金属を抽出することが可能である。温水の温度は、40℃以上であることが好ましい。これは、温水の温度が40℃未満、特に室温以下では重金属の除去効果が十分に得られないからである。上述の通り、重金属除去工程(ステップS33)は、裏面研削・研磨時のバックグラインド保護テープをシリコンウェーハの表面側に貼り付けた状態で行うことが好ましい。   The acid aqueous solution used in the heavy metal removing step (step S33) is preferably a nitric acid aqueous solution, a hydrofluoric acid aqueous solution, or a hydrogen peroxide solution. According to this, it becomes possible to effectively remove heavy metals such as Cu and Ni, which have a significant adverse effect on the device region. In addition, although the effect as acid aqueous solution is not acquired, it is possible to extract a heavy metal also using warm water instead of acid aqueous solution. The temperature of the hot water is preferably 40 ° C. or higher. This is because the effect of removing heavy metals cannot be obtained sufficiently when the temperature of the hot water is less than 40 ° C., particularly below room temperature. As described above, the heavy metal removal step (step S33) is preferably performed in a state where the back grind protection tape at the time of back surface grinding / polishing is attached to the front surface side of the silicon wafer.

重金属除去工程(ステップS33)における酸水溶液の温度は、室温以上100℃以下とすることが好ましい。これによれば、重金属除去工程を容易にデバイス後工程に組み込ことが可能となる。また、研削又は研磨時に用いるバックグラインド保護テープをシリコンウェーハの表面に貼り付けた状態であっても、酸水溶液の温度は室温以上100℃以下であれば、バックグラインド保護テープが劣化することがない。これに対し、特許文献2に記載されているように、厚さ500〜800μmである通常のシリコンウェーハからCu、Niをほぼ完全に抽出するためには、酸水溶液を200℃程度まで加熱する必要があるが、本実施形態では、シリコン基板11が100μm以下に薄型化されていることから、酸水溶液をこのような高温に加熱する必要はない。   The temperature of the acid aqueous solution in the heavy metal removal step (step S33) is preferably room temperature or higher and 100 ° C. or lower. This makes it possible to easily incorporate the heavy metal removal step into the device post-process. Even if the back grind protective tape used for grinding or polishing is attached to the surface of the silicon wafer, the back grind protective tape will not deteriorate if the temperature of the aqueous acid solution is not lower than room temperature and not higher than 100 ° C. . On the other hand, as described in Patent Document 2, in order to almost completely extract Cu and Ni from a normal silicon wafer having a thickness of 500 to 800 μm, it is necessary to heat the acid aqueous solution to about 200 ° C. However, in this embodiment, since the silicon substrate 11 is thinned to 100 μm or less, it is not necessary to heat the acid aqueous solution to such a high temperature.

重金属除去工程(ステップS33)におけるシリコン基板11の裏面11bと酸水溶液との接触時間は、5分間以下であることが好ましい。これによれば、デバイス後工程における生産性の大幅な低下を防止することが可能となる。これに対し、特許文献2に記載されているように、厚さ500〜800μmである通常のシリコンウェーハからCu、Niをほぼ完全に抽出するためには、酸水溶液を48分間程度接触させる必要があるが、本実施形態では、シリコン基板11が100μm以下に薄型化されていることから、酸水溶液を長時間接触させる必要はない。   The contact time between the back surface 11b of the silicon substrate 11 and the acid aqueous solution in the heavy metal removing step (step S33) is preferably 5 minutes or less. According to this, it becomes possible to prevent a significant decrease in productivity in the device post-process. On the other hand, as described in Patent Document 2, in order to almost completely extract Cu and Ni from a normal silicon wafer having a thickness of 500 to 800 μm, it is necessary to contact an acid aqueous solution for about 48 minutes. However, in this embodiment, since the silicon substrate 11 is thinned to 100 μm or less, it is not necessary to contact the acid aqueous solution for a long time.

次に、シリコンウェーハをダイシングすることにより、チップごとに個片化する(ステップS34)。これにより、個片化されたチップ(半導体デバイス10)が完成する。   Next, the silicon wafer is diced into individual chips (step S34). Thereby, the chip | tip (semiconductor device 10) separated into pieces is completed.

その後は、個片化された半導体デバイス10をパッケージ基板などに搭載し、ワイヤーボンディングや樹脂封止などを行えば、MCPが完成する(ステップS35)。   After that, when the separated semiconductor device 10 is mounted on a package substrate or the like and wire bonding or resin sealing is performed, the MCP is completed (step S35).

このように、本実施形態においては、裏面研削工程(ステップS31)及び裏面研磨工程(ステップS32)において導入された重金属が裏面11b側から除去されることから、重金属のデバイス領域12への拡散が防止される。   Thus, in this embodiment, since the heavy metal introduced in the back surface grinding process (step S31) and the back surface polishing process (step S32) is removed from the back surface 11b side, diffusion of heavy metal to the device region 12 is prevented. Is prevented.

尚、上記実施形態では、薄型化工程である裏面研削工程(ステップS31)及び裏面研磨工程(ステップS32)を行ってから重金属除去工程(ステップS33)を行っているが、重金属除去工程(ステップS33)は、裏面研削工程(ステップS31)又は裏面研磨工程(ステップS32)と同時に又は連続して行うことも可能である。この場合、裏面研削装置又は裏面研磨装置に若干の変更が必要となるが、重金属除去工程(ステップS33)を別途行う必要がなくなることから、生産性の低下が生じない。   In the above embodiment, the heavy metal removal step (step S33) is performed after the back surface grinding step (step S31) and the back surface polishing step (step S32), which are thinning steps, but the heavy metal removal step (step S33). ) Can be performed simultaneously with or continuously with the back surface grinding step (step S31) or the back surface polishing step (step S32). In this case, the backside grinding device or the backside polishing device needs to be slightly changed, but it is not necessary to separately perform the heavy metal removal step (step S33), so that the productivity is not lowered.

重金属除去工程(ステップS33)を裏面研削工程(ステップS31)又は裏面研磨工程(ステップS32)と同時に又は連続して行う方法としては、特に限定されるものではないが、裏面研削工程(ステップS31)又は裏面研磨工程(ステップS32)で用いるスラリーの供給を停止した後、スラリーの代わりに酸水溶液を供給することが好ましい。これによれば、裏面研削装置又は裏面研磨装置の変更は最小限で済む。   A method of performing the heavy metal removal step (step S33) simultaneously with or continuously with the back surface grinding step (step S31) or the back surface polishing step (step S32) is not particularly limited, but the back surface grinding step (step S31). Alternatively, it is preferable to supply an aqueous acid solution instead of the slurry after stopping the supply of the slurry used in the back surface polishing step (step S32). According to this, the change of the back surface grinding device or the back surface polishing device can be minimized.

図6は、本発明の好ましい実施形態によるグラインダー装置30の構成を示す模式図である。このグラインダー装置30は、裏面研削工程(ステップS31)又は裏面研磨工程(ステップS32)において使用することができる。   FIG. 6 is a schematic diagram showing a configuration of a grinder device 30 according to a preferred embodiment of the present invention. The grinder device 30 can be used in the back grinding process (step S31) or the back grinding process (step S32).

図6に示すグラインダー装置30は、シリコンウェーハ40を保持する研磨ヘッド(研削ヘッド)31と、研磨パッド(研削パッド)32が取り付けられた回転プレート33と、シリカ(SiO)微粒子などの研磨剤を含むスラリーを供給するスラリー供給部34と、硝酸水溶液、フッ酸水溶液、過酸化水素水などの酸水溶液を供給する酸水溶液供給部35とを備えている。 A grinder device 30 shown in FIG. 6 includes a polishing head (grinding head) 31 that holds a silicon wafer 40, a rotating plate 33 to which a polishing pad (grinding pad) 32 is attached, and an abrasive such as silica (SiO 2 ) fine particles. And an acid aqueous solution supply unit 35 for supplying an acid aqueous solution such as a nitric acid aqueous solution, a hydrofluoric acid aqueous solution, and a hydrogen peroxide solution.

研磨ヘッド31には、シリコンウェーハ40を回転させるスピンドル機構(図示せず)が接続されている。また、回転プレート33には、研磨パッド32を回転させるスピンドル機構(図示せず)が接続されている。これによりシリコンウェーハ40の裏面と研磨パッド32が対向した状態で、スラリーを介して相互に擦れ合うことから、均一な研磨(又は研削)が行われる。   A spindle mechanism (not shown) that rotates the silicon wafer 40 is connected to the polishing head 31. Further, a spindle mechanism (not shown) for rotating the polishing pad 32 is connected to the rotating plate 33. As a result, since the back surface of the silicon wafer 40 and the polishing pad 32 face each other through the slurry, uniform polishing (or grinding) is performed.

このような構成を有するグラインダー装置30を用いた場合、研磨(又は研削)が終了した後、スラリー供給部34からのスラリーの供給を停止させ、代わりに、酸水溶液供給部35から酸水溶液を供給すればよい。この時、シリコンウェーハ40や研磨パッド32の回転は継続することが望ましい。これにより、研磨(又は研削)に連続して、重金属の除去を行うことが可能となる。尚、酸水溶液の供給をスラリーの供給停止後に行うことは必須でなく、スラリーと酸水溶液を同時に供給しても構わない。これによれば、研磨(又は研削)と同時に重金属の除去を行うことが可能となる。   When the grinder device 30 having such a configuration is used, after the polishing (or grinding) is finished, the supply of the slurry from the slurry supply unit 34 is stopped, and instead, the acid aqueous solution is supplied from the acid aqueous solution supply unit 35 do it. At this time, it is desirable to continue the rotation of the silicon wafer 40 and the polishing pad 32. Thereby, it becomes possible to remove heavy metals continuously after polishing (or grinding). It is not essential to supply the acid aqueous solution after the slurry supply is stopped, and the slurry and the acid aqueous solution may be supplied simultaneously. According to this, it becomes possible to remove heavy metals simultaneously with polishing (or grinding).

以上説明したように、本実施形態によれば、酸水溶液を用いて重金属をシリコンウェーハから吸い出していることから、裏面が鏡面研磨された半導体デバイス10の機械的強度を確保しつつ、デバイス領域の汚染を防止することが可能となる。   As described above, according to the present embodiment, the heavy metal is sucked out of the silicon wafer by using the acid aqueous solution, so that the mechanical strength of the semiconductor device 10 whose back surface is mirror-polished is ensured, and the device region It becomes possible to prevent contamination.

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。   The preferred embodiments of the present invention have been described above, but the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. Needless to say, it is included in the range.

[比較例1]
直径100mm、厚み525μm、初期酸素濃度が1.6×1018atoms/cm、比抵抗が10Ω・cmに調整されたボロンドープのCZウェーハを複数用意した。これらウェーハの表面にバックグラインド保護テープを貼り付けた状態で、ウェーハの裏面を研削し、厚みを200μmに薄型化した。次に、CMP装置にてウェーハの裏面を3μm研磨し、鏡面加工仕上げした。
次に、CMP装置からサンプルを取り出し、バックグラインド保護テープを除去した後に純水にて洗浄を施した。その後、本サンプルの裏面にHFとHNO混合溶液を滴下させ、裏面から1μm深さまでシリコンをエッチングさせた後に混合溶液を回収した。この回収液に含まれるCu汚染濃度を原子吸光法にて測定した。その結果、回収された混合溶液中のCu濃度は3.5×1010atoms/cmであった。
[Comparative Example 1]
A plurality of boron-doped CZ wafers having a diameter of 100 mm, a thickness of 525 μm, an initial oxygen concentration of 1.6 × 10 18 atoms / cm 3 and a specific resistance of 10 Ω · cm were prepared. With the back grind protective tape attached to the surface of these wafers, the back surface of the wafer was ground to reduce the thickness to 200 μm. Next, the back surface of the wafer was polished by 3 μm with a CMP apparatus and finished with a mirror finish.
Next, the sample was taken out from the CMP apparatus, the back grind protective tape was removed, and then washed with pure water. Thereafter, a mixed solution of HF and HNO 3 was dropped onto the back surface of this sample, and the mixed solution was recovered after etching silicon to a depth of 1 μm from the back surface. The Cu contamination concentration contained in this recovered liquid was measured by an atomic absorption method. As a result, the Cu concentration in the collected mixed solution was 3.5 × 10 10 atoms / cm 2 .

[実施例1]
比較例で用いたシリコンウェーハと同様に裏面加工仕上げを実施したサンプルを3枚作製した。次に、バッグラインドテープを貼り付けたままサンプルを洗浄漕内に移動させて70℃に加熱した0.1%、5%、20%濃度の3水準の硝酸水溶液を裏面加工面に3分間接触させた後、比較例と同様にしてCu汚染濃度を測定した。その結果、回収された混合溶液中のCu濃度は1×1010atoms/cm未満であった。
[Example 1]
Three samples were fabricated that were back-finished like the silicon wafer used in the comparative example. Next, the sample is moved into the washing tub with the bag-lined tape attached, and 3% nitric acid aqueous solution of 0.1%, 5% and 20% concentration heated to 70 ° C is contacted with the back surface for 3 minutes. Then, the Cu contamination concentration was measured in the same manner as in the comparative example. As a result, the Cu concentration in the collected mixed solution was less than 1 × 10 10 atoms / cm 2 .

[実施例2]
実施例1と同様に、3枚のサンプルを5%濃度の硝酸水を3分間、5分間、10分間、30分間接触させた後、比較例と同様にしてCu汚染濃度を測定した。その結果、回収された混合溶液中のCu濃度は1×1010atoms/cm未満であった。
[Example 2]
In the same manner as in Example 1, three samples were contacted with 5% nitric acid aqueous solution for 3 minutes, 5 minutes, 10 minutes, and 30 minutes, and then the Cu contamination concentration was measured in the same manner as in the comparative example. As a result, the Cu concentration in the collected mixed solution was less than 1 × 10 10 atoms / cm 2 .

[実施例3]
比較例で用いたシリコンウェーハと同様に裏面加工仕上げを実施したサンプルを3枚作製した。次に、バッグラインドテープを貼り付けたままサンプルを洗浄漕内に移動させて70℃に加熱した0.1%、5%、10%濃度の3水準のフッ酸水溶液を裏面加工面に3分間かけ流した後、比較例と同様にしてCu汚染濃度を測定した。その結果、回収された混合溶液中のCu濃度は1×1010atoms/cm未満であった。
[Example 3]
Three samples were fabricated that were back-finished like the silicon wafer used in the comparative example. Next, the sample was moved into the washing tub with the bag-lined tape attached, and three levels of 0.1%, 5%, 10% concentration hydrofluoric acid aqueous solution heated to 70 ° C. were applied to the processed surface for 3 minutes. After pouring, the Cu contamination concentration was measured in the same manner as in the comparative example. As a result, the Cu concentration in the collected mixed solution was less than 1 × 10 10 atoms / cm 2 .

[実施例4]
比較例と同様にCMP装置にてウェーハの裏面を3μm研磨した後、スラリー液の供給を止め、プレートを回転維持しながら純水を1分間流し、更に50℃に加熱した1%濃度の過酸化水素水を2分間流した。更に純水にて洗浄を施した。その後、比較例と同様にしてCu汚染濃度を測定した。その結果、回収された混合溶液中のCu濃度は1×1010atoms/cm未満であった。
[Example 4]
As in the comparative example, after polishing the back surface of the wafer by 3 μm with a CMP apparatus, the supply of the slurry liquid was stopped, pure water was allowed to flow for 1 minute while the plate was kept rotating, and further heated to 50 ° C. at 1% concentration. Hydrogen water was allowed to flow for 2 minutes. Further, washing was performed with pure water. Thereafter, the Cu contamination concentration was measured in the same manner as in the comparative example. As a result, the Cu concentration in the collected mixed solution was less than 1 × 10 10 atoms / cm 2 .

[実施例5]
比較例と同様に、バックグラインド保護テープを貼り付けたままCMP装置にて裏面加工した後に70℃の純水を裏面加工面に3分間接触させた後、比較例1と同様にしてCu濃度を測定した。その結果、回収された混合溶液中のCu濃度は1.2×1010atoms/cmであった。
[Example 5]
As in the comparative example, after processing the back surface with a CMP apparatus with the back grind protective tape applied, 70 ° C. pure water was brought into contact with the back surface processed surface for 3 minutes, and then the Cu concentration was adjusted in the same manner as in comparative example 1. It was measured. As a result, Cu concentration of the recovered mixed solution was 1.2 × 10 10 atoms / cm 2 .

10 半導体デバイス
11 シリコン基板
11a シリコン基板の表面
11b シリコン基板の裏面
12 デバイス領域
13 エピタキシャル膜
20 MCP
21 パッケージ基板
22 接着剤
23 ボンディングワイヤ
24 外部電極
25 封止樹脂
30 グラインダー装置
31 研磨ヘッド(研削ヘッド)
32 研磨パッド(研削パッド)
33 回転プレート
34 スラリー供給部
35 酸水溶液供給部
40 シリコンウェーハ
DESCRIPTION OF SYMBOLS 10 Semiconductor device 11 Silicon substrate 11a Silicon substrate surface 11b Silicon substrate back surface 12 Device region 13 Epitaxial film 20 MCP
21 Package substrate 22 Adhesive 23 Bonding wire 24 External electrode 25 Sealing resin 30 Grinder device 31 Polishing head (grinding head)
32 Polishing pad (grinding pad)
33 Rotating plate 34 Slurry supply unit 35 Acid aqueous solution supply unit 40 Silicon wafer

Claims (7)

表面に半導体素子が形成されたシリコン基板の一部を裏面側から除去することにより、前記シリコン基板の厚みを100μm以下とする薄型化工程と、
薄型化された前記シリコン基板の裏面を研磨する裏面研磨工程と、
前記薄型化工程若しくは前記裏面研磨工程と同時に又は前記裏面研磨工程の終了後に、前記シリコン基板の少なくとも裏面を酸水溶液又は温水に接触させる重金属除去工程と、を備えることを特徴とする半導体デバイスの製造方法。
Removing a part of the silicon substrate on which the semiconductor element is formed on the front surface from the back side, thereby reducing the thickness of the silicon substrate to 100 μm or less;
A back surface polishing step for polishing the back surface of the thinned silicon substrate;
A heavy metal removal step of contacting at least the back surface of the silicon substrate with an acid aqueous solution or warm water simultaneously with the thinning step or the back surface polishing step or after the back surface polishing step is completed. Method.
前記酸水溶液が硝酸水溶液、フッ酸水溶液又は過酸化水素水であることを特徴とする請求項1に記載の半導体デバイスの製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the acid aqueous solution is a nitric acid aqueous solution, a hydrofluoric acid aqueous solution, or a hydrogen peroxide solution. 前記重金属除去工程における前記酸水溶液の温度が室温以上100℃以下であることを特徴とする請求項1又は2に記載の半導体デバイスの製造方法。   3. The method of manufacturing a semiconductor device according to claim 1, wherein the temperature of the acid aqueous solution in the heavy metal removing step is not less than room temperature and not more than 100 ° C. 3. 前記重金属除去工程における前記シリコン基板の裏面と前記酸水溶液との接触時間が5分間以下であることを特徴とする請求項1乃至3のいずれか一項に記載の半導体デバイスの製造方法。   4. The method for manufacturing a semiconductor device according to claim 1, wherein a contact time between the back surface of the silicon substrate and the aqueous acid solution in the heavy metal removing step is 5 minutes or less. 5. 前記重金属除去工程は、前記薄型化工程又は前記裏面研磨工程で用いるスラリーの供給を停止した後、前記スラリーの代わりに前記酸水溶液を供給することにより行うことを特徴とする請求項1乃至4のいずれか一項に記載の半導体デバイスの製造方法。   5. The heavy metal removing step is performed by supplying the acid aqueous solution instead of the slurry after stopping the supply of the slurry used in the thinning step or the back surface polishing step. The manufacturing method of the semiconductor device as described in any one. 少なくとも前記薄型化工程、前記裏面研磨工程及び前記重金属除去工程は、前記シリコン基板の表面にバックグラインド保護テープを貼り付けた状態で行うことを特徴とする請求項1乃至5のいずれか一項に記載の半導体デバイスの製造方法。   6. The method according to claim 1, wherein at least the thinning step, the back surface polishing step, and the heavy metal removal step are performed in a state where a back grind protective tape is attached to a surface of the silicon substrate. The manufacturing method of the semiconductor device of description. シリコンウェーハの裏面を研削又は研磨するグラインダー装置であって、前記シリコンウェーハの裏面と対向するパッドと、前記シリコンウェーハの裏面に酸水溶液を供給する供給部とを備えることを特徴とするグラインダー装置。   A grinder device for grinding or polishing a back surface of a silicon wafer, comprising: a pad facing the back surface of the silicon wafer; and a supply unit for supplying an acid aqueous solution to the back surface of the silicon wafer.
JP2009137556A 2009-06-08 2009-06-08 Method for manufacturing semiconductor device and grinder Withdrawn JP2010283294A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009137556A JP2010283294A (en) 2009-06-08 2009-06-08 Method for manufacturing semiconductor device and grinder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009137556A JP2010283294A (en) 2009-06-08 2009-06-08 Method for manufacturing semiconductor device and grinder

Publications (1)

Publication Number Publication Date
JP2010283294A true JP2010283294A (en) 2010-12-16

Family

ID=43539753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009137556A Withdrawn JP2010283294A (en) 2009-06-08 2009-06-08 Method for manufacturing semiconductor device and grinder

Country Status (1)

Country Link
JP (1) JP2010283294A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014123681A (en) * 2012-12-21 2014-07-03 Lapis Semiconductor Co Ltd Semiconductor device manufacturing method and semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014123681A (en) * 2012-12-21 2014-07-03 Lapis Semiconductor Co Ltd Semiconductor device manufacturing method and semiconductor device
US9853122B2 (en) 2012-12-21 2017-12-26 Lapis Semiconductor Co., Ltd. Semiconductor device fabrication method and semiconductor device
US10224412B2 (en) 2012-12-21 2019-03-05 Lapis Semiconductor Co., Ltd. Semiconductor device fabrication method and semiconductor device
US10811512B2 (en) 2012-12-21 2020-10-20 Lapis Semiconductor Co., Ltd. Semiconductor device fabrication method and semiconductor device

Similar Documents

Publication Publication Date Title
US7915145B2 (en) Silicon substrate and manufacturing method thereof
US6376335B1 (en) Semiconductor wafer manufacturing process
TWI394204B (en) Method for producing bonded wafer
US6338805B1 (en) Process for fabricating semiconductor wafers with external gettering
KR101066315B1 (en) Method of producing bonded wafer
KR101071509B1 (en) Method for producing a bonded wafer
JP2009252822A (en) Silicon wafer and production method thereof
KR101901872B1 (en) Soi wafer manufacturing method
JPH03295235A (en) Manufacture of epitaxial wafer
JP2010283022A (en) Silicon wafer and method of manufacturing the same
KR100984860B1 (en) Method of processing wafer
JP2010283294A (en) Method for manufacturing semiconductor device and grinder
TWI665342B (en) Semiconductor wafer of monocrystalline silicon and method of producing the semiconductor wafer
JP2010283295A (en) Method for manufacturing semiconductor device and processing apparatus of silicon wafer
JP2010283293A (en) Method for manufacturing semiconductor device, and processing apparatus of silicon wafer
JP2011003576A (en) Method of manufacturing semiconductor device
JP2010283144A (en) Silicon wafer, manufacturing method thereof and method for manufacturing semiconductor device
JP5584959B2 (en) Silicon wafer manufacturing method
JP2010283166A (en) Method for manufacturing semiconductor device
JP4955264B2 (en) Semiconductor chip having porous single crystal layer and method for manufacturing the same
JP6236198B2 (en) Single crystal silicon wafer
JP2010287855A (en) Silicon wafer, method for manufacturing the same, and method for manufacturing semiconductor device
KR20030056659A (en) A method for gettering of silicon wafer
JP3582595B2 (en) SIMOX wafer and processing method thereof
WO2001054178A1 (en) Semiconductor wafer manufacturing process

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120904